TWI700401B - 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片 - Google Patents

待電鍍的面板、使用其之電鍍製程、及以其製造之晶片 Download PDF

Info

Publication number
TWI700401B
TWI700401B TW107146846A TW107146846A TWI700401B TW I700401 B TWI700401 B TW I700401B TW 107146846 A TW107146846 A TW 107146846A TW 107146846 A TW107146846 A TW 107146846A TW I700401 B TWI700401 B TW I700401B
Authority
TW
Taiwan
Prior art keywords
electroplated
pattern
panel
frame pattern
surrounding frame
Prior art date
Application number
TW107146846A
Other languages
English (en)
Other versions
TW202009331A (zh
Inventor
朱建勳
曾建洲
楊明桓
王泰瑞
鍾育華
馮捷威
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW107146846A priority Critical patent/TWI700401B/zh
Priority to CN201910184315.9A priority patent/CN110846698B/zh
Priority to US16/447,358 priority patent/US10941498B2/en
Publication of TW202009331A publication Critical patent/TW202009331A/zh
Application granted granted Critical
Publication of TWI700401B publication Critical patent/TWI700401B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

在此提供一種待電鍍的面板。此種面板包括一基板和一電場補償結構。基板包括複數個待電鍍單元，該些待電鍍單元分別包括一第一待電鍍圖案。電場補償結構配置於基板上。電場補償結構包括一第二待電鍍圖案，該第二待電鍍圖案環繞待電鍍單元之中的至少一者。該些待電鍍單元之第一待電鍍圖案的總面積與該電場補償結構之第二待電鍍圖案的面積的比例落在1：0.07至1：0.3的範圍中。

Description

待電鍍的面板、使用其之電鍍製程、及以其製造 之晶片
本發明是關於一種待電鍍的面板、使用其之電鍍製程、及以其製造之晶片。
半導體產品已與現代人的生活密不可分。為了降低成本等理由，存在著在越來越大的基板上製造半導體裝置的趨勢。舉例來說，更大的晶圓被用於晶片製造。現在甚至有以面板取代傳統的晶圓作為晶片製造的基板的提議。
電鍍是一種常用於半導體產業的製程。然而，隨著基板的尺寸增加，電鍍裝置施加在基板各處的電場可能有所差異，而容易出現電鍍層不均勻的情況，甚至導致電鍍後基板翹曲(warpage)。為了解決這樣的問題，目前常見的作法是對於電鍍裝置的改進。
在本發明的實施例中，從待電鍍的物品本身進行調整。即使不對於電鍍裝置進行改進，也可改善電鍍層的均勻性。
在本發明的一方面，提供一種待電鍍的面板。此種面板包括一基板和一電場補償結構。基板包括複數個待電鍍單元，該些待電鍍單元分別包括一第一待電鍍圖案。電場補償結構配置於基板上。電場補償結構包括一第二待電鍍圖案，該第二待電鍍圖案環繞待電鍍單元之中的至少一者。該些待電鍍單元之第一待電鍍圖案的總面積與該電場補償結構之第二待電鍍圖案的面積的比例落在1：0.07至1：0.3的範圍中。
在本發明的另一方面，提供一種電鍍製程。此種電鍍製程包括下列步驟。首先，提供一電鍍裝置，該電鍍裝置具有一陰極和一陽極。將根據實施例之一待電鍍的面板固定至電鍍裝置的陰極。將一電鍍材料固定在電鍍裝置的陽極。然後，使用電鍍裝置，在待電鍍的面板之該些待電鍍單元之該些第一待電鍍圖案和該電場補償結構之該第二待電鍍圖案上以電鍍材料形成一電鍍層。
在本發明的又一方面，提供一種晶片。此種晶片包括一電路區和一虛置電路。電路區包括一電路。該電路包括一第一電鍍層。虛置電路環繞電路區。虛置電路包括一第二電鍍層。第一電鍍層與第二電鍍層由相同的材料形成。電路的面積與虛置電路的面積的比例落在1：0.07至1：0.3的範圍中。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施方案和實施例，並配合所附圖式詳細說明如下：
10:基板
20:待電鍍單元
22:第一待電鍍圖案
24:導線圖案
26:第一晶種層
30:電場補償結構
36:第二晶種層
42:第一單元框架圖案
44:第二單元框架圖案
46:第三單元框架圖案
48:第四單元框架圖案
52、62、72、82:第一環繞框架圖案
54、64、74、84:第二環繞框架圖案
56、66、76、86:第三環繞框架圖案
58、68、78:第四環繞框架圖案
71:主幹部分
73:梳狀部分
75:連接部分
81:主幹部分
83:梳狀部分
85:連接部分
92、94:外圍框架圖案
100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300:面板
132、232、332、432、532、632、732、832、932、1320、1132、1232、1332、1432、1532、1632、1732、1832、1932、2320、2132、2232、2332:第二待電鍍圖案
3000:電鍍製程
3002、3004、3006、3008:步驟
3050:電鍍裝置
3052:陰極
3054:陽極
3056:電鍍槽
3058:電鍍液
3060:陰極夾具
3062:攪拌槳
3064:導流板
3068:幫浦
3070:溫度控制器
3072:過濾器
4000:晶片
4002:電路區
4004:電路
4006:第一電鍍層
4014:虛置電路
4016:第二電鍍層
A:區域
M:電鍍材料
P:面板
S:間距
W:線寬
第1圖為一例示性之待電鍍的面板的俯視示意圖。
第2A圖和第2B圖分別為第1圖之面板在區域A的俯視示意圖和剖面示意圖。
第3圖為另一例示性之待電鍍的面板的俯視示意圖。
第4圖為另一例示性之待電鍍的面板的俯視示意圖。
第5圖為另一例示性之待電鍍的面板的俯視示意圖。
第6圖為另一例示性之待電鍍的面板的俯視示意圖。
第7圖為另一例示性之待電鍍的面板的俯視示意圖。
第8圖為另一例示性之待電鍍的面板的俯視示意圖。
第9圖為另一例示性之待電鍍的面板的俯視示意圖。
第10圖為另一例示性之待電鍍的面板的俯視示意圖。
第11圖為另一例示性之待電鍍的面板的俯視示意圖。
第12圖為另一例示性之待電鍍的面板的俯視示意圖。
第13圖為另一例示性之待電鍍的面板的俯視示意圖。
第14圖為另一例示性之待電鍍的面板的俯視示意圖。
第15圖為另一例示性之待電鍍的面板的俯視示意圖。
第16圖為另一例示性之待電鍍的面板的俯視示意圖。
第17圖為另一例示性之待電鍍的面板的俯視示意圖。
第18圖為另一例示性之待電鍍的面板的俯視示意圖。
第19圖為另一例示性之待電鍍的面板的俯視示意圖。
第20圖為另一例示性之待電鍍的面板的俯視示意圖。
第21圖為另一例示性之待電鍍的面板的俯視示意圖。
第22圖為另一例示性之待電鍍的面板的俯視示意圖。
第23圖為另一例示性之待電鍍的面板的俯視示意圖。
第24圖為另一例示性之待電鍍的面板的俯視示意圖。
第25圖為一例示性之電鍍製程的流程圖。
第26圖為一例示性之電鍍裝置的示意圖。
第27A圖和第27B圖分別為一例示性之晶片的俯視示意圖和剖面示意圖。
以下將配合所附圖式對於本發明進行詳細說明。可以明白的是，所附圖式與其相關的說明只是用於解釋和描述本發明，並非用於限制本發明的範圍。舉例來說，圖式中的元件可能並未依照實際型態和比例加以繪示。此外可以預期的是，一實施例中的元件、條件和特徵，能夠被有利地納入於另一實施例中，然而並未對此作進一步的列舉。
本發明的一方面是關於一種待電鍍的面板。請參照第1圖，其示出一例示性之待電鍍的面板100。面板100包括一基板10和一電場補償結構30。基板10包括複數個待電鍍單元20。該些待電鍍單元20分別包括一第一待電鍍圖案22(示於第2A~2B 圖)。電場補償結構30配置於基板10上。電場補償結構30包括一第二待電鍍圖案132。第二待電鍍圖案132環繞待電鍍單元20之中的至少一者。待電鍍單元20之該些第一待電鍍圖案22的總面積與電場補償結構30之該第二待電鍍圖案132的面積的比例落在1：0.07至1：0.3的範圍中。
待電鍍單元20例如為晶片單元或重分佈(RDL)單元。該些晶片單元可例如但不限於應用在扇出型(fan out)封裝結構。請配合參照第2A~2B圖，其放大面板100在區域A的部分，其中第2A圖為俯視圖，第2B圖為沿著第2A圖中B-B’線的剖面圖。如第2A~2B圖，根據一些實施例，第一待電鍍圖案22可包括用於形成導線的複數個導線圖案24。該些導線圖案可具有一線寬W和一間距S。在一些實施例中，線寬W小於等於15μm(微米)，且間距S小於等於15μm。可以理解的是，第一待電鍍圖案22的配置(包括形狀、排列、連接方式、和尺寸等等)並不限於在此所述的例子。在一些實施例中，待電鍍單元20之該些第一待電鍍圖案22的總面積佔基板10的面積的15%至65%。根據一些實施例，第一待電鍍圖案22可包括一第一晶種層26。在一些實施例中，第一晶種層26包括選自由銅、金、鋁、鎳、鉻、和鈦所組成之群組之中的至少一種元素。
請重新參照第1圖，面板100的第二待電鍍圖案132包括複數個單元框架圖案(42、44、46、48)，該些單元框架圖案分別環繞待電鍍單元20之中的一者。第二待電鍍圖案132的單元 框架圖案的數目與待電鍍單元20的數目相同。對於每個待電鍍單元20皆對應的設置單元框架圖案。在電鍍製程中，電場可能是呈現從基板10的中心往邊緣逐漸變強的趨勢，將第二待電鍍圖案132分佈在基板10的整體，有利於電鍍製程中的電場均勻化。此外，單元框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場，而可穩定輸出至待電鍍單元20的電流量。具體來說，從基板10的邊緣往中心，單元框架圖案可包括複數個第一單元框架圖案42、複數個第二單元框架圖案44、複數個第三單元框架圖案46、和複數個第四單元框架圖案48。該些第一單元框架圖案42、第二單元框架圖案44、第三單元框架圖案46、和第四單元框架圖案48從基板10的邊緣往中心分別沿著對應的待電鍍單元20配置成圈(或線)。第一單元框架圖案42、第二單元框架圖案44、第三單元框架圖案46、和第四單元框架圖案48的線寬依序遞減。由於第二待電鍍圖案132是與所有待電鍍單元20對應設置的單元框架圖案，一個待電鍍單元20之第一待電鍍圖案22的面積與其對應之該單元框架圖案的面積的比例也落在1：0.07至1：0.3的範圍中。在一些實施例中，第二待電鍍圖案，例如所述單元框架圖案，可進一步地具有往待電鍍單元20延伸的部分。
請配合參照第2A~2B圖，根據一些實施例，第二待電鍍圖案132可包括一第二晶種層36。在一些實施例中，第二晶種層36包括選自由銅、金、鋁、鎳、鉻、和鈦所組成之群組之 中的至少一種元素。第一晶種層26和第二晶種層36的材料是依照後續電鍍製程中使用的電鍍材料而定，二者可使用相同的材料，或者二者可使用包括該電鍍材料的不同材料。舉例來說，在電鍍材料為銅的情況下，第一晶種層26和第二晶種層36的材料是可為鈦銅合金(TiCu)。
請參照第3圖，其示出另一例示性之待電鍍的面板200。面板200和面板100的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板200的第二待電鍍圖案232也包括複數個單元框架圖案(42、44、46)。第二待電鍍圖案232的單元框架圖案設置在大部分的待電鍍單元20的周邊，但未設置在位於基板10之中心區的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，從基板10的邊緣往中心，單元框架圖案可包括複數個第一單元框架圖案42、複數個第二單元框架圖案44、和複數個第三單元框架圖案46。該些第一單元框架圖案42、第二單元框架圖案44、和第三單元框架圖案46從基板10的邊緣往中心分別沿著對應的待電鍍單元20配置成圈。第一單元框架圖案42、第二單元框架圖案44、和第三單元框架圖案46的線寬可依序遞減。
請參照第4圖，其示出另一例示性之待電鍍的面板300。面板300和面板100的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板300的第二待電鍍圖案332也包括複數個單元框架圖案(42、44)。第二待電鍍圖案332的單元框架圖案設置在靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，從基板10的邊緣往中心，單元框架圖案可包括複數個第一單元框架圖案42和複數個第二單元框架圖案44。該些第一單元框架圖案42和第二單元框架圖案44從基板10的邊緣往中心分別沿著對應的待電鍍單元20配置成圈。第一單元框架圖案42和第二單元框架圖案44的線寬可依序遞減。
請參照第5圖，其示出另一例示性之待電鍍的面板400。面板400和面板100的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板400的第二待電鍍圖案432也包括複數個單元框架圖案(42)。第二待電鍍圖案432的單元框架圖案只設置在最靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，單元框架圖案可包括複數個第一單元框架圖案42，沿著最靠近基板10之邊緣處的待電鍍單元20配置成圈。
請參照第6圖，其示出另一例示性之待電鍍的面板500。面板500和第1圖所示之面板100的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板500的第二待電鍍圖案532也包括複數個單元框架圖案(42、44、46、48)。第二待電鍍圖案532的單元框架圖案的數目與待電鍍單元20的數目相同。對於每個待電鍍單元20皆對應的設置單元框架圖案。單元框架圖案的線寬可從基板10的邊緣往中心的方向減小。具體來說，單元框架圖案可包括類似於面板100的複數個第一單元框架圖案42、複數個第二單元框架圖案44、複數個第三單元框架圖案46、和複數個第四單元框架圖案48。第一單元框架圖案42、第二單元框架圖案44、第三單元框架圖案46、和第四單元框架圖案48的線寬依序遞減。第二待電鍍圖案532更包括複數個環繞框架圖案，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者和該些單元框架圖案之中的複數者。第二待電鍍圖案532分佈在基板10的整體，有利於電鍍製程中的電場均勻化。此外，環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案52、一第二環繞框架圖案54、一第三環繞框架圖案56、和一第四環繞框架圖案58從基板10的邊緣往中心配置。第一環繞框架圖案52、第二環繞框架圖案54、第三環繞框架圖案56、和第四環繞框架圖案58分別對應配置在第一單元框架圖案42、第二單元框架圖案44、第三單元框架圖案46、和第四單元框架圖案48的外側。第一環繞框架圖案52、第二環繞框架圖案54、第三環繞框架圖案56、和第四環繞框架圖案58的線寬依序遞減。
請參照第7圖，其示出另一例示性之待電鍍的面板600。面板600和面板500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板600的第二待電鍍圖案632也包括複數個單元框架圖案(42、44、46)和複數個環繞框架圖案(52、54、56)。第二待電鍍圖案632的單元框架圖案和環繞框架圖案設置在大部分的待電鍍單元20的周邊，但未設置在位於基板10之中心區的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，從基板10的邊緣往中心，單元框架圖案可包括複數個第一單元框架圖案42、複數個第二單元框架圖案44、和複數個第三單元框架圖案46。該些第一單元框架圖案42、第二單元框架圖案44、和第三單元框架圖案46從基板10的邊緣往中心分別沿著對應的待電鍍單元20配置成圈。第一單元框架圖案42、第二單元框架圖案44、和第三單元框架圖案46的線寬依序遞減。此外，從基板10的邊緣往中心，環繞框架圖案可包括一第一環繞框架圖案52、一第二環繞框架圖案54、和一第三環繞框架圖案56。第一環繞框架圖案52、第二環繞框架圖案54、和第三環繞框架圖案56分別對應配置在第一單元框架圖案42、第二單元框架圖案44、和第三單元框架圖案46的外側。第一環繞框架圖案52、第二環繞框架圖案54、和第三環繞框架圖案56的線寬依序遞減。
請參照第8圖，其示出另一例示性之待電鍍的面板700。面板700和面板500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板700的第二待電鍍圖案732也包括複數個單元框架圖案(42、44)和複數個環繞框架圖案(52、54)。第二待電鍍圖案732的單元框架圖案和環繞框架圖案設置在靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，從基板10的邊緣往中心，單元框架圖案可包括複數個第一單元框架圖案42和複數個第二單元框架圖案44。該些第一單元框架圖案42和第二單元框架圖案44、從基板10的邊緣往中心分別沿著對應的待電鍍單元20配置成圈。第一單元框架圖案42和第二單元框架圖案44的線寬依序遞減。此外，從基板10的邊緣往中心，環繞框架圖案可包括一第一環繞框架圖案52和一第二環繞框架圖案54。第一環繞框架圖案52和第二環繞框架圖案54分別對應配置在第一單元框架圖案42和第二單元框架圖案44的外側。第一環繞框架圖案52和第二環繞框架圖案54的線寬依序遞減。
請參照第9圖，其示出另一例示性之待電鍍的面板800。面板800和面板500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板800的第二待電鍍圖案832包括複數個單元框架圖案(42)和一環繞框架圖案(52)。第二待電鍍圖案732的單元框 架圖案和環繞框架圖案只設置在最靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，單元框架圖案可包括複數個第一單元框架圖案42，沿著最靠近基板10之邊緣處的待電鍍單元20配置成圈。此外，環繞框架圖案可包括一第一環繞框架圖案52，對應配置在第一單元框架圖案42的外側。
請參照第10圖，其示出另一例示性之待電鍍的面板900。面板900和第6圖所示之面板500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板900的第二待電鍍圖案932未包括單元框架圖案，但包括複數個環繞框架圖案(52、54、56、58)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案932分佈在基板10的整體，有利於電鍍製程中的電場均勻化。此外，環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括類似於面板500的一第一環繞框架圖案52、一第二環繞框架圖案54、一第三環繞框架圖案56、和一第四環繞框架圖案58。第一環繞框架圖案52、第二環繞框架圖案54、第三環繞框架圖案56、和第四環繞框架圖案58的線寬依序遞減。
請參照第11圖，其示出另一例示性之待電鍍的面板1000。面板1000和面板900的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1000的第二待電鍍圖案1032包括複數個環繞框架圖案(52、54、56)。第二待電鍍圖案1032的環繞框架圖案設置在大部分的待電鍍單元20的周邊，但未設置在位於基板10之中心區的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，從基板10的邊緣往中心，環繞框架圖案可包括一第一環繞框架圖案52、一第二環繞框架圖案54、和一第三環繞框架圖案56。第一環繞框架圖案52、第二環繞框架圖案54、和第三環繞框架圖案56的線寬依序遞減。
請參照第12圖，其示出另一例示性之待電鍍的面板1100。面板1100和面板900的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1100的第二待電鍍圖案1132包括複數個環繞框架圖案(52、54)。第二待電鍍圖案1132的環繞框架圖案設置在靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，從基板10的邊緣往中心，環繞框架圖案可包括一第一環繞框架圖案52和一第二環繞框架圖案54。第一環繞框架圖案52和第二環繞框架圖案54的線寬依序遞減。可以理解的是，在另一些實施例中，也可只設置最外側的第一環繞框架圖案52。
請參照第13圖，其示出另一例示性之待電鍍的面板1200。面板1200和第10圖所示之面板900的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1200的第二待電鍍圖案1232也包括複數個環繞框架圖案(62、64、66、68)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1232分佈在基板10的整體，有利於電鍍製程中的電場均勻化。在面板900之第二待電鍍圖案932中，每一個環繞框架圖案(52、54、56、58)本身都具有一致的線寬。相對於此，面板1200之第二待電鍍圖案1232的每一個環繞框架圖案(62、64、66、68)在沿著基板10長邊方向的線寬大於該環繞框架圖案在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。此外，環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案62、一第二環繞框架圖案64、一第三環繞框架圖案66、和一第四環繞框架圖案68。第一環繞框架圖案62、第二環繞框架圖案64、第三環繞框架圖案66、和第四環繞框架圖案68各自在長邊方向具有一較大的線寬並在短邊方向具有一較小的線寬，在此長邊方向和短邊方向既是基板10的長邊方向和短邊方向也是該些環繞框架圖案的長邊方向和短邊方向。第一環繞框架圖案62、第二環繞框架圖案64、第三環繞框架圖案66、和第四環繞框架圖案68的線寬依序遞減。
請參照第14圖，其示出另一例示性之待電鍍的面板1300。面板1300和面板1200的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1300的第二待電鍍圖案1332也包括複數個環繞框架圖案(62、64、66)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1332的環繞框架圖案設置在大部分的待電鍍單元20的周邊，但未設置在位於基板10之中心區的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。每一個環繞框架圖案(62、64、66)在沿著基板10長邊方向的線寬大於該環繞框架圖案在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案62、一第二環繞框架圖案64、和一第三環繞框架圖案66。第一環繞框架圖案62、第二環繞框架圖案64、和第三環繞框架圖案66各自在長邊方向具有一較大的線寬並在短邊方向具有一較小的線寬。第一環繞框架圖案62、第二環繞框架圖案64、和第三環繞框架圖案66的線寬依序遞減。
請參照第15圖，其示出另一例示性之待電鍍的面板1400。面板1400和面板1200的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1400的第二待電鍍圖案1432也包括複數個環繞框架圖案(62、64)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1432的環繞框架圖案設置在靠近 基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。每一個環繞框架圖案(62、64)在沿著基板10長邊方向的線寬大於該環繞框架圖案在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案62和一第二環繞框架圖案64。第一環繞框架圖案62和第二環繞框架圖案64各自在長邊方向具有一較大的線寬並在短邊方向具有一較小的線寬。第一環繞框架圖案62和第二環繞框架圖案64的線寬依序遞減。可以理解的是，在另一些實施例中，也可只設置最外側的第一環繞框架圖案62。
請參照第16圖，其示出另一例示性之待電鍍的面板1500。面板1500和第10圖所示之面板900的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1500的第二待電鍍圖案1532包括複數個環繞框架圖案(72、74、76、78)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1532分佈在基板10的整體，也有利於電鍍製程中的電場均勻化。第二待電鍍圖案1532的環繞框架圖案包括一主幹部分71和複數個梳狀部分73，該些梳狀部分73從主幹部分71往基板10的中心延伸。從而，相較於面板900的第二待電鍍圖案932，面板1500的第二待電鍍圖案1532更有利 於電鍍製程中的電場均勻化。此外，環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案72、一第二環繞框架圖案74、一第三環繞框架圖案76、和一第四環繞框架圖案78從基板10的邊緣往中心配置，其中任一前者的梳狀部分73可連接至其對應後者的主幹部分71。第一環繞框架圖案72、第二環繞框架圖案74、第三環繞框架圖案76、和第四環繞框架圖案78的線寬依序遞減。
請參照第17圖，其示出另一例示性之待電鍍的面板1600。面板1600和面板1500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1600的第二待電鍍圖案1632包括複數個環繞框架圖案(72、74、76)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1632的環繞框架圖案設置在大部分的待電鍍單元20的周邊，但未設置在位於基板10之中心區的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。第二待電鍍圖案1632的至少一環繞框架圖案更包括複數個連接部分75，連接部分75連接梳狀部分73。環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案72、一第二環繞框架圖案74、和一第三環繞框架圖案76從基板10的邊緣往中心配置，其中任一前者 的梳狀部分73可連接至其對應後者的主幹部分71。第一環繞框架圖案72和第二環繞框架圖案74分別只包括主幹部分71和梳狀部分73，而第三環繞框架圖案76除了主幹部分71和梳狀部分73之外更包括連接部分75。第一環繞框架圖案72、第二環繞框架圖案74、和第三環繞框架圖案76的線寬依序遞減。
請參照第18圖，其示出另一例示性之待電鍍的面板1700。面板1700和面板1500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1700的第二待電鍍圖案1732包括複數個環繞框架圖案(72、74)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1732的環繞框架圖案設置在靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。第二待電鍍圖案1732的至少一環繞框架圖案更包括複數個連接部分75，連接部分75連接梳狀部分73。環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案72和一第二環繞框架圖案74從基板10的邊緣往中心配置，其前者的梳狀部分73可連接至其後者的主幹部分71。第一環繞框架圖案72只包括主幹部分71和梳狀部分73，而第二環繞框架圖案74除了主幹部分71和梳狀部分73之外更包括連接部分75。第一環繞框架圖案72和第二環繞框架圖案74的線寬依序遞減。
請參照第19圖，其示出另一例示性之待電鍍的面板1800。面板1800和面板1500的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1800的第二待電鍍圖案1832包括一環繞框架圖案(72)，該環繞框架圖案環繞待電鍍單元20之中的複數者。第二待電鍍圖案1832的環繞框架圖案只設置在最靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案72。第一環繞框架圖案72除了主幹部分71和梳狀部分73之外更包括連接部分75。
請參照第20圖，其示出另一例示性之待電鍍的面板1900。面板1900和第17圖所示之面板1600的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板1900的第二待電鍍圖案1932也包括複數個環繞框架圖案(82、84、86)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案1932的環繞框架圖案設置在大部分的待電鍍單元20的周邊，但未設置在位於基板10之中心區的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。在面板1600之第二待電鍍圖案1632中，每一個環繞框架圖案(72、74、76)本身都具有一致的線寬。相對於此，面板1900之第二待電鍍圖案1932的每一個環繞框架圖案(82、84、86)在沿著基板10長邊方向的線寬大於該環繞框架圖案 在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。此外，環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案82、一第二環繞框架圖案84、和一第三環繞框架圖案86。第一環繞框架圖案82、第二環繞框架圖案84、和第三環繞框架圖案86各自在長邊方向具有一較大的線寬並在短邊方向具有一較小的線寬，在此長邊方向和短邊方向既是基板10的長邊方向和短邊方向也是該些環繞框架圖案的長邊方向和短邊方向。亦即，對於各個環繞框架圖案來說，主幹部分81(和連接部分85)的線寬大於梳狀部分83的線寬。此外，如果該環繞框架圖案包括連接部分85，例如第二待電鍍圖案1932的第三環繞框架圖案86，主幹部分81的線寬可大於連接部分85的線寬。第一環繞框架圖案82、第二環繞框架圖案84、和第三環繞框架圖案86的線寬依序遞減。
請參照第21圖，其示出另一例示性之待電鍍的面板2000。面板2000和面板1900的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板2000的第二待電鍍圖案2032也包括複數個環繞框架圖案(82、84)，該些環繞框架圖案分別環繞待電鍍單元20之中的複數者。第二待電鍍圖案2032的環繞框架圖案設置在靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於 在電鍍製程中補償邊緣處較強的電場。面板2000之第二待電鍍圖案2032的每一個環繞框架圖案(82、84)在沿著基板10長邊方向的線寬大於該環繞框架圖案在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。此外，環繞框架圖案的線寬可從基板10的邊緣往中心的方向減小。這特別有利於在電鍍製程中補償邊緣處較強的電場。具體來說，環繞框架圖案可包括一第一環繞框架圖案82和一第二環繞框架圖案84。第一環繞框架圖案82和第二環繞框架圖案84各自在長邊方向具有一較大的線寬並在短邊方向具有一較小的線寬。第一環繞框架圖案82和第二環繞框架圖案84的線寬依序遞減。
請參照第22圖，其示出另一例示性之待電鍍的面板2100。面板2100和面板1900的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板2100的第二待電鍍圖案2132包括一環繞框架圖案(82)，該環繞框架圖案環繞待電鍍單元20之中的複數者。第二待電鍍圖案2132的環繞框架圖案只設置在最靠近基板10之邊緣處的待電鍍單元20的周邊。這樣的配置依然有利於在電鍍製程中補償邊緣處較強的電場。面板2100之第二待電鍍圖案2132的環繞框架圖案(82)在沿著基板10長邊方向的線寬大於該環繞框架圖案在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。具體來說，環繞框架圖 案可包括一第一環繞框架圖案82。第一環繞框架圖案82在長邊方向具有一較大的線寬並在短邊方向具有一較小的線寬。
請參照第23圖，其示出另一例示性之待電鍍的面板2200。面板2200和第一圖所示之面板100的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板2200的第二待電鍍圖案2232包括一外圍框架圖案92，該外圍框架圖案92沿著基板10的邊緣配置並環繞所有的待電鍍單元20。這有利於在電鍍製程中補償邊緣處較強的電場。在面板2200中，待電鍍單元20之該些第一待電鍍圖案22的總面積與電場補償結構30之外圍框架圖案92的面積的比例落在1：0.07至1：0.3的範圍中。而當外圍框架圖案92與前述任一實施例中記載之第二待電鍍圖案結合使用時，待電鍍單元20之該些第一待電鍍圖案22的總面積與電場補償結構30之外圍框架圖案92和其他構成第二待電鍍圖案的部分的總面積的比例落在1：0.07至1：0.3的範圍中。
請參照第24圖，其示出另一例示性之待電鍍的面板2300。面板2300和面板2200的差異在於第二待電鍍圖案的配置，其他相似之處便不再贅述。
面板2300的第二待電鍍圖案2332包括一外圍框架圖案94，該外圍框架圖案94沿著基板10的邊緣配置並環繞所有的待電鍍單元20。這有利於在電鍍製程中補償邊緣處較強的電場。在面板2200之第二待電鍍圖案2232中，外圍框架圖案92本身具有 一致的線寬。相對於此，面板2300之第二待電鍍圖案2332的外圍框架圖案94在沿著基板10長邊方向的線寬大於該外圍框架圖案94在沿著基板10的短邊方向的線寬。從而，可對應在基板10之長邊處和短邊處不同強度的電場作出補償。這種線寬的差異例如可藉由加寬外圍框架圖案94在長邊方向的線寬和/或縮窄外圍框架圖案94在短邊方向的線寬來達成。
至此已提供根據本發明之待電鍍的面板的各種實施例。可以理解的是，上述實施例提供之第二待電鍍圖案可結合使用以產生另外的電場補償結構的實施例。舉例來說，外圍框架圖案可與單元框架圖案和/或環繞框架圖案配合使用，設置在該些圖案的外圍。
本發明的另一方面是關於一種電鍍製程。請參照第25圖，其示出一例示性之電鍍製程3000的流程。
首先，在步驟3002，提供一電鍍裝置，該電鍍裝置具有一陰極和一陽極。請配合參照第26圖，其示出一例示性之電鍍裝置3050。電鍍裝置3050包括一陰極3052和一陽極3054。根據一些實施例，電鍍裝置3050可具有一電鍍槽3056，使用時在其中具有電鍍液3058，陰極3052和陽極3054配置在電鍍槽3056中並浸入電鍍液3058中。此外，電鍍裝置3050更可選擇性地包括陰極夾具3060、攪拌槳3062、導流板3064、幫浦3068、溫度控制器3070、和過濾器3072之中的至少一者，其中陰極夾具3060用於固定待電鍍物品和傳遞輸出電力至待電鍍物品，導流板3064 配置於陰極3052和陽極3054之間並用於導引電鍍液的流場方向，導流板3064例如呈中空方型盤狀。
在步驟3004，將根據實施例之一待電鍍的面板P固定至電鍍裝置3050的陰極3052，特別是可固定至陰極3052的陰極夾具3060。待電鍍的面板P例如為前述面板100~2300之中的任一者。在步驟3006，將一電鍍材料M固定在電鍍裝置3050的陽極3054。在一些實施例中，電鍍材料M可選自由銅、金、鋁、鎳、鉻、和鈦所組成之群組。可以理解的是，步驟3004和步驟3006的順序可調換。
接著，在步驟3008，使用電鍍裝置3050，在該待電鍍的面板P之待電鍍單元20之該些第一待電鍍圖案22和電場補償結構30之該第二待電鍍圖案(132~2232)上以電鍍材料形成一電鍍層。根據一些實施例，電鍍層的厚度例如約為2μm~200μm。此外，電鍍層可具有小於等於15μm的一線寬和小於等於15μm的一間距。
可以理解的是，在電鍍製程3000之前和/或之後，可進行其他常見的半導體製程。舉例來說，在電鍍製程3000之前，可能已進行數個製程而在基板10上形成其他元件或其他層等等。再舉例來說，在電鍍製程3000之後，可能再形成其他元件或其他層等等，並進行切割，以例如形成晶片。
由是，本發明的又一方面是關於一種晶片。請參照第27A圖和第27B圖，其分別為一例示性之晶片4000的俯視示意 圖和剖面示意圖，其中第27B圖為沿著第27A圖中B-B’線的剖面圖。為了說明方便，以從面板100製造而成的晶片4000為例。晶片4000包括一電路區4002和一虛置電路4014。電路區4002包括一電路4004。根據一些實施例，電路4004可具有小於等於15μm的一線寬和小於等於15μm的一間距。該電路4004包括一第一電鍍層4006。虛置電路4014環繞電路區4002。虛置電路4014包括一第二電鍍層4016。因為由相同的製程電鍍而成，第一電鍍層4006與第二電鍍層4016由相同的材料形成。第一電鍍層4006與第二電鍍層4016的厚度例如約為2μm~200μm。由於從面板切割形成晶片時，切割基本上是沿著切割道的中央進行，因此虛置電路4014將部分或完全地保留在晶片4000上。從而，電路4004的面積與虛置電路4014的面積的比例也落在1：0.07至1：0.3的範圍中。
根據一些實施例，第一待電鍍圖案22和第二待電鍍圖案132可分別包括第一晶種層26和第二晶種層36。因此，如第27B圖所示，電路4004可包括一第一晶種層26，第一電鍍層4006形成於第一晶種層26上。類似地，虛置電路4014可包括一第二晶種層36，第二電鍍層4016形成於第二晶種層36上。在一些實施例中，第一電鍍層4014與第二電鍍層4016由選自由銅、金、鋁、鎳、鉻、和鈦所組成之群組之中的一元素形成，第一晶種層26和第二晶種層36包括形成第一電鍍層4014與第二電鍍層4016之該元素。
至此已配合圖式對於本發明之待電鍍的面板、使用其之電鍍製程、及以其製造之晶片的各種概略性的實施例進行敘述。以下將列舉更具體的實施例的實驗結果，以提供對於本發明之待電鍍的面板對於電鍍效果的改善更進一步的了解。
[比較例1]
使用具有用於電路之待電鍍圖案(第一待電鍍圖案)但不包括電場補償結構(第二待電鍍圖案)的一第2.5代面板。用於電路之待電鍍圖案的總面積佔基板之面積的15%至65%。使用類似於第26圖所示之電鍍裝置(來自嵩展科技股份有限公司Song Jaan,Electroplating System)以3 ASD的電流密度對其鍍銅。電鍍銅層的預定厚度為2.4μm。之後，使用表面輪廓儀(K osaka ET-4000)在面板的左上區、左中區、左下區、中上區、中心區、中下區、右上區、右中區、和右下區分別以90度及180度之量測角度進行水平和垂直量測，水平量測的結果列於表1，垂直量測的結果列於表2，並在表1和表2中以LH、LC、LL、CH、CC、CL、RH、RC、RL分別表示從這九個區得到的厚度量測結果。
[比較例2]
使用具有用於電路之待電鍍圖案(第一待電鍍圖案)但不包括電場補償結構(第二待電鍍圖案)的另一第2.5代面板。用於電路之待電鍍圖案的總面積佔基板之面積的15%至65%。以相同於比較例1的方式進行量測並將結果列於表1和表2。
[比較例3]
使用具有用於電路之待電鍍圖案(第一待電鍍圖案)且包括電場補償結構(第二待電鍍圖案)的一第2.5代面板，其中電場補償結構之待電鍍圖案只沿著基板的二長邊配置而非如第24圖所示之沿著四邊的環繞型態。用於電路之待電鍍圖案的總面積佔基板之面積的15%至65%，且用於電路之待電鍍圖案的總面積與電場補償結構之待電鍍圖案的面積之比例落在1：0.07至1：0.3的範圍中。以相同於比較例1的方式進行量測並將結果列於表1和表2。
[實施例1]
使用具有用於電路之待電鍍圖案(第一待電鍍圖案)且包括電場補償結構(第二待電鍍圖案)的一第2.5代面板，其中電場補償結構之待電鍍圖案係如第24圖所示之沿著四邊的環繞型態。用於電路之待電鍍圖案的總面積佔基板之面積的15%至65%，且用於電路之待電鍍圖案的總面積與電場補償結構之待電鍍圖案的面積之比例落在1：0.07至1：0.3的範圍中。以相同於比較例1的方式進行量測並將結果列於表1和表2。
[結果討論]
Figure 107146846-A0305-02-0029-1
Figure 107146846-A0305-02-0030-2
Figure 107146846-A0305-02-0030-3
如表1和表2所示，在完全未設置電場補償結構的情況下，於第2.5代面板上形成之預定厚度為2.4μm的電鍍銅層，可能出現厚度超過3.4μm的部分，甚至有厚度超過6μm的部分。相對於此，設置電場補償結構有利於提高厚度均勻性。在設置根據實施例之外圍補償結構的情況下，甚至可將厚度均勻性提高到90%以上。
此外，關於在不同電路架構下有無電場補償結構所造成的影響，比較例4及比較例5係使用具有不同電路架構之待電鍍圖案(第一待電鍍圖案)且未設置電場補償結構的第2.5代面板，而實施例2至實施例4係使用具有不同電路架構之待電鍍圖案(第一待電鍍圖案)且設置有電場補償結構(第二待電鍍圖案)的第2.5代面板，其中電場補償結構之待電鍍圖案係如第23圖所示之沿 著四邊的環繞型態。在比較例4、比較例5、及實施例2至實施例4中，用於電路之待電鍍圖案的總面積佔基板之面積的15%至65%。而在實施例2至實施例4，用於電路之待電鍍圖案的總面積與電場補償結構之待電鍍圖案的面積之比例落在1：0.07至1：0.3的範圍中。電鍍銅層的預定厚度為3.3μm，其他則採用相同於比較例1的方式進行鍍銅及水平量測，實驗結果列於下表3。
Figure 107146846-A0305-02-0031-4
如表3所示，在第2.5代面板上形成預定厚度為3.3μm的電鍍銅層而於面板的九個區LH、LC、LL、CH、CC、CL、RH、RC、和RL所量測到的厚度結果可知，在未設置電場補償結構的情況下，對於具有不同電路架構之比較例4及比較例5而言，電鍍銅層之平均厚度皆超過4.6μm，甚至在面板的左上區(LH)及左下區(LL)量測到厚度皆超過7μm。相較下，從實施例2至實施例4之上述實驗數據，可證實在不同電路架構下設置電場補償結構，電鍍銅層之平均厚度皆能達成預定厚度的期待，且皆能有效 提升面板的薄膜厚度均勻性，甚至可將厚度均勻性提高到94%以上。
綜上所述，使用根據實施例之具有電場補償結構的面板進行電鍍，可穩定在電鍍時輸出至整體基板的電流，強化和穩定在大面積基板上的電場輸出分布，從而解決在電鍍時電場於大面積基板各處分布不均的問題。因此，可改善電鍍層(包括具有不同線路尺寸及觸點的情況)的厚度均勻性，並減少電鍍層內部結構中之缺陷如孔洞等的形成。在此，大面積面板和基板可意指第2.5代面板或更大世代之面板及應用在其的基板。在一些實施例中，可應用在第2.5代面板(370mm×470mm)~第4代面板(110mm×130mm)。當然，也可應用在更大世代之面板。此外，雖然在此以矩形的基板和面板為例，但可以理解的是，如本發明的電場補償結構也可應用在其他形狀的基板，例如晶圓。
雖然本發明已以實施方案和實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:基板
20:待電鍍單元
30:電場補償結構
42:第一單元框架圖案
44:第二單元框架圖案
46:第三單元框架圖案
48:第四單元框架圖案
100:面板
132:第二待電鍍圖案
A:區域

Claims (19)

  1. 一種待電鍍的面板，包括：一基板，包括複數個待電鍍單元，該些待電鍍單元分別包括一第一待電鍍圖案；以及一電場補償結構，配置於該基板上，該電場補償結構包括一第二待電鍍圖案，該第二待電鍍圖案環繞該些待電鍍單元之中的至少一者，並且與該第一待電鍍圖案彼此分隔一距離；其中該些待電鍍單元之該些第一待電鍍圖案的總面積與該電場補償結構之該第二待電鍍圖案的面積的比例落在1：0.07至1：0.3的範圍中。
  2. 如申請專利範圍第1項所述之待電鍍的面板，其中該第二待電鍍圖案包括複數個單元框架圖案，該些單元框架圖案分別環繞該些待電鍍單元之中的一者。
  3. 如申請專利範圍第2項所述之待電鍍的面板，其中該些單元框架圖案的線寬從該基板的邊緣往中心的方向減小。
  4. 如申請專利範圍第2項所述之待電鍍的面板，其中該些單元框架圖案的數目與該些待電鍍單元的數目相同。
  5. 如申請專利範圍第2項所述之待電鍍的面板，其中該第二待電鍍圖案包括至少一環繞框架圖案，該至少一環繞框架圖案分別環繞該些待電鍍單元之中的複數者和該些單元框架圖案之中的複數者。
  6. 如申請專利範圍第5項所述之待電鍍的面板，其中該至少一環繞框架圖案的數目為複數個，且該些環繞框架圖案的線寬從該基板的邊緣往中心的方向減小。
  7. 如申請專利範圍第1項所述之待電鍍的面板，其中該第二待電鍍圖案包括至少一環繞框架圖案，該至少一環繞框架圖案分別環繞該些待電鍍單元之中的複數者。
  8. 如申請專利範圍第7項所述之待電鍍的面板，其中該至少一環繞框架圖案的數目為複數個，且該些環繞框架圖案的線寬從該基板的邊緣往中心的方向減小。
  9. 如申請專利範圍第7項所述之待電鍍的面板，其中該至少一環繞框架圖案在沿著該基板的長邊方向的線寬大於該至少一環繞框架圖案在沿著該基板的短邊方向的線寬。
  10. 如申請專利範圍第7項所述之待電鍍的面板，其中該至少一環繞框架圖案包括一主幹部分和複數個梳狀部分，該些梳狀部分從該主幹部分往該基板的中心延伸。
  11. 如申請專利範圍第10項所述之待電鍍的面板，其中該至少一環繞框架圖案更包括複數個連接部分，該些連接部分連接該些梳狀部分。
  12. 如申請專利範圍第10項所述之待電鍍的面板，其中該至少一環繞框架圖案在沿著該基板的長邊方向的線寬大於該至少一環繞框架圖案在沿著該基板的短邊方向的線寬。
  13. 如申請專利範圍第1項所述之待電鍍的面板，其中該第二待電鍍圖案包括一外圍框架圖案，該外圍框架圖案沿著該基板的邊緣配置並環繞所有的該些待電鍍單元。
  14. 如申請專利範圍第13項所述之待電鍍的面板，其中該外圍框架圖案在沿著該基板的長邊方向的線寬大於該外圍框架圖案在沿著該基板的短邊方向的線寬。
  15. 如申請專利範圍第1項所述之待電鍍的面板，其中該些待電鍍單元之該些第一待電鍍圖案的總面積佔該基板的面積的15%至65%。
  16. 如申請專利範圍第1項所述之待電鍍的面板，其中該第一待電鍍圖案包括一第一晶種層，該第二待電鍍圖案包括一第二晶種層，該第一晶種層和該第二晶種層包括選自由銅、金、鋁、鎳、鉻、和鈦所組成之群組之中的至少一種元素。
  17. 一種電鍍製程，包括：提供一電鍍裝置，該電鍍裝置具有一陰極和一陽極；將如申請專利範圍第1~16項任一項所述之待電鍍的面板固定至該電鍍裝置的該陰極；將一電鍍材料固定在該電鍍裝置的該陽極；以及使用該電鍍裝置，在該待電鍍的面板之該些待電鍍單元之該些第一待電鍍圖案和該電場補償結構之該第二待電鍍圖案上以該電鍍材料形成一電鍍層。
  18. 一種晶片，包括：一電路區，包括一電路，該電路包括一第一電鍍層；以及一虛置電路，環繞該電路區，該虛置電路包括一第二電鍍層，其中該第一電鍍層與該第二電鍍層由相同的材料形成，且該第一電鍍層與該第二電鍍層彼此分隔一距離；其中該電路的面積與該虛置電路的面積的比例落在1：0.07至1：0.3的範圍中。
  19. 如申請專利範圍第18項所述之晶片，其中該電路包括一第一晶種層，該第一電鍍層形成於該第一晶種層上，其中該虛置電路包括一第二晶種層，該第二電鍍層形成於該第二晶種層上，且其中該第一電鍍層與該第二電鍍層由選自由銅、金、鋁、鎳、鉻、和鈦所組成之群組之中的一元素形成，該第一晶種層和該第二晶種層包括形成該第一電鍍層與該第二電鍍層之該元素。
TW107146846A 2018-08-21 2018-12-24 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片 TWI700401B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107146846A TWI700401B (zh) 2018-08-21 2018-12-24 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片
CN201910184315.9A CN110846698B (zh) 2018-08-21 2019-03-12 待电镀的面板、使用其的电镀制作工艺及以其制造的晶片
US16/447,358 US10941498B2 (en) 2018-08-21 2019-06-20 Panel to be plated, electroplating process using the same, and chip manufactured from the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862720252P 2018-08-21 2018-08-21
US62/720,252 2018-08-21
TW107146846A TWI700401B (zh) 2018-08-21 2018-12-24 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片

Publications (2)

Publication Number Publication Date
TW202009331A TW202009331A (zh) 2020-03-01
TWI700401B true TWI700401B (zh) 2020-08-01

Family

ID=69586890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146846A TWI700401B (zh) 2018-08-21 2018-12-24 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片

Country Status (3)

Country Link
US (1) US10941498B2 (zh)
CN (1) CN110846698B (zh)
TW (1) TWI700401B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819353B (zh) * 2021-08-13 2023-10-21 顏振益 扇出型面板級封裝電鍍之電極遮板構造

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746231B (zh) 2020-10-27 2021-11-11 財團法人工業技術研究院 重布線結構及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272685A (zh) * 1999-05-03 2000-11-08 摩托罗拉公司 在半导体晶片上形成铜层的方法
CN105415882A (zh) * 2014-06-27 2016-03-23 芬兰脉冲公司 用于导电元件沉积及形成的方法和设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US542973A (en) 1895-07-16 James wood carver
US5242562A (en) 1992-05-27 1993-09-07 Gould Inc. Method and apparatus for forming printed circuits
JP4128230B2 (ja) 1998-07-10 2008-07-30 株式会社荏原製作所 メッキ装置
US6802946B2 (en) * 2000-12-21 2004-10-12 Nutool Inc. Apparatus for controlling thickness uniformity of electroplated and electroetched layers
US7025862B2 (en) * 2002-10-22 2006-04-11 Applied Materials Plating uniformity control by contact ring shaping
US7803257B2 (en) 2004-10-22 2010-09-28 Taiwan Semiconductor Manufacturing Company Current-leveling electroplating/electropolishing electrode
DE102007026635B4 (de) 2007-06-06 2010-07-29 Atotech Deutschland Gmbh Vorrichtung zum nasschemischen Behandeln von Ware, Verwendung eines Strömungsorgans, Verfahren zum Einbauen eines Strömungsorgans in die Vorrichtung sowie Verfahren zur Herstellung einer nasschemisch behandelten Ware
CN102605397A (zh) * 2011-01-20 2012-07-25 富葵精密组件(深圳)有限公司 电镀系统及电镀方法
US8585875B2 (en) 2011-09-23 2013-11-19 Applied Materials, Inc. Substrate plating apparatus with multi-channel field programmable gate array
TWI647343B (zh) * 2014-05-16 2019-01-11 盛美半導體設備（上海）有限公司 Apparatus and method for electroplating or electropolishing bracts
CN104388994B (zh) * 2014-10-09 2017-10-24 中国电子科技集团公司第五十五研究所 减小电镀层图形失真的方法
US9567685B2 (en) * 2015-01-22 2017-02-14 Lam Research Corporation Apparatus and method for dynamic control of plated uniformity with the use of remote electric current
US9758897B2 (en) * 2015-01-27 2017-09-12 Applied Materials, Inc. Electroplating apparatus with notch adapted contact ring seal and thief electrode
US10364505B2 (en) 2016-05-24 2019-07-30 Lam Research Corporation Dynamic modulation of cross flow manifold during elecroplating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272685A (zh) * 1999-05-03 2000-11-08 摩托罗拉公司 在半导体晶片上形成铜层的方法
CN105415882A (zh) * 2014-06-27 2016-03-23 芬兰脉冲公司 用于导电元件沉积及形成的方法和设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819353B (zh) * 2021-08-13 2023-10-21 顏振益 扇出型面板級封裝電鍍之電極遮板構造

Also Published As

Publication number Publication date
TW202009331A (zh) 2020-03-01
CN110846698A (zh) 2020-02-28
US20200063282A1 (en) 2020-02-27
CN110846698B (zh) 2021-08-24
US10941498B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
TWI700401B (zh) 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片
TWI228781B (en) Method and apparatus for controlling local current to achieve uniform plating thickness
JP7150086B2 (ja) 金属板、蒸着用マスクおよびその製造方法
KR101613406B1 (ko) 기판상의 수직방향 갈바닉 금속 성막을 위한 디바이스
US10497659B2 (en) Double plated conductive pillar package substrate
JP4976120B2 (ja) ウェハーめっき方法
TW202036825A (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
US20220240388A1 (en) Printed wiring board production method and printed wiring board production apparatus
TW202100808A (zh) 導線架
CN107564921B (zh) 显示面板及其制备方法、显示装置
WO2011158731A1 (ja) 半導体素子搭載用基板及びその製造方法
JP2021528573A (ja) 積層構造体、それを含む軟性銅箔積層フィルム、及び該積層構造体の製造方法
CN101720170A (zh) 挠性印刷布线板片及其制造方法
KR102515885B1 (ko) 전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치
KR102010001B1 (ko) Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판
TWI811532B (zh) 導線架
JP6736716B1 (ja) リードフレーム
JP6744020B1 (ja) リードフレーム
TW201448141A (zh) 晶圓電鍍鎳金產品及其製備方法
KR101861702B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
CN209957920U (zh) 一种用于电镀的阳极挡板
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
US11686008B2 (en) Electroplating apparatus and electroplating method
KR101290360B1 (ko) 기판 도금 장치
JPH0499190A (ja) めっき装置とめっき方法