CN104388994B - 减小电镀层图形失真的方法 - Google Patents

Abstract

本发明公开了一种减小电镀层图形失真的方法，应用于对图形尺寸精度要求高的微电子、微机电系统(MEMS)等领域。本发明通过增加辅助图形，巧妙地利用电镀材料间的相互应力反向抵消，大大改善了电镀层图形失真的问题。该方法适合任何性质和厚度的可电镀材料，工艺简单，可操作性强，无需任何特殊设备，适合于大规模生产。

Description

减小电镀层图形失真的方法

技术领域

本发明涉及微电子和微机电系统(MEMS)技术领域，尤其涉及一种半导体工艺中减小电镀层图形失真的方法。

背景技术

电镀是微电子和微机电系统(MEMS)技术领域中最广泛应用的工艺，是一种原型化工艺，即通过一步电镀沉积可形成最终结构。电镀前通常先采用溅射法在电镀表面沉积一层薄薄的初始导电层，即种子层，再在种子层上涂覆光刻胶，并图形化。电镀过程是金属沉积的过程，金属沉积容易产生向外膨胀的应力，其中一个解释是在电沉积过程中，在阴极上获得金属镀层的同时也析出了氢，氢以分子或氢化物的形式存在于镀层中。存在于晶格内的氢，使晶格膨胀，若氢逸出晶格后不是离开镀层，而是聚集在晶粒之间的缺陷处，形成压力很大的氢气团，使镀层膨胀，产生应力，参阅文献《电镀层内应力的产生和消除方法》2009年第29卷，第3期，第18页。在该应力作用下，比较“软”的光刻胶被挤压变形，同时镀层向光刻胶方向外扩，最终获得的电镀层图形变形，图形变形程度与电镀层厚度成正比。如果采用“硬”的材料(如：淀积方法实现的二氧化硅或氮化硅等介质膜)可以抵挡电镀应力的挤压，防止住图形变形,但这类“硬”材料淀积温度往往偏高(要求200度以上),对低温牺牲层结构是不能承受的，由于材料的生长速率和应力限制，所能提供的掩膜极限厚度有限，同时厚的这类材料图形化也是问题，如果需要厚达十几微米甚至几十微米的电镀层，采用这类“硬”材料做掩膜几乎不现实。再从工艺时间来考虑，采用“硬”材料作掩膜不仅消耗大量淀积时间，对其图形化也还需要很多时间，大规模生产很不经济，所以采用光刻胶做电镀掩膜还是目前比较主流的方法。然而该方法容易产生电镀层图形失真的问题，当电镀层较厚(5微米以上)时,该现象开始越加严重。在图形质量要求非常高的微电子尤其微机电系统领域，有可能导致严重问题，例如在微机电系统领域，要求制作厚度达5微米以上金属结构十分常见，有的设计甚至要求十几或几十微米厚，如果电镀层越厚，图形变形越严重，那么制作精确图形结构将变得根本不现实，器件性能被恶化。

因此要解决电镀层图形变形，需要减小电镀金属的应力或抵消这种应力，而减小这种应力需要对电镀工艺的条件如温度、电镀速率、溶液组分等一系列要素进行大量实验摸索，而且不同的金属都需要重复摸索，材料和时间消耗是相当巨大的。采用抵消应力方法解决电镀层图形变形，将是一个低成本而又迅速有效的方法。

发明内容

有鉴于此，为解决现有技术中上述问题或其他不足，本发明提出了一种减小电镀层图形失真的方法，通过在电镀层图形周围增加辅助电镀层以及辅助电镀层下采用可以去除的牺牲层，利用金属电镀生长应力反向抵消的原理，解决电镀层生长时图形失真的问题。

本发明一方面提出了一种减小电镀层图形失真的方法，包括：提供一衬底，其上形成有牺牲层、电镀层；其中，所述牺牲层图案化后包括图案区域和非图案区域，所述电镀层包括形成第一图案和第二图案，所述第一图案形成在所述图案化区域上，所述第二图案形成在所述非图案区域上。

进一步地，去除所述电镀层的第一图案以及所述第一图案对应的所述牺牲层的所述图案化区域。

进一步地，所述牺牲层采用可图案化且容易去除的材料。

进一步地，所述第一图案形成在所述第二图案的一侧和/或另一侧。

进一步地，所述第一图案的边缘与所述第二图案的边缘间距在20微米以内。

本发明另一方面提出了一种减小电镀层图形失真的方法，具体包括以下步骤：提供一衬底，具有两侧，其一侧上形成有牺牲层；对所述牺牲层图案化，形成图案区域和非图案区域；在所述牺牲层上依次形成种子层、涂覆电镀掩膜；对所述电镀掩膜图案化，提供形成第一图案和第二图案的图形；在所述掩膜上形成电镀层，形成所述第一图案和所述第二图案；去除电镀掩膜；去除种子层，同时保留所述第一图案和所述第二图案下的种子层；去除牺牲层，同时剥离所述第一图案。

进一步地，在形成所述电镀层之前，还包括在所述衬底的另一侧上涂覆介质层。

进一步地，所述牺牲层采用可图案化且容易去除的材料。

进一步地，所述第一图案形成在所述第二图案的一侧和/或另一侧。

进一步地，所述第一图案的边缘与所述第二图案的边缘间距在20微米以内。

本发明与现有技术相比，具有以下优点：

1)牺牲层和辅助电镀层形成都是采用了典型的半导体工艺，工艺容易实现，兼容性好；

2)辅助电镀层在电镀结束后可立即剥离掉，对电镀层后面的工艺没有任何影响；

3)由于采用应力的相互抵消原理实现电镀层图形的不失真，所以电镀层的应力大小对电镀层图形影响可以忽略；

4)该方法适用于各种材料的电镀。

附图说明

图1a-c为本发明电镀层图形的平面示意图；

图2a-2j为本发明减小电镀层图形失真的方法示意图；

具体实施方式

下面结合附图与实施例对本发明作进一步的说明。

本发明提出一种减小电镀层图形失真的方法，通过在电镀层周围采用辅助电镀层和辅助电镀层下采用可以去除的牺牲层。其目的是利用应力相互抵消的原理，改善电镀层图形失真，使图形变形程度大大减小。

本发明是这样实现的，首先图形化牺牲层，形成图案区域和非图案区域；在所述牺牲层上形成种子层，并在其上涂覆一层电镀掩膜层，图形化电镀掩膜层，确定牺牲层、辅助电镀层、电镀层相对位置，使辅助电镀层能够围绕在电镀层周围并在牺牲层上方；电镀时由于辅助电镀层图形边缘与电镀层图形边缘相互靠近，它们之间的电镀掩膜较薄(20微米以内)，在辅助电镀层和电镀层的应力共同挤压下本身变形程度很小，可忽略，同时辅助电镀层和电镀层间的应力方向相反、大小几乎相等，使它们间的电镀掩膜(即电镀层周围的掩膜)也不发生位置偏移，最终实现电镀层图形几乎和电镀前图形化的掩膜图形一致；电镀结束后，由于辅助电镀层下采用牺牲层结构，通过牺牲层结构的释放去掉辅助电镀层。理论上电镀层可以实现图形不变形的最大厚度，只与电镀掩膜可图形化的最大厚度有关。

所述辅助电镀层围绕在电镀层图形的边缘，该边缘可以是电镀层图形的外边缘，也可以是电镀层图形的内边缘。制备图形化的牺牲层时，辅助电镀层位置被考虑，牺牲层的位置由辅助电镀层位置决定，牺牲层在辅助电镀层正下方，略宽于辅助电镀层。同时辅助电镀层与电镀层边缘保持一定的间距，间距太大，容易导致间距内电镀掩膜两侧因挤压产生的形变严重，引起电镀图形失真；间距太小，又会受电镀掩膜的去除以及实际工艺实现能力的限制，例如间距太小电镀掩膜非常薄时，去除的时间会加长，甚至变得困难，另外光刻的精度也限制间距的缩小。所以间距控制要求在工艺能力范围内尽量小，使间距内电镀掩膜两侧因挤压产生的形变可以忽略，保证电镀图形不失真。辅助电镀层的宽度选取也要有所考虑，宽度太大，电镀材料浪费增加，宽度太小会使产生辅助电镀层的光刻和电镀工艺带来困难，所以宽度控制要求在工艺能力范围内尽量小，以使电镀材料的浪费最小。

所述辅助电镀层下采用可以去除的牺牲层，其作用是便于辅助电镀层的去除，且本身去除时不影响电镀层。牺牲层厚度选取也要有所考虑，厚度太大，导致辅助电镀层与电镀层高度差偏大，应力无法完全抵消，电镀图形失真。若厚度太薄，牺牲层的去除将变得困难，所以厚度控制要求以方便自身去除和不引起电镀图形失真为准，其厚度根据实际工艺能力一般控制在3微米以内。牺牲层材料选择以方便去除且与后道工艺兼容为准，可以是光刻胶、聚酰亚胺、二氧化硅、氮化硅等介质；

所述电镀层结构平面尺寸由电镀掩膜图形化尺寸决定，不会发生挤压电镀掩膜形变而使得电镀图形失真；电镀层结构的平面尺寸是通过电镀掩膜图形化得到的，电镀掩膜图形化的精度影响电镀层结构平面尺寸的精度，掩膜图形化方法根据掩膜材料性质，可以采用光刻显影或刻蚀等方法；

所述电镀掩膜材料，可选各种介质，可形成高深宽比结构。电镀掩膜涂覆方法可采用淀积、旋涂、喷涂等方法，厚度由电镀的厚度决定，一般厚度选择稍大于电镀层厚度；

所述电镀掩膜材料可图形化和容易去除，不影响电镀层结构的形成和后续工艺。电镀掩膜材料可选用光刻胶或其它可图形化介质，电镀层形成后可以容易去除。

实施例1

根据电镀图形的不同，增加电镀辅助图形的方法如图1a-c所示。图1a中电镀图形10内部存在一定空间的未填满部分时，为防止内外边缘的外扩变形，图形内外边缘都需增加电镀辅助图形20；图1b中电镀图形10内部不存在未填满部分时，为防止外边缘的外扩变形，只在图形外边缘增加电镀辅助图形20；图1c中电镀图形10内部存在未填满部分，但空留间隙较小时，电镀图形间应力正好可以相互抵消，仅在图形外边缘增加电镀辅助图形20，以防止外边缘的外扩变形。

图2a-i给出了本发明一实施例图1a-1c分别沿A-A’、B-B’、C-C’方向电镀图形的工艺流程。如图1所示，其总体制作可分为十个步骤：图2a，衬底101上淀积或者旋涂一层牺牲层102，该牺牲层可以是光刻胶、二氧化硅、氮化硅等介质，材料选择以方便去除，且不影响工艺为宜，厚度选择以不影响电镀层电镀效果和方便牺牲层去除为宜；图2b，对牺牲层102图形化，牺牲层的宽度选择应根据实际情况以容易去除和能够在其上实现辅助电镀层为宜，同时牺牲层离将要实现的电镀层不易太远(一般选择20微米以内)；图2c，溅射种子层103，厚度选择以在图形化的牺牲层上爬坡不易断裂为宜；图2d，涂覆电镀掩膜104，可采用淀积、旋涂、喷涂等方法，掩膜材料可以是光刻胶或其它可图形化的介质，涂覆厚度应大于将要电镀的电镀层厚度；图2e，图形化电镀掩膜104，同时产生电镀层106图形和辅助电镀层107的图形，确定电镀层和辅助电镀层的位置，要求辅助电镀层在牺牲层102的上方；图2f，衬底101背面涂覆介质层105，作用是消除电镀时背面的影响，涂覆方式可以是淀积、旋涂、喷涂等，材料和材料厚度选择应以不影响电镀，同时方便去除为宜，材料可与104相同；图2g，电镀要求的金属层，其中包括电镀层106和辅助电镀层107；图2h，同时去除电镀掩膜104、105；图2i，去除种子层103，同时保留电镀层106和辅助电镀层107下的种子层；图2j，去除牺牲层102，同时剥离掉辅助图形107，根据实际情况可采用超声或倒置去除方法剥离掉辅助图形107，最终得到比较理想的电镀层106图形。

需要指出的是，图2是流程示意图，结构比例均非实际比例。对于本领域的技术人员来说，本发明的其他实施方式是显而易见的，本发明的范围在所附的权利要求书中做出了限定。

作为本发明的一改进，形成如图1b、1c所示的电镀图形10，则仅需要在电镀图形的一侧形成辅助电镀图形20，优选地，所述电镀图形10与电镀图形10之间以及电镀图形10与辅助电镀图形20之间的间距为20微米以内，以实现通过前者两两之间应力相互抵消的原理，改善电镀层图形失真，使图形变形程度大大减小的效果。

以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换，这些等同变换均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (9)

1.一种减小电镀层图形失真的方法，包括：提供一衬底，其上形成有牺牲层、电镀层；其中，所述牺牲层图案化后包括图案区域和非图案区域，所述电镀层包括形成第一图案和第二图案，所述第一图案形成在所述图案化区域上，所述第二图案形成在所述非图案区域上，且第一图案与第二图案边缘保持一定的间距，去除所述电镀层的第一图案以及所述第一图案对应的所述牺牲层的所述图案化区域。

2.根据权利要求1所述的减小电镀层图形失真的方法，其特征在于：所述牺牲层采用可图案化且容易去除的材料。

3.根据权利要求1或2所述的减小电镀层图形失真的方法，其特征在于：所述第一图案形成在所述第二图案的一侧和/或另一侧。

4.根据权利要求3所述的减小电镀层图形失真的方法，其特征在于：所述第一图案的边缘与所述第二图案的边缘间距在20微米以内。

5.一种减小电镀层图形失真的方法，具体包括以下步骤：

提供一衬底，具有两侧，其一侧上形成有牺牲层；

对所述牺牲层图案化，形成图案区域和非图案区域；

在所述牺牲层上依次形成种子层、涂覆电镀掩膜；

对所述电镀掩膜图案化，提供形成第一图案和第二图案的图形,

且第一图案与第二图案边缘保持一定的间距；

在所述掩膜上形成包括所述第一图案和所述第二图案电镀层；

去除电镀掩膜；

去除种子层，同时保留所述第一图案和所述第二图案下的种子层；

去除牺牲层，同时采用超声和倒置方法剥离所述第一图案。

6.根据权利要求5所述的减小电镀层图形失真的方法，其特征在于：在形成所述电镀层之前，还包括在所述衬底的另一侧上涂覆介质层。

7.根据权利要求5所述的减小电镀层图形失真的方法，其特征在于：所述牺牲层采用可图案化且容易去除的材料。

8.根据权利要求5-7任一项所述的减小电镀层图形失真的方法，其特征在于：所述第一图案形成在所述第二图案的一侧和/或另一侧。

9.根据权利要求8所述的减小电镀层图形失真的方法，其特征在于：所述第一图案的边缘与所述第二图案的边缘间距在20微米以内。