KR20190035443A - 동적 지지 핀들을 갖는 웨이퍼 테이블 - Google Patents

동적 지지 핀들을 갖는 웨이퍼 테이블 Download PDF

Info

Publication number
KR20190035443A
KR20190035443A KR1020170160875A KR20170160875A KR20190035443A KR 20190035443 A KR20190035443 A KR 20190035443A KR 1020170160875 A KR1020170160875 A KR 1020170160875A KR 20170160875 A KR20170160875 A KR 20170160875A KR 20190035443 A KR20190035443 A KR 20190035443A
Authority
KR
South Korea
Prior art keywords
wafer
pins
wafer table
pitch
overlay marks
Prior art date
Application number
KR1020170160875A
Other languages
English (en)
Other versions
KR102101746B1 (ko
Inventor
치-헝 리아오
민-청 우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190035443A publication Critical patent/KR20190035443A/ko
Application granted granted Critical
Publication of KR102101746B1 publication Critical patent/KR102101746B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 제조를 위한 방법은 제1 웨이퍼 테이블 위에 웨이퍼를 실장하는 단계를 포함한다. 제1 웨이퍼 테이블은 웨이퍼를 지지하는 제1 세트의 핀들을 포함하고, 제1 세트의 핀들은 인접한 핀들 사이에 제1 피치를 갖는다. 방법은 웨이퍼 상에 제1 세트의 오버레이 마크들을 형성하는 단계; 및 제2 웨이퍼 테이블 위로 웨이퍼를 이송하는 단계를 더 포함한다. 제2 웨이퍼 테이블은 인접한 핀들 사이에 제2 피치를 갖는 제2 세트의 핀들을 포함한다. 제2 세트의 핀들은 개별적으로 그리고 수직으로 이동가능하고, 제2 피치는 제1 피치보다 더 작다. 방법은, 제2 세트의 핀들의 나머지 부분이 웨이퍼를 지지하고, 나머지 부분이 인접한 핀들 사이에 제1 피치를 갖도록, 제2 세트의 핀들의 일부를 이동시키는 단계를 더 포함한다.

Description

동적 지지 핀들을 갖는 웨이퍼 테이블{WAFER TABLE WITH DYNAMIC SUPPORT PINS}
반도체 집적 회로(IC integrated circuit) 산업은 기하급수적인 성장을 경험하였다. IC 재료들 및 디자인에 있어서의 기술적 진보는 각 세대가 이전 세대보다 더 작고 더 복잡한 회로들을 갖는 IC 세대를 생산해 냈다. IC 진화의 과정에서, 기능적 밀도(즉, 칩 면적 당 상호연결된 디바이스들의 개수)는 일반적으로 증가한 반면, 기하학적 크기(즉, 제조 프로세스를 사용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인))는 감소해왔다. 이러한 스케일링 다운 프로세스는 일반적으로 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이점들을 제공한다. 이러한 스케일링 다운은 또한 IC의 프로세싱 및 제조의 복잡성을 증가시켰다.
예를 들어, 웨이퍼 표면의 비교적 작은 비-평탄도(예를 들어, 딥(dip) 또는 범프(bump))가 층 오정렬 또는 심지어 회로 결함들을 야기할 수 있기 때문에, 이러한 스케일링 다운 프로세스는 웨이퍼 표면의 평탄도에 더 높은 요건들을 부여하였다. 웨이퍼 사이즈가 커질수록(예를 들어, 200mm에서 300mm로), 국소적인 비-평탄도의 문제가 더욱 두드러지게 된다. 현존하는 반도체 제조 장비 및 방법들은 이 문제를 만족스럽게 다루지 않는 것으로 보인다. 따라서, 이 분야에서의 개선이 요구된다.
본 개시물의 양상들은 첨부 도면들과 함께 판독될 때 아래의 상세한 설명으로부터 가장 잘 이해된다. 본 산업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 강조해둔다. 실제로, 다양한 피처들의 치수는 설명의 명료화를 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1a는 본 개시물의 양상들에 따라 구성된, 몇몇 실시예들의 개별적으로 이동가능한 지지 핀들을 갖는 웨이퍼 테이블의 일부분의 상면도를 도시한다.
도 1b는 몇몇 실시예들에 따른, 도 1a의 웨이퍼 테이블의 일부분의 측단면도를 예시한다.
도 2a, 도 2b, 도 2c, 도 2d 및 도 2e는 몇몇 실시예들에 따른 도 1a 내지 도 1b의 웨이퍼 테이블의 개별적으로 이동가능한 지지 핀들의 이동 메커니즘을 예시한다.
도 3은 도 1a 내지 도 1b의 웨이퍼 테이블의 실시예를 포함하는 예시적인 반도체 제조 시스템을 예시한다.
도 4는 도 1a 내지 도 1b의 웨이퍼 테이블의 실시예를 이용하는 본 개시물의 몇몇 양상들에 따른 반도체 제조 프로세스의 흐름도를 도시한다.
도 5a, 도 5b 및 도 5c는 몇몇 실시예들에 따른 도 4의 방법의 몇몇 동작들을 예시한다.
도 6은 도 1a 내지 도 1b의 웨이퍼 테이블의 실시예를 이용하는 본 개시물의 몇몇 양상들에 따른 다른 반도체 제조 프로세스의 흐름도를 도시한다.
도 7a, 도 7b 도 8a 및 도 8b는 몇몇 실시예들에 따른 도 6의 방법의 몇몇 동작들을 예시한다.
도 9는 도 1a 내지 도 1b의 웨이퍼 테이블의 실시예를 이용하는 본 개시물의 몇몇 양상들에 따른 또 다른 반도체 제조 프로세스의 흐름도를 도시한다.
도 10a 및 도 10b는 몇몇 실시예들에 따른 도 9의 방법의 몇몇 동작들을 예시한다.
아래의 개시내용은 제공된 주제의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예시들을 제공한다. 본 개시내용을 간략히 하기 위해 컴포넌트들 및 배열(arrangement)들의 특정 예시들이 아래에 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정하는 것으로 의도된 것은 아니다. 예를 들어, 이후의 상세설명에서 제2 피처 상의 또는 제2 피처 위의 제1 피처의 형성은 제1 피처 및 제2 피처가 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제1 피처 및 제2 피처가 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제1 피처와 제2 피처 사이에서 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시물은 상이한 예들에서 도면 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화를 위한 것이지, 그러한 반복 그 자체가 개시된 다양한 실시예들 및/또는 구성 사이의 관계를 설명하는 것은 아니다.
또한, "밑에", "아래에", "하부에", "위에", "상부에" 등과 같은 공간적으로 상대적인 용어들은 도면들에 예시되는 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하기 위하여 설명의 용이성을 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 배향에 부가하여 사용시 또는 동작시 디바이스의 상이한 배향들을 포함하도록 의도된다. 장치는 다른 방식으로 배향될 수 있거나(90도 또는 다른 배향으로 회전될 수 있음), 본 명세서에서 사용된 공간적으로 상대적인 디스크립터는 그에 따라 유사하게 해석될 수 있다.
본 개시물은 일반적으로 반도체 제조 장비 및 프로세스들에 관한 것으로, 보다 구체적으로는 웨이퍼 테이블들 및 이를 사용하는 방법들에 관한 것이다. 본 개시물의 실시예에서, 웨이퍼 테이블은 개별적으로(서로 독립적으로) 그리고 수직으로(그 위에 지지되는 웨이퍼 표면에 수직하게) 이동가능한 웨이퍼 지지 핀들을 갖도록 설계된다. 이러한 이동가능한 지지 핀들은 웨이퍼보다 큰(또는 약간 큰) 웨이퍼 테이블의 영역에 걸쳐 고르게 분포된다. 웨이퍼는 200mm, 300mm, 450mm 또는 다른 적절한 사이즈의 사이즈를 가질 수 있다; 그리고 웨이퍼 테이블은 하나의 그러한 사이즈에 맞추어질 수 있거나, 또는 이들 사이즈들 중 다수으 사이즈들에 대해 호환가능하게 만들어질 수 있다. 웨이퍼 지지 핀들 각각은 이산적인 스텝(step) 조정 또는 연속적인 높이 조정으로 위 또는 아래로 이동될 수 있다. 예시적인 제조 방법에서, 웨이퍼는 웨이퍼 지지 핀들에 의해 웨이퍼 테이블 상에 지지되고, 웨이퍼 지지 핀들 반대편의 웨이퍼 표면 상의 비평탄도가 검출되고, 웨이퍼 지지 핀들 중 하나 이상은 높이가 조정되어, 비평탄도가 크기가 감소되거나 완전히 사라지게 한다. 웨이퍼 표면의 비평탄도는 웨이퍼의 층들에서의 입자 흡착 또는 불균일한 재료 분포에 의해 야기될 수 있다. 원칙적으로, 웨이퍼는 완전히 단단하지는 않지만, 특정 유연성을 갖는다. 다양한 높이의 핀들로 웨이퍼를 지지함으로써, 반대측의 웨이퍼 표면은 표면 비평탄도를 상쇄시키도록(counteract) 조정될 수 있다. 많은 다른 반도체 제조 프로세스들은 본 개시물에 따른 혁신적인 웨이퍼 테이블로부터 이익을 얻을 수 있다. 웨이퍼 테이블의 실시예들 뿐만 아니라, 그것을 사용하는 프로세스들은 이하에서 추가로 논의된다.
도 1a는 본 개시물의 양상들에 따라 구성된, 웨이퍼 테이블(10)의 상면도(도면의 좌측 상의)를 예시한다. 도 1a는 또한 웨이퍼 테이블(10)의 부분들의 확대도(도면의 우측 상의)를 예시한다. 도 1b는 실시예에 따른 웨이퍼 테이블(10)의 일부분의 단면도를 예시한다. 집합적으로 도 1a 및 도 1b를 참조하면, 웨이퍼 테이블(10)은 결정 또는 다결정 실리콘 탄화물, 세라믹 실리콘 탄화물, 또는 비-산화물 세라믹 실리콘 탄화물(SiSiC 또는 SSiC)을 포함하는 실리콘 탄화물(SiC)과 같은, 강성 재료로 만들어질 수 있는 플레이트(11)를 포함한다. 플레이트(11)의 상부 표면(12)은 웨이퍼 테이블(10)에 의해 지지될 웨이퍼의 사이즈보다 더 큰 원형 영역(즉, 도 1a의 좌측의 원형 영역 또는 그 일부분)을 포함한다. 예를 들어, 웨이퍼의 사이즈는 직경이 200mm, 300mm 또는 450mm이거나, 또는 다른 적절한 웨이퍼 사이즈일 수 있다; 그리고 원형 영역은 약간 더 큰 직경을 갖는다.
웨이퍼 테이블(10)은 원형 영역의 전체 영역에 걸쳐 그리고 플레이트(11)를 통해 고르게 분포된 홀들(14)의 어레이를 포함한다. 각각의 홀(14) 내부에는, (도 1a의 페이퍼 안팎으로 또는 도 1b의 수직 방향(Z)을 따라) 위로 또는 아래로 이동될 수 있는 핀(또는 지지 핀 또는 웨이퍼 지지 핀)(16)이 있다. 핀들(16)은 원형 영역의 전체 영역에 걸쳐 고르게 분포되는 어레이를 구성한다. 각각의 핀(16)은 결정 또는 다결정 실리콘 탄화물, 세라믹 실리콘 탄화물, 또는 비-산화물 세라믹 실리콘 탄화물(SiSiC 또는 SSiC)을 포함하는 실리콘 탄화물(SiC)과 같은, 강성 재료로 만들어진다. 실시예에서, 플레이트(11) 및 핀들(16)은 동일한 재료로 만들어진다. 대안적인 실시예에서, 플레이트(11) 및 핀들(16)은 상이한 재료들로 만들어질 수 있다. 본 실시예에서, 핀들(16)은 다양한 실시예들에서 1 미크론 미만 내지 수 밀리미터의 범위일 수 있는 직경(D)과 동일한 사이즈이다. 핀들(16)은 D보다 약간 큰 것 내지 D의 몇 배에 이르는 범위일 수 있는 피치(P)를 가지고 이격되어 있다.
여전히 도 1a를 참조하면, 웨이퍼 테이블(10)은 플레이트(11)를 관통하는 복수의 흡입 홀(suction hole)들(15)을 더 포함한다. 본 실시예에서, 흡입 홀들(15)의 수는 핀들(16)의 수보다 훨씬 적다. 흡입 홀들(15)은 웨이퍼 테이블(10)의 선택된 위치들에 그리고 홀들(14) 사이에 배치된다. 또한, 흡입 홀들(15)은 본 실시예에서 홀들(14)보다 사이즈가 더 작다. 흡입 홀들(15)은 핀들(16)에 의해 지지되는 웨이퍼에 하향 흡입력(downward suction force)을 생성하는 진공 흡입 시스템에 의해 사용된다. 진공 시스템 및 핀들(16)은 집합적으로 웨이퍼를 제 위치에 안정적으로 유지시킨다.
도 1b를 참조하면, 웨이퍼 테이블(10)은 플레이트(11) 아래에 다른 플레이트(13)를 더 포함한다. 플레이트들(11 및 13)은 몇몇 실시예들에서 연결되거나 또는 심지어 하나의 구조물로 만들어질 수 있다. 대안적으로, 플레이트들(11 및 13)은 별도의 플레이트들이다. 플레이트(13)는 각각의 핀(16) 아래에 메커니즘(18)을 포함한다. 메커니즘(18) 및 각각의 핀(16)은 연결 장치(linkage)(20)에 의해 링크된다. 몇몇 실시예들에서, 메커니즘(18)은 연결 장치(20) 없이 각각의 핀(16)에 직접 결합된다. 메커니즘(18)은 핀(16)에 직접 또는 연결 장치(20)를 통해 연속적으로 전달되는 수직 이동을 생성하도록 동작가능하다. 일 실시예에서, 메커니즘(18)은 그 수직 이동을 생성할 수 있는 MEMS(Micro Electro Mechanical System) 구조물을 포함한다. 예를 들어, MEMS 구조물은 MEMS 전기 액추에이터, MEMS 자기 액츄에이터, MEMS 열 액추에이터, 또는 다른 타입의 MEMS 구조물일 수 있다. 웨이퍼 테이블(10)은 다양한 제어 메커니즘(18)을 제어하여 입력 제어 파일에 기반하여 핀들(16)을 상승시키거나 하강시키는 제어기(미도시)를 포함할 수 있다.
도 2a 내지 도 2e는 인가된 전압 또는 전류에 기반하여 그 체적을 변화시키는 MEMS 구조물(18)에 의해 구동되는 개별적으로 이동가능한 핀들(16) 중 하나의 이동 메커니즘을 예시한다. 도 2a는 핀(16)의 높이를 조정하기 위한 방법(30)의 흐름도를 예시한다. 방법(30)은 MEMS 구조물(18) 및 핀(16)에서 이동을 생성하는 전압 또는 전류를 MEMS 구조물(18)에 인가하기 위한 동작(32)을 포함한다. 방법(30)은 또한 핀(16)에 의해 지지되는 웨이퍼 표면의 평탄도(또는 비-평탄도)를 검출하기 위한 동작(34)을 포함한다. 방법(30)은 동작(34)에서 동작(32)으로의 피드백 루프를 더 포함한다. 도 2b 내지 도 2e는 MEMS 구조물(18)의 체적 변화의 결과로서 핀(16)의 이동을 예시한다. 방법(30)은 도 2b 내지 도 2e와 관련하여 이하에서 추가로 논의된다.
동작(32)에서, 그 체적이 도 2b의 상태로부터 도 2c의 상태로 증가되게 하기 위해, 전압 또는 전류가 (예를 들어, 도시되지 않은 제어기에 의해) MEMS 구조물(18)에 인가된다. 이것은 핀(16)이 수직으로 위로 이동하게 한다. 동작(34)에서, 웨이퍼 테이블(10)에 의해 지지되는 웨이퍼 표면의 평탄도가 (예를 들어, 광학 센서들 또는 레벨링 센서들에 의해) 검출된다. 그 후, MEMS 구조물(18)에 인가된 전압 또는 전류를 조정하기(증가 또는 감소시키기) 위해 표면 비-평탄도가 동작(32)으로 피드백된다. 전압 또는 전류의 조정은 MEMS 구조물(18)의 체적이 (도 2d에 예시된 바와 같이) 증가하거나 또는 (도 2e에 예시된 바와 같이) 감소되게 한다. 실시예에서, MEMS 구조물(18)에 대한 전압 또는 전류의 증가는 그 체적을 증가시키고, MEMS 구조물(18)에 대한 전압 또는 전류의 감소는 그 체적을 감소시킨다. 대안적인 실시예에서, MEMS 구조물(18)에 대한 전압 또는 전류의 증가는 그 체적을 감소시키고, MEMS 구조물(18)에 대한 전압 또는 전류의 감소는 그 체적을 증가시킨다. 각각의 실시예는 핀들(16)에서 수직 이동을 생성하기 위해 웨이퍼 테이블(10)에 의해 이용될 수 있다.
도 3은 실시예에 따라, 개별적으로 그리고 수직으로 이동가능한 지지 핀들(16)을 갖는 웨이퍼 테이블(10)을 이용하는 웨이퍼 제조를 위한 시스템(40)을 예시한다. 도 3을 참조하면, 시스템(40)은 프로세스 챔버(50), 프로세스 챔버(50) 내부에 핀들(16)을 갖는 웨이퍼 테이블(10), 웨이퍼 테이블(10)에 결합된 운동 메커니즘(60), 및 하나 이상의 광학 센서(62)를 포함한다. 도 3은 프로세스 챔버(50) 내부의 핀들(16)에 의해 지지되는 웨이퍼(70)를 또한 도시한다. 웨이퍼(70)는 제1 표면(72) 및 제2 표면(74)을 가지며, 제2 표면(74)은 핀들(16)에 의해 접촉된다. 시스템(40)은 웨이퍼 테이블(10) 상의 흡입 홀들(15)을 통해 표면(74) 상에 하향 흡입력을 생성하는 진공 흡입 시스템(미도시)을 더 포함할 수 있다(도 1a 참조). 핀들(16)에 의한 하향 흡입력 및 상향 지지력은 집합적으로 웨이퍼(70)를 제 위치에 유지한다.
프로세스 챔버(50)는 포토레지스트 코팅, 포토레지스트 노광, 재료 성막, 재료 에칭, 에피택시, 및 다른 적절한 동작들과 같은, 웨이퍼(70)에 대한 하나 이상의 포토리소그래피 동작들을 수행하기 위해 사용될 수 있다. 운동 메커니즘(60)은 회전, 측방(또는 수평) 이동, 및/또는 수직 이동과 같은 다양한 운동 모드들로 웨이퍼 테이블(10) 및 그 위에 고정된 웨이퍼(70)를 구동시키도록 동작가능하다. 광학 센서들(62)은 전통적인 포토리소그래피 스캐너들에 의해 채용된 레벨링 센서들일 수 있다. 본 실시예에서, 광학 센서들(62)은 웨이퍼 표면(72)의 평탄도(또는 비-평탄도)를 검출하도록 동작가능하다. 시스템(40)은 제어기(80)를 더 포함한다. 실시예에서, 제어기(80)는 광학 센서들(62)과 통신하여, 웨이퍼 표면(72)의 평탄도에 관한 데이터를 얻도록 동작가능하다. 제어기(80)는 또한 각각의 개별 핀(16)의 높이를 조정하기 위해 웨이퍼 테이블(10)과 통신하도록 동작가능하다. 실시예에서, 시스템(40)은 도 2a의 방법(30)을 구현할 수 있으며, 여기서 도 2a의 피드백 루프는 제어기(80)에 의해 구현될 수 있다. 실시예에서, 제어기(80)는 소프트웨어가 실행되는 컴퓨터로서 구현될 수 있다. 예를 들어, 제어기(80)는 하나 이상의 버스에 의해 상호연결된 마이크로프로세서, 입력 디바이스, 메모리 디바이스, 및 통신 디바이스를 포함할 수 있다; 그리고 광 센서들(62)로부터의 데이터에 액세스하기 위한, 그리고 웨이퍼 테이블(10)에 코맨드들을 발행하거나 웨이퍼 테이블(10)상의 핀들(16)을 직접 제어하기 위한 소프트웨어 명령어들을 실행할 수 있다.
도 4는 본 개시물의 양상들에 따른, 하나 이상의 웨이퍼들을 제조하기 위한 방법(100)의 흐름도를 예시한다. 방법(100)은 웨이퍼 수율을 향상시키기 위해 웨이퍼 테이블(10)의 능력을 이용한다. 간략한 개요에서, 방법(100)은 제1 핀 피치를 갖는 제1 웨이퍼 테이블에 웨이퍼를 실장하기 위한 동작(102), 웨이퍼 상에 제1 세트의 오버레이 마크들을 형성하기 위한 동작(104), 웨이퍼를 동적 지지 핀들을 갖는 제2 웨이퍼 테이블 위로 이송하기 위한 동작(106), 제1 핀 피치를 매칭시키기 위해 제2 웨이퍼 테이블 상의 동적 지지 핀들을 이동시키기 위한 동작(108), 및 웨이퍼 상에 제2 세트의 오버레이 마크들을 형성하기 위한 동작(110)을 포함한다. 방법(100)은 단지 예이고, 청구항들에 명시적으로 기재된 것 이상으로 본 개시내용을 한정하려는 의도는 아니다. 추가 동작들은 방법(100) 이전에, 그 동안에, 그리고 그 후에 제공될 수 있으며, 설명된 몇몇 동작들은 방법의 추가 실시예들을 위해 교체, 제거, 또는 이동될 수 있다. 방법(100)은 도 5a 내지 도 5c와 관련하여 이하에서 추가로 논의된다.
동작(102)에서, 방법(100)(도 4)은 도 5a에 예시된 바와 같이 웨이퍼 테이블(10')에 웨이퍼(70)를 실장한다. 웨이퍼 테이블(10')은 프로세스 챔버(미도시)에 하우징될 수 있다. 웨이퍼 테이블(10')은 핀 피치(X)를 갖는 복수의 웨이퍼 지지 핀들(17)을 포함한다. 실시예에서, 웨이퍼 지지 핀들(17)은 웨이퍼 테이블(10') 상에 고정(또는 고정식으로 설치)된다. 다시 말해, 웨이퍼 지지 핀들(17)은 이동가능하지 않다. 대안적 실시예에서, 웨이퍼 지지 핀들(17)은 웨이퍼 테이블(10)상의 웨이퍼 지지 핀들(16)과 유사하게 웨이퍼 테이블(10') 상에서 수직으로 이동가능하다. 웨이퍼(70)는 200mm, 300mm, 450mm, 또는 다른 적절한 사이즈의 직경을 가질 수 있다. 웨이퍼(70)는 재료 또는 조성의 하나 이상의 층을 포함한다. 몇몇 실시예들에서, 웨이퍼(70)는 실리콘 또는 게르마늄과 같은 일원소 반도체; 실리콘 게르마늄, 실리콘 탄화물, 갈륨 비소, 인듐 비화물, 갈륨 질화물, 및 인듐 인화물과 같은 화합물 반도체; 또는 실리콘 게르마늄 탄화물, 갈륨 비소 인화물, 및 갈륨 인듐 인화물과 같은 합금 반도체를 포함한다. 웨이퍼(70)는 또한 소다-라임 유리, 용융 실리카, 용융 석영, 칼슘 불화물(CaF2), 금속 층들 및/또는 다른 적절한 재료들을 포함하는 비-반도체 재료들을 포함할 수 있다. 웨이퍼(70)는 실리콘 온 인슐레이터(SOI, silicon on insulator) 기판을 포함하고, 성능 향상을 위해 변형되고(strained) 그리고/또는 응력을 받을(stressed) 수 있고, 에피택셜 영역들을 포함하고, 격리 영역들을 포함하고, 도핑된 영역들을 포함하고, 그리고/또는 다른 적절한 피처들 및 층들을 포함할 수 있다.
웨이퍼(70)는 제1 표면(72) 및 제2 표면(74)을 가지며, 핀들(17)은 제2 표면(74)에 접촉한다. 웨이퍼(70)는 완전히 강성이 아니며, 특정 플렉서빌리티를 갖는다. 도 5a에 예시된 바와 같이, 일단 핀들(17)에 의해 지지되면, 웨이퍼 표면(72)은 핀들(17)이 올라가고 진공 흡입력이 아래로 당겨짐으로써, 약간의 범프들 및 딥들(또는 융기(ridge)들 및 골(valley)들)을 나타낸다. 특히, 범프들은 핀들(17) 바로 위에 있고, 딥들은 핀들(17) 사이의 공간 위에 있다.
동작(104)에서, 방법(100)(도 4)은 웨이퍼(70) 내의 하나 이상의 재료 층에 오버레이 마크들(76)의 세트를 형성한다. 이는 레지스트 코팅, 레지스트 노광, 레지스트 현상, 재료 성막, 에칭, 및 평탄화와 같은 다양한 리소그래피 프로세스들을 포함할 수 있다. 오버레이 마크들(76)은 웨이퍼(70)상의 2개의 층들 사이의 오버레이 편차들을 측정하는데 사용된다. 오버레이 마크들(76)은 웨이퍼(70)의 셀 영역 또는 스크라이브(scribe) 라인 영역에 배치될 수 있다. 오버레이 마크들(76)은 반사 기반 또는 회절 기반일 수 있으며, 박스-인-박스(box-in-box), 프레임-인-프레임(frame-in-frame), 크로스-인-박스(cross-in-box), 박스-인-바(box-in-bar), 바-인-바(bar-in-bar), 및 회절 격자들과 같은 임의의 적절한 사이즈, 형태, 및 구성을 가질 수 있다. 본 실시예에서, 오버레이 마크들(76) 각각은 핀(17) 위에 직접 형성되고, 그 기하학적 중심선은 도 5a에 예시된 바와 같이 각각의 핀(17)의 기하학적 중심선과 정렬된다. 간략화를 위해, 도 5a는 오버레이 마크(76)와 동일한 층에 다른 피처들(예를 들어, 도핑된 영역들, 게이트들, 콘택들, 인터커넥트들, 아이솔레이션(isolation) 등)을 나타내지 않고 오버레이 마크들(76)을 예시한다는 것에 유념한다. 오버레이 마크들(76)을 핀들(17) 바로 위에 위치설정하는 것은, 과도한 오버레이 에러들로 인한 웨이퍼 스크랩(scrap)들의 수를 감소시키고 층들 간의 오정렬을 감소시키는데 중요할 수 있다.
동작(106)에서, 방법(100)(도 4)은 도 5b에 예시된 바와 같이, 웨이퍼 테이블(10)의 실시예인 동적 지지 핀들을 갖는 제2 웨이퍼 테이블 위로 웨이퍼(70)를 이송한다. 제2 웨이퍼 테이블(이하에서, 웨이퍼 테이블(10))은 웨이퍼 테이블(10')과 상이한 프로세스 챔버에 하우징될 수 있다는 것을 유념한다. 2개의 프로세스 챔버들은 웨이퍼(70) 위에 상이한 층들을 성막하는데 사용될 수 있다. 웨이퍼 테이블(10)의 동적 지지 핀들(16)은 핀 피치(X)보다 작은 제2 핀 피치(Y)를 갖는다. 웨이퍼 테이블들(10' 및 10)은 상이한 핀 피치들을 갖기 때문에, 웨이퍼 표면(72)은 웨이퍼 테이블(10 ')에 의한 것보다 웨이퍼 테이블(10)에 의해 지지될 때 상이한 융기들 및 골들을 나타낸다. 특히, 핀들(17)과 정렬되도록 형성된 오버레이 마크들(76)은 핀들(16)과 정렬되지 않을 수 있다. 핀들(16)이 동적으로 이동가능하지 않은 경우, 오버레이 마크들(76)과 핀들(16) 간의 그러한 오정렬은 후속 오버레이 마크들이 오버레이 마크들(76)로부터 오프셋되게 할 것이다. 또한, 오버레이 마크들(76)과 핀들(16) 간의 오정렬은 오버레이 마크들(76)이 경사지게 하여, 후속 오버레이 마크들이 오버레이 마크들(76)과 정렬되는 것을 어렵게 한다. 그러나, 본 개시물에 따른 동적으로 이동가능한 핀들(16)은 하기에서 논의되는 바와 같이 상기 문제점을 해결한다.
동작(108)에서, 방법(100)(도 4)은 개별적으로 이동가능한 핀들(16)을 이동시켜, 도 5c에 예시된 바와 같이 웨이퍼 테이블(10) 상의 핀 피치가 핀 피치(X)와 실질적으로 매칭되도록 한다. 도 5c를 참조하면, 방법(100)은 웨이퍼(70)를 지지하는 핀들(16)의 나머지 부분이 인접한 핀들 사이의 핀 피치(X)를 갖도록, 핀들(16)의 서브세트를 낮춘다. 실시예에서, 방법(100)은 웨이퍼 테이블들(10' 및 10)의 핀 맵들을 사용하여 어느 핀들(16)이 낮춰져야 하는지를 결정한다. 다른 실시예에서, 방법(100)은 하나 이상의 오버레이 마크(76)를 모니터링하면서 핀들(16)을 조정하여, 하나 이상의 오버레이 마크(76)의 형상 및 배향이 미리 결정된 형상 및 배향과 매칭되도록 한다. 실시예에서, 방법(100)은 제어기(80)(도 3)와 같은 외부 제어기 또는 웨이퍼 테이블(10)에 빌트인된 제어기를 사용하여 동적 지지 핀들(16)을 이동시킨다.
동작(110)에서, 방법(100)(도 4)은 웨이퍼(70) 내의 하나 이상의 재료 층에 제2 세트의 오버레이 마크들(78)을 형성한다. 이는 레지스트 코팅, 레지스트 노광, 레지스트 현상, 재료 성막, 에칭, 및 평탄화와 같은 다양한 리소그래피 프로세스들을 포함할 수 있다. 오버레이 마크들(78)은 오버레이 마크들(76) 바로 위에 배치된다. 본 실시예에서, 오버레이 마크들(76 및 78)은 핀들(16)과 수직으로 정렬되어, 유리하게 오버레이 에러들을 감소시키고 웨이퍼 수율을 증가시킨다. 상기 설명으로부터 알 수 있는 바와 같이, 웨이퍼 테이블(10)의 하나의 이점은 웨이퍼가 웨이퍼 테이블(10) 위로 이송될 때 오버레이 에러들을 감소시키기 위해 다른 웨이퍼 테이블들과 함께 작동하도록 적응될 수 있다는 것이다.
도 6은 웨이퍼 수율을 증가시키기 위한 웨이퍼 테이블(10)의 다른 애플리케이션을 예시하는, 본 개시물의 양상들에 따른 하나 이상의 웨이퍼를 제조하기 위한 방법(200)의 흐름도를 예시한다. 간략한 개요에서, 방법(200)은 동적 지지 핀들을 갖는 웨이퍼 테이블로 웨이퍼를 지지하기 위한 동작(202), 웨이퍼 상의 평평하지 않은 영역들(또는 비-평탄도(non-flatness))을 검출하기 위한 동작(204), 비-평탄도를 제거 또는 감소시키기 위해 웨이퍼 테이블 상의 동적 지지 핀들을 이동시키기 위한 동작(206), 및 웨이퍼 상에 층을 형성하기 위한 동작(208)을 포함한다. 방법(200)은 단지 예이고, 청구항들에 명시적으로 기재된 것 이상으로 본 개시내용을 한정하려는 의도는 아니다. 추가 동작들은 방법(200) 이전에, 그 동안에, 그리고 그 후에 제공될 수 있으며, 설명된 몇몇 동작들은 방법의 추가 실시예들을 위해 교체, 제거, 또는 이동될 수 있다. 방법(200)은 도 7a 내지 도 7b 및 도 8a 내지 도 8b와 관련하여 이하에서 추가로 설명된다.
동작(202)에서, 방법(200)(도 6)은 도 7a 및 도 8a에 예시된 바와 같이, 개별적으로 그리고 수직으로 이동가능한 핀들(16)을 갖는 웨이퍼 테이블(10)로 웨이퍼(70)를 지지한다. 웨이퍼 테이블(10) 및 웨이퍼(70)는 프로세스 챔버(50)(도 3)와 같은 프로세스 챔버에 하우징될 수 있다. 웨이퍼(70)는 상부면(72) 및 하부면(74)을 갖는다. 핀들(16)은 하부면(74)과 접촉한다. 본 실시예에서, 일단 웨이퍼 테이블(10)에 의해 지지되면, 상부면(72)은 웨이퍼(70)의 일부 영역들(73)(평평하지 않은 영역들(73))에서 특정 비-평탄도를 나타낸다. 실시예에서, 비-평탄도는 도 7a에 예시된 바와 같이, 하부면(74) 위에 또는 웨이퍼 테이블(10) 위에 흡착된 이물질 입자(foreign particle)들 또는 화학 잔류물들과 같은 오염에 의해 야기될 수 있다. 다른 실시예에서, 비-평탄도는 도 8a에 예시된 바와 같이, 웨이퍼(70)의 다양한 층에서 불균일한 두께에 의해 야기될 수 있다. 예를 들어, 웨이퍼(70) 위에 재료(들)를 성막할 때, 재료 분포는 이상적으로 균일하지 않을 수 있으며, 상부면(72)에 범프(bump)들 및/또는 딥(dip)들을 야기할 수 있다. 적절히 처리되지 않은 경우, 비-평탄도는 후속 층들이 오정렬되거나 후속 피처들이 기울어지게 하여, 제조 결함들을 야기할 수 있다. 도 7a 및 도 8a에 예시된 바와 같이, 비-평탄도는 오버레이 마크(76)가 기울어지거나 비스듬해지게 하여, 후속 층들이 현재 층과 정렬되는 것을 어렵게 한다.
동작(204)에서, 방법(200)(도 6)은 상부면(72) 상의 평평하지 않은 영역(73)을 검출한다. 이것은 광학 센서들(62)(도 3)과 같은 광학 센서들 또는 레벨링(leveling) 센서들에 의해 수행될 수 있다. 실시예에서, 방법(200)은 전체 표면(72)을 스캔하고, 표면(72) 상의 범프들 및 딥들의 좌표들, 풋프린트 사이즈들, 및 크기들을 추적할 수 있다. 검출된 비-평탄도는 텍스트 파일 또는 이미지 파일과 같은 적합한 파일 포맷으로 제어기(80)(도 3)와 같은 제어기 또는 컴퓨터로 전달될 수 있다.
동작(206)에서, 방법(200)(도 6)은 표면(72)의 비-평탄도가 크기가 감소되거나 완전히 사라질 수 있도록, 검출된 비-평탄도에 기반하여 핀들(16)을 이동시킨다. 예를 들어, 비-평탄도가 표면(72)에서의 범프인 경우, 방법(200)은 범프 아래의 하나 이상의 핀(16)의 높이를 감소시켜, 도 7b 및 도 8b에 예시된 바와 같이 범프가 표면(72)에서 사라지게 할 수 있다. 다른 예로서, 비-평탄도가 표면(72)의 딥인 경우, 방법(200)은 딥 아래의 하나 이상의 핀들(16)의 높이를 증가시킬 수 있다. 실시예에서, 방법(200)은 반복 방식으로 동작들(204 및 206)을 수행할 수 있다. 예를 들어, 동작(206)이 이전에 측정된 표면 비-평탄도에 기반하여 핀 이동의 라운드(round)를 완료한 후에, 방법(200)은 동작(204)으로 되돌아가서 표면(72) 상에 다른 비-평탄도 측정 또는 검출을 수행할 수 있다. 그 후, 새롭게 측정된 비-평탄도는 동작(206)에서 핀들(16)을 추가로 조정하는데 사용된다. 몇몇 실시예들에서, 방법(200)은 표면(72)의 비-평탄도가 문턱치보다 작아질 때까지 다수의 반복 동안 동작들(204 및 206)을 반복할 수 있다.
동작(208)에서, 방법(200)(도 6)은 웨이퍼(70) 상에, 특히 표면(72) 상에 층을 형성한다. 예를 들어, 동작(208)은 프로세스 챔버(50)(도 3) 내부에서 수행될 수 있다. 표면(72)이 동작들(204 및 206)에 의해 평탄화되었기 때문에, 이 층이 이전 층과 정렬되는 것(즉, 두 층들의 오버레이 마크들이 정렬 되는 것)이 더 쉬워지며, 이는 유리하게 웨이퍼(70)의 수율을 향상시킨다. 방법(200)은 웨이퍼(70) 위에 다수의 층들을 형성하기 위해 동작들(204, 206 및 208)을 반복할 수 있다.
도 9는 본 발명에 따라 동적으로 조정가능한 핀들을 갖는 혁신적인 웨이퍼 테이블을 이용하는 다른 방법(300)의 흐름도를 예시한다. 웨이퍼 상의 비-평탄도를 측정하고, 측정된 비-평탄도를 상쇄시키도록 핀을 조정하는 방법(200)과 달리, 방법(300)은 웨이퍼 위에 형성 될 층의 피처들에 기반하여 핀들을 우선적으로 이동시킨다. 다시 말해, 방법(300)은 웨이퍼 위에 형성될 다음 층에 대응하는 핀 이동 방식을 생성하고, 그에 따라 핀들을 이동시킨다. 몇몇 실시예들에서, 방법들(200 및 300)은 웨이퍼 수율을 향상시키기 위한 동일한 시스템에 의해 공동으로 구현될 수 있다. 방법(300)은 하기에 추가로 논의될 동작들(302, 304, 306, 308, 310, 312 및 314)을 포함한다. 방법(300)은 단지 예이고, 청구항들에 명시적으로 기재된 것 이상으로 본 개시내용을 한정하려는 의도는 아니다. 추가 동작들은 방법(300) 이전에, 그 동안에, 그리고 그 후에 제공될 수 있으며, 설명된 몇몇 동작들은 방법의 추가 실시예들을 위해 교체, 제거, 또는 이동될 수 있다.
동작(302)에서, 방법(300)(도 9)은 동적으로 조정가능한 핀들(16)을 갖는 웨이퍼 테이블(10)과 같은, 동적 지지 핀들을 갖는 웨이퍼 테이블을 제공한다. 웨이퍼 테이블(10)은 프로세스 챔버(50)(도 3)와 같은 프로세스 챔버에 하우징될 수 있다. 동작(304)에서, 방법(300)은 웨이퍼 상에 형성될 층의 데이터에 액세스한다. 이것은 제어기(80)(도 3)와 같은 제어기 또는 컴퓨터에 의해 구현될 수 있다.
동작(306)에서, 방법(300)은 동일한 층 내의 다른 피처들보다 웨이퍼 테이블에 의한 비교적 강한 지지로부터 이익을 얻는 층의 피처들을 식별한다. 예를 들어, 식별된 피처들은 동일한 층의 다른 피처들보다 오버레이 에러들의 더 낮은 공차를 가질 수 있다. 예를 들어, 식별된 피처들은 아래로부터 직접 강하게 지지되지 않는 경우 붕괴되거나 기울어지는 경향이 있을 수 있는, 수직 금속 피처들(예를 들어, 도 10a 및 도 10b의 금속 피처(92))을 포함할 수 있다. 다른 예로서, 식별된 피처들은 오버레이 마크들(예를 들어, 도 10a 및 도 10b의 오버레이 마크들(76))을 포함할 수 있다. 상기 논의된 바와 같이, 오버레이 마크들 간의 오정렬(오버레이 에러들)은 웨이퍼 수율을 감소시킬 수 있다. 또 다른 예로서, 식별된 피처들은 비교적 무거운 회로 피처들(예를 들어, 도 10a의 회로 피처(94) 및 도 10b의 회로 피처들(96 및 98))을 포함할 수 있다. 실시예에서, 동작(306)은 제어기(80)(도 3)와 같은 제어기 또는 컴퓨터에 의해 구현될 수 있다.
동작(308)에서, 방법(300)(도 9)은 웨이퍼 테이블(10) 상에 핀들(16)을 이동시키는 방식("핀 이동 방식")을 결정한다. 실시예에서, 핀 이동 방식은 식별된 피처들의 좌표들, 핀들(16)의 사이즈, 웨이퍼 테이블(10) 상의 핀 피치 및/또는 다른 정보에 기반하여 생성된다. 핀 이동 방식은 어느 핀들(16)이 상승되어야하는지, 어느 핀들(16)이 낮춰져야하는지를 기록한다. 실시예에서, 동작(308)은 제어기(80)(도 3)와 같은 제어기 또는 컴퓨터에 의해 구현될 수 있다.
동작(310)에서, 방법(300)(도 9)은 핀 이동 방식에 기반하여 핀들(16)을 이동시킨다. 이는 제어기(80)(도 3) 또는 웨이퍼 테이블(10)에 빌트인된 제어기(미도시)와 같은 제어기 또는 컴퓨터에 의해 구현될 수 있다.
동작(312)에서, 방법(300)(도 9)은 도 10a 및 도 10b에 예시된 바와 같이 웨이퍼 테이블(10) 위에 웨이퍼(웨이퍼(70))를 실장하고, 동작(310)에 의해 핀들(16)의 서브세트는 상승되고, 핀들(16)의 다른 서브세트는 낮춰질 수 있다.
동작(314)에서, 방법(300)(도 9)은 도 10a 및 도 10b에 예시된 바와 같이, 웨이퍼(70) 상에 층을 형성하고, 동작(306)에서 식별된 피처들은 핀들의 상승된 서브세트 바로 위에 형성된다. 이들 피처들이 핀들(16)에 의해 직접 지지되기 때문에, 웨이퍼(70)는 피처들을 형성하는 다양한 프로세스들 동안 웨이퍼 테이블(10)에 의한 안정된 지지를 얻는다.
제한하려는 의도는 아니지만, 본 개시물의 하나 이상의 실시예는 웨이퍼 제조에 많은 이점들을 제공한다. 실시예에서, 웨이퍼 테이블은 웨이퍼 테이블에 의해 지지되는 웨이퍼와 동일하거나 더 큰 전체 영역에 걸쳐 균일하게 분포되는, 개별적으로 그리고 수직으로 이동가능한 핀들을 갖도록 설계된다. 이동가능한 핀들은 상이한 웨이퍼 테이블의 지지 핀 피치와 매칭되도록, 웨이퍼의 표면 비-평탄도를 상쇄하도록, 그리고 오버레이 마크들을 포함하는 웨이퍼의 특정 피처들을 선택적으로 지지하도록 동적으로 조정될 수 있다. 본 개시물의 웨이퍼 테이블을 사용하여, 반도체 제조자는 웨이퍼의 평평한 표면을 보장할 수 있어, 웨이퍼 상에 순차적으로 형성된 층들 간의 오정렬을 감소시킬 수 있다.
하나의 예시적 양상에서, 본 개시물은 반도체 제조를 위한 방법에 관한 것이다. 방법은 제1 웨이퍼 테이블 위에 웨이퍼를 실장하는 단계를 포함하고, 제1 웨이퍼 테이블은 웨이퍼를 지지하는 제1 세트의 핀들을 포함하며, 제1 세트의 핀들은 인접한 핀들 사이에 제1 피치를 갖는다. 방법은 웨이퍼 상에 제1 세트의 오버레이 마크들을 형성하는 단계; 및 제2 웨이퍼 테이블 위로 웨이퍼를 이송하는 단계를 더 포함한다. 제2 웨이퍼 테이블은 인접한 핀들 사이에 제2 피치를 갖는 제2 세트의 핀들을 포함한다. 제2 세트의 핀들은 개별적으로 그리고 수직으로 이동가능하다. 제2 피치는 제1 피치보다 더 작다. 방법은, 제2 세트의 핀들의 나머지 부분이 웨이퍼를 지지하고, 나머지 부분이 인접한 핀들 사이에 제1 피치를 갖도록, 제2 세트의 핀들의 일부를 이동시키는 단계를 더 포함한다.
방법의 실시예에서, 제1 세트의 오버레이 마크들 각각은 제1 세트의 핀들 중 하나의 핀 위에 직접 형성된다. 다른 실시예에서, 제1 세트의 오버레이 마크들 각각은 제2 세트의 핀들의 나머지 부분 중 하나의 핀 바로 위에 있다.
실시예에서, 방법은 웨이퍼 상에 제2 세트의 오버레이 마크들을 형성하는 단계를 더 포함하며, 제2 세트의 오버레이 마크들 각각은 제1 세트의 오버레이 마크들 각각 바로 위에 있다. 방법의 다른 실시예에서, 제1 세트의 핀들 각각은 제1 웨이퍼 테이블 상에 고정식으로 설치된다. 방법의 또 다른 실시예에서, 제1 세트의 핀들의 일부는 제1 웨이퍼 테이블 상에서 이동가능하다.
다른 예시적 양상에서, 본 개시물은 반도체 제조를 위한 방법에 관한 것이다. 방법은 웨이퍼 테이블로 웨이퍼를 지지하는 단계를 포함하며, 웨이퍼 테이블은 개별적으로 그리고 수직으로 이동가능한 핀들의 세트를 포함하고, 핀들의 세트는 웨이퍼의 제1 측과 접촉한다. 방법은, 제1 측 반대편의 웨이퍼의 제2 측 상에 평평하지 않은 영역을 검출하는 단계; 및 평평하지 않은 영역이 웨이퍼의 제2 측 상에서 평평해지게 하기 위해, 핀들의 세트 중 적어도 하나의 핀을 이동시키는 단계를 더 포함한다.
방법의 실시예에서, 평평하지 않은 영역은 웨이퍼의 제2 측 상의 딥(dip)이다. 추가 실시예에서, 이동시키는 단계는, 딥 아래에 핀들의 세트 중 적어도 하나의 핀의 높이를 상승시키는 단계를 포함한다.
방법의 다른 실시예에서, 평평하지 않은 영역은 웨이퍼의 제2 측 상의 범프이다. 이 실시예에 추가로, 이동시키는 단계는, 범프 아래에 핀들의 세트 중 적어도 하나의 핀의 높이를 감소시키는 단계를 포함한다.
방법의 실시예에서, 검출하는 단계는, 하나 이상의 광학 레벨링 센서(optical leveling sensor)를 이용하여 수행된다. 다른 실시예에서, 이동시키는 단계는: 핀들의 세트 중 적어도 하나의 핀의 높이를 조정하는 단계; 웨이퍼의 제2 측 상의 평평하지 않은 영역의 평탄도(flatness)를 측정하는 단계; 및 측정의 결과에 기반하여, 핀들의 세트 중 적어도 하나의 핀의 높이를 재조정하는 단계를 포함한다.
방법의 실시예에서, 평평하지 않은 영역은 웨이퍼의 제1 측 상에 하나 이상의 이물질 입자(foreign particle)에 의해 야기된다. 다른 실시예에서, 평평하지 않은 영역은 웨이퍼 상에 성막된 하나 이상의 층의 두께 불균일성에 의해 야기된다.
다른 예시적 양상에서, 본 개시물은 웨이퍼를 제조하기 위한 방법에 관한 것이다. 방법은, 웨이퍼 테이블을 제공하는 단계 ― 웨이퍼 테이블은 개별적으로 그리고 수직으로 이동가능한 핀들의 세트를 포함함 ― ; 웨이퍼의 제1 측 위에 형성될 층에 관한 데이터에 액세스하는 단계; 데이터로부터, 다른 피처들보다 웨이퍼 테이블에 의한 더 강한 지지로부터 이익을 얻는 층의 피처들의 세트를 식별하는 단계; 적어도 데이터 및 피처들의 세트에 기반하여, 층들의 피처들의 세트가 제1 서브세트의 핀들 바로 위에 있도록, 핀들의 세트를 이동시키기 위한 핀 이동 방식을 결정하는 단계; 핀 이동 방식에 기반하여 핀들의 세트를 이동시키는 단계; 웨이퍼 테이블 위에 웨이퍼를 실장하는 단계 ― 제1 서브세트의 핀들이 제1 측 반대편의 웨이퍼의 제2 측과 접촉함 ― ; 및 웨이퍼의 제1 측 위에 층을 형성하는 단계를 포함한다.
방법의 실시예에서, 피처들의 세트는 다른 피처들보다 더 낮은 오버레이 에러들의 공차를 갖는다. 다른 실시예에서, 피처들의 세트는 수직 금속 피처들을 포함한다. 실시예에서, 결정하는 단계는, 피처들의 세트의 각각의 피처의 기하학적 중심들에 맵핑되는 웨이퍼 테이블 상의 좌표들을 계산하는 단계를 포함한다.
방법의 실시예에서, 이동시키는 단계는 제2 서브세트의 핀들의 높이를 감소시키는 단계를 포함하며, 제1 서브세트 및 제2 서브세트는 상보적이다. 다른 실시예에서, 이동시키는 단계는, 핀들의 세트의 다른 핀들보다 더 높도록 제1 서브세트의 핀들의 높이를 상승시키는 단계를 포함한다.
다른 예시적 양상에서, 본 개시물은 웨이퍼 테이블에 관한 것이다. 웨이퍼 테이블은 플레이트를 포함한다. 플레이트의 상부면은 실리콘 웨이퍼의 사이즈보다 더 큰 원형 영역을 포함한다. 원형 영역은 원형 영역의 전체 영역에 걸쳐 고르게 분포되는 홀(hole)들을 갖는다. 웨이퍼 테이블은 웨이퍼 지지 핀들을 더 포함하고, 웨이퍼 지지 핀들 각각은 홀들 중 하나의 홀에서 수직으로 이동가능하다. 웨이퍼 테이블은, 웨이퍼 지지 핀들 아래에 있고, 개별적으로 웨이퍼 지지 핀들 각각을 수직으로 이동시키도록 구성되는 메커니즘을 더 포함한다.
웨이퍼 테이블의 실시예에서, 메커니즘은 MEMS(Micro Electro Mechanical System) 구조물들을 포함하고, MEMS 구조물들 각각은 웨이퍼 지지 핀들 중 하나의 웨이퍼 지지 핀 아래에 있고, 웨이퍼 지지 핀들 중 하나의 웨이퍼 지지 핀에서 수직 이동을 야기하도록 구성된다. 추가 실시예에서, MEMS 구조물들 각각은 인가된 전압에 기반하여 자신의 체적을 변화시키도록 구성되고, MEMS 구조물의 체적의 변화는 각각의 웨이퍼 지지 핀에서의 수직 이동을 야기한다. 다른 추가 실시예에서, MEMS 구조물들 각각은 MEMS 자기 액추에이터를 포함한다. 또한, 웨이퍼 지지 핀들 각각은 실리콘 탄화물을 포함할 수 있다.
다른 예시적 양상에서, 본 개시물은 반도체 제조를 위한 시스템에 관한 것이다. 시스템은 상부에 웨이퍼를 지지하도록 구성되는 웨이퍼 테이블을 포함한다. 웨이퍼 테이블은 개별적으로 그리고 수직으로 이동가능한 웨이퍼 지지 핀들의 세트를 포함하며, 웨이퍼 지지 핀들의 세트는 웨이퍼의 제1 표면과 접촉한다. 시스템은 제1 표면 반대편의 웨이퍼의 제2 표면의 비-평탄도를 검출하도록 구성되는 하나 이상의 레벨링 센서들; 및 하나 이상의 레벨링 센서들에 의한 측정 결과에 기반하여 웨이퍼 지지 핀들의 세트의 높이를 조정하여, 조정의 결과로서 웨이퍼의 제2 표면의 비-평탄도가 사라지게 하도록 구성되는 제어기를 더 포함한다. 시스템의 실시예에서, 제어기는 또한, 웨이퍼 상의 오버레이 마크들의 위치들에 기반하여 웨이퍼 지지 핀들의 세트의 높이를 조정하도록 구성된다.
또 다른 예시적 양상에서, 본 개시물은 반도체 제조를 위한 시스템에 관한 것이다. 시스템은 상부에 웨이퍼를 지지하도록 구성되는 웨이퍼 테이블을 포함한다. 웨이퍼 테이블은 개별적으로 그리고 수직으로 이동가능한 웨이퍼 지지 핀들의 세트를 포함하며, 웨이퍼 지지 핀들의 세트는 웨이퍼의 제1 표면과 접촉한다. 시스템은, 제1 표면 반대편의 웨이퍼의 제2 표면 위에 형성될 다음 층의 데이터를 판독하도록, 다른 피처들보다 웨이퍼 테이블에 의한 더 강력한 지지로부터 이익을 얻는 다음 층의 피처들의 세트를 식별하도록, 그리고 형성될 때 피처들의 세트의 각각의 피처가 웨이퍼 지지 핀들 중 하나의 핀 바로 위에 있도록 웨이퍼 지지 핀들의 세트의 높이를 조정하도록 구성되는 제어기를 더 포함한다. 시스템은 웨이퍼의 제2 표면 위에 다음 층을 형성하도록 구성되는 프로세스 챔버를 더 포함한다. 시스템의 실시예에서, 웨이퍼 테이블은 웨이퍼의 사이즈보다 더 큰 원형 영역을 제공하고, 웨이퍼 지지 핀들은 원형 영역에 고르게 배치된다.
본 개시물의 양상들을 본 기술분야의 당업자들이 보다 잘 이해할 수 있도록, 앞에서는 여러 실시예들의 피처들을 약술한다. 본 기술분야의 당업자들은 본 명세서에서 소개된 실시예들의 동일한 목적들을 수행하고 그리고/또는 동일한 장점들을 달성하기 위한 다른 프로세스들 및 구조들을 설계하거나 또는 수정하기 위한 기초로서, 본 개시내용을 자신들이 손쉽게 이용할 수 있다는 것을 인식해야 한다. 본 기술분야의 당업자들은 또한 이와 같은 등가적 구성들은 본 개시물의 사상과 범위를 벗어나지 않으며, 본 개시물의 사상과 범위를 벗어나지 않고 당업자들이 다양한 변경들, 대체들, 및 개조들을 본 발명에서 행할 수 있음을 알아야 한다.
실시예들
실시예 1. 반도체 제조를 위한 방법에 있어서,
제1 웨이퍼 테이블 위에 웨이퍼를 장착하는 단계 ― 상기 제1 웨이퍼 테이블은 상기 웨이퍼를 지지하는 제1 세트의 핀들을 포함하고, 상기 제1 세트의 핀들은 인접한 핀들 사이에 제1 피치를 가짐 ― ;
상기 웨이퍼 상에 제1 세트의 오버레이 마크들을 형성하는 단계;
제2 웨이퍼 테이블 위로 상기 웨이퍼를 이송하는 단계 ― 상기 제2 웨이퍼 테이블은 인접한 핀들 사이에 제2 피치를 갖는 제2 세트의 핀들을 포함하고, 상기 제2 세트의 핀들은 개별적으로 그리고 수직으로 이동가능하며, 상기 제2 피치는 상기 제1 피치보다 더 작음 ― ; 및
상기 제2 세트의 핀들의 나머지 부분이 상기 웨이퍼를 지지하고, 상기 나머지 부분이 인접한 핀들 사이에 상기 제1 피치를 갖도록, 상기 제2 세트의 핀들의 일부를 이동시키는 단계
를 포함하는, 반도체 제조를 위한 방법.
실시예 2. 실시예 1에 있어서,
상기 제1 세트의 오버레이 마크들 각각은 상기 제1 세트의 핀들 중 하나의 핀 위에 직접 형성되는 것인, 반도체 제조를 위한 방법.
실시예 3. 실시예 1에 있어서,
상기 제1 세트의 오버레이 마크들 각각은 상기 제2 세트의 핀들의 나머지 부분 중 하나의 핀 바로 위에 있는 것인, 반도체 제조를 위한 방법.
실시예 4. 실시예 1에 있어서,
상기 웨이퍼 상에 제2 세트의 오버레이 마크들을 형성하는 단계를 더 포함하며,
상기 제2 세트의 오버레이 마크들 각각은 상기 제1 세트의 오버레이 마크들 각각 바로 위에 있는 것인, 반도체 제조를 위한 방법.
실시예 5. 실시예 1에 있어서,
상기 제1 세트의 핀들 각각은 상기 제1 웨이퍼 테이블 상에 고정식으로 설치되는 것인, 반도체 제조를 위한 방법.
실시예 6. 실시예 1에 있어서,
상기 제1 세트의 핀들의 일부는 상기 제1 웨이퍼 테이블 상에서 이동가능한 것인, 반도체 제조를 위한 방법.
실시예 7. 반도체 제조를 위한 방법에 있어서,
웨이퍼 테이블로 웨이퍼를 지지하는 단계 ― 상기 웨이퍼 테이블은 개별적으로 그리고 수직으로 이동가능한 핀들의 세트를 포함하고, 상기 핀들의 세트는 상기 웨이퍼의 제1 측과 접촉함 ― ;
상기 제1 측 반대편의 상기 웨이퍼의 제2 측 상의 평평하지 않은 영역을 검출하는 단계; 및
상기 평평하지 않은 영역이 상기 웨이퍼의 제2 측 상에서 평평해지게 하기 위해, 상기 핀들의 세트 중 적어도 하나의 핀을 이동시키는 단계
를 포함하는, 반도체 제조를 위한 방법.
실시예 8. 실시예 7에 있어서,
상기 평평하지 않은 영역은 상기 웨이퍼의 제2 측 상의 딥(dip)인 것인, 반도체 제조를 위한 방법.
실시예 9. 실시예 8에 있어서,
상기 이동시키는 단계는, 상기 딥 아래에 상기 핀들의 세트 중 적어도 하나의 핀의 높이를 상승시키는 단계를 포함하는 것인, 반도체 제조를 위한 방법.
실시예 10. 실시예 7에 있어서,
상기 평평하지 않은 영역은 상기 웨이퍼의 제2 측 상의 범프인 것인, 반도체 제조를 위한 방법.
실시예 11. 실시예 10에 있어서,
상기 이동시키는 단계는, 상기 범프 아래에 상기 핀들의 세트 중 적어도 하나의 핀의 높이를 감소시키는 단계를 포함하는 것인, 반도체 제조를 위한 방법.
실시예 12. 실시예 7에 있어서,
상기 검출하는 단계는, 하나 이상의 광학 레벨링 센서(optical leveling sensor)를 이용하여 수행되는 것인, 반도체 제조를 위한 방법.
실시예 13. 실시예 7에 있어서,
상기 이동시키는 단계는:
상기 핀들의 세트 중 적어도 하나의 핀의 높이를 조정하는 단계;
상기 웨이퍼의 제2 측 상의 평평하지 않은 영역의 평탄도(flatness)를 측정하는 단계; 및
상기 측정의 결과에 기반하여, 상기 핀들의 세트 중 적어도 하나의 핀의 높이를 재조정하는 단계
를 포함하는 것인, 반도체 제조를 위한 방법.
실시예 14. 실시예 7에 있어서,
상기 평평하지 않은 영역은 상기 웨이퍼의 제1 측 상에 하나 이상의 이물질 입자(foreign particle)에 의해 야기되는 것인, 반도체 제조를 위한 방법.
실시예 15. 실시예 7에 있어서,
상기 평평하지 않은 영역은 상기 웨이퍼 상에 성막된 하나 이상의 층의 두께 불균일성에 의해 야기되는 것인, 반도체 제조를 위한 방법.
실시예 16. 웨이퍼 테이블에 있어서,
플레이트 ― 상기 플레이트의 상부면은 실리콘 웨이퍼의 사이즈보다 더 큰 원형 영역을 포함하고, 상기 원형 영역은 상기 원형 영역의 전체 영역에 걸쳐 고르게 분포되는 홀(hole)들을 가짐 ― ;
웨이퍼 지지 핀들 ― 상기 웨이퍼 지지 핀들 각각은 상기 홀들 중 하나의 홀에서 수직으로 이동가능함 ― ; 및
상기 웨이퍼 지지 핀들 아래에 있고, 개별적으로 상기 웨이퍼 지지 핀들 각각을 수직으로 이동시키도록 구성되는 메커니즘
을 포함하는, 웨이퍼 테이블.
실시예 17. 실시예 16에 있어서,
상기 메커니즘은 MEMS(Micro Electro Mechanical System) 구조물들을 포함하고, 상기 MEMS 구조물들 각각은 상기 웨이퍼 지지 핀들 중 하나의 웨이퍼 지지 핀 아래에 있고, 상기 웨이퍼 지지 핀들 중 하나의 웨이퍼 지지 핀에서 수직 이동을 야기하도록 구성되는 것인, 웨이퍼 테이블.
실시예 18. 실시예 17에 있어서,
상기 MEMS 구조물들 각각은 인가된 전압에 기반하여 자신의 체적을 변화시키도록 구성되고, 상기 MEMS 구조물의 체적의 변화는 각각의 웨이퍼 지지 핀에서의 수직 이동을 야기하는 것인, 웨이퍼 테이블.
실시예 19. 실시예 17에 있어서,
상기 MEMS 구조물들 각각은 MEMS 자기 액추에이터를 포함하는 것인, 웨이퍼 테이블.
실시예 20. 실시예 19에 있어서,
상기 웨이퍼 지지 핀들 각각은 실리콘 탄화물을 포함하는 것인, 웨이퍼 테이블.

Claims (10)

  1. 반도체 제조를 위한 방법에 있어서,
    제1 웨이퍼 테이블 위에 웨이퍼를 실장하는 단계 ― 상기 제1 웨이퍼 테이블은 상기 웨이퍼를 지지하는 제1 세트의 핀들을 포함하고, 상기 제1 세트의 핀들은 인접한 핀들 사이에 제1 피치를 가짐 ― ;
    상기 웨이퍼 상에 제1 세트의 오버레이 마크들을 형성하는 단계;
    제2 웨이퍼 테이블 위로 상기 웨이퍼를 이송하는 단계 ― 상기 제2 웨이퍼 테이블은 인접한 핀들 사이에 제2 피치를 갖는 제2 세트의 핀들을 포함하고, 상기 제2 세트의 핀들은 개별적으로 그리고 수직으로 이동가능하며, 상기 제2 피치는 상기 제1 피치보다 더 작음 ― ; 및
    상기 제2 세트의 핀들의 나머지 부분이 상기 웨이퍼를 지지하고, 상기 나머지 부분이 인접한 핀들 사이에 상기 제1 피치를 갖도록, 상기 제2 세트의 핀들의 일부를 이동시키는 단계
    를 포함하는, 반도체 제조를 위한 방법.
  2. 제1항에 있어서,
    상기 제1 세트의 오버레이 마크들 각각은 상기 제1 세트의 핀들 중 하나의 핀 위에 직접 형성되는 것인, 반도체 제조를 위한 방법.
  3. 제1항에 있어서,
    상기 제1 세트의 오버레이 마크들 각각은 상기 제2 세트의 핀들의 나머지 부분 중 하나의 핀 바로 위에 있는 것인, 반도체 제조를 위한 방법.
  4. 제1항에 있어서,
    상기 웨이퍼 상에 제2 세트의 오버레이 마크들을 형성하는 단계를 더 포함하며,
    상기 제2 세트의 오버레이 마크들 각각은 상기 제1 세트의 오버레이 마크들 각각 바로 위에 있는 것인, 반도체 제조를 위한 방법.
  5. 제1항에 있어서,
    상기 제1 세트의 핀들 각각은 상기 제1 웨이퍼 테이블 상에 고정식으로 설치되는 것인, 반도체 제조를 위한 방법.
  6. 제1항에 있어서,
    상기 제1 세트의 핀들의 일부는 상기 제1 웨이퍼 테이블 상에서 이동가능한 것인, 반도체 제조를 위한 방법.
  7. 반도체 제조를 위한 방법에 있어서,
    웨이퍼 테이블로 웨이퍼를 지지하는 단계 ― 상기 웨이퍼 테이블은 개별적으로 그리고 수직으로 이동가능한 핀들의 세트를 포함하고, 상기 핀들의 세트는 상기 웨이퍼의 제1 측과 접촉함 ― ;
    상기 제1 측 반대편의 상기 웨이퍼의 제2 측 상의 평평하지 않은 영역을 검출하는 단계; 및
    상기 평평하지 않은 영역이 상기 웨이퍼의 제2 측 상에서 평평해지게 하기 위해, 상기 핀들의 세트 중 적어도 하나의 핀을 이동시키는 단계
    를 포함하는, 반도체 제조를 위한 방법.
  8. 제7항에 있어서,
    상기 평평하지 않은 영역은 상기 웨이퍼의 제2 측 상의 딥(dip) 또는 범프인 것인, 반도체 제조를 위한 방법.
  9. 웨이퍼 테이블에 있어서,
    플레이트 ― 상기 플레이트의 상부면은 실리콘 웨이퍼의 사이즈보다 더 큰 원형 영역을 포함하고, 상기 원형 영역은 상기 원형 영역의 전체 영역에 걸쳐 고르게 분포되는 홀(hole)들을 가짐 ― ;
    웨이퍼 지지 핀들 ― 상기 웨이퍼 지지 핀들 각각은 상기 홀들 중 하나의 홀에서 수직으로 이동가능함 ― ; 및
    상기 웨이퍼 지지 핀들 아래에 있고, 개별적으로 상기 웨이퍼 지지 핀들 각각을 수직으로 이동시키도록 구성되는 메커니즘
    을 포함하는, 웨이퍼 테이블.
  10. 제9항에 있어서,
    상기 메커니즘은 MEMS(Micro Electro Mechanical System) 구조물들을 포함하고, 상기 MEMS 구조물들 각각은 상기 웨이퍼 지지 핀들 중 하나의 웨이퍼 지지 핀 아래에 있고, 상기 웨이퍼 지지 핀들 중 하나의 웨이퍼 지지 핀에서 수직 이동을 야기하도록 구성되는 것인, 웨이퍼 테이블.
KR1020170160875A 2017-09-26 2017-11-28 동적 지지 핀들을 갖는 웨이퍼 테이블 KR102101746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/716,042 2017-09-26
US15/716,042 US10522385B2 (en) 2017-09-26 2017-09-26 Wafer table with dynamic support pins

Publications (2)

Publication Number Publication Date
KR20190035443A true KR20190035443A (ko) 2019-04-03
KR102101746B1 KR102101746B1 (ko) 2020-04-21

Family

ID=65638057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160875A KR102101746B1 (ko) 2017-09-26 2017-11-28 동적 지지 핀들을 갖는 웨이퍼 테이블

Country Status (5)

Country Link
US (5) US10522385B2 (ko)
KR (1) KR102101746B1 (ko)
CN (1) CN109560036B (ko)
DE (1) DE102017124093A1 (ko)
TW (1) TWI659495B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450552B2 (en) * 2019-08-01 2022-09-20 Micron Technology, Inc. Methods and apparatus for adjusting surface topography of a substrate support apparatus
JP7256773B2 (ja) * 2020-04-24 2023-04-12 信越化学工業株式会社 平坦性制御方法、塗膜の形成方法、平坦性制御装置、及び塗膜形成装置
JP7438018B2 (ja) * 2020-05-11 2024-02-26 東京エレクトロン株式会社 基板載置方法及び基板載置機構
KR102582696B1 (ko) * 2020-06-15 2023-09-26 세메스 주식회사 기판 처리 장치, 리프트 핀 높이 편차 측정 방법 및 컴퓨터 판독 가능한 처리 프로그램을 기록한 기록 매체
JP2023044294A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 接合装置及び接合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067273A (ja) * 2005-09-01 2007-03-15 Chemitoronics Co Ltd 圧着機構
JP2008171892A (ja) * 2007-01-09 2008-07-24 Toyota Motor Corp 半導体ウエハの支持装置
US20110083786A1 (en) * 2009-10-08 2011-04-14 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
KR20130139737A (ko) * 2010-12-20 2013-12-23 에베 그룹 에. 탈너 게엠베하 웨이퍼의 장착을 위한 수용 수단

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231291A (en) 1989-08-01 1993-07-27 Canon Kabushiki Kaisha Wafer table and exposure apparatus with the same
US5563684A (en) * 1994-11-30 1996-10-08 Sgs-Thomson Microelectronics, Inc. Adaptive wafer modulator for placing a selected pattern on a semiconductor wafer
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
US6664549B2 (en) * 2000-01-28 2003-12-16 Hitachi Tokyo Electronics Co., Ltd. Wafer chuck, exposure system, and method of manufacturing semiconductor device
US6534751B2 (en) * 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
JP2002064132A (ja) * 2000-08-22 2002-02-28 Tokyo Electron Ltd 被処理体の受け渡し方法、被処理体の載置機構及びプローブ装置
US6543513B1 (en) 2000-11-27 2003-04-08 Asm Assembly Automation Ltd. Wafer table for die bonding apparatus
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
KR100387525B1 (ko) * 2001-02-05 2003-06-18 삼성전자주식회사 반도체 웨이퍼 위치 상태 감지시스템 및 그 방법
JP3908990B2 (ja) * 2002-07-22 2007-04-25 スピードファム株式会社 局所ドライエッチング方法
US6938505B2 (en) * 2002-08-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Chamber wafer detection
US6895818B2 (en) * 2002-12-20 2005-05-24 Robert Bosch Gmbh Differential in-plane tunneling current sensor
US6817244B2 (en) 2003-01-06 2004-11-16 Honeywell International Inc. Methods and systems for actively controlling movement within MEMS structures
EP1475666A1 (en) 2003-05-06 2004-11-10 ASML Netherlands B.V. Substrate holder for lithographic apparatus
US6805338B1 (en) * 2003-06-13 2004-10-19 Lsi Logic Corporation Semiconductor wafer chuck assembly for a semiconductor processing device
US7749792B2 (en) 2004-06-02 2010-07-06 Carnegie Mellon University Self-assembling MEMS devices having thermal actuation
JP4559801B2 (ja) 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
JP2007123560A (ja) 2005-10-28 2007-05-17 Toshiba Corp ウェハチャック及び半導体製造方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7659964B2 (en) * 2006-03-28 2010-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Level adjustment systems and adjustable pin chuck thereof
JP4795899B2 (ja) 2006-08-31 2011-10-19 東京エレクトロン株式会社 基板載置機構および基板受け渡し方法
KR20080026499A (ko) * 2006-09-20 2008-03-25 캐논 가부시끼가이샤 기판보유장치
US8068208B2 (en) 2006-12-01 2011-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving immersion scanner overlay performance
US20080304025A1 (en) 2007-06-08 2008-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for immersion lithography
US8264662B2 (en) 2007-06-18 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. In-line particle detection for immersion lithography
JP5063520B2 (ja) * 2008-08-01 2012-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8652260B2 (en) * 2008-08-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for holding semiconductor wafers
ITTO20091042A1 (it) 2009-12-24 2011-06-25 St Microelectronics Srl Giroscopio integrato microelettromeccanico con migliorata struttura di azionamento
EP2544639B1 (en) 2010-03-08 2017-04-26 Abbott Medical Optics Inc. Method for using microelectromechanical systems to generate movement in a phacoemulsification handpiece
US8840754B2 (en) 2010-09-17 2014-09-23 Lam Research Corporation Polar regions for electrostatic de-chucking with lift pins
US9134628B2 (en) * 2012-01-13 2015-09-15 Nanya Technology Corporation Overlay mark and application thereof
JP5794194B2 (ja) * 2012-04-19 2015-10-14 東京エレクトロン株式会社 基板処理装置
CN104956465B (zh) * 2012-11-30 2018-05-29 株式会社尼康 搬送系统、曝光装置、搬送方法、曝光方法及器件制造方法、以及吸引装置
US9852905B2 (en) 2014-01-16 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for uniform gas flow in a deposition chamber
KR101539674B1 (ko) 2014-03-07 2015-08-06 심경식 기판 리프트핀 및 기판 처리 장치
US9575415B2 (en) 2014-05-22 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer stage temperature control
JP2016143706A (ja) 2015-01-30 2016-08-08 株式会社東芝 基板保持装置および半導体装置の製造方法
US9570334B2 (en) * 2015-03-31 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for positioning wafer in semiconductor manufacturing fabrication
US10345905B2 (en) * 2015-09-08 2019-07-09 Apple Inc. Electronic devices with deformable displays
US10804821B2 (en) * 2016-11-04 2020-10-13 Advanced Ion Beam Technology, Inc. Apparatus and method for monitoring the relative relationship between the wafer and the chuck

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067273A (ja) * 2005-09-01 2007-03-15 Chemitoronics Co Ltd 圧着機構
JP2008171892A (ja) * 2007-01-09 2008-07-24 Toyota Motor Corp 半導体ウエハの支持装置
US20110083786A1 (en) * 2009-10-08 2011-04-14 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
KR20130139737A (ko) * 2010-12-20 2013-12-23 에베 그룹 에. 탈너 게엠베하 웨이퍼의 장착을 위한 수용 수단

Also Published As

Publication number Publication date
TW201916236A (zh) 2019-04-16
US20200273741A1 (en) 2020-08-27
US10811300B2 (en) 2020-10-20
US11302566B2 (en) 2022-04-12
CN109560036A (zh) 2019-04-02
US20200126839A1 (en) 2020-04-23
CN109560036B (zh) 2020-12-29
US20190096734A1 (en) 2019-03-28
US20210035848A1 (en) 2021-02-04
DE102017124093A1 (de) 2019-03-28
US10522385B2 (en) 2019-12-31
TWI659495B (zh) 2019-05-11
US10651075B2 (en) 2020-05-12
KR102101746B1 (ko) 2020-04-21
US11217475B2 (en) 2022-01-04
US20190096735A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
KR102101746B1 (ko) 동적 지지 핀들을 갖는 웨이퍼 테이블
TWI760394B (zh) 用於半導體元件製造的晶圓邊緣升降銷設計
KR100804006B1 (ko) 웨이퍼 척
US6313567B1 (en) Lithography chuck having piezoelectric elements, and method
JP2009054665A (ja) 搬送アームの移動位置の調整方法及び位置検出用治具
US20230005785A1 (en) Methods and apparatus for adjusting surface topography of a substrate support apparatus
JP2004228453A (ja) 半導体装置の製造方法
KR102410974B1 (ko) 반도체 제조 장치의 구동 방법
CN112309896B (zh) 基板冷却装置及方法
TW202141171A (zh) 位置對準裝置、圖案形成裝置及物品之製造方法
US20240201606A1 (en) Imprint apparatus, pattern forming method, and method of manufacturing semiconductor device
JP2001274078A (ja) 温調装置、デバイス製造装置およびデバイス製造方法
KR101099720B1 (ko) 기판 처리 장치
JPS61105841A (ja) 露光装置及び露光方法
JP2024080622A (ja) 非接触ダイヘッドおよび基板チャックを含む装置及びその使用方法
JP2024043963A (ja) パターン形成方法、半導体装置の製造方法、及びインプリント装置
KR20230029248A (ko) 캠 모듈을 이용하여 높이 조절이 가능한 웨이퍼 스테이지 장치
KR20230093693A (ko) 척킹력 제어 장치 및 방법
KR20220014447A (ko) 반도체 소자 본딩 설비에서 본딩 평탄도를 조절하기 위한 장치 및 방법
CN117518731A (zh) 晶圆面形校正装置及方法
JP2023077671A (ja) 接合装置、及び接合方法
WO2001078108A2 (en) Wafer chuck having piezoelectric elements and method
JP2006066850A (ja) ピン昇降機およびこれを用いたプレートチャック装置
KR20060022151A (ko) 정전 흡착 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right