CN109560036A - 用于半导体制造的方法以及晶圆台 - Google Patents

用于半导体制造的方法以及晶圆台 Download PDF

Info

Publication number
CN109560036A
CN109560036A CN201711292921.XA CN201711292921A CN109560036A CN 109560036 A CN109560036 A CN 109560036A CN 201711292921 A CN201711292921 A CN 201711292921A CN 109560036 A CN109560036 A CN 109560036A
Authority
CN
China
Prior art keywords
wafer
pin
group
platform
wafer platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711292921.XA
Other languages
English (en)
Other versions
CN109560036B (zh
Inventor
廖启宏
吴旻政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109560036A publication Critical patent/CN109560036A/zh
Application granted granted Critical
Publication of CN109560036B publication Critical patent/CN109560036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请的实施例提供了一种用于半导体制造的方法，包括将晶圆安装在第一晶圆台上。第一晶圆台包括支撑晶圆的第一组销，第一组销具有在相邻的销之间的第一间距。该方法还包括在晶圆上形成第一组覆盖标记；以及将晶圆转移到第二晶圆台上。第二晶圆台包括在相邻的销之间具有第二间距的第二组销。第二组销是可单独垂直移动的，并且第二间距小于第一间距。该方法还包括移动第二组销的一部分，使得第二组销的剩余部分支撑晶圆，并且剩余部分在相邻的销之间具有第一间距。本申请的实施例还提供了另一种用于半导体制造的方法以及一种晶圆台。

Description

用于半导体制造的方法以及晶圆台
技术领域
本申请的实施例涉及半导体领域，并且更具体地，涉及用于半导体制造的方法以及晶圆台。
背景技术
半导体集成电路(IC)工业经历了指数式增长。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比先前一代更小且更复杂的电路。在IC演进过程中，功能密度(即，单位芯片面积中的互连器件的数量)通常增大了，而几何尺寸(即，使用制造工艺可做出的最小组件(或线))减小了。这种按比例缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。这种按比例缩小工艺也增大了IC处理和制造的复杂度。
例如，由于晶圆表面中相对小的不平坦(例如，凹陷或凸起)可能导致层不对准，甚至电路缺陷，因此这种按比例缩小工艺对晶圆表面的平坦度提出了更高的要求。随着晶圆尺寸变大(例如，从200mm到300mm)，局部不平坦度的问题变得更加突出。现有的半导体制造设备和方法似乎不能令人满意地解决这个问题。因此，需要在该领域改进。
发明内容
根据本申请的实施例，提供了一种用于半导体制造的方法，包括：将晶圆安装在第一晶圆台上，其中，第一晶圆台包括支撑晶圆的第一组销，第一组销具有在相邻的销之间的第一间距；在晶圆上形成第一组覆盖标记；将晶圆转移到第二晶圆台上，其中，第二晶圆台包括在相邻的销之间具有第二间距的第二组销，其中，第二组销是可单独垂直移动的，并且第二间距小于第一间距；以及移动第二组销的一部分，使得第二组销的剩余部分支撑晶圆，并且剩余部分在相邻的销之间具有第一间距。
根据本申请的实施例，提供了一种用于半导体制造的方法，包括：以晶圆台支撑晶圆，其中，晶圆台包括可单独垂直移动的一组销，一组销与晶圆的第一侧接触；检测与第一侧相对的晶圆的第二侧上的非平坦区域；以及移动一组销中的至少一个，以使得非平坦区域在晶圆的第二侧上变得平坦。
根据本申请的实施例，提供了一种晶圆台，包括：板，其中，板的顶面包括大于硅晶圆的尺寸的圆形区域，圆形区域具有均匀分布在圆形区域的整个区域上的孔；晶圆支撑销，其中，晶圆支撑销的每一个可在孔的一个内垂直移动；以及机构，机构位于晶圆支撑销之下并且被配置成单独地垂直移动晶圆支撑销的每一个。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A示出了根据本发明的各方面构造的一些实施例的具有可单独移动的支撑销的晶圆台的一部分的俯视图。
图1B示出了根据一些实施例的图1A的晶圆台的一部分的侧视截面图。
图2A、图2B、图2C、图2D和图2E示出了根据一些实施例的图1A至图1B的晶圆台的可单独移动的支撑销的移动机构。
图3示出了包括图1A至图1B的晶圆台的实施例的半导体制造系统的实例。
图4示出了根据本发明的一些方面的半导体制造工艺的流程图，其利用图1A至图1B的晶圆台的实施例。
图5A、图5B和图5C示出了根据一些实施例的图4的方法的一些操作。
图6示出了根据本发明的一些方面的另一半导体制造工艺的流程图，其利用图1A至图1B的晶圆台的实施例。
图7A、图7B、图8A和图8B示出了根据一些实施例的图6的方法的一些操作。
图9示出了根据本发明的一些方面的另一个半导体制造工艺的流程图，其利用图1A至图1B的晶圆台的实施例。
图10A和图10B示出了根据一些实施例的图9的方法的一些操作。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同部件。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。
本发明通常涉及半导体制造设备和工艺，更具体地涉及晶圆台及其使用方法。在本发明的一个实施例中，晶圆台被设计成具有可单独地(彼此独立)且垂直地(垂直于其上支撑的晶圆表面)移动的晶圆支撑销。这些可移动支撑销均匀分布在比晶圆大(或略大)的晶圆台的区域上。该晶圆可以具有200mm、300mm、450mm或其它合适尺寸的尺寸；并且晶圆台可以针对一个这样的尺寸而定制，或者可适用于多个尺寸。每个晶圆支撑销可以通过离散的步进调整或连续的高度调节来上下移动。在示例性制造方法中，通过晶圆支撑销将晶圆支撑在晶圆台上，检测与晶圆支撑销相对的晶圆表面上的非平坦度，并且调节一个或多个晶圆支撑销的高度以使非平坦度减小一定量或完全消失。晶圆表面的非平坦度可能由晶圆的层中的颗粒吸附或不均匀的材料分布引起。原则上，晶圆不是完全刚性的，而是具有一定柔性。通过用不同高度的销支撑晶圆，可以调节相对侧上的晶圆表面以抵消表面的非平坦度。许多其它半导体制造工艺可以受益于本发明的新型晶圆台。下面进一步讨论晶圆台的实施例及其使用方法。
图1A示出了根据本发明的方面构造的晶圆台10的俯视图(在图的左侧)。图1A还示出了晶圆台10的部分的放大视图(在图的右侧)。图1B示出了根据实施例的晶圆台10的一部分的截面视图。共同参照图1A和图1B，晶圆台10包括可由刚性材料制成的板11，诸如包括晶体或多晶碳化硅、陶瓷碳化硅或非氧化陶瓷碳化硅(SiSiC或SSiC)的碳化硅(SiC)。板11的上表面12包括比由晶圆台10支撑的晶圆的尺寸大的圆形区域(即，图1A的左侧的圆形区域或一部分)。例如，晶圆的尺寸可以是直径为200mm、300mm或450mm，或其它合适的晶圆尺寸；并且圆形区域具有稍大的直径。
晶圆台10包括均匀分布在圆形区域的整个区域上并穿过板11的孔14的阵列。在每个孔14内，有能够上下移动(图1A的穿入或穿出纸张方向或沿图1B的垂直方向Z)的销16(或支撑销或晶圆支撑销)。销16构成均匀分布在圆形区域的整个区域上的阵列。每个销16由刚性材料制成，诸如包括晶体或多晶碳化硅、陶瓷碳化硅或非氧化陶瓷碳化硅(SiSiC或SSiC)的碳化硅(SiC)。在一些实施例中，板11和销16是由相同材料制成。在一些替代实施例中，板11和销16可以由不同材料制成。在本实施例中，销16具有直径D的相同尺寸，直径D在各个实施例中可以在小于1微米到几毫米的范围内。用间距P将销16间隔开，间距P可以在比D略大到比D大几倍的范围内。
仍参照图1A，晶圆台10还包括穿过板11的多个吸孔15。在本实施例中，吸孔15的数量远小于销16的数量。吸孔15位于晶圆台10的选定位置并且在孔14之间。此外，在本实施例中，吸孔15的尺寸小于孔14的尺寸。吸孔15利用真空抽吸系统对由销16支撑的晶圆产生向下的吸力。真空系统和销16共同将晶圆稳定地保持在一定位置。
参照图1B，晶圆台10还包括板11之下的另一板13。在一些实施例中，板11和13可以连接，甚至制成一体结构。可选的，板11和13是分开的板。板13包括在每个销16之下的机构18。机构18和相应的销16通过连杆20连接。在一些实施例中，机构18直接连接到相应的销16而没有连杆20。机构18可操作为产生垂直运动，随后直接传递到销16，或通过连杆20传递到销16。在一个实施例中，机构18包括能产生垂直运动的MEMS(微机电系统)结构。例如，MEMS结构可以是MEMS电致动器、MEMS磁致动器、MEMS热致动器或其它类型的MEMS结构。晶圆台10可以包括控制器(未示出)，其可操作为基于输入控制文件来控制各个机构18升高或降低销16。
图2A至图2E示出了由MEMS结构18驱动的一个可单独移动的销16的移动机构，MEMS结构18基于施加于其上的电压或电流改变其体积。图2A示出了调节销16的高度的方法30的流程图。方法30包括操作32，施加电压或电流至MEMS结构18，使MEMS结构18和销16产生移动。方法30还包括操作34，检测由销16支撑的晶圆表面的平坦度(或非平坦度)。方法30还包括从操作34到操作32的反馈回路。图2B至图2E示出了由MEMS结构18的体积变化引起的销16的移动。结合图2B至图2E在下面讨论方法30。
在操作32中，施加电压或电流至MEMS结构18(例如，由未示出的控制器)，以使MEMS结构18的体积从图2B的状态增加到图2C的状态。这使得销16垂直向上移动。在操作34中，检测由晶圆台10支撑的晶圆表面的平坦度(例如，通过光学传感器或调平传感器)。然后，将表面非平坦度反馈到操作32，以调整(增加或减少)施加至MEMS结构18的电压或电流。调节电压或电流导致MEMS结构18的体积增加(如图2D所示)或减小(如图2E所示)。在一个实施例中，增加MEMS结构18的电压或电流增加其体积，并且减小MEMS结构18的电压或电流减小其体积。在替代实施例中，增加MEMS结构18的电压或电流减小其体积，并且减小MEMS结构18的电压或电流增加其体积。晶圆台10可以利用任一实施例以使销16产生垂直移动。
图3示出了根据实施例的用于晶圆制造的系统40，其利用具有可单独垂直移动的支撑销16的晶圆台10。参考图3，系统40包括处理室50、在处理室50内的具有销16的晶圆台10、连接到晶圆台10的运动机构60以及一个或多个光学传感器62。图3进一步示出了在处理室50内由销16支撑的晶圆70。晶圆70具有第一表面72和第二表面74，其中第二表面74与销16接触。系统40还可以包括通过晶圆台10上的吸孔15(见图1A)对表面74产生向下吸力的真空抽吸系统(未示出)。向下的吸力和销16的向上的支撑力共同将晶圆70保持在适当位置。
处理室50可用于对晶圆70进行一次或多次光刻操作，例如光刻胶涂覆、光刻胶曝光、材料沉积、材料蚀刻、外延和其它合适的操作。运动机构60可操作为以各种运动模式(例如旋转、横向(或水平)移动和/或垂直移动)驱动晶圆台10和固定在其上的晶圆70。光学传感器62可以是由传统光刻扫描仪使用的调平传感器。在本实施例中，光学传感器62可操作为检测晶圆表面72的平坦度(或非平坦度)。系统40还包括控制器80。在一个实施例中，控制器80可操作为与光学传感器62通信以获得关于晶圆表面72的平坦度的数据。控制器80还可操作为与晶圆台10通信，以调节每个单独销16的高度。在一个实施例中，系统40可以实现图2A的方法30，其中图2A中的反馈回路可以由控制器80实现。在一个实施例中，控制器80可以被实现为具有在其上运行的软件的计算机。例如，控制器80可以包括由一个或多个总线互连的微处理器、输入器件、存储器件和通信器件；并且可以执行软件指令，其用于获取来自光学传感器62的数据，以及用于向晶圆台10发出命令或直接控制晶圆台10上的销16。
图4示出了根据本发明的方面的用于制造一个或多个晶圆的方法100的流程图。方法100利用晶圆台10的能力来提高晶圆产量。在简要概述中，方法100包括将晶圆安装到具有第一销间距的第一晶圆台上的操作102，在晶圆上形成第一组覆盖标记的操作104，将晶圆传送到具有动态支撑销的第二晶圆台的操作106，移动第二晶圆台上的动态支撑销以匹配第一销间距的操作108以及在晶圆上形成第二组覆盖标记的操作110。方法100仅仅是一个实例，并且不旨在限制本发明超出权利要求中明确列举的那些。可以在方法100之前、期间和之后提供附加的操作，并且对于方法的附加实施例，可以替换、省略或移动所描述的一些操作。结合图5A至图5C在下面描述方法100。
在操作102中，如图5A所示，方法100(图4)将晶圆70安装在晶圆台10’上。晶圆台10’可以容纳在处理室(未示出)中。晶圆台10’包括具有销间距X的多个晶圆支撑销17。在一个实施例中，晶圆支撑销17固定(例如，固定地安装)在晶圆台10’上。换句话说，晶圆支撑销17不可移动。在替代实施例中，类似于晶圆台10上的晶圆支撑销16，晶圆支撑销17在晶圆台10’上可垂直移动。晶圆70可以具有200mm、300mm、450mm或另外合适尺寸的直径。晶圆70包括一层或多层材料或组合物。在一些实施例中，晶圆70包括诸如硅或锗的元素半导体；诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟的化合物半导体；或诸如碳化硅锗、磷化镓砷以及磷化镓铟的合金半导体。晶圆70还可以包括非半导体材料，包括钠钙玻璃、石英玻璃、熔融石英、氟化钙(CaF2)、金属层和/或其它合适的材料。晶圆70可以包括绝缘体上硅(SOI)衬底，被应变和/或产生应力以增强性能，包括外延区域，包括隔离区域，包括掺杂区域和/或包括其它合适的部件和层。
晶圆70具有第一表面72和第二表面74，其中销17接触第二表面74。晶圆70不是完全刚性的并且具有一定的柔性。如图5A所示，由于销17向上支撑并且真空吸力下拉，一旦由销17支撑，则晶圆表面72表现出一些凸起和凹陷(或脊和谷)。特别地，凸起在销17的正上方，并且凹陷在销17之间的空间之上。
在操作104中，方法100(图4)在晶圆70中的一个或多个材料层中形成一组覆盖标记76。这可以包括各种光刻工艺，诸如抗蚀剂涂覆、抗蚀剂曝光、抗蚀剂显影、材料沉积、蚀刻和平坦化。覆盖标记76用于测量晶圆70上的两层之间的覆盖偏差。覆盖标记76可以设置在晶圆70的单元区域或划线区域中。覆盖标记76可以是基于反射的或基于衍射的，并且可以具有任何合适的尺寸、形状和配置，例如盒中盒(box-in-box)、框中框(frame-in-frame)、交叉盒(cross-in-box)、块中盒(box-in-bar)、块中块(bar-in-bar)和衍射光栅。在本实施例中，如图5A所示，每个覆盖标记76形成在销17正上方，覆盖标记76的几何中心线与相应销17的几何中心线对准。需要注意的是，为了简单起见，图5A示出了覆盖标记76，而不示出与覆盖标记76相同的层中的其它部件(例如，掺杂区域、栅极、接触件，互连件、隔离件等)。将覆盖标记76定位在销17的正上方对于减少层间的不对准以及减少由过度覆盖误差引起的晶圆碎片的数量可能是重要的。
在操作106中，如图5B所示，方法100(图4)将晶圆70传送到晶圆台10的一个实施例的具有动态支撑销的第二晶圆台上。需要注意的是，第二晶圆台(以下称为晶圆台10)可以容纳在与晶圆台10’不同的处理室中。两个处理室可用于在晶圆70上沉积不同的层。晶圆台10的动态支撑销16具有小于销间距X的第二销间距Y。由于晶圆台10’和10具有不同的销间距，所以当由晶圆台10而不是晶圆台10’支撑时，晶圆表面72呈现不同的脊和谷。特别地，形成为与销17对准的覆盖标记76可以不与销16对齐。如果销16不能动态地移动，则覆盖标记76与销16之间的这种不对准将导致后续的覆盖标记与覆盖标记76偏移。此外，覆盖标记76和销16之间的不对准导致覆盖标记76倾斜，这使得后续的覆盖标记难以与覆盖标记76对准。然而，如下所述，根据本发明的动态移动销16解决了上述问题。
在操作108中，如图5C所示，方法100(图4)移动可单独移动的销16，使得晶圆台10上的销间距基本上匹配销间距X。参考图5C，方法100降低销16的子集，使得支撑晶圆70的销16的剩余部分在相邻销之间具有销间距X。在一个实施例中，方法100使用晶圆台10’和10的销映射(pin maps)来决定哪个销16将被降低。在另一个实施例中，方法100监测一个或多个覆盖标记76同时调节销16，使得一个或多个覆盖标记76的形状和定向与预定的形状和定向相匹配。在一个实施例中，方法100使用内置在晶圆台10中的控制器或诸如控制器80(图3)的外部控制器来移动动态支撑销16。
在操作110中，方法100(图4)在晶圆70中的一个或多个材料层上形成第二组覆盖标记78。这可以包括各种光刻工艺，诸如抗蚀剂涂覆、抗蚀剂曝光、抗蚀剂显影、材料沉积、蚀刻和平坦化。覆盖标记78设置在覆盖标记76的正上方。在本实施例中，覆盖标记76和78与销16垂直对准，这有利地减少了覆盖误差并提高了晶圆产量。从上面的描述可以看出，晶圆台10的一个好处是它可以适用于与其它晶圆台一起工作，以便当晶圆转移到晶圆台10上时减少覆盖误差。
图6示出了根据本发明的方面制造一个或多个晶圆的方法200的流程图，示出了用于提高晶圆产量的晶圆台10的另一应用。在简要概述中，方法200包括用具有动态支撑销的晶圆台支撑晶圆的操作202，用于检测晶圆上的非平坦区域(或非平坦度)的操作204，在晶圆台上移动动态支撑销以消除或减小非平坦度的操作206，以及在晶圆上形成层的操作208。方法200仅仅是一个实例，并且不旨在限制本发明超出权利要求中明确列举的那些。可以在方法200之前、期间和之后提供附加的操作，并且对于方法的附加实施例，可以替换、省略或移动所描述的一些操作。结合图7A至图7B和图8A至图8B在下面描述方法200。
在操作202中，如图7A和图8A所示，方法200(图6)用具有可单独垂直移动的销16的晶圆台10支撑晶圆70。晶圆台10和晶圆70可以容纳在诸如处理室50(图3)的处理室中。晶圆70具有顶面72和底面74。销16接触底面74。在本实施例中，一旦由晶圆台10支撑，顶面72将在晶圆70的一些区域73(非平坦区域73)中呈现出一定的非平坦度。在一个实施例中，如图7A所示，非平坦度可以由污染物引起，例如吸附在底面74上或晶圆台10上的外来颗粒或化学残留物。在另一个实施例中，如图8A所示，非平坦度可以由晶圆70的各个层的不均匀厚度引起。例如，当将材料沉积到晶圆70上时，材料分布可能不理想均匀，导致顶面72中的凸起和/或凹陷。如果不能适当处理，非平坦度可能导致后续层不对准或后续的部件倾斜，从而导致制造缺陷。如图7A和图8A所示，非平坦度可能导致覆盖标记76倾斜，使得后续层难以与当前层对准。
在操作204中，方法200(图6)检测顶面72上的非平坦区域73。这可以由诸如光学传感器62(图3)的光学传感器或调平传感器来执行。在一个实施例中，方法200可以扫描整个表面72并持续跟踪表面72上凸起和凹陷的坐标、占用尺寸和量级。检测到的非平坦度可以以诸如文本文件或图像文件的合适的文件格式传送到诸如控制器80(图3)的控制器或计算机。
在操作206中，方法200(图6)基于检测到的非平坦度使销16移动，使得表面72中的非平坦度可以被减小或完全消失。例如，如图7B和图8B所示，如果不平坦是表面72中的凸起，则方法200可以降低凸块下方的一个或多个销16的高度，以使凸块在表面72中消失。另一个实例中，如果不平坦是在表面72中的凹陷，则方法200可以增加凹陷下方的一个或多个销16的高度。在一个实施例中，方法200可以以重复方式执行操作204和206。例如，在操作206基于先前测量的表面非平坦度已经完成了一轮销移动之后，方法200可以返回到操作204以在表面72上执行另一非平坦度测量或检测。然后，新测量的非平面度用于在操作206中进一步调节销16。在一些实施例中，方法200可以重复操作204和206进行多次重复，直到表面72中的非平坦度小于阈值。
在操作208中，方法200(图6)在晶圆70上(特别是在表面72上)形成层。例如，操作208可以在处理室50(图3)内执行。由于表面72已经被操作204和206平坦化，所以该层变得更容易与先前的层对准(即，两层中的覆盖标记对准)，这有利地提高了晶圆70的产量。方法200可以重复操作204、206和208以在晶圆70上方形成多个层。
图9示出了根据本发明的利用具有动态可调节销的新型晶圆台的另一方法300的流程图。与测量晶圆上的非平坦度并调节销以抵消所测量的非平坦度的方法200不同，方法300基于要形成在晶圆上的层中的部件来先行地移动销。换句话说，方法300对应于将要形成在晶圆上的下一层建立销移动方案，并相应地移动销。在一些实施例中，可以由相同系统共同实施方法200和300以提高晶圆产量。方法300包括以下将进一步讨论的操作302、304、306、308、310、312和314。方法300仅仅是一个实例，并且不旨在限制本发明超出权利要求中明确列举的那些。可以在方法300之前、期间和之后提供附加的操作，并且对于方法的附加实施例，可以替换、省略或移动所描述的一些操作。
在操作302中，方法300(图9)提供具有动态支撑销的晶圆台，例如具有动态可调节销16的晶圆台10。晶圆台10可以容纳在诸如处理室50(图3)的处理室中。在操作304中，方法300获取将要在晶圆上形成的层的数据。这可以由诸如控制器80(图3)的控制器或计算机来实施。
在操作306中，方法300从同一层中识别与其它部件相比获得晶圆台的相对较强的支撑的部件。例如，所识别到的部件可能比同一层中的其它部件具有更小的覆盖误差公差。例如，所识别到的部件可以包括垂直金属部件(例如，图10A和图10B中的金属部件92)，如果不从下方直接强力支撑，则其可能会倾倒或倾斜。对于另一实例，所识别到的部件可以包括覆盖标记(例如，图10A和图10B中的覆盖标记76)。如上所述，覆盖标记之间的不对准(覆盖误差)可能降低晶圆产量。在又一实例中，所识别到的部件可以包括相对较重的电路部件(例如，图10A中的电路部件94和图10B中的电路部件96和98)。在一个实施例中，操作306可以由诸如控制器80(图3)的控制器或计算机来实现。
在操作308中，方法300(图9)确定移动晶圆台10上的销16的方案(“销移动方案”)。在一个实施例中，销移动方案基于所识别到的部件的坐标、销16的尺寸、晶圆台10上的销间距和/或其它信息来建立。销移动方案注意到哪个销16将被升高并且哪个销16将被降低。在一个实施例中，操作308可以由诸如控制器80(图3)的控制器或计算机来实现。
在操作310中，方法300(图9)基于销移动方案移动销16。这可以由诸如控制器80(图3)或内置在晶圆台10中的控制器(未示出)的控制器或计算机来实现。
在操作312中，如图10A和图10B所示，方法300(图9)将晶圆(晶圆70)安装在晶圆台10上，其中，通过操作310可以将销16的一个子集升高并且可以将销16的另一子集降低。
在操作314中，如图10A和图10B所示，方法300(图9)在晶圆70上形成层，其中，在操作306中所识别到的部件形成在销16的升高的子集的正上方。由于这些部件由销16直接支撑，晶圆70在形成部件的各个工艺期间获得晶圆台10的稳定支撑。
尽管不旨在限制，但是本发明的一个或多个实施例提供了晶圆制造的许多益处。在一个实施例中，晶圆台被设计成具有可单独垂直移动的销，其均匀分布在与由晶圆台支撑的晶圆相等或更大的整个区域上。可移动销可以被动态地调节以匹配不同晶圆台的支撑销间距，以抵消晶圆中的表面非平坦度，并且选择性地支撑包括覆盖标记的晶圆中的某些部件。使用本发明的晶圆台，半导体制造商可以确保晶圆中的平坦表面，从而减少依次形成在晶圆上的层之间的不对准。
在一个示例性方面，本发明涉及一种用于半导体制造的方法。所述方法包括将晶圆安装在第一晶圆台上，其中，所述第一晶圆台包括支撑所述晶圆的第一组销，所述第一组销在相邻销之间具有第一间距。所述方法还包括在所述晶圆上形成第一组覆盖标记；以及将所述晶圆转移到第二晶圆台上。所述第二晶圆台包括在相邻销之间具有第二间距的第二组销。所述第二组销是可单独垂直移动的。所述第二间距小于所述第一间距。所述方法还包括移动所述第二组销的一部分，使得所述第二组销的剩余部分支撑所述晶圆，并且所述剩余部分在相邻销之间具有所述第一间距。
在方法的一个实施例中，所述第一组覆盖标记中的每一个形成在所述第一组销中的一个的正上方。在另一实施例中，所述第一组覆盖标记中的每一个位于所述第二组销的所述剩余部分中的一个的正上方。
在一个实施例中，所述方法还包括在所述晶圆上形成第二组覆盖标记，其中，所述第二组覆盖标记中的每一个位于所述第一组覆盖标记的每一个的正上方。在方法的另一实施例中，所述第一组销中的每一个固定地安装在所述第一晶圆台上。在方法的又一实施例中，所述第一组销中的一些在所述第一晶圆台上可移动。
在另一示例性方面，本发明涉及一种用于半导体制造的方法。所述方法包括用晶圆台支撑晶圆，其中，所述晶圆台包括可单独垂直移动的一组销，所述一组销与所述晶圆的第一侧接触。所述方法还包括检测与所述第一侧相对的所述晶圆的第二侧上的非平坦区域；以及移动所述一组销中的至少一个以使得所述非平坦区域在所述晶圆的所述第二侧上变得平坦。
在方法的一个实施例中，所述非平坦区域是在所述晶圆的所述第二侧上的凹陷。在一些实施例中，所述移动包括升高在所述凹陷之下的所述一组销的至少一个的高度。
在方法的另一实施例中，所述非平坦区域是在所述晶圆的所述第二侧上的凸起。这个实施例的进一步，所述移动包括降低在所述凸起之下的所述一组销中的至少一个的高度。
在所述方法的实施例中，所述检测用一个或多个光学调平传感器执行。在另一个实施例中，所述移动包括：调整所述一组销中的至少一个的高度；测量所述晶圆的所述第二侧上的所述非平坦区域的平坦度；以及基于所述测量的结果重新调整所述一组销中的至少一个的高度。
所述方法的一个实施例中，所述非平坦区域由所述晶圆的所述第一侧上的一个或多个外来颗粒引起。在另一个实施例中，所述非平坦区域由沉积在所述晶圆上的一个或多个层的厚度不均匀性引起。
在另一示例性方面，本发明涉及一种制造晶圆的方法。所述方法包括提供晶圆台，其中，所述晶片台包括可单独垂直移动的一组销；获取关于将要形成在所述晶圆的第一侧上的层的数据；从所述数据中识别出所述层中的比其它部件更受益于所述晶圆台的更强支撑的一组部件；至少基于所述数据和所述一组部件确定用于移动所述一组销的销移动方案，使得所述层中的所述一组部件位于所述销的第一子集的正上方；基于所述销移动方案移动所述一组销；将所述晶圆安装到所述晶圆台上，所述销的第一子集与和所述第一侧相对的所述晶圆的第二侧接触；以及将所述层形成在所述晶圆的所述第一侧上。
所述方法的实施例中，所述一组部件比其它部件具有更小的覆盖误差公差。在另一实施例中，所述一组部件包括垂直金属部件。在一个实施例中，所述确定包括计算映射到所述一组部件中的每一个的几何中心的所述晶圆台上的坐标。
在所述方法的实施例中，所述移动包括降低所述销的第二子集的高度，其中，所述第一子集和所述第二子集是互补的。在另一个实施例中，所述移动包括将所述销的第一子集的高度升高到高于所述一组销的其它销的高度。
在另一示例性方面中，本发明涉及一种晶圆台。所述晶圆台包括板。所述板的顶面包括大于硅晶圆的尺寸的圆形区域。所述圆形区域具有均匀分布在所述圆形区域的整个区域上的孔。所述晶圆台还包括晶圆支撑销，其中，所述晶圆支撑销的每一个在所述孔的一个内可垂直移动。所述晶圆台还包括机构，位于所述晶圆支撑销之下，并且被配置成单独垂直移动所述晶圆支撑销的每一个。
在所述晶圆台的一个实施例中，所述机构包括MEMS(微机电系统)结构，其中，所述MEMS结构的每一个位于所述晶圆支撑销的一个的下方，并且被配置为在所述晶圆支撑销中的一个中引起垂直移动。在一个实施例中，所述MEMS结构的每一个被配置为基于施加于其上的电压来改变其体积，并且其体积的改变导致相应的晶圆支撑销的垂直移动。在另一个实施例中，所述MEMS结构的每一个包括MEMS磁致动器。此外，所述晶圆支撑销的每一个包括碳化硅。
在另一示例性方面中，本发明涉及一种用于晶圆制造的系统。所述系统包括被配置为在其上支撑晶圆的晶圆台。所述晶圆台包括可单独垂直移动的一组晶圆支撑销，所述一组晶圆支撑销接触所述晶圆的第一表面。所述系统还包括一个或多个调平传感器，被配置为检测与所述第一表面相对的所述晶圆的第二表面的非平坦度；以及控制器，被配置为基于所述一个或多个调平传感器的测量结果来调整所述一组晶圆支撑销的高度，使得所述晶圆的第二表面的非平坦度作为调整的结果而消失。在所述系统的一个实施例中，所述控制器还被配置为基于所述晶圆上的覆盖标记的位置来调整所述一组晶圆支撑销的高度。
在又一示例性方面，本发明涉及一种晶圆制造的系统。所述系统包括晶圆台，被配置为在其上支撑晶圆。所述晶圆台包括可单独垂直移动的一组晶圆支撑销，所述一组晶圆支撑销接触所述晶圆的第一表面。所述系统还包括控制器，被配置为读取将要在与所述第一表面相对的所述晶圆的第二表面上形成的下一层的数据，以识别出所述下一层中比其它部件更受益于所述晶圆台的更强支撑的一组部件，并且调整所述一组晶圆支撑销的高度，使得在形成时所述一组部件中的每一个位于所述晶圆支撑销的一个的正上方。所述系统还包括处理室，被配置为在所述晶圆的所述第二表面上形成所述下一层。在所述系统的一个实施例中，所述晶圆台提供大于所述晶圆的尺寸的圆形区域，并且其中，所述晶圆支撑销均匀地布置在所述圆形区域中。
根据本申请的实施例，提供了一种用于半导体制造的方法，包括：将晶圆安装在第一晶圆台上，其中，第一晶圆台包括支撑晶圆的第一组销，第一组销具有在相邻的销之间的第一间距；在晶圆上形成第一组覆盖标记；将晶圆转移到第二晶圆台上，其中，第二晶圆台包括在相邻的销之间具有第二间距的第二组销，其中，第二组销是可单独垂直移动的，并且第二间距小于第一间距；以及移动第二组销的一部分，使得第二组销的剩余部分支撑晶圆，并且剩余部分在相邻的销之间具有第一间距。
根据本申请的实施例，第一组覆盖标记中的每一个形成在第一组销中的一个的正上方。
根据本申请的实施例，第一组覆盖标记中的每一个位于第二组销的剩余部分中的一个的正上方。
根据本申请的实施例，还包括：在晶圆上形成第二组覆盖标记，其中，第二组覆盖标记中的每一个位于第一组覆盖标记的每一个的正上方。
根据本申请的实施例，第一组销中的每一个固定安装在第一晶圆台上。
根据本申请的实施例，第一组销中的一些在第一晶圆台上可移动。
根据本申请的实施例，提供了一种用于半导体制造的方法，包括：以晶圆台支撑晶圆，其中，晶圆台包括可单独垂直移动的一组销，一组销与晶圆的第一侧接触；检测与第一侧相对的晶圆的第二侧上的非平坦区域；以及移动一组销中的至少一个，以使得非平坦区域在晶圆的第二侧上变得平坦。
根据本申请的实施例，非平坦区域是在晶圆的第二侧上的凹陷。
根据本申请的实施例，移动包括升高在凹陷之下的一组销中的至少一个的高度。
根据本申请的实施例，非平坦区域是在晶圆的第二侧上的凸起。
根据本申请的实施例，移动包括降低在凸起之下的一组销中的至少一个的高度。
根据本申请的实施例，检测以一个或多个光学调平传感器执行。
根据本申请的实施例，移动包括：调整一组销中的至少一个的高度；测量晶圆的第二侧上的非平坦区域的平坦度；以及基于测量的结果重新调整一组销中的至少一个的高度。
根据本申请的实施例，非平坦区域由晶圆的第一侧上的一个或多个外来颗粒引起。
根据本申请的实施例，非平坦区域由沉积在晶圆上的一个或多个层的厚度不均匀性引起。
根据本申请的实施例，提供了一种晶圆台，包括：板，其中，板的顶面包括大于硅晶圆的尺寸的圆形区域，圆形区域具有均匀分布在圆形区域的整个区域上的孔；晶圆支撑销，其中，晶圆支撑销的每一个可在孔的一个内垂直移动；以及机构，机构位于晶圆支撑销之下并且被配置成单独地垂直移动晶圆支撑销的每一个。
根据本申请的实施例，机构包括MEMS(微机电系统)结构，其中，MEMS结构的每一个位于晶圆支撑销的一个的下方，并且被配置为在晶圆支撑销中的一个中引起垂直移动。
根据本申请的实施例，MEMS结构的每一个被配置为基于施加于其上的电压来改变其体积，并且其体积的改变引起相应的晶圆支撑销的垂直移动。
根据本申请的实施例，MEMS结构的每一个包括MEMS磁致动器。
根据本申请的实施例，晶圆支撑销的每一个包括碳化硅。
上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种用于半导体制造的方法，包括：
将晶圆安装在第一晶圆台上，其中，所述第一晶圆台包括支撑所述晶圆的第一组销，所述第一组销具有在相邻的销之间的第一间距；
在所述晶圆上形成第一组覆盖标记；
将所述晶圆转移到第二晶圆台上，其中，所述第二晶圆台包括在相邻的销之间具有第二间距的第二组销，其中，所述第二组销是可单独垂直移动的，并且所述第二间距小于所述第一间距；以及
移动所述第二组销的一部分，使得所述第二组销的剩余部分支撑所述晶圆，并且所述剩余部分在相邻的销之间具有所述第一间距。
2.根据权利要求1所述的方法，其中，所述第一组覆盖标记中的每一个形成在所述第一组销中的一个的正上方。
3.根据权利要求1所述的方法，其中，所述第一组覆盖标记中的每一个位于所述第二组销的所述剩余部分中的一个的正上方。
4.根据权利要求1所述的方法，还包括：
在所述晶圆上形成第二组覆盖标记，其中，所述第二组覆盖标记中的每一个位于所述第一组覆盖标记的每一个的正上方。
5.根据权利要求1所述的方法，其中，所述第一组销中的每一个固定安装在所述第一晶圆台上。
6.根据权利要求1所述的方法，其中，所述第一组销中的一些在所述第一晶圆台上可移动。
7.一种用于半导体制造的方法，包括：
以晶圆台支撑晶圆，其中，所述晶圆台包括可单独垂直移动的一组销，所述一组销与所述晶圆的第一侧接触；
检测与所述第一侧相对的所述晶圆的第二侧上的非平坦区域；以及
移动所述一组销中的至少一个，以使得所述非平坦区域在所述晶圆的所述第二侧上变得平坦。
8.根据权利要求7所述的方法，其中，所述非平坦区域是在所述晶圆的所述第二侧上的凹陷。
9.根据权利要求8所述的方法，其中，所述移动包括升高在所述凹陷之下的所述一组销中的至少一个的高度。
10.一种晶圆台，包括：
板，其中，所述板的顶面包括大于硅晶圆的尺寸的圆形区域，所述圆形区域具有均匀分布在所述圆形区域的整个区域上的孔；
晶圆支撑销，其中，所述晶圆支撑销的每一个可在所述孔的一个内垂直移动；以及
机构，所述机构位于所述晶圆支撑销之下并且被配置成单独地垂直移动所述晶圆支撑销的每一个。
CN201711292921.XA 2017-09-26 2017-12-08 用于半导体制造的方法以及晶圆台 Active CN109560036B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/716,042 2017-09-26
US15/716,042 US10522385B2 (en) 2017-09-26 2017-09-26 Wafer table with dynamic support pins

Publications (2)

Publication Number Publication Date
CN109560036A true CN109560036A (zh) 2019-04-02
CN109560036B CN109560036B (zh) 2020-12-29

Family

ID=65638057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711292921.XA Active CN109560036B (zh) 2017-09-26 2017-12-08 用于半导体制造的方法以及晶圆台

Country Status (5)

Country Link
US (5) US10522385B2 (zh)
KR (1) KR102101746B1 (zh)
CN (1) CN109560036B (zh)
DE (1) DE102017124093A1 (zh)
TW (1) TWI659495B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450552B2 (en) * 2019-08-01 2022-09-20 Micron Technology, Inc. Methods and apparatus for adjusting surface topography of a substrate support apparatus
JP7256773B2 (ja) * 2020-04-24 2023-04-12 信越化学工業株式会社 平坦性制御方法、塗膜の形成方法、平坦性制御装置、及び塗膜形成装置
JP7438018B2 (ja) 2020-05-11 2024-02-26 東京エレクトロン株式会社 基板載置方法及び基板載置機構
KR102582696B1 (ko) * 2020-06-15 2023-09-26 세메스 주식회사 기판 처리 장치, 리프트 핀 높이 편차 측정 방법 및 컴퓨터 판독 가능한 처리 프로그램을 기록한 기록 매체
JP2023044294A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 接合装置及び接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563684A (en) * 1994-11-30 1996-10-08 Sgs-Thomson Microelectronics, Inc. Adaptive wafer modulator for placing a selected pattern on a semiconductor wafer
US6805338B1 (en) * 2003-06-13 2004-10-19 Lsi Logic Corporation Semiconductor wafer chuck assembly for a semiconductor processing device
CN100490109C (zh) * 2006-03-28 2009-05-20 台湾积体电路制造股份有限公司 平坦度调整系统及可调变针型承载吸盘

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231291A (en) 1989-08-01 1993-07-27 Canon Kabushiki Kaisha Wafer table and exposure apparatus with the same
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
WO2001056074A1 (fr) * 2000-01-28 2001-08-02 Hitachi Tokyo Electronics Co., Ltd. Support de tranche, systeme d'exposition et procede de fabrication de dispositif a semiconducteur
US6534751B2 (en) * 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
JP2002064132A (ja) * 2000-08-22 2002-02-28 Tokyo Electron Ltd 被処理体の受け渡し方法、被処理体の載置機構及びプローブ装置
US6543513B1 (en) 2000-11-27 2003-04-08 Asm Assembly Automation Ltd. Wafer table for die bonding apparatus
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
KR100387525B1 (ko) * 2001-02-05 2003-06-18 삼성전자주식회사 반도체 웨이퍼 위치 상태 감지시스템 및 그 방법
JP3908990B2 (ja) * 2002-07-22 2007-04-25 スピードファム株式会社 局所ドライエッチング方法
US6938505B2 (en) * 2002-08-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Chamber wafer detection
US6895818B2 (en) * 2002-12-20 2005-05-24 Robert Bosch Gmbh Differential in-plane tunneling current sensor
US6817244B2 (en) 2003-01-06 2004-11-16 Honeywell International Inc. Methods and systems for actively controlling movement within MEMS structures
EP1475666A1 (en) 2003-05-06 2004-11-10 ASML Netherlands B.V. Substrate holder for lithographic apparatus
US7749792B2 (en) 2004-06-02 2010-07-06 Carnegie Mellon University Self-assembling MEMS devices having thermal actuation
JP4559801B2 (ja) 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
JP4866582B2 (ja) 2005-09-01 2012-02-01 株式会社ケミトロニクス 圧着機構
JP2007123560A (ja) 2005-10-28 2007-05-17 Toshiba Corp ウェハチャック及び半導体製造方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4795899B2 (ja) 2006-08-31 2011-10-19 東京エレクトロン株式会社 基板載置機構および基板受け渡し方法
KR20080026499A (ko) * 2006-09-20 2008-03-25 캐논 가부시끼가이샤 기판보유장치
US8068208B2 (en) 2006-12-01 2011-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving immersion scanner overlay performance
JP2008171892A (ja) 2007-01-09 2008-07-24 Toyota Motor Corp 半導体ウエハの支持装置
US20080304025A1 (en) 2007-06-08 2008-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for immersion lithography
US8264662B2 (en) 2007-06-18 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. In-line particle detection for immersion lithography
JP5063520B2 (ja) * 2008-08-01 2012-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8652260B2 (en) 2008-08-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for holding semiconductor wafers
US8408262B2 (en) 2009-10-08 2013-04-02 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
ITTO20091042A1 (it) 2009-12-24 2011-06-25 St Microelectronics Srl Giroscopio integrato microelettromeccanico con migliorata struttura di azionamento
EP2544639B1 (en) 2010-03-08 2017-04-26 Abbott Medical Optics Inc. Method for using microelectromechanical systems to generate movement in a phacoemulsification handpiece
US8840754B2 (en) 2010-09-17 2014-09-23 Lam Research Corporation Polar regions for electrostatic de-chucking with lift pins
KR101866622B1 (ko) 2010-12-20 2018-06-11 에베 그룹 에. 탈너 게엠베하 웨이퍼의 장착을 위한 수용 수단
US9134628B2 (en) * 2012-01-13 2015-09-15 Nanya Technology Corporation Overlay mark and application thereof
JP5794194B2 (ja) * 2012-04-19 2015-10-14 東京エレクトロン株式会社 基板処理装置
KR102211380B1 (ko) * 2012-11-30 2021-02-03 가부시키가이샤 니콘 반송 시스템, 노광 장치, 반송 방법, 노광 방법 및 디바이스 제조방법, 및 흡인 장치
US9852905B2 (en) 2014-01-16 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for uniform gas flow in a deposition chamber
KR101539674B1 (ko) 2014-03-07 2015-08-06 심경식 기판 리프트핀 및 기판 처리 장치
US9575415B2 (en) 2014-05-22 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer stage temperature control
JP2016143706A (ja) 2015-01-30 2016-08-08 株式会社東芝 基板保持装置および半導体装置の製造方法
US9570334B2 (en) * 2015-03-31 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for positioning wafer in semiconductor manufacturing fabrication
US10345905B2 (en) * 2015-09-08 2019-07-09 Apple Inc. Electronic devices with deformable displays
US10804821B2 (en) * 2016-11-04 2020-10-13 Advanced Ion Beam Technology, Inc. Apparatus and method for monitoring the relative relationship between the wafer and the chuck

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563684A (en) * 1994-11-30 1996-10-08 Sgs-Thomson Microelectronics, Inc. Adaptive wafer modulator for placing a selected pattern on a semiconductor wafer
US6805338B1 (en) * 2003-06-13 2004-10-19 Lsi Logic Corporation Semiconductor wafer chuck assembly for a semiconductor processing device
CN100490109C (zh) * 2006-03-28 2009-05-20 台湾积体电路制造股份有限公司 平坦度调整系统及可调变针型承载吸盘

Also Published As

Publication number Publication date
US11302566B2 (en) 2022-04-12
US20210035848A1 (en) 2021-02-04
CN109560036B (zh) 2020-12-29
US20190096734A1 (en) 2019-03-28
DE102017124093A1 (de) 2019-03-28
TWI659495B (zh) 2019-05-11
US20190096735A1 (en) 2019-03-28
US11217475B2 (en) 2022-01-04
US10651075B2 (en) 2020-05-12
US10811300B2 (en) 2020-10-20
US10522385B2 (en) 2019-12-31
US20200273741A1 (en) 2020-08-27
TW201916236A (zh) 2019-04-16
KR102101746B1 (ko) 2020-04-21
US20200126839A1 (en) 2020-04-23
KR20190035443A (ko) 2019-04-03

Similar Documents

Publication Publication Date Title
CN109560036A (zh) 用于半导体制造的方法以及晶圆台
US6313567B1 (en) Lithography chuck having piezoelectric elements, and method
JP7212701B2 (ja) デジタルリソグラフィシステムでのマルチ基板処理
KR20170094327A (ko) 기판 겹침 장치 및 기판 겹침 방법
WO2018012300A1 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
KR102611919B1 (ko) 기판 접합 장치, 산출 장치, 기판 접합 방법 및 산출 방법
US20100209826A1 (en) Apparatus for processing photomask, methods of using the same, and methods of processing photomask
JP4672715B2 (ja) 研磨機及びその搬送治具
JP2024045175A (ja) 積層基板の製造方法および製造装置
JPH06510639A (ja) ボンディングによって結合される基板をスタックする方法及び装置
JP2008251944A (ja) 露光装置
US20230162982A1 (en) Bonding apparatus and bonding method
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
KR20220064150A (ko) 웨이퍼의 왜곡보정장치 및 방법
KR101911766B1 (ko) 반도체 기판용 진공 척 및 이를 이용한 검사 대상물의 검사 방법
KR20070020580A (ko) 기판 지지장치
KR20230029248A (ko) 캠 모듈을 이용하여 높이 조절이 가능한 웨이퍼 스테이지 장치
JP2015079812A (ja) 基板保持装置および露光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant