DE102017124093A1 - Wafer-Platte mit dynamischen Trägerstiften - Google Patents

Wafer-Platte mit dynamischen Trägerstiften Download PDF

Info

Publication number
DE102017124093A1
DE102017124093A1 DE102017124093.4A DE102017124093A DE102017124093A1 DE 102017124093 A1 DE102017124093 A1 DE 102017124093A1 DE 102017124093 A DE102017124093 A DE 102017124093A DE 102017124093 A1 DE102017124093 A1 DE 102017124093A1
Authority
DE
Germany
Prior art keywords
wafer
pins
group
plate
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017124093.4A
Other languages
English (en)
Inventor
Chi-Hung Liao
Min-Cheng Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017124093A1 publication Critical patent/DE102017124093A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Ein Verfahren zur Halbleiterherstellung umfasst Anbringen eines Wafers auf einer ersten Wafer-Platte. Die erste Wafer-Platte umfasst eine erste Gruppe von Stiften, welche den Wafer tragen, wobei die erste Gruppe von Stiften einen ersten Mittenabstand zwischen benachbarten Stiften aufweist. Das Verfahren umfasst ferner Bilden einer ersten Gruppe von Ausrichtungsmarkierungen auf dem Wafer und Überführen des Wafers auf eine zweite Wafer-Platte. Die zweite Wafer-Platte umfasst eine zweite Gruppe von Stiften, welche einen zweiten Mittenabstand zwischen benachbarten Stiften aufweist. Die Stifte der zweiten Gruppe von Stiften sind individuell und vertikal bewegbar und der zweite Mittenabstand ist kleiner als der erste Mittenabstand. Das Verfahren umfasst ferner Bewegen eines Teils der zweiten Gruppe von Stiften, so dass ein verbleibender Teil der zweiten Gruppe von Stiften den Wafer trägt und der verbleibende Teil den ersten Mittenabstand zwischen benachbarten Stiften aufweist.

Description

  • HINTERGRUND
  • Die Halbleiter-IC(Integrierte Schaltungen)-Industrie ist exponentiell gewachsen. Technische Fortschritte bei den IC-Materialien und -Designs haben zu Generationen von ICs geführt, wobei jede Generation kleinere und komplexere Schaltungen aufweist als die vorhergehende Generation. Im Verlauf der Entwicklung der ICs ist allgemein die funktionelle Dichte (d.h. die Anzahl verbundener Bauelemente je Chipfläche) gestiegen, während die Geometriegröße (d.h. die kleinste Komponente (oder Leitung), die mit einem Herstellungsverfahren erzeugt werden kann) abgenommen hat. Dieser Verkleinerungsprozess schafft im Allgemeinen Vorteile durch Erhöhung der Produktionseffizienz und Verringerung der damit verbundenen Kosten. Durch eine solche Verkleinerung ist auch die Komplexität der Verarbeitung und Herstellung von ICs gestiegen.
  • Beispielsweise sind durch diesen Verkleinerungsprozess höhere Anforderungen an die Ebenheit einer Wafer-Fläche gestellt worden, da eine relativ geringe Unebenheit (z.B. eine Delle oder ein Höcker) in der Wafer-Fläche zu einer Schicht-Fehlausrichtung oder sogar zu Schaltungsdefekten führen könnte. Wenn die Wafer-Größe steigt (z.B. von 200 mm auf 300 mm), tritt das Problem lokaler Unebenheiten stärker hervor. Durch vorhandene Halbleiter-Herstellungsgeräte und -verfahren wird dieses Problem nicht zufriedenstellend gelöst. Entsprechend sind Verbesserungen auf diesem Gebiet wünschenswert.
  • Figurenliste
  • Erscheinungsformen der vorliegenden Offenbarung sind am besten zu verstehen aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Figuren. Es sei angemerkt, dass gemäß der üblichen Praxis in der Technik verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Verdeutlichung beliebig vergrößert oder verkleinert sein.
    • 1A zeigt eine Draufsicht auf einen Teil einer Wafer-Platte mit individuell bewegbaren Trägerstiften in einigen Ausführungsformen, konstruiert gemäß Erscheinungsformen der vorliegenden Offenbarung.
    • 1B veranschaulicht eine seitliche Querschnittsansicht eines Abschnitts der Wafer-Platte der 1A gemäß einigen Ausführungsformen.
    • 2A, 2B, 2C, 2D und 2E veranschaulichen einen Bewegungsmechanismus der individuell bewegbaren Trägerstifte der Wafer-Platte der 1A bis 1B gemäß einigen Ausführungsformen.
    • 3 veranschaulicht ein beispielhaftes Halbleiter-Herstellungssystem, welches eine Ausführungsform der Wafer-Platte der 1A bis 1B umfasst.
    • 4 zeigt einen Ablaufplan eines Halbleiter-Herstellungsverfahrens gemäß einigen Erscheinungsformen der vorliegenden Offenbarung, bei welchem eine Ausführungsform der Wafer-Platte der 1A bis 1B verwendet wird.
    • 5A, 5B und 5C veranschaulichen einige Operationen des Verfahrens der 4 gemäß einigen Ausführungsformen.
    • 6 zeigt einen Ablaufplan eines anderen Halbleiter-Herstellungsverfahrens gemäß einigen Erscheinungsformen der vorliegenden Offenbarung, bei welchem eine Ausführungsform der Wafer-Platte der 1A bis 1B verwendet wird.
    • 7A, 7B, 8A und veranschaulichen einige Operationen des Verfahrens der 6 gemäß einigen Ausführungsformen.
    • 9 zeigt einen Ablaufplan noch eines anderen Halbleiter-Herstellungsverfahrens gemäß einigen Erscheinungsformen der vorliegenden Offenbarung, bei welchem eine Ausführungsform der Wafer-Platte der 1A bis 1B verwendet wird.
    • 10A und 10B veranschaulichen einige Operationen des Verfahrens der 9 gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Offenbarung werden viele verschiedene Ausführungsformen oder Beispiele für die Realisierung verschiedener Merkmale der Erfindung vorgestellt. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und zweite Merkmal in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, bei welchen zwischen dem ersten und zweiten Merkmal zusätzliche Merkmale gebildet werden, so dass das erste und zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem können in der vorliegenden Offenbarung in den verschiedenen Beispielen Bezugszahlen und/oder -buchstaben wiederholt werden. Diese Wiederholung dient dem Zweck der Vereinfachung und Verdeutlichung und bestimmt als solche keine Beziehung zwischen den beschriebenen verschiedenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin zur Vereinfachung der Beschreibung Begriffe der räumlichen Beziehung wie „unterhalb“, „unter“, „untere“, „über“, „obere“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren veranschaulicht. Die Begriffe der räumlichen Beziehung sollen zusätzlich zu der Orientierung, die in den Figuren abgebildet sind, andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht sein oder andere Orientierungen aufweisen) und die hierin verwendeten Deskriptoren der räumlichen Beziehung können gleichermaßen entsprechend interpretiert werden.
  • Die vorliegende Offenbarung ist allgemein auf Halbleiter-Herstellungsgeräte und -verfahren bezogen und insbesondere auf Wafer-Platten und Verfahren zur Verwendung derselben bezogen. In einer Ausführungsform der vorliegenden Offenbarung ist ein Wafer so gestaltet, dass er Wafer-Trägerstifte aufweist, welche individuell (unabhängig voneinander) und vertikal (senkrecht zu einer darauf getragenen Wafer-Fläche) bewegbar sind. Diese bewegbaren Trägerstifte sind gleichmäßig über einen Bereich der Wafer-Platte verteilt, der größer (oder geringfügig größer) ist als ein Wafer. Der Wafer kann eine Größe von 200 mm, 300 mm, 450 mm oder andere geeignete Größen aufweisen und die Wafer-Platte kann auf eine solche Größe zugeschnitten werden oder für mehrere dieser Größen kompatibel gemacht werden. Jeder der Wafer-Trägerstifte kann mit einer diskreten Stufeneinstellung oder einer kontinuierlichen Höheneinstellung nach oben oder unten bewegt werden. In einem beispielhaften Herstellungsverfahren wird ein Wafer durch die Wafer-Trägerstifte auf der Wafer-Platte getragen, eine Unebenheit auf einer Wafer-Fläche gegenüber den Wafer-Trägerstiften wird erfasst und die Höhe eines oder mehrerer der Wafer-Trägerstifte wird eingestellt, um zu bewirken, dass die Stärke der Unebenheit verringert wird oder diese vollständig verschwindet. Die Unebenheit in der Wafer-Fläche kann durch Teilchenadsorption oder ungleichmäßige Materialverteilung in den Schichten des Wafers bewirkt werden. Im Prinzip ist ein Wafer nicht vollständig steif sondern weist eine gewisse Flexibilität auf. Durch Tragen eines Wafers mit Stiften verschiedener Höhen kann die Fläche des Wafers auf der gegenüberliegenden Seite so eingestellt werden, dass sie der Unebenheit der Fläche entgegenwirkt. In vielen anderen Halbleiter-Herstellungsverfahren kann die erfinderische Wafer-Platte gemäß der vorliegenden Offenbarung Vorteile bringen. Ausführungsformen der Wafer-Platte sowie Verfahren zur Verwendung derselben werden nachstehend weiter erörtert.
  • 1A veranschaulicht eine Draufsicht auf eine Wafer-Platte 10 (auf der linken Seite der Figur), die gemäß Erscheinungsformen der vorliegenden Offenbarung konstruiert ist. 1A veranschaulicht außerdem eine vergrößerte Ansicht von Abschnitten der Wafer-Platte 10 (auf der rechten Seite der Figur). 1B veranschaulicht einen Abschnitt der Wafer-Platte 10 in Querschnittsansicht gemäß einer Ausführungsform. Zusammen Bezug nehmend auf 1A und 1B, umfasst die Wafer-Platte 10 eine Platte 11, welche aus einem steifen Material hergestellt sein kann, wie z.B. Siliziumcarbid (SiC), umfassend kristallines oder polykristallines Siliziumcarbid, keramisches Siliziumcarbid oder oxidfreies keramisches Siliziumcarbid (SiSiC oder SSiC). Eine obere Fläche 12 der Platte 11 umfasst eine kreisförmige Zone (also den kreisförmigen Bereich auf der linken Seite der 1A oder einen Abschnitt davon), welche größer ist als die Größe des Wafers, der von der Wafer-Platte 10 zu tragen ist. Zum Beispiel kann der Durchmesser des Wafers 200 mm, 300 mm oder 450 mm betragen oder er kann andere geeignete Wafer-Größen aufweisen und die kreisförmige Zone weist einen geringfügig größeren Durchmesser auf.
  • Die Wafer-Platte 10 umfasst eine Matrix von Löchern 14, welche gleichmäßig über den gesamten Bereich der kreisförmigen Zone verteilt sind und durch die Platte 11 verlaufen. Innerhalb jedes Lochs 14 ist ein Stift (oder Trägerstift oder Wafer-Trägerstift) 16 angeordnet, welcher nach oben oder unten bewegt werden kann (aus der Papierebene der 1A heraus oder in diese hinein oder entlang der vertikalen Richtung Z der 1B). Die Stifte 16 bilden eine Matrix, welche gleichmäßig über den gesamten Bereich der kreisförmigen Zone verteilt ist. Jeder Stift 16 ist aus einem starren Material hergestellt, wie z.B. Siliziumcarbid (SiC), umfassend kristallines oder polykristallines Siliziumcarbid, keramisches Siliziumcarbid oder oxidfreies keramisches Siliziumcarbid (SiSiC oder SSiC). In einer Ausführungsform sind die Platte 11 und die Stifte 16 aus demselben Material hergestellt. In einer anderen Ausführungsform können die Platte 11 und die Stifte 16 aus unterschiedlichen Materialien hergestellt sein. In der vorliegenden Ausführungsform weisen die Stifte 16 dieselbe Größe auf mit einem Durchmesser D, der in verschiedenen Ausführungsformen von weniger als einem Mikrometer bis zu wenigen Millimetern reichen kann. Die Stifte 16 weisen einen Mittenabstand P auf, welcher von geringfügig größer als D bis zu einem kleinen Vielfachen von D reichen kann.
  • Weiter Bezug nehmend auf 1A, umfasst die Wafer-Platte 10 ferner mehrere Ansauglöcher 15 durch die Platte 11. In der vorliegenden Ausführungsform ist die Anzahl der Ansauglöcher 15 viel kleiner als die Anzahl der Stifte 16. Die Ansauglöcher 15 sind an ausgewählten Stellen der Wafer-Platte 10 und zwischen den Löchern 14 angeordnet. Ferner weisen die Ansauglöcher 15 in der vorliegenden Ausführungsform eine geringere Größe auf als die Löcher 14. Die Ansauglöcher 15 werden von einem Vakuumansaugsystem genutzt, welches eine abwärts gerichtete Saugkraft auf einen Wafer erzeugt, der von den Stiften 16 getragen wird. Das Vakuumsystem und die Stifte 16 halten zusammenwirkend den Wafer stabil in Position.
  • Bezug nehmend auf 1B, umfasst die Wafer-Platte 10 ferner eine weitere Platte 13 unterhalb der Platte 11. Die Platten 11 und 13 können in einigen Ausführungsformen verbunden sein oder sogar zu einer Struktur vereinigt sein. Alternativ sind die Platten 11 und 13 getrennte Platten. Die Platte 13 umfasst einen Mechanismus 18 unterhalb jedes Stifts 16. Der Mechanismus 18 und der entsprechende Stift 16 sind durch ein Verbindungsglied 20 verbunden. In einigen Ausführungsformen ist der Mechanismus 18 ohne das Verbindungsglied 20 direkt mit dem entsprechenden Stift 16 verbunden. Der Mechanismus 18 ist so zu betreiben, dass er eine vertikale Bewegung erzeugt, die anschließend direkt oder über das Verbindungsglied 20 auf den Stift 16 übertragen wird. In einer Ausführungsform umfasst der Mechanismus 18 eine Struktur eines MEMS (mikroelektromechanisches System), welche diese vertikale Bewegung erzeugen kann. Zum Beispiel kann es sich bei der MEMS-Struktur um einen elektrischen MEMS-Aktuator, einen magnetischen MEMS-Aktuator, einen thermischen MEMS-Aktuator oder andere typen einer MEMS-Struktur handeln. Die Wafer-Platte 10 kann eine Steuerung (nicht dargestellt) umfassen, welche so zu betreiben ist, dass sie die verschiedenen Mechanismen 18 steuert, auf der Grundlage einer eingegebenen Steuerdatei die Stifte 16 anzuheben oder abzusenken.
  • 2A bis 2E veranschaulichen einen Bewegungsmechanismus eines der individuell bewegbaren Stifte 16, angetrieben durch eine MEMS-Struktur 18, welche ihr Volumen auf der Grundlage einer daran angelegten Spannung ändert. 2A veranschaulicht einen Ablaufplan eines Verfahrens 30 zum Einstellen der Höhe eines Stifts 16. Das Verfahren 30 umfasst eine Operation 32 zum Anlegen von Spannung oder Strom an die MEMS-Struktur 18, wodurch eine Bewegung in der MEMS-Struktur 18 und dem Stift 16 erzeugt wird. Das Verfahren 30 umfasst auch eine Operation 34 zum Erfassen der Ebenheit (oder Unebenheit) in einer Wafer-Fläche, die von dem Stift 16 getragen wird. Das Verfahren 30 umfasst ferner eine Rückführschleife von der Operation 34 zu der Operation 32. 2B bis 2E veranschaulichen eine Bewegung des Stifts 16 als ein Ergebnis der Volumenänderung in der MEMS-Struktur 18. Das Verfahren 30 wird nachstehend in Verbindung mit 2B bis 2E weiter erörtert.
  • In der Operation 32 wird an die MEMS-Struktur 18 eine Spannung oder ein Strom angelegt (z.B. durch eine nicht dargestellte Steuerung), um zu bewirken, dass sich ihr Volumen von ihrem Zustand in 2B auf ihren Zustand in 2C vergrößert. Hierdurch wird bewirkt, dass sich der Stift 16 vertikal nach oben bewegt. In der Operation 34 wird die Ebenheit einer Wafer-Fläche erfasst, die von der Wafer-Platte 10 getragen wird (z.B. durch optische Sensoren oder Glättungssensoren). Dann wird die Flächenunebenheit zu der Operation 32 zurückgeführt, um die an die MEMS-Struktur 18 angelegte Spannung oder den Strom einzustellen (zu erhöhen oder zu verringern). Die Einstellung der Spannung oder des Stroms bewirkt, dass sich das Volumen der MEMS-Struktur 18 entweder vergrößert (so wie in 2D veranschaulicht) oder verkleinert (so wie in 2E veranschaulicht). In einer Ausführungsform wird durch eine Erhöhung der Spannung oder des Stroms an der MEMS-Struktur 18 ihr Volumen vergrößert und durch eine Verringerung der Spannung oder des Stroms an der MEMS-Struktur 18 ihr Volumen verkleinert. In einer alternativen Ausführungsform wird durch eine Erhöhung der Spannung oder des Stroms an der MEMS-Struktur 18 ihr Volumen verkleinert und durch eine Verringerung der Spannung oder des Stroms an der MEMS-Struktur 18 ihr Volumen vergrößert. Eine beliebige der beiden Ausführungsformen kann für die Wafer-Platte 10 verwendet werden, um die vertikale Bewegung der Stifte 16 zu erzeugen.
  • 3 veranschaulicht ein System 40 zur Wafer-Herstellung, bei welchem die Wafer-Platte 10 mit individuell und vertikal bewegbaren Trägerstiften 16 gemäß einer Ausführungsform verwendet wird. Bezug nehmend auf 3, umfasst das System 40 eine Prozesskammer 50, wobei die Wafer-Platte 10 die Stifte 16 innerhalb der Prozesskammer 50 aufweist, einen Bewegungsmechanismus 60, der mit der Wafer-Platte 10 verbunden ist, und einen oder mehrere optische Sensoren 62. 3 veranschaulicht ferner einen von den Stiften 16 innerhalb der Prozesskammer 50 getragenen Wafer 70. Der Wafer 70 weist eine erste Fläche 72 und eine zweite Fläche 74 auf, wobei die zweite Fläche 74 von den Stiften 16 kontaktiert wird. Das System 40 kann ferner ein Vakuumansaugsystem (nicht dargestellt) umfassen, welches durch die Ansauglöcher 15 auf der Wafer-Platte 10 (vgl. 1A) eine abwärts gerichtete Saugkraft auf die Fläche 74 erzeugt. Die abwärts gerichtete Saugkraft und die aufwärts gerichtete Tragkraft durch die Stifte 16 halten zusammen den Wafer in Position.
  • Die Prozesskammer 50 kann zur Duchführung einer oder mehrerer Photolithographie-Operationen an dem Wafer 70 verwendet werden, z.B. Beschichten mit Photoresist, Bestrahlen des Photoresists, Abscheidung von Material, Ätzen von Material, Epitaxie und andere geeignete Operationen. Der Bewegungsmechanismus 60 ist so zu betreiben, dass die Wafer-Platte 10 und der darauf befestigte Wafer 70 in verschiedenen Bewegungsmodi, z.B. Drehen, seitliche (oder horizontale) Bewegung und/oder vertikale Bewegung bewegt werden. Die optischen Sensoren 62 können die Glättungssensoren sein, die von herkömmlichen Photolithographie-Scannern eingesetzt werden. In der vorliegenden Ausführungsform sind die optischen Sensoren so zu betreiben, dass sie die Ebenheit (oder Unebenheit) der Wafer-Fläche 72 erfassen. Das System 40 umfasst ferner eine Steuerung 80. In einer Ausführungsform ist die Steuerung 80 so zu betreiben, dass sie mit den optischen Sensoren 62 kommuniziert, um die Daten über die Ebenheit der Wafer-Fläche 72 zu erhalten. Die Steuerung 80 ist ferner so zu betreiben, dass sie mit der Wafer-Platte 10 kommuniziert, um die Höhe jedes individuellen Stifts 16 einzustellen. In einer Ausführungsform kann das System 40 das Verfahren 30 der 2A realisieren, wobei die Rückführschleife in 2A durch die Steuerung 80 realisiert werden kann. In einer Ausführungsform kann die Steuerung 80 als ein Computer mit darauf ablaufender Software realisiert werden. Beispielsweise kann die Steuerung 80 einen Mikroprozessor, eine Eingabevorrichtung, eine Speichervorrichtung und eine Kommunikationsvorrichtung umfassen, die durch einen oder mehrere Busse miteinander verbunden sind; und kann Software-Befehle zum Zugreifen auf Daten von den optischen Sensoren 62 und zum Ausgeben von Befehlen an die Wafer-Platte 10 oder direkten Steuern der Stifte auf der Wafer-Platte 10 ausführen.
  • 4 veranschaulicht einen Ablaufplan eines Verfahrens 100 zum Herstellen eines oder mehrerer Wafer gemäß einigen Erscheinungsformen der vorliegenden Offenbarung. Bei dem Verfahren 100 wird die Fähigkeit der Wafer-Platte 10 genutzt, um die Wafer-Ausbeute zu verbessern. In einem kurzen Überblick umfasst das Verfahren 100 eine Operation 102 zum Anbringen eines Wafers auf einer ersten Wafer-Platte mit einem ersten Stiftmittenabstand, eine Operation 104 zum Bilden einer ersten Gruppe von Ausrichtungsmarkierungen auf dem Wafer, eine Operation 106 zum Überführen des Wafers auf eine zweite Wafer-Platte mit dynamischen Trägerstiften, eine Operation 108 zum Bewegen der dynamischen Trägerstifte auf der zweiten Wafer-Platte, um eine Übereinstimmung mit dem ersten Stiftmittenabstand zu erhalten, und eine Operation 110 zum Bilden einer zweiten Gruppe von Ausrichtungsmarkierungen auf dem Wafer. Das Verfahren 100 ist lediglich ein Beispiel und soll die vorliegende Offenbarung nicht weitergehend beschränken, als in den Patentansprüchen ausdrücklich angegeben. Vor, während und nach dem Verfahren 100 können zusätzliche Operationen vorgesehen sein und in weiteren Ausführungsformen des Verfahrens können einige der beschriebenen Operationen ersetzt, weggelassen oder in anderer Reihenfolge ausgeführt werden. Das Verfahren 100 wird nachstehend in Verbindung mit 5A bis 5C weiter beschrieben.
  • In der Operation 102 wird bei dem Verfahren 100 (4) ein Wafer 70 auf einer Wafer-Platte 10' angebracht, wie in 5A veranschaulicht. Die Wafer-Platte 10' kann in einer Prozesskammer (nicht dargestellt) angeordnet sein. Die Wafer-Platte 10' umfasst mehrere Wafer-Trägerstifte 17, welche einen Stiftmittenabstand X aufweisen. In einer Ausführungsform sind die Wafer-Trägerstifte 17 auf der Wafer-Platte 10' fixiert (z.B. fest installiert). Mit anderen Worten, die Wafer-Trägerstifte 17 sind nicht bewegbar. In einer alternativen Ausführungsform sind die Wafer-Trägerstifte 17 vertikal auf der Wafer-Platte 10' bewegbar, ähnlich wie die Wafer-Trägerstifte 16 auf der Wafer-Platte 10. Der Wafer 70 kann einen Durchmesser von 200 mm, 300 mm, 450 mm oder eine andere geeignete Größe aufweisen. Der Wafer 70 umfasst eine oder mehrere Schichten eines Materials oder einer Zusammensetzung. In einigen Ausführungsformen umfasst der Wafer 70 einen elementaren Halbleiter wie Silizium oder Germanium; einen Verbindungshalbleiter wie Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Galliumnitrid und Indiumphosphid oder einen Legierungshalbleiter wie Siliziumgermaniumcarbid, Galliumarsenphosphid und Galliumindiumphosphid. Der Wafer 70 kann auch Nicht-Halbleitermaterialien umfassen, z.B. Kalk-Natron-Glas, Quarzglas, Calciumfluorid (CaF2), Metallschichten und/oder andere geeignete Materialien. Der Wafer 70 kann ein Silizium-auf-Isolator(Silicon-On-Insulator, SOI)-Substrat umfassen, zur Leistungsverbesserung verformt und/oder verspannt sein, epitaxiale Zonen umfassen, Isolationszonen umfassen, dotierte Zonen umfassen und/oder andere geeignete Merkmale und Schichten umfassen.
  • Der Wafer 70 weist eine erste Fläche 72 und eine zweite Fläche 74 auf, wobei die Stifte 17 die zweite Fläche 74 kontaktieren. Der Wafer 70 ist nicht vollständig steif und weist eine gewisse Flexibilität auf. Wie in 5A veranschaulicht, zeigt die Wafer-Fläche 72, sobald sie von den Stiften 17 getragen wird, einige Höcker und Dellen (oder Grate und Täler) dadurch, dass die Stifte 17 nach oben drücken und die Vakuumsaugkraft nach unten zieht. Insbesondere befinden sich die Höcker direkt über den Stiften 17 und die Dellen befinden sich über dem Raum zwischen den Stiften 17.
  • In der Operation 102 wird bei dem Verfahren 100 (4) in einer oder mehreren Materialschichten des Wafers 70 eine Gruppe von Ausrichtungsmarkierungen 76 gebildet. Dies kann eine Vielfalt von Lithographieverfahren umfassen, wie z.B. Beschichten mit Resist, Bestrahlen des Resists, Entwickeln des Resists, Abscheidung von Material, Ätzen und Planarisieren. Die Ausrichtungsmarkierungen 76 werden zum Messen von Überlagerungsfehlern zwischen zwei Schichten auf dem Wafer verwendet. Die Ausrichtungsmarkierungen 76 können in einer Zellenzone oder einer Ritzlinienzone des Wafers 70 angeordnet werden. Die Ausrichtungsmarkierungen 76 können auf Reflexion oder auf Diffraktion basieren und können eine beliebige geeignete Größe, Form und Konfiguration aufweisen, z.B. Kasten in Kasten, Rahmen in Rahmen, Kreuz in Kasten, Kasten in Balken, Balken in Balken und Diffraktionsgitter. In der vorliegenden Ausführungsform wird jede der Ausrichtungsmarkierungen 76 direkt über einem Stift 17 gebildet, wobei ihre geometrische Mittellinie mit der geometrischen Mittellinie des entsprechenden Stifts 17 in Ausrichtung gebracht wird, wie in 5A veranschaulicht. Es sei angemerkt, dass zur Vereinfachung 5A die Ausrichtungsmarkierung 76 veranschaulicht, ohne dass in derselben Schicht wie der der Ausrichtungsmarkierung 76 andere Merkmale (z.B. dotierte Zonen, Gates, Kontakte, Verbindungen, Isolation usw.) dargestellt werden. Die Positionierung der Ausrichtungsmarkierungen 76 direkt über den Stiften 17 kann wichtig sein zur Verringerung der Fehlausrichtung zwischen Schichten und zur Verringerung der Menge an Wafer-Ausschuss aufgrund übermäßiger Überlagerungsfehler.
  • In der Operation 106 wird bei dem Verfahren 100 (4) der Wafer 70 auf eine zweite Wafer-Platte mit dynamischen Trägerstiften überführt, welche eine Ausführungsform der Wafer-Platte 10 ist, wie in 5B veranschaulicht. Es sei angemerkt, dass die zweite Wafer-Platte (hierin im Folgenden die Wafer-Platte 10) in einer anderen Prozesskammer als die Wafer-Platte 10' angeordnet sein kann. Die zwei Prozesskammern können zum Abscheiden verschiedener Schichten auf dem Wafer 70 verwendet werden. Die dynamischen Trägerstifte 16 der Wafer-Platte 10 weisen einen zweiten Stiftmittenabstand Y auf, welcher kleiner ist als der Stiftmittenabstand X. Da die Wafer-Platten 10' und 10 unterschiedliche Stiftmittenabstände aufweisen, zeigt die Wafer-Fläche 72, wenn sie von der Wafer-Platte 10 getragen werden, andere Grate und Täler, als wenn sie von der Wafer-Platte 10' getragen werden. Insbesondere sind möglicherweise die Ausrichtungsmarkierungen 76, welche so gebildet werden, dass sie mit den Stiften 17 in Ausrichtung gebracht werden, nicht mit den Stiften 16 in Ausrichtung gebracht. Wenn die Stifte 16 nicht dynamisch bewegbar wären, hätte eine solche Fehlausrichtung zwischen den Ausrichtungsmarkierungen 76 und den Stiften 16 bewirkt, dass folgende Ausrichtungsmarkierungen von den Ausrichtungsmarkierungen 76 versetzt sind. Außerdem bewirkt die Fehlausrichtung zwischen den Ausrichtungsmarkierungen 76 und den Stiften 16, dass die Ausrichtungsmarkierungen 76 schräggestellt sind, wodurch es schwierig wird, anschließende Ausrichtungsmarkierungen mit den Ausrichtungsmarkierungen 76 in Ausrichtung zu bringen. Jedoch lösen die dynamisch bewegbaren Stifte 16 gemäß der vorliegenden Offenbarung das obige Problem, wie nachstehend erörtert.
  • In der Operation 108 werden bei dem Verfahren 100 (4) die individuell bewegbaren Stifte 16 so bewegt, dass der Stiftmittenabstand auf der Wafer-Platte 10 im Wesentlichen mit dem Stiftmittenabstand X übereinstimmt, wie in 5C veranschaulicht. Bezug nehmend auf 5C, wird bei dem Verfahren 100 eine Teilgruppe der Stifte 16 so abgesenkt, dass ein verbleibender Teil der Stifte 16, welche den Wafer 70 tragen, den Stiftabstand X zwischen benachbarten Stiften aufweist. In einer Ausführungsform werden bei dem Verfahren 100 Stiftpläne der Wafer-Platten 10' und 10 zum Entscheiden verwendet, welche Stifte 16 abzusenken sind. In einer anderen Ausführungsform werden bei dem Verfahren 100 eine oder mehrere Ausrichtungsmarkierungen 76 überwacht, während die Stifte eingestellt werden, so dass die Form und Orientierung der einen oder mehreren Ausrichtungsmarkierungen 76 mit einer vorgegebenen Form und Orientierung übereinstimmen. In einer Ausführungsform werden bei dem Verfahren 100 die dynamischen Trägerstifte 16 unter Verwendung einer in die Wafer-Platte 10 eingebauten Steuerung oder einer externen Steuerung bewegt, z.B. der Steuerung 80 (3).
  • In der Operation 110 wird bei dem Verfahren 100 (4) auf einer oder mehreren Materialschichten in dem Wafer 70 eine zweite Gruppe von Ausrichtungsmarkierungen 78 gebildet. Dies kann eine Vielfalt von Lithographieverfahren umfassen, wie z.B. Beschichten mit Resist, Bestrahlen des Resists, Entwickeln des Resists, Abscheidung von Material, Ätzen und Planarisieren. Die Ausrichtungsmarkierungen 78 werden direkt über den Ausrichtungsmarkierungen 76 angeordnet. In der vorliegenden Ausführungsform werden die Ausrichtungsmarkierungen 76 und 78 vertikal mit den Stiften 16 in Ausrichtung gebracht, wodurch vorteilhafterweise Überlagerungsfehler verringert werden und die Wafer-Ausbeute erhöht wird. Wie aus der obigen Beschreibung zu sehen ist, ist ein Vorteil der Wafer-Platte 10, dass sie für eine Arbeit mit anderen Wafer-Platten angepasst werden kann, um Überlagerungsfehler zu verringern, wenn ein Wafer auf die Wafer-Platte 10 überführt wird.
  • 6 veranschaulicht einen Ablaufplan eines Verfahrens 200 zum Herstellen eines oder mehrerer Wafer gemäß Erscheinungsformen der vorliegenden Offenbarung, welche eine andere Anwendung der Wafer-Platte 10 zur Erhöhung der Wafer-Ausbeute zeigen. In einem kurzen Überblick umfasst das Verfahren 200 eine Operation 202 zum Tragen eines Wafers mit einer Wafer-Platte mit dynamischen Trägerstiften, eine Operation 204 zum Erfassen unebener Bereiche (oder einer Unebenheit) auf dem Wafer, eine Operation 206 zum Bewegen der dynamischen Trägerstifte auf der Wafer-Platte zum Beseitigen oder Verringern der Unebenheit und eine Operation 208 zum Bilden einer Schicht auf dem Wafer. Das Verfahren 200 ist lediglich ein Beispiel und soll die vorliegende Offenbarung nicht weitergehend beschränken, als in den Patentansprüchen ausdrücklich angegeben. Vor, während und nach dem Verfahren 200 können zusätzliche Operationen vorgesehen sein und in weiteren Ausführungsformen des Verfahrens können einige der beschriebenen Operationen ersetzt, weggelassen oder in anderer Reihenfolge ausgeführt werden. Das Verfahren 200 wird nachstehend in Verbindung mit 7A bis 7B und 8A bis 8B weiter beschrieben.
  • In der Operation 202 wird bei dem Verfahren 200 (6) ein Wafer 70 mit der Wafer-Platte 10 mit individuell und vertikal bewegbaren Stiften 16 getragen, wie in 7A und 8A veranschaulicht. Die Wafer-Platte 10 und der Wafer 70 können in einer Prozesskammer angeordnet sein, wie z.B. der Prozesskammer 50 ( 3). Der Wafer 70 weist eine obere Fläche 72 und eine untere Fläche 74 auf. Die Stifte 16 kontaktieren die untere Fläche 74. In der vorliegenden Ausführungsform zeigt die obere Fläche 72, sobald sie von der Wafer-Platte 10 getragen wird, eine gewisse Unebenheit in einigen Bereichen 73 des Wafers 70 (unebene Bereiche 73). In einer Ausführungsform kann die Unebenheit durch Verunreinigung verursacht werden, z.B. Fremdteilchen oder chemische Rückstände, die auf der unteren Fläche 74 oder auf der Wafer-Platte 10 adsorbiert werden, wie in 7A veranschaulicht. In einer anderen Ausführungsform kann die Unebenheit durch eine uneinheitliche Dicke in verschiedenen Schichten des Wafers 70 verursacht werden, wie in 8A veranschaulicht. Wenn beispielsweise Material(ein) auf dem Wafer 70 abgeschieden wird (werden), ist die Materialverteilung möglicherweise nicht ideal flach, was zu Höckern und/oder dellen in der oberen Fläche 72 führt. Wenn man nicht richtig mit ihr umgeht, kann die Unebenheit bewirken, dass folgende Schichten fehlausgerichtet sind oder folgende Elemente geneigt sind, wodurch Produktionsfehler bewirkt werden. Wie in 7A und 8A veranschaulicht, kann die Unebenheit bewirken, dass die Ausrichtungsmarkierung 76 geneigt oder schräg gestellt ist, wodurch es schwierig wird, folgende Schichten mit der aktuellen Schicht in Ausrichtung zu bringen.
  • In der Operation 204 werden bei dem Verfahren 200 (6) die unebenen Bereiche 73 auf der oberen Fläche 72 erfasst. Dies kann durch optische Sensoren oder Glättungssensoren erfolgen, wie z.B. den optischen Sensoren 62 (3). In einer Ausführungsform kann bei dem Verfahren 200 die gesamte Fläche 72 abgetastet werden und es können die Koordinaten, Standflächengrößen und die Größen der Höcker und Dellen auf der Fläche 72 verfolgt werden. Die erfasste Unebenheit kann einer Steuerung oder einem Computer, wie z.B. der Steuerung 80 (3), in einem geeigneten Dateiformat, z.B. einer Textdatei oder einer Bilddatei, übermittelt werden.
  • In der Operation 206 werden bei dem Verfahren 200 (6) die Stifte 16 auf der Grundlage der erfassten Unebenheit so bewegt, dass die Unebenheit in der Fläche 72 in ihrer Stärke verringert werden oder vollständig verschwinden kann. Wenn beispielsweise die Unebenheit ein Höcker in der Fläche 72 ist, kann durch das Verfahren 200 die Höhe eines oder mehrerer Stifte 16 unter dem Höcker verringert werden, um zu bewirken, dass der Höcker in der Fläche 72 verschwindet, wie in 7B und 8B veranschaulicht. Wenn in einem anderen Beispiel die Unebenheit eine Delle in der Fläche 72 ist, kann durch das Verfahren 200 die Höhe eines oder mehrerer Stifte 16 unter der Delle vergrößert werden. In einer Ausführungsform können bei dem Verfahren 200 die Operationen 204 und 206 wiederholt durchgeführt werden. Wenn beispielsweise in der Operation 206 ein Stiftbewegungsdurchgang auf der Grundlage einer zuvor gemessenen Flächenunebenheit abgeschlossen worden ist, kann das Verfahren 200 zu der Operation 204 zurückkehren, um eine weitere Unebenheitsmessung oder -erfassung auf der Fläche 72 durchzuführen. Anschließend wird die neu gemessene Unebenheit verwendet, um die Stifte 16 in der Operation 16 weiter anzupassen. In einigen Ausführungsformen können bei dem Verfahren 200 die Operationen 204 und 206 in mehreren Durchgängen wiederholt werden, bis die Unebenheit in der Fläche 72 kleiner als ein Schwellenwert ist.
  • In der Operation 208 wird bei dem Verfahren 200 (6) eine Schicht auf dem Wafer 70 gebildet, insbesondere auf der Fläche 72. Zum Beispiel kann die Operation 208 innerhalb der Prozesskammer 50 (3) durchgeführt werden. Da die Fläche 72 durch die Operationen 204 und 206 ebener gemacht worden ist, wird es einfacher, diese Schicht mit der vorhergehenden Schicht in Ausrichtung zu bringen (d.h. die Ausrichtungsmarkierungen in den beiden Schichten sind in Ausrichtung gebracht), wodurch die Ausbeute des Wafers 70 vorteilhafterweise verbessert wird. In dem Verfahren können die Operationen 204, 206 und 208 wiederholt werden, um mehrere Schichten über dem Wafer 70 zu bilden.
  • 9 veranschaulicht einen Ablaufplan eines weiteren Verfahrens 300, bei welchem die erfinderische Wafer-Platte mit dynamisch einstellbaren Stiften gemäß der vorliegenden Offenbarung verwendet wird. Anders als beim Verfahren 200, wobei die Unebenheit auf einem Wafer gemessen wird und die Stifte eingestellt werden, um der gemessenen Unebenheit entgegenzuwirken, werden bei dem Verfahren 300 die Stifte präventiv auf der Grundlage von Elementen in einer Schicht bewegt, die über einem Wafer zu bilden ist. Mit anderen Worten, bei dem Verfahren 300 wird ein Stiftbewegungsschema entsprechend der nächsten Schicht erzeugt, die auf dem Wafer zu bilden ist, und die Stifte werden entsprechend bewegt. In einigen Ausführungsformen können die Verfahren 200 und 300 durch dasselbe System zusammen realisiert werden, um die Wafer-Ausbeute zu verbessern. Das Verfahren 300 umfasst die Operationen 302, 304, 306, 308, 310, 312 und 314, welche nachstehend weiter erörtert werden. Das Verfahren 300 ist lediglich ein Beispiel und soll die vorliegende Offenbarung nicht weitergehend beschränken, als in den Patentansprüchen ausdrücklich angegeben. Vor, während und nach dem Verfahren 300 können zusätzliche Operationen vorgesehen sein und in weiteren Ausführungsformen des Verfahrens können einige der beschriebenen Operationen ersetzt, weggelassen oder in anderer Reihenfolge ausgeführt werden.
  • In der Operation 302 wird bei dem Verfahren 300 (9) eine Wafer-Platte mit dynamischen Trägerstiften bereitgestellt, wie z.B. die Wafer-Platte 10 mit den dynamisch einstellbaren Trägerstiften 16. Die Wafer-Platte 10 kann in einer Prozesskammer angeordnet sein, z.B. der Prozesskammer 50 (3). In der Operation 304 wird bei dem Verfahren 300 auf Daten einer Schicht zugegriffen, die auf dem Wafer zu bilden ist. Dies kann durch eine Steuerung oder einen Computer erfolgen, wie z.B. die Steuerung 80 (3).
  • In der Operation 306 werden bei dem Verfahren 300 Elemente der Schicht identifiziert, welche von der relativ stärkeren Unterstützung durch die Wafer-Platte als bei anderen Elementen in derselben Schicht profitieren. Beispielsweise können die identifizierten Elemente eine niedrigere Toleranz für Überlagerungsfehler aufweisen als andere Elemente in derselben Schicht. Beispielsweise können die identifizierten Elemente vertikale Metallelemente (z.B. das Metallelement 92 in 10A und 10B) umfassen, welche dazu neigen können, zusammenzufallen oder sich zu neigen, wenn sie nicht stark direkt von unten unterstützt werden. In einem anderen Beispiel können die identifizierten Elemente Ausrichtungsmarkierungen (z.B. die Ausrichtungsmarkierungen 76 in 10A und 10B) umfassen. Wie oben erörtert, kann eine Fehlausrichtung zwischen Ausrichtungsmarkierungen (Überlagerungsfehler) die Wafer-Ausbeute verringern. In noch einem anderen Beispiel können die identifizierten Elemente relativ schwerere Schaltungselemente (z.B. das Schaltungselement 94 in 10A und die Schaltungselemente 96 und 98 in 10B) umfassen. In einer Ausführungsform kann die Operation 306 durch eine Steuerung oder einen Computer realisiert werden, wie z.B. die Steuerung 80 (3).
  • In der Operation 308 wird bei dem Verfahren 300 (9) ein Schema zum Bewegen der Stifte 16 auf der Wafer-Platte 10 („Stiftbewegungsschema“) bestimmt. In einer Ausführungsform wird das Stiftbewegungsschema auf der Grundlage von Koordinaten der identifizierten Elemente, der Größe der Stifte 16, des Stiftmittenabstands auf der Wafer-Platte 10 und/oder anderen Informationen erzeugt. In dem Stiftbewegungsschema ist niedergelegt, welche Stifte 16 anzuheben sind und welche Stifte 16 abzusenken sind. In einer Ausführungsform kann die Operation 308 durch eine Steuerung oder einen Computer realisiert werden, wie z.B. die Steuerung 80 (3).
  • In der Operation 310 werden bei dem Verfahren 300 (9) die Stifte 16 auf der Grundlage des Stiftbewegungsschemas bewegt. Dies kann durch eine Steuerung oder einen Computer erfolgen, wie z.B. die Steuerung 80 (3) oder eine Steuerung (nicht dargestellt), die in die Wafer-Platte 10 eingebaut ist.
  • In der Operation 312 wird bei dem Verfahren 300 (9) der Wafer (Wafer 70) auf der Wafer-Platte 10 angebracht, wie in 10A und 10B veranschaulicht, wo durch die Operation 310 eine Teilgruppe der Stifte 16 angehoben worden sein kann und eine andere Teilgruppe der Stifte 16 abgesenkt worden sein kann.
  • In der Operation 314 wird bei dem Verfahren 300 (9) die Schicht auf dem Wafer 70 gebildet, wie in 10A und 10B veranschaulicht, wobei die Elemente, die in der Operation 306 identifiziert werden, direkt über der angehobenen Teilgruppe der Stifte 16 gebildet werden. Da diese Elemente direkt von den Stiften 16 unterstützt werden, erhält der Wafer 70 eine stabile Unterstützung durch die Wafer-Platte 10 während der verschiedenen Verfahren zum Bilden der Elemente.
  • Ohne darauf beschränkt sein zu wollen, können eine oder mehrere Ausführungsformen der vorliegenden Offenbarung viele Vorteile für die Wafer-Herstellung bringen. In einer Ausführungsform wird eine Wafer-Platte so gestaltet, dass sie individuell und vertikal bewegbare Stifte aufweist, welche gleichmäßig über einen gesamten Bereich verteilt sind, der größer oder gleich einem Wafer ist, der von der Wafer-Platte getragen wird. Die bewegbaren Stifte können dynamisch so eingestellt werden, dass sie mit einem Trägerstift-Mittenabstand einer anderen Wafer-Platte übereinstimmen, um einer Flächenunebenheit in dem Wafer entgegenzuwirken, und dass sie selektiv bestimmte Elemente in dem Wafer unterstützen, z.B. Ausrichtungsmarkierungen. Bei Verwendung der Wafer-Platte der vorliegenden Erfindung kann ein Halbleiter-Hersteller eine ebene Fläche in einem Wafer sicherstellen, wodurch eine Fehlausrichtung zwischen Schichten verringert wird, die nacheinander auf dem Wafer gebildet werden.
  • In einer beispielhaften Ausführungsform betrifft die vorliegende Offenbarung ein Verfahren zur Halbleiterherstellung. Das Verfahren umfasst Anbringen eines Wafers auf einer ersten Wafer-Platte, wobei die erste Wafer-Platte eine erste Gruppe von Stiften umfasst, welche den Wafer tragen, wobei die erste Gruppe von Stiften einen ersten Mittenabstand zwischen benachbarten Stiften aufweist. Das Verfahren umfasst ferner Bilden einer ersten Gruppe von Ausrichtungsmarkierungen auf dem Wafer und Überführen des Wafers auf eine zweite Wafer-Platte. Die zweite Wafer-Platte umfasst eine zweite Gruppe von Stiften, welche einen zweiten Mittenabstand zwischen benachbarten Stiften aufweist. Die Stifte der zweiten Gruppe von Stiften sind individuell und vertikal bewegbar. Der zweite Mittenabstand ist kleiner als der erste Mittenabstand. Das Verfahren umfasst ferner Bewegen eines Teils der zweiten Gruppe von Stiften, so dass ein verbleibender Teil der zweiten Gruppe von Stiften den Wafer trägt und der verbleibende Teil den ersten Mittenabstand zwischen benachbarten Stiften aufweist.
  • In einer Ausführungsform des Verfahrens wird jede Ausrichtungsmarkierung der ersten Gruppe von Ausrichtungsmarkierungen direkt über einem Stift der ersten Gruppe von Stiften gebildet. In einer anderen Ausführungsform wird jede Ausrichtungsmarkierung der ersten Gruppe von Ausrichtungsmarkierungen direkt über einem Stift des verbleibenden Teils der zweiten Gruppe von Stiften gebildet.
  • In einer Ausführungsform umfasst das Verfahren ferner Bilden einer zweiten Gruppe von Ausrichtungsmarkierungen auf dem Wafer, wobei jede Ausrichtungsmarkierung der zweiten Gruppe von Ausrichtungsmarkierungen direkt über einer jeweiligen Ausrichtungsmarkierung der ersten Gruppe von Ausrichtungsmarkierungen gebildet wird. In einer anderen Ausführungsform des Verfahrens wird jeder Stift der ersten Gruppe von Stiften fest auf der ersten Wafer-Platte installiert. In noch einer anderen Ausführungsform des Verfahrens sind einige Stifte der ersten Gruppe von Stiften auf der ersten Wafer-Platte bewegbar.
  • In einer anderen beispielhaften Erscheinungsform betrifft die vorliegende Offenbarung ein Verfahren zur Halbleiterherstellung. Das Verfahren umfasst Tragen eines Wafers mit einer Wafer-Platte, wobei die Wafer-Platte eine Gruppe von Stiften umfasst, welche individuell und vertikal bewegbar sind, wobei die Gruppe von Stiften eine erste Seite des Wafers kontaktiert. Das Verfahren umfasst ferner Erfassen eines unebenen Bereichs auf einer zweiten Seite des Wafers gegenüber der ersten Seite und Bewegen mindestens eines Stifts der Gruppe von Stiften, um zu bewirken, dass der unebene Bereich auf der zweiten Seite des Wafers eben wird.
  • In einer Ausführungsform des Verfahrens ist der unebene Bereich eine Delle auf der zweiten Seite des Wafers. In einer weiteren Ausführungsform umfasst das Bewegen Vergrößern einer Höhe des mindestens einen Stifts der Gruppe von Stiften unterhalb der Delle.
  • In einer Ausführungsform des Verfahrens ist der unebene Bereich ein Höcker auf der zweiten Seite des Wafers. In einer weiteren Ausführungsform umfasst das Bewegen Verringern einer Höhe des mindestens einen Stifts der Gruppe von Stiften unterhalb des Höckers.
  • In einer Ausführungsform des Verfahrens wird das Erfassen mit einem oder mehreren optischen Glättungssensoren durchgeführt. In einer anderen Ausführungsform umfasst das Bewegen: Einstellen einer Höhe des mindestens einen Stifts der Gruppe von Stiften; Messen einer Ebenheit des unebenen Bereichs auf der zweiten Seite des Wafers und Neueinstellen der Höhe des mindestens einen Stifts der Gruppe von Stiften auf der Grundlage eines Ergebnisses der Messung.
  • In einer Ausführungsform des Verfahrens wird der unebene Bereich durch ein oder mehrere Fremdteilchen auf der ersten Seite des Wafers verursacht. In einer anderen Ausführungsform wird der unebene Bereich durch eine Ungleichmäßigkeit der Dicke einer oder mehrerer Schichten verursacht, die auf dem Wafer abgeschieden werden.
  • In einer anderen beispielhaften Erscheinungsform betrifft die vorliegende Offenbarung ein Verfahren zur Herstellung eines Wafers. Das Verfahren umfasst Bereitstellen einer Wafer-Platte, wobei die Wafer-Platte eine Gruppe von Stiften umfasst, welche individuell und vertikal bewegbar sind; Zugreifen auf Daten für eine Schicht, die auf einer ersten Seite des Wafers zu bilden ist; Identifizieren einer Gruppe von Elementen in der Schicht, welche von einer stärkeren Unterstützung durch die Wafer-Platte als bei anderen Elementen profitieren, aus den Daten; Bestimmen eines Stiftbewegungsschemas zum Bewegen der Gruppe der Stifte auf der Grundlage wenigstens der Daten und der Gruppe von Elementen, so dass sich die Gruppe von Elementen in der Schicht direkt über einer ersten Teilgruppe der Stifte befindet; Bewegen der Gruppe von Stiften auf der Grundlage des Stiftbewegungsschemas; Anbringen des Wafers auf der Wafer-Platte, wobei die erste Teilgruppe der Stifte eine zweite Seite des Wafers gegenüber der ersten Seite kontaktiert; und Bilden der Schicht auf der ersten Seite des Wafers.
  • In einer Ausführungsform des Verfahrens weist die Gruppe von Elementen eine niedrigere Toleranz für Überlagerungsfehler auf als die anderen Elemente. In einer anderen Ausführungsform umfasst die Gruppe von Elementen vertikale Metallelemente. In einer Ausführungsform umfasst das Bestimmen Berechnen von Koordinaten auf der Wafer-Platte, welche geometrische Zentren jedes Elements der Gruppe von Elementen entsprechen.
  • In einer Ausführungsform des Verfahrens umfasst das Bewegen Verringern einer Höhe einer zweiten Teilgruppe der Stifte, wobei die erste Teilgruppe und die zweite Teilgruppe komplementär sind. In einer anderen Ausführungsform umfasst das Bewegen Vergrößern einer Höhe der ersten Teilgruppe der Stifte, so dass diese höher als andere Stifte in der Gruppe von Stiften sind.
  • In einer anderen beispielhaften Ausführungsform betrifft die vorliegende Offenbarung eine Wafer-Platte. Die Wafer-Platte umfasst eine Platte. Eine obere Fläche der Platte umfasst einen kreisförmigen Bereich, welcher größer ist als eine Größe eines Silizium-Wafers. Der kreisförmige Bereich weist Löcher auf, welche über einen gesamten Bereich des kreisförmigen Bereichs gleichmäßig verteilt sind. Die Wafer-Platte umfasst ferner Wafer-Trägerstifte, wobei jeder der Wafer-Trägerstifte in einem der Löcher vertikal bewegbar ist. Die Wafer-Platte umfasst ferner einen Mechanismus unterhalb der Wafer-Trägerstifte, welcher dafür konfiguriert ist, jeden der Wafer-Trägerstifte individuell vertikal zu bewegen.
  • In einer Ausführungsform der Wafer-Platte umfasst der Mechanismus Strukturen mikroelektromechanischer Systeme (MEMS), wobei sich jede der MEMS-Strukturen unter einem der Wafer-Trägerstifte befindet und dafür konfiguriert ist, eine vertikale Bewegung in dem einen der Wafer-Trägerstifte zu bewirken. In einer weiteren Ausführungsform ist jede der MEMS-Strukturen dafür konfiguriert, auf der Grundlage einer an sie angelegten Spannung ihr Volumen zu ändern, und die Änderung in ihrem Volumen die vertikale Bewegung in dem entsprechenden Wafer-Trägerstift bewirkt. In noch einer weiteren Ausführungsform umfasst jede der MEMS-Strukturen einen magnetischen MEMS-Aktuator. Ferner kann jeder der Wafer-Trägerstifte Siliziumcarbid umfassen.
  • In einer weiteren beispielhaften Ausführungsform betrifft die vorliegende Offenbarung ein System zur Wafer-Herstellung. Das System umfasst eine Wafer-Platte, welche dafür konfiguriert ist, darauf einen Wafer zu tragen. Die Wafer-Platte umfasst eine Gruppe von Wafer-Trägerstiften, welche individuell und vertikal bewegbar sind, wobei die Gruppe von Wafer-Trägerstiften eine erste Fläche des Wafers kontaktiert. Das System umfasst ferner einen oder mehrere Glättungssensoren, welche dafür konfiguriert sind, eine Unebenheit einer zweiten Fläche des Wafers gegenüber der ersten Fläche zu erfassen; und eine Steuerung, welche dafür konfiguriert ist, eine Höhe der Gruppe von Wafer-Trägerstiften auf der Grundlage eines Messergebnisses durch den einen oder die mehreren Glättungssensoren so einzustellen, dass als ein Ergebnis der Einstellung die Unebenheit der zweiten Fläche des Wafers verschwindet. In einer Ausführungsform des Systems ist die Steuerung ferner dafür konfiguriert, die Höhe der Gruppe von Wafer-Trägerstiften auf der Grundlage von Positionen von Ausrichtungsmarkierungen auf dem Wafer einzustellen.
  • In noch einer weiteren beispielhaften Ausführungsform betrifft die vorliegende Offenbarung ein System zur Wafer-Herstellung. Das System umfasst eine Wafer-Platte, welche dafür konfiguriert ist, darauf einen Wafer zu tragen. Die Wafer-Platte umfasst eine Gruppe von Wafer-Trägerstiften, welche individuell und vertikal bewegbar sind, wobei die Gruppe von Wafer-Trägerstiften eine erste Fläche des Wafers kontaktiert. Das System umfasst ferner eine Steuerung, welche dafür konfiguriert ist, Daten einer nächsten Schicht zu lesen, die über einer zweiten Fläche des Wafers gegenüber der ersten Fläche zu bilden ist, eine Gruppe von Elementen in der nächsten Schicht zu identifizieren, welche von einer stärkeren Unterstützung durch die Wafer-Platte als bei anderen Elementen profitieren, und eine Höhe der Gruppe von Wafer-Trägerstiften so einzustellen, dass sich jedes Element der Gruppe von Elementen, wenn es gebildet wird, direkt über einem der Wafer-Trägerstifte befindet. Das System umfasst ferner eine Prozesskammer, welche dafür konfiguriert ist, die nächste Schicht über der zweiten Fläche des Wafers zu bilden. In einer Ausführungsform des Systems stellt die Wafer-Platte einen kreisförmigen Bereich bereit, der größer ist als eine Größe des Wafers, und wobei die Wafer-Trägerstifte in dem kreisförmigen Bereich gleichmäßig angeordnet sind.
    Im Vorstehenden werden Merkmale verschiedener Ausführungsformen so umrissen, dass der Fachmann die Erscheinungsformen der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte erkennen, dass er die vorliegende Offenbarung einfach als eine Basis zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erfüllen derselben Zwecke und/oder Erhalten derselben Vorteile wie bei den hier vorgestellten Ausführungsformen nutzen kann. Der Fachmann sollte auch realisieren, dass solche äquivalenten Konstruktionen nicht von der Idee und vom Umfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen kann, ohne von der Idee und vom Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zur Halbleiterherstellung, umfassend: Anbringen eines Wafers auf einer ersten Wafer-Platte, wobei die erste Wafer-Platte eine erste Gruppe von Stiften umfasst, welche den Wafer tragen, wobei die erste Gruppe von Stiften einen ersten Mittenabstand zwischen benachbarten Stiften aufweist; Bilden einer ersten Gruppe von Ausrichtungsmarkierungen auf dem Wafer; Überführen des Wafers auf eine zweite Wafer-Platte, wobei die zweite Wafer-Platte eine zweite Gruppe von Stiften umfasst, welche einen zweiten Mittenabstand zwischen benachbarten Stiften aufweist, wobei die Stifte der zweiten Gruppe von Stiften individuell und vertikal bewegbar sind und der zweite Mittenabstand kleiner als der erste Mittenabstand ist; und Bewegen eines Teils der zweiten Gruppe von Stiften, so dass ein verbleibender Teil der zweiten Gruppe von Stiften den Wafer trägt und der verbleibende Teil den ersten Mittenabstand zwischen benachbarten Stiften aufweist.
  2. Verfahren nach Anspruch 1, wobei jede Ausrichtungsmarkierung der ersten Gruppe von Ausrichtungsmarkierungen direkt über einem Stift der ersten Gruppe von Stiften gebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei jede Ausrichtungsmarkierung der ersten Gruppe von Ausrichtungsmarkierungen direkt über einem Stift des verbleibenden Teils der zweiten Gruppe von Stiften gebildet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bilden einer zweiten Gruppe von Ausrichtungsmarkierungen auf dem Wafer, wobei sich jede Ausrichtungsmarkierung der zweiten Gruppe von Ausrichtungsmarkierungen direkt über einer jeweiligen Ausrichtungsmarkierung der ersten Gruppe von Ausrichtungsmarkierungen befindet.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei jeder Stift der ersten Gruppe von Stiften fest auf der ersten Wafer-Platte installiert ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 4, wobei einige Stifte der ersten Gruppe von Stiften auf der ersten Wafer-Platte bewegbar sind.
  7. Verfahren zur Halbleiterherstellung, umfassend: Tragen eines Wafers mit einer Wafer-Platte, wobei die Wafer-Platte eine Gruppe von Stiften umfasst, welche individuell und vertikal bewegbar sind, wobei die Gruppe von Stiften eine erste Seite des Wafers kontaktiert; Erfassen eines unebenen Bereichs auf einer zweiten Seite des Wafers gegenüber der ersten Seite; und Bewegen mindestens eines Stifts der Gruppe von Stiften, um zu bewirken, dass der unebene Bereich auf der zweiten Seite des Wafers eben wird.
  8. Verfahren nach Anspruch 7, wobei der unebene Bereich eine Delle auf der zweiten Seite des Wafers ist.
  9. Verfahren nach Anspruch 8, wobei das Bewegen Vergrößern einer Höhe des mindestens einen Stifts der Gruppe von Stiften unterhalb der Delle umfasst.
  10. Verfahren nach Anspruch 7, wobei der unebene Bereich ein Höcker auf der zweiten Seite des Wafers ist.
  11. Verfahren nach Anspruch 10, wobei das Bewegen Verringern einer Höhe des mindestens einen Stifts der Gruppe von Stiften unterhalb des Höckers umfasst.
  12. Verfahren nach einem der vorhergehenden Ansprüche 7 bis 11, wobei das Erfassen mit einem oder mehreren optischen Glättungssensoren durchgeführt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche 7 bis 12, wobei das Bewegen umfasst: Einstellen einer Höhe des mindestens einen Stifts der Gruppe von Stiften; Messen einer Ebenheit des unebenen Bereichs auf der zweiten Seite des Wafers; und Neueinstellen einer Höhe des mindestens einen Stifts der Gruppe von Stiften auf der Grundlage eines Ergebnisses der Messung.
  14. Verfahren nach einem der vorhergehenden Ansprüche 7 bis 13, wobei der unebene Bereich durch ein oder mehrere Fremdteilchen auf der ersten Seite des Wafers bewirkt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche 7 bis 13, wobei der unebene Bereich durch ungleichmäßige Dicke einer oder mehrerer Schichten bewirkt wird, die auf dem Wafer abgeschieden werden.
  16. Wafer-Platte, umfassend: eine Platte, wobei eine obere Fläche der Platte einen kreisförmigen Bereich umfasst, welcher größer ist als eine Größe eines Silizium-Wafers, der kreisförmige Bereich Löcher aufweist, welche über einen gesamten Bereich des kreisförmigen Bereichs gleichmäßig verteilt sind, Wafer-Trägerstifte, wobei jeder der Wafer-Trägerstifte in einem der Löcher vertikal bewegbar ist; und einen Mechanismus unterhalb der Wafer-Trägerstifte, welcher dafür konfiguriert ist, jeden der Wafer-Trägerstifte individuell vertikal zu bewegen.
  17. Wafer-Platte nach Anspruch 16, wobei der Mechanismus Strukturen mikroelektromechanischer Systeme (MEMS) umfasst, wobei sich jede der MEMS-Strukturen unter einem der Wafer-Trägerstifte befindet und dafür konfiguriert ist, eine vertikale Bewegung in dem einen der Wafer-Trägerstifte zu bewirken.
  18. Wafer-Platte nach Anspruch 17, wobei jede der MEMS-Strukturen dafür konfiguriert ist, auf der Grundlage einer an sie angelegten Spannung ihr Volumen zu ändern, und die Änderung in ihrem Volumen die vertikale Bewegung in dem entsprechenden Wafer-Trägerstift bewirkt.
  19. Wafer-Platte nach einem der vorhergehenden Ansprüche 17 bis 18, wobei jede der MEMS-Strukturen einen magnetischen MEMS-Aktuator umfasst.
  20. Wafer-Platte nach Anspruch 19, wobei jeder der Wafer-Trägerstifte Siliziumcarbid umfasst.
DE102017124093.4A 2017-09-26 2017-10-17 Wafer-Platte mit dynamischen Trägerstiften Pending DE102017124093A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/716,042 US10522385B2 (en) 2017-09-26 2017-09-26 Wafer table with dynamic support pins
US15/716,042 2017-09-26

Publications (1)

Publication Number Publication Date
DE102017124093A1 true DE102017124093A1 (de) 2019-03-28

Family

ID=65638057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017124093.4A Pending DE102017124093A1 (de) 2017-09-26 2017-10-17 Wafer-Platte mit dynamischen Trägerstiften

Country Status (5)

Country Link
US (5) US10522385B2 (de)
KR (1) KR102101746B1 (de)
CN (1) CN109560036B (de)
DE (1) DE102017124093A1 (de)
TW (1) TWI659495B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450552B2 (en) * 2019-08-01 2022-09-20 Micron Technology, Inc. Methods and apparatus for adjusting surface topography of a substrate support apparatus
JP7256773B2 (ja) * 2020-04-24 2023-04-12 信越化学工業株式会社 平坦性制御方法、塗膜の形成方法、平坦性制御装置、及び塗膜形成装置
JP7438018B2 (ja) 2020-05-11 2024-02-26 東京エレクトロン株式会社 基板載置方法及び基板載置機構
KR102582696B1 (ko) * 2020-06-15 2023-09-26 세메스 주식회사 기판 처리 장치, 리프트 핀 높이 편차 측정 방법 및 컴퓨터 판독 가능한 처리 프로그램을 기록한 기록 매체
JP2023044294A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 接合装置及び接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123560A (ja) * 2005-10-28 2007-05-17 Toshiba Corp ウェハチャック及び半導体製造方法
US20140097175A1 (en) * 2008-08-08 2014-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for Holding Semiconductor Wafers

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231291A (en) 1989-08-01 1993-07-27 Canon Kabushiki Kaisha Wafer table and exposure apparatus with the same
US5563684A (en) * 1994-11-30 1996-10-08 Sgs-Thomson Microelectronics, Inc. Adaptive wafer modulator for placing a selected pattern on a semiconductor wafer
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
KR100886399B1 (ko) * 2000-01-28 2009-03-02 히다치 도쿄 에렉트로닉스 가부시키가이샤 반도체 장치의 제조방법
US6534751B2 (en) * 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
JP2002064132A (ja) * 2000-08-22 2002-02-28 Tokyo Electron Ltd 被処理体の受け渡し方法、被処理体の載置機構及びプローブ装置
US6543513B1 (en) 2000-11-27 2003-04-08 Asm Assembly Automation Ltd. Wafer table for die bonding apparatus
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
KR100387525B1 (ko) * 2001-02-05 2003-06-18 삼성전자주식회사 반도체 웨이퍼 위치 상태 감지시스템 및 그 방법
JP3908990B2 (ja) * 2002-07-22 2007-04-25 スピードファム株式会社 局所ドライエッチング方法
US6938505B2 (en) * 2002-08-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Chamber wafer detection
US6895818B2 (en) * 2002-12-20 2005-05-24 Robert Bosch Gmbh Differential in-plane tunneling current sensor
US6817244B2 (en) 2003-01-06 2004-11-16 Honeywell International Inc. Methods and systems for actively controlling movement within MEMS structures
EP1475666A1 (de) 2003-05-06 2004-11-10 ASML Netherlands B.V. Substrathalter für einen lithographischen Apparat
US6805338B1 (en) * 2003-06-13 2004-10-19 Lsi Logic Corporation Semiconductor wafer chuck assembly for a semiconductor processing device
US7749792B2 (en) 2004-06-02 2010-07-06 Carnegie Mellon University Self-assembling MEMS devices having thermal actuation
JP4559801B2 (ja) 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
JP4866582B2 (ja) * 2005-09-01 2012-02-01 株式会社ケミトロニクス 圧着機構
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7659964B2 (en) * 2006-03-28 2010-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Level adjustment systems and adjustable pin chuck thereof
JP4795899B2 (ja) 2006-08-31 2011-10-19 東京エレクトロン株式会社 基板載置機構および基板受け渡し方法
KR20080026499A (ko) * 2006-09-20 2008-03-25 캐논 가부시끼가이샤 기판보유장치
US8068208B2 (en) 2006-12-01 2011-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving immersion scanner overlay performance
JP2008171892A (ja) 2007-01-09 2008-07-24 Toyota Motor Corp 半導体ウエハの支持装置
US20080304025A1 (en) 2007-06-08 2008-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for immersion lithography
US8264662B2 (en) 2007-06-18 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. In-line particle detection for immersion lithography
JP5063520B2 (ja) * 2008-08-01 2012-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8408262B2 (en) * 2009-10-08 2013-04-02 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
ITTO20091042A1 (it) 2009-12-24 2011-06-25 St Microelectronics Srl Giroscopio integrato microelettromeccanico con migliorata struttura di azionamento
CA2820891A1 (en) 2010-03-08 2011-09-15 Abbott Medical Optics Inc. Method for using microelectromechanical systems to generate movement in a phacoemulsification handpiece
US8840754B2 (en) 2010-09-17 2014-09-23 Lam Research Corporation Polar regions for electrostatic de-chucking with lift pins
EP2656378B1 (de) 2010-12-20 2015-03-18 Ev Group E. Thallner GmbH Aufnahmeeinrichtung zur halterung von wafern
US9134628B2 (en) * 2012-01-13 2015-09-15 Nanya Technology Corporation Overlay mark and application thereof
JP5794194B2 (ja) * 2012-04-19 2015-10-14 東京エレクトロン株式会社 基板処理装置
WO2014084229A1 (ja) * 2012-11-30 2014-06-05 株式会社ニコン 搬送システム、露光装置、搬送方法、露光方法及びデバイス製造方法、並びに吸引装置
US9852905B2 (en) 2014-01-16 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for uniform gas flow in a deposition chamber
KR101539674B1 (ko) 2014-03-07 2015-08-06 심경식 기판 리프트핀 및 기판 처리 장치
US9575415B2 (en) 2014-05-22 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer stage temperature control
JP2016143706A (ja) 2015-01-30 2016-08-08 株式会社東芝 基板保持装置および半導体装置の製造方法
US9570334B2 (en) * 2015-03-31 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for positioning wafer in semiconductor manufacturing fabrication
US10345905B2 (en) * 2015-09-08 2019-07-09 Apple Inc. Electronic devices with deformable displays
US10804821B2 (en) * 2016-11-04 2020-10-13 Advanced Ion Beam Technology, Inc. Apparatus and method for monitoring the relative relationship between the wafer and the chuck

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123560A (ja) * 2005-10-28 2007-05-17 Toshiba Corp ウェハチャック及び半導体製造方法
US20140097175A1 (en) * 2008-08-08 2014-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for Holding Semiconductor Wafers

Also Published As

Publication number Publication date
US11302566B2 (en) 2022-04-12
KR102101746B1 (ko) 2020-04-21
US20190096735A1 (en) 2019-03-28
US20200273741A1 (en) 2020-08-27
US10651075B2 (en) 2020-05-12
US11217475B2 (en) 2022-01-04
KR20190035443A (ko) 2019-04-03
US10811300B2 (en) 2020-10-20
TW201916236A (zh) 2019-04-16
US20210035848A1 (en) 2021-02-04
TWI659495B (zh) 2019-05-11
US20200126839A1 (en) 2020-04-23
US10522385B2 (en) 2019-12-31
CN109560036B (zh) 2020-12-29
CN109560036A (zh) 2019-04-02
US20190096734A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
DE102017124093A1 (de) Wafer-Platte mit dynamischen Trägerstiften
EP3460833B1 (de) Aufnahmeeinrichtung zur halterung von wafern
DE112013003869B4 (de) Chuck, insbesondere zur Verwendung in einem Maskenausrichtgerät
DE102010028035A1 (de) Lagersystem und Verfahren zur Verwaltung einer Lagereinrichtung
DE112015001699B4 (de) Verfahren zum Bewerten des Verzugs eines Wafers und Verfahren zum Auswählen eines Wafers
DE102006050889A1 (de) Waferbelichtungseinrichtung und Verfahren
DE4203410A1 (de) Lithografievorrichtung
DE112018006828T5 (de) Selbstreferenzierende und selbstkalibrierende interferenzmusterüberlagerungsmessung
DE3438029A1 (de) Roentgenstrahl-lithographieanlage
DE102010044139A1 (de) Vorrichtung und Verfahren zum Justieren der Rückseite eines Wafers mit der Vorderseite eines Wafers
DE102013113626B4 (de) Randdominantes ausrichtungsverfahren für ein belichtungs-scanner-system
DE60315403T2 (de) Lithographischer Apparat, Verfahren zur Herstellung einer Vorrichtung und Substrathalter
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE10392464T5 (de) Maskenmuster-Korrekturverfahren, Herstellungsverfahren einer Halbleitervorrichtung, Maskenherstellungsverfahren und Maske
DE10295952T5 (de) Maske, Verfahren zum Herstellen derselben sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE102008054072A1 (de) Selbstkorrigierendes Substrathaltesystem für die Fokussteuerung in Belichtungssystemen
DE102021106592A1 (de) System und verfahren zur überlagerungsfehlerreduzierung
DE102004010002B4 (de) Maskenhalter zum Halten einer lithografischen Reflexionsmaske und Verfahren
DE112020001167T5 (de) Yard Control Merkmale
DE10142593B4 (de) Verfahren zur gegenseitigen Justierung von Strukturen auf einer Mehrebenen-Phasenschiebemaske
DE102005007280B4 (de) Verfahren zum Bestimmen einer kritischen Dimension einer lateral strukturierten Schicht
AT512313A2 (de) Vorrichtung zur Herstellung von Halbleitern sowie Verfahren zum Steuern derselben
DE10345524B4 (de) Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
DE102013109515B4 (de) Methodik der Überlagerungs-Prüfung
DE102018216344A1 (de) Abstützung eines optischen elements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication