KR20190018116A - 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 - Google Patents

불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20190018116A
KR20190018116A KR1020170102540A KR20170102540A KR20190018116A KR 20190018116 A KR20190018116 A KR 20190018116A KR 1020170102540 A KR1020170102540 A KR 1020170102540A KR 20170102540 A KR20170102540 A KR 20170102540A KR 20190018116 A KR20190018116 A KR 20190018116A
Authority
KR
South Korea
Prior art keywords
dummy
voltage
cells
memory cells
current
Prior art date
Application number
KR1020170102540A
Other languages
English (en)
Other versions
KR102426729B1 (ko
Inventor
표석수
정현택
송태중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170102540A priority Critical patent/KR102426729B1/ko
Priority to US15/936,696 priority patent/US10431300B2/en
Priority to CN201810908939.6A priority patent/CN109390017B/zh
Publication of KR20190018116A publication Critical patent/KR20190018116A/ko
Application granted granted Critical
Publication of KR102426729B1 publication Critical patent/KR102426729B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 메모리 셀들 및 더미 셀들을 포함하는 메모리 셀 어레이, 워드 라인들을 통해 메모리 셀들에 연결되는 행 디코더, 더미 워드 라인들을 통해 더미 셀들에 연결되는 더미 워드 라인 바이어스 회로, 비트 라인들을 통해 메모리 셀들에 연결되는 쓰기 드라이버 및 감지 증폭기 회로, 그리고 더미 비트 라인을 통해 더미 셀들에 연결되는 더미 비트 라인 바이어스 회로를 포함한다.

Description

불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법{NONVOLATILE MEMORY DEVICE AND OPERATING METHOD OF NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법에 관한 것이다.
불휘발성 메모리 장치는 전원이 차단되어도 저장된 데이터를 유지하는 메모리를 나타낸다. 불휘발성 메모리 장치는 읽기 전용 메모리(Read Only Memory, ROM)), 프로그램 가능한 ROM(Programmable ROM, PROM), 전기적으로 프로그램 가능한 ROM (Electrically Programmable ROM, EPROM), 전기적으로 소거 및 프로그램 가능한 ROM (Electrically Erasable and Programmable ROM, EEPROM), 플래시 메모리, 상 변화 랜덤 액세스 메모리(Phase-change Random Access Memory, PRAM), 자기 RAM (Magnetic RAM, MRAM), 저항성 RAM (Resistive RAM, RRAM), 강유전체 RAM (Ferroelectric RAM, FRAM) 등을 포함한다.
PRAM, MRAM, RRAM, 그리고 FRAM의 메모리 셀들은 구조적 특징으로 인해 전류를 누설할 수 있다. 누설되는 전류(이하, 누설 전류)는 의도하지 않게 발생하는 전류의 흐름이다. 누설 전류로 인해, 불휘발성 메모리 장치의 동작 시에 오류가 발생할 수 있다.
본 발명의 목적은 메모리 셀들의 누설 전류를 제어함으로써 불휘발성 메모리 장치의 신뢰성을 높이는 것이다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 메모리 셀들 및 더미 셀들을 포함하는 메모리 셀 어레이, 워드 라인들을 통해 상기 메모리 셀들에 연결되는 행 디코더, 더미 워드 라인들을 통해 상기 더미 셀들에 연결되는 더미 워드 라인 바이어스 회로, 비트 라인들을 통해 상기 메모리 셀들에 연결되는 쓰기 드라이버 및 감지 증폭기, 그리고 더미 비트 라인을 통해 상기 더미 셀들에 연결되는 더미 비트 라인 바이어스 회로를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 메모리 셀들 및 더미 셀들을 포함하는 메모리 셀 어레이, 워드 라인들을 통해 상기 메모리 셀들에 연결되는 행 디코더, 더미 워드 라인들을 통해 상기 더미 셀들에 연결되는 더미 워드 라인 바이어스 회로, 비트 라인들을 통해 상기 메모리 셀들에 연결되고 더미 비트 라인을 통해 상기 더미 셀에 연결되는 쓰기 드라이버 및 감지 증폭기, 상기 더미 비트 라인을 통해 상기 더미 셀들에 연결되는 더미 비트 라인 바이어스 회로, 소스 라인들을 통해 상기 메모리 셀들에 연결되고 더미 소스 라인을 통해 상기 더미 셀들에 연결되는 소스 라인 드라이버, 상기 더미 소스 라인을 통해 상기 더미 셀들에 연결되고, 상기 더미 셀들을 통해 흐르는 누설 전류의 전류량을 검출하는 누설 검출기, 그리고 상기 검출된 전류량에 따라 상기 메모리 셀들 및 상기 더미 셀들이 형성되는 바디의 바이어스 전압을 조절하는 바디 바이어스 회로를 포함한다.
본 발명의 실시 예에 따른 메모리 셀들 및 더미 셀들을 포함하는 불휘발성 메모리 장치의 동작 방법은, 상기 더미 셀들을 통해 흐르는 누설 전류의 전류량을 검출하는 단계, 그리고 상기 검출된 전류량에 따라 상기 메모리 셀들 및 상기 더미 셀들이 형성되는 바디의 바이어스 전압을 조절하는 단계를 포함한다.
본 발명에 따르면, 누설 전류의 전류량이 검출되고, 검출된 전류량에 따라 바디 바이어스 전압이 조절된다. 따라서, 누설 전류의 전류량이 일정하게 유지되고, 누설 전류량의 변화에 따른 에러가 방지되어 향상된 신뢰성을 갖는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여준다.
도 2는 메모리 셀 어레이의 메모리 셀들의 예를 보여준다.
도 3은 하나의 메모리 셀의 예를 보여준다.
도 4는 도 2의 메모리 셀들에서 읽기 동작 시에 누설 전류가 발생하는 예를 보여준다.
도 5는 제1 누설 전류의 변화의 예를 보여준다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 7은 더미 셀들로부터 누설 전류의 전류량이 검출되는 예를 보여준다.
도 8은 본 발명의 실시 예에 따른 누설 검출기의 예를 보여준다.
도 9는 본 발명의 실시 예에 따른 바디 바이어스 회로의 예를 보여준다.
도 10은 바디 바이어스 회로가 비활성화된 때의 누설 전압의 변화를 보여준다.
도 11은 바디 바이어스 회로가 활성화된 때의 바디 바이어스 전압의 변화를 보여준다.
도 12는 바디 바이어스 회로가 활성화된 때의 누설 전압의 변화를 보여준다.
도 13은 본 발명의 실시 예에 따른 전압 생성기의 예를 보여준다.
도 14는 본 발명의 응용 예에 따른 누설 검출기를 보여준다.
도 15는 응용 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 16은 또 다른 응용 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)를 보여준다. 도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 더미 워드 라인 바이어스 회로(130), 소스 라인 드라이버(140), 쓰기 드라이버 및 감지 증폭기(150), 더미 비트 라인 바이어스 회로(155), 데이터 버퍼(160), 누설 검출기(170), 바디 바이어스 회로(180), 그리고 제어 로직(190)을 포함한다.
메모리 셀 어레이(110)는 바디(body)(111, 도 3 참조) 위에 형성되는 메모리 셀들(MC) 및 더미 셀들(DC)을 포함한다. 메모리 셀들(MC)은 소스 라인들(SL1~SLn), 비트 라인들(BL1~BLn) 및 워드 라인들(WL1~WLm)에 연결된다. 메모리 셀들(MC)은 행들 및 열들로 배열될 수 있다. 메모리 셀들(MC)의 행들은 워드 라인들(WL1~WLm)에 각각 연결될 수 있다. 메모리 셀들(MC)의 열들은 소스 라인들(SL1~SLn) 및 비트 라인들(BL1~BLn)에 각각 연결될 수 있다.
더미 셀들(DC)은 더미 소스 라인(DSL), 더미 비트 라인(DBL), 그리고 더미 워드 라인들(DWL1~DWLm)에 연결된다. 더미 셀들(DC)은 하나의 열로 배열될 수 있다. 더미 셀들(DC)의 행들은 더미 워드 라인들(DWL1~DWLm)에 각각 연결될 수 있다. 메모리 셀 어레이(110)가 하나의 열의 더미 셀들(DC)을 갖는 것으로 도 1에 도시되지만, 더미 셀들(DC)의 열들의 개수는 한정되지 않는다.
메모리 셀들(MC) 및 더미 셀들(DC)은 동일한 구조를 가질 수 있다. 예를 들어, 메모리 셀들(MC) 및 더미 셀들(DC) 각각은 하나의 가변 저항 소자(VR, 도 2 참조) 및 하나의 선택 트랜지스터(ST, 도 2 참조)를 포함할 수 있다. 메모리 셀들(MC) 및 더미 셀들(DC)의 구조는 도 2 및 도 3을 참조하여 더 상세히 설명된다.
메모리 셀들(MC)이 연결되는 워드 라인들(WL1~WLm)은 더미 셀들(DC)이 연결되는 더미 워드 라인들(DWL1~DWLm)과 물리적으로 또는 전기적으로 분리될 수 있다. 워드 라인들(WL1~WLm)의 전압들은 더미 워드 라인들(DWL1~DWLm)의 전압들과 독립적으로 제어될 수 있다.
행 디코더(120)는 외부 장치로부터 행 주소(RA)를 수신할 수 있다. 행 디코더(120)는 행 주소(RA)에 따라 워드 라인들(WL1~WLm)의 전압들을 제어할 수 있다. 예를 들어, 행 디코더(120)는 행 주소(RA)에 의해 선택된 워드 라인에 읽기 또는 쓰기를 위한 전압을 인가하고, 선택되지 않은 다른 워드 라인들에 읽기 또는 쓰기를 금지하기 위한 전압(또는 전압들)을 인가할 수 있다.
더미 워드 라인 바이어스 회로(130)는 더미 워드 라인들(DWL1~DWLm)의 전압들을 제어할 수 있다. 예를 들어, 더미 워드 라인 바이어스 회로(130)는 더미 셀들(DC)의 선택 트랜지스터들을 턴-오프 하는 전압들을 더미 워드 라인들(DWL1~DWLm)에 인가할 수 있다. 더미 워드 라인 바이어스 회로(130)는 동일한 전압 또는 서로 다른 전압들을 더미 워드 라인들(DWL1~DWLm)에 인가할 수 있다.
소스 라인 드라이버(140)는 소스 라인들(SL1~SLn)을 통해 메모리 셀들(MC)에 연결된다. 읽기 동작 또는 쓰기 동작 시에, 소스 라인 드라이버(140)는 외부 장치로부터 선택되는 열 주소(CA)에 의해 선택된 소스 라인에 읽기 또는 쓰기를 위한 전압을 인가할 수 있다. 소스 라인 드라이버(140)는 선택되지 않은 다른 소스 라인들에 읽기 또는 쓰기를 금지하기 위한 전압(또는 전압들)을 인가할 수 있다.
쓰기 드라이버 및 감지 증폭기(150)(또는 쓰기 드라이버 및 감지 증폭기 회로)는 비트 라인들(BL1~BLn)을 통해 메모리 셀들(MC)에 연결된다. 읽기 동작 또는 쓰기 동작 시에, 쓰기 드라이버 및 감지 증폭기(150)는 열 주소(CA)에 의해 선택된 비트 라인에 쓰기 전류(또는 전압)를 인가하거나 또는 선택된 비트 라인의 전류(또는 전압)를 감지할 수 있다. 쓰기 드라이버 및 감지 증폭기(150)는 선택되지 않은 다른 비트 라인들에 쓰기 또는 읽기를 금지하기 위한 전압(또는 전압들)을 인가할 수 있다.
더미 비트 라인 바이어스 회로(155)는 더미 비트 라인(DBL)을 통해 더미 셀들(DC)에 연결된다. 더미 비트 라인 바이어스 회로(155)는 누설 전류의 검출을 위한 전압을 더미 비트 라인(DBL)에 인가할 수 있다. 예를 들어, 더미 비트 라인 바이어스 회로(155)는 더미 비트 라인(DBL)에 접지 전압을 인가할 수 있다.
데이터 버퍼(160)는 데이터 라인들(DL)을 통해 쓰기 드라이버 및 감지 증폭기(150)와 연결된다. 데이터 버퍼(160)는 외부 장치와 데이터(DATA)를 교환할 수 있다. 데이터 버퍼(160)는 외부 장치로부터 전달되는 데이터(DATA)를 쓰기 드라이버 및 감지 증폭기(150)의 쓰기 드라이버에 로드할 수 있다. 데이터 버퍼(160)는 쓰기 드라이버 및 감지 증폭기(150)의 감지 증폭기에서 감지된 데이터를 외부 장치로 전달할 수 있다.
누설 검출기(170)는 더미 셀들(DC)을 통해 흐르는 누설 전류를 검출할 수 있다. 예를 들어, 더미 워드 라인 바이어스 회로(130)가 턴-오프 전압을 더미 워드 라인들(DWL1~DWLm)에 인가할 때 더미 셀들(DC)을 통해 흐르는 전류는 누설 전류일 수 있다. 누설 검출기(170)는 누설 전류의 전류량이 변화함에 따라 활성 신호(EN)를 활성화 또는 비활성화할 수 있다.
바디 바이어스 회로(180)는 활성 신호(EN)에 응답하여 메모리 셀 어레이(110)의 바디(111, 도 3 참조)에 공급되는 바디 바이어스 전압(VBB)을 조절할 수 있다. 예를 들어, 누설 전류의 전류량이 증가하면, 바디 바이어스 회로(180)는 바디 바이어스 전압(VBB)을 낮출 수 있다. 누설 전류의 전류량이 감소하면, 바디 바이어스 회로(180)는 바디 바이어스 전압(VBB)을 높일 수 있다.
제어 로직(190)은 불휘발성 메모리 장치(100)의 쓰기 및 읽기 동작들을 제어할 수 있다. 제어 로직(190)은 쓰기 또는 읽기 동작 시에 인가되는 전압들의 레벨들 및 인가 타이밍들, 그리고 불휘발성 메모리 장치(100)의 구성 요소들의 동작 타이밍들을 제어할 수 있다.
도 2는 메모리 셀 어레이(110)의 메모리 셀들(MC)의 예를 보여준다. 예시적으로 제1 내지 제3 소스 라인들(SL1~SL3), 제1 내지 제3 비트 라인들(BL1~BL3), 그리고 제1 내지 제3 워드 라인들(WL1~WL3)에 연결되는 3행 3열의 메모리 셀들(MC)이 도 2에 도시된다. 도 3은 메모리 셀들(MC) 중 하나의 예를 보여준다. 도 1 내지 도 3을 참조하면, 하나의 메모리 셀은 선택 트랜지스터(ST) 및 가변 저항 소자(VR)를 포함한다.
선택 트랜지스터(ST)는 바디(111)에 형성되며 소스 라인(SL)과 연결되는 제1 접합(113)(junction), 바디(111)에 형성되며 가변 저항 소자(VR)를 통해 비트 라인(BL)과 연결되는 제2 접합(114), 그리고 제1 및 제2 접합들의 사이에서 바디(111)의 위에 형성되며 워드 라인(WL)을 형성하는 게이트(112)를 포함한다.
가변 저항 소자(VR)는 고정층(PL, Pinned Layer), 터널층(TL, Tunneling Layer), 그리고 자유층(FL, Free Layer)을 포함한다. 고정층(PL)은 고정된 자화 방향을 갖는다. 자유층(FL)은 가변 저항 소자(VR)에 인가되는 전압(또는 전류)에 따라 변화하는 자화 방향을 갖는다.
자유층(FL)의 자화 방향이 고정층(PL)의 자화 방향과 같은지(또는 얼마나 같은지) 또는 다른지(또는 얼마나 다른지)에 따라 가변 저항 소자(VR)의 저항이 변화할 수 있다. 가변 저항 소자(VR)는 저항의 크기의 형태로 데이터를 저장할 수 있다.
예를 들어, 메모리 셀들(MC) 및 더미 셀들(DC)은 바디(111)를 공유할 수 있다. 게이트(112)는 비트 라인(BL)과 수직한 방향으로 신장되어 다른 열의 메모리 셀(MC)의 게이트(112)와 연결될 수 있다. 동일한 행의 메모리 셀들의 게이트들은 서로 연결되어 워드 라인(WL)을 형성할 수 있다.
도 4는 도 2의 메모리 셀들(MC)에서 읽기 동작 시에 누설 전류가 발생하는 예를 보여준다. 예시적으로, 제2 소스 라인(SL2), 제2 비트 라인(BL2), 그리고 제2 워드 라인(WL2)에 대응하는 메모리 셀이 선택된 메모리 셀(MC_S)이고, 다른 메모리 셀들은 비선택된 메모리 셀들인 것으로 가정된다.
읽기 동작 시에, 선택된 메모리 셀(MC_S)과 소스 라인 또는 비트 라인을 공유하는 메모리 셀들에서 누설 전류가 발생할 수 있다. 예를 들어, 누설 전류를 유발하는 메모리 셀들은 누설 메모리 셀들(MC_L)인 것으로 가정된다. 도 4에서, 제2 소스 라인(SL2) 및 제2 비트 라인(BL2)에 연결되고, 제1 및 제3 워드 라인들(WL1, WL3)에 연결된 메모리 셀들이 누설 메모리 셀들(MC_L)일 수 있다.
읽기 동작 시에, 선택된 제2 소스 라인(SL2)에 읽기 전압(VREAD)이 인가되고, 비선택된 제1 및 제3 소스 라인들(SL1, SL3)에 읽기 금지 전압, 예를 들어 접지 전압(VSS)이 인가된다. 선택된 제2 비트 라인(BL2)에서 감지(sensing)가 수행되고, 비선택된 제1 및 제3 비트 라인들(BL1, BL3)에 읽기 금지 전압, 예를 들어 접지 전압(VSS)이 인가된다.
선택된 제2 워드 라인(WL2)에 선택 트랜지스터(ST)를 턴-온 하기 위한 턴-온 전압(VON)이 인가된다. 비선택된 제1 및 제3 워드 라인들(WL1, WL3)에 선택 트랜지스터들(ST)을 턴-오프 하기 위한 턴-오프 전압(VOFF)이 인가된다. 따라서, 제2 워드 라인(WL2)에 연결된 선택 트랜지스터들(ST)은 턴-온 되고, 제1 및 제3 워드 라인들(WL1, WL3)에 연결된 선택 트랜지스터들(ST)은 턴-오프 된다.
제1 소스 라인(SL1)과 제1 비트 라인(BL1)에 동일한 읽기 금지 전압이 인가된다. 따라서, 제1 소스 라인(SL1) 및 제1 비트 라인(BL1)에 연결된 메모리 셀들에서 전류가 흐르지 않는다. 마찬가지로, 제3 소스 라인(SL3)과 제3 비트 라인(BL3)에 동일한 읽기 금지 전압이 인가된다. 따라서, 제3 소스 라인(SL3) 및 제1 비트 라인(BL3)에 연결된 메모리 셀들에서 전류가 흐르지 않는다.
제2 비트 라인(BL2)의 전압(예를 들어, 감지 전압(VS))은 읽기 전압(VREAD)보다 낮게 설정된다. 따라서, 제2 소스 라인(SL2)으로부터 선택된 메모리 셀(MC_S)을 통해 제2 비트 라인(BL2)으로 전류가 흐른다. 선택된 메모리 셀(MC_S)을 통해 흐르는 전류는 인-셀 전류(IC)라 불린다. 인-셀 전류의 크기를 측정함으로써, 선택된 메모리 셀(MC_S)의 가변 저항 소자(VR)의 저항이 측정되고, 데이터가 판독될 수 있다.
제2 소스 라인(SL2)의 읽기 전압(VREAD)이 제2 비트 라인(BL2)의 감지 전압(VS)보다 높으므로, 누설 메모리 셀들(MC_L)의 선택 트랜지스터들(ST)이 턴-오프되어 있어도, 누설 메모리 셀들(MC_L)을 통해 누설 전류가 흐를 수 있다. 누설 메모리 셀들(MC_L) 각각에서 흐르는 누설 전류는 제1 누설 전류(IL1)일 수 있다.
쓰기 드라이버 및 감지 증폭기(150)는 제2 비트 라인(BL2)을 통해 흐르는 전류량에 따라 선택된 메모리 셀(MC_S)에 저장된 데이터를 판독한다. 인-셀 전류(IC)가 제2 비트 라인(BL2)을 통해 흐르는 전류의 대세적(dominant)인 성분이다. 그러나 누설 메모리 셀들(MC_L)을 통해 흐르는 제1 누설 전류(IL1) 또한 제2 비트 라인(BL2)에 흐르는 전류에 영향을 줄 수 있다.
누설 메모리 셀들(MC_L)을 통해 흐르는 제1 누설 전류(IL1)의 전류량이 고정되어 있으면, 쓰기 드라이버 및 감지 증폭기(150)는 고정된 누설 전류량을 반영하여 데이터를 판독할 수 있다. 그러나 제1 누설 전류(IL1)는 주변 환경의 변화에 따라 변화하는 특성을 갖는다.
도 5는 제1 누설 전류(IL1)의 변화의 예를 보여준다. 도 5에서, 가로축은 온도(Temp)를 가리키고 세로축은 누설 전류의 양을 가리킨다. 도 5를 참조하면, 실온(예를 들어, 25℃)을 기준으로, 온도(Temp)가 뜨거운(Hot) 방향으로 증가할수록 제1 누설 전류(IL1)의 전류량은 지수적으로 증가한다. 온도(Temp)가 추운(Cold) 방향으로 감소할수록 제1 누설 전류(IL1)의 전류량은 감소한다.
다시 도 1 내지 도 4를 참조하면, 제1 누설 전류(IL1)의 전류량이 환경의 변화에 따라 변화하면, 쓰기 드라이버 및 감지 증폭기(150)의 읽기 마진(read margin)이 감소한다. 즉, 읽기 에러가 발생할 확률이 증가한다. 이와 같은 문제를 방지하기 위하여, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)는 더미 셀들(DC), 더미 워드 라인 바이어스 회로(130), 더미 비트 라인 바이어스 회로(155), 누설 검출기(170), 그리고 바디 바이어스 회로(180)를 포함한다.
더미 워드 라인 바이어스 회로(130), 더미 비트 라인 바이어스 회로(155), 그리고 누설 검출기(170)는 더미 셀들(DC)에서 누설 전류가 흐르도록 더미 워드 라인들(DWL1~DWLm), 더미 비트 라인(DBL) 및 더미 소스 라인(DSL)의 전압들을 제어한다. 누설 검출기(170)는 더미 셀들(DC)을 통해 흐르는 누설 전류의 전류량을 검출한다. 검출된 전류량에 따라, 바디 바이어스 회로(180)는 바디 바이어스 전압(VBB)을 조절한다.
바디 바이어스 전압(VBB)이 조절되면, 더미 셀들(DC)을 통해 흐르는 누설 전류의 전류량이 조절된다. 즉, 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)는 환경(예를 들어, 온도)이 변화해도 더미 셀들(DC)을 통해 흐르는 누설 전류의 전류량이 일정하도록 바디 바이어스 전압(VBB)을 조절할 수 있다. 더미 셀들(DC)을 통해 흐르는 누설 전류의 전류량이 조절되면, 바디(111)를 공유하는 메모리 셀들(MC)의 누설 전류의 전류량 또한 조절된다. 따라서, 불휘발성 메모리 장치(100)의 신뢰성이 향상된다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)의 동작 방법을 보여주는 순서도이다. 도 1 및 도 6을 참조하면, S110 단계에서, 불휘발성 메모리 장치(100)는 더미 셀들(DC)로부터 누설 전류의 양을 검출할 수 있다. 예를 들어, 더미 워드 라인 바이어스 회로(130)는 더미 워드 라인들(DWL1~DWLm)에 턴-오프 전압(또는 전압들)을 인가할 수 있다. 턴-오프 전압은 접지 전압을 포함할 수 있다.
더미 비트 라인 바이어스 회로(155)는 더미 비트 라인(DBL)에 접지 전압을 인가할 수 있다. 누설 검출기(170)는 더미 소스 라인(DSL)에 제1 바이어스 전압(VB1, 도 7 참조)을 인가할 수 있다. 더미 워드 라인들(DWL1~DWLm), 더미 비트 라인(DBL) 및 더미 소스 라인(DSL)에 인가된 전압들에 의해, 더미 셀들(DC)은 누설 전류를 유발할 수 있다. 누설 검출기(170)는 더미 소스 라인(DSL)을 통해 흐르는 누설 전류의 전류량을 검출할 수 있다.
S120 단계에서, 불휘발성 메모리 장치(100)는 누설 전류의 양에 기반하여 바디 바이어스 전압(VBB)을 조절할 수 있다. 누설 검출기(170)는 검출된 누설 전류의 전류량에 따라 활성 신호(VBB)를 활성화 또는 비활성화할 수 있다. 바디 바이어스 회로(180)는 활성 신호(EN)에 응답하여 바디 바이어스 전압(VBB)을 조절할 수 있다.
도 7은 더미 셀들(DC)로부터 누설 전류의 전류량이 검출되는 예를 보여준다. 예시적으로 더미 소스 라인(DSL), 더미 비트 라인(DBL), 그리고 제1 내지 제3 더미 워드 라인들(DWL1~DWL3)에 연결되는 3행 1열의 더미 셀들(DC)이 도 7에 도시된다. 더미 셀들(DC) 각각은 선택 트랜지스터(ST) 및 가변 저항 소자(VR)를 포함할 수 있다. 가변 저항 소자(VR)는 고정층(PL), 터널링층(TL), 그리고 자유층(FL)을 포함할 수 있다. 더미 셀들(DC) 각각의 구조는 도 3에 도시된 것과 동일할 수 있다.
더미 워드 라인 바이어스 회로(130)는 더미 워드 라인들(DWL1~DWL3)에 턴-오프 전압(또는 전압들)(VOFF)을 인가할 수 있다. 턴-오프 전압(VOFF)은 접지 전압을 포함할 수 있다. 더미 비트 라인 바이어스 회로(155)는 더미 비트 라인(DBL)에 더미 비트 라인 전압(VDBL)을 인가할 수 있다. 더미 비트 라인 전압(VDBL)은 접지 전압을 포함할 수 있다.
누설 검출기(170)는 더미 소스 라인(DSL)에 제1 바이어스 전압(VB1)을 인가할 수 있다. 제1 바이어스 전압(VB1)은 더미 비트 라인 전압(VDBL)보다 높을 수 있다. 제1 바이어스 전압(VB1)과 더미 비트 라인 전압(VDBL) 사이의 전압 차이에 의해, 더미 셀들(DC) 각각에서 제2 누설 전류(IL2)가 발생할 수 있다. 더미 소스 라인(DSL)에서 제2 누설 전류들(IL2)의 합인 제3 누설 전류(IL3)가 발생할 수 있다.
도 4를 참조하여 설명된 바와 같이, 메모리 셀들(MC) 각각의 제1 누설 전류(IL1)는 읽기 전압(VREAD)과 제2 비트 라인(BL2)의 전압 사이의 전압 차이에 의해 발생한다. 제1 누설 전류(IL1)의 전류량(또는 전류량들의 합)은 단순한 검출기에 의해 용이하게 검출되지 않을 정도로 작을 수 있다.
제2 누설 전류(IL2)의 전류량(또는 제3 누설 전류(IL3)의 전류량)의 검출을 용이하게 하기 위해, 제2 누설 전류(IL2)는 제1 누설 전류(IL1)보다 증폭될 수 있다. 예를 들어, 제1 바이어스 전압(VB1)과 더미 비트 라인 전압(VDBL)의 차이(예를 들어, 제1 전압 차이)는 읽기 전압(VREAD)과 감지 전압(VS) 사이의 차이(예를 들어, 제2 전압 차이)에 비례하게 제어될 수 있다.
제1 바이어스 전압(VB1)과 더미 비트 라인 전압(VDBL)의 제1 전압 차이는 읽기 전압(VREAD)과 감지 전압(VS) 사이의 제2 전압 차이의 배수(예를 들어, 정수배 또는 실수배)로 제어될 수 있다. 제1 전압 차이가 제2 전압 차이보다 크게 제어되면, 제2 누설 전류(IL2)의 전류량이 제1 누설 전류(IL1)의 전류량보다 커진다. 따라서, 제2 누설 전류(IL2) 또는 제3 누설 전류(IL3)의 검출이 더 용이해질 수 있다.
도 8은 본 발명의 실시 예에 따른 누설 검출기(170)의 예를 보여준다. 도 1 및 도 8을 참조하면, 누설 검출기(170)는 전압 구동기(171), 전류 미러(174), 저항성 소자(177), 그리고 비교기(178)를 포함한다. 전압 구동기(171)는 더미 소스 라인(DSL)의 전압을 제어할 수 있다. 전압 구동기(171)는 비교기(172) 및 구동 트랜지스터(173)를 포함한다.
비교기(172)는 제1 바이어스 전압(VB1)이 입력되는 양의 입력과 더미 소스 라인(DSL)에 연결된 음의 입력을 포함할 수 있다. 비교기(172)는 더미 소스 라인(DSL)의 전압이 제1 바이어스 전압(VB1)보다 낮으면 구동 트랜지스터(173)의 게이트 전압을 올릴 수 있다. 구동 트랜지스터(173)의 게이트 전압이 상승하면, 더미 소스 라인(DSL)의 전압이 상승한다.
비교기(172)는 더미 소스 라인(DSL)의 전압이 제1 바이어스 전압(VB1)보다 높으면 구동 트랜지스터(173)의 게이트 전압을 낮출 수 있다. 구동 트랜지스터(173)의 게이트 전압이 낮아지면, 더미 소스 라인(DSL)의 전압이 낮아진다. 즉, 전압 구동기(171)는 더미 소스 라인(DSL)의 전압을 제1 바이어스 전압(VB1)으로 유지하는 전압 추종기(Voltage Follower)를 포함할 수 있다.
전류 미러(174)는 제1 미러 트랜지스터(175) 및 제2 미러 트랜지스터(176)를 포함한다. 제1 미러 트랜지스터(175)는 전원 전압(VDD)이 공급되는 전원 노드와 전압 구동기(171) 사이에 연결된다. 제1 미러 트랜지스터(175)의 게이트는 제1 미러 트랜지스터(175)의 전압 구동기(171) 측의 노드에 연결될 수 있다.
제2 미러 트랜지스터(176)는 전원 노드와 비교 노드(CN) 사이에 연결된다. 제2 미러 트랜지스터(176)의 게이트는 제1 미러 트랜지스터(175)의 게이트와 연결될 수 있다. 전류 미러(174)는 더미 소스 라인(DSL)을 통해 흐르는 제3 누설 전류(IL3)를 미러링하여 제4 누설 전류(IL4)로 출력할 수 있다.
위에서 설명된 바와 같이, 제3 누설 전류(IL3)의 전류량은 단순한 검출기에 의해 용이하게 검출되지 않을 정도로 작을 수 있다. 제3 누설 전류(IL3)의 전류량의 검출을 용이하게 하기 위해, 제4 누설 전류(IL4)는 제3 누설 전류(IL3)보다 증폭될 수 있다.
예를 들어, 제2 미러 트랜지스터(176)의 사이즈(예를 들어, 채널의 사이즈)는 제1 미러 트랜지스터(175)의 사이즈(예를 들어, 채널의 사이즈)보다 크게 제조될 수 있다. 제2 미러 트랜지스터(176)의 사이즈가 제1 미러 트랜지스터(175)의 사이즈보다 크면, 제4 누설 전류(IL4)의 전류량이 제3 누설 전류(IL3)의 전류량보다 크다. 따라서, 따라서, 제4 누설 전류(IL4)의 검출이 더 용이해진다.
저항성 소자(177)는 접지 전압이 공급되는 접지 노드(GND)와 비교 노드(CN) 사이에 연결된다. 저항성 소자는 저항으로 기능하는 다양한 소자들을 포함할 수 있다. 예시적으로, 저항성 소자(177)는 트랜지스터를 포함할 수 있다. 저항성 소자(177)의 게이트에 기준 전압(VREF)이 인가될 수 있다. 저항성 소자(177)의 채널의 사이즈는 기준 전압(VREF)에 따라 변화한다. 즉, 저항성 소자(177)의 저항은 기준 전압(VREF)에 따라 변화할 수 있다.
저항성 소자(177)에 의해, 비교 노드(CN)에 누설 전압(VL)이 형성된다. 누설 전압(VL)은 저항성 소자(177)의 저항에 비례하고, 그리고 제4 누설 전류(IL4)의 전류량에 비례할 수 있다. 비교기(178)는 비교 노드(CN)의 누설 전압(VL)을 제2 바이어스 전압(VB2)과 비교할 수 있다. 비교기(178)의 비교 결과는 활성 신호(EN)로 출력될 수 있다.
누설 전압(VL)이 제2 바이어스 전압(VB2)보다 낮을 때, 비교기(178)는 활성 신호(EN)를 비활성할 수 있다. 누설 전압(VL)이 제2 바이어스 전압(VB2)보다 높을 때, 비교기(178)는 활성 신호(EN)를 활성화할 수 있다. 즉, 비교기(178)는 제4 누설 전류(IL4)로 표현되는 더미 셀들(DC)의 누설 전류량을 제2 바이어스 전압(VB2)으로 표현되는 임계량과 비교하고, 비교 결과에 따라 활성 신호(EN)를 활성화 또는 비활성화할 수 있다.
예시적으로, 제1 바이어스 전압(VB1), 기준 전압(VREF), 그리고 제2 바이어스 전압(VB2)은 조절될 수 있다. 누설 검출기(170)는 제1 바이어스 전압(VB1), 기준 전압(VREF), 그리고 제2 바이어스 전압(VB2)의 레벨을 조절하는 전압 생성기들을 더 포함할 수 있다.
제3 누설 전류(IL3)의 전류량을 증폭하고자 할 때, 제1 바이어스 전압(VB1)의 레벨이 증가될 수 있다. 제3 누설 전류(IL3)의 증폭량을 반영하여, 그리고/또는 제4 누설 전류(IL4)의 제3 누설 전류(IL3)에 대한 증폭량을 반영하여, 기준 전압(VREF)이 증가될 수 있다.
제3 누설 전류(IL3)의 증폭량을 반영하여, 그리고/또는 제4 누설 전류(IL4)의 제3 누설 전류(IL3)에 대한 증폭량을 반영하여, 제2 바이어스 전압(VB2)이 증가될 수 있다. 마찬가지로, 증폭량을 줄이고자 할 때, 제1 바이어스 전압(VB1), 기준 전압(VREF), 그리고 제2 바이어스 전압(VB2)이 감소될 수 있다.
제1 바이어스 전압(VB1), 기준 전압(VREF), 또는 제2 바이어스 전압(VB2)은 제조자 또는 사용자의 설정에 따라, 외부 장치의 요청에 따라 또는 환경의 변화에 따라 조절될 수 있다. 제1 바이어스 전압(VB1), 기준 전압(VREF), 또는 제2 바이어스 전압(VB2)의 레벨을 조절하는 전압 생성기는 도 13을 참조하여 더 상세히 설명된다.
도 9는 본 발명의 실시 예에 따른 바디 바이어스 회로(180)의 예를 보여준다. 도 1 및 도 9를 참조하면, 바디 바이어스 회로(180)는 클럭 회로(181), 음의 전하 펌프(182), 그리고 전류 공급 회로(183)를 포함한다. 클럭 회로(181)는 클럭 신호(CLK)를 출력할 수 있다. 클럭 회로(181)는 클럭 신호(CLK)를 생성하는 위상 고정 루프 또는 외부 클럭 신호를 클럭 신호(CLK)로 전달하는 지연 고정 루프를 포함할 수 있다.
음의 전하 펌프(182)는 활성 신호(EN) 및 클럭 신호(CLK)를 수신할 수 있다. 활성 신호(EN)가 비활성되면, 음의 전하 펌프(182) 또한 비활성될 수 있다. 활성 신호(EN)가 활성화되면, 음의 전하 펌프(182)는 클럭 신호(CLK)에 응답하여 바디 바이어스 노드(BBN)의 전압을 음전압으로 펌핑할 수 있다. 바디 바이어스 노드(BBN)의 전압은 바디 바이어스 전압(VBB)으로서 메모리 셀 어레이(110)의 바디(111, 도 3 참조)에 공급될 수 있다.
전류 공급 회로(183)는 바디 바이어스 노드(BBN)를 통해 바디(111)에 전류를 공급할 수 있다. 전류 공급 회로(183)는 전류 소스(184), 그리고 제1 및 제2 트랜지스터들(185, 186)을 포함한다. 전류 소스(184)는 접지 전압이 공급되는 접지 노드(GND)와 제2 트랜지스터(186)의 사이에 연결된다. 예를 들어, 전류 소스(184)는 온도에 따라 변화하는 전류를 출력할 수 있다. 전류 소스(184)는 CTAT (Complementary To Absolute Temperature) 전류 소스일 수 있다.
제1 트랜지스터(185)는 전원 전압이 공급되는 전원 노드(VDD)와 바디 바이어스 노드(BBN) 사이에 연결된다. 제1 트랜지스터(185)의 게이트는 바디 바이어스 노드(BBN)에 연결될 수 있다. 제2 트랜지스터(186)는 전원 노드(VDD)와 전류 소스(184) 사이에 연결된다. 제2 트랜지스터(186)의 게이트는 제1 트랜지스터(185)의 게이트에 연결될 수 있다. 제1 및 제2 트랜지스터들(185, 186)은 전류 소스(184)의 전류를 미러링하는 전류 미러를 형성할 수 있다.
온도가 증가하면, 제4 누설 전류(IL4, 도 8 참조)의 전류량이 증가한다. 누설 전압(VL)이 제2 바이어스 전압(VB2)보다 높아지면, 음의 전하 펌프(182)는 바디 바이어스 노드(BBN)의 전압을 음전압으로 펌핑한다. 한편, 온도가 증가하면 전류 소스(184)가 출력하는 전류량이 감소한다. 즉, 바디 바이어스 노드(BBN)를 통해 바디(111)로 공급되는 전류량이 감소한다. 따라서, 바디 바이어스 노드(BBN)의 전압은 음의 전하 펌프(182)에 의해 대세적으로(dominantly) 결정되며, 바디 바이어스 전압(VBB)은 음전압으로 펌핑될 수 있다.
온도가 감소하면, 제4 누설 전류(IL4)의 전류량이 감소한다. 누설 전압(VL)이 제2 바이어스 전압(VB2)보다 낮아지면, 음의 전하 펌프(182)는 비활성된다. 한편, 온도가 감소하면, 전류 소스(184)가 출력하는 전류량이 증가한다. 즉, 바디 바이어스 노드(BBN)를 통해 바디(111)로 공급되는 전류량이 증가한다. 따라서, 바디 바이어스 노드(BBN)의 전압은 전류 공급 회로(183)에 의해 대세적으로(dominantly) 결정되며, 바디 바이어스 전압(VBB)은 상승할 수 있다.
상술된 바와 같이, 음의 전하 펌프(182)는 온도가 증가할 때에 바디 바이어스 전압(VBB)을 낮추는 기능을 수행한다. 전류 공급 회로(183)는 온도가 감소할 때에 바디 바이어스 전압(VBB)을 올리는(또는 복원하는) 기능을 수행한다. 음의 전하 펌프(182) 및 전류 공급 회로(183)에 의해, 메모리 셀 어레이(110)의 누설 전류의 전류량은 일정하게 유지(또는 일정한 범위 내로 유지)될 수 있다.
도 10은 바디 바이어스 회로(180)가 비활성화된 때의 누설 전압(VL)의 변화를 보여준다. 도 10에서, 가로축은 온도(Temp)를 가리키고, 세로축은 전압을 가리킨다. 도 8 및 도 10을 참조하면, 실온(예를 들어, 25℃)을 기준으로, 온도(Temp)가 뜨거운(Hot) 방향으로 증가할수록 누설 전압(VL)은 급격하게 증가한다. 온도(Temp)가 추운(Cold) 방향으로 감소할수록 누설 전압(VL)은 점진적으로 감소한다.
도 11은 바디 바이어스 회로(180)가 활성화된 때의 바디 바이어스 전압(VBB)의 변화를 보여준다. 도 11에서, 가로축은 온도(Temp)를 가리키고, 세로축은 전압을 가리킨다. 도 9 및 도 10을 참조하면, 실온(예를 들어, 25℃)을 기준으로, 온도(Temp)가 뜨거운(Hot) 방향으로 증가할수록 바디 바이어스 전압(VBB)은 급격하게 감소한다. 예를 들어, 도 10을 참조하여 설명된 것과 같이 누설 전압(VL)이 급격하게 증가하는 것에 대응하여 바디 바이어스 전압(VBB)이 급격하게 감소할 수 있다.
온도(Temp)가 추운(Cold) 방향으로 감소할수록 누설 전압(VL)은 점진적으로 증가한다. 예를 들어, 도 10을 참조하여 설명된 것과 같이 누설 전압(VL)이 점진적으로 감소하는 것에 대응하여 바디 바이어스 전압(VBB)이 점진적으로 증가할 수 있다.
도 12는 바디 바이어스 회로(180)가 활성화된 때의 누설 전압(VL)의 변화를 보여준다. 도 12에서, 가로축은 온도(Temp)를 가리키고, 세로축은 전압을 가리킨다. 도 8 및 도 12를 참조하면, 실온(예를 들어, 25℃)을 기준으로, 온도(Temp)가 뜨거운(Hot) 방향으로 증가하든 또는 추운(Cold) 방향으로 감소하든, 누설 전압은 일정하게(또는 일정한 범위 내로) 유지될 수 있다.
도 13은 본 발명의 실시 예에 따른 전압 생성기(179)의 예를 보여준다. 도 8 및 도 13을 참조하면, 전압 생성기(179)는 비교기(179_1), 제2 구동 트랜지스터(179_2), 저항(179_3), 제1 내지 제4 전압 분배 소자들(179_4~179_7), 그리고 코드 생성기(179_8)를 포함한다.
비교기(179_1)는 저항(179_3)과 제1 전압 분배 소자(179_4) 사이의 전압을 제2 기준 전압(VREF2)과 비교할 수 있다. 비교기(179_1)는 비교 결과에 따라 제2 구동 트랜지스터(179_2)의 게이트의 전압을 조절할 수 있다. 예를 들어, 비교기(179_1)는 저항(179_3)과 제1 전압 분배 소자(179_4) 사이의 전압이 제2 기준 전압(VREF2)과 같게 유지되도록 제2 구동 트랜지스터(179_2)의 채널의 사이즈를 조절할 수 있다.
제2 구동 트랜지스터(179_2)는 전원 전압(또는 전원 전압보다 높은 고전압)이 공급되는 전원 노드(VDD)와 저항(179_3) 사이에 연결된다. 제2 구동 트랜지스터(179_2)의 게이트는 비교기(179_1)의 출력에 따라 조절된다. 제2 구동 트랜지스터(179_2)는 제1 내지 제4 전압 분배 소자들(179_4~179_7)로 공급되는 전류량을 제어할 수 있다.
제1 내지 제4 전압 분배 소자들(179_4~179_7)은 저항(179_3)과 접지 전압이 공급되는 접지 노드(GND)의 사이에 직렬 연결된다. 제1 전압 분배 소자(179_4)는 병렬 연결된 제1 분배 저항(R_1) 및 제1 분배 트랜지스터(TR_1)를 포함한다. 제2 전압 분배 소자(179_5)는 병렬 연결된 제2 분배 저항(R_2) 및 제2 분배 트랜지스터(TR_2)를 포함한다.
제3 전압 분배 소자(179_6)는 병렬 연결된 제3 분배 저항(R_3) 및 제3 분배 트랜지스터(TR_3)를 포함한다. 제4 전압 분배 소자(179_7)는 병렬 연결된 제4 분배 저항(R_4) 및 제4 분배 트랜지스터(TR_4)를 포함한다. 제2 및 제3 전압 분배 소자들(179_5, 179_6) 사이의 전압은 출력 전압(VOUT)일 수 있다.
출력 전압(VOUT)은 제1 바이어스 전압(VB1), 기준 전압(VREF) 또는 제2 바이어스 전압(VB2)으로 사용될 수 있다. 출력 전압(VOUT)은 제2 기준 전압(VREF2)이 제1 및 제2 전압 분배 소자들(179_4, 179_5)의 업 저항 성분과 제3 및 제4 전압 분배 소자들(179_6, 179_7)의 다운 저항 성분에 의해 분배된 레벨을 가질 수 있다.
코드 생성기(179_8)는 제1 내지 제4 코드들(C1~C4)을 출력할 수 있다. 제1 내지 제4 코드들(C1~C4)은 제1 내지 제4 분배 트랜지스터들(TR_1~TR_4)의 게이트들로 전달된다. 코드 생성기(179_8)가 제1 및 제2 분배 트랜지스터들(TR_1, TR_2) 중 하나를 턴-오프 하면, 출력 전압(VOUT)의 업 저항 성분이 증가한다. 따라서, 출력 전압(VOUT)이 감소한다.
코드 생성기(179_8)가 제1 및 제2 분배 트랜지스터들(TR_1, TR_2) 중 하나를 턴-온 하면, 출력 전압(VOUT)의 업 저항 성분이 감소한다. 따라서, 출력 전압(VOUT)이 증가한다. 코드 생성기(179_8)가 제3 및 제4 분배 트랜지스터들(TR_3, TR_4) 중 하나를 턴-오프 하면, 출력 전압(VOUT)의 다운 저항 성분이 증가한다. 따라서, 출력 전압(VOUT)이 증가한다.
코드 생성기(179_8)가 제3 및 제4 분배 트랜지스터들(TR_3, TR_4) 중 하나를 턴-온 하면, 출력 전압(VOUT)의 다운 저항 성분이 감소한다. 따라서, 출력 전압(VOUT)이 감소한다. 도 13을 참조하여 설명된 바와 같이, 코드 생성기(179_8)가 제1 내지 제4 코드들(C1~C4)을 조절함으로써, 출력 전압(VOUT), 즉 제1 바이어스 전압(VB1), 기준 전압(VREF) 또는 제2 바이어스 전압(VB2)의 레벨이 조절될 수 있다.
전압 생성기(179)는 누설 검출기(170)의 구성 요소로 누설 검출기(170)에 포함될 수 있다. 다른 예로서, 전압 생성기(179)는 누설 검출기(170)의 외부에 배치될 수 있다. 코드 생성기(179_8)는 외부 장치 또는 사용자로부터 제공되는 정보에 따라, 환경 정보의 변화에 따라, 또는 미리 정해진 알고리즘에 따라 제1 내지 제4 코드들(C1~C4)을 조절할 수 있다.
도 13에서, 제1 내지 제4 전압 분배 소자들(179_4~179_7) 및 제1 내지 제4 코드들(C1~C4)이 도시 및 설명되었다. 그러나 본 발명의 기술적 사상에 다른 전압 생성기(179)는 네 개의 전압 분배 소자들 및 네 개의 코드들을 갖는 것으로 한정되지 않는다. 전압 생성기(179)는 임의의 수의 전압 분배 소자들 및 코드들을 포함할 수 있다.
도 14는 본 발명의 응용 예에 따른 누설 검출기(170')를 보여준다. 도 14를 참조하면, 누설 검출기(170')는 전압 구동기(171), 전류 미러(174), 저항성 소자(177'), 그리고 비교기(178)를 포함한다. 도 8의 누설 검출기(170)와 비교하면, 저항성 소자(177')는 트랜지스터가 아닌 저항을 포함할 수 있다. 즉, 저항성 소자(177')는 고정 저항 또는 가변 저항을 포함하도록 응용될 수 있다.
도 15는 응용 예에 따른 불휘발성 메모리 장치(200)를 보여주는 블록도이다. 도 15를 참조하면, 불휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 행 디코더(220), 더미 워드 라인 바이어스 회로(230), 소스 라인 드라이버(240), 쓰기 드라이버 및 감지 증폭기(250), 더미 비트 라인 바이어스 회로(255), 데이터 버퍼(260), 누설 검출기(270), 바디 바이어스 회로(280), 그리고 제어 로직(290)을 포함한다.
도 1의 불휘발성 메모리 장치(100)와 비교하면, 불휘발성 메모리 장치(200)의 메모리 셀 어레이(110)는 참조 셀들(RC)을 더 포함한다. 참조 셀들(RC)은 참조 소스 라인(RSL)을 통해 소스 라인 드라이버(240)에 연결되고, 참조 비트 라인(RBL)을 통해 쓰기 드라이버 및 감지 증폭기(250)에 연결된다. 참조 셀들(RC)은 워드 라인들(WL1~WLm)에 연결된다.
참조 셀들(RC)은 읽기 동작 시에 메모리 셀들(MC)에 기입된 데이터를 판독하는 데에 참조로 사용될 수 있다. 예를 들어, 쓰기 드라이버 및 감지 증폭기(250)는 선택된 비트 라인을 통해 흐르는 전류(또는 전압)와 참조 비트 라인(RBL)을 통해 흐르는 전류(또는 전압)를 비교하여, 선택된 메모리 셀의 데이터를 판독할 수 있다.
예시적으로, 참조 셀들(RC)은 메모리 셀들(MC) 또는 더미 셀들(DC)과 동일한 구조를 갖고, 미리 정해진 데이터 비트를 저장할 수 있다. 다른 예로서, 참조 셀들(RC)은 메모리 셀들(MC)의 데이터를 판독하는 데에 적합한 고정된 저항값을 갖는 저항성 소자를 포함할 수 있다.
도 15에서 참조 셀들(RC)이 하나의 열로 배치되는 것으로 도시 및 설명되었다. 그러나 참조 셀들(RC)은 둘 이상의 열들로 배치될 수 있다. 참조 셀들(RC)이 둘 이상의 열들로 배치되면, 서로 다른 열의 참조 셀들은 서로 다른 데이터 비트들을 저장할 수 있다.
도 16은 또 다른 응용 예에 따른 불휘발성 메모리 장치(300)를 보여주는 블록도이다. 도 16을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 더미 워드 라인 바이어스 회로(330), 소스 라인 드라이버(340), 쓰기 드라이버 및 감지 증폭기(350), 더미 비트 라인 바이어스 회로(355), 데이터 버퍼(360), 누설 검출기(370), 바디 바이어스 회로(380), 그리고 제어 로직(390)을 포함한다.
도 15의 불휘발성 메모리 장치(200)와 비교하면, 불휘발성 메모리 장치(300)에서 더미 비트 라인(DBL)은 쓰기 드라이버 및 감지 증폭기(350)에 연결될 수 있다. 불휘발성 메모리 장치(200)의 더미 워드 라인 바이어스 회로(230)는 불휘발성 메모리 장치(300)의 더미 워드 라인 바이어스 및 디코드 회로(330)로 대체될 수 있다.
쓰기 드라이버 및 감지 증폭기(350)와 더미 비트 라인 바이어스 회로(355)는 교대로 더미 비트 라인(DBL)을 제어할 수 있다. 더미 소스 라인(DSL)은 소스 라인 구동기(340)에 연결될 수 있다. 소스 라인 구동기(340) 및 누설 검출기(370)는 교대로 더미 소스 라인(DSL)을 제어할 수 있다.
예를 들어, 불휘발성 메모리 장치(300)는 더미 액세스 모드 및 바디 바이어스 모드를 가질 수 있다. 더미 액세스 모드에서, 더미 비트 라인 바이어스 회로(355)는 더미 비트 라인(DBL)을 제어하지 않을 수 있다. 누설 검출기(370)는 더미 소스 라인(DSL)을 제어하지 않을 수 있다.
더미 워드 라인 바이어스 및 디코드 회로(330)는 미리 정해진 알고리즘에 따라 더미 워드 라인들(DWL1~DWLm)을 선택할 수 있다. 예를 들어, 더미 워드 라인 바이어스 및 디코드 회로(330)는 더미 워드 라인들(DWL1~DWLm)을 순차적으로 하나씩 선택할 수 있다.
더미 워드 라인 바이어스 및 디코드 회로(330)에 의해 선택된 더미 셀(DC)에 대해, 소스 라인 드라이버(340)와 쓰기 드라이버 및 감지 증폭기(350)는 더미 소스 라인(DSL) 및 더미 비트 라인(DBL)을 통해 액세스(예를 들어, 쓰기 또는 읽기)를 수행할 수 있다.
예를 들어, 더미 액세스 모드에서, 더미 셀들(DC)은 특정한 데이터 값들(또는 저항들)을 갖도록 순차적으로 기입될 수 있다. 더미 셀들(DC)은 특정한 데이터 값들(또는 저항들)을 유지하는지 순차적으로 읽기를 통해 점검될 수 있다. 특정한 더미 셀이 특정한 데이터 값(또는 저항)을 유지하지 않는 것으로 판단되면, 특정한 더미 셀(DC)은 특정한 데이터 값(또는 저항)을 갖도록 재기입될 수 있다.
바디 바이어스 모드에서, 소스 라인 드라이버(340)는 더미 소스 라인(DSL)을 제어하지 않을 수 있다. 쓰기 드라이버 및 감지 증폭기(350)는 도 1 내지 도 13을 참조하여 설명된 바와 같이 더미 워드 라인들(DWL1~DWLm)에 턴-오프 전압들(VOFF)을 인가할 수 있다.
더미 비트 라인 바이어스 회로(355)는 도 1 내지 도 13을 참조하여 설명된 바와 같이 더미 비트 라인(DBL)에 더미 비트 라인 전압(VDBL)을 인가할 수 있다. 누설 검출기(370)는 더미 소스 라인(DSL)에 제1 바이어스 전압(VB1)을 인가하고, 더미 소스 라인(DSL)을 통해 흐르는 제3 누설 전류(IL3)를 검출할 수 있다. 검출 결과에 따라, 누설 검출기(370)는 활성 신호(EN)를 활성화 또는 비활성할 수 있다.
도 16을 참조하여 설명된 실시 예에 따르면, 더미 액세스 모드에서 더미 셀들(DC)에 대한 쓰기 또는 읽기가 수행될 수 있다. 더미 셀들(DC)의 저항값들이 의도적으로 조절될 수 있으며, 더미 셀들(DC)의 누설 환경이 메모리 셀들(MC)의 누설 환경에 근사하게 제어될 수 있다. 따라서, 누설 검출기(370) 및 바디 바이어스 회로(380)가 바디 바이어스 전압(VBB)을 더 신뢰도있게 조절할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100, 200, 300: 불휘발성 메모리 장치
110, 210, 310: 메모리 셀 어레이
120, 220, 320: 행 디코더
130, 230, 330: 더미 워드 라인 바이어스 회로
140, 240, 340: 소스 라인 드라이버
150, 250, 350: 쓰기 드라이버 및 감지 증폭기
155, 255, 355: 더미 비트 라인 바이어스 회로
160, 260, 360: 데이터 버퍼
170, 270, 370: 누설 검출기
171: 전압 구동기
174: 전류 미러
177: 저항성 소자
178: 비교기
180, 280, 380: 바디 바이어스 회로
181: 클럭 회로
182: 음의 전하 펌프
183: 전류 공급 회로
190, 290, 390: 제어 로직

Claims (10)

  1. 메모리 셀들 및 더미 셀들을 포함하는 메모리 셀 어레이;
    워드 라인들을 통해 상기 메모리 셀들에 연결되는 행 디코더;
    더미 워드 라인들을 통해 상기 더미 셀들에 연결되는 더미 워드 라인 바이어스 회로;
    비트 라인들을 통해 상기 메모리 셀들에 연결되는 쓰기 드라이버 및 감지 증폭기 회로; 그리고
    더미 비트 라인을 통해 상기 더미 셀들에 연결되는 더미 비트 라인 바이어스 회로를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 셀들과 상기 더미 셀들의 구조들은 동일한 불휘발성 메모리 장치.
  3. 제1항에 있어서,
    상기 더미 셀들 각각은 대응하는 더미 워드 라인에 의해 제어되는 선택 트랜지스터 및 가변 저항 소자를 포함하고,
    상기 메모리 셀들에 대한 읽기 동작 시에, 상기 더미 워드 라인 바이어스 회로는 상기 더미 셀들의 선택 트랜지스터들을 턴-오프 하는 전압들을 상기 더미 워드 라인들에 인가하는 불휘발성 메모리 장치.
  4. 제1항에 있어서,
    소스 라인들을 통해 상기 메모리 셀들에 연결되는 소스 라인 드라이버; 그리고
    더미 소스 라인을 통해 상기 더미 셀들에 연결되는 누설 검출기를 더 포함하는 불휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 더미 비트 라인 바이어스 회로는 상기 더미 비트 라인에 제1 전압을 인가하고, 상기 누설 검출기는 상기 더미 소스 라인에 상기 제1 전압보다 높은 제2 전압을 인가하는 불휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 제2 전압과 상기 제1 전압의 전압 차이는, 상기 메모리 셀들에 대한 읽기 동작 시에 상기 소스 라인들 중 선택된 소스 라인에 인가되는 제3 전압과 상기 비트 라인들 중 선택된 비트 라인에 인가되는 제4 전압의 차이와 비례하는 불휘발성 메모리 장치.
  7. 제4항에 있어서,
    상기 누설 검출기는 상기 더미 셀들을 통해 흐르는 제1 누설 전류의 전류량을 검출하는 불휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 검출된 전류량에 따라 상기 메모리 셀들 및 상기 더미 셀들이 형성되는 바디의 바이어스 전압을 조절하는 바디 바이어스 회로를 더 포함하는 불휘발성 메모리 장치.
  9. 메모리 셀들 및 더미 셀들을 포함하는 메모리 셀 어레이;
    워드 라인들을 통해 상기 메모리 셀들에 연결되는 행 디코더;
    더미 워드 라인들을 통해 상기 더미 셀들에 연결되는 더미 워드 라인 바이어스 회로;
    비트 라인들을 통해 상기 메모리 셀들에 연결되고 더미 비트 라인을 통해 상기 더미 셀에 연결되는 쓰기 드라이버 및 감지 증폭기 회로;
    상기 더미 비트 라인을 통해 상기 더미 셀들에 연결되는 더미 비트 라인 바이어스 회로;
    소스 라인들을 통해 상기 메모리 셀들에 연결되고 더미 소스 라인을 통해 상기 더미 셀들에 연결되는 소스 라인 드라이버;
    상기 더미 소스 라인을 통해 상기 더미 셀들에 연결되고, 상기 더미 셀들을 통해 흐르는 누설 전류의 전류량을 검출하는 누설 검출기; 그리고
    상기 검출된 전류량에 따라 상기 메모리 셀들 및 상기 더미 셀들이 형성되는 바디의 바이어스 전압을 조절하는 바디 바이어스 회로를 포함하는 불휘발성 메모리 장치.
  10. 메모리 셀들 및 더미 셀들을 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서:
    상기 더미 셀들을 통해 흐르는 누설 전류의 전류량을 검출하는 단계; 그리고
    상기 검출된 전류량에 따라 상기 메모리 셀들 및 상기 더미 셀들이 형성되는 바디의 바이어스 전압을 조절하는 단계를 포함하는 동작 방법.
KR1020170102540A 2017-08-11 2017-08-11 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 KR102426729B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170102540A KR102426729B1 (ko) 2017-08-11 2017-08-11 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US15/936,696 US10431300B2 (en) 2017-08-11 2018-03-27 Nonvolatile memory device and operating method of nonvolatile memory device
CN201810908939.6A CN109390017B (zh) 2017-08-11 2018-08-10 非易失性存储器装置和非易失性存储器装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170102540A KR102426729B1 (ko) 2017-08-11 2017-08-11 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190018116A true KR20190018116A (ko) 2019-02-21
KR102426729B1 KR102426729B1 (ko) 2022-07-29

Family

ID=65275586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170102540A KR102426729B1 (ko) 2017-08-11 2017-08-11 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Country Status (3)

Country Link
US (1) US10431300B2 (ko)
KR (1) KR102426729B1 (ko)
CN (1) CN109390017B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435906B1 (ko) * 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
DE102018121817A1 (de) * 2017-09-15 2019-03-21 Samsung Electronics Co., Ltd. Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle
US10685703B2 (en) * 2018-09-12 2020-06-16 Nxp B.V. Transistor body bias control circuit for SRAM cells
KR102510497B1 (ko) * 2018-09-17 2023-03-16 삼성전자주식회사 누설 전류를 감소시키기 위한 메모리 장치
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
US10991426B2 (en) * 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
US10872661B2 (en) * 2019-04-10 2020-12-22 Microchip Technology Inc. ReRAM programming method including low-current pre-programming for program time reduction
TR201917243A2 (tr) * 2019-11-07 2021-05-21 Tobb Ekonomi Ve Teknoloji Ueniversitesi Hücreleri̇n eri̇şi̇m örüntüsüne göre uyarlanabi̇li̇r alttaş kutuplama (body bias) geri̇li̇mli̇ bi̇r di̇nami̇k rastgele eri̇şi̇m belleği̇ (dram) yapisi
US11139017B2 (en) * 2019-11-12 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-activated bias generator
US11074946B2 (en) 2019-12-05 2021-07-27 Nxp B.V. Temperature dependent voltage differential sense-amplifier
US11636896B2 (en) * 2020-06-30 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array circuit and method of forming the same
US11348628B2 (en) * 2020-09-25 2022-05-31 Nxp Usa, Inc. Non-volatle memory with virtual ground voltage provided to unselected column lines during memory read operation
US11450355B1 (en) * 2021-05-03 2022-09-20 Powerchip Semiconductor Manufacturing Corporation Semiconductor memory with temperature dependence
CN113257322B (zh) * 2021-06-21 2021-10-08 上海亿存芯半导体有限公司 读取电路及非易失性存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110040455A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 바이어스 방법
KR20160049873A (ko) * 2014-10-28 2016-05-10 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754123B2 (en) 2002-10-01 2004-06-22 Hewlett-Packard Development Company, Lp. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having diode isolation
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7161844B2 (en) * 2004-03-30 2007-01-09 Silicon Storage Technology, Inc. Method and apparatus for compensating for bitline leakage current
KR100610014B1 (ko) * 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7495471B2 (en) 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
KR100827706B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
US8089822B1 (en) 2007-02-12 2012-01-03 Cypress Semiconductor Corporation On-chip power-measurement circuit using a low drop-out regulator
KR100999023B1 (ko) 2008-06-25 2010-12-09 세크론 주식회사 성형물 분리 장치 및 이를 포함하는 전자 부품의 몰딩시스템
KR101504594B1 (ko) * 2008-08-28 2015-03-23 삼성전자주식회사 반도체 소자의 누설전류 예측 방법
US8537625B2 (en) * 2011-03-10 2013-09-17 Freescale Semiconductor, Inc. Memory voltage regulator with leakage current voltage control
JP5809595B2 (ja) * 2012-03-30 2015-11-11 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の動作方法
KR102024523B1 (ko) 2012-12-26 2019-09-24 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102095856B1 (ko) 2013-04-15 2020-04-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 바디 바이어스 방법
KR20150019480A (ko) 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
US9171856B2 (en) 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
KR102193790B1 (ko) 2014-02-13 2020-12-21 에스케이하이닉스 주식회사 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
JP2016062627A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体集積回路
US9443588B2 (en) 2014-10-27 2016-09-13 Industrial Technology Research Institute Resistive memory system, driver circuit thereof and method for setting resistance thereof
KR20160059525A (ko) 2014-11-18 2016-05-27 에스케이하이닉스 주식회사 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110040455A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 바이어스 방법
KR20160049873A (ko) * 2014-10-28 2016-05-10 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9449686B2 (en) * 2014-10-28 2016-09-20 Samsung Electronics Co., Ltd. Resistive memory device, resistive memory system and method of operating the resistive memory device

Also Published As

Publication number Publication date
US20190051351A1 (en) 2019-02-14
CN109390017A (zh) 2019-02-26
KR102426729B1 (ko) 2022-07-29
CN109390017B (zh) 2023-08-01
US10431300B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
KR102426729B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US10762958B2 (en) Resistive memory device including a reference cell and method of controlling a reference cell to identify values stored in memory cells
KR102661817B1 (ko) 불휘발성 메모리 장치
US8400824B2 (en) Non-volatile memory device and method for controlling the same
KR102510497B1 (ko) 누설 전류를 감소시키기 위한 메모리 장치
US6967884B2 (en) RRAM circuit with temperature compensation
US6678189B2 (en) Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
JP5701722B2 (ja) 磁気メモリ装置、このためのリファレンスセルのプログラム方法及び検証方法
TWI754450B (zh) 記憶體裝置以及提供寫入電壓的方法
US6118702A (en) Source bias compensation for page mode read operation in a flash memory device
US9019746B2 (en) Resistive memory device and method for driving the same
KR101038992B1 (ko) 비휘발성 반도체 메모리 회로
KR102656168B1 (ko) 메모리 장치와 이를 포함하는 메모리 시스템
KR20130132177A (ko) 반도체 메모리 장치
US20180268878A1 (en) Non-volatile semiconductor memory device
KR20040029827A (ko) 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
CN113889166A (zh) 非易失性存储器和操作非易失性存储器的方法
US8547734B1 (en) Method of reading from and writing to magnetic random access memory (MRAM)
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
US20240071489A1 (en) Cascoded sense amplifiers for self-selecting memory
TWI751921B (zh) 記憶體裝置及操作其的方法
KR20230085879A (ko) 반도체 기억장치 및 검증방법
CN115691597A (zh) 半导体装置和半导体系统
JP2022050302A (ja) 抵抗変化メモリおよび抵抗変化メモリの制御方法
CN112802519A (zh) 随机位元电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant