KR20190013872A - 금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막 - Google Patents

금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막 Download PDF

Info

Publication number
KR20190013872A
KR20190013872A KR1020187037164A KR20187037164A KR20190013872A KR 20190013872 A KR20190013872 A KR 20190013872A KR 1020187037164 A KR1020187037164 A KR 1020187037164A KR 20187037164 A KR20187037164 A KR 20187037164A KR 20190013872 A KR20190013872 A KR 20190013872A
Authority
KR
South Korea
Prior art keywords
peak
nitrogen
degrees
thin film
film
Prior art date
Application number
KR1020187037164A
Other languages
English (en)
Inventor
다케시 아오키
구니히코 나카타
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20190013872A publication Critical patent/KR20190013872A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 개시와 관련된 금속 산질화물 반도체막의 제조 방법은, 아연 및 주석으로부터 선택되는 적어도 하나의 금속 원소의 산화물 스퍼터링 타깃을, 80체적% 이상의 질소 가스를 포함하는 분위기 가스 중, 1.5Pa 이하의 압력 조건하에서, 스퍼터링에 제공한다.

Description

금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막
본 개시는, 금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막, 및 산질화 아연 반도체막 중에 도입되어 있는 질소의 비율을 간편하게 인식할 수 있는 산질화 아연 반도체막의 검사 방법에 관한 것이다.
종래, 액정 표시 장치(LCD)나 유기 EL 표시 장치(OLED) 등에 있어서, 전계 효과 트랜지스터의 일종인 박막 트랜지스터(TFT)의 채널층에 이용되는 반도체막으로서는, 주로 어모퍼스 실리콘막이 이용되고 있다. 최근, 표시 장치의 고성능화에 따라 TFT의 고속화가 요구되고 있으며, 차세대 채널 재료로서 저온 폴리실리콘(LTPS) 및 In-Ga-Zn계 복합 금속 산화물(IGZO)의 개발이 진행되고 있다. 그러나, LTPS는 제조 프로세스가 번잡하며, 마더 글래스의 대형화가 어려워 비용면에서도 불리하다. IGZO는 저비용인 스퍼터링법에 의해 대면적의 기판에 성막할 수 있지만, 레어 메탈인 In을 포함하기 때문에(전체 조성의 1/3 이상), 비용면에서 불리하다. 따라서, 레어 메탈을 사용하지 않고, 저렴하고 고성능인 TFT 재료가 요구되고 있다.
저렴한 재료로서 산화 아연이 TFT 재료로서 이용되고 있다. 산화 아연은 고이동도를 가지는 재료이며, Al, Ga 등을 도프한 도전막으로서 실용화되고 있다. 그런데, 산화 아연의 스퍼터막은 C축에 배향된 다결정 구조를 가지고 있다. 이 때문에, 산화 아연을 반도체 재료로서 이용하는 경우, 입계 산란에 의해 이동도가 현저하게 저하된다. 입계 산란을 회피하는 하나의 방법으로서, 멀티 카티온화를 들 수 있다. 예를 들면, IGZO는, 카티온을 Zn의 1성분으로부터, In, Ga 및 Zn의 3성분으로 변경함으로써 난잡성을 부여하여, 고이동도화를 실현한 것이다. 그러나, 복수종의 카티온이 랜덤으로 분포됨으로써, 전도대에 퍼텐셜 장벽이 형성된다. 이 때문에, IGZO의 이동도는 10cm2/Vs 정도로 충분하지 않다.
따라서, 카티온은 Zn의 1성분인채로 고이동도화를 실현하는 어프로치로서, 멀티 아니온화, 즉 O 및 N의 2성분을 포함하는 ZnON막이 보고되고 있다(예를 들면, 비특허 문헌 1). 이 ZnON막은, n형의 고이동도 반도체이다.
그런데, ZnON막을 제조할 때에, N은 막 중에 도입하기 어렵다. 그 이유는, Zn과 O와의 반응성이, Zn과 N과의 반응성보다 매우 높고, Zn과 O와의 반응이 우선적으로 진행되기 때문이다. 예를 들면, 비특허 문헌 2에는, 산화 아연 타깃을 이용한 스퍼터링 방법이 개시되어 있다. 그러나, 이 종래법으로 ZnON막의 형성을 시험해 보아도, 많은 N이 도입된 ZnON막을 형성하는 것은 곤란하다. 이 때문에, ZnO와 동일한 우르츠광 구조에 N이 소량 도프되는 것에 지나지 않아, 이동도가 충분하게 높아지지 않는다.
한편, 산화 아연이 아닌, 금속 Zn 타깃을 이용하여 반응성 스퍼터에 의해 고이동도 ZnON막을 형성하는 방법도 제안되고 있다(예를 들면, 특허 문헌 1 및 2). 금속 Zn을 이용하기 때문에, 질화되기 쉽고, 많은 N을 막 중에 도입하는 것이 가능하다. 그 결과, 고이동도화가 실현된다. 그러나, 이 방법에서는, 금속 Zn의 표면이 점차 산화된다. 이 때문에, 프로세스마다 O와 N과의 비율이 변화되는(O/N 조성 편차가 발생하는), 한정된 조건하에서 밖에 성막할 수 없는 등, 실용화가 진행되고 있지 않다.
예를 들면, ZnON막을 박막 트랜지스터에 이용하는 경우, 온 전류, 전계 효과 이동도와 같은 박막 트랜지스터의 제(諸)특성은, 막 중에 도입된 O와 N의 조성비(아니온 조성비)에 강하게 의존한다. 그러나, 그들은, 성막 중의 다양한 프로세스 인자의 변동에 의해 변화될 수 있다. 따라서, 얻어진 막에 원하는 양의 질소가 도입되어 있지 않아, 얻어진 막이 기대한 특성을 발휘하지 않는 경우가 있다.
상기한 바와 같이, 금속 Zn을 이용한 스퍼터링에서는, 금속 Zn의 표면이 점차 산화되기 때문에, 프로세스마다 아니온 조성비가 변화된다(O/N 조성 편차가 발생한다). 타깃 표면의 산화의 영향이 없어, 제조마다 아니온 조성비가 비교적 안정된, 산화 아연 타깃을 이용한 스퍼터링의 경우에도, 챔버 내의 잔류 가스 성분이나 시일 누설 등의 원인에 의해, 성막 분위기 중의 질소 농도가 서서히 변화되는 경우가 있다.
이와 같은 성막 분위기 중의 질소 농도의 변동은 아니온 조성비 어긋남의 원인이 된다. 그 결과, ZnON막의 박막 트랜지스터의 제특성이 안정되지 않아, 원하는 고이동도의 박막 트랜지스터를 안정되게 제조할 수 없다. 이 때문에, ZnON막의 박막 트랜지스터의 제조 프로세스에서는, ZnON막 중에 도입되어 있는 질소와 산소와의 조성비(아니온 조성비)를 간편하게 검사하고, 프로세스 파라미터에 피드백하는 방법이 요구되고 있다.
일본특허 제5718052호 공보 일본공개특허 특개2010-525176호 공보
Yan Ye 외, J. Appl. Phys. 106, 074512(2009) M. Futsuhara 외, Thin Solid Films 317 1998. 322-325
본 개시의 과제는, 이동도가 높으면서 또한 캐리어 농도가 낮은 금속 산질화물 반도체막, 및 이와 같은 금속 산질화물 반도체막을, 번잡한 공정을 거치지 않고 저비용으로 제조할 수 있는 방법을 제공하는 것에 있다. 또한, 본 개시의 다른 과제는, 산질화 아연 반도체막 중에 도입되어 있는 질소의 비율을, 높은 정밀도로 간편하게 인식할 수 있는 산질화 아연 반도체막의 검사 방법을 제공하는 것에 있다.
본 개시와 관련된 금속 산질화물 반도체막의 제조 방법은, 아연 및 주석으로부터 선택되는 적어도 하나의 금속 원소의 산화물 스퍼터링 타깃을, 80체적% 이상의 질소 가스를 포함하는 분위기 가스 중, 1.5Pa 이하의 압력 조건하에서, 스퍼터링에 제공한다.
본 개시와 관련된 금속 산질화물 반도체막은, 아연과 산소와 질소를 포함하고, X선 회절법에 있어서, 65~68도의 회절각의 범위에 제 1 피크를 가진다.
본 개시와 관련된 산질화 아연 반도체막의 검사 방법은, 산질화 아연 반도체막에 도입되어 있는 질소의 비율을 산출하는 검사 방법에 있어서, 하기의 공정 (i)~(iii)을 포함한다.
(i) 질소의 비율이 상이한 기지(旣知)의 산질화 아연 반도체막을 복수 준비하고, 각각의 산질화 아연 반도체막에 대해 X선 회절 측정을 행하고, 30~34도에 나타나는 제 2 피크와 34~40도에 나타나는 제 3 피크와의 각도차를, 각각의 산질화 아연 반도체막에 대해 산출하는 공정.
(ii) 식 (I)에 의거하여, 공정 (i)에서 산출한 각도차와 기지의 질소의 비율로부터, 상수 a를 산출하는 공정.
질소의 비율(원자%)=a×각도차(도) (I)
(iii) 공정 (ii)에서 얻어진 상수 a를 이용하여, 질소의 비율이 미지인 산질화 아연 반도체막의 X선 회절 측정으로부터 얻어지는 30~34도에 나타나는 제 2 피크와 34~40도에 나타나는 제 3 피크와의 각도차로부터, 식 (I)을 이용하여 질소의 비율을 구하는 공정.
본 개시에 의하면, 이동도가 높으면서 또한 캐리어 농도가 낮은 금속 산질화물 반도체막이 제공된다. 본 개시에 의하면, 이와 같은 금속 산질화물 반도체막을, 번잡한 공정을 거치지 않고 저비용으로 제조할 수 있는 방법이 제공된다. 이와 같은 금속 산질화물 반도체막은, 전계 효과 트랜지스터나 박막 트랜지스터(TFT)의 채널층 등에 바람직하게 사용된다. 본 개시의 검사 방법에 의하면, 산질화 아연 반도체막 중에 도입되어 있는 질소의 비율을, 높은 정밀도로 간편하게 인식할 수 있다. 또한, 본 개시의 제조 방법에 의하면, 산질화 아연 반도체막 중에 도입되어 있는 질소의 비율을 간편하게 인식할 수 있기 때문에, 질소의 비율이 높은 산질화 아연 반도체막을 효율적으로 얻을 수 있다.
도 1의 (a)는 실시예 1에서 얻어진 박막의 X선 회절 차트를 나타내고, 도 1의 (b)는 실시예 1에서 얻어진 박막이 추찰되는 구조를 나타내는 설명도이다.
도 2는 비교예 1에서 얻어진 박막의 X선 회절 차트를 나타낸다.
도 3은 참고예 1에서 얻어진 박막의 X선 회절 차트를 나타낸다.
도 4는 실시예 7에서 얻어진 박막의 X선 회절 차트를 나타낸다.
도 5의 (a)는, 실시예 13에서 얻어진 박막 A의 X선 회절 차트를 나타내고, 도 5의 (b)는, 실시예 13에서 얻어진 박막 A의 러더퍼드 후방 산란 분광법(RBS)의 차트를 나타낸다.
도 6의 (a)는, 실시예 13에서 얻어진 박막 B의 X선 회절 차트를 나타내고, 도 6의 (b)는, 실시예 13에서 얻어진 박막 B의 RBS의 차트를 나타낸다.
도 7의 (a)는, 실시예 13에서 얻어진 박막 C의 X선 회절 차트를 나타내고, 도 7의 (b)는, 실시예 13에서 얻어진 박막 C의 RBS의 차트를 나타낸다.
도 8의 (a)는, 실시예 13에서 얻어진 박막 D의 X선 회절 차트를 나타내고, 도 8의 (b)는, 실시예 13에서 얻어진 박막 D의 RBS의 차트를 나타낸다.
도 9는 실시예 20에서 얻어진 박막 트랜지스터(TFT)를 설명하기 위한 모식도이다.
도 10은 실시예 20에서 제작한 TFT에 있어서의 Id-Vd 특성의 결과를 나타내는 그래프이다.
도 11은 실시예 20에서 제작한 TFT에 있어서의 Id-Vg 특성의 결과를 나타내는 그래프이다.
도 12은 실시예 20에서 제작한 TFT에 있어서의 Vd가 40V일 때의 Id-Vg 특성의 결과를 나타내는 그래프이다.
본 개시와 관련된 금속 산질화물 반도체막의 제조 방법의 일 실시 형태는, 아연 및 주석으로부터 선택되는 적어도 하나의 금속 원소의 산화물 스퍼터링 타깃을 사용한다. 일 실시 형태와 관련된 제조 방법에 사용되는 아연 및 주석으로부터 선택되는 적어도 하나의 금속 원소의 산화물 스퍼터링 타깃은 한정되지 않는다. 예를 들면, 산화 아연계 스퍼터링 타깃, 산화 주석계 스퍼터링 타깃 또는 산화 아연-산화 주석계 스퍼터링 타깃을 적합하게 사용할 수 있다.
산화 아연계 스퍼터링 타깃은, 통상, 산화 아연계 소결체를 가공하여 얻어진다. 산화 아연계 소결체는, 주로 아연 및 산소를 포함하는 소결체이면 한정되지 않는다. 이와 같은 산화 아연계 소결체는, 예를 들면, 산화 아연분(紛) 또는 수산화 아연분을 포함하는 원료 분말을, 필요에 따라 조립(造粒), 가소(假燒), 혹은 성형을 행하고, 소결하여 얻어진다.
산화 아연계 소결체는, 스퍼터링 시의 성막 속도를 고려하면, 높은 상대 밀도를 가지는 것이 바람직하다. 본 명세서에 있어서 「상대 밀도」란, 소결체의 밀도를 이론 밀도로 나누고, 100을 곱한 것을 의미한다. 일 실시 형태와 관련된 제조 방법에서는, 바람직하게는 90~100%의 상대 밀도, 보다 바람직하게는 95~100%의 상대 밀도를 가지는 산화 아연계 소결체가 사용된다. 또한, 산화 아연계 소결체는, 성막 시의 안정성을 고려하면, 낮은 비저항을 가지는 것이 바람직하다. 일 실시 형태와 관련된 제조 방법에서는, 바람직하게는 10-2~10-4Ω·cm 정도의 비저항을 가지는 산화 아연계 소결체가 사용된다.
산화 주석계 스퍼터링 타깃은, 통상, 산화 주석계 소결체를 가공하여 얻어진다. 산화 주석계 소결체는, 주로 주석 및 산소를 포함하는 소결체이면 한정되지 않는다. 이와 같은 산화 주석계 소결체는, 예를 들면, 산화 주석분 또는 수산화 주석분을 포함하는 원료 분말을, 필요에 따라 조립, 가소, 혹은 성형을 행하고, 소결하여 얻어진다.
산화 아연-산화 주석계 스퍼터링 타깃은, 통상, 산화 아연-산화 주석계 소결체를 가공하여 얻어진다. 산화 아연-산화 주석계 소결체는, 주로 아연, 주석 및 산소를 포함하는 소결체이면 한정되지 않는다. 이와 같은 산화 아연-산화 주석계 소결체는, 예를 들면 산화 아연분 또는 수산화 아연분과 산화 주석분 또는 수산화 주석분을 포함하는 원료 분말을, 필요에 따라 조립, 가소, 혹은 성형을 행하고, 소결하여 얻어진다.
산화 아연-산화 주석계 소결체는, 스퍼터링 시의 성막 속도를 고려하면, 높은 상대 밀도를 가지는 것이 바람직하다. 일 실시 형태와 관련된 제조 방법에서는, 바람직하게는 50~100%의 상대 밀도, 보다 바람직하게는 80~100%의 상대 밀도를 가지는 산화 아연-산화 주석계 소결체가 사용된다. 또한, 산화 아연-산화 주석계 소결체는, 성막 시의 안정성을 고려하면, 낮은 비저항을 가지는 것이 바람직하다. 일 실시 형태와 관련된 제조 방법에서는, 바람직하게는 10-1~10-4Ω·cm 정도의 비저항을 가지는 산화 아연계 소결체가 사용된다.
산화 아연계 스퍼터링 타깃(산화 아연계 소결체), 산화 주석계 스퍼터링 타깃(산화 주석계 소결체) 및 산화 아연-산화 주석계 스퍼터링 타깃(산화 아연-산화 주석계 소결체)은, 도펀트 원소를 포함하고 있어도 된다. 도펀트 원소로서는, 바람직하게는 In, Al, Ga, Zn, Sn, Si, Ge, Ti, Cu, Ni, Mn, Zr, Cr, V, Mg, Y, Mo, W, Nb 및 Ta를 들 수 있다. 이러한 도펀트 원소는 단독으로 첨가되어 있어도 되고, 2종 이상이 첨가되어 있어도 된다. 이러한 도펀트 원소 중에서도, Ti, Al 또는 Ga가 보다 바람직하다. 도펀트 원소의 첨가량은 특별히 한정되지 않고, 전체 금속 원자수에 대한 도펀트 원소의 원자수의 비율은, 바람직하게는 0.5mol% 이상 10mol% 이하, 보다 바람직하게는 1.0mol% 이상 5.0mol% 이하, 더 바람직하게는 2.0mol% 이상 4.0mol% 이하, 보다 더 바람직하게는 2.1mol% 이상 3.7mol% 이하, 특히 바람직하게는 3.1mol% 이상 3.5mol% 이하이다. 산화 아연계 스퍼터링 타깃, 산화 주석계 스퍼터링 타깃 및 산화 아연-산화 주석계 스퍼터링 타깃이, 도펀트 원소를 상기의 첨가량으로 포함함으로써, 얻어지는 반도체막에 보다 많은 질소를 도입할 수 있다. 스퍼터링 타깃에 도펀트 원소를 도입하기 위해서는, 산화 아연이나 수산화 아연 및/또는 산화 주석이나 수산화 주석의 원료분(粉)에, 도펀트 원소를 포함하는 산화물, 질화물, 금속 등을 원하는 비율로 혼합한 원료분을 소결하면 된다.
또한, 도펀트 원소로서, Zn 및 Sn을 들고 있지만, 필요에 따라, 산화 아연계 소결체에 도펀트 원소로서 금속 Zn을 더 첨가하는 경우도 있다. 한편, 산화 주석계 소결체에도, 필요에 따라, 도펀트 원소로서 금속 Sn을 더 첨가하는 경우도 있다. 또한, 산화 아연-산화 주석계 소결체에 도펀트 원소로서, 금속 Zn 및/또는 금속 Sn을 첨가하는 경우도 있다. 소결체에 금속 Zn 및/또는 금속 Sn을 첨가함으로써, 금속 산질화물 반도체막의 캐리어 농도를 용도에 맞춰 용이하게 조정할 수 있다. 이 목적으로 금속 Zn 및/또는 금속 Sn을 첨가하는 경우, 소결체에 대하여 통상 35mol% 이하의 비율로 첨가되고, 바람직하게는 30mol% 이하의 비율로 첨가된다.
일 실시 형태와 관련된 제조 방법은, 산화 아연계 스퍼터링 타깃, 산화 주석계 스퍼터링 타깃 또는 산화 아연-산화 주석계 소결체 스퍼터링 타깃을 이용하여, 많은 N이 도입되어, 이동도가 높으면서 또한 캐리어 농도가 낮은 금속 산질화물 반도체막을 형성하는 것을 목적으로 한다.
원료로서 금속 산화물을 이용하는 것보다 금속 자체를 이용하는 것이 질화되기 쉽다. 따라서, 스퍼터링 타깃으로서 금속 산화물을 이용하는 것보다 금속을 이용하는 것이, 많은 질소를 막 중에 도입하는 것이 가능하다. 그 결과, 고이동도화가 실현된다. 그러나, 스퍼터링 타깃으로서 금속을 이용하는 방법은, 상술한 바와 같은 문제가 있어 실용화가 진행되고 있지 않다.
한편, 원료로서 금속 산화물을 이용하는 경우, 금속과 산소와의 결합력이 강하기 때문에, 금속과 질소와의 결합을 형성시키는 것은 곤란하다. 그러나, 스퍼터링 타깃으로서 금속 산화물을 이용하면, 산소가 스퍼터링 타깃으로부터 공급되기 때문에, 높은 조성 균일성이 발휘된다. 또한, 금속 산화물은 금속과 산소와의 결합을 가지기 때문에, 산소 결손이 저감되어, 잔류 캐리어의 저감을 기대할 수 있다.
따라서, 일 실시 형태와 관련된 제조 방법은, 산화 아연계 스퍼터링 타깃 또는 산화 주석계 스퍼터링 타깃을, 특정의 질소 가스 농도 및 압력 조건하에서 스퍼터링에 제공함으로써, 금속과 질소와의 결합을 형성시키는 것이 곤란한 금속 산화물을 이용해도, 얻어지는 반도체막에 많은 질소가 도입되는 것이 발견되어 이루어진 것이다.
즉, 일 실시 형태와 관련된 제조 방법은, 산화 아연계 스퍼터링 타깃, 산화 주석계 스퍼터링 타깃 또는 산화 아연-산화 주석계 소결체 스퍼터링 타깃을, 80체적% 이상의 질소 가스를 포함하는 분위기 가스 중, 1.5Pa 이하의 압력 조건하에서, 스퍼터링에 제공한다. 이와 같은 조건하에서 스퍼터링을 행하면, 산화 아연계, 산화 주석계 또는 산화 아연-산화 주석계의 스퍼터링 타깃을 이용해도, 많은 질소가 도입되어, 이동도가 높으면서 또한 캐리어 농도가 낮은 금속 산질화물 반도체막이 형성된다.
일 실시 형태와 관련된 제조 방법에 있어서, 스퍼터링의 종류는 특별히 한정되지 않는다. 스퍼터링으로서는, 예를 들면, 직류(DC) 스퍼터링, 고주파(RF) 스퍼터링, 반응성 스퍼터링, DC와 RF의 중첩 스퍼터링 등을 들 수 있다. 이들 중에서도, 생산 라인에서의 실용성이나 안정성의 점에서, 직류(DC) 스퍼터링 또는 고주파(RF) 스퍼터링이 바람직하다.
일 실시 형태와 관련된 제조 방법은, 상기한 바와 같이 80체적% 이상의 질소 가스를 포함하는 분위기 가스 중에서 스퍼터링이 행해진다. 질소의 도입량을 보다 많게 하기 위해, 바람직하게는 90체적% 이상, 보다 바람직하게는 질소가 100체적%의 분위기 중에서 스퍼터링이 행해진다. 질소 가스 농도가 80체적% 미만의 분위기 가스 중에서 스퍼터링을 행했다고 해도, 도입되는 질소의 양이 적어, 이동도가 높으면서 또한 캐리어 농도가 낮은 금속 산질화물 반도체막이 형성되지 않는다. 질소 가스 농도가 80체적% 이상이면, 나머지는 다른 가스를 포함하고 있어도 된다. 다른 가스로서는, 예를 들면, 아르곤 가스, 산소 가스 등을 들 수 있다.
또한, 일 실시 형태와 관련된 제조 방법은, 1.5Pa 이하의 압력 조건하에서 스퍼터링을 행하는 점도 중요하다. 이 값은, 일반적으로 스퍼터링을 행하는 경우의 임계값보다 작다. 일 실시 형태와 관련된 제조 방법은, 압력을 낮게 할수록 질소의 도입량이 많아지는 것이 발견되어 이뤄진 것이다. 보다 많은 질소를 도입하기 위해, 바람직하게는 1Pa 이하, 보다 바람직하게는 0.7Pa 이하이며, 통상 0.1Pa 이상에서 스퍼터링이 행해진다. 압력이 1.5Pa을 초과하는 조건하에서 스퍼터링을 행해도, 도입되는 질소의 양이 적어, 이동도가 높으면서 또한 캐리어 농도가 낮은 금속 산질화물 반도체막이 형성되지 않는다.
스퍼터링을 행할 때의 질소 가스의 유량, 투입 전력, 기판 온도, 성막 시간 등은, 특별히 한정되지 않는다. 질소 가스의 유량은, 사용하는 스퍼터링 장치의 크기 등을 고려할 필요가 있지만, 질소의 실효적 도입량을 보다 많게 하기 위해서는, 많은 것이 바람직하다. 질소 가스의 유량은, 15sccm 이상이 바람직하고, 25sccm 이상이 보다 바람직하다. 상한은 특별히 한정되지 않고, 예를 들면 40sccm 정도를 초과하는 유량으로 해도, 질소의 도입량은 수렴되어 증가하지 않는다. 분위기 중에 다른 가스를 포함하는 경우, 다른 가스의 유량은, 질소 가스 농도가 80체적% 미만이 되지 않도록 설정된다. 「sccm」는 「standard cubic centimeter per minute」의 약호이며, 표준 기체로 환산한 「cm3/분」을 의미한다.
투입 전력은, 질소의 도입량을 보다 많게 하기 위해서는, 일반적으로 스퍼터링을 행하는 경우의 임계값보다 낮은 것이 바람직하다. 직류(DC) 스퍼터링 및 고주파(RF) 스퍼터링 중 어느 경우에도, 투입 전력은, 1.5W/cm2 이하가 바람직하고, 1W/cm2 이하가 보다 바람직하다. 하한은 특별히 한정되지 않고, 예를 들면 0.76W/cm2 정도보다 낮게 해도, 질소의 도입량은 수렴되어 증가하지 않는다.
기판 온도는, 질소의 도입량을 보다 많게 하기 위해서는, 250℃ 이하가 바람직하고, 150℃ 이하가 보다 바람직하다. 하한은 특별히 한정되지 않고, 20~25℃ 정도의 실온이 바람직하다. 기판으로서는 특별히 한정되지 않고, 예를 들면, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등 공지의 기판을 들 수 있다. 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI(Silicon On Insulator) 기판 등을 적용하는 것도 가능하고, 이러한 기판 상에 반도체 소자가 마련된 것을 기판으로서 이용해도 된다. 기판 두께는 0.1~10㎜가 일반적이며, 0.3~5㎜가 바람직하다. 유리 기판의 경우에는, 화학적으로, 혹은 열적으로 강화시킨 것이 바람직하다. 투명성이나 평활성이 요구되는 경우에는, 유리 기판, 수지 기판이 바람직하고, 유리 기판이 특히 바람직하다. 경량화가 요구되는 경우에는 수지 기판이나 고분자 기재가 바람직하다. 성막 시간은 원하는 막의 크기나 두께 등을 고려하여, 적절히 설정하면 된다.
성막 직후의 ZnON은, 질소 결함 및 산소 결함을 함유하기 쉽지만, 어닐함으로써, 각종 결함을 보수하여 안정화하는 것이 가능해진다. 어닐 온도는, 예를 들면, 200℃~400℃이며, 바람직하게는, 250℃~350℃이다. 어닐 온도가 지나치게 높은 경우에는, 캐리어 농도가 증가하여, 반도체로부터 도전성으로 변화되거나, ZnON이 ZnO로 결정화되거나 하여 TFT의 채널층으로서 이용할 수 없게 된다. 어닐 시간은, 5분~120분이며, 바람직하게는, 5분~60분이다. 어닐 분위기는 진공, 질소, 불활성 가스(Ar, He 등), 산소, 아산화 질소(N2O), 대기이며, 바람직하게는, 질소, 불활성 가스이다.
이와 같이 하여 얻어진 금속 산질화물 반도체막의 두께는, 반도체막의 용도 등에 따라 적절히 설정하면 되고, 통상 20~500㎚ 정도이다.
이하, 산화 아연계 스퍼터링 타깃을 사용하여, 상기 서술의 일 실시 형태와 관련된 제조 방법에 의해 얻어진 금속 산질화물 반도체막(ZnON막)을 예시하여, 일 실시 형태와 관련된 금속 산질화물 반도체막을 설명한다. 일 실시 형태와 관련된 금속 산질화물 반도체막은, 아연과 산소와 질소를 포함하고, X선 회절법에 있어서, 65~68도의 회절각의 범위에 제 1 피크를 가진다. 이 제 1 피크는, 질소가 도입되어 있지 않거나, 혹은 질소의 도입량이 불충분한 반도체막에서는 나타나지 않고, 충분히 질소가 도입된 고품질인 ZnON막의 특징을 나타내는 특이적인 피크이다. 제 1 피크는, Zn3N2(444)에 유래하는 피크로 추찰된다.
일 실시 형태와 관련된 ZnON막은, 통상, 30~34도의 회절각의 범위에 제 2 피크, 및 34~40도의 회절각의 범위에 제 3 피크를, 더 가진다. 질소가 도입되어 있지 않은 ZnO막에서는, 34도 부근에 ZnO 결정의 C축 유래의 피크가 나타난다. 그러나, 일 실시 형태와 관련된 ZnON막은, 충분히 질소가 도입되어 있으며, 결정계가 상이한 우르츠광의 육방정 ZnO와 입방정 Zn3N2와의 경합에 의해, ZnON은 어느 결정 구조도 취하기 어려워진다. 그 결과, ZnON의 박막은, 어모퍼스 또는 나노 결정을 가지는 구조, 혹은 어모퍼스 중에 나노 결정이 분산된 바다 섬 구조를 가진다고 추찰된다. 제 2 피크는, 보다 바람직하게는 30~32도의 회절각의 범위에 나타나고, 제 3 피크는, 보다 바람직하게는 35~40도의 회절각의 범위에 나타난다.
나노 결정 및 어모퍼스 구조와, 다결정 구조와의 차이는, 예를 들면 TEM 관찰에 의해 명확한 결정 입계가 관찰되는지 여부이다. 나노 결정 및 어모퍼스 구조에서는 입계 산란을 회피할 수 있기 때문에, 고이동도 반도체가 얻어진다. 일 실시 형태와 관련된 ZnON막은 산소 결손이 적어, 육방정 ZnO와 입방정 Zn3N2의 중간상의 나노 결정을 가진다. 따라서, 질소가 많이 도입될수록, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 2개의 피크로 분리(스플릿)되어, Zn3N2의 2개의 피크(Zn3N2(222) 및 Zn3N2(411))에 근접하는 현상이 발생한다.
제 2 피크와 제 3 피크와의 각도차, 즉 피크 스플릿의 스플릿의 폭(피크 스플릿 폭)은 특별히 한정되지 않는다. 피크 스플릿 폭은 질소의 도입량과 상관되고 있으며, 피크 스플릿 폭은 넓을수록, ZnON막 중에 질소가 많이 도입되어 있는 것을 나타낸다. 이 때문에, 제 2 피크와 제 3 피크와의 각도차는, 바람직하게는 4도 이상, 보다 바람직하게는 5.5도 이상이며, 더 바람직하게는 6도 이상이다. 통상, 피크 스플릿 폭은, 10도 이하이다.
질소의 도입량은, ZnON막 중에 존재하는 산소와 질소와의 비율(N/(N+O))이 지표가 된다. ZnON막의 이동도를 고려하면, 「N/(N+O)」는 바람직하게는 0.3(30원자%) 이상, 보다 바람직하게는 0.4(40원자%) 이상이다. 상한은 특별히 한정되지 않지만 0.8(80원자%) 정도이다. 본 개시의 ZnON막은, 특히, 피크 스플릿 폭과 「N/(N+O)」와의 사이에, 식 (II)의 관계를 만족시키는 것이 바람직하다. 식 중의 X는 피크 스플릿 폭을 나타내고, a는 기울기이며 5 이상 10 이하이다.
N/(N+O)=aX (II)
일 실시 형태와 관련된 ZnON막은, 제 2 피크의 반치폭(FWHM) 및 제 3 피크의 반치폭(FWHM) 중 적어도 일방이, 0.3도 이상이 바람직하고, 5도 이상이 보다 바람직하며, 7도 이상이 더 바람직하다. 이와 같이, 피크가 브로드할수록 결정립이 작은 것을 나타내고 있으며, 반도체로서 보다 바람직하다.
이어서, 본 개시와 관련된 산질화 아연 반도체막의 검사 방법의 일 실시 형태를, 상세하게 설명한다. 일 실시 형태와 관련된 검사 방법은, 하기의 공정 (i)~(iii)을 포함하며, 산질화 아연 반도체막에 도입되어 있는 질소의 비율이 산출된다.
(i) 질소의 비율이 상이한 기지의 산질화 아연 반도체막을 복수 준비하고, 각각의 산질화 아연 반도체막에 대해 X선 회절 측정을 행하고, 30~34도에 나타나는 제 2 피크와 34~40도에 나타나는 제 3 피크와의 각도차를, 각각의 산질화 아연 반도체막에 대해 산출하는 공정.
(ii) 식 (I)에 의거하여, 공정 (i)에서 산출한 각도차와 기지의 질소의 비율로부터, 상수 a를 산출하는 공정.
질소의 비율(원자%)=a×각도차(도) (I)
(iii) 공정 (ii)에서 얻어진 상수 a를 이용하여, 질소의 비율이 미지인 산질화 아연 반도체막의 X선 회절 측정으로부터 얻어지는 30~34도에 나타나는 제 2 피크와 34~40도에 나타나는 제 3 피크와의 각도차로부터, 식 (I)을 이용하여 질소의 비율을 구하는 공정.
식 (I) 중의 「질소의 비율」이란, 질소 원자와 산소 원자와의 합계에 대한 질소 원자의 비율(원자%)을 의미한다. 또한, 「각도차」는, 상기 서술의 제 2 피크와 제 3 피크와의 피크 스플릿 폭을 나타낸다.
식 (I) 중의 상수 a는, 하기의 순서에 의해 도출된 값이다. 우선, 질소의 비율이 상이한 기지의 ZnON막을, 적어도 2종 준비한다. 이러한 ZnON막을, X선 회절 장치를 이용하여 분석을 행한다. 얻어지는 X선 회절 차트로부터, 30~34도에 나타나는 피크와 34~40도에 나타나는 피크와의 각도차(피크 스플릿 폭)를 산출한다. 이어서, 종축을 질소의 비율 및 횡축을 각도차로 하는 그래프에 플롯하여, 검량선을 작성한다. 이 검량선의 기울기가 상수 a이다.
상수 a는 산질화 아연 반도체막에 대하여 고유의 값이며, 통상 7.3±0.5의 값을 나타낸다. 그러나, 각도차(피크 스플릿 폭)를 측정하는 X선 회절 측정 조건이나 장치의 차이에 의해, 6.3~8.3의 범위의 값을 채용할 수 있다. 이 때문에, 산질화 아연 반도체막에 도입된 질소의 비율을 양호한 정밀도로 산출하기 위해서는, 동일한 X선 회절 측정 조건이나 장치에 의해 측정한 각도차(피크 스플릿 폭)로부터 산출된 상수 a의 값을 이용하여, 식 (I)의 관계에 의거하여 산출하는 것이 바람직하다.
ZnON막에 도입되어 있는 질소의 비율을, 식 (I)을 이용하여 산출하는 것은, X선 회절 차트로부터, 30~34도에 나타나는 피크와 34~40도에 나타나는 피크와의 각도차(피크 스플릿 폭)를 산출하고, 단순히 식 (I)의 각도차에 대입하여 ZnON막 중의 질소의 비율을 산출해도 된다. 혹은, 식 (I)의 관계를 일탈하지 않는 범위에서 성막 조건의 영향이나 측정 오차를 제외하는 변형을 적절히 가한 식을 이용하여 ZnON막 중의 질소의 비율을 산출해도 된다.
상기의 방법에 의해, ZnON막의 X선 회절 차트로부터, ZnON막에 도입되어 있는 질소의 비율을, 간편하게 또한 높은 정밀도로 인식하는 것이 가능하다. 일 실시 형태와 관련된 검사 방법은 정밀도가 높고, 예를 들면 실측값 ±3원자% 정도의 정밀도로, 질소의 비율을 인식할 수 있다.
일 실시 형태와 관련된 ZnON막은, 예를 들면, 트랜지스터, 태양 전지, 다이오드, 센서, 열전 변환 소자 등에 바람직하게 사용된다. 이하, 일 실시 형태와 관련된 ZnON막의 사용예로서, 전계 효과 트랜지스터의 일종인 백 게이트·탑 컨택트형 TFT의 제조 방법에 대하여 설명한다. 우선, 유리 기판 등의 기판을 준비한다. 전자빔 증착법 혹은 스퍼터링법에 의해 50~500㎚의 게이트 전극 재료를 성막한다. 게이트 전극 재료는 포토리소그래피법과 리프트 오프법 또는 에칭법을 이용함으로써, 패터닝하여, 유리 기판 상에 게이트 전극을 형성한다. 또한 그 위에, 두께 50~500㎚의 게이트 절연막을 형성한다.
계속해서, 산화 아연계 스퍼터링 타깃을 이용하여, 상기 서술의 일 실시 형태와 관련된 제조 방법에 의해, 기판 상에 채널층으로서 두께 5~300㎚의 ZnON막을 퇴적한다. 채널층을 적절히 원하는 크기로 잘라내어 소자 분리를 행한 후, 100~450℃에서 10~600분 열처리를 행한다. 채널층을 잘라내는 방법으로서는, 용액에 의한 에칭과 반응성 가스에 의한 드라이 에칭법을 들 수 있다. 소자 분리를 한 ZnON막 상에 소스 및 드레인 전극을 형성한다.
전자빔 증착법 혹은 스퍼터링법에 의해 50~500㎚의 소스/드레인 전극 재료를 성막, 포토리소그래피법과 리프트 오프법 또는 에칭법을 이용하는 것에 의해, 패터닝함으로써, 소스/드레인 전극을 형성할 수 있다. 이 때, 소스/드레인 전극과 채널층이 오믹 접촉을 하고 있는 것이 바람직하다. 또한 그 위에 필요에 따라 보호막을 50~500㎚ 퇴적한다. 보호막은 디바이스 특성의 안정성의 관점에서 필수이지만, 전계 효과 이동도 등의 초기 특성을 확인하는 테스트 디바이스에서는 필요없다.
소스/드레인 전극의 패터닝을 용액에 의한 에칭법으로 행하는 경우, 공정을 변경하여, 보호막(에칭 스토퍼)의 제조를, 상기 소스 전극 및 드레인 전극의 제조에 앞서 행해도 된다. 보호막(에칭 스토퍼)의 제조 후에, 150~350℃에서 5분~1시간의 열처리를 가하는 것이 바람직하다. 열처리를 가하면 보호막 성막 시에 환원된 ZnON막 표면이 산화되어 오프 전류가 저감될 수 있다. 게이트 전극을 형성하지 않고 도전성의 기판을 게이트 전극으로서 이용할 수도 있다. 예를 들면, 비저항이 0.01Ω·cm의 N형 실리콘 기판을 기판겸 게이트 전극으로서 이용할 수 있다. 게이트 절연막으로서 상기 N형 실리콘 기판을 열 산화하여 얻어지는 두께 50~500㎚의 SiO2막을 이용할 수 있다. 도전성 기판을 기판겸 게이트 전극으로서 이용하는 경우, 게이트 전극을 포토리소그래피법에 의해 패터닝하는 공정을 줄일 수 있기 때문에, ZnON막의 특성을 확인하는 테스트 디바이스로서 적합하다.
기판으로서는 특별히 한정되지 않고, 상기 서술의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판, 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판, 수지 기판 등을 들 수 있다.
게이트 절연막을 형성하는 재료는 특별히 한정되지 않는다. 본 개시의 효과를 잃어버리지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 게르마늄, 산화 이트륨, 산화 지르코늄, 산화 란탄, 산화 네오디뮴, 산화 하프늄 또는 산화 탄탈을 포함하는 절연막을, 단층 또는 적층으로 이용하면 된다. 이러한 산화물의 산소수는, 반드시 화학 양론비와 일치하고 있지 않아도 되고, SiNx는 수소 원소를 포함하고 있어도 된다. 이와 같은 게이트 절연막은, 상이한 2층 이상의 절연막을 적층한 구조여도 된다. 게이트 절연막은, 결정질, 다결정질, 비정질 중 어느 것이어도 되지만, 공업적으로 제조하기 쉬운 다결정질이거나, 비정질인 것이 바람직하다. 또한, 게이트 절연막은, 폴리(4-비닐페놀)(PVP), 파릴렌 등의 유기 절연막을 이용해도 되고, 유기 절연막과 무기 절연막과의 2층 이상의 적층 구조를 가져도 된다.
채널층(ZnON막층)의 캐리어 농도는 1013~1018/cm3인 것이 바람직하고, 특히 1014~1017/cm3인 것이 바람직하다. 캐리어 농도가 상기의 범위이면, 비축퇴 반도체가 되기 쉬워, 트랜지스터로서 이용하였을 때에 이동도와 온 오프비의 밸런스가 양호해져 바람직하다.
채널층(ZnON막층)의 이동도는 12~40cm2/Vs 이상인 것이 바람직하고, 특히 20~35cm2/Vs 이상인 것이 보다 바람직하다. 이동도가 상기 범위의 범위이면, 트랜지스터를 제작했을 때에, 보다 높은 구동 전류가 얻어진다.
채널층은, 열 활성형을 나타내는 비축퇴 반도체인 것이 바람직하다. 비축퇴 반도체이면, 캐리어가 지나치게 많아 오프 전류·게이트 리크 전류가 증가하는, 임계값이 부(負)가 되어 노멀리 온이 되는 등의 불이익을 회피할 수 있다. 채널층이 비축퇴 반도체인지 여부는, 홀 효과를 이용한 이동도와 캐리어 농도의 온도 변화의 측정을 행함으로써 판단할 수 있다. 채널층을 비축퇴 반도체로 하기 위해서는, 성막 시의 산소 분압의 조정이나 후 처리의 추가에 의해, 산소 결함량을 제어하여 캐리어 농도를 최적화함으로써 달성할 수 있다.
채널층의 막 두께는, 통상 0.5~500㎚, 바람직하게는 1~150㎚, 보다 바람직하게는 3~80㎚, 특히 바람직하게는 10~60㎚이다. 0.5㎚ 이상이면, 공업적으로 균일하게 성막하는 것이 가능하다. 한편, 500㎚ 이하이면, 성막 시간이 지나치게 길어지는 경우도 없다. 3~80㎚의 범위 내에 있으면, 이동도나 온 오프비 등 TFT 특성이 특히 양호하다.
TFT는, 채널층의 보호층이 있는 것이 바람직하다. 보호층에 의해, 진공중이나 저압하에서 반도체의 표면층의 산소가 탈리되지 않고, 오프 전류가 높아지는 것이나, 임계값 전압이 부가 될 우려도 없다. 또한, 대기하에서도 습도 등 주위의 영향을 받지도 않아, 임계값 전압 등의 트랜지스터 특성의 편차가 커질 우려도 없다.
채널층의 보호층을 형성하는 재료는 특별히 한정되지 않는다. 본 개시의 효과를 잃어버리지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 게르마늄, 산화 이트륨, 산화 지르코늄, 산화 란탄, 산화 네오디뮴, 산화 하프늄 또는 산화 탄탈을 포함하는 절연막을, 단층 또는 적층하여 이용하면 된다. 이러한 산화물의 산소수는, 반드시 화학 양론비와 일치하고 있지 않아도 된다.
산화물로 이루어지는 보호층을 성막한 후에, 150~350℃의 열 이력을 받으면 반도체층과 보호막 계면의 산소 결손이 적어져 오프 전류를 저감할 수 있기 때문에 바람직하다. 이와 같은 보호막은, 상이한 2층 이상의 절연막을 적층한 구조여도 된다. 보호층은, 결정질, 다결정질 및 비정질 중 어느 것이어도 되지만, 공업적으로 제조하기 쉬운 다결정질 또는 비정질인 것이 바람직하다. 그러나, 보호층이 비정질인 것이 특히 바람직하다.
게이트 전극, 소스 전극 및 드레인 전극의 각 전극을 형성하는 재료는 특별히 한정되지 않는다. 본 개시의 효과를 잃어버리지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, 인듐 주석 산화물(ITO), 인듐 아연 산화물, ZnO, SnO2 등의 투명 전극이나, Al, Ag, Cr, Ni, Mo, Au, Ti, Ta, Cu 등의 금속 전극, 또는 이들을 포함하는 합금의 금속 전극을 이용할 수 있다. 이들을 2층 이상 적층함으로써 접촉 저항을 저감하면서, 전극과 채널층과의 밀착성을 향상시키는 것이 바람직하다. 소스 전극이나 드레인 전극의 접촉 저항을 저감시키기 위해, 반도체의 전극과의 계면을 플라즈마 처리, 오존 처리 등에 의해 저항을 조정해도 된다.
실시예
이하, 실시예 및 비교예를 들어 본 개시의 내용을 구체적으로 설명하지만, 본 개시의 내용은 이러한 실시예에 한정되는 것은 아니다.
질소 도입의 효과를 검증하기 위해, N2/Ar 유량비를 변경하여 의도적으로 박막 중으로의 질소 도입량을 변화시켰다(실시예 1 및 비교예 1).
(실시예 1)
일산화 티탄 분말(TiO(II): 후루우치화학(주)제(製), 순도 99.9%, 평균 1차 입자 사이즈 1㎛ 이하)을 이용하여, 캡슐 HIP 소결법에 의해 소결체를 제작했다. 또한, 캡슐 HIP 소결은 다음과 같이 행했다. 우선, 원료 분말을, Zn:Ti의 원자수비가 98.5:1.5가 되는 비율로 건식 혼합하여, 혼합 분말을 얻었다. 얻어진 혼합 분말을, 불활성 분위기(Ar) 중에 있어서 승온 속도 10℃/분으로 실온으로부터 1200℃까지 승온한 후, 1200℃에서 10시간 소성했다. 소성 후, 유발로 가볍게 손 분쇄하여, 산화 아연계 분말을 얻었다. 이어서, 얻어진 산화 아연계 분말을, 스테인리스(SUS304)제의 용기(외경: 103㎜, 내경: 100㎜, 높이: 78㎜)에, 산화 아연계 분말의 체적 변화가 없어질 때까지 진동을 부여하면서 충전했다.
금속제 용기에 산화 아연계 분말을 충전한 후에, 금속제 용기에 배기관을 상측 덮개에 용접하고, 그 후 상측 덮개와 금속제 용기를 용접했다. 금속제 용기의 용접부의 건전성을 확인하기 위해, He 리크 검사를 행했다. 이 때의 누설량을 1×10-9Pa·m3/초 이하로 했다. 이어서, 550℃로 가열하면서 7시간 걸쳐 금속제 용기 내를 감압하고, 금속제 용기 내가 1.33×10-2Pa 이하가 된 것을 확인하여 배기관을 폐쇄해, 금속제 용기를 밀봉했다. 밀봉한 금속제 용기를 HIP 장치((주)고베제강소제) 내에 설치하고, 캡슐 HIP 처리를 행했다. 캡슐 HIP 처리는, 압력 118MPa의 아르곤(Ar) 가스(순도 99.9%)를 압력 매체로 하여, 1100℃에서 2시간 행했다. HIP 처리 후, 금속제 용기를 떼어내어, 원기둥형의 산화 아연계 소결체를 얻었다.
얻어진 산화 아연계 소결체에 표면 연삭, 외주 연삭 및 표면 연마를 실시하여, 직경 50.0㎜ 및 두께 3㎜의 원반형의 타깃재를 얻었다. 얻어진 타깃재를, 동판을 백킹 플레이트로서 이용하고, 인듐 땜납으로 본딩하여, 스퍼터링 타깃을 얻었다.
무알칼리 유리 기판을, 아세톤으로 초음파 세정을 10분간 행했다. 스퍼터링에 의해, 세정한 무알칼리 유리 기판에 박막을 형성했다. 스퍼터링의 조건을 하기에 나타낸다. 또한, 스퍼터링을 행하기 전에, 약 10분간의 프레스퍼터(pre-sputter)를 행했다.
<스퍼터링 조건>
타깃: Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Ti: 1.5mol%)
스퍼터링 장치: (주)VIC인터내셔널제의 DC/RF 마그네트론 스퍼터 장치(이하 모두 동일한 장치)
기판 온도: 실온(25℃)
가스: 질소 가스의 유량을 25sccm, 아르곤 가스의 유량을 5sccm(질소 가스 농도: 83.3체적%)
챔버 내의 압력: 1.0Pa
스퍼터 전력: DC 30W
기판과 타깃과의 거리(T-S 거리): 50㎜
<박막의 X선 회절 측정 조건>
X선 회절 장치: 리가쿠전기(주)제, RINT2000
Cu 관구(管球), 40kV, 15mA
측정 범위 3~80도, 샘플링 간격 0.02도, 주사 속도 4도/분
<반치폭(FWHM)의 산출 방법>
X선 회절 패턴으로부터 백그라운드를 제거 후, 측정 대상의 피크의 피크 강도를 구했다. 그 후, 피크 강도를 측정한 피크에 있어서, 피크 강도의 절반의 강도가 되는 각도를 A 및 B로 하고, A와 B와의 각도차를 반치폭(FWHM)으로 했다.
<회절 피크 유무의 판단>
그 피크 각도의 전후 3도의 범위의 백그라운드 노이즈의 평균 진폭의 2배 이상의 강도를 가지고, 반치폭이 0.1도 이상인 경우, 피크 가짐으로 판단했다.
<제 2 피크와 제 3 피크와의 각도차(피크 스플릿 폭)의 산출 방법>
제 2 피크(30~34도)와 제 3 피크(34~40도)와의 각도차(피크 스플릿 폭)는, 각각의 피크 탑 위치의 각도의 차로서 산출했다.
얻어진 각 박막에 대해, 상기 서술의 방법에 의해 X선 회절 장치를 이용한 분석을 행했다. 결과를 도 1의 (a)에 나타낸다. 도 1의 (a)에 나타내는 바와 같이, 질소가 도입된 박막에서는, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 나타나 있지 않고, 2개의 피크로 스플릿되어 있는 것을 알 수 있다. 또한, 도 1의 (a)에 나타내는 바와 같이, 유리의 헤일로 피크 이외에도, ZnON 유래의 헤일로 피크 및 ZnON의 나노 결정의 피크가 나타나 있는 것을 알 수 있다. 따라서, 얻어진 ZnON 박막은, 도 1의 (b)에 나타내는 바와 같이, ZnO와 Zn3N2의 중간상의 나노 결정 및 어모퍼스로 이루어지는 바다 섬 구조를 가지는 것이 추찰된다. 또한 도 1의 (a)에 나타내는 바와 같이, 65~68도에도 피크를 가지는 것을 알 수 있다.
또한, 얻어진 박막의 이동도 및 캐리어 농도를, Van Der Pauw법에 의한 홀 효과 측정 방법으로 측정했다. 측정에는, HL5500PC 홀 효과 측정 장치(나노메트릭스사제)를 이용하여, 선단의 직경이 250㎛로 가공된 프로브를 이용했다. 얻어진 박막의 이동도는 14.2cm2/Vs이며, 캐리어 농도는 1.2×1016/cm3이었다.
(비교예 1)
질소 가스의 유량과 아르곤 가스의 유량과의 비를 변경한 것 이외는, 실시예 1과 동일한 순서로 스퍼터링을 행하여, 박막을 형성했다. 질소 가스의 유량(농도)은, 0sccm(0체적%), 5.0sccm(16.7체적%), 6.0sccm(20.0체적%) 및 7.5sccm(25.0 체적%)로 하고, 질소 가스의 유량과 아르곤 가스의 유량의 합계는 30sccm로 했다.
얻어진 박막에 대해, 실시예 1과 동일한 방법에 의해 X선 회절 장치를 이용한 분석을 행했다. 결과를 도 2에 나타낸다. 도 2에 나타내는 바와 같이, 질소가 도입된 박막에서는, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 나타나 있지 않고, 2개의 피크로 스플릿되어 있는 것을 알 수 있다. 그러나, 65~68도에 피크를 가지지 않는 것을 알 수 있다. 또한, 질소 가스의 유량이 6.0sccm(20.0체적%)인 경우에 얻어진 박막의 이동도 및 캐리어 농도를, 실시예 1과 동일한 순서로 측정했다. 얻어진 박막의 이동도는 3.3cm2/Vs이며, 캐리어 농도는 9.7×1016/cm3였다.
(참고예 1)
질소 도입에 의한 결정상에 대한 영향을 더 검증하기 위해, N2/Ar 유량비를 변경하여 의도적으로 박막 중으로의 질소 도입량을 변화시켰다. 세정한 무알칼리 유리 기판 대신에 열 산화막(200㎚)을 구비하는 Si 기판을 이용하고, 막 두께가 70㎚가 되도록 성막 시간을 4~5분으로 한 것 이외는, 실시예 1, 비교예 1과 동일한 순서로 박막을 형성했다. 참고예 1에서 얻어진 질소 가스의 유량이 상이한 각 박막에 대해, 실시예 1과 동일한 방법에 의해 X선 회절 장치를 이용한 분석을 행했다. 결과를 도 3에 나타낸다. 도 3에 있어서, 위에 기재된 차트일수록, 질소 가스의 유량이 많은 박막의 차트를 나타낸다. 또한, 도 3에 있어서 각 박막 샘플 공통으로 33도에 관측되는 피크는, Si 기판에 유래하는 피크이다.
도 3에 나타내는 바와 같이, 질소 가스의 유량이 많을수록(질소 도입량이 많을수록), 피크 스플릿의 스플릿의 폭(피크 스플릿 폭)이 넓어지는 것을 알 수 있다. 도 3에, ZnO 육방정 및 Zn3N2 입방정의 예상 피크 위치를 파선으로 나타냈다(JCPDS 카드 번호: 35-0762 및 36-1451). 질소 도입량이 증가함에 따라, 34도 부근의 ZnO 유래의 피크가 스플릿되어, 31도 부근 및 40도 부근의 Zn3N2 유래의 피크에 근접해진다고 추찰된다. 이와 같은 피크는, ZnO 결정과 Zn3N2 결정과의 중간상이 형성되고 있는 것을 나타내고 있다.
(실시예 2)
타깃으로서, 일산화 티탄 분말(TiO(II))을 첨가하지 않는 것 이외는 실시예 1과 동일한 방법으로 제작한 ZnO 스퍼터링 타깃을 사용했다. 참고예 1과 마찬가지로, 스퍼터링에 의해, 세정한 무알칼리 유리 기판에 박막을 형성했다. 얻어진 박막은 160㎚의 막 두께를 가지고 있었다. 스퍼터링의 조건을 하기에 나타낸다. 또한, 스퍼터링을 행하기 전에, 약 10분간의 프레스퍼터를 행했다.
<스퍼터링 조건>
타깃: ZnO 타깃(직경 50㎜, 두께 3㎜)
기판 온도: 실온(25℃)
가스: 질소 가스 100체적%(유량 30sccm)
챔버 내의 압력: 0.5Pa
스퍼터 전력: RF 20W
성막 시간: 60분
기판과 타깃과의 거리(T-S 거리): 50㎜
실시예 2에서 얻어진 박막에 대해, 실시예 1과 동일한 방법에 의해 X선 회절 장치를 이용한 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 5.8도였다. 또한, 실시예 1과 동일하게 하여, 얻어진 박막의 이동도 및 캐리어 농도를 측정했다. 이동도는 19.2cm2/Vs이며, 캐리어 농도는 1.0×1017/cm3이었다.
(실시예 3)
타깃으로서, Ti의 첨가량을 2mol%로 한 것 이외는 실시예 1과 동일한 방법으로 제작한 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Ti: 2mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 215㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 6.5도이며, 이동도는 24.2cm2/Vs이며, 캐리어 농도는 1.4×1017/cm3였다.
(실시예 4)
타깃으로서, Ti의 첨가량을 3.2mol%로 한 것 이외는 실시예 1과 동일한 방법으로 제작한 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Ti: 3.2mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 220㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 6.5도이며, 이동도는 23.1cm2/Vs이고, 캐리어 농도는 1.3×1017/cm3이었다.
(실시예 5)
타깃으로서, Ti 대신에, Al의 첨가량이 3.2mol%가 되도록 알루미나(Al2O3) 분말을 첨가한 것 이외는 실시예 1과 동일한 방법으로 제작한 Al 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Al: 3.2mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 150㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 6.8도이며, 이동도는 32.7cm2/Vs이고, 캐리어 농도는 3.1×1017/cm3이었다.
(실시예 6)
타깃으로서, Ti의 첨가량을 1.2mol%로 하고, 또한 Al이 0.8mol%가 되도록 알루미나(Al2O3) 분말을 첨가한 것 이외는 실시예 1과 동일한 방법으로 제작한 Al 및 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Al: 0.8mol% 및 Ti: 1.2mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 240㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 6.84도이며, 이동도는 25.9cm2/Vs이고, 캐리어 농도는 1.0×1017/cm3였다.
(실시예 7)
성막 시간을 120분으로 한 것 이외는, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 410㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 6.5도이며, 이동도는 26cm2/Vs이고, 캐리어 농도는 7.6×1016/cm3였다.
또한, 실시예 7에서 얻어진 박막의 X선 회절 차트를 도 4에 나타낸다. 도 4에 나타내는 바와 같이, 31도 부근과 38도 부근의 저각(底角)에 피크 스플릿의 피크, 및 67도 부근의 고각(高角)에 유의미한 피크가 나타나고 있는 것을 알 수 있다. 즉, 실시예 7에서 얻어진 박막은, 67도 부근에 Zn3N2(444)에 유래한다고 추찰되는 특징적인 피크가 확인되고, 30~40도의 범위에, 육방정 ZnO와 입방정 Zn3N2의 중간상이 형성되어 있는 것을 나타내는 피크 스플릿 현상이 확인되었다. 또한, 마찬가지로 실시예 2~6에서 얻어진 박막의 X선 회절 차트에도 도 4에서 나타내는 바와 같은 31도 부근과 38도 부근의 저각에 피크 스플릿의 피크, 및 67도 부근의 고각에 피크를 관측할 수 있었다.
(실시예 8)
가스로서, 질소 가스와 아르곤 가스와의 혼합 가스를 이용한 것 이외는, 실시예 2와 동일한 순서로 박막을 형성했다. 질소 가스의 유량은 30sccm이며, 아르곤 가스의 유량은 5sccm이고, 혼합 가스 중의 질소 가스 농도는 약 85.7체적%였다. 얻어진 박막은 264㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 4.9도이며, 이동도는 12.5cm2/Vs이고, 캐리어 농도는 1.5×1016/cm3였다. 실시예 8에서 얻어진 박막의 X선 회절 차트에도 도 4에서 나타내는 바와 같은 31도 부근과 38도 부근의 저각에 피크 스플릿의 피크, 및 67도 부근의 고각에 피크를 관측할 수 있었다.
(비교예 2)
챔버 내의 압력을 3Pa로 한 것 이외는, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 330㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 1.8도이며, 이동도, 캐리어 농도가 낮기 때문에 도전성은 거의 없어, 홀 측정을 실시할 수 없었다.
(실시예 9)
타깃으로서, Ti의 첨가량을 2.0mol%로 하고, 금속 Zn을 30.0mol% 더 첨가한 것 이외는 실시예 1과 동일한 방법으로 제작한 Ti 도프 ZnO(Ti: 2mol%, 금속 Zn: 30mol%) 타깃(직경 50㎜, 두께 3㎜)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 150㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 6.0도이며, 이동도는 28.5cm2/Vs이고, 캐리어 농도는 6.5×1017/cm3였다. 그 후, 질소 분위기 중에서 250℃, 10분 어닐을 실시한 바, 이동도는 34.9cm2/Vs, 캐리어 농도는 7.9×1017/cm3가 되었다. 실시예 9에서 얻어진 박막의 X선 회절 차트에도, 도 4에서 나타내는 바와 같은 31도 부근과 38도 부근의 저각에 피크 스플릿의 피크, 및 67도 부근의 고각에 피크를 관측할 수 있었다. 또한, 어닐의 전후에 있어서, 상기 X선 회절 차트에 변화는 없었다.
(실시예 10)
타깃으로서, Ti 대신에, Cr이 2.0mol%가 되도록 산화 크롬(Cr2O3(III)) 분말을 첨가한 것 이외는 실시예 1과 동일한 방법으로 제작한 Cr 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Cr: 2.0mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 310㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 5.8도이며, 이동도는 19.0cm2/Vs이고, 캐리어 농도는 2.3×1016/cm3였다. 그 후, 질소 분위기 중에서 350℃, 1시간 어닐을 실시한 바, 이동도는 50.8cm2/Vs, 캐리어 농도는 4.1×1016/cm3가 되었다. 실시예 10에서 얻어진 박막의 X선 회절 차트에도, 도 4에서 나타나는 바와 같은 31도 부근과 38도 부근의 저각에 피크 스플릿의 피크, 및 67도 부근의 고각에 피크를 관측할 수 있었다. 또한, 어닐의 전후에 있어서, 상기 X선 회절 차트에 변화는 없었다.
(실시예 11)
타깃으로서, Ti 대신에, Si가 2.0mol%가 되도록 산화 규소(SiO2(IV)) 분말을 첨가한 것 이외는 실시예 1과 동일한 방법으로 제작한 Si 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Si: 2.0mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 564㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 5.27도이며, 이동도는 16.5cm2/Vs이고, 캐리어 농도는 1.28×1016/cm3였다. 실시예 11에서 얻어진 박막의 X선 회절 차트에도, 도 4에서 나타내는 바와 같은 31도 부근과 38도 부근의 저각에 피크 스플릿의 피크, 및 67도 부근의 고각에 피크를 관측할 수 있었다.
(실시예 12)
타깃으로서, Ti 대신에, Zr이 3.2mol%가 되도록 산화 지르코늄(ZrO2(IV)) 분말을 첨가한 것 이외는 실시예 1과 동일한 방법으로 제작한 Zr 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Zr: 3.2mol%)을 이용하여, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 520㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. 피크 스플릿 폭은 5.18도이며, 이동도는 13.0cm2/Vs이고, 캐리어 농도는 4.39×1015/cm3였다. 실시예 12에서 얻어진 박막의 X선 회절 차트에도, 도 4에서 나타내는 바와 같은 31도 부근과 38도 부근의 저각에 피크 스플릿의 피크, 및 67도 부근의 고각에 피크를 관측할 수 있었다.
(비교예 3)
타깃으로서, 금속 Zn 타깃(직경 50㎜, 두께 3㎜)을 이용한 것 이외는, 실시예 2와 동일한 순서로 박막을 형성했다. 얻어진 박막은 500㎚의 막 두께를 가지고 있었다. 실시예 2와 동일하게 하여, 피크 스플릿 폭, 이동도 및 캐리어 농도를 측정했다. XRD로 명확한 피크를 확인할 수는 없고, 어모퍼스 구조인 것을 나타내고 있었다. 이동도는 28cm2/Vs이며, 캐리어 농도는 2.0×1019/cm3였다.
비교예 3에 나타내는 바와 같이, 금속 Zn의 스퍼터링 타깃을 이용하여 얻어지는 박막은, 캐리어 농도가 높다. 이와 같은 고캐리어 농도의 박막은, 예를 들면 TFT 재료로서 이용할 수 없다. 또한, 실시예 8에 나타내는 바와 같이, 소량의 금속 Zn을 혼합시킨 원료분으로 제작한 산화 아연 타깃에 의해 얻어지는 박막은, 산화 아연의 원료분만으로 제작한 산화 아연 타깃에 의해 얻어지는 박막보다 캐리어 농도가 높다. 이것은, 금속보다 산화물의 타깃을 이용한 경우에, TFT 재료로서 바람직한 저캐리어·고이동도의 박막이 얻어지기 쉬운 것을 나타내고 있다.
(실시예 13: 상수 a의 산출, 및 미지의 질소 비율의 산출 및 검증)
이하의 조건에 의해 박막 A를 얻었다. 또한, 타깃은 실시예 6과 동일한 방법으로 제작했다. 우선, Si 기판을, 아세톤으로 초음파 세정을 10분간 행했다. 스퍼터링에 의해, 세정한 Si 기판에 박막을 형성했다. 스퍼터링의 조건을 하기에 나타낸다. 또한, 스퍼터링을 행하기 전에, 약 10분간의 프레스퍼터를 행했다.
<스퍼터링 조건>
타깃: Al 및 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Al: 0.8mol% 및 Ti: 1.2mol%)
스퍼터링 장치: (주)VIC인터내셔널제의 DC/RF 마그네트론 스퍼터 장치(이하 모두 동일한 장치)
기판 온도: 실온(25℃)
가스: 질소 가스 100체적%(유량 30sccm)
챔버 내의 압력: 1.0Pa
스퍼터 전력: RF 20W
성막 시간: 30분
기판과 타깃과의 거리(T-S 거리):50㎜
<박막의 X선 회절 측정 조건>
X선 회절 장치: 리가쿠전기(주)제, RINT2000
Cu 관구, 40kV, 15mA
측정 범위 3~80도, 샘플링 간격 0.02도, 주사 속도 4도/분
<반치폭(FWHM)의 산출 방법>
X선 회절 패턴으로부터 백그라운드를 제거 후, 측정 대상의 피크의 피크 강도를 구했다. 그 후, 피크 강도를 측정한 피크에 있어서, 피크 강도의 절반의 강도가 되는 각도를 A 및 B로 하고, A와 B와의 각도차를 반치폭(FWHM)으로 했다.
<회절 피크 유무의 판단>
그 피크 각도의 전후 3도의 범위의 백그라운드 노이즈의 평균 진폭의 2배 이상의 강도를 가지고, 반치폭이 0.1도 이상인 경우, 피크 가짐으로 판단했다.
<제 2 피크와 제 3 피크와의 각도차(피크 스플릿 폭)의 산출 방법>
제 2 피크(30~34도)와 제 3 피크(34~40도)와의 각도차(피크 스플릿 폭)는, 각각의 피크 탑 위치의 각도의 차로서 산출했다.
얻어진 박막 A는 74㎚의 막 두께를 가지고 있었다. 이 박막 A에 대해, X선 회절 장치(리가쿠전기(주)제, RINT2000)를 이용하여 상기 서술의 조건으로 분석을 행했다. 도 5의 (a)에 X선 회절 차트를 나타낸다. 도 5의 (a)에 나타내는 바와 같이, 질소가 도입된 박막 A에서는, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 나타나고 있지 않으며, 30~34도에 나타나는 제 2 피크 및 34~40도에 나타나는 제 3 피크의 2개의 피크로 스플릿되어 있는 것을 알 수 있다. 이 2개의 피크의 각도차(피크 스플릿 폭)는 5.9도였다.
이어서, 러더퍼드 후방 산란 분광법(RBS)에 의해, 얻어진 박막 A에 도입되어 있는 질소의 비율을 실측했다. 결과를 도 5의 (b)에 나타낸다. 도 5의 (b)에 나타내는 RBS의 차트로부터, 질소의 농도는 약 20.4원자% 및 산소의 농도는 약 28.3원자%이며, 질소의 비율(질소 원자와 산소 원자의 합계에 대한 질소 원자의 비율)은 약 41.9원자%인 것을 알 수 있었다((20.4/(20.4+28.3))×100).
챔버 내의 압력을 0.5Pa로 하고, 질소 가스의 유량을 15sccm 및 아르곤 가스의 유량을 15sccm로 변경한 것 이외는, 박막 A와 동일한 조건으로 박막 B를 얻었다. 얻어진 박막 B는 80㎚의 막 두께를 가지고 있었다. 이 박막 B에 대해, 박막 A와 동일한 조건으로 X선 회절 측정을 행했다. 도 6의 (a)에 X선 회절 차트를 나타낸다. 도 6의 (a)에 나타내는 바와 같이, 질소가 도입된 박막 B에서는 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 나타나 있지 않으며, 30~34도에 나타나는 제 2 피크 및 34~40도에 나타나는 제 3 피크의 2개의 피크로 스플릿되어 있는 것을 알 수 있다. 이 2개의 피크의 각도차(피크 스플릿 폭)는 4.58도였다.
이어서, 박막 A와 동일한 조건으로, 얻어진 박막 B에 도입되어 있는 질소의 비율을 RBS로 실측했다. 결과를 도 6의 (b)에 나타낸다. 도 6의 (b)에 나타내는 RBS의 차트로부터, 질소의 농도는 약 15.4원자% 및 산소의 농도는 약 31.4원자%이며, 질소의 비율은 약 32.9원자%인 것을 알 수 있었다((15.4/(15.4+31.4))×100).
챔버 내의 압력을 0.5Pa로 하고, 질소 가스의 유량을 30sccm로 변경한 것 이외는, 박막 A와 동일한 조건으로 박막 C를 얻었다. 얻어진 박막 C는 80㎚의 막 두께를 가지고 있었다. 이 박막 C에 대해, 이 박막 C에 대해, 박막 A와 동일한 조건으로 X선 회절 측정을 행했다. 도 7의 (a)에 X선 회절 차트를 나타낸다. 도 7의 (a)에 나타내는 바와 같이, 질소가 도입된 박막 C에서는 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 나타나 있지 않으며, 30~34도에 나타나는 제 2 피크 및 34~40도에 나타나는 제 3 피크의 2개의 피크로 스플릿되어 있는 것을 알 수 있다. 이 2개의 피크의 각도차(피크 스플릿 폭)는 6.47도였다.
이어서, 박막 A와 동일한 조건으로, 얻어진 박막 C에 도입되어 있는 질소의 비율을 RBS로 실측했다. 결과를 도 7의 (b)에 나타낸다. 도 7의 (b)에 나타내는 RBS의 차트로부터, 질소의 농도는 약 21.9원자% 및 산소의 농도는 약 24.3원자%이며, 질소의 비율은 약 47.4원자%인 것을 알 수 있었다((21.9/(21.9+24.3))×100).
얻어진 박막 A~C에서 산출된 각도차(피크 스플릿 폭)를 횡축, 질소의 비율(원자%)을 종축으로 하여 플롯하여, 검량선을 제작했다. 검량선의 기울기로부터 상수 a는 7.22였다.
질소 가스의 유량을 20sccm 및 아르곤 가스의 유량을 10sccm로 변경한 것 이외는, 박막 A와 동일한 조건으로 박막 D를 얻었다. 얻어진 박막 D는 80㎚의 막 두께를 가지고 있었다. 이 박막 D에 대해, 박막 A와 동일한 조건으로 X선 회절 측정을 행했다. 도 8의 (a)에 X선 회절 차트를 나타낸다. 도 8의 (a)에 나타내는 바와 같이, 질소가 도입된 박막 D에서는, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크가 나타나 있지 않으며, 30~34도에 나타나는 제 2 피크 및 34~40도에 나타나는 제 3 피크의 2개의 피크로 스플릿되어 있는 것을 알 수 있다. 이 2개의 피크의 각도차(피크 스플릿 폭)는 3.75도였다. 상기 서술의 식 (I)을 이용하여, 질소의 비율을 산출하면, 약 27.1원자%(7.22×3.75도)였다.
이어서, 박막 A와 동일한 조건으로, 얻어진 박막 D에 도입되어 있는 질소의 비율을 RBS로 실측했다. 결과를 도 8의 (b)에 나타낸다. 도 8의 (b)에 나타내는 RBS의 차트로부터, 질소의 농도는 약 12.9원자% 및 산소의 농도는 약 33.3원자%이며, 질소의 비율은 약 27.9원자%인 것을 알 수 있었다((12.9/(12.9+33.3))×100). 따라서, 본 개시의 검사 방법에 의한 질소의 비율은, 실측값과 대부분 차가 없는 것을 알 수 있다.
(실시예 14: 박막의 제조)
우선, 무알칼리 유리 기판을, 아세톤으로 초음파 세정을 10분간 행했다. 실시예 13에서 이용한 스퍼터링 장치에 의해, 실시예 6과 동일한 방법으로 제작한 타깃을 이용하여, 세정한 무알칼리 유리 기판에 박막을 형성했다. 스퍼터링의 조건을 하기에 나타낸다. 또한, 스퍼터링을 행하기 전에, 약 10분간의 프레스퍼터를 행했다.
<스퍼터링 조건>
타깃: Al 및 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Al: 0.8mol% 및 Ti: 1.2mol%)
기판 온도: 실온(25℃)
가스: 질소 가스 유량 30sccm
챔버 내의 압력: 0.5Pa
스퍼터 전력: RF 20W
성막 시간: 60분
기판과 타깃과의 거리(T-S 거리): 50㎜
얻어진 박막은 200㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 실시예 13에서 얻어진 박막 A와 동일한 조건으로 X선 회절 측정을 행했다. 그 결과, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크만이 존재하고, 30~34도에 제 2 피크 및 34~40도에 제 3 피크로 스플릿되어 있지 않았다. 여기서, 얻어진 박막의 이동도 및 캐리어 농도를, Van Der Pauw법에 의한 홀 효과 측정 방법으로 측정했다. 측정에는, HL5500PC 홀 효과 측정 장치(나노메트릭스사제)를 이용하여, 선단의 직경이 250㎛로 가공된 프로브를 이용했다. 얻어진 박막의 저항은 높고 절연체로 되어 있었기 때문에, 이동도와 캐리어 농도를 평가할 수는 없었다.
이 결과로부터, 질소 봄베를 새것으로 교환 직후에, 질소 배관에 잔류 산소(외기)가 남아 있어, 질소 도입량이 부족하였기 때문에, 질소가 거의 도입되어 있지 않다고 추측되었다. 따라서, 질소 가스 배관의 질소 퍼지를 3회 실시하고, 상기와 동일한 조건으로 성막 테스트를 행했다.
얻어진 박막은 200㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 재차, 동일한 조건으로 X선 회절 측정을 행했다. 그 결과, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크는 나타나지 않으며, 30~34도에 제 2 피크 및 34~40도에 제 3 피크로 스플릿되어 있었다. 이 2개의 피크의 각도차(피크 스플릿 폭)는 3.6도였다. 상기 서술의 식 (I)을 이용하여, 질소의 비율을 산출하면, 약 26.0원자%(7.22×3.6도)였다. 따라서, 이 박막에 포함되는 질소의 비율은 26.0±3원자% 정도로 추찰된다.
얻어진 박막의 질소의 비율은, 첫회의 성막에 의해 얻어진 박막보다는 많지만, 본 실시예에서 규정된 45원자% 이상의 규격을 충족시키고 있지 않은 것으로 추찰된다. 따라서, 질소 가스 배관의 질소 퍼지를 3회 더 실시하고, 그 후, 상기와 동일한 조건으로 성막 테스트를 행했다.
얻어진 박막은 200㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 재차, 동일한 조건으로 X선 회절 측정을 행했다. 그 결과, 34도 부근에 나타나는 ZnO 결정의 C축 유래의 피크는 나타나지 않으며, 30~34도에 제 2 피크 및 34~40도에 제 3 피크로 스플릿되어 있었다. 이 2개의 피크의 각도차(피크 스플릿 폭)는 6.5도였다. 상기 서술의 식 (I)을 이용하여, 질소의 비율을 산출하면, 약 46.9원자%(7.22×6.5도)였다. 따라서, 이 박막에 포함되는 질소의 비율은 46.9±3원자% 정도로 추찰되고, 얻어진 박막의 질소의 비율은, 본 실시예에서 규정한 45원자% 이상의 규격을 충족시킨다고 추찰된다.
얻어진 박막의 이동도 및 캐리어 농도를, 홀 효과 측정 방법으로 측정했다. 이동도는 25.9cm2/Vs, 캐리어 농도는 1.0×1017/cm3이며, 트랜지스터에 이용하는 반도체로서 충분한 성능을 가지고 있었다. 따라서, 제품 기판에 대한 성막을 행하여, 박막 트랜지스터의 제조 공정으로 진행할 수 있다.
(실시예 15)
실시예 13과 마찬가지로, 스퍼터링에 의해, 실시예 2와 동일한 방법으로 제작한 타깃을 이용하여, 세정한 무알칼리 유리 기판에 박막을 형성했다. 얻어진 박막은 160㎚의 막 두께를 가지고 있었다. 스퍼터링의 조건을 하기에 나타낸다. 또한, 스퍼터링을 행하기 전에, 약 10분간의 프레스퍼터를 행했다.
<스퍼터링 조건>
타깃: ZnO 타깃(직경 50㎜, 두께 3㎜)
기판 온도: 실온(25℃)
가스: 질소 가스 100체적%(유량 30sccm)
챔버 내의 압력: 0.5Pa
스퍼터 전력: RF 20W
성막 시간: 60분
기판과 타깃과의 거리(T-S 거리): 50㎜
실시예 15에서 얻어진 박막에 대해, 실시예 13과 마찬가지로 X선 회절 장치를 이용해 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 5.8도였다. 실시예 13에서 구한 상수 7.22를 이용하여 질소의 비율을 산출하면, 이 박막에 포함되는 질소의 비율은, 41.9±3원자% 정도로 추찰된다. 또한, 실시예 14와 동일하게 하여, 얻어진 박막의 이동도 및 캐리어 농도를 측정했다. 이동도는 19.2cm2/Vs이며, 캐리어 농도는 1.0×1017/cm3였다.
(실시예 16)
타깃으로서, 실시예 3과 동일한 방법으로 제작한 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Ti: 2mol%)을 이용한 것 이외는, 실시예 15와 동일한 순서로 박막을 형성했다. 실시예 16에서 얻어진 박막은 215㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 실시예 13과 마찬가지로 X선 회절 장치를 이용해 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 6.5도였다. 실시예 13에서 구한 상수 7.22를 이용하여 질소의 비율을 산출하면, 이 박막에 포함되는 질소의 비율은, 46.9±3원자% 정도로 추찰된다. 또한, 실시예 14와 동일하게 하여, 얻어진 박막의 이동도 및 캐리어 농도를 측정했다. 이동도는 24.2cm2/Vs이며, 캐리어 농도는 1.4×1017/cm3였다.
(실시예 17)
타깃으로서, 실시예 4와 동일한 방법으로 제작한 Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Ti: 3.2mol%)을 이용한 것 이외는, 실시예 15와 동일한 순서로 박막을 형성했다. 실시예 17에서 얻어진 박막은 220㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 실시예 13과 마찬가지로 X선 회절 장치를 이용해 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 6.5도였다. 실시예 13에서 구한 상수 7.22를 이용하여 질소의 비율을 산출하면, 이 박막에 포함되는 질소의 비율은, 46.9±3원자% 정도로 추찰된다. 또한, 실시예 14와 동일하게 하여, 얻어진 박막의 이동도 및 캐리어 농도를 측정했다. 이동도는 23.1cm2/Vs이며, 캐리어 농도는 1.3×1017/cm3였다.
(실시예 18)
타깃으로서, 실시예 5와 동일한 방법으로 제작한 Al 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Al: 3.2mol%)을 이용한 것 이에는, 실시예 15와 동일한 순서로 박막을 형성했다. 실시예 18에서 얻어진 박막은 150㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 실시예 13과 마찬가지로 X선 회절 장치를 이용해 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 6.8도였다. 실시예 13에서 구한 상수 7.22를 이용하여 질소의 비율을 산출하면, 이 박막에 포함되는 질소의 비율은, 49.1±3원자% 정도로 추찰된다. 또한, 실시예 14와 동일하게 하여, 얻어진 박막의 이동도 및 캐리어 농도를 측정했다. 이동도는 32.7cm2/Vs이며, 캐리어 농도는 3.1×1017/cm3였다.
(실시예 19)
가스로서, 질소 가스와 아르곤 가스와의 혼합 가스를 이용한 것 이외는, 실시예 16과 동일한 순서로 박막을 형성했다. 질소 가스의 유량은 30sccm이며, 아르곤 가스의 유량은 5sccm이고, 혼합 가스 중의 질소 가스 농도는 약 85.7체적%였다. 실시예 19에서 얻어진 박막은 264㎚의 막 두께를 가지고 있었다. 이 박막에 대해, 실시예 13과 마찬가지로 X선 회절 장치를 이용해 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 4.9도였다. 실시예 13에서 구한 상수 7.22를 이용하여 질소의 비율을 산출하면, 이 박막에 포함되는 질소의 비율은, 35.4±3원자% 정도로 추찰된다. 또한, 실시예 14와 동일하게 하여, 얻어진 박막의 이동도 및 캐리어 농도를 측정했다. 이동도는 12.5cm2/Vs이며, 캐리어 농도는 1.5×1016/cm3였다.
(실시예 20)
도 9에 나타내는 박막 트랜지스터(1)을 제작했다. 우선, p+Si 기판(2)을 준비했다. p+Si 기판(2)의 상면에 200㎚의 두께를 가지는 게이트 절연막(SiO2막)(3)을 적층시켰다. 이어서, 하기의 조건으로 스퍼터링을 행하여, SiO2막(3)의 상면에 70㎚의 두께를 가지는 채널층(ZnON막 층)(4)을 형성했다. 이 채널층을 형성하고 있는 ZnON막에 대해, 실시예 13과 마찬가지로 X선 회절 장치를 이용해 분석을 행하여, 피크 스플릿 폭을 측정했다. 피크 스플릿 폭은 5.1도였다. 67도 부근의 고각에 피크도 관찰할 수 있었다. 실시예 13에서 구한 상수 7.22를 이용하여 질소의 비율을 산출하면, 이 박막에 포함되는 질소의 비율은, 36.8±3원자% 정도로 추찰된다.
이어서, ZnON막 층(4)의 소자 분리를 행했다. 구체적으로는, 포토리소그래피법에 의해 포토레지스트로 소자 분리 패턴을 패터닝 후, 에천트에 의한 용액 에칭을 실시, 트랜지스터로서 이용하는 활성층 에어리어를 제외하고 ZnON막 층(4)을 제거했다. ZnON막 층(4)의 포토레지스트에는 스미또모가가꾸(주)제 PFI89를 이용하여, 5000rpm으로 도포했다. 도포 후 노광 전의 베이크는 120℃에서 2분간, 노광에는 g선의 얼라이너를, 현상에는 3.28%의 TMAH(Tetra Methyl A㎜onium Hydroxide)를 이용했다. 에천트는 반도체 그레이드의 염산(0.02mol/L)을 이용했다. 또한, 타깃은 실시예 1과 동일한 방법으로 제작했다.
<스퍼터링 조건>
타깃: Ti 도프 ZnO 타깃(직경 50㎜, 두께 3㎜, Ti: 1.5mol%)
기판 온도: 실온(25℃)
가스: 질소 가스 100질량%(유량 30sccm)
챔버 내의 압력: 1.0Pa
스퍼터 전력: DC 30W
성막 시간: 30분
기판과 타깃과의 거리(T-S 거리): 50㎜
상기의 소자 분리 에칭 공정 후, 대기 중(습도 45%, 클래스 1000의 클린룸 내), 온도 250℃, 1시간의 가열 처리를 행했다. 이어서, 소스/드레인 전극(5)의 패터닝 공정을 실시했다. 포토레지스트의 패터닝은 상기와 동일한 방법을 이용했다. 포토레지스트로 소스/드레인 전극(5)의 패턴을 형성 후, 전자빔 증착법에 의해 5㎚의 Ti와 50㎚의 Au를 이 순서로 성막했다. 성막 후에 아세톤으로 레지스트 패턴을 녹임으로써 리프트 오프법에 의해 소스/드레인 전극(5)을 형성했다. 전극과 ZnON막 층(4)과의 오믹성을 양호하게 할 목적으로, 레지스트 패터닝 후, 전극의 증착의 전에 상기의 에천트로 1초간 클리닝을 행했다.
마지막으로, 대기 중(습도 45%, 클래스 1000의 클린룸 내), 온도 350℃, 1시간의 가열 처리를 행했다. 실리콘 기판은 도전성(p형, 0.01Ω·cm 이하)을 이용했기 때문에, 기판은 게이트 전극으로서 기능한다. 전기 측정 시, 웨이퍼 척과 게이트와의 콘택트를 양호하게 하기 위해, 제작한 TFT의 이면을 다이아몬드 펜으로 마킹을 넣었다. 이와 같이 하여, 박막 트랜지스터(1)를 제작했다.
제작한 박막 트랜지스터(1)의 전기 특성의 측정 결과에 대하여 설명한다. 측정에는 Agilent사의 반도체 파라미터 애널라이저 4156C를, 제어 소프트로서 Agilent사의 Easy Expert를 이용했다. 도 10은 Id-Vd 특성의 결과, 도 11은 Id-Vg 특성의 측정 결과이다. Id는 드레인 전류, Vd는 드레인 전압, Vg은 게이트 전압이다. Id-Vg 특성에는 Vd를 변화시킨 경우를, Id-Vd 특성은 Vg을 변화시킨 경우의 데이터를 나타내고 있다.
Id-Vd로부터는 높은 구동 능력을 가지는 것을 알 수 있다. Id-Vg 특성으로부터는 Vth와 S값이 얻어졌다. 여기서, Vth란, 게이트 전압(드레인 전압)을 곱한 경우에 드레인 전류가 상승될 때의 전압을 말한다. Vth가 플러스이면, 회로를 노멀리 오프 동작시킬 수 있기 때문에 바람직하다. Vth는 +8V였다. 또한, S값이란, Subthreshold Slope라고도 하고, 오프 상태로부터 게이트 전압을 증가시켰을 때에, 오프 상태로부터 온 상태에 걸쳐 드레인 전류가 급준하게 상승하는데, 이 급준함을 나타내는 값이다. 드레인 전류가 1자리(10배) 상승할 때의 게이트 전압의 증가분을 S값으로 정의할 수 있다(S값=dVg/dlog(Ids)). S값은 3.0V/dec 이하가, 소비 전력을 저감할 수 있기 때문에 바람직하다고 되어 있다. S값은 2.0V/decade였다.
또한, 도 12는 Vd가 40V일 때의 Id-Vg 특성이다. Vg의 소인(掃引)을 마이너스측으로부터 행하고(-40V→+40V), 그 후, 플러스측으로부터 마이너스측으로 소인(+40V→-40V)한 결과이다. 소인 방향이 다른 2개의 커브로부터 히스테리시스를 평가할 수 있다. 도 12로부터 히스테리시스는 최대여도 2V이며, IGZO나 ZnO의 박막 반도체와 동등 정도로 작은 것이 확인되었다. 플러스측의 Vth를 가지는 것, 작은 S값을 가지는 것, 및 큰 히스테리시스가 발견되지 않는 점에서, 박막 트랜지스터(1)는 우수한 특성을 가지는 것을 알 수 있다. 이와 같이, 고성능인 TFT의 동작을 확인했다.
1 박막 트랜지스터
2 p+Si 기판
3 게이트 절연막(SiO2막)
4 채널층(ZnON막층)
5 소스/드레인 전극(Ti/Au 전극)

Claims (15)

  1. 아연 및 주석으로부터 선택되는 적어도 하나의 금속 원소의 산화물 스퍼터링 타깃을, 80체적% 이상의 질소 가스를 포함하는 분위기 가스 중, 1.5Pa 이하의 압력조건하에서, 스퍼터링에 제공하는 것을 특징으로 하는, 아연 및 주석 중 적어도 일방과 산소와 질소를 포함하는 금속 산질화물 반도체막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 스퍼터링 타깃이, In, Al, Ga, Zn, Sn, Si, Ge, Ti, Cu, Ni, Mn, Zr, Cr, V, Mg, Y, Mo, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종의 도펀트 원소를 포함하는 제조 방법.
  3. 제 2 항에 있어서,
    상기 도펀트 원소의 비율이, 상기 스퍼터링 타깃에 포함되는 전체 원소의 10mol% 이하인 제조 방법.
  4. 아연과 산소와 질소를 포함하고, X선 회절법에 있어서, 65~68도의 회절각의 범위에 제 1 피크를 가지는 것을 특징으로 하는 금속 산질화물 반도체막.
  5. 제 4 항에 있어서,
    30~34도의 회절각의 범위에 제 2 피크, 및 34~40도의 회절각의 범위에 제 3 피크를, 더 가지는 금속 산질화물 반도체막.
  6. 제 5 항에 있어서,
    상기 제 2 피크와 상기 제 3 피크와의 각도차가 4도 이상인 금속 산질화물 반도체막.
  7. 기판 상에, 게이트 전극과, 게이트 절연막과, 채널층과, 채널층에 전기적으로 접속된 소스 전극 및 드레인 전극을 가지는 전계 효과 트랜지스터로서,
    제 4 항 내지 제 6 항 중 어느 한 항에 기재된 금속 산질화물 반도체막을 포함하는 채널층을 구비하는 전계 효과 트랜지스터.
  8. 산질화 아연 반도체막에 도입되어 있는 질소의 비율을 산출하는 검사 방법에 있어서, 하기의 공정 (i)~(iii)을 포함하는 것을 특징으로 하는 산질화 아연 반도체막의 검사 방법.
    (i) 질소의 비율이 상이한 기지의 산질화 아연 반도체막을 복수 준비하고, 각각의 산질화 아연 반도체막에 대해 X선 회절 측정을 행하며, 30~34도에 나타나는 제 2 피크와 34~40도에 나타나는 제 3 피크와의 각도차를, 각각의 산질화 아연 반도체막에 대해 산출하는 공정.
    (ii) 식 (I)에 의거하여, 공정 (i)에서 산출한 각도차와 기지의 질소의 비율로부터, 상수 a를 산출하는 공정.
    질소의 비율(원자%)=a×각도차(도) (I)
    (iii) 공정 (ii)에서 얻어진 상수 a를 이용하여, 질소의 비율이 미지인 산질화 아연 반도체막의 X선 회절 측정으로부터 얻어지는 30~34도에 나타나는 제 2 피크와 34~40도에 나타나는 제 3 피크와의 각도차로부터, 식 (I)을 이용하여 질소의 비율을 구하는 공정.
  9. 제 8 항에 있어서,
    상기 상수 a가 6.3~8.3인 산질화 아연 반도체막의 검사 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 산질화 아연 반도체막이, In, Al, Ga, Zn, Sn, Si, Ge, Ti, Cu, Ni, Mn, Zr, Cr, V, Mg, Y, Mo, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종의 도펀트 원소를 포함하는 검사 방법.
  11. 제 10 항에 있어서,
    상기 도펀트 원소의 비율이, 상기 산질화 아연 반도체막에 포함되는 전체 원소의 10mol% 이하인 검사 방법.
  12. 아연을 포함하는 스퍼터링 타깃을, 스퍼터링에 제공하여 반도체막을 얻는 공정과,
    X선 회절 장치를 이용하여, 얻어진 반도체막의 분석을 행하는 공정과,
    얻어진 반도체막에 도입되어 있는 질소의 비율을, 제 8 항 내지 제 11 항 중 어느 한 항의 검사 방법을 이용하여 구하는 공정을 포함하는 것을 특징으로 하는 산질화 아연 반도체막의 제조 방법.
  13. 제 12 항에 있어서,
    상기 아연을 포함하는 스퍼터링 타깃이, 산화 아연계 스퍼터링 타깃인 제조 방법.
  14. 제 13 항에 있어서,
    상기 스퍼터링이, 80체적% 이상의 질소를 포함하는 분위기 중, 1.5Pa 이하의 압력 조건하에서 행해지는 제조 방법.
  15. 도펀트 원소가, In, Al, Ga, Zn, Sn, Si, Ge, Ti, Cu, Ni, Mn, Zr, Cr, V, Mg, Y, Mo, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종의 도펀트 원소를 포함하는 반도체막 형성용 산화 아연계 스퍼터링 타깃.
KR1020187037164A 2016-05-26 2017-05-23 금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막 KR20190013872A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-104818 2016-05-26
JP2016104818 2016-05-26
JPJP-P-2016-104817 2016-05-26
JP2016104817 2016-05-26
PCT/JP2017/019137 WO2017204197A1 (ja) 2016-05-26 2017-05-23 金属酸窒化物半導体膜の製造方法および金属酸窒化物半導体膜

Publications (1)

Publication Number Publication Date
KR20190013872A true KR20190013872A (ko) 2019-02-11

Family

ID=60411774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037164A KR20190013872A (ko) 2016-05-26 2017-05-23 금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막

Country Status (5)

Country Link
JP (1) JP6901473B2 (ko)
KR (1) KR20190013872A (ko)
CN (1) CN109196626A (ko)
TW (1) TWI739840B (ko)
WO (1) WO2017204197A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728163B2 (en) 2018-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114609A (ja) * 2017-12-21 2019-07-11 日本放送協会 薄膜トランジスタおよびその製造方法
JP2019121634A (ja) * 2017-12-28 2019-07-22 日本放送協会 薄膜トランジスタおよびその製造方法
JP7116553B2 (ja) * 2018-02-14 2022-08-10 日本放送協会 薄膜トランジスタおよびその製造方法
WO2019163811A1 (ja) * 2018-02-22 2019-08-29 三菱マテリアル株式会社 酸化物膜、酸化物膜の製造方法、及び、窒素含有酸化物スパッタリングターゲット
CN111678934B (zh) * 2020-06-10 2023-05-09 首钢集团有限公司 Cr靶XRD法测试连退板磷化膜P比的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110027805A (ko) * 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728163B2 (en) 2018-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film

Also Published As

Publication number Publication date
JP6901473B2 (ja) 2021-07-14
WO2017204197A1 (ja) 2017-11-30
TW201816180A (zh) 2018-05-01
JPWO2017204197A1 (ja) 2019-03-22
CN109196626A (zh) 2019-01-11
TWI739840B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
KR20190013872A (ko) 금속 산질화물 반도체막의 제조 방법 및 금속 산질화물 반도체막
EP2219225B1 (en) Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
KR101612130B1 (ko) 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
US8795554B2 (en) Sputtering target for oxide semiconductor, comprising InGaO3(ZnO) crystal phase and process for producing the sputtering target
CN101057338B (zh) 采用无定形氧化物的场效应晶体管
CN102612501B (zh) 溅射靶及使用它的薄膜晶体管
KR101840062B1 (ko) Ｉｎ-Ｇａ-Ｓｎ계 산화물 소결체, 타겟, 산화물 반도체막, 및 반도체 소자
TWI570808B (zh) 濺鍍靶及半導體裝置製造方法
US9054196B2 (en) Sputtering target comprising an oxide sintered body comprising In, Ga, and Zn
CN103270602A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
JP2011029238A (ja) 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
WO2017122618A1 (ja) 非晶質複合金属酸化物の製造方法
JP7263408B2 (ja) 結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
TWI754426B (zh) 氧化物燒結體、濺鍍靶及氧化物半導體膜
KR101523333B1 (ko) 산화물형 반도체 재료 및 스퍼터링 타깃
JP6078288B2 (ja) スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタ
Jeon et al. Characteristics of gallium-doped zinc oxide thin-film transistors fabricated at room temperature using radio frequency magnetron sputtering method
TW202408019A (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application