TW202408019A - 氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體 - Google Patents

氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體 Download PDF

Info

Publication number
TW202408019A
TW202408019A TW112113331A TW112113331A TW202408019A TW 202408019 A TW202408019 A TW 202408019A TW 112113331 A TW112113331 A TW 112113331A TW 112113331 A TW112113331 A TW 112113331A TW 202408019 A TW202408019 A TW 202408019A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
atm
semiconductor film
oxide
mentioned
Prior art date
Application number
TW112113331A
Other languages
English (en)
Inventor
越智元𨺓
寺前裕美
西山功兵
宮田浩一
Original Assignee
日商神戶製鋼所股份有限公司
日商神鋼科研股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2023035101A external-priority patent/JP2023157846A/ja
Application filed by 日商神戶製鋼所股份有限公司, 日商神鋼科研股份有限公司 filed Critical 日商神戶製鋼所股份有限公司
Publication of TW202408019A publication Critical patent/TW202408019A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明係在於提供能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性的氧化物半導體膜為目的。本發明之一形態的氧化物半導體膜係在薄膜電晶體使用的氧化物半導體膜，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In、上述Zn及上述X的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。

Description

氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體
本發明係關於氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體。
作為用於有機EL(Organic Electro-Luminescence)顯示器等平板顯示器的主動元件，薄膜電晶體(TFT：Thin Film Transistor)正不斷地普及。作為該薄膜電晶體，已知有上閘極型(交錯型)和下閘極型(反向交錯型)者。
該薄膜電晶體除了載子移動率高之外，還要求不關連於環境溫度的安定性。尤其，近年以來，由於亦有用於車載顯示器等的情形，因此要求較以往更嚴酷的環境下的安定性。
作為構成該薄膜電晶體的半導體膜，使用非晶質氧化物半導體膜。非晶質氧化物半導體係相較泛用之非晶質矽，可提升載子移動率。又，非晶質氧化物半導體係光學能帶隙大，且可在低溫成膜。因此，非晶質氧化物半導體係期待適用於例如要求大型、高解析度、高速驅動的下世代顯示器、或耐熱性低的樹脂製之基板等(參照專利文獻1、2)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-219538號公報 [專利文獻2]國際公開第2009/81885號
[發明欲解決之課題]
專利文獻1中，記載有In、Ga、Zn及O所成In-Ga-Zn-O(IGZO)非晶質氧化物半導體。但是，使用此IGZO非晶質氧化物半導體之TFT之載子移動率係10cm 2/Vs以下。
與此相對，專利文獻2中記載了不含Ga的高移動率氧化物。在專利文獻2中，記載了在由In、Zn及X所成氧化物中，在X=Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr或Nb的情況下，將X的添加量設為0.01＜X/(In+Zn+X)＜0.2，或者在X=Al、B、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的情況下，將X的添加量設為0.02＜X/(In+Zn+X)＜0.3，可得高移動率。但是，專利文獻2中沒有記載對環境溫度的安定性。又，在專利文獻2中，X在寬廣的範圍內被規定，並且即使在上述的範圍內，亦存在移動率低者、或耐熱性等不充分等，很難說檢討到了適當的組成。
本發明係鑒於如此的情事而完成的，在於提供能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性的氧化物半導體膜為目的。 [為解決課題之手段]
本發明之一形態的氧化物半導體膜係在薄膜電晶體使用的氧化物半導體膜，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In、上述Zn及上述X的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。 [發明效果]
關於本發明之一形態的氧化物半導體膜係能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性。
[本發明之實施形態之說明]
首先，羅列本發明之實施形態加以說明。
本發明之一形態的氧化物半導體膜係在薄膜電晶體使用的氧化物半導體膜，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In、上述Zn及上述X的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。
在上述專利文獻2中，記載有在具備含有選自In及Zn、和Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y及鑭系類(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)所成群之1個以上之元素X之複合氧化物所成半導體層的場效應電晶體中，經由將X的添加量控制在一定以下，可以抑制移動率的降低，同時提高熱安定性和耐熱性。另一方面，本發明人等進行了深入檢討，得到了根據X的種類，環境溫度耐性有所差異的見解。在此基礎上，本發明人發現能夠兼顧載子移動率的提升和環境溫度耐性的元素X可為La和Nd。根據本發明人所知，該氧化物半導體膜係經由將上述In及上述Zn、La及Nd中的任一元素X的含有量控制在上述範圍內，能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性。
作為所有金屬元素中的上述In和上述Zn的含有量，可為In：55atm%以上80atm%以下、Zn：20atm%以上50atm%以下為佳。如此，經由所有金屬元素中的上述In及上述Zn的含有量在上述範圍內，能夠促進薄膜電晶體的載子移動率或臨限值電壓的適當化。
作為金屬元素，，更可含有Sn及Ge中的任一元素Y，所有金屬元素中的上述Y的含有量為Y：0.0001atm%以上且4atm%以下即可。如此，作為金屬元素，更含有Sn及Ge中任一元素Y，經由所有金屬元素中的上述Y的含有量在上述範圍內，可以增大光學能帶隙。其結果，能夠安定作為具有高載子密度的高移動率材料的特性，提高薄膜電晶體的臨限值電壓的適當化或對環境溫度的安定性。
作為所有金屬元素中的上述元素Y的含有量，更佳為Y：超過1atm%，2atm%以下。如此，經由所有金屬元素中的上述元素Y的含有量在上述範圍內，能夠更提高薄膜電晶體的臨限值電壓的適當化或環境溫度的安定性。
關於本發明另一形態的薄膜電晶體係具備該氧化物半導體膜。
該薄膜電晶體係由於具備該氧化物半導體膜，所以載子移動率高，且對環境溫度的安定性優異。
關於本發明之其他一形態的濺鍍靶係用以形成在薄膜電晶體使用的氧化物半導體膜的濺鍍靶，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In、上述Zn及上述X的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。
又，關於本發明之其他一形態的濺鍍靶係用以形成在薄膜電晶體使用的氧化物半導體膜的濺鍍靶，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In及上述Zn的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下、具有In氧化物結晶相、ZnIn氧化物結晶相及XIn氧化物結晶相，上述ZnIn氧化物結晶相的組成為Zn 3In 2O 6及/或Zn 4In 2O 7。
該濺鍍靶係可製造能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性的氧化物半導體膜。
關於本發明之更為其他一形態的氧化物燒結體係用以形成在薄膜電晶體使用的氧化物半導體膜的氧化物燒結體，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In及上述Zn的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下、具有In氧化物結晶相、ZnIn氧化物結晶相及XIn氧化物結晶相，上述ZnIn氧化物結晶相的組成為Zn 3In 2O 6及/或Zn 4In 2O 7。
該氧化物燒結體係可製造能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性的氧化物半導體膜。
[本發明之實施形態之詳細] 以下，適切參照圖面，詳細說明本發明之實施形態。然而，對於本說明書中記載的數值，可以僅採用記載的上限值和下限值中的一方，或者可任意組合上限值和下限值。在本說明書中，將可組合的從上限值到下限值的數值範圍作為適切的範圍被加以全部記載。
[氧化物半導體膜] 該氧化物半導體膜係使用於薄膜電晶體。該氧化物半導體膜係作為金屬元素，包含In(銦)和Zn(鋅)，以及La(鑭)和Nd(釹)之任一的元素X。該氧化物半導體膜，係所有金屬元素中的上述In、上述Zn及上述X的含有量為In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。
該氧化物半導體膜係可以用於上閘極型和下閘極型的任一薄膜電晶體，但例如可適切用於在基板的一方側，依次具備氧化物半導體膜、閘極絕緣膜和閘極電極的上閘極型薄膜電晶體。更具體而言，該氧化物半導體膜係直接或隔著緩衝層等間接層積在上述基板上。又，在該氧化物半導體膜上，隔著閘極絕緣膜配置閘極電極。更且，在該氧化物半導體膜，設置被導體化的領域(S/D領域)，在該S/D領域配置有保護膜及源極・汲極電極。
(In) In係有助於提高導電性(電傳導性)的元素。In的含有量越大，該氧化物半導體膜的導電性越提高，載子密度及載子移動率越為提高。作為所有金屬元素中In的含有量的下限，係如上所述為30atm%，50atm%為佳，更佳為55atm%。另一方面，作為所有金屬元素中In的含有量的下限，係如上所述為90atm%，80atm%為佳，更佳為78atm%。如果In的含有量不足上述下限時，則有可能不能充分獲得載子移動率。相反，如果In的含有量超過上述上限，則元件特性變得不安定，臨限值電壓可能有顯示大的負值之疑慮，耐熱性可能有變得不充分之疑慮。
(Zn) Zn係影響該氧化物半導體膜的加工特性的元素。作為所有金屬元素中Zn的含有量的下限，係如上所述為9atm%，10atm%為佳，更佳為20atm%。另一方面，作為所有金屬元素中Zn的含有量的上限，係如上所述為70atm%，65atm%為佳，更佳為50atm%。Zn的含有量不滿足上述下限時，則In的含有量相對地變得過大，從而元件特性變得不安定，臨限值電壓可能有顯示大的負值的疑慮，耐熱性可能有變得不充分之疑慮。相反，Zn的含有量超過上述上限，則經由產生部分結晶化，有難以確保該氧化物半導體膜的均勻性之疑慮。
(X) 如上所述，氧化物半導體膜係作為X元素，包含La和Nd中的任一者。本發明人發現，作為用於提高對環境溫度的安定性的元素X，含有La和Nd中的任一者為佳。尤其，發現經由以2atm%以下的比例含有La和Nd中的任一者，能夠兼顧載子移動率的提高和對環境溫度的安定性。作為所有金屬元素中X的含有量的下限，係如上所述為0.0001atm%，0.1atm%為佳。另一方面，作為所有金屬元素中X的含有量的上限，係如上所述為2atm%，1.6atm%為佳。X的含有量不足上述下限，則有可能不能充分提高對環境溫度的安定性。相反，如果X的含有量超過上述上限，則載子密度變得不充分，有可能難以實現作為薄膜電晶體的高移動率。
該氧化物半導體膜係作為元素X，可以僅包含La和Nd中的一方，亦可以包含La和Nd之兩者。當氧化物半導體膜，係作為元素X包含，La和Nd之兩者時，La和Nd中的每一者可以含有在上述範圍內，僅La和Nd中的一方亦可以含有在上述範圍內。又，作為元素X含有La和Nd兩者時，La和Nd的合計含有量在上述範圍內尤佳。
(Y) 該氧化物半導體膜係除了In、Zn及X以外，作為金屬元素，更含有Sn(錫)和Ge(鍺)中的任一元素Y。該氧化物半導體膜係經由含有元素Y，可以增大光學能帶隙。其結果，能夠安定作為具有高載子密度的高移動率材料的特性，提高薄膜電晶體的臨限值電壓的適當化或對環境溫度的安定性。作為所有金屬元素中Y的含有量的下限，係0.0001atm%為佳，較佳為0.1atm%，更佳為超過1atm%。另一方面，作為所有金屬元素中Y的含有量的上限，係4atm%為佳，更佳為2atm%。Y的含有量不足上述下限，則有可能不能充分增大光學能帶隙。相反，Y的含有量超過上述上限，則載子密度變得不充分，有可能難以實現作為薄膜電晶體的高移動率。
該氧化物半導體膜係作為元素Y，可僅含Sn及Ge中的一方，亦可以含Sn及Ge之兩者。當氧化物半導體膜，係作為元素Y包含，Sn及Ge兩者時，Sn及Ge中的每一者可以含有在上述範圍內，僅Sn及Ge中的一方亦可以含有在上述範圍內。又，作為元素Y含有Sn和Ge兩者時，Sn及Ge的合計含有量在上述範圍內尤佳。
在該氧化物半導體膜中，上述以外的元素係O(氧)及不可避免的不純物。不可避免的不純物係可以由於原料、材料、製造設備等而被含有。作為不可避免的不純物，係例如列舉Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及Zr。該氧化物半導體膜中的不可避免的不純物的含有量係對每種元素為1質量%以下為佳，更較為500質量ppm以下。然而，在相關構成中，該氧化物半導體膜中的上述In、上述Zn、上述X及上述Y的含有量係亦可稱為除O以外的所有元素所占的比例。
該氧化物半導體膜的平均厚度係可以根據在作為開關元件使用的情況下能夠使汲極電流成為關閉狀態的條件來訂定。作為該氧化物半導體膜的平均厚度的下限，係10nm為佳，更佳為15nm。另一方面，作為上述平均厚度的上限，60nm為佳，更佳為50nm。然而，在本說明書中，「平均厚度」係指任意5點的厚度的平均值。
該氧化物半導體膜係非晶質構造，或至少一部分結晶化的非晶質構造為佳。即，形成該氧化物半導體膜的氧化物係非晶質或至少一部分結晶化的非晶質者為佳。該氧化物半導體膜係即使在具有如此的構成的情況下，與泛用的非晶質矽相比，也能夠充分提高載子移動率。又，經由具有如此的構成，能夠容易且確實地增大光學能帶隙。
該氧化物半導體膜係例如經由將氣壓控制在1mTorr以上5mTorr以下的範圍的同時，在成膜後經由電漿或還原氣體進行表面處理，可以獲得上述的非晶質構造。又，「非晶質」係指不出現來自結晶的明確的繞射尖峰，可以使用X線繞射裝置等進行測定。
作為該氧化物半導體膜的薄片電阻(成膜後進行表面處理後的S/D領域的薄片電阻)的上限，1.0kΩ/□為佳，更佳為0.5kΩ/□。在薄膜電晶體中，將該氧化物半導體膜中從源極・汲極電極到通道部之間的領域(S/D領域)加以導體化。該氧化物半導體膜係經由使表面處理後的上述薄片電阻成為上述上限以下，能夠容易且確實地實現S/D領域的導體化。然而，一般之IGZO氧化物半導體膜的薄片電阻係大多超過1.0kΩ/□。在如此以往的氧化物半導體膜中，當在薄膜電晶體的製造工程中施加熱程序時，有明顯出現薄片電阻增大的傾向。此係因為氧化物半導體膜係一般經由構成元素的缺損而導體化。例如，在經由表面處理，氧量减少而導體化的情況下，經由熱處理從周圍的絕緣層等填補氧時，缺損則被恢復，導電性有喪失的傾向。在此，上述薄片電阻係可以用(四探針方式的電阻測定器)測定的值。
＜優點＞ 在上述專利文獻2中，記載有在具備含有選自In及Zn、和Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y及鑭系類(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)所成群之1個以上之元素X之複合氧化物所成半導體層的場效應電晶體中，經由將X的添加量控制在一定以下，可以抑制移動率的降低，同時提高熱安定性和耐熱性。另一方面，本發明人等進行了深入檢討，得到了根據X的種類，環境溫度耐性有所差異的見解。在此基礎上，本發明人發現能夠兼顧載子移動率的提升和環境溫度耐性的元素X可為La和Nd。根據本發明人所知，該氧化物半導體膜係經由將上述In及上述Zn、La及Nd中的任一元素X的含有量控制在上述範圍內，能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性。
[薄膜電晶體] 在圖1中，作為具有上述氧化物半導體膜的薄膜電晶體的一例，顯示上閘極型薄膜電晶體10(以下，亦有簡稱為「薄膜電晶體10」)。該薄膜電晶體10係具備具有上述構成的該氧化物半導體膜1。更詳細而言，該薄膜電晶體10係具備基板2、和層積在基板2上緩衝層3、和層積在緩衝層3上的該氧化物半導體膜1、和層積在該氧化物半導體膜1上的閘極絕緣膜4、和層積在閘極絕緣膜4上的閘極電極5、和層積在該氧化物半導體膜1被導體化的S/D領域的源極・汲極電極6及保護膜7。該薄膜電晶體10係配置在有機EL顯示器等顯示器。
(基板) 作為基板2，雖沒有特別限定，可列舉玻璃基板或矽基板等。作為上述玻璃基板中使用的玻璃，例如可列舉無鹼玻璃、高應變點玻璃、鈉鈣玻璃等。又，作為基板2，亦可使用不鏽鋼薄膜等金屬基板、聚對苯二甲酸乙二醇酯(PET)薄膜等樹脂基板。
基板2之平均厚度係從加工性之觀點視之，0.001mm以上10mm以下為佳。又，基板2的大小及形狀係可對應顯示器的尺寸等來設定。
(緩衝層) 做為緩衝層3，例如可列舉矽氧化膜。緩衝層3係可以經由CVD(Chemical Vapor Deposition)法、PECVD(Plasma Enhanced Chemical Vapor Deposition)法等成膜。然而，緩衝層3係為了提高基板2與該氧化物半導體膜1的密合性的同時，且抑制不純物從基板2向該氧化物半導體膜1的擴散等而設置之故，在動作上非必須之層，亦可省略。
(氧化物半導體膜) 該氧化物半導體膜1係例如經由使用濺鍍靶之濺鍍法加以成膜。用於成膜該氧化物半導體膜1的濺鍍靶係其本身為本發明的一實施形態。又，該濺鍍靶係使用其本身為本發明的一實施形態之氧化物燒結體而形成。該氧化物半導體膜1係在成膜後微影技術等進行圖案化。又，在該圖案化之後，為了改善膜質，施以熱處理(預退火處理)為佳。以下，對於氧化物燒結體及濺鍍靶加以說明。
[氧化物燒結體] 關於本發明之一形態的氧化物燒結體係，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，金屬元素整體中的上述In、上述Zn及上述X的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。又，關於本發明之其他一形態的氧化物燒結體係，作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In及上述Zn的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下、具有In氧化物結晶相、ZnIn氧化物結晶相及XIn氧化物結晶相，上述ZnIn氧化物結晶相的組成為Zn 3In 2O 6及/或Zn 4In 2O 7。
於該氧化物燒結體中，ZnIn氧化物結晶相係以Zn 3In 2O 6結晶相及/或Zn 4In 2O 7結晶相為主成分。ZnIn氧化物結晶相係可具有Zn 3In 2O 6結晶相及Zn 4In 2O 7結晶相之兩者，亦可僅具有任一者。作為In氧化物結晶相的組成，例如可舉出In 2O 3。作為XIn氧化物結晶相的組成，例如可舉出XInO 3。在ZnIn氧化物結晶相中，亦可形成層狀花紋(條紋花紋或斑紋花紋)。
該氧化物燒結體係作為金屬元素，可更含有Sn及Ge中的任一元素Y。該氧化物燒結體中的上述以外的元素(In、Zn、X及對應需要含有的Y以外的元素)係O及不可避免的不純物。該氧化物燒結體中的各元素的含有量係可以與對該氧化物半導體膜1記載的範圍相同。
該氧化物燒結體係可以圖2記載的順序加以製造。即，該氧化物燒結體之製造方法係具備：秤量原料粉末的工程(稱量工程S1)、和混合秤量工程S1中所秤量的原料粉末的工程(混合工程S2)、和乾燥、造粒混合工程S2中得到的混合物的工程(乾燥、造粒工程S3)、和成型乾燥、造粒工程S3中得到的造粒粉末的工程(成型工程S4)、和燒結在成型工程S4中得到的成型粉末的工程)(燒結工程S5)。
在秤量工程S1中，例如秤量In 2O 3、ZnO及X 2O 3的金屬氧化物以達到所期望之含有量[atm%]。在混合工程S2中，例如在使用氧化鋯球作為介質的尼龍罐中，加入在秤量工程S1中秤量的原料粉末及水、根據需要添加的黏合劑及分散劑，用球磨機混合及粉碎，而獲得淤漿。在乾燥・造粒工程S3中，將混合工程S2中得到的淤漿乾燥，且將得到的乾燥粉末篩分，獲得造粒粉末。然而，乾燥・造粒工程S3係亦可經由噴霧乾燥器進行。在成型工程S4中，將在乾燥・造粒工程S3中得到的造粒粉末填充到模具中，獲得成型粉末。在燒結工程S5中，例如使用常壓燒結法或熱壓法，製造氧化物燒結體。
[濺鍍靶] 關於本發明之一形態的濺鍍靶，係作為金屬元素，含有In及Zn、La及Nd中的任一元素X，金屬元素整體中的上述In、上述Zn及上述X的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下X：0.0001atm%以上2atm%以下。又，關於本發明之其他一形態的濺鍍靶，係作為金屬元素，含有In及Zn、La及Nd中的任一元素X，所有金屬元素中的上述In及上述Zn的含有量係In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下、具有In氧化物結晶相、ZnIn氧化物結晶相及XIn氧化物結晶相，上述ZnIn氧化物結晶相的組成為Zn 3In 2O 6及/或Zn 4In 2O 7。
該濺鍍靶係作為金屬元素，可更含有Sn及Ge中的任一元素Y。該濺鍍靶中的上述以外的元素(In、Zn、X及對應需要含有的Y以外的元素)係O及不可避免的不純物。該濺鍍靶中的組成(結晶構造)及各元素的含有量係可與該氧化物燒結體相同。
該濺鍍靶係可以圖3記載的順序加以製造。即，該濺鍍靶之製造方法係具備：秤量原料粉末的工程(稱量工程S1)、和混合秤量工程S1中所秤量的原料粉末的工程(混合工程S2)、和乾燥、造粒混合工程S2中得到的混合物的工程(乾燥、造粒工程S3)、和成型乾燥、造粒工程S3中得到的造粒粉末的工程(成型工程S4)、和燒結在成型工程S4中得到的成型粉末的工程(燒結工程S5)、和將在燒結工程S5中得到的氧化物燒結體加工成所期望的尺寸的工程(加工工程S6)、和將在加工工程S6中加工的氧化物燒結體(標靶)黏著在支撐板上的工程(接合工程S7)。該濺鍍靶的製造方法中的秤量工程S1、混合工程S2、乾燥・造粒工程S3、成型工程S4及燒結工程S5係可以在該氧化物燒結體的製造方法按照上述的順序進行。即，該濺鍍靶可以使用上述氧化物燒結體形成，可具有與此氧化物燒結體相同的組成。在加工工程S6中，例如經由機械加工，加工上述氧化物燒結體。在接合工程S7中，例如將標靶接合到Cu製的支撐板上。
(閘極絕緣膜) 閘極絕緣膜4係在上述預退火處理後，在該氧化物半導體膜1上成膜。作為閘極絕緣膜4，例如可列舉矽氧化膜、矽氮化膜、矽氧氮化膜、Al 2O 3或Y 2O 3等金屬氧化物膜等。閘極絕緣膜4係可使用CVD法、PECVD法等成膜。閘極絕緣膜4係可為單層體，亦可為2層以上的多層體。閘極絕緣膜4為2層以上的多層體時，第1層和第2層以後係不同的成分為佳。
作為閘極絕緣膜4之平均厚度的下限，50nm為佳，更佳為100nm。另一方面，作為閘極絕緣膜4之平均厚度的上限，300nm為佳，更佳為250nm。上述平均厚度不足上述下限時，則閘極絕緣膜4的耐壓有變得不充分之疑慮。相反地，上述平均厚度超過上述上限時，則在閘極電極5與該氧化物半導體膜1之間形成的電容的容量會不足，汲極電流有變得不充分之疑慮。另外，在閘極絕緣膜4為多層的情況下，「閘極絕緣膜的平均厚度」係指閘極絕緣膜整體的平均厚度。
(閘極電極) 閘極電極5係具有導電性。閘極電極5係例如在閘極絕緣膜4成膜後，對該氧化物半導體膜1實施熱處理(退火處理)後形成。作為閘極電極5，雖沒有特別限定，可以適於使用電阻率低的Al、Cu等金屬、或耐熱性高的Mo、Cr、Ti等高熔點金屬、或此等的合金。
作為閘極電極5之平均厚度的下限，50nm為佳，更佳為80nm。上述平均厚度不足上述下限，則閘極電極5的電阻變大，閘極電極5的電力消耗有增大之疑慮。另一方面，作為閘極電極5之平均厚度的上限，從加工性等之觀點視之，500nm為佳，更佳為400nm。
閘極絕緣膜4及閘極電極5係在閘極電極5之成膜後，經由微影技術等進行圖案化。
(保護膜) 保護膜7係在閘極絕緣膜4和閘極電極5的圖案化後，對該氧化物半導體膜1進行表面處理後而形成。該表面處理係為了將該氧化物半導體膜1的S/D領域導體化而進行者，例如可以經由離子植入、元素擴散、利用還原氣體的還原、電漿處理等進行。
作為保護膜7，例如可列舉矽氧化膜、矽氮化膜、矽氧氮化膜、Al 2O 3或Y 2O 3等金屬氧化物膜等。保護膜7係可使用CVD法、PECVD法等成膜。在保護膜7上，經由成膜後微影技術等形成連接孔。
(源極・汲極電極) 源極・汲極電極6係具有導電性。源極・汲極電極6係被覆保護膜7之一部分的同時，填充於上述連接孔。經由如此設定，源極・汲極電極6係在該薄膜電晶體10的通道的兩端，與該氧化物半導體膜1電性連接。
作為源極・汲極電極6，雖沒有特別限定，可以適於使用電阻率低的Al、Cu等金屬、或耐熱性高的Mo、Cr、Ti等高熔點金屬、或此等的合金。
作為源極・汲極電極6之平均厚度的下限，100nm為佳，更佳為150nm。上述平均厚度不足上述下限，則源極・汲極電極6的電阻變大，源極・汲極電極6的電力消耗有增大之疑慮。另一方面，作為源極・汲極電極6平均厚度的上限，較閘極絕緣膜4和閘極電極5的合計厚度為大者為佳，例如1000μm為佳，更佳為800μm。
源極・汲極電極6係在成膜後，經由微影技術等進行圖案化。
＜薄膜電晶體之特性＞ (臨限值電壓偏移) 作為該薄膜電晶體10的臨限值電壓偏移(23℃下的臨限值電壓與100℃下的臨限值電壓之差的絕對值)的上限係3.5V為佳，較佳為3.0V，更佳為2.5V，尤以1.5V為佳。上述臨限值電壓偏移超過上述上限時，則對環境溫度的安定性有變得不充分之疑慮。又，作為該薄膜電晶體10的臨限值電壓偏移的下限，雖沒有特別限定，可為0V。然而，「臨限值電壓」係指電晶體之汲極電流成為10 -9A之閘極電壓。
＜優點＞ 該薄膜電晶體10係由於具備該氧化物半導體膜1，所以載子移動率高，且對環境溫度的安定性優異。
該濺鍍靶係適合於該氧化物半導體膜1的製造。
該氧化物燒結體係適合於該氧化物半導體膜1的製造。
[其他之實施形態] 上述實施形態並不是限定本發明的構成者。因此，上述實施形態可以根據本說明書的記載和技術常識，上述實施形態各部之構成要素省略、置換或追加，此等都應被解釋為屬於本發明的範圍。
例如，該薄膜電晶體的具體構成係並不限定於圖1所記載的構成。例如，上述保護層係亦可為層積複數之絕緣層的多層體。又，該薄膜電晶體係可為下閘極型。 [實施例]
以下，根據實施例對本發明進行詳細說明，但非解釋根據此實施例的記載，限定本發明。
＜試驗例1＞ [上閘極型薄膜電晶體之製作] 經由以下手續製作具備圖1的構造的上閘極型薄膜電晶體。首先，在直徑4英吋、厚度0.7mm的玻璃製基板(Eagle公司製的「Eagle2000」)上，在以下的成膜條件下，作為緩衝層，經由CVD法成膜厚度250nm的SiO 2膜 (緩衝層之成膜條件) 載流氣體：SiH 4與N 2O之混合氣體 成膜功率密度：0.96W/cm 2成膜溫度：320℃ 成膜時之氣壓：133 Pa
接著，經由濺鍍法成膜以表1所記載的比例含有金屬元素的In-Zn-X-O膜、或In-Zn-X-Y-O膜之厚度40nm的氧化物半導體膜。然而，關於氧化物半導體膜各自的金屬元素的含有量的分析，與上述同樣地在玻璃基板上另外形成厚度為100nm的氧化物半導體膜而進行。該分析係使用Rigak股份有限公司製造的「CIROS MarkII」，經由ICP(Inductively Coupled Plasma)發光分光法進行。
接著，在成膜氧化物半導體膜後，經由微影技術及濕蝕刻，對氧化物半導體膜進行圖案化。然而，對於No.1至No.13的所有氧化物半導體膜，確認沒有由濕蝕刻產生的殘渣，能夠適切地進行蝕刻。該圖案化後，為了提高膜質，對氧化物半導體膜進行熱處理(預退火處理)。該預退火處理係在大氣環境下在350℃下進行1小時。
在該預退火處理後，在氧化物半導體膜上，在以下的成膜條件下經由CVD法成膜閘極絕緣膜，進而為了提高氧化物半導體膜的膜質，在大氣中進行350℃、1小時的熱處理(退火處理)。 (閘極絕緣膜之成膜條件) 載流氣體：SiH 4與N 2O之混合氣體 成膜功率密度：0.96W/cm 2成膜溫度：270℃ 成膜時之氣壓：133 Pa
接著，成膜由厚度為100nm的Mo金屬膜所成的閘極電極，姐由微影技術及濕蝕刻進行圖案化。進而，經由將該閘極電極作為遮罩的乾蝕刻，對閘極絕緣膜進行圖案化。之後，在氧化物半導體膜表面進行氫電漿照射15秒，使氧化物半導體膜的S/D領域導體化。
上述電漿照射後，在以下的成膜條件下經由CVD法成膜保護層。之後，經由微影技術和乾蝕刻，在保護層上形成用於電晶體特性評估用探測的連接孔。更且，形成源極・汲極電極，經由微影技術及濕蝕刻進行圖案化，最後在250℃、氮氣環境、30分鐘，實施熱處理(後退火處理)，獲得薄膜電晶體。 (保護層之成膜條件) 載流氣體：SiH 4與N 2O之混合氣體 成膜功率密度：0.96W/cm 2成膜溫度：250℃ 成膜時之氣壓：133 Pa
[靜特性之評估] 對於No.1至No.13的薄膜電晶體，使用探針及半導體參數分析儀(Keithley公司製造之「4200SCS」)，在以下條件下測定汲極電流(Id)-閘極電壓(Vg)特性(Id-Vg特性)。 閘極電壓：-30V~30V(階梯0.25V) 源極電壓：0V 汲極電壓：10V 基板溫度：室溫(23℃)
＜載子移動率＞ 載子移動率μ FE[cm 2/Vs]係作為閘極電壓Vg[V]、臨限值電壓Vth[V]、汲極電流Id[A]、通道型長L[m]、通道寬度W[m]、閘極絕緣膜之容量C ox[F]，於上述靜特性之飽和領域(Vg＞Vd-Vth)，經由以下之式(1)所示μ FE加以計算。該計算結果如表1所示。
＜臨限值電壓＞ 臨限值電壓[V]係根據上述靜特性計算出電晶體的汲極電流為10 -9A的閘極電壓的值。該計算結果如表1所示。
＜S值＞ S值[V/decade]係根據上述靜特性計算使汲極電流上升10倍所需的閘極電壓的變化量，作為其最小值。該計算結果如表1所示。
＜臨限值電壓偏移＞ 除了將基板溫度設為100℃以外，在與上述同樣的條件下測定靜特性。計算23℃下的臨限值電壓與100℃下的臨限值電壓之差的絕對值，求出臨限值電壓偏移[V]。將結果示於表1。然而，圖4表示No.4的靜特性的測定結果，圖5表示No.13的靜特性的測定結果。如圖5所示，關於No.13，在100℃下泄放電流變得過大，電流較計算臨限值電壓的10 -9A為大，而無法計算臨限值電壓之故，無法測定臨限值電壓偏移。
[評估結果] 如表1及圖4、圖5所示，No.1~No.8中，氧化物半導體膜含有In及Zn、La及Nd中任一元素X，所有金屬元素中In、Zn及X的含有量為In：30atm%以上90atm%以下、Zn：9atm%以上70atm%以下、X：0.0001atm%以上2atm%以下之故，載子移動率超過30cm 2/Vs 並且臨限值電壓偏移為3.5V以下。該臨限值電壓偏移係可以使用作對環境溫度的安定性的指標。
另一方面，No.9至No.11的X含有量超過2atm%之故，載子移動率變得不充分。又，由於No.12及No.13不含有La及Nd中的任一者作為元素X，因此臨限值電壓偏移變大，對環境溫度的安定性不充分。
＜試驗例2＞ [常壓燒結法所成氧化物燒結體之製作] 根據圖2的流程，使用常壓燒結法製作No.14至No.17的氧化物燒結體。首先，秤量In 2O 3、ZnO及Nd 2O 3的金屬氧化物，使得所得氧化物燒結體在金屬元素中的含有量如表2所示。接著，在使用氧化鋯球作為介質的尼龍罐中，加入秤量後的原料粉末、水、黏合劑及分散劑，用球磨機混合及粉碎3小時。接著，將得到的淤漿用加熱板乾燥，以篩子實施過篩，得到In 2O 3、ZnO、Nd 2O 3的造粒粉末。接著，將該造粒粉末填充到成形模具，用冷靜水壓加壓以成形壓力294MPa、保持時間3分鐘加壓，獲得成形體。接著，將該成形體在1500℃、大氣中燒結2小時，製作氧化物燒結體。
[結晶構造] 對No.14至No.17的氧化物燒結體，進行SEM-EDX分析和X線繞射光譜分析。對於No.14，將SEM反射電子像示於圖6，將X線繞射光譜的分析結果示於圖7。如圖6及圖7所示，No.14的氧化物燒結體係由In 2O 3及Zn 3In 2O 6之2個結晶相構成。
對於No.15，將SEM反射電子像示於圖8，將X線繞射光譜的分析結果示於圖10。又，將圖8的SEM反射電子像的部分擴大圖示於圖9。如圖8~圖10所示，No.15的氧化物燒結體含有0.7atm%的Nd，因此除了In 2O 3及Zn 3In 2O 6之外，還具有NdInO 3的結晶相。更且，在No.15中，在Zn 3In 2O 6結晶相中確認到層狀花紋。
對於No.16，將SEM反射電子像示於圖11，將X線繞射光譜的分析結果示於圖12。如圖11及圖12所示，No.16的氧化物燒結體含有1.9atm%的Nd，因此除了In 2O 3及Zn 3In 2O 6之外，還具有NdInO 3的結晶相。又，No.16係與No.15相比，NdInO 3結晶相的佔有比例變大。更且，在No.16中，在Zn 3In 2O 6結晶相中確認到層狀花紋。
對於No.17，將SEM反射電子像示於圖13，將X線繞射光譜的分析結果示於圖14。如圖13及圖14所示，No.17的氧化物燒結體含有4.0atm%的Nd，由此，除了In 2O 3、Zn 3In 2O 6及NdInO 3的結晶相之外，形成有由Zn與In的比率相等的氧化物構成的第4結晶相(設想為Zn 2In 2O 5)。更且，在No.17中，在Zn 3In 2O 6結晶相中確認到層狀花紋。
＜試驗例3＞ [熱加壓法所成氧化物燒結體之製作] 根據圖2的流程，使用熱加壓法製作氧化物燒結體。試驗例3中，秤量In 2O 3、ZnO及Nd 2O 3的金屬氧化物，使得所得氧化物燒結體在金屬元素中的含有量如表3所示。將該原料粉末按照與試驗例2同樣的順序混合、乾燥、造粒及成型。將成型後的造粒粉末在壓力30MPa、燒結溫度880℃~1120℃、燒結時間3~5小時下熱加壓，製作氧化物燒結體。將所得氧化物燒結體之相對密度與燒結溫度之關係示於圖15。
如圖15所示，與燒結溫度的增加相對應，氧化物燒結體的相對密度亦增加。惟，如果燒結溫度過高，則金屬成分的溶出則增加之故，難以控制得到的氧化物燒結體的成分。由此觀點視之，得到在燒結溫度1000℃下熱加壓的氧化物燒結體作為No.18的氧化物燒結體。對於No.18，將SEM反射電子像示於圖16，將X線繞射光譜的分析結果示於圖17。如圖16及圖17所示，No.18的氧化物燒結體係具有In 2O 3、Zn 4In 2O 7及NdInO 3的結晶相。
[濺鍍靶之製作] 在圖3所示的工程中，經由將No.18的氧化物燒結體機械加工成直徑50.8mm、厚度5mm，以製作標靶。所得標靶之相對密度係90.3%。接著，使用In將該標靶接合在Cu製的支撐板，製作濺鍍靶(InZnNd氧化物濺鍍靶)。經由ICP發光分光分析法分析此濺鍍靶(更具體而言，係上述標靶)之金屬元素中的含有量。此結果示於表4。
如表4所示，確認了相對於加入的組成可以在±1.0atm%以內製作濺鍍靶。又，對於該濺鍍靶，經由超音波檢查測定黏著率，黏著率為100%。又，標靶的翹曲為0.1mm，標靶的位置偏移為0.2mm。 [產業上的可利用性]
如以上說明，關於本發明之一形態的氧化物半導體膜係能夠同時提高薄膜電晶體的載子移動率和對環境溫度的安定性。
1:氧化物半導體膜 2:基板 3:緩衝層 4:閘極絕緣膜 5:閘極電極 6:源極・汲極電極 7:保護膜 10:上閘極型薄膜電晶體 P:In 2O 3結晶相 Q:Zn 3In 2O 6結晶相 R:NdInO 3結晶相 S:第4之結晶相 T:Zn 4In 2O 7結晶相
[圖1]圖1係顯示關於本發明之一實施形態的上閘極型薄膜電晶體的模式剖面圖。 [圖2]圖2係顯示關於本發明之一實施形態之氧化物燒結體之製造方法之流程圖。 [圖3]圖3係顯示關於本發明之一實施形態之濺鍍靶之製造方法之流程圖。 [圖4]圖4係顯示No.4的上閘極型薄膜電晶體的靜特性(Id-Vg特性)的測定結果的圖表。 [圖5]圖5係顯示No.13的上閘極型薄膜電晶體的靜特性(Id-Vg特性)的測定結果的圖表。 [圖6]圖6係No.14的氧化物燒結體的反射電子像。 [圖7]圖7係No.14的氧化物燒結體的X線繞射光譜的解析結果。 [圖8]圖8係No.15的氧化物燒結體的反射電子像。 [圖9]圖9係擴大圖8之反射電子像之一部分之圖。 [圖10]圖10係No.15的氧化物燒結體的X線繞射光譜的解析結果。 [圖11]圖11係No.16的氧化物燒結體的反射電子像。 [圖12]圖12係No.16的氧化物燒結體的X線繞射光譜的解析結果。 [圖13]圖13係No.17的氧化物燒結體的反射電子像。 [圖14]圖14係No.17的氧化物燒結體的X線繞射光譜的解析結果。 [圖15]圖15係顯示氧化物燒結體之相對密度與燒結溫度之關係圖表。 [圖16]圖16係No.18的氧化物燒結體的反射電子像。 [圖17]圖17係No.18的氧化物燒結體的X線繞射光譜的解析結果。
1:氧化物半導體膜
2:基板
3:緩衝層
4:閘極絕緣膜
5:閘極電極
6:源極‧汲極電極
7:保護膜
10:上閘極型薄膜電晶體

Claims (11)

  1. 一種氧化物半導膜，為使用於薄膜電晶體的氧化物半導體膜，其特徵係 作為金屬元素，包含 In及Zn、 La及Nd的任一之元素X； 所有金屬元素中的上述In、上述Zn及上述X的含有量為： In：30atm%以上90atm%以下、 Zn：9atm%以上70atm%以下、 X：0.0001atm%以上2atm%以下。
  2. 如請求項1記載之氧化物半導膜，其中，所有金屬元素中的上述In及上述Zn的含有量為： In：55atm%以上80atm%以下、 Zn：20atm%以上50atm%以下。
  3. 如請求項1或2記載之氧化物半導膜，其中，作為金屬元素，更含有Sn及Ge的任一之元素Y， 所有金屬元素中的上述Y的含有量為： Y：0.0001atm%以上4atm%以下。
  4. 如請求項3記載之氧化物半導膜，其中，所有金屬元素中的上述元素Y的含有量為： Y：超過1atm%，2atm%以下。
  5. 一種薄膜電晶體，其特徵係具備如請求項1記載之氧化物半導體膜。
  6. 一種薄膜電晶體，其特徵係具備如請求項2記載之氧化物半導體膜。
  7. 一種薄膜電晶體，其特徵係具備如請求項3記載之氧化物半導體膜。
  8. 一種薄膜電晶體，其特徵係具備如請求項4記載之氧化物半導體膜。
  9. 一種濺鍍靶，為用以形成使用於薄膜電晶體的氧化物半導體膜的濺鍍靶，其特徵係 作為金屬元素，包含 In及Zn、 La及Nd的任一之元素X； 所有金屬元素中的上述In、上述Zn及上述X的含有量為： In：30atm%以上90atm%以下、 Zn：9atm%以上70atm%以下、 X：0.0001atm%以上2atm%以下。
  10. 一種濺鍍靶，為用以形成使用於薄膜電晶體的氧化物半導體膜的濺鍍靶，其特徵係 作為金屬元素，包含 In及Zn、 La及Nd的任一之元素X； 所有金屬元素中的上述In及上述Zn的含有量為： In：30atm%以上90atm%以下、 Zn：9atm%以上70atm%以下； 具有In氧化物結晶相、ZnIn氧化物結晶相、及XIn氧化物結晶相， 上述ZnIn氧化物結晶相之組成為Zn 3In 2O 6及/或Zn 4In 2O 7。
  11. 一種氧化物燒結體，為用以形成使用於薄膜電晶體的氧化物半導體膜的氧化物燒結體，其特徵係 作為金屬元素，包含 In及Zn、 La及Nd的任一之元素X； 所有金屬元素中的上述In及上述Zn的含有量為： In：30atm%以上90atm%以下、 Zn：9atm%以上70atm%以下； 具有In氧化物結晶相、ZnIn氧化物結晶相、及XIn氧化物結晶相， 上述ZnIn氧化物結晶相之組成為Zn 3In 2O 6及/或Zn 4In 2O 7。
TW112113331A 2022-04-15 2023-04-10 氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體 TW202408019A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-067933 2022-04-15
JP2022067933 2022-04-15
JP2023-035101 2023-03-07
JP2023035101A JP2023157846A (ja) 2022-04-15 2023-03-07 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体

Publications (1)

Publication Number Publication Date
TW202408019A true TW202408019A (zh) 2024-02-16

Family

ID=88329475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113331A TW202408019A (zh) 2022-04-15 2023-04-10 氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體

Country Status (2)

Country Link
TW (1) TW202408019A (zh)
WO (1) WO2023199722A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134789A (ja) * 2004-11-09 2006-05-25 Idemitsu Kosan Co Ltd 非晶質透明導電膜及び非晶質透明導電膜積層体並びにこれらの製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
CN103270602A (zh) * 2010-12-28 2013-08-28 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管

Also Published As

Publication number Publication date
WO2023199722A1 (ja) 2023-10-19

Similar Documents

Publication Publication Date Title
US20210020784A1 (en) SEMICONDUCTOR FILM COMPRISING AN OXIDE CONTAINING IN ATOMS, Sn ATOMS AND Zn ATOMS
US8668849B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JP5928856B2 (ja) ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
EP2219225B1 (en) Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
JP5096250B2 (ja) 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
US8268194B2 (en) Oxide semiconductor target
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
EP2302685A2 (en) Oxide semiconductor and thin film transistor including same
TWI786088B (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶用氧化物燒結體、濺鍍靶、顯示裝置、及固體攝像元件
US20200235247A1 (en) Sputtering target, oxide semiconductor thin film, thin film transistor, and electronic device
JP2007073312A (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
WO2012118150A1 (ja) 酸化物焼結体およびスパッタリングターゲット
JPWO2009157535A6 (ja) ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
TW200941729A (en) Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR20130092628A (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP2014013891A (ja) 薄膜トランジスタ
US9023746B2 (en) Oxide sintered body and sputtering target
JP6901473B2 (ja) 金属酸窒化物半導体膜の製造方法および金属酸窒化物半導体膜
JP7080842B2 (ja) 薄膜トランジスタ
TW202408019A (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體
JP2023157846A (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
Ziaja Thin film arresters obtained by metal evaporation
JP2021129047A (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
Itose et al. In 2 O 3—SnO 2—ZnO sputtering target