KR20190010866A - 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조 - Google Patents

적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조 Download PDF

Info

Publication number
KR20190010866A
KR20190010866A KR1020187035182A KR20187035182A KR20190010866A KR 20190010866 A KR20190010866 A KR 20190010866A KR 1020187035182 A KR1020187035182 A KR 1020187035182A KR 20187035182 A KR20187035182 A KR 20187035182A KR 20190010866 A KR20190010866 A KR 20190010866A
Authority
KR
South Korea
Prior art keywords
conductor path
conductor
path surface
paths
path structure
Prior art date
Application number
KR1020187035182A
Other languages
English (en)
Other versions
KR102267167B1 (ko
Inventor
프레드릭 모르겐탈러
세바스티앙 칼렉
Original Assignee
랑셍 홀딩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102016005657.6A external-priority patent/DE102016005657A1/de
Priority claimed from DE202016002993.3U external-priority patent/DE202016002993U1/de
Application filed by 랑셍 홀딩 filed Critical 랑셍 홀딩
Publication of KR20190010866A publication Critical patent/KR20190010866A/ko
Application granted granted Critical
Publication of KR102267167B1 publication Critical patent/KR102267167B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 복수의 제1 도체 경로들(11; 11a-11f)을 가진 적어도 하나의 제1 도체 경로면(10) 및 복수의 제2 도체 경로들(21; 21a-21f)을 가진 적어도 하나의 제2 도체 경로들(20)을 포함하는 도체 경로 구조, 특히 스마트 카드 어플리케이션용 리드 프레임용 도체 경로 구조에 관한 발명이다. 중첩된 도체 경로면(10, 20)은 절연체(30)에 의해 분리되고, 제1 도체 경로면(10)의 적어도 하나의 제1 도체 경로(11, 11a, 11b, 11c, 11d, 11f)은 접속 와이어가 안내될 수 있고 제2 도체 경로면(20)의 도체 경로(21; 21a-21f)와 전기적으로 전도성 접촉하도록 배치될 수 있는 적어도 하나의 관통-연장 연결 개구(12; 12a-12e)를 포함한다. 제1 도체 경로면(10)의 적어도 2 개의 인접한 도체 경로(11; 11a, 11b; 11b, 11c; 11d, 11e; 11e, 11f)는 슬롯(13; 13a-13i)에 의해 서로 분리되고 적어도 두 개의 인접한 도체 경로(13; 21a, 21b, 21b, 21c, 21d, 21e, 21e, 21f)는 추가 슬롯(23a-23e)에 의해 서로 분리된다. 본 발명에 따르면, 제1 도체 경로면(10)의 하나 이상의 인접한 도체 경로(11; 11, 11a, 11b, 11c, 11d, 11f)를 분리하는 슬롯(13; 13a-13i) 및 상기 제2 도체 경로면의 인접한 도체 경로(21; 21a-21f)를 분리하는 다른 슬롯(13 또는 23)는 서로 오프셋되어 배치된다.

Description

적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
본 발명은 복수의 제1 도체 경로를 갖는 적어도 하나의 제1 도체 경로면과 복수의 제2 도체 경로를 갖는 적어도 하나의 제2 도체 경로면을 포함하는 도체 경로 구조 특히, 스마트 카드 애플리케이션용 리드 프레임용 도체 경로 구조에 관한 것으로, 중첩된 도체 경로면은 절연체에 의해 분리되고, 상기 제1 도체 경로면의 적어도 하나의 제1 도체 경로는 그것을 통해 연장되는 적어도 하나의 결합 개구를 포함하며, 이를 통해 본드 와이어가 유도될 수 있고 상기 제2 도체 경로면의 도체 경로와 전기적으로 접촉될 수 있고, 제1 도체 경로면의 적어도 2 개의 인접한 도체 경로는 슬롯에 의해 분리되고 제2 도체 경로면의 적어도 2 개의 인접한 도체 경로는 추가 슬롯에 의해 분리된다.
이러한 도체 경로 구조는 공지되어 있고, 특히 스마트 카드 애플리케이션용 전자 장치의 제조에 일반적으로 사용된다. 이러한 목적을 위해, 전자 부품, 특히 스마트 카드용 칩이 제1 도체 경로면상에 놓여지거나 제1 도체 경로면에 삽입된다. 이 전자 부품과 제1 및/또는 제2 도체 경로면의 도체 경로와의 접촉은 그 자체로 공지된 방식으로 이루어지므로, 전자 부품으로부터 유래하는 결합 와이어를 통하는 것보다 상세하게 설명하지는 않는다. 전자 부품의 결합 와이어를 제2 도체 경로면의 도체 경로의 접촉 영역과 전기적으로 연결하기 위해, 소위 비아스(vias), 즉 제1 도체 경로면 및 제1 도체 경로면과 제2 도체 경로면 사이에 배치되는 절연체를 가로 지르는 결합 개구가 사용된다. 특히, 소위 "듀얼-인터페이스-어플리케이션"에서, 많은 경우에서 결합 와이어를 통하여 결합 개구 아래에 놓여진 제2 도체 경로의 도체 경로에 전기적으로 접촉하기 위하여, 제1 도체 경로면의 도체 경로의 결합 개구를 통해 결합 와이어를 유도하는 것이 요구된다. 이 경우, 결합 또는 그 후에, 결합 와이어가 결합 개구의 엣지에 닿으면, 결합 와이어와 결합 개구를 포함하는 제1 도체 경로면의 도체 경로 사이의 전기 접촉이 생기는 문제가 발생한다. 이로 인해 단락 또는 기타 원하지 않는 기능 손상이 발생할 수 있다. 이러한 문제를 피하기 위해, 공지된 도체 경로 구조에서는 결합 개구를 갖는 제1 도체 경로면의 적어도 하나의 도체 경로 및 제2 도체 경로면의 대응하는 도체 경로는 기계적 슬롯에 의해 분리되어, 제1 도체 경로면과 제2 도체 경로면의 인접한 도체 경로들은 그들 사이에 배치된 슬롯에 의해 전기적으로 절연된다. 공지된 도체 경로 구조는 제1 도체 경로면의 인접한 도체 경로들을 분리하는 각각의 슬롯이 제2 도체 경로면의 2개의 인접한 도체 경로를 분리하는 슬롯 위에 배치되는 단점을 갖는다. 이는 상기 슬롯의 영역에서 제1 도체 경로면과 제2 도체 경로면 사이의 응집력이 이들 2 개의 도체 경로면 사이에 배치된, 보통 수 ㎛의 두께를 갖는 절연 물질로 만들어진 호일인, 절연체에 의해서만 달성되기 때문에, 이러한 도체 경로 구조의 기계적 강성에 악영향을 미친다.
본 발명의 목적은 개선된 기계적 안정성이 달성되도록 초기에 언급된 유형의 도체 경로 구조를 추가로 개선하는 것이다.
이 해결과제는 본 발명에 따라 제1 도체 경로면의 인접한 도체 경로를 분리하는 슬롯 또는 슬롯들 및 제2 도체 경로면의 인접한 도체 경로를 분리하는 슬롯 또는 슬롯들이 서로 오프셋되어 배치된다는 점에서 해결된다.
제1 도체 경로면의 인접한 도체 경로들을 분리하는 슬롯들 및 본 발명에 따라 제공된 제2 도체 경로 표면의 인접한 도체 경로들을 분리하는 추가의 슬롯들의 엇갈림식 배열로 인해, 유리한 방식으로 도체 경로 구조의 개선된 기계적 안정성이 달성되고, 제1 도체 경로면의 2개의 인접한 도체 경로를 분리하는 적어도 하나의 슬롯은 제1 도체 경로면 아래에 배치된 제2 도체 경로면에 제공된 대응하는 추가의 슬롯에 대하여 오프셋되기 때문에, 더 이상, 공지된 도체 경로 구조들에 제공되는 것과 같이, 제2 도체 경로면의 대응 슬롯 위에 배열되지 않고, 그에 대해 오프셋된다. 바람직하게는 복수의, 또는 보다 바람직하게는 제1 도체 경로면의 모든 슬롯이 제2 도체 경로면의 추가 슬롯에 대하여 오프셋되도록 배치된다. 이러한 유리한 방식으로, 2개의 도체 경로면들의 협력 또는 관련 슬롯의 영역에서 이들 2개의 도체 경로면 사이의 응집력은 이들 2개의 도체 경로면 사이에 배치된 절연 호일에 의해서만 영향을 받는 것이 아니다.
본 발명의 유리한 실시예에 따르면, 바람직하게는 제1 도체 경로면의 적어도 하나의 슬롯이 관련 결합 개구를 통과한다. 이러한 유리한 방식으로 본 발명에 따라 오프셋 배치된 슬롯의 바람직한 배열 및 생산능력이 달성된다.
본 발명의 또 다른 유리한 실시예에서는 적어도 제1 도체 경로면의 엣지 영역의 적어도 일부에 실질적으로 전기 전도성 물질이 존재하지 않는다. 엣지 영역 또는 제1 도체 경로면 및/또는 제2 도체 경로면의 엣지 영역은 제1 도체 경로면과 제2 도체 경로면 사이의 원하지 않는 접촉의 위험이 있어 실질적으로 전도성 물질이 없는 것이 바람직하다. 이러한 수단에 의해, 본 발명에 따른 도체 경로 구조를 분리하기 위한 분리 공정에서, 도체 경로면 중의 하나(예를 들어, 제1 도체 경로면)의 엣지 영역 또는 엣지 영역상의 분리 도구에 의한 기계적 충격의 결과로서, 이 엣지 영역의 전기 전도성 재료는 상기 도체 경로면 아래에 배치된 또 다른 도체 경로면의 표면으로 또는 상기 제1 도체 경로면의 아래에 배치된 추가의 도체 경로면의 표면으로(2 이상의 층을 갖는 구조의 경우) 가압되는 위험이 제거되거나 적어도 감소된다. 2개 이상의 도체 경로면 사이에 이러한 바람직하지 않게 생성된 전기 전도성 접속으로 인한 기능 손상 및/또는 오작동의 위험이 매우 간단한 방식으로 방지된다. 이러한 수단은 특히 상기 스마트 카드의 제조사와 같은 도체 경로 구조의 사용자들을 위한 장점을 갖는다. 스마트 카드 제조사는 두 개의 개별적인 도체 경로 구조를 상기 분리를 위해 필요한 공정에서, 예를 들어 스탬핑 또는 절단, 그들을 수용하는 캐리어로부터 분리할 때 두 개 또는 복수의 도체 경로면 사이의 바람직하지 않은 접촉이 스탬핑 및/또는 절삭 잔여물을 통해 발생할 수 있다는 사실에 특별한 주의를 기울이지 않고 도체 경로 구조의 분리에 필요한 분리공정을 수행할 수 있어, 그러한 스마트 카드의 제조 공정이 유리한 방식으로 단순화될 수 있다.
본 발명의 또 다른 유리한 실시예는 도체 경로면을 분리하는 절연체가 전기 절연 호일로서 형성되고, 상기 호일에는 바람직하게 양면에 접착제층이 제공된다. 이러한 방법은 특정 단순한 방식으로 2개의 도체 경로면이 본 발명에 따른 도체 경로 구조에 조립될 수 있다는 이점을 가지며, 여기서 제1 도체 경로면은 절연 호일의 제1면과 접착되고 상기 제1 도체 경로면 아래에 배치된 상기 제2 도체 경로면은 상기 양면 접착 절연 호일의 제2면과 접착된다.
본 발명의 다른 장점은 종속항의 주제이다.
본 발명의 다른 장점은 도면을 참조하여 다음에 설명되는 예시적인 실시예에 개시된다.
도 1은 그의 칩 측면에서 볼 때 2개의 중첩된 도체 경로면을 갖는 도체 경로 구조의 실시예를 도시한다.
도 2는 도 1의 실시 예를 칩 측면에서 도시한다.
도 3은 도 1의 실시예의 접촉면으로부터의 저면도이다.
도 4는 2개의 도체 경로면 사이에 배치된 절연체의 실시예에 대한 평면도이다.
도 5는 도 1의 라인 A-A를 따라 확대된 단면도이다.
도 6은 복수의 제1 도체 경로면을 갖는 전기 전도성 물질의 스트립을 도시한다.
도 7은 복수의 제2 도체 경로면을 갖는 전기 전도성 물질의 스트립을 도시한다.
도 1 내지 도 5에는 2개의 중첩된 도체 경로면(10, 20)을 포함하는 도체 경로 구조(1)의 예시적인 실시예가 도시되어 있으며, 도 1은 소위 칩 측면으로부터의 도체 경로 구조(1)에 대한 도면을 도시한다. 도체 경로 구조(1)은 전술한 실시예에서 상기 도 1의 제1 도체 경로면(10)(도 2 참조)과 상기 제2 도체 경로면(20)(도 3 참조)을 포함하며, 이는 절연체(30)(도 4 참조)에 의해 분리되고, 절연체(30)는 절연체(31)로 만들어진 호일과 같이 형성된다. 명확성을 위해, 도 1에는 점선으로 제2 도체 경로면(20)의 구조가 도시되어 있고, 제1 도체 경로면(10) 및 제2 도체 경로면(20)의 각각의 도체 경로(11 및 21) 사이의 공간적 관계를 나타내기 위해 절연체(30)가 투명하게 도시된다.
제1 도체 경로면(10)의 다수의 도체 경로(11)는 각각의 도체 경로(11)를 가로 지르는 결합 개구(12a-12e)를 포함한다. 제1 도체 경로면(10) 아래에 배열된 절연체(30)는 제1 도체 경로면(10)의 대응하는 결합 개구(12) 아래에 배치된 다수의 관통 개구(32a-32e)를 포함하고, 이는 연관된 결합 와이어(도시되지 않음)에 의해 제1 도체 경로면(10) 상에 또는 그 안에 배치되는 전자 구성 요소(도시되지 않음), 특히 스마트 카드용 칩을 제2 도체 경로면(20)의 대응하는 수의 도체 경로(21)의 접촉 영역과 접속할 수 있게 하는, 소위 바이어스(vias)를 형성하기 위함이다. 이러한 도체 경로 구조(1)의 설계는 알려져 있으므로 더 상세하게 설명할 필요는 없다. 다음의 설명으로부터, 당해 기술 분야의 통상의 기술자에게 있어서, 여기에 기술된 도체 경로 구조(1)의 기본 구조는 본질적으로 단지 예시적인 것이며, 다음 고려 사항의 일반성을 제한하지 않는다는 것은 명백하다. 특히, 전기 전도성 재료로 제조된 3개 이상의 중첩된 도체 경로면(10, 20)을 제공하는 것이 가능하며, 개별 도체 경로면은 절연체(30)에 의해 분리된다.
도 2는 제1 도체 경로면(10)상의 상부 평면도를 도시한다. 이는 도체 경로(11a-11f), 결합 개구(12a-12e) 뿐만 아니라 상기 각각의 도체 경로(11a-11f)를 서로 분리시켜 고립시키는 슬롯(13a-13i)을 보여준다. 도체 경로(11a)는 슬롯(13a, 13d)에 의해 도체 경로(11b)로부터 분리되어 있다. 같은 방식으로, 슬롯(13b, 13c)은 도체 경로(11c)와 상기 도체 경로(11b)를 분리한다. 도체 경로(11d)와 도체 경로(11e)는 슬롯(13e, 13h)에 의해 분리되고, 도체 경로(11f, 11e)는 슬롯(13f, 13g)에 의해 분리된다. 도 2의 좌측의 도체 경로면(10)의 엣지(10a)에서 시작하여 도체 경로면(10)의 우측 엣지(10b)로 진행하는 슬롯(13i)은 도체 경로(11b 및 11e)를 분리한다. 도면으로부터 알 수 있는 바와 같이, 각각의 슬롯(13a-13h)은 공지된 도체 경로 구조에 제공되지만 결합개구를 통과하기 때문에 결합 개구 둘레로 유도되지 않는 것이 바람직하다. 예를 들어, 제1 도체 경로면(10)의 하부 엣지(10c)에서 시작하는 슬롯(13a)은 결합 개구(12a)에서 끝나고, 슬롯(13d)은 결합 개구(12a)에서 시작하여 제1 도체 경로면(10)의 제1 엣지(10a)로 진행한다. 결합 개구(12d)와 상호 작용하는 슬롯(13e 및 13h)뿐만 아니라 결합 개구(12c)와 상호 작용하는 슬롯(13d 및 13c)이 그에 따라 제공된다. 제1 도체 경로면(10)의 상부 엣지(10d)에서 시작하는 슬롯(13f)은 제4 결합 개구(12e)로 이어지고, 다른 슬롯(13d)은 그로부터 시작하여 제1 도체 경로면(10)의 제1 엣지(10a)로 진행한다.
대응하는 결합 개구(12a 또는 12c 또는 12d 또는 12e)뿐만 아니라 각각의 슬롯(13a, 13d 또는 13b 및 13c 또는 13e 및 13h 또는 13d 및 13f)은 개별적으로 형성되는 것이 아니라 인접한 구조로서 형성되는 것이 바람직하다. 그럼으로 인하여, 제1 도체 경로면(10)의 제조에 사용되는 캐리어 재료(2)(도 6 참조)로부터의 단일 작업, 특히 스탬핑 작업에 의해, 후술하는 바와 같이 형성될 수 있다.
도 2는 또한 도체 경로면(10)이 전기 전도성 물질이 없거나 실질적으로 없는 엣지(10a-10d)를 따른 영역(14)을 포함한다는 것을 보여준다. 아래에서 설명하는 바와 같이, 이러한 방법은 제1 도체 경로면(10)과 제2 도체 경로면(20)의 원하지 않는 전기적 접촉을 회피하거나 적어도 이러한 전기 접촉의 위험을 감소시키는 역할을 한다.
도 3은 제2 도체 경로면(20)을 도시한다. 이는 제1 도체 경로면(10)의 도체 경로(11)에 대응하는 도체 경로(21)를 포함하며, 개별 도체 경로(21a-21f)는 대응 슬롯(23a-23f)에 의해 분리된다. 제1 도체 경로면(10)의 슬롯들(13)에 의한 도체 경로들(11)의 분리와 관련된 기술들이 적용됨으로써, 슬롯(23a- 23f)이 소정의 도체 경로(21a-21f)를 분리하는 것을 명백히 보여주는 도 3의 묘사를 참조하는 것으로 충분하다. 제2 도체 경로면(20)에 대해, 제1 도체 경로면(10)에 관해서는 각각의 개별 슬롯(23)이 개별적으로 제공되지 않아도 된다는 점을 알아야 한다. 예를 들어, 제2 도체 경로면(20)의 슬롯(23a, 23b, 23c)은 도 3의 좌측의 제2 도체 경로면(20)의 엣지(20a)에서 시작하여 상부 엣지(20d)로 진행하는 슬롯(23')의 섹션을 형성한다. 같은 방식으로, 슬롯(23d, 23e 및 23f)은 좌측 엣지(20a)에서 시작하여 제2 도체 경로면(20)의 하부 엣지(20c)로 진행하는 슬롯(23")의 섹션을 형성한다.
도 3에서 도시되는 바와 같이, 제2 도체 경로면(20)이 도전층이 없는 또는 적어도 실질적으로 도전층이 없는 엣지 영역(20a-20d)을 따라 영역(24)을 갖는다는 것을 알 수 있다.
2 개의 도체 경로면(10 및 20)과 2 개의 도체 경로면(10 및 20) 사이에 배치된 절연체(30)로 구성된(여기서는 절연 물질의 호일(31)) 도체 경로 구조(1)을 제조하기 위하여, 하기에서 기재되는 바와 같이, 제1 도체 경로면(10), 절연체(30) 및 제2 도체 경로면은 서로의 위에 배치되고, 상기 절연체(30)는 두 도체 경로면(10 및 20)사이에 배치된다(도 5에서 볼 수 있듯이). 이는 도 1에 도시된 구조를 나타낸다.
제1 도체 경로면(10)의 슬롯들(13) 및 제2 도체 경로면(20)의 슬롯들(23)은, 도 5의 단면뿐만 아니라 전술한 도 1에서 볼 수 있는 바와 같이, 서로 오프셋되어 배열되는 것이 필수적이다. 제1 도체 경로면(10)의 슬롯(13a)은 제2 도체 경로면(20)의 슬롯(23a)보다 더 외측에 배치되는 것을 도 1 및 도 5로부터 알 수 있다. 같은 방식으로 제2 도체 경로면(20)은 제1 도체 경로면(10)의 슬롯(13b)보다 더 안쪽에 제공된다. 제1 도체 경로면(10)의 슬롯(13e)은 제2 도체 경로면(20)의 슬롯(23e)이 제2 가장자리(20b)로부터 떨어져 제공되는 것보다 제1 도체 경로면(10)의 가장자리(10b)에 더 가깝다. 제2 도체 경로면(20)의 슬롯(23f)은 제1 도체 경로면(10)의 슬롯(13f)이 슬롯(13f)의 제1 엣지(10a)로부터 이격되는 것보다 슬롯(23f)의 제1 엣지(20a)로부터 더 멀리 떨어져 있다.
대응하는 슬롯(13e 및 23e 또는 13f, 23f)뿐만 아니라 대응하는 슬롯(13a, 23a 또는 13b, 23b)의 상기 엇갈린 배열에 의해, 알려진 도체 경로 구조와는 달리, 각각의 도체 경로면(10 및 20)의 인접한 도체 경로를 각각 분리하는 슬롯(13 및 23)은 이제 더 이상 -도체 경로 구조(1)의 평면 상면도에서- 서로의 위에 배치되지 않고, 서로 직교하는 방향으로 오프셋되어 있기 때문에, 유리한 방식으로, 두 도체 경로면(10 및 20)과 이들 사이에 배치된 절연체(30)에 의해 형성된 도체 경로 구조(1)의 개선된 기계적 안정성이 달성된다. 이것은 특히 도 5의 단면도로부터 명백하다. 이러한 방식으로, 도체 경로면(10, 20)과 이들 사이에 배치된 절연체(30)에 의해 형성된 도체 경로 구조(1)의 기계적 안정성, 특히 비틀림 강성이 개선된다.
전술한 도체 경로 구조(1)의 제조가 도 6 및 도 7을 참조하여 설명된다. 이는 바람직하게는 소위 "릴-투-릴(reel-to-reel)"공정에 의해 수행된다. 이 목적을 위해, 본질적으로 공지된 방식으로, 상세히 기술되지는 않았지만, 릴 상에 롤링되고 전기 도전층을 갖는 캐리어(carrier) 물질 내에 대응 구조가 형성된다.
제1 도체 경로면(10)이 제조되는 도 6의 캐리어 재료(2)에서, 슬롯(13) 및 결합 개구(12a-12e)가 또한 형성된다. 제2 도체 경로면(20)이 제조되는 도 7의 캐리어 재료(3)에서, 대응하여 슬롯(23)이 형성된다. 도체 경로면(10 및 20)을 각각 형성하기 위한 캐리어 재료(2 및 3)의 가공은 각각 도체 경로면(10 및 20)의 제조에 적합한 스탬핑 또는 다른 방법에 의해 수행되는 것이 바람직하다.
대응하도록 처리된 캐리어 재료(2 및 3)는 각각 다른 릴 상에 다시 롤링된다. 이것도 알려져 있으므로 자세한 내용은 기재하지 않는다.
도체 경로 구조(1)의 형성을 위해, 제1 도체 경로면(10)과 제2 도체 경로면(20)은 정확한 위치에서 서로 위에 놓여 있고, 이들 2개의 도체 경로면(10 및 20) 사이에는 절연 호일(31), 절연체(30)가 배열된다. 그 다음, 캐리어 물질(3)뿐만 아니라 캐리어 물질(2) 및 절연체(30)가 서로 연결되어, 본 명세서에서 기술된, 3층 구조가 형성된다. 본 명세서에 기술된 절연 물질의 호일(31) 실시예에서 절연체(30)는 양면에 접착제인 호일(31)로서 제공되는 것이 바람직하다. 간단한 방식으로 제1 캐리어 재료(2)의 하부 표면(2')이 절연체(30)의 상부 표면(30')과 연결될 수 있고 제2 캐리어 재료(3)의 상부 표면(3')이 절연체(30)의 하부 표면(30")과 연결될 수 있다. 이러한 방식으로, 캐리어 재료(2), 절연체(30) 및 캐리어 재료(3)에 의해 형성된 전술한 3층 구조가 형성되고, 이로부터 개별적인 도체 경로 구조(1)가 분리될 수 있다. 이는 도 1에 도시된 바와 같이 다수의 도체 경로 구조(1)이 그로부터 분리될 수 있도록 적절한 분리 기술, 특히 스탬핑 공정에 의해 수행된다. 도 6 및 도 7에서, 분리 동작에 후속하는 도체 경로 구조(1)(도 6 및 도 7에 좌상단에 도시된 도체 경로 구조(1)) 의 외측 윤곽이 점선(S)에 의해 도시된다.
도체 경로 구조(1)을 분리하기 위한 분리 공정을 수행할 때, 분리 도구에 의한 제1 도체 경로면(10)의 엣지 영역(10a-10d)의 기계적 충격의 결과로서, 상기 엣지 영역은 그 엣지 영역이 아래에 배열된 제2 도체 경로면(20)의 표면에 가압될 수 있는 위험이 있고, 이러한 방식으로 2개의 도전체 경로면(10 및 20) 사이의 전기적 접촉이 생성되어, 기능적 손상 및 오작동을 초래할 수 있다. 이를 방지하거나 적어도 2개의 도체 경로면(10 및 20)의 바람직하지 않은 전기적 접촉의 위험을 줄이기 위해, 전술한 실시예에서 전술된 바와 같이(도5의 단면 및 도 1에서 가장 잘 도시된 바와 같이) 제1 도체 경로면(10)의 엣지 영역(10a-10d)은 각각의 영역이 제공됨으로 인하여 실질적으로 도전성 재료가 없다. 도 1의 평면도에서, 제1 도체 경로면(10)과 제2 도체 경로면(20) 사이에 절연 호일(31)의 엣지(10a-10d) 위로 돌출하는 엣지 영역(33)이 도시된다.
전술한 바와 같이, 제2 도체 경로면(20)은 전기 전도성 물질이 없는 엣지 영역(20a-20d)을 갖는다.
영역들(14 및 24) 각각을 갖는 제1 도체 경로면(10) 및/또는 제2 도체 경로면(20)의 이러한 설계에 의해, 바람직하게는 다수의 제1 도체 경로면(10)이 형성되는 캐리어 재료(2)로부터 추가의 영역(40)은 이 캐리어 재료(2)의 전기 도전층으로부터 분리될 수 있다.
영역(14, 24)은 각각 캐리어 재료(2 및 3)로부터 각각 영역(40 및 41)이 스탬핑되거나 전기 전도성 재료가 없는 다른 방식으로 제조되는 방식으로 형성된다.
요약하면, 설명된 수단에 의해 도체 경로 구조(1)가 제공되는데, 이것은 도체 경로면(10 및 20)의 인접한 도체 경로(11 및 21)를 각각 분리하는 슬롯(13 및 23)의 개별 평면에서 지그재그 배열에 의해 증가된 도체 경로 구조(1)의 기계적 안정성, 특히 향상된 비틀림 강성이 기술된 바와 같이 제공되는 것을 특징으로 한다. 제1 도체 경로면(10)(이는 분리 도구에 의한 분리 공정이 시작되는 2개의 도체 경로면(10, 20) 중의 하나를 말한다)의 적어도 엣지 영역(10a-10d)은 -개별적인 특허성의 방법인- 적어도 실질적으로 절연 재료로 없이 제조되는 것을 추가적으로 선택적 제공함으로써, 제1 도체 경로면(10)의 하나 또는 복수의 도체 경로(11)와 제2 도체 경로면(20)의 적어도 하나의 도체 경로(21)는 사이의 원하지 않는 접촉은 바람직한 방식으로 대응된다.
1: 도체 경로 구조 11a-11f: 제1 도체 경로면의 제1 도체 경로
10: 제1 도체 경로면 12a-12e: 결합 개구
10a: 도체 경로면의 좌측 엣지 13a-13i: 제1 도체 경로면의 슬롯
10b: 도체 경로면의 우측 엣지 20: 제2 도체 경로면
10c: 도체 경로면의 하부 엣지 23a-23g: 제2 도체 경로면의 슬롯
10d: 도체 경로면의 상부 엣지 24: 부분 영역

Claims (8)

  1. 복수의 제1 도체 경로(11; 11a-11f)를 갖는 적어도 하나의 제1 도체 경로면(10); 및
    복수의 제2 도체 경로(21; 21a-21f)를 갖는 적어도 하나의 제2 도체 경로면(20)
    을 포함하고,
    중첩된 도체 경로면(10, 20)은 절연체(30)에 의해 분리되며,
    상기 제1 도체 경로면(10)의 적어도 하나의 제1 도체 경로(11; 11a, 11b, 11c, 11d, 11f)는 이를 가로지르는 적어도 하나의 결합 개구(12; 12a-12e)를 갖고,
    상기 결합 개구를 통해 결합 와이어가 인출될 수 있고 제2 도체 경로면(20)의 도체 경로(21; 21a-21f)와의 전기적 접촉이 발생될 수 있으며,
    상기 제1 도체 경로면(10)의 적어도 2 개의 인접한 도체 경로(11; 11a, 11b; 11b, 11c; 11d, 11e, 11e, 11f)는 슬롯(13; 13a-13i)에 의하여 분리되고 적어도 2 개의 인접한 도체 경로(21a, 21b; 21b, 21c, 21d, 21e, 21e, 21f)는 추가 슬롯(23, 23a-23e)에 의하여 분리되는,
    도체 경로 구조 특히, 스마트 카드 애플리케이션용 리드 프레임용 도체 경로 구조에 있어서,
    상기 제1 도체 경로면(10)의 인접한 도체 경로(11; 11, 11a, 11b, 11c, 11d, 11f)를 분리하는 상기 슬롯(13; 13a-13e) 및 상기 제2 도체 경로면(20)의 추가 슬롯(13; 13a-13i, 각각 23; 23a-23e)은 서로 오프셋되어 배치되는 것을 특징으로 하는,
    도체 경로 구조.
  2. 제1항에 있어서, 적어도 하나의 슬롯(13; 13a-13h)은 결합 개구(12a-12e)를 통과하고 상기 결합 개구에서 끝나거나 그로부터 시작하는 것을 특징으로 하는, 도체 경로 구조.
  3. 제1항 내지 제2항 중 어느 한 항에 있어서, 인접한 도체 경로면(10, 20) 사이에 배치된 상기 절연체(30)는 결합 와이어를 위한 적어도 하나의 관통 개구(32a-32e)를 갖는 전기 절연 호일(31)로서 제공되는 것을 특징으로 하는, 도체 경로 구조.
  4. 제3항에 있어서, 상기 호일(31)에는 적어도 한 면 및 바람직하게는 양면에 접착제 층이 제공되는 것을 특징으로 하는, 도체 경로 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 도체 경로 구조(1)의 적어도 하나의 도체 경로면(10; 20)은 적어도 그 엣지 영역(10a-10d; 20a-20d)의 부분 영역(14; 24)에는 적어도 실질적으로 전기 전도성 물질이 없도록 제공되는 것을 특징으로 하는, 도체 경로 구조.
  6. 도체 경로 구조(1) 상에 삽입 또는 고정될 수 있는 전자 부품 및 도체 경로 구조(10)와 적어도 하나의 결합 와이어와 연결될 수 있는 전자 부품, 특히 칩을 수용하기 위한 도체 경로 구조(1)를 갖는 전자 장치, 특히 스마트 카드에 있어서, 상기 도체 경로 구조(1)는 제1항 내지 제5항 중 어느 한 항에 따른 도체 경로 구조(1)가 제공되는 것을 특징으로 하는, 전자 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 따른 도체 경로 구조를 제조하는 방법에 있어서, 인접한 도체 경로(11, 21)를 분리하기 위한 캐리어 재료(2; 3) 슬롯(13; 23)이 제공되는 것을 특징으로 하는, 도체 경로 구조의 제조 방법.
  8. 제7항에 있어서, 상기 도체 경로면(10)의 비전도성 엣지 영역(10a-10d)을 형성하기 위해 리세스(recesses)(40)가 제공되는 것을 특징으로 하는, 도체 경로 구조의 제조 방법.
KR1020187035182A 2016-05-11 2017-05-10 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조 KR102267167B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE202016002993.3 2016-05-11
DE102016005657.6 2016-05-11
DE102016005657.6A DE102016005657A1 (de) 2016-05-11 2016-05-11 Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen
DE202016002993.3U DE202016002993U1 (de) 2016-05-11 2016-05-11 Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen
PCT/EP2017/025118 WO2017194200A2 (de) 2016-05-11 2017-05-10 Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen

Publications (2)

Publication Number Publication Date
KR20190010866A true KR20190010866A (ko) 2019-01-31
KR102267167B1 KR102267167B1 (ko) 2021-06-23

Family

ID=59021451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187035182A KR102267167B1 (ko) 2016-05-11 2017-05-10 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조

Country Status (6)

Country Link
EP (1) EP3456160B1 (ko)
KR (1) KR102267167B1 (ko)
CN (1) CN109315064B (ko)
MY (1) MY197461A (ko)
SG (1) SG11201809748RA (ko)
WO (1) WO2017194200A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763203B1 (en) 2019-02-08 2020-09-01 Nxp B.V. Conductive trace design for smart card

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3452678B2 (ja) * 1995-03-03 2003-09-29 三菱電機株式会社 配線構成体の製造方法
DE19703058C1 (de) * 1996-12-20 1998-06-10 Siemens Ag In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten
DE19816066A1 (de) * 1998-04-09 1999-10-14 Philips Patentverwaltung Folie als Träger von integrierten Schaltungen
EP1785916B1 (de) * 2005-11-14 2009-08-19 Tyco Electronics France SAS Smartcard-Körper, Smartcard und Herstellungsverfahren
CN101841734B (zh) * 2009-03-16 2012-11-07 华为技术有限公司 一种背板及背板通信系统

Also Published As

Publication number Publication date
KR102267167B1 (ko) 2021-06-23
CN109315064B (zh) 2021-10-19
WO2017194200A3 (de) 2018-01-11
SG11201809748RA (en) 2018-12-28
EP3456160B1 (de) 2019-07-03
EP3456160A2 (de) 2019-03-20
WO2017194200A2 (de) 2017-11-16
MY197461A (en) 2023-06-19
CN109315064A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
JP6443458B2 (ja) 電子回路モジュール
KR102143653B1 (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
JP6031671B2 (ja) コモンモードノイズフィルタ
KR20080003802A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9950512B2 (en) Liquid discharge head
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JP7090622B2 (ja) フレキシブルプリント配線板
KR20140068109A (ko) 마이크로회로가 제공된 데이터 캐리어의 제조 방법
KR20190010866A (ko) 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
KR100366733B1 (ko) 유니트형 클립 리이드 단자, 클립 리이드 단자의 접속방법, 리이드 단자 접속용 기판 및 리이드 단자를 구비한 기판의 제조방법
JP2002015788A (ja) 圧接ジョイントコネクタ
JP5003418B2 (ja) 半導体装置とその製造方法
JP2003223944A (ja) 電気接続装置
KR101045405B1 (ko) 시트형 전선
CN107278064B (zh) 软硬复合电路板的制作方法
CN114731763A (zh) 内埋电路板及其制造方法
JP2005033882A (ja) 電気接続箱の回路構造
CN214507497U (zh) 集合基板
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
CN107958875A (zh) 半导体装置以及布线基板的设计方法
CN103987207B (zh) 软硬复合线路板及其制造方法
CN115274611B (zh) 一种发光装置
JP2882085B2 (ja) フィルムキャリア回路基板及びその製造方法
JP2013235997A (ja) 積層電子部品およびその製造方法
JP5091832B2 (ja) リードフレーム及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant