CN109315064A - 导体路径结构、尤其是用于智能卡应用的引线框架的导体路径结构,带有至少两个叠置的导体路径层 - Google Patents
导体路径结构、尤其是用于智能卡应用的引线框架的导体路径结构,带有至少两个叠置的导体路径层 Download PDFInfo
- Publication number
- CN109315064A CN109315064A CN201780038143.3A CN201780038143A CN109315064A CN 109315064 A CN109315064 A CN 109315064A CN 201780038143 A CN201780038143 A CN 201780038143A CN 109315064 A CN109315064 A CN 109315064A
- Authority
- CN
- China
- Prior art keywords
- conductor path
- conductor
- layer
- slot
- path layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及一种导体路径结构、尤其是用于智能卡应用的引线框架的导体路径结构,其包括具有多个第一导体路径(11;11a‑11f)的至少一个第一导体路径层(10)和具有多个第二导体路径(21;21a‑21f)的至少一个第二导体路径层(20),叠置的导体路径层(10、20)由绝缘体(30)分开,第一导体路径层(10)的至少一个第一导体路径(11;11a、11b、11c、11d、11f)具有至少一个贯穿它们的键合口(12;12a‑12e),键合线可穿过所述键合口并且与第二导体路径层(20)的导体路径(21;21a‑21f)导电接触,并且第一导体路径层(10)的至少两个相邻的导体路径(11;11a、11b;11b、11c;11d、11e;11e、11f)通过缝槽(13;13a‑13i)彼此分开并且至少两个相邻的导体路径(21a、21b;21b、21c;21d、21e;21e、21f)通过另外的缝槽(23、23a‑23e)彼此分开。根据本发明规定,分离第一导体路径层(10)的相邻导体路径(11;11a、11b、11c、11d、11f)的缝槽(13;13a‑13i)和分离第二导体路径层(20)的相邻导体路径(21;21a‑21f)的另外的缝槽(13;13a‑13i或23;23a‑23e)彼此错开布置。
Description
技术领域
本发明涉及一种导体路径结构、尤其是用于智能卡应用的引线框架的导体路径结构,其包括具有多个第一导体路径的至少一个第一导体路径层和具有多个第二导体路径的至少一个第二导体路径层,叠置的导体路径层通过绝缘体分开,第一导体路径层的至少一个第一导体路径具有至少一个贯穿它们的键合口,键合线可穿过所述键合口并且与第二导体路径层的导体路径导电接触,并且第一导体路径层的至少两个相邻的导体路径通过缝槽彼此分开并且第二导体路径层的至少两个相邻的导体路径通过另外的缝槽彼此分开。
背景技术
这种导体路径结构是已知的并且通常用于制造尤其是用于智能卡应用的电子装置。为此将电子构件、尤其是用于智能卡的芯片插在第一导体路径层中或上。该电子构件与第一导体路径层和/或第二导体路径层的导体路径接触以本身已知并且不再详细描述的方式通过从电子构件伸出的键合线连接。为了将电子构件的键合线与第二导体路径层的导体路径的接触表面导电连接,使用所谓的过孔(Vias)、即键合口,其贯穿第一导体路径层和设置在第一导体路径层和第二导体路径层之间的绝缘体。尤其是在所谓的“双界面应用”中,在许多情况下需要将键合线穿过第一导体路径层的导体路径的键合口,以便借助键合线电接触位于该键合口下方的第二导体路径层的导体路径。在此出现这样的问题,即在键合时或在后来键合线接触键合口的边缘时,由此在键合线和具有该键合口的第一导体路径层的导体路径之间产生电接触。这可能引起短路或其它不希望的功能损坏。为了避免这个问题,在已知的导体路径结构中规定,至少第一导体路径层的具有键合口的导体路径和相对应的第二导体路径层的导体路径分别通过机械缝槽分开,从而第一导体路径层或第二导体路径层的相邻导体路径通过设置在其之间的缝槽彼此电绝缘。这种已知导体路径结构的缺点在于:分离第一导体路径层的相邻导体路径的缝槽分别位于分离第二导体路径层的两个相邻导体路径的缝槽上方。这以不利的方式影响这种导体路径结构的机械刚度,因为第一导体路径层和第二导体路径层之间的接合在这些缝槽区域中基本上仅通过设置在这两个导体路径层之间设置的绝缘体、通常为具有几个微米厚度的绝缘材料膜实现。
发明内容
本发明的任务在于改进开头所提类型的导体路径结构,从而改善机械稳定性。
因此,根据本发明所述任务通过如下方式解决:分离第一导体路径层的相邻导体路径的缝槽和分离第二导体路径层的相邻导体路径的另外的缝槽彼此错开布置。
通过根据本发明彼此错开地布置分离第一导体路径层的相邻导体路径的缝槽和分离第二导体路径层的相邻导体路径的另外的缝槽,以有利的方式改善了导体路径结构的机械稳定性,因为至少一个分离第一导体路径层的两个相邻导体路径的缝槽相对于设置在第一导体路径层下方的第二导体路径层的所属的缝槽现在不再如在已知导体路径结构中那样位于第二导体路径层的相应缝槽上方,而是相对于其错开。优选第一导体路径层的多个或优选所有缝槽相对于第二导体路径层的相应另外的缝槽错开布置。由此以有利的方式实现了:在第一导体路径层和第二导体路径层的配合作用或相关联的缝槽区域中,使第一导体路径层和第二导体路径层之间的接合不仅仅通过设置在第一导体路径层和第二导体路径层之间的绝缘膜实现。
根据本发明的一种有利扩展方案优选规定,第一导体路径层的至少一个缝槽穿过所属的键合口。由此以有利的方式确保根据本发明错开布置的缝槽的特别有利的导向和可制造性。
本发明的另一种有利扩展方案规定,至少在第一导体路径层的边缘区域的局部中基本上不存在导电材料。在此优选第一导体路径层和/或第二导体路径层的边缘区域至少在存在第一导体路径层与第二导体路径层不希望地接触的风险的局部中基本上不含导电材料。通过该措施,消除或至少减少了在用于分离根据本发明的导体路径结构的分离过程中因借助分离工具机械加载导体路径层之一、如第一导体路径层的边缘区域而将该边缘区域的导电材料压向位于该导体路径层下方的另一导体路径层的表面或者在三层或多层结构中压向位于上述导体路径层下方的其它导体路径层的风险。从而以特别简单的方式避免了通过两个或更多导体路径层之间这种不希望的导电连接引起的功能损坏和/或功能故障的风险。对于这种导体路径结构的用户、尤其是智能卡的制造商而言这种措施的优点在于:以有利的方式简化了这种智能卡的制造过程,因为智能卡制造商在加工根据本发明的导体路径结构时可执行分离其所需的分离过程而无需特别精确地注意在为此所需的分离过程、如冲压或切割过程中在从容纳其的基底分离各个导体路径结构时两个或更多导体路径层之间基于分离过程中产生的冲压和/或切割残余物而发生不希望的接触。
本发明的另一种有利扩展方案规定,分离两个导体路径层的绝缘体构造为电绝缘膜,并且该膜优选在两侧设有粘合层。这种措施的优点在于:通过使第一导体路径层与绝缘膜的第一侧粘接并且使设置在第一导体路径层下方的第二导体路径层与该双面粘合的绝缘膜的第二侧粘接,可以简单的方式将两个导体路径层连接成根据本发明的导体路径结构。
本发明的其它有利扩展方案是从属权利要求的技术方案。
附图说明
本发明的其它优点可由实施例获知,下面参考附图对该实施例进行说明。附图如下:
图1以从芯片侧看的俯视图示出具有两个叠置的导体路径层的导体路径结构的一种实施例;
图2以从芯片侧看的俯视图示出图1的实施例;
图3以从接触面看的仰视图示出图1的实施例;
图4示出设置在第一导体路径层和第二导体路径层之间的绝缘体的一种实施例的俯视图;
图5示出沿图1的线A-A的放大剖面图;
图6示出具有多个第一导体路径层的导电材料条带;
图7示出具有多个第二导体路径层的导电材料条带。
具体实施方式
在图1至5中示出导体路径结构1的一种实施例,其具有两个叠置的导体路径层10、20,图1示出导体路径结构1的从其所谓的芯片侧的俯视图。导体路径结构1在所示示例中包括第一导体路径层10(参见图2)和第二导体路径层20(参见图3),它们——如由图5的横截面最佳可见——通过绝缘体30(参见图4)彼此分开,所述绝缘体在所示示例中构造为由绝缘材料31制成的膜。为更好示出,在图1中以虚线示出第二导体路径层20的结构并且绝缘体30是透明的,以便显示第一导体路径层10或第二导体路径层20的各个导体路径11或21的空间关系。
第一导体路径层10的多个导体路径11具有键合口12a-12e,它们贯穿相应导体路径11。如由图4最佳可见,设置在第一导体路径层10下方的绝缘体30具有多个处于第一导体路径层10相应键合口12下方的通孔32a-32e,从而形成所谓的过孔,这些过孔允许设置在第一导体路径层10中或上的电子构件(未示出)、尤其是用于智能卡的芯片借助相应的键合线(未示出)与第二导体路径层20的相应数量的导体路径21的接触区域连接。导体路径结构1的这种结构是已知的并且因此不需要详细描述。技术人员可由下述说明获知,在此示出的导体路径结构1的基本结构仅是示例性的并且不限制下述考虑的一般性。当然尤其是也可在导体路径结构1中设置两个以上叠置的、由导电材料制成的导体路径层10、20,各个导体路径层通过绝缘体30电分离。
图2示出第一导体路径层10的俯视图。可以看到导体路径11a-11f、键合口12a-12e以及缝槽13a-13i,所述缝槽将相应导体路径11a-11f彼此分开并且因此电绝缘。导体路径11a通过缝槽13a和13d与导体路径11b分离。相应地,缝槽13b和13c分离导体路径11c与上述导体路径11b。导体路径11d和导体路径11e通过缝槽13e和13h分离,而导体路径11f和11e通过缝槽13f和13g分离。从导体路径层10在图2中的左边缘10a伸出并通向其右边缘10b的连续缝槽13i分离导体路径11b和11e。如图所示,优选相应缝槽13a-13h并非如在已知的导体路径结构中那样围绕键合口延伸,而是穿过它们。例如从第一导体路径层10的下边缘10c伸出的缝槽13a通入键合口12a中,缝槽13d从键合口12a伸出并延伸通向第一导体路径层10的第一边缘10a。与键合口12c配合作用的缝槽13b和13c相应地构造,与键合口12d配合作用的缝槽13e和13h也是如此。从第一导体路径层10的上边缘10d伸出的缝槽13f延伸通向第四键合口12e并且另一缝槽13g从该键合口伸出并且延伸通向第一导体路径层10的第一边缘10a。
优选各个缝槽13a、13d或13b和13c或13e和13h或13d和13f以及相应的键合口12a或12c或12d或12e并非构造成分开的、而是构造成连续的结构,因此它们可如下文所述那样借助一个唯一的加工过程、尤其是冲压过程由用于制造第一导体路径层10的基底材料2(参见图6)制成。
由图2还可看出,导体路径层10沿其边缘10a-10d具有区域14,这些区域14不含或至少基本上不含导电材料。如下文所述,这种措施用于避免第一导体路径层10与第二导体路径层20不希望的电接触或至少降低这种电接触的风险。
图3现在示出第二导体路径层20。第二导体路径层具有相应于第一导体路径层10的导体路径11的导体路径21,各个导体路径21a-21f通过相应的缝槽23a-23f彼此分开。关于在第一导体路径层10中通过缝槽13分离导体路径11的说明也适用于此处,只需参考图3的显示即可,由该图可清楚地获知哪些缝槽23a-23f分离了哪些导体路径21a-21f。仅应指出,在第二导体路径层20中与在第一导体路径层10中一样无需绝缘地构造每个所述缝槽23。例如在第二导体路径层20中缝槽23a、23b和23c构成从第二导体路径层20的在图3中的左边缘20a通向其上边缘20d的连续缝槽23'的区段。相应地,缝槽23d、23e和23f构成从第二导体路径层20的左边缘20a向下边缘20c延伸的连续缝槽23″的区段。
由图3可以看出,第二导体路径层20沿其边缘区域20a-20d也具有区域24,这些区域没有或至少基本上没有导电层。
为了制造在所示示例中包括两个导体路径层10和20和设置在这两个导体路径层10和20之间的绝缘体30、在此由绝缘材料膜31构成的导体路径结构1,如下所述,将第一导体路径层10、绝缘体30和第二导体路径层20上下叠置,并且如图5所示,绝缘体30设置在这两个导体路径层10和20之间。然后可得到图1中所示的导体路径结构1的构型。
现在重要的是,如由前述图1以及由图5的横截面中可见,第一导体路径层10的缝槽13和第二导体路径层20的缝槽23彼此错开布置。由图1和5可以看出,第一导体路径层10的缝槽13a比第二导体路径层20的缝槽23a设置得更靠外。相应地,第二导体路径层20的缝槽23b比第一导体路径层10的缝槽13b设置得更靠内。与第二导体路径层20的缝槽23e到其第二边缘20b的距离相比,第一导体路径层10的缝槽13e更靠近第一导体路径层10的第二边缘10b。第二导体路径层20的缝槽23f与其第一边缘20a的距离则要远于第一导体路径层10的缝槽13f与其第一边缘10a的距离。
通过相应缝槽13a、23a或13b、23b以及13e、23e和13f、23f的这种错开布置以有利的方式改善了包括两个导体路径层10和20以及设置在其之间的绝缘体30的导体路径结构1的机械稳定性,因为与已知的导体路径结构不同,在导体路径结构1的该平面的俯视图中看,分离相应导体路径层10或20的相邻导体路径的缝槽13或23现在不再上下重叠,而是在与其正交的方向上错开。这在图5的剖面图中特别清楚。由此以有利的方式改善了包括导体路径层10和20以及设置在其之间的绝缘体30的导体路径结构1的机械稳定性、尤其是扭转刚度。
参考图6和7说明上述导体路径结构1的制造。这优选以所谓的“卷对卷”(reel-to-reel)”方法进行。为此以已知的并且因此不再详细描述的方式在卷绕到辊上的、具有导电层的基底材料中引入相应的结构。
在图6的基底材料2——由其制造第一导体路径层10——中引入缝槽13和键合口12a-12e。在图7的基底材料3——由其制造第二导体路径层20——中引入缝槽23。在此优选通过冲压或其它适合于制造这种导体路径层10和20的方法来加工基底材料2或3以形成导体路径层10和20。
随后将相应加工的基底材料2和3再次卷绕到另一个辊上。这也是已知的并且因此不需要详细描述。
为了形成导体路径结构1,将第一导体路径层10和第二导体路径层20位置正确地上下叠置,绝缘膜31、即绝缘体30已设置在这两个导体路径层10和20之间。然后将基底材料2、绝缘体30以及基底材料3彼此连接,以形成所示示例中的三层结构。在此优选将绝缘体30、在所示示例中为绝缘材料制成的膜31构造为双面粘合的膜,其优点在于,可以简单的方式连接第一基底材料2的下侧2'与绝缘体30的上侧30'并且连接第二基底材料3的上侧3'与绝缘体30的下侧30″。从而形成在此所描述的、包括基底材料2、绝缘体30和基底材料3的三层结构,由其随后可分离出单个导体路径结构1。这通过相应的分离技术、尤其是通过冲压过程实现,从而可由上述结构分离出多个如图1所示的导体路径结构1。在图6和7中通过虚线S表示在分离过程之后导体路径结构1的外部轮廓(图6和7中左上方所示的导体路径结构1)。
在实施这种用于分离导体路径结构1的分离过程中存在这样的风险,即通过以分离工具机械加载第一导体路径层10的边缘区域10a-10d,该边缘区域的导电材料被压向位于其下方的第二导体路径层20的表面,因此可能导致两个导体路径层10和20之间的导电连接,这可引起功能损坏和功能故障。为了避免这种情况或者至少降低两个导体路径层10和20的这种不希望的电接触的风险,如前面已经提到的并且如由图1和图5的横截面最佳可见,在所述实施例中规定,第一导体路径层10的边缘区域10a-10d基本上不含导电材料,因为在那里设置这种区域。由图1的俯视图可以看到设置在第一导体路径层10和第二导体路径层20之间的绝缘膜31的突出于边缘10a-10d的边缘区域33。
如前面已经提到的,第二导体路径层20也在其边缘区域20a-20d中具有不含导电材料的区域24。
优选以下述方式实现具有区域14或24的第一导体路径层10和/或第二导体路径层20的设计形式,即由基底材料2——如上所述由所述基底材料制成多个第一导体路径层10——去除基底材料2的导电层的另外的区域40。
这样构造区域14、24,使得从基底材料2或3冲掉区域40或41或以其它方式实现不含导电材料。
总之要指出,通过上述措施制造导体路径结构1,其特征在于,通过在平面上错开布置分离导体路径层10或20的相邻导体路径11或21的缝槽13或23改善了上述导体路径结构1的机械稳定性、尤其是提高了其扭转刚度。可选地规定——这构成独立专利意义上的结构措施——至少第一导体路径层10、即两个导体路径层10、20中的借助分离工具的分离过程从其开始的那一个导体路径层的边缘区域10a-10d至少基本上保持不含绝缘材料,从而以有利的方式至少避免了第一导体路径层10的一个或多个导体路径11与第二导体路径层20的至少一个导体路径21之间不希望的接触。
Claims (8)
1.导体路径结构、尤其是用于智能卡应用的引线框架的导体路径结构,所述导体路径结构包括至少一个具有多个第一导体路径(11;11a-11f)的第一导体路径层(10)和至少一个具有多个第二导体路径(21;21a-21f)的第二导体路径层(20),叠置的导体路径层(10、20)由绝缘体(30)分开,第一导体路径层(10)的至少一个第一导体路径(11;11a、11b、11c、11d、11f)具有至少一个贯穿所述第一导体路径的键合口(12;12a-12e),键合线能穿过所述键合口并且与第二导体路径层(20)的导体路径(21;21a-21f)导电接触,并且第一导体路径层(10)的至少两个相邻的导体路径(11;11a、11b;11b、11c;11d、11e;11e、11f)通过缝槽(13;13a-13i)彼此分开并且至少两个相邻的导体路径(21a、21b;21b、21c;21d、21e;21e、21f)通过另外的缝槽(23、23a-23e)彼此分开,其特征在于,分离第一导体路径层(10)的相邻导体路径(11;11a、11b、11c、11d、11f)的缝槽(13;13a-13i)和分离第二导体路径层(20)的相邻导体路径(21;21a-21f)的另外的缝槽(13;13a-13i或23;23a-23e)彼此错开布置。
2.根据权利要求1所述的导体路径结构,其特征在于,至少一个缝槽(13;13a-13h)穿过键合口(12a-12e),通入键合口中或从键合口伸出。
3.根据前述权利要求之一所述的导体路径结构,其特征在于,设置在相邻导体路径层(10、20)之间的绝缘体(30)构造为电绝缘膜(31),该电绝缘膜具有至少一个用于键合线的通孔(32a-32e)。
4.根据权利要求3所述的导体路径结构,其特征在于,所述膜(31)在至少一侧上并且优选在两侧上设有粘合剂层。
5.根据前述权利要求之一所述的导体路径结构,其特征在于,所述导体路径结构(1)的至少一个导体路径层(10;20)至少在其边缘区域(10a-10d;20a-20d)的局部区域(14;24)中至少基本上不含导电材料。
6.电子装置、尤其是智能卡,其具有用于容纳电子构件、尤其是芯片的导体路径结构(1),所述芯片能插到导体路径结构(1)中或上并且能借助至少一个键合线与导体路径结构(1)连接,其特征在于,所述导体路径结构(1)根据权利要求1至5之一构造。
7.用于制造根据权利要求1至5之一所述的导体路径结构的方法,其特征在于,在基底材料(2;3)中引入用于分离相邻导体路径(11;21)的缝槽(13;23)。
8.根据权利要求7所述的方法,其特征在于,在基底材料(2)的导电层中引入空隙(40)以形成导体路径层(10)的非导电边缘区域(10a-10d)。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE202016002993.3 | 2016-05-11 | ||
DE102016005657.6 | 2016-05-11 | ||
DE102016005657.6A DE102016005657A1 (de) | 2016-05-11 | 2016-05-11 | Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen |
DE202016002993.3U DE202016002993U1 (de) | 2016-05-11 | 2016-05-11 | Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen |
PCT/EP2017/025118 WO2017194200A2 (de) | 2016-05-11 | 2017-05-10 | Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109315064A true CN109315064A (zh) | 2019-02-05 |
CN109315064B CN109315064B (zh) | 2021-10-19 |
Family
ID=59021451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780038143.3A Active CN109315064B (zh) | 2016-05-11 | 2017-05-10 | 带有至少两个叠置的导体路径层的导体路径结构 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3456160B1 (zh) |
KR (1) | KR102267167B1 (zh) |
CN (1) | CN109315064B (zh) |
MY (1) | MY197461A (zh) |
SG (1) | SG11201809748RA (zh) |
WO (1) | WO2017194200A2 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763203B1 (en) | 2019-02-08 | 2020-09-01 | Nxp B.V. | Conductive trace design for smart card |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1138286A (zh) * | 1995-03-03 | 1996-12-18 | 三菱电机株式会社 | 布线结构体、它的制造方法以及使用它的电路板 |
CN1212063A (zh) * | 1996-12-20 | 1999-03-24 | 西门子公司 | 不导电的构成条带或者应用器件的基体,其上形成有多个支撑元件 |
US6420660B1 (en) * | 1998-04-09 | 2002-07-16 | Koninklijke Philips Electronics | Film used as a substrate for integrated circuits |
CN1971866A (zh) * | 2005-11-14 | 2007-05-30 | 蒂科电子法国公司 | 智能卡主体及其制造方法、智能卡及其装配方法和载体带 |
CN101841734A (zh) * | 2009-03-16 | 2010-09-22 | 华为技术有限公司 | 一种背板及背板通信系统 |
-
2017
- 2017-05-10 SG SG11201809748RA patent/SG11201809748RA/en unknown
- 2017-05-10 WO PCT/EP2017/025118 patent/WO2017194200A2/de active Search and Examination
- 2017-05-10 KR KR1020187035182A patent/KR102267167B1/ko active IP Right Grant
- 2017-05-10 EP EP17728449.4A patent/EP3456160B1/de active Active
- 2017-05-10 MY MYPI2018001899A patent/MY197461A/en unknown
- 2017-05-10 CN CN201780038143.3A patent/CN109315064B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1138286A (zh) * | 1995-03-03 | 1996-12-18 | 三菱电机株式会社 | 布线结构体、它的制造方法以及使用它的电路板 |
CN1212063A (zh) * | 1996-12-20 | 1999-03-24 | 西门子公司 | 不导电的构成条带或者应用器件的基体,其上形成有多个支撑元件 |
US6420660B1 (en) * | 1998-04-09 | 2002-07-16 | Koninklijke Philips Electronics | Film used as a substrate for integrated circuits |
CN1971866A (zh) * | 2005-11-14 | 2007-05-30 | 蒂科电子法国公司 | 智能卡主体及其制造方法、智能卡及其装配方法和载体带 |
CN101841734A (zh) * | 2009-03-16 | 2010-09-22 | 华为技术有限公司 | 一种背板及背板通信系统 |
Also Published As
Publication number | Publication date |
---|---|
KR102267167B1 (ko) | 2021-06-23 |
CN109315064B (zh) | 2021-10-19 |
WO2017194200A3 (de) | 2018-01-11 |
SG11201809748RA (en) | 2018-12-28 |
EP3456160B1 (de) | 2019-07-03 |
EP3456160A2 (de) | 2019-03-20 |
WO2017194200A2 (de) | 2017-11-16 |
MY197461A (en) | 2023-06-19 |
KR20190010866A (ko) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868593B1 (ko) | 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛 | |
TWI438882B (zh) | 嵌埋電容元件之封裝基板及其製法 | |
JP2013077848A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
CN105493641B (zh) | 印刷布线板以及连接该布线板的连接器 | |
US9301387B2 (en) | Printed circuit board with burr prevention structure | |
NO850207L (no) | Integrert kretsmodul og fremgangsmaate til dens fremstilling | |
CN106304607B (zh) | 刚挠结合板及其制作方法 | |
JP2014131032A (ja) | 電子部品内蔵基板及びその製造方法 | |
JP5600428B2 (ja) | メス型コネクタブロック及びコネクタ | |
CN107251669A (zh) | 基板单元 | |
WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN203151864U (zh) | 印制电路板 | |
CN105451442B (zh) | 软硬结合电路板及制作方法 | |
CN109315064A (zh) | 导体路径结构、尤其是用于智能卡应用的引线框架的导体路径结构,带有至少两个叠置的导体路径层 | |
US9018772B2 (en) | Chip structure and multi-chip stack package | |
CN105359630B (zh) | 没有介电膜的电子模块及其制造方法 | |
KR100366733B1 (ko) | 유니트형 클립 리이드 단자, 클립 리이드 단자의 접속방법, 리이드 단자 접속용 기판 및 리이드 단자를 구비한 기판의 제조방법 | |
US20110232946A1 (en) | Flexible Printed Board | |
CN107278064B (zh) | 软硬复合电路板的制作方法 | |
CN108550531B (zh) | 封装基板的制造方法 | |
CN101925254A (zh) | 柔性印刷基板以及使用柔性印刷基板的计算机 | |
CN114731763A (zh) | 内埋电路板及其制造方法 | |
CN101299905B (zh) | 电路板及其制作方法 | |
CN107958875A (zh) | 半导体装置以及布线基板的设计方法 | |
CN108566742B (zh) | 一种fpc的制作方法和fpc |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |