CN105359630B - 没有介电膜的电子模块及其制造方法 - Google Patents

没有介电膜的电子模块及其制造方法 Download PDF

Info

Publication number
CN105359630B
CN105359630B CN201480039154.XA CN201480039154A CN105359630B CN 105359630 B CN105359630 B CN 105359630B CN 201480039154 A CN201480039154 A CN 201480039154A CN 105359630 B CN105359630 B CN 105359630B
Authority
CN
China
Prior art keywords
layer
piece
chip
bimetallic
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480039154.XA
Other languages
English (en)
Other versions
CN105359630A (zh
Inventor
S.奥托邦
L.多斯塞特托
L.德盖尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales Digital Security France Easy Stock Co
Thales DIS Design Services SAS
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP13305985.7A external-priority patent/EP2825001A1/fr
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of CN105359630A publication Critical patent/CN105359630A/zh
Application granted granted Critical
Publication of CN105359630B publication Critical patent/CN105359630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明涉及一种电子模块（M），其包括：第一金属层（1），所述第一金属层包括用于连接或互连的至少一个接触区段（2A）或者导体区段；绝缘层（5），所述绝缘层通过第一面而电气固定到金属层；第二金属层（3,2B,10,1,12），所述第二金属层在绝缘层的第二相对面上固定到绝缘层；用于芯片或电子芯片（7）的位置，所述芯片或电子芯片穿过绝缘层的开口（6）而电连接到所述至少一个接触区段（2A），其特征在于，所述绝缘层是粘合剂。

Description

没有介电膜的电子模块及其制造方法
技术领域
本发明涉及电子模块的技术领域，涉及电子模块的制造方法，以及电子设备，特别地涉及包括这样的电子模块的芯片卡。
背景技术
一般而言，电子模块通过介电膜和金属化的层的组装形成。金属化的层包括连接端子（bornier）的接触区段（plage），所述接触区段用于使诸如芯片卡之类的电子设备的表面齐平。在与金属化的层相反的介电膜的面上固定电子芯片，其接触点连接到金属化层的不同接触区段。
传统地，在接触区段对面，芯片固定在介电膜上，其活性面转向膜的外部，并且其接触点经由金线连接到接触区段，所述金线穿过在介电膜的厚度中所造的预留空间。芯片然后被包裹在保护树脂中。
具有双通信接口的目前的模块是昂贵的，因为其包括正反金属膜，所述正反金属膜具有大的连接表面用于确保与被置于芯片卡主体中的天线的互连，封装树脂、用于将芯片电连接到模块的七个焊接线。
具有双接口（接触式和无接触式）的膜包括如下的层的堆叠：金属化的铜/粘合剂/电介质/用于将第二铜面胶合在电介质上的粘合剂/金属化的铜。在某些情况中，其中可能在两个铜面上没有粘合剂。尤其是在蚀刻技术的情况中，粘合剂之一可以通过将铜热层压在电介质的环氧基体上所取代。于是获得以下的叠置：金属化的铜/电介质/用于胶合第二铜层的粘合剂/金属化的铜。
为了确保ISO 8716接触部与芯片的连接并且确保用于在卡的天线和芯片之间的联结的两个区段的连接，柔性电路应当是双面的（具有两个铜面）。这使得它与基于铜、粘合剂和电介质而实现的单面膜相比更加昂贵。
此外，具有带图案的两个铜面这一事实使得几乎不可能使用针对单面可以利用的并且本身也是经济上更加令人感兴趣的切割和层压栅格技术。事实上，在双面膜的情况中，将需要进行两个切割的栅格的双层压并且实现使其以+/-100μm准确到位（indexer）；这在工业上几乎不可能。
对于具有双接口的模块而言缩减模块的尺寸并不可能。用于双接口的正反模块大约是具有电接触类型的小模块三倍之贵。同样的问题施加于用于能够尤其包括显示器并且需要与印刷电路的互连的多组件卡的模块。
发明内容
本发明的目的因此在于补救现有技术的缺陷中至少之一。特别地，本发明目的在于提出一种制造起来简单、不太昂贵的电子模块。
在其原理中，昂贵的介电膜（尤其是环氧的）被优选在其全部中或在大多数中（100%同质）是粘性的粘合膜或100%粘性的层/块取代）；优选地，在金属化的两侧之一上没有金属（铜）的所有部位或线至少部分地（覆盖在以上部位或线的表面的至少30%上）或基本上多数（例如覆盖在大于以上的部位或线的表面的50%的表面上）或基本上全部地通过第二层被金属覆盖，并且反之亦然。
由此维持刚性；因此，模块中没有任何区在与模块的一般平面垂直的方向上仅仅包括粘合剂的部位、区或线处被减弱。
为此，本发明目的在于一种电子模块，所述电子模块包括：第一金属层，其包括用于互连或连接的至少一个接触区段或者导体区段；通过第一面固定到金属层的电绝缘层；在绝缘层相对的第二面上固定到绝缘层的第二金属层。所述模块的不同之处在于所述绝缘层是粘合剂。
根据模块的其它特征或实现变型:
-电子芯片穿过绝缘层的开口而电连接到所述至少一个接触区段；
-第二金属层相对于第一层布置或反之亦然，以使得所述第二金属层以全部或至少以其大部分而垂直地交叠在第一层的金属区或接触区段的中断或分隔线上；
-第二金属层由具有连接穿孔的连接层或规律镂空的层形成；
-第二金属层形成至少两个互连区段，所述互连区段用于连接天线的连接区段并且大致上在模块的整个下表面上伸展；
第二金属层形成至少一个天线和/或与芯片的连接区段。
本发明的目的还在于一种包括上述模块的电子设备，诸如芯片卡、电子钥匙等等。
本发明的目的还在于一种用于制造电子模块的方法，其包括以下步骤：
-实现第一金属层，所述第一金属层包括连接端子的至少一个接触区段，
-实现第二金属层，所述第二金属层包括至少一个金属区段，
-将电绝缘层固定在金属层的第一面上以用于形成组体（ensemble），
-在包括前述两层的组体中形成孔（或开口），所述孔用于被导体穿过以用于连接电子组件，诸如集成电路芯片，
-经由绝缘层将第一金属层固定到所述组体，
其特征在于，所述电绝缘层选自粘合剂、可热活化的粘合剂、粘合膜之中。
根据一个特征，所述方法包括以下步骤：相对于第一层布置第二金属层或反之亦然，以使得所述第二金属层以全部或至少以其大部分而垂直地交叠在第一层的金属区或接触区段的中断或分隔线上。
附图说明
·图1-4表示根据本发明的第一实施例的没有电介质的电子芯片的模块的实现方法的实施步骤的示意图；这些图在图1上图示了在从其输送载体（带状物）中切割之后通过俯视图的第一接触栅格，然后在图2A上，在用于固定在第一栅格上的内面之上具有粘合剂的第二栅格俯视图，然后在图2B上是图2A的沿A-A的剖面，然后图3A表示图2A的对象3，其被图1的栅格1覆盖用于形成双面LF(双引线框)层压的模块的膜，然后在图3B上是图3A的沿B-B的剖视图；
·图4以横截剖面图示了完整模块M1，所述完整模块M1包括图3A和3B的双面膜，所述双面膜配备有利用保护包裹8而连接的芯片7；
·图5A、5B表示根据本发明的第三实施例的具有接触部（单接口）的电子芯片模块M3的第二实施例的示意图；
·图6表示以仰视图和以沿C-C的剖面的、根据本发明的第二实施例所实现的没有电介质的带双接口（接触和射频）的电子芯片模块M2的第三实施例的示意图；
·图7图示了用于模块位置的实心铜板；
·图8图示了用于被粘合膜或层覆盖的模块位置的另一铜板；
·图9和10分别图示了模块的俯视图，以及前视图的仰视图，图7和8的铜板彼此层压在一起；
·图11图示了在两个面（或至少一个面）的化学蚀刻之后获得的模块或层压物。
具体实施方式
在以下描述中，电子模块的“前面”、“可视面”、“外面”或“外层”意指用于使电子设备的表面齐平的面。相反，“后面”或“隐藏面”意指模块的用于被安置在电子设备的腔中并且自外部隐藏的面。
术语“金属层”用于表明包括导电金属区的层，其划定例如接触区段和互连轨迹（piste）。相反，术语“金属膜或片”表明没有划定特定区的完全金属的层。
术语“铜”、“铜栅格”、“铜层”可以分别且无区别地表示除了铜之外的“金属”、“金属栅格”、“金属层”。在某些情况中，尤其由碳或导体聚合物制成的导体层或表面可以取代导电金属片，而不脱离本发明的范围。
在所述的不同实施例中，接触区段可以属于具有用于连接接触式外部读取器的一个或多个接触部的连接端子或者可以由用于连接或互连的导电区段或射频通信接口代替。
图1表示在机械切割之后的铜栅格的图案1。
铜栅格1可以以尤其通过卷轴连续带状物的传统方式或以个体化方式来供应，所述个体化方式在需要时具有在接触区段2A之间的维持桥接部和/或引流轨迹（或用于接地），其随后将被切割。图上的可视面是用于与接触式读取器的连接器接触的前面。栅格通过俯视图呈现。
图2A表示在与粘合剂层压之后且在机械切割之后的铜栅格的图案3。粘合剂可以是“液体”并且通过合适的过程来涂覆。
铜栅格3可以如前述那样通过连续带状物或通过板来供应并且是以俯视图（用于与粘合膜接触的面），但是具有与前述栅格不同的用于接触或互连的区段2B的图案。该栅格2B在该面上层压有（优选在切割前）尤其是可热活化（可逆或不可逆）的粘合膜。尤其通过热层压或冷层压所组装的组体（栅格+粘合膜）然后通过一些孔6（穿过组体）而被穿孔；这些孔6将用于使尤其是有线的或导体树脂的电连接13通过。这些孔可以被定尺寸或相关联于树脂绝缘桥以使得避免短路。必要时，导线可以包括绝缘珐琅或涂层。
在图3A(俯视图)和3B(沿B-B的剖视图)上表示了通过图1的栅格（1或2A）在之前的图2A、2B的层压物3上的层压所获得的双面LF膜。栅格2A通过胶合而固定在前一幅图的层压组体3上，以使得示出在两个栅格2A和2B之间分隔线16和18的错位。此处在优化配置中有利地观察到接触区段2A中没有任何分隔线16截断另一栅格2B的互连区段的分隔线18（通过与主表面垂直的投影）并且反之亦然。这意味着，在不太优化的配置中，并不排除具有交叠的若干次要点（少于每个薄弱区或直线的表面的50%），而不脱离本发明的范围。
金属层或片中之一可以至少在被另一金属层暴露的薄弱区或线处被镂空，以使得覆盖大约多达薄弱区或线的50-40%并且因此构成加强表面。
金属加强表面位于与薄弱性的区或线垂直处并且在区段下方伸展以用于与其垂直地交叠。这些加强表面优选在薄弱性的区或线下方规律地分布。例如，该层可以是从实心金属片中蚀刻或切割的有方格的栅格。例如同样，薄弱性的区或线的垂直或对角的方格或交叉可以通过连至芯片或不连至芯片的有源或无源天线的螺旋形而获得。本领域技术人员可以通过机械试验来根据金属片的厚度、其机械稳定性和预计耐久性属性而调整必要的分布和加强比率。
附图中的两个金属层如有必要则可以对调：例如，诸如天线之类的加强件可以在设备的外表面上，并且用于接触或互连的区段、甚至电容器板在内表面上。
然而，由于要遵循的机械测试，本发明在集成电路芯片卡的接触式或混合（接触和射频）模块中发现更多其益处。
发明人已经观察到具有在粘性热学材料上仅仅包括接触区段（没有介电支持膜）以用于粘附到卡的主体的带有电接触部的模块的芯片卡在电接触区段的分隔线（或区段间的区）处可能迅速呈现龟裂。
具有双接口的膜可以经由现有技术中通过“层压的引线框”（其由例如PRETEMA公司提供）所参照的传统技术来实现，但是其在本发明中呈现的优点在于除去了电介质并且通过置于2层或铜栅格或另一导体金属之间的粘合剂来确保电绝缘。
先前利用的电介质可以是玻璃纤维加强的环氧树脂、聚对苯二甲酸乙二酯(PET)膜、聚酰亚胺膜、聚萘二甲酸乙二醇酯(PEN)膜、聚氯乙烯（PVC）膜。本发明不包括一般通过粘合剂层组装到金属栅格或层的这一类型的电介质。
该粘合剂可以具有被包括在15至50μm的厚度。必要的两个栅格（其厚度为50至100μm）可以被机械切割，然后以与在有关于金属栅格和电介质的情况下的相同方式在其之间层压并且这在现有机器上实现。
本发明的原理之一尤其在于以下事实：在两个铜面之一上的呈现薄弱机械稳定性的所有部位处、尤其是穿孔或没有金属处确保足够的刚性。这些部位通过第二层的铜（或另一金属）的存在来得以补偿，或反之亦然。因此，（层压之后）的最终膜基本上不呈现或呈现少许疏通的孔，也不呈现变薄弱的线或区，或者在与层压膜的主表面垂直处仅仅存在粘合剂。目的尤其在于在模块表面上大大伸展的区，尤其是至少在模块的宽度的大约1/3上伸展的接触区段的分隔线。
与粘合剂层压的下部铜层被穿孔以便创建用于与芯片的接触点连接的盲孔，如电介质现今那样。
根据本发明的实施例的双面膜的实现可以以与单面相同的方式进行，即单个层压：铜/粘合剂/铜。结果这将双接口的膜的价格带回至单面膜的价格（价格总体除以二），同时除去了介电膜和一个层压步骤。必要时，可以预先在粘合剂和第二金属层2B中分别实现孔。
粘合剂可以通过任何已知手段来固定或供应，例如以固体液体、可聚合化、可热活化的形式，通过丝网印刷等，通过材料喷射而溅射在栅格之一上，所述栅格具有在相同操作中的孔的形成。粘合剂可以是连续或不连续的异质的、但是优选同质的粘性块或膜。
此外，通过除去层压，相当大地简化了膜的制造，膜的制造变得简单因为这限制了操作的数目并且这因为两个栅格切割不多而更好（以便不让一些区仅仅利用粘合剂来保持）；金属双面膜因此相对稳健并且实施起来容易。
在柔性电子电路的制造领域中变得平常的选择性金属化技术（通过掩模或机械工具）使得能够将贵金属（Au、Pd等等）的沉积限制到其严格最小值。不存在电介质以及铜栅格相对实心这一事实因此在成本方面并非不利。
两个栅格可以选择性地仅仅在我们需要的部位被金属化：在ISO接触部、焊接区上以及如有必要则针对天线连接区。
在穿孔处总是确保两个铜层之一的存在这一事实保证了组体的刚性并且避免了最终产品的可靠性问题。此外，同样可以在芯片下方保留第二面2B的铜并且因此同样确保在该芯片下方的良好刚性。芯片将与非导电的胶相胶合。
如此实现的双面膜的总体厚度差不多等于当前厚度（现在是165μm）。这使得能够避免以极端的方式修改卡的主体的结构。
接触区段的切割优选被定位和/或布置/定尺寸以使得避免与将能来触及盲孔边缘的连接线的短路（芯片侧的ISO接触部的每个区是独立的）。
在图3A的实施例中，第二金属层2B包括彼此分离的区段以用于与下文所述的图6的实施例相比的尤其更好的电绝缘。
另一优势，天线连接的无接触区段Z1、Z2因此发现在面积上的最大化；这可以在例如导体元件的定位和尺寸方面使得与天线的连接技术更加容易（随后实施）。
图4以横截剖面图示了通过电连接线而连接到芯片4的模块M1；芯片被重定位并连接到图3A、3B的双面膜4。保护树脂8覆盖芯片7及其连接13。芯片连接到互连区段2B，所述互连区段包括用于连接被置于容纳模块M1的卡的主体中的天线的互连区Z1、Z2。
同样，这些后面的互连区段的大表面使得能够实现在线的焊接区的选择中或用于将芯片连接在这些区段上并且然后用于将区Z1、Z2互连到天线的大灵活性。
图3A(以第二栅格的俯视图)和3B(图3A的剖面)表示铜栅格2A和2B通过层压的组装；在这二者之间存在初始存在于第二铜栅格2B上的粘合剂5。不存在其中仅仅在与双面膜的一般平面垂直的方向上存在粘合剂的薄弱区。
在图3A、3B中，观察到第二金属层2B相对于第一层2A而布置或反之亦然，以使得所述第二金属层以全部或至少以其大部分而垂直地交叠在第一层2A的金属区或接触区段的中断或分隔线16上。
特别地，中央金属区Z3垂直地覆盖在旁侧区段和中央区段之间形成的缝隙18。模块的双金属化膜。这些缝隙18构成模块的薄弱化的区，其在尤其是ISO 7816的弯曲/扭转标准化测试的情况下对于模块的机械稳定性将是不利的。
根据本发明的该实施例，第二层2B包括完全或部分地覆盖缝隙16或第一层24的没有导体金属的区的至少一些部分。在第二金属层2B的变型中，这可以是镂空的板或具有优选被定尺寸的规则的开口的格栅以使得确保与基本上连续的金属层（或膜）等效的电阻。
在图4上，芯片被重定位并且连接。天线连接区Z1、Z2很宽（此处通过虚线）；这是优点并且针对线焊接或和针对天线连接：芯片被胶合并且井6中的焊接线13用于连接接触面2A并且线14（在图6中可见）被焊接在芯片的接触点LA和LB上以及没有接触部的区段2B上（包括互连区Z1、Z2）。
在图5A及其横截剖视图5B上，图示了按下文的形式呈现的本发明的变型；使用与前述在图4中相同的铜2A，用于接触区段；相反，对于隐藏在卡的主体中的铜2B(或金属化)，使用连续实心板，其中仅仅存在穿过板的穿孔6，其使得能够将线焊接在接触区段2A上。可替换地，可以使用规律地镂空或穿孔的栅格以使得不在栅格的任一部位处呈现机械薄弱性的预定点。因此，模块M3是仅仅接触式的模块，其中电介质已经被金属层取代。该模块在此处包括被重定位、连接和包裹8的芯片7。
在图6上，在另一变型中，与天线的连接区段这次以最大的方式伸展，因为栅格2B仅仅包括两个互连区段12（2B）、11（2B），所述两个互连区段在包裹8之外限定了与卡的主体的天线的两个互连区Z1、Z2。该模块M2类似于图4的构造，差异在于层2B仅仅包括2个互连区段。这些区段12、11为芯片的接触点LA、LB经由连接14与互连区段的连接提供很多自由。
同样，这些区段提供用于连接到位于用于容纳混合模块M2的卡的主体中的射频天线的大表面。还观察到，这两个区段的分隔线18被布置使得不与第一层2A的分隔线16交叉或至少不叠合。
凭借本发明，可以利用相同原理实现单面膜，通过简单地用至少具有使组体坚硬的功能性的铜或另一金属的膜或板来取代环氧玻璃介电膜。事实上，铜比环氧玻璃电介质便宜得多，这经证明是非常经济的。
根据可替换或附带的另一实施例，本发明可以代替在前述实施例中的金属切割技术而实施“引线框”（LF）或金属蚀刻技术。
通过蚀刻的可替换模式可以如下文，其中提供用于至少一个模块或多个模块的板（板也可以通过包括多个模块位置、将在必要时被切割的大尺寸的板或连续带状物提供）：
在图7上，提供了用于模块位置的实心铜片或金属板20。其可以尤其自轧机获得。
在图8上，提供了用于模块位置的另一铜片或板21，其中粘合剂的膜或层覆盖在组装面（在图上不可见）上；其包括穿孔6，所述穿孔尤其通过机械切割并且优选地在粘合剂的组装之后实现，以使得在穿孔处去除粘合剂并且提供用于尤其是通过电焊接的连接线的通道；可替换地，可以在相同部位处层压已经穿孔的粘合剂。同样可替换地，粘合剂可以通过激光而从穿孔中取出或者可以在必要时实现穿过粘合剂的电连接。
在图9和10中，铜板20和21一个在另一个上地层压在一起并且借助于位于二者之间的粘合剂5而彼此固定。
在图11上，通过实现金属化膜的传统技术来实现两面（或至少一面）的化学蚀刻。在图上可见的面包括互连区段21B或焊接区的蚀刻（这些区段尤其用于构成模块的隐藏面）。模块的相对面包括尤其以ISO 7816格式用于连接接触式读取器的电接触区段20B的蚀刻。
观察到，本发明使得能够在该实施例中获得一种模块（或以一般方式的层压物、组装合成物），其包括电气或金属电路，而没有将使结果得到的模块完全穿孔的任何孔。
同样地，模块不包括其中将只存在粘合剂的薄弱性的区。因此在板的组装件（或层压物）的整个表面上有至少一个铜层的存在。该模块因此与如果包括互连或接触区段的分隔线的交叠或交叉的情况相比对于弯曲/扭转测试更加耐抗。如已经解释的，模块可以包括不牵累上面指出的机械稳定性的某些次要交叠或交叉。

Claims (10)

1.一种电子模块（M），其包括：第一导体层（1），所述第一导体层包括至少一个导体表面；采用粘合剂形式的电绝缘层（5），所述电绝缘层通过第一面而固定到所述第一导体层；以及第二金属的层或片（2B），所述第二金属的层或片在电绝缘层的第二相对表面上固定到所述电绝缘层；用于芯片（7）的位置，所述芯片穿过所述电绝缘层而电连接到所述第一导体层（1）的至少一个导体区段（2A），
其特征在于，所述第二金属的层或片（2B）包括用于连接芯片的开口或连接孔。
2.根据权利要求1所述的电子模块，其特征在于，第二金属的层或片（2B）相对于第一导体层被布置或反之亦然，以使得所述第二金属的层或片垂直地交叠于所述第一导体层（1）的分隔线（16）或中断的全部或至少30%。
3.根据权利要求1或2中的任一项所述的电子模块，其特征在于，第二金属的层或片（2B）被有规律地镂空或形成栅格。
4.根据权利要求1至2中的任一项所述的电子模块，其特征在于，第二金属的层或片（2B）形成用于连接天线的连接区段并且在模块的其上安装有芯片的表面上伸展的至少两个互连区段（11，12）。
5.根据权利要求1至2中的任何一项所述的电子模块，其特征在于，第二金属的层或片（10）形成至少一个天线并且形成与芯片的连接区段。
6.一种电子设备，其包括根据前述权利要求中任一项所述的模块。
7.一种用于制造电子模块的方法，包括以下步骤：
-实现第二金属的层或片（2B），其包括至少一个金属区段，
-将选自粘合剂或粘合膜的电绝缘层（5）以第一表面固定到所述第二金属的层或片（2B）用于形成组体（3），
-将所述第二金属的层或片以及所述电绝缘层穿孔得到开口或连接孔（6），以供连接包括集成电路芯片的电子组件，
-经由所述电绝缘层（5）将包括至少一个导体区段（2A）的第一导体层（1）固定到组体（3），
-其特征在于，所述第二金属的层或片（2B）包括用以连接到芯片的开口或连接孔（6）。
8.根据权利要求7所述的方法，其特征在于所述粘合剂是热可活化的粘合剂。
9.根据权利要求7所述的方法，其特征在于，第二金属的层或片（2B）相对于第一导体层（1）被布置或反之亦然，以使得所述第二金属的层或片垂直地交叠于所述第一导体层（1）的分隔线（16）或中断的全部或至少30%。
10.根据权利要求7到9中的任何一项所述的方法，其特征在于，所述方法包括以下步骤：穿过在所述电绝缘层（5）中和在所述第二金属的层或片（2B）中的开口或连接孔（6）将芯片重新定位至并电连接到所述至少一个导体区段（2A）上。
CN201480039154.XA 2013-07-10 2014-06-19 没有介电膜的电子模块及其制造方法 Active CN105359630B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP13305985.7 2013-07-10
EP13305985.7A EP2825001A1 (fr) 2013-07-10 2013-07-10 Module électronique à film dielectrique adhésif et son procédé de fabrication
EP13306169 2013-08-23
EP13306169.7 2013-08-23
PCT/EP2014/062973 WO2015003884A1 (fr) 2013-07-10 2014-06-19 Module electronique sans film dielectrique et son procede de fabrication

Publications (2)

Publication Number Publication Date
CN105359630A CN105359630A (zh) 2016-02-24
CN105359630B true CN105359630B (zh) 2019-04-19

Family

ID=50979773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480039154.XA Active CN105359630B (zh) 2013-07-10 2014-06-19 没有介电膜的电子模块及其制造方法

Country Status (6)

Country Link
US (1) US10091883B2 (zh)
EP (1) EP3020256B1 (zh)
KR (1) KR101961529B1 (zh)
CN (1) CN105359630B (zh)
SG (1) SG11201510464UA (zh)
WO (1) WO2015003884A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11907791B2 (en) * 2013-01-18 2024-02-20 Amatech Group Lijited Smart cards with metal layer(s) and methods of manufacture
RU2016107435A (ru) 2013-09-13 2017-10-18 Дженентек, Инк. Композиции и способы обнаружения и количественного определения белка клеток-хозяев в клеточных линиях и рекомбинантные полипептидные продукты
US10698005B2 (en) * 2017-04-20 2020-06-30 Asahi Kasei Microdevices Corporation Magnetic detection device, current detection device, method for manufacturing magnetic detection device, and method for manufacturing current detection device
FR3086098B1 (fr) * 2018-09-18 2020-12-04 Smart Packaging Solutions Procede de fabrication d'un module electronique pour objet portatif

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224566A (zh) * 1996-07-18 1999-07-28 弗朗索瓦·德罗兹 生产印刷电路的方法和按照这种方法生产的印刷电路
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833022A (en) 1987-08-20 1989-05-23 Olin Corporation Polymer/copper laminate and method for fabrication thereof
FR2620586A1 (fr) 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JP2875562B2 (ja) 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
JP2002113812A (ja) 2000-02-14 2002-04-16 Kanegafuchi Chem Ind Co Ltd ポリイミドと導体層の積層体およびそれを用いてなる多層配線板ならびにその製造方法
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
KR100723493B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
FR2937448B1 (fr) 2008-10-17 2012-11-16 Oberthur Technologies Module, carte a microcircuit et procede de fabrication correspondant.
WO2010091363A1 (en) 2009-02-06 2010-08-12 Fontaine Trailer Company Light bar and bumper
US8789762B2 (en) * 2010-08-12 2014-07-29 Feinics Amatech Teoranta RFID antenna modules and methods of making

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224566A (zh) * 1996-07-18 1999-07-28 弗朗索瓦·德罗兹 生产印刷电路的方法和按照这种方法生产的印刷电路
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same

Also Published As

Publication number Publication date
KR101961529B1 (ko) 2019-03-22
EP3020256B1 (fr) 2019-02-27
KR20160018777A (ko) 2016-02-17
CN105359630A (zh) 2016-02-24
EP3020256A1 (fr) 2016-05-18
WO2015003884A1 (fr) 2015-01-15
SG11201510464UA (en) 2016-02-26
US20160183377A1 (en) 2016-06-23
US10091883B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
CN100539135C (zh) 立体电路装置、使用它的电子机器及其制造方法
CN1914699B (zh) 电子元件的制造方法、母板和电子元件
CN105359630B (zh) 没有介电膜的电子模块及其制造方法
JPH11214552A (ja) 集積回路ボードおよび集積回路ボードの製造プロセス
CN101814485B (zh) 具堆栈式电感和ic芯片的小型功率半导体封装及方法
KR101404279B1 (ko) 복수의 부품을 구비한 칩 카드
MX2011004516A (es) Proceso para producir un producto transpondedor de rfid, y el producto tranpondedor de rfid producido usando el proceso.
CN105228343A (zh) 一种软硬结合板及其制作方法
CN103633060A (zh) 具有内嵌元件及电磁屏障的线路板
US7869222B2 (en) Embedded electronic component structure and fabrication method thereof
JP2010250467A (ja) デュアルインターフェイスｉｃカードの製造方法及びアンテナ内蔵カード
CN102047403A (zh) 电子器件及电子器件的制造方法
US9974185B2 (en) Component-embedded substrate
KR100366733B1 (ko) 유니트형 클립 리이드 단자, 클립 리이드 단자의 접속방법, 리이드 단자 접속용 기판 및 리이드 단자를 구비한 기판의 제조방법
CN110299364A (zh) 半导体装置及其制造方法
CN101154655A (zh) 电路板装置以及电路板装置的制造方法
CN101937748B (zh) 电阻器模块及其制造方法
CN103796418B (zh) 一种电路板及电路板的制作方法
JP4450921B2 (ja) Ｉｃカード用ｉｃチップ実装基板
JP7159546B2 (ja) プラスチック製カードおよびその製造方法
CN104144566B (zh) 多层基板及其制造方法
JP5321329B2 (ja) デュアルインターフェースｉｃカード
CN107039391A (zh) 布线基板、具有布线基板的半导体封装件及其制造方法
CN102149254A (zh) 软硬复合电路板的制造方法
JP5942581B2 (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: French Meudon

Patentee after: Thales Digital Security France

Address before: French Meudon

Patentee before: GEMALTO S.A.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230404

Address after: French Meudon

Patentee after: Thales Digital Security France Easy Stock Co.

Address before: French Meudon

Patentee before: Thales Digital Security France

TR01 Transfer of patent right