DE102016005657A1 - Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen - Google Patents

Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen Download PDF

Info

Publication number
DE102016005657A1
DE102016005657A1 DE102016005657.6A DE102016005657A DE102016005657A1 DE 102016005657 A1 DE102016005657 A1 DE 102016005657A1 DE 102016005657 A DE102016005657 A DE 102016005657A DE 102016005657 A1 DE102016005657 A1 DE 102016005657A1
Authority
DE
Germany
Prior art keywords
interconnect
level
conductor
slots
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016005657.6A
Other languages
English (en)
Inventor
Frédéric Morgenthaler
Sébastien Kalck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Priority to DE102016005657.6A priority Critical patent/DE102016005657A1/de
Priority to MYPI2018001899A priority patent/MY197461A/en
Priority to CN201780038143.3A priority patent/CN109315064B/zh
Priority to EP17728449.4A priority patent/EP3456160B1/de
Priority to PCT/EP2017/025118 priority patent/WO2017194200A2/de
Priority to KR1020187035182A priority patent/KR102267167B1/ko
Priority to SG11201809748RA priority patent/SG11201809748RA/en
Publication of DE102016005657A1 publication Critical patent/DE102016005657A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • G06K19/07747Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die Erfindung betrifft eine Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, die mindestens eine erste Leiterbahn-Ebene (10) mit mehreren ersten Leiterbahnen (11; 11a–11f) und mindestens eine zweite Leiterbahn-Ebene (20) mit mehreren zweiten Leiterbahnen (21; 21a–21f) besitzt, wobei übereinander liegende Leiterbahn-Ebenen (10, 20) von einem Isolator (30) getrennt sind, wobei mindestens eine erste Leiterbahn (11, 11a, 11b, 11c, 11d, 11f) der ersten Leiterbahn-Ebene (10) mindestens eine sie durchsetzende Bondöffnung (12; 12a–12e) aufweist, durch die ein Bonddraht hindurchführbar und in elektrisch leitenden Kontakt mit einer Leiterbahn (21; 21a–21f) der zweiten Leiterbahn-Ebene (20) bringbar ist, und wobei mindestens zwei benachbarte Leiterbahnen (11; 11a, 11b; 11b, 11c; 11d, 11e; 11e, 11f) der ersten Leiterbahn-Ebene (10) durch Schlitze (13; 13a–13i) und mindestens zwei nebeneinander liegende Leiterbahnen (21a, 21b; 21b, 21c, 21d, 21e; 21e, 21f) durch weitere Schlitze (23a–23e) voneinander getrennt sind. Erfindungsgemäß ist vorgesehen, dass der oder die benachbarte Leiterbahnen (11; 11, 11a, 11b, 11c, 11d, 11f) der ersten Leiterbahn-Ebene (10) trennenden Schlitze (13; 13a–13i) und die benachbarte Leiterbahnen (21; 21a–21f) der zweiten Leiterbahn-Ebene (20) trennenden weiteren Schlitze (11 bzw. 23) zueinander versetzt angeordnet sind.

Description

  • Die Erfindung betrifft eine Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, die mindestens eine erste Leiterbahn-Ebene mit mehreren ersten Leiterbahnen und mindestens eine zweite Leiterbahn-Ebene mit mehreren zweiten Leiterbahnen besitzt, wobei übereinanderliegende Leiterbahn-Ebenen durch einen Isolator getrennt sind, wobei mindestens eine erste Leiterbahn der ersten Leiterbahn-Ebene mindestens eine sie durchsetzende Bondöffnung aufweist, durch die ein Bonddraht hindurchführbar und in elektrisch leitenden Kontakt mit einer Leiterbahn der zweiten Leiterbahn-Ebene bringbar ist und wobei mindestens zwei benachbarte Leiterbahnen der ersten Leiterbahn-Ebene durch Schlitze und mindestens zwei nebeneinander liegende Leiterbahnen der zweiten Leiterbahn-Ebene durch weitere Schlitze voneinander getrennt sind.
  • Eine derartige Leiterbahnstruktur ist bekannt und wird allgemein zur Herstellung von elektronischen Vorrichtungen, insbesondere für Smartcard-Anwendungen, verwendet. Hierzu wird in oder auf die erste Leiterbahn-Ebene ein elektronisches Bauteil, insbesondere ein Chip für eine Smartcard, ein- oder aufgesetzt. Die Kontaktierung dieses elektronischen Bauteils mit den Leiterbahnen der ersten und/oder der zweiten Leiterbahn-Ebene erfolgt in ebenfalls an und für sich bekannter und daher nicht näher beschriebenen Art und Weise über Bonddrähte, die vom elektronischen Bauteil ausgehen. Um einen Bonddraht des elektrischen Bauteils mit einer Kontaktfläche einer Leiterbahn der zweiten Leiterbahn-Ebene elektrisch leitend zu verbinden, werden sogenannte Vias eingesetzt, also Bondöffnungen, welche die erste Leiterbahn-Ebene und den zwischen der ersten Leiterbahn-Ebene und der zweiten Leiterbahn-Ebene angeordneten Isolator durchsetzt. Insbesondere bei sogenannten „dual-interface-Anwendungen” ist es für eine Vielzahl von Fällen erforderlich, den Bonddraht durch eine Bondöffnung einer Leiterbahn der ersten Leiterbahn-Ebene hindurchzuführen, um mit dem Bonddraht die unter der Bondöffnung liegende Leiterbahn der zweiten Leiterbahn-Ebene elektrisch zu kontaktieren. Hierbei tritt das Problem auf, dass beim Bonden oder später der Bonddraht den Rand der Bondöffnung berührt, wodurch ein elektrischer Kontakt zwischen dem Bonddraht und der die Bondöffnung aufweisenden Leiterbahn der ersten Leiterbahn-Ebene hergestellt wird. Die kann zu einem Kurzschluss oder zu anderen unerwünschten Funktionsbeeinträchtigungen führen. Zur Vermeidung dieses Problems ist bei bekannten Leiterbahnstrukturen vorgesehen, dass zumindest die Bondöffnungen aufweisenden Leiterbahnen der ersten Leiterbahn-Ebene und die korrespondierenden Leiterbahnen der zweiten Leiterbahn-Ebene jeweils durch mechanische Schlitze separiert sind, sodass nebeneinander liegende Leiterbahnen der ersten Leiterbahn-Ebene bzw. der zweiten Leiterbahn-Ebene durch die zwischen ihnen angeordneten Schlitze elektrisch voneinander isoliert sind. Nachteilig bei derartigen bekannten Leiterbahnstrukturen ist, dass die benachbarte Leiterbahnen der ersten Leiterbahn-Ebene trennenden Schlitze jeweils über den zwei benachbarten Leiterbahnen der zweiten Leiterbahn-Ebene trennenden Schlitzen liegen. Dies beeinträchtigt in nachteiliger Art und Weise die mechanische Steifigkeit einer derartigen Leiterbahnstruktur, da der Zusammenhalt zwischen der ersten Leiterbahn-Ebene und der zweiten Leiterbahn-Ebene im Bereich dieser Schlitze im Wesentlichen nur durch den zwischen diesen beiden Leiterbahn-Ebenen angeordneten Isolator, üblicherweise eine Folie aus isolierendem Material, welche eine Dicke von einigen wenigen Mikrometer besitzt, ausgebildet wird.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Leiterbahnstruktur der eingangs genannten Art derart weiterzubilden, dass eine verbesserte mechanische Stabilität ausgebildet wird.
  • Diese Aufgabe wird daher erfindungsgemäß dadurch gelöst, dass der oder die benachbarte Leiterbahnen der ersten Leiterbahn-Ebene trennende Schlitze und der oder die benachbarten Leiterbahnen der zweiten Leiterbahn-Ebene trennende weitere Schlitze zueinander versetzt angeordnet sind.
  • Durch die erfindungsgemäß vorgesehene versetzte Anordnung der benachbarte Leiterbahnen der ersten Leiterbahn-Ebene trennenden Schlitze und der benachbarte Leiterbahnen der zweiten Leiterbahn-Ebene trennenden weiteren Schlitze wird in vorteilhafter Art und Weise eine verbesserte mechanische Stabilität der Leiterbahnstruktur erreicht, da mindestens ein zwei benachbarte Leiterbahnen der ersten Leiterbahn-Ebene trennender Schlitz gegenüber dem zugehörigen weiteren Schlitz, der in der unter der ersten Leiterbahn-Ebene angeordneten zweiten Leiterbahn-Ebene vorgesehen ist, nun nicht mehr – wie bei den bekannten Leiterbahnstrukturen – über dem entsprechenden Schlitz der ersten Leiterbahn-Ebene liegt, sondern gegenüber diesem versetzt. Vorzugsweise sind eine Vielzahl oder weiter bevorzugt alle Schlitze der ersten Leiterbahn-Ebene gegenüber den entsprechenden weiteren Schlitzen der zweiten Leiterbahn-Ebene derart versetzt angeordnet. Hierdurch wird in vorteilhafter Art und Weise erreicht, dass im Bereich zusammenwirkender oder zusammengehöriger Schlitze der beiden Leiterbahn-Ebenen der Zusammenhalt zwischen diesen beiden Leiterbahn-Ebenen nicht nur die zwischen diesen beiden Leiterbahn-Ebenen vorgesehene Isolator-Folie bewirkt wird.
  • Vorzugsweise ist gemäß einer vorteilhaften Weiterbildung einer Erfindung vorgesehen, dass mindestens ein Schlitz der ersten Leiterbahn-Ebene durch die zugehörige Bondöffnung hindurchgeht. Hierdurch wird in vorteilhafter Art und Weise eine besonders günstige Führung und auch Herstellbarkeit der erfindungsgemäß versetzt angeordneten Schlitze erreicht.
  • Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass zumindest in einem Teil des Randbereichs der ersten Leiterbahn-Ebene im Wesentlichen kein elektrisch leitendes Material vorhanden ist. Bevorzugt wird hierbei, dass der oder diese Randbereiche der ersten Leiterbahn-Ebene und/oder der zweiten Leiterbahn-Ebene zumindest in denjenigen Teilen, in denen die Gefahr einer unerwünschten Kontaktierung zwischen der ersten Leiterbahn-Ebene und der zweiten Leiterbahn-Ebene besteht, im Wesentlichen frei von elektrisch leitendem Material ist. Durch diese Maßnahmen wird erreicht, dass die Gefahr, dass bei einem Trennvorgang zur Vereinzelung der erfindungsgemäßen Leiterbahn-Strukturen in Folge einer mechanischen Beaufschlagung des oder der Randbereiche einer der Leiterbahn-Ebenen, z. B. der ersten Leiterbahn-Ebene, mit einem Trennwerkzeug elektrisch leitendes Material dieses Randbereichs zu der Oberfläche der unter dieser Leiterbahn-Ebene liegenden weiteren Leiterbahn-Ebene oder – bei einem drei oder mehrlagigen Aufbau – zu den unter der erstgenannten Leiterbahn-Ebene liegenden weiteren Leiterbahn-Ebenen gedrückt wird, eliminiert oder zumindest verringert wird. Der Gefahr von Funktionsbeeinträchtigungen und/oder Funktionsstörungen durch eine derart unerwünscht hergestellte elektrisch leitende Verbindung zwischen zwei oder mehr Leiterbahn-Ebenen wird somit in besonders einfacher Art und Weise entgegengewirkt. Eine derartige Maßnahme besitzt insbesondere für den Verwender derartiger Leiterbahn-Strukturen, also insbesondere den Hersteller von Smartcards, den Vorteil, dass der Herstellungsvorgang einer derartigen Smartcard in vorteilhafter Art und Weise vereinfacht wird, da der Smartcard-Hersteller beim Verarbeiten der erfindungsgemäßen Leiterbahn-Strukturen den zu deren Vereinzelung erforderlichen Trennvorgang durchführen kann, ohne besonders exakt darauf achten zu müssen, dass beim Heraustrennen der einzelnen Leiterbahn-Strukturen aus dem sie aufnehmenden Träger bei dem hierzu erforderlichen Trennvorgang, z. B. einem Stanzen oder Schneiden, keine unerwünschte Kontaktierung zwischen zwei oder mehreren Leiterbahn-Ebenen durch beim Trennvorgang entstehende Stanz- und/oder Schneidrückstande erfolgt.
  • Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass der die beiden Leiterbahn-Ebenen trennende Isolator als eine elektrisch isolierende Folie ausgebildet ist, und dass diese Folie vorzugsweise an beiden Seiten mit einer Klebeschicht versehen ist. Eine derartige Maßnahme besitzt den Vorteil, dass hierdurch in einfacher Art und Weise die beiden Leiterbahn-Ebenen zu der erfindungsgemäßen Leiterbahnstruktur verbunden werden können, indem die erste Leiterbahn-Ebene mit der ersten Seite des isolierenden Folie und die unter der ersten Leiterbahn-Ebene angeordnete zweite Leiterbahn-Ebene mit der zweiten Seite dieser doppelseitig klebenden isolierenden Folie verklebt wird.
  • Weitere vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Weitere Vorteile der Erfindung sind dem Ausführungsbeispiel zu entnehmen, das im Folgenden anhand der Figuren beschrieben ist. Es zeigen:
  • 1 ein Ausführungsbeispiel einer Leiterbahnstruktur mit zwei übereinander liegenden Leiterbahn-Ebenen in einer Draufsicht von ihrer Chipseite her,
  • 2 das Ausführungsbeispiel der 1 in einer Draufsicht von der Chip-Seite her,
  • 3 das Ausführungsbeispiel der 1 in einer Unteransicht von der Kontaktseite her,
  • 4 eine Draufsicht auf eine Ausführungsform eines zwischen den beiden Leiterbahn-Ebenen angeordneten Isolators,
  • 5 eine vergrößerte Darstellung eines Schnitts entlang der Linie A-A der 1,
  • 6 einen Streifen aus elektrisch leitendem Material mit einer Vielzahl von ersten Leiterbahn-Ebenen, und
  • 7 einen Streifen aus elektrisch leitendem Material mit einer Vielzahl von zweiten Leiterbahn-Ebenen
  • In den 1 bis 5 ist ein Ausführungsbeispiel einer Leiterbahnstruktur 1 mit zwei übereinanderliegenden Leiterbahn-Ebenen 10, 20 dargestellt, wobei die 1 eine Draufsicht auf die Leiterbahnstruktur 1 von ihrer sogenannten Chip-Seite zeigt. Die Leiterbahnstruktur 1 weist im hier gezeigten Fall die erste Leiterbahn-Ebene 10 (siehe 2) und die zweite Leiterbahn-Ebene 20 (siehe 3) auf, welche – wie am besten aus dem Querschnitt der 5 ersichtlich ist – durch einen Isolator 30 (siehe 4) von einander getrennt sind, der im hier gezeigten Fall als eine Folie aus einem isolierenden Material 31 ausgebildet ist. Der besseren Darstellung halber sind in der 1 die Strukturen der zweiten Leiterbahn-Ebene 20 strichliert sowie der Isolator 30 durchsichtig dargestellt, um die räumliche Beziehung der einzelnen Leiterbahnen 11 bzw. 21 der ersten Leiterbahn-Ebene 10 bzw. der zweiten Leiterbahn-Ebene 20 zu zeigen.
  • Eine Anzahl von Leiterbahnen 11 der ersten Leiterbahn-Ebene 10 weist Bondöffnungenen 12a12e auf, welche die entsprechenden Leiterbahnen 11 durchsetzen. Der unter der ersten Leiterbahn-Ebene 10 angeordnete Isolator 30 weist – wie am besten aus der 4 ersichtlich ist – eine Anzahl von unterhalb der entsprechenden Bondöffnung 12 der ersten Leiterbahn-Ebene 10 liegenden Durchtrittsöffnungen 32a32e auf, sodass sogenannte Vias ausgebildet werden, welche es erlauben, ein in oder auf der ersten Leiterbahn-Ebene 10 angeordnetes elektronisches Bauteil (nicht gezeigt), insbesondere einen Chip für eine Smartcard, mittels entsprechender Bonddrähte (nicht gezeigt) mit Kontaktbereichen einer entsprechenden Anzahl von Leiterbahnen 21 der zweiten Leiterbahn-Ebene 20 zu verbinden. Ein derartiger Aufbau einer Leiterbahnstruktur 1 ist bekannt und muss daher nicht mehr näher beschrieben werden. Dem Fachmann ist aus der nachfolgenden Beschreibung ersichtlich, dass der hier gezeigte Grundaufbau der Leiterbahnstruktur 1 nur exemplarischen Charakter besitzt und die Allgemeingültigkeit der folgenden Überlegungen nicht einschränkt. Insbesondere ist es natürlich auch möglich, bei der Leiterbahnstruktur 1 mehr als zwei übereinander liegende Leiterbahn-Ebenen 10, 20 aus einem elektrisch leitfähigen Material vorzusehen, wobei die einzelnen Leiterbahn-Ebenen durch einen Isolator 30 elektrisch getrennt sind.
  • Die 2 zeigt nun eine Draufsicht auf die erste Leiterbahn-Ebene 10. Man erkennt die Leiterbahnen 11a11f, die Bondöffnungen 12a12e sowie Schlitze 13a13i, welche die entsprechenden Leiterbahnen 11a11f voneinander trennen und somit elektrisch isolieren. Die Leiterbahn 11a ist durch die Schlitze 13a und 13d von der Leiterbahn 11b getrennt. In entsprechender Art und Weise trennen die Schlitze 13b und 13c die Leiterbahn 11c und die vorgenannte Leiterbahn 11b. Die Leiterbahn 11d und die Leiterbahn 11e sind durch die Schlitze 13e und 13h getrennt, während die Leiterbahnen 11f und 11e durch die Schlitze 13f und 13g getrennt sind. Ein von dem in 2 linken Rand 10a der Leiterbahn-Ebene 10 ausgehender und zu deren rechter Rand 10b durchgehender Schlitz 13i trennt die Leiterbahnen 11b und 11e. Wie aus den Figuren ersichtlich ist, wird bevorzugt, dass die entsprechenden Schlitze 13a13h nicht, wie bei den bekannten Leiterbahnstrukturen, um die Bondöffnungen herumgeführt werden, sondern durch diese hindurchlaufen. Z. B. mündet der vom unteren Rand 10c der ersten Leiterbahn-Ebene 10 ausgehende Schlitz 13a in die Bondöffnung 12a, der Schlitz 13d geht von der Bondöffnung 12a aus und verläuft zu dem ersten Rand 10a der ersten Leiterbahn-Ebene 10. Die mit der Bondöffnung 12c zusammenwirkender Schlitze 13d und 13c sind entsprechend ausgebildet, genauso wie die mit der Bondöffnung 12d zusammenwirkenden Schlitze 13e und 13h. Der vom oberen Rand 10d der ersten Leiterbahn-Ebene 10 ausgehende Schlitz 13f läuft zur vierten Bondöffnung 12e und der weitere Schlitz 13d geht von dieser aus und läuft zum ersten Rand 10a der ersten Leiterbahn-Ebene 10.
  • Bevorzugt wird, dass die einzelnen Schlitze 13a, 13d bzw. 13b und 13c bzw. 13e und 13h bzw. 13d und 13f sowie die entsprechenden Bondöffnungen 12a bzw. 12c bzw. 12d bzw. 12e nicht separat, sondern als eine zusammenhängende Struktur ausgebildet sind, sodass diese jeweils – wie nachstehend beschrieben – mittels eines einzigen Arbeitsvorgangs, insbesondere eines Stanzvorgangs, aus dem zur Herstellung der ersten Leiterbahn-Ebene 10 verwendeten Trägermaterial 2 (siehe 6) ausgebildet werden können.
  • Man erkennt des Weiteren aus der 2, dass die Leiterbahn-Ebene 10 entlang ihrer Ränder 10a10d Bereiche 14 aufweist, welche frei oder zumindest weitgehend frei von elektrisch leitendem Material sind. Wie weiter unten noch erläutert wird, dient eine derartige Maßnahme dazu, eine unerwünschte elektrische Kontaktierung der ersten Leiterbahn-Ebene 10 und der zweiten Leiterbahn-Ebene 20 zu vermeiden bzw. die Gefahr einer derartigen elektrischen Kontaktierung zumindest zu reduzieren.
  • Die 3 zeigt nun die zweite Leiterbahn-Ebene 20. Diese weist den Leiterbahnen 11 der ersten Leiterbahn-Ebene 10 entsprechende Leiterbahnen 21 auf, wobei die einzelnen Leiterbahnen 21a21f durch entsprechende Schlitze 23a23f voneinander getrennt sind. Die zur Trennung der Leiterbahnen 11 durch die Schlitze 13 bei der ersten Leiterbahn-Ebene 10 gemachten Ausführungen gelten hier entsprechend, sodass es ausreicht, auf die Darstellung der 3 zu verweisen, aus der klar ersichtlich ist, welche Schlitze 23a23f welche Leiterbahnen 21a21f voneinander trennen. Es soll nur darauf hingewiesen werden, dass es bei der zweiten Leiterbahn-Ebene 20 – genauso wie bei der ersten Leiterbahn-Ebene 10 – nicht erforderlich ist, jeden der einzelnen Schlitze 23 isoliert auszubilden. Z. B. bilden bei der zweiten Leiterbahn-Ebene 20 die Schlitze 23a, 23b und 23c Abschnitte eines von in der 3 linken Randes 20a der zweiten Leiterbahn-Ebene 20 zu deren oberen Rand 20d durchgehenden Schlitzes 23' aus. In entsprechender Art und Weise bilden die Schlitze 23d, 23e und 23f Abschnitte eines vom linken Rand 20a zum unteren Rand 20c der zweiten Leiterbahn-Ebene 20 durchgehenden Schlitzes 23'' aus.
  • Man erkennt aus der 3, dass auch die zweite Leiterbahn-Ebene 20 entlang ihrer Randbereiche 20a20d Bereiche 24 aufweist, welche frei oder zumindest weitgehend frei von einer elektrisch leitenden Schicht sind.
  • Zur Herstellung der im hier gezeigten Fall aus den beiden Leiterbahn-Ebenen 10 und 20 und der zwischen diesen beiden Leiterbahn-Ebenen 10 und 20 angeordneten Isolator 30, hier der Folie 31 aus einem isolierenden Material, bestehenden Leiterbahnstruktur 1 werden – wie nachstehend beschrieben – die erste Leiterbahn-Ebene 10, der Isolator 30 und die zweite Leiterbahn-Ebene 20 übereinander gelegt, wobei – wie aus 5 ersichtlich – der Isolator 30 zwischen diesen beiden Leiterbahn-Ebenen 10 und 20 angeordnet ist. Man gelangt dann zu dem in der 1 gezeigten Aufbau der Leiterbahnstruktur 1.
  • Wesentlich ist nun, dass – wie aus der vorgenannten 1 sowie dem Querschnitt der 5 ersichtlich ist – die Schlitze 13 der ersten Leiterbahn-Ebene 10 und die Schlitze 23 der zweiten Leiterbahn-Ebene 20 versetzt zueinander angeordnet sind. Man erkennt aus den 1 und 5, dass der Schlitz 13a der ersten Leiterbahn-Ebene 10 weiter außen angeordnet ist als der Schlitz 23a der zweiten Leiterbahn-Ebene 20. In entsprechender Art und Weise ist der Schlitz 23b der zweiten Leiterbahn-Ebene 10 weiter innen angeordnet als der Schlitz 13b der ersten Leiterbahn-Ebene 10. Der Schlitz 13e der ersten Leiterbahn-Ebene 10 ist näher am zweiten Rand 10b der ersten Leiterbahn-Ebene 10 angeordnet, als der Schlitz 23e der zweiten Leiterbahn-Ebene 20 von deren zweiten Rand 20b beabstandet ist. Der Schlitz 23f der zweiten Leiterbahn-Ebene 20 ist weiter von deren ersten Rand 20a beabstandet als der Schlitz 13f der ersten Leiterbahn-Ebene 10 von ihrem ersten Rand 10a beabstandet ist.
  • Durch diese versetzte Anordnung entsprechender Schlitze 13a, 23a bzw. 13b, 23b sowie 13e und 23e und 13f, 23f wird in vorteilhafter Art und Weise eine verbesserte mechanische Stabilität der aus den beiden Leiterbahn-Ebenen 10 und 20 sowie dem zwischen ihnen angeordneten Isolator 30 ausgebildeten Leiterbahnstruktur 1 erreicht, da – im Gegensatz zu bekannten Leiterbahnstrukturen – benachbarte Leiterbahnen der jeweiligen Leiterbahn-Ebene 10 bzw. 20 trennende Schlitze 13 bzw. 23 nun nicht mehr – in einer Draufsicht auf die Ebene der Leiterbahnstruktur 1 gesehen – übereinander liegen, sondern in einer hierzu orthogonalen Richtung versetzt sind. Dies wird besonders deutlich aus der Schnittdarstellung der 5. Hierdurch wird in vorteilhafter Art und Weise die mechanische Stabilität, insbesondere die Verwindungssteifigkeit der aus den Leiterbahn-Ebenen 10 und 20 und dem zwischen diesen liegenden Isolator 30 ausgebildeten Leiterbahnstruktur 1 verbessert.
  • Die Herstellung der vorstehend beschriebenen Leiterbahnstruktur 1 wird anhand der 6 und 7 beschrieben. Diese erfolgt vorzugsweise im sogenannten „reel-to-reel”-Verfahren. Hierzu werden in bekannter und daher nicht mehr im Detail beschriebenen Art und Weise in ein auf einer Rolle aufgerolltes, eine elektrisch leitfähige Schicht aufweisendes Trägermaterial entsprechende Strukturen eingebracht.
  • In das Trägermaterial 2 der 6, aus dem erste Leiterbahn-Ebenen 10 hergestellt werden, werden also die Schlitze 13 und die Bondöffnungen 12a12e eingebracht. In das Trägermaterial 3 der 7, aus dem zweite Leiterbahn-Ebenen 20 hergestellt werden, folglich die Schlitze 23. Die Bearbeitung des Trägermaterials 2 bzw. 3 zur Ausbildung der Leiterbahn-Ebenen 10 bzw. 20 erfolgt hierbei vorzugsweise durch ein Stanzen oder ein sonstiges zur Herstellung derartiger Leiterbahn-Ebenen 10 bzw. 20 geeignetes Verfahren.
  • Die entsprechenden bearbeitenden Trägermaterialien 2 bzw. 3 werden dann wieder auf einer weiteren Rolle aufgerollt. Auch dies ist bekannt und muss daher nicht mehr näher beschrieben werden.
  • Zur Ausbildung der Leiterbahnstrukturen 1 werden die erste Leiterbahn-Ebene 10 und die zweite Leiterbahn-Ebene 20 lagerichtig übereinander angeordnet, wobei zwischen diese beiden Leiterbahn-Ebenen 10 und 20 die isolierende Folie 31, also der Isolator 30, angeordnet wurde. Das Trägermaterial 2, der Isolator 30 sowie das Trägermaterial 3 werden dann miteinander verbunden, sodass eine – wie im hier beschriebenen Fall – dreilagige Struktur ausgebildet wird. Bevorzugt wird hierbei, dass der Isolator 30, also in dem hier beschriebenen Fall die Folie 31 aus isolierendem Material – als eine beidseitig klebende Folie ausgebildet ist. Diese besitzt den Vorteil, dass durch einfache Art und Weise die Unterseite 2' des ersten Trägermaterials 2 mit der Oberseite 30' des Isolators 30 und die Oberseite 3' des zweiten Trägermaterials 3 mit der Unterseite 30'' des Isolators 30 verbunden werden kann. Hiermit wird die hier beschriebene dreilagige Struktur, gebildet aus dem Trägermaterial 2, dem Isolator 30 und dem Trägermaterial 3, – ausgebildet, aus der dann die einzelnen Leiterbahnstrukturen 1 vereinzelt werden können. Dies erfolgt durch eine entsprechende Trenntechnik, insbesondere durch einen Stanzvorgang, sodass aus der vorstehend beschriebenen Struktur eine Vielzahl von Leiterbahnstrukturen 1, wie in 1 dargestellt, herausgetrennt werden können. In den 6 und 7 ist durch eine strichlierte Linie S die Außenkontur einer Leiterbahnstruktur 1 (die in den 6 und 7 links oben dargestellte Leiterbahnstruktur 1) nach dem Trennvorgang angedeutet.
  • Bei der Durchführung eines derartigen Trennvorgangs zur Vereinzelung der Leiterbahnstrukturen 1 besteht die Gefahr, dass in Folge der mechanischen Beaufschlagung der Randbereiche 10a10d der ersten Leiterbahn-Ebene 10 mit dem Trennwerkzeug elektrisch leitendes Material dieses Randbereichs zu der Oberfläche der unter dieser liegenden zweiten Leiterbahn-Ebene 20 gedrückt wird, sodass hierdurch eine zu Funktionsbeeinträchtigungen und Funktionsstörungen führende elektrisch leitende Verbindung zwischen den beiden Leiterbahn-Ebenen 10 und 20 hervorgerufen werden könnte. Um dem entgegenzuwirken, oder die Gefahr einer derartigen unerwünschten elektrischen Kontaktierung der beiden Leiterbahn-Ebenen 10 und 20 zumindest zu reduzieren, ist – wie vorstehend bereits angesprochen – bei dem beschriebenen Ausführungsbeispiel vorgesehen, dass – wie am besten aus der 1 und dem Querschnitt der 5 ersichtlich ist – die Randbereiche 10a10d der ersten Leiterbahn-Ebene 10 weitgehend frei von elektrisch leitendem Material sind, da dort die Bereiche vorgesehen sind. Aus der Draufsicht der 1 erkennt man den über die Ränder 10a10d hervorstehenden Randbereich 33 der zwischen der ersten Leiterbahn-Ebene 10 und der zweiten Leiterbahn-Ebene 20 angeordneten isolierenden Folie 31.
  • Wie ebenfalls bereits vorstehend angesprochen, weist auch die zweite Leiterbahn-Ebene 20 in ihren Randbereichen 20a20d die von dem elektrisch leitenden Material freien Bereiche 24 auf.
  • Durch diese Ausgestaltung der ersten Leiterbahn-Ebene 10 und/oder der zweiten Leiterbahn-Ebene 20 mit den Bereichen 14 bzw. 24 wird vorzugsweise dadurch erreicht, dass aus dem Trägermaterial 2, aus dem – wie vorstehend beschrieben – eine Vielzahl von ersten Leiterbahn-Ebenen 10 ausgebildet werden, weitere Bereiche 40 der elektrisch leitenden Schicht dieses Trägermaterials 2 herausgetrennt werden.
  • Die Bereiche 14, 24 werden derart ausgebildet, dass aus dem Trägermaterial 2 bzw. 3 die Bereiche 40 bzw. 41 herausgestanzt oder auf sonstige Art und Weise frei von elektrisch leitendem Material gemacht werden.
  • Zusammenfassend ist festzuhalten, dass durch die beschriebenen Maßnahmen eine Leiterbahnstruktur 1 ausgebildet wird, welche sich dadurch auszeichnet, dass durch die ebenweise versetzte Anordnung von benachbarten Leiterbahnen 11 bzw. 21 der Leiterbahn-Ebenen 10 bzw. 20 trennenden Schlitzen 13 bzw. 23 eine verbesserte mechanische Stabilität, insbesondere eine erhöhte Verwindungssteifigkeit, der wie beschrieben ausgebildeten Leiterbahnstruktur 1 erreicht wird. Indem optional vorgesehen ist, dass – was eine konstruktive Maßnahme von eigenständig patentbegründender Bedeutung darstellt – zumindest diejenigen Randbereiche 10a10d der ersten Leiterbahn-Ebene 10, also derjenigen der beiden Leiterbahn-Ebenen 10, 20, von der ausgehend der Trennvorgang mittels eines Trennwerkzeugs erfolgt, zumindest im Wesentlichen frei von isolierendem Material gehalten wird, wird einer unerwünschten Kontaktierung zwischen einer oder mehreren Leiterbahnen 11 der ersten Leiterbahn-Ebene 10 und mindestens einer Leiterbahn 21 der zweiten Leiterbahn-Ebene 20 in vorteilhafter Art und Weise zumindest entgegengewirkt.

Claims (8)

  1. Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, die mindestens eine erste Leiterbahn-Ebene (10) mit mehreren ersten Leiterbahnen (11; 11a11f) und mindestens eine zweite Leiterbahn-Ebene (20) mit mehreren zweiten Leiterbahnen (21; 21a21f) besitzt, wobei übereinander liegende Leiterbahn-Ebenen (10, 20) von einem Isolator (30) getrennt sind, wobei mindestens eine erste Leiterbahn (11; 11a, 11b, 11c, 11d, 11f) der ersten Leiterbahn-Ebene (10) mindestens eine sie durchsetzende Bondöffnung (12; 12a12e) aufweist, durch die ein Bonddraht hindurchführbar und in elektrisch leitenden Kontakt mit einer Leiterbahn (21; 21a21f) der zweiten Leiterbahn-Ebene (20) bringbar ist, und wobei mindestens zwei benachbarte Leiterbahnen (11; 11a, 11b; 11b, 11c; 11d, 11e; 11e, 11f) der ersten Leiterbahn-Ebene (10) durch einen Schlitz (13; 13a13i) und mindestens zwei nebeneinander liegende Leiterbahnen (21a, 21b; 21b, 21c, 21d, 21e; 21e, 21f) durch einen weiteren Schlitz (23, 23a23e) voneinander getrennt sind, dadurch gekennzeichnet, dass die benachbarte Leiterbahnen (11; 11, 11a, 11b, 11c, 11d, 11f) der ersten Leiterbahn-Ebene (10) trennenden Schlitze (13; 13a13i) und die benachbarte Leiterbahnen (21; 21a21f) der zweiten Leiterbahn-Ebene (20) trennende weitere Schlitze (13; 13a13i bzw. 23; 23a23e) zueinander versetzt angeordnet sind.
  2. Leiterbahnstruktur nach Anspruch 1, dadurch gekennzeichnet, dass mindestens ein Schlitz (13; 13a13h) durch eine Bondöffnung (12a12e) hindurchläuft, in diese mündet oder von dieser ausgeht.
  3. Leiterbahnstruktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der zwischen den benachbarten Leiterbahn-Ebenen (10, 20) angeordnete Isolator (30) als eine elektrisch isolierende Folie (31) mit mindestens einer Durchtrittsöffnung (32a32e) für einen Bonddraht ausgebildet ist.
  4. Leiterbahnstruktur nach Anspruch 3, dadurch gekennzeichnet, dass die Folie (31) an mindestens einer Seite und vorzugsweise an beiden Seiten mit einer Klebstoffschicht versehen ist.
  5. Leiterbahnstruktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine Leiterbahn-Ebene (10; 20) der Leiterbahnstruktur (1) zumindest in einem Teilbereich (14; 24) ihres Randbereichs (10a10d; 20a20d) zumindest weitgehend frei von dem elektrisch leitenden Material ist.
  6. Elektronische Vorrichtung, insbesondere Smartcard, die eine Leiterbahnstruktur (1) zur Aufnahme eines elektronischen Bauteils, insbesondere eines Chips, aufweist, der in oder auf die Leiterbahnstruktur (1) ein- bzw. aufsetzbar und mit mindestens einem Bonddraht mit der Leiterbahnstruktur (1) verbindbar ist, dadurch gekennzeichnet, dass die Leiterbahnstruktur (1) nach einem der Ansprüche 1 bis 5 ausgebildet ist.
  7. Verfahren zur Herstellung einer Leiterbahnstruktur nach einem der Ansprüche 1 bis 5 dadurch gekennzeichnet, dass in ein Trägermaterial (2; 3) Schlitze (13; 23) zur Trennung benachbart liegender Leiterbahnen (11; 21) eingebracht werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass aus der elektrisch leitenden Schicht des Trägermaterial (2) zur Ausbildung eines nicht leitenden Randbereichs (10a10d) der Leiterbahn-Ebene (10) Aussparungen (40) eingebracht werden.
DE102016005657.6A 2016-05-11 2016-05-11 Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen Withdrawn DE102016005657A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102016005657.6A DE102016005657A1 (de) 2016-05-11 2016-05-11 Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen
MYPI2018001899A MY197461A (en) 2016-05-11 2017-05-10 Conductor path structure, in particular for a lead frame for a smart card application, with at least two superimposed conductor path planes
CN201780038143.3A CN109315064B (zh) 2016-05-11 2017-05-10 带有至少两个叠置的导体路径层的导体路径结构
EP17728449.4A EP3456160B1 (de) 2016-05-11 2017-05-10 Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen
PCT/EP2017/025118 WO2017194200A2 (de) 2016-05-11 2017-05-10 Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen
KR1020187035182A KR102267167B1 (ko) 2016-05-11 2017-05-10 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
SG11201809748RA SG11201809748RA (en) 2016-05-11 2017-05-10 Conductor path structure, in particular for a lead frame for a smart card application, with at least two superimposed conductor path planes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016005657.6A DE102016005657A1 (de) 2016-05-11 2016-05-11 Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen

Publications (1)

Publication Number Publication Date
DE102016005657A1 true DE102016005657A1 (de) 2017-11-30

Family

ID=60269484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016005657.6A Withdrawn DE102016005657A1 (de) 2016-05-11 2016-05-11 Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen

Country Status (1)

Country Link
DE (1) DE102016005657A1 (de)

Similar Documents

Publication Publication Date Title
DE3123198C2 (de) Trägerelemente für einen IC-Baustein
DE102015225119A1 (de) Anzeigebedienfeld und Verfahren zum Bilden eines Arraysubstrats eines Anzeigebedienfelds
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE112015000733T5 (de) Schaltungsbaugruppe, Struktur aus verbundenen Sammelschienen und elektrischer Verteiler
EP2423959A2 (de) Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE112016005051T5 (de) Schaltungsanordnung
DE102016110780B4 (de) Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
DE19511300A1 (de) Antennenstruktur
DE112016000586B4 (de) Schaltungsanordnung
DE19735170A1 (de) Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE112016000588B4 (de) Schaltungsanordnung
DE112015003374B4 (de) Schaltungsanordnung
DE102012005831A1 (de) Substrat für einen portablen Datenträger
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
EP3456160B1 (de) Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen
EP3092551A1 (de) Kapazitives sensorelement sowie verfahren zur herstellung dazu
EP2367202B1 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung eines Kontaktes mit einem Gegenkontakt
DE102016005657A1 (de) Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen
DE202016002993U1 (de) Leiterbahnstruktur, insbesondere für einen Lead-Frame für eine Smartcard-Anwendung, mit mindestens zwei übereinander liegenden Leiterbahn-Ebenen
EP0992065B1 (de) Folie als träger von integrierten schaltungen
DE102014107271B4 (de) Halbleitermodul
DE102013102828B4 (de) Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
DE102013200635B4 (de) Vorrichtung zur Aufnahme von Elektronikbauteilen
DE102016115373B4 (de) Schaltungsanordnung mit einer Verbindungseinrichtung und mit einer Leiterplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LEITNER KANZLEI FUER GEWERBLICHEN RECHTSSCHUTZ, DE

R082 Change of representative

Representative=s name: LEITNER KANZLEI FUER GEWERBLICHEN RECHTSSCHUTZ, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee