KR20180115391A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20180115391A
KR20180115391A KR1020170047540A KR20170047540A KR20180115391A KR 20180115391 A KR20180115391 A KR 20180115391A KR 1020170047540 A KR1020170047540 A KR 1020170047540A KR 20170047540 A KR20170047540 A KR 20170047540A KR 20180115391 A KR20180115391 A KR 20180115391A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
region
conductivity type
floating diffusion
semiconductor substrate
Prior art date
Application number
KR1020170047540A
Other languages
English (en)
Other versions
KR102427832B1 (ko
Inventor
마사루 이시이
이귀덕
이태연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170047540A priority Critical patent/KR102427832B1/ko
Priority to US15/787,846 priority patent/US10468460B2/en
Priority to CN201810325115.6A priority patent/CN108695353A/zh
Priority to JP2018076598A priority patent/JP7152872B2/ja
Publication of KR20180115391A publication Critical patent/KR20180115391A/ko
Application granted granted Critical
Publication of KR102427832B1 publication Critical patent/KR102427832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/307—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

이미지 센서가 제공된다. 이미지 센서는 광 전하들을 생성하는 광전 변환 소자; 상기 광전 변환 소자에서 생성된 상기 광 전하들을 저장하는 전하 저장 노드; 및 상기 광전 변환 소자와 상기 전하 저장 노드를 연결하는 배선 구조체를 포함하되, 상기 전하 저장 노드는: 제 1 도전형의 반도체 기판 내에 제공되는 제 2 도전형의 플로팅 확산 영역; 상기 플로팅 확산 영역 상에 제공되는 상기 제 1 도전형의 배리어 불순물 영역; 및 상기 배리어 불순물 영역 상에 제공되는 상기 제 2 도전형의 전하 드레인 영역을 포함한다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것으로서, 보다 상세하게는 광학적 특성이 보다 향상된 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본원 발명이 해결하고자 하는 과제는 보다 향상된 광학적 특성을 갖는 이미지 센서를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 이미지 센서는 광 전하들을 생성하는 광전 변환 소자; 상기 광전 변환 소자에서 생성된 상기 광 전하들을 저장하는 전하 저장 노드; 및 상기 광전 변환 소자와 상기 전하 저장 노드를 연결하는 배선 구조체를 포함하되, 상기 전하 저장 노드는: 제 1 도전형의 반도체 기판 내에 제공되는 제 2 도전형의 플로팅 확산 영역; 상기 반도체 기판 내에서 상기 플로팅 확산 영역 상에 제공되는 상기 제 1 도전형의 배리어 불순물 영역; 및 상기 반도체 기판 내에서 상기 배리어 불순물 영역 상에 제공되는 상기 제 2 도전형의 전하 드레인 영역을 포함한다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 이미지 센서는 제 1 도전형의 반도체 기판 내에 제공되는 제 2 도전형의 플로팅 확산 영역; 상기 반도체 기판 내에서 상기 플로팅 확산 영역과 이격되어 배치된 상기 제 2 도전형을 갖는 전하 드레인 영역; 상기 반도체 기판 내에서 상기 플로팅 확산 영역과 및 상기 전하 드레인 영역 사이에 제공되는 상기 제 1 도전형의 배리어 불순물 영역; 상기 반도체 기판 상에 배치되는 상부 절연막; 상기 상부 절연막 상에 제공되며, 하부 및 상부 전극들 및 이들 사이의 유기 광전 변환층을 포함하는 유기 광전 변환 소자; 및 상기 플로팅 확산 영역과 상기 유기 광전 변환 소자의 상기 하부 전극을 연결하는 제 1 배선 구조체를 포함한다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 이미지 센서는 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 배치된 유기 광전 변환 소자; 상기 반도체 기판 내에 제공되며, 제 2 도전형의 제 1 및 제 2 불순물 영역들, 상기 제 1 및 제 2 불순물 영역들 사이에 제공되는 상기 제 1 도전형의 제 3 불순물 영역을 포함하는 제 1 전하 저장 노드; 상기 유기 광전 변환 소자와 상기 제 1 전하 저장 노드의 상기 제 1 불순물 영역을 연결하는 제 1 배선 구조체; 상기 반도체 기판 내에 제공된 상기 제 2 도전형의 광전 변환 영역; 상기 제 1 전하 저장 노드와 이격되어 상기 반도체 기판 내에 제공되며, 상기 제 2 도전형의 불순물들을 포함하는 제 2 전하 저장 노드; 및 상기 반도체 기판 상에 제공되어 상기 광전 변환 영역에서 생성된 전하들을 상기 제 2 전하 저장 노드로 전달하는 트랜스퍼 트랜지스터를 포함한다.
본 발명의 실시예들에 따르면, 광전 변환 소자에서 생성된 광전하들을 저장하는 전하 저장 노드 내에 잔류하거나 오버플로우되는 광전하들에 의해 블루밍(blooming) 현상 또는 이미지 래그(lag) 현상이 발생하는 것을 줄일 수 있다. 따라서, 실시예들에 따른 이미지 센서는 보다 선명한 이미지를 구현할 수 있다.
도 1a 및 도 1b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도들이다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 단위 픽셀을 나타내는 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 이미지 센서의 전위 도면들(potential diagrams)이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도들이다.
도 6은 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 7은 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 6의 I-I'선의 단면을 나타낸다.
도 8은 본 발명의 실시예들에 따른 이미지 센서의 회로도이다.
도 9는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 10은 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 9의 II-II'선의 단면을 나타낸다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서에 대해 상세히 설명한다.
도 1a 및 도 1b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도들이다.
도 1a 및 도 1b를 참조하면, 단위 픽셀은 광전 변환 소자(OPD) 및 리드아웃(readout) 회로(RX, AX, SX)를 포함할 수 있다. 여기서, 리드아웃 회로는 리셋 트랜지스터(RX; reset transistor), 증폭 트랜지스터(AX; 또는 소오스 팔로워 트랜지스터(Source follower transistor)), 및 선택 트랜지스터(SX; selection transistor)를 포함할 수 있다.
상세히 설명하면, 광전 변환 소자(OPD)는 입사광에 비례하여 광전하를 생성 및 축적할 수 있다. 실시예들에서, 광전 변환 소자(OPD)는 입사광에 비례하여 광전하들(전자-정공 쌍들(electron-hole pairs)을 생성하는 유기 물질을 포함하는 유기 광전 변환 소자일 수 있다. 광전 변환 소자(OPD)는 광전하들을 저장 및 검출하는 전하 저장 노드(FD)에 직접 연결될 수 있다. 실시예들에서, 광전 변환 소자(OPD)의 양단에 인가되는 전압 차에 의해 전하 저장 노드(FD)에 전자들 또는 정공들이 저장될 수 있다. 도 1a는 전하 저장 노드(FD)에서 검출되는 광전하들이 정공들인 단위 픽셀을 도시하며, 도 1b는 전하 저장 노드(FD)에서 검출되는 광전하들 전자들인 단위 픽셀을 도시한다.
전하 저장 노드(FD)는 광전 변환 소자(OPD)에서 생성된 전하를 전송 받아 누적적으로 저장할 수 있다. 전하 저장 노드(FD)에 축적된 광전하들의 양에 따라 증폭 트랜지스터(AX)의 게이트 전위가 변화될 수 있다.
리셋 트랜지스터(RX)는 전하 저장 노드(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 상세하게, 리셋 트랜지스터(RX)의 게이트 전극은 리셋 신호가 제공되는 리셋 신호 라인(RG)에 연결될 수 있다. 리셋 트랜지스터(RX)의 드레인은 전하 저장 노드(FD)와 연결되며 소오스에 리셋 전압(VDD / VBB)이 인가될 수 있다. 예를 들어, 리셋 전압(VDD / VBB)은 전원 전압(VDD) 또는 접지 전압(VBB)일 수 있다. 리셋 신호에 의해 리셋 트랜지스터(RX)가 턴-온되면, 리셋 전압(VDD / VBB)이 전하 저장 노드(FD)로 전달될 수 있다. 따라서, 리셋 트랜지스터(RX)가 턴 온시 전하 저장 노드(FD)에 축적된 광전하들이 배출되어 전하 저장 노드(FD)가 리셋될 수 있다.
이에 더하여, 본 발명의 실시예들에 따르면, 리셋 트랜지스터(RX)가 턴 오프 상태에서 광전 변환 소자(OPD)에서 생성된 광전하들은 전하 저장 노드(FD)에 축적될 수 있다. 광 전하들이 전하 저장 노드(FD)에 저장될 때, 전하 저장 노드(FD)의 포화 저장 용량 이상으로 축적되거나 오버플로우(overflow)되는 광전하들을 제어하기 위해 전하 저장 노드(FD)에 바이어스 전압(또는 픽-업 전압)을 인가하는 바이어스 회로(10)가 연결될 수 있다. 예를 들어, 바이어스 전압은 양의 전압(또는 전원 전압) 또는 음의 전압(또는 접지 전압)일 수 있다.
증폭 트랜지스터(AX)는 게이트 전극으로 입력되는 전하 저장 노드(FD)의 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 증폭기(source follower amplifier)일 수 있다. 증폭 트랜지스터(AX)는 전하 저장 노드(FD)에서의 전위 변화를 증폭하고 선택 트랜지스터(SX)를 통해 증폭된 픽셀 신호를 출력 라인(VOUT)으로 출력한다. 증폭 트랜지스터(AX)의 드레인은 픽셀 전원 전압(VDD)에 연결되고, 증폭 트랜지스터(AX)의 소오스는 선택 트랜지스터(SX)의 드레인과 연결될 수 있다.
선택 트랜지스터(SX)의 선택 게이트 전극은 선택 신호를 제공하는 선택 라인(SG)에 연결될 수 있다. 선택 신호에 의해 선택 트랜지스터(SX)가 턴 온될 때, 증폭 트랜지스터(AX)의 소오스에서 출력되는 픽셀 신호를 출력 라인(VOUT)으로 출력할 수 있다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 단위 픽셀을 나타내는 단면도들이다.
도 2a 및 도 2b를 참조하면, 제 1 도전형(예를 들어, p형)의 반도체 기판(100)이 제공될 수 있다. 반도체 기판(100)은 제 1 도전형의 불순물들이 도핑된 실리콘 에피택셜층일 수 있다. 반도체 기판(100)은 서로 대향하는 제 1 면(101a; 또는 전면) 및 제 2 면(101b; 또는 후면)을 가질 수 있다.
실시예들에 따르면, 반도체 기판(100)의 제 1 면(101a) 상에 리드 아웃 회로들 및 이와 연결되는 배선들(ICL, CL)이 제공될 수 있다. 즉, 반도체 기판(100)의 제 1 면(101a) 상에 도 1a 및 도 1b를 참조하여 설명된, 리셋 트랜지스터(RX), 증폭 트랜지스터(AX), 및 선택 트랜지스터(SX)가 배치될 수 있다. 반도체 기판(100)의 제 2 면(101b) 상에 광전 변환 소자(OPD) 및 마이크로 렌즈(ML)가 제공될 수 있다. 광전 변환 소자(OPD)는 배선들을 통해 리드아웃 회로와 전기적으로 연결될 수 있다. 즉, 광전 변환 소자(OPD)는 배선들을 통해 전하 저장 노드(FD)와 연결될 수 있다.
실시예들에서, 리드아웃 회로가 반도체 기판(100)의 제 1 면(101a) 상에 제공되고, 광전 변환 소자(OPD)가 반도체 기판(100)의 제 2 면(101b) 상에 제공되는 것으로 도시하였으나, 본 발명은 이에 제한 되지 않으며, 리드아웃 회로, 광전 변환 소자(OPD), 및 마이크로 렌즈(ML)가 반도체 기판(100)의 제 1 면(101a) 상에 제공될 수도 있다.
보다 상세하게, 제 1 도전형(예를 들어, p형)의 웰 불순물층(120)이 반도체 기판(100)의 제 1 면(101a)에 인접하게 형성될 수 있다. 웰 불순물층(120)에서 제 1 도전형 불순물들의 농도는 반도체 기판(100)에서 제 1 도전형 불순물들의 농도보다 클 수 있다.
웰 불순물층(120) 내에 활성 영역들을 정의하는 소자 분리막(105)이 제공될 수 있다. 일 예에서, 소자 분리막(105)의 하부면은 웰 불순물층(120) 내에 위치할 수 있다. 소자 분리막(105)은 기판(100)의 제 1 면(101a)을 패터닝하여 얕은 트렌치를 형성한 후, 얕은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다. 다른 실시예에 따르면, 소자 분리막(105)은 웰 불순물층(120)과 동일한 도전형을 갖는 불순물 영역일 수도 있으며, 이러한 경우, 소자 분리막(105) 내의 제 1 도전형의 불순물 농도는 웰 불순물층(120)의 제 1 도전형의 불순물 농도보다 클 수 있다.
웰 불순물층(120) 상에 증폭 트랜지스터(도 1a 및 도 1b의 AX), 리셋 트랜지스터((도 1a 및 도 1b의 RX), 및 선택 트랜지스터((도 1a 및 도 1b의 SX)가 제공될 수 있다. 다른 예에서, 웰 불순물층(120)은 생략될 수도 있다.
상세하게, 웰 불순물층(120) 상에 게이트 절연막을 개재하여, 선택 게이트 전극(SGE), 증폭 게이트 전극(AGE), 및 리셋 게이트 전극이 서로 이격되어 배치될 수 있다.
제 1 소오스/드레인 영역(121)이 선택 게이트 전극(SGE) 일측의 웰 불순물층(120) 내에 형성될 수 있으며, 제 2 소오스/드레인 영역(123)이 선택 게이트 전극(SGE)과 증폭 게이트 전극(AGE) 사이의 웰 불순물층(120) 내에 형성될 수 있다. 제 3 소오스/드레인 영역(125)이 증폭 게이트 전극(AGE) 타측의 웰 불순물층(120) 내에 형성될 수 있다.
실시예들에 따르면, 전하 저장 노드(FD)는 제 2 도전형의 플로팅 확산 영역(131) 및 전하 드레인 영역(135)과 이들 사이에 개재된 제 1 도전형의 배리어 불순물 영역(133)을 포함할 수 있다. 즉, 전하 저장 노드(FD)는 N/P/N 접합 구조를 가질 수 있다.
보다 상세하게, 플로팅 확산 영역(131; 즉, 전하 저장 영역)이 소자 분리막(105)에 의해 제 1 내지 제 3 소오스/드레인 영역들(121, 123, 125)과 이격되어 웰 불순물층(120) 내에 제공될 수 있다.
제 1 내지 제 3 소오스/드레인 영역들(121, 123, 125), 및 플로팅 확산 영역(131)은 웰 불순물층(120) 내에 제 2 도전형(예를 들어, n형) 불순물들을 이온주입하여 형성될 수 있다.
실시예들에 따르면, 배리어 불순물 영역(133)이 플로팅 확산 영역(131)과 접합되도록 웰 불순물층(120) 내에 제공될 수 있다. 배리어 불순물 영역은(133) 플로팅 확산 영역(131)과 반대인 제 1 도전형의 불순물들을 포함할 수 있다. 배리어 불순물 영역(133)에서 제 1 도전형의 불순물 농도는 플로팅 확산 영역(131)에서 제 2 도전형의 불순물 농도보다 작을 수 있다.
배리어 불순물 영역(133)은 도 2a에 도시된 바와 같이, 플로팅 확산 영역(131)의 일부와 접합될 수 있다. 이와 달리, 배리어 불순물 영역(133)은, 도 2b에 도시된 바와 같이, 플로팅 확산 영역(131)을 둘러싸도록 웰 불순물층(120) 내에 형성될 수 있다.
실시예들에서, 배리어 불순물 영역(133)은 플로팅 확산 영역(131)과 전하 드레인 영역(135) 사이에 포텐셜 배리어(potential barrier)를 제공할 수 있다. 또한, 배리어 불순물 영역(133)과 플로팅 확산 영역(131) 사이에 공핍(depletion) 영역이 형성될 수 있다.
전하 드레인 영역(135)이 배리어 불순물 영역(133)과 접합되도록 웰 불순물층(120) 내에 제공될 수 있으며, 픽업 불순물 영역(137)과 배리어 불순물 영역(133)을 연결할 수 있다. 전하 드레인 영역(135)은 제 2 도전형의 불순물들을 포함할 수 있으며, 전하 드레인 영역(135)에서 제 2 도전형의 불순물 농도는 플로팅 확산 영역(131)에서 제 2 도전형의 불순물 농도보다 작을 수 있다.
픽업 불순물 영역(137)이 소자 분리막(105)에 의해 플로팅 확산 영역(131) 및 배리어 불순물 영역(133)과 이격되어 전하 드레인 영역(135) 내에 제공될 수 있다. 픽업 불순물 영역(137)은 플로팅 확산 영역(131)과 동일한 제 2 도전형의 불순물들을 포함할 수 있다. 픽업 불순물 영역(137)에서 제 2 도전형의 불순물 농도는 전하 드레인 영역(135)에서보다 높을 수 있다.
실시예들에 따르면, 관통 전극(141)이 반도체 기판(100)의 제 1 면(101a)에서 제 2 면(101b)으로 수직적으로 연장될 수 있으며, 도전 물질을 포함할 수 있다. 관통 전극(141)(120)은 n형 또는 p형으로 도핑된 폴리 실리콘 또는 금속 물질을 포함할 수 있다. 관통 전극(141)은 반도체 기판(100)의 제 1 면(101a)과 실질적으로 공면을 이루는 상면 및 반도체 기판(100)의 제 2 면(101b)과 실질적으로 공면을 이루는 하면을 가질 수 있다.
반도체 기판(100) 내에 관통 전극(141)을 둘러싸는 관통 절연 패턴(143)이 제공될 수 있다. 관통 절연 패턴(143)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
반도체 기판(100)의 제 1 면(101a) 상에 하부 절연막(211)이 배치될 수 있다. 하부 절연막(211)은 리드아웃 회로들을 구성하는 MOS 트랜지스터들의 게이트 전극들(SGE, AGE)을 덮을 수 있다. 하부 절연막(211)은 관통 전극(141)의 상면을 덮을 수 있다.
복수 개의 하부 콘택 플러그들(BCP)이 하부 절연막(211) 내에 제공될 수 있다. 하부 콘택 플러그들(BCP) 각각은 배리어 금속막 및 금속막을 포함할 수 있다. 배리어 금속막은 예를 들어, 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물과 같은 금속 질화막으로 형성될 수 있다. 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 형성될 수 있다. 나아가, 일 실시예에 따르면, 하부 콘택 플러그들(BCP)과 불순물 영역들 사이에 실리사이드막이 형성될 수 있다.
하부 절연막(211) 상에 연결 배선(ICL) 및 배선(CL)이 제공될 수 있다. 플로팅 확산 영역(131)은 연결 배선(ICL) 및 하부 콘택 플러그들(BCP)을 통해 증폭 게이트 전극(AGE) 및 리셋 트랜지스터(RX)의 드레인과 전기적으로 연결될 수 있다. 또한, 플로팅 확산 영역(131)은 연결 배선(ICL) 및 하부 콘택 플러그들을 통해 관통 전극(141)과 전기적으로 연결될 수 있다.
제 1 배선(CL)이 하부 콘택 플러그(BCP)를 통해 픽업 불순물 영역(137)에 전기적으로 연결될 수 있다. 제 1 배선(CL)은 픽업 불순물 영역(137)에 소정의 바이어스 전압을 인가하는 바이어스 회로(10)와 연결될 수 있다.
실시예들에 따르면, 광전 변환 소자(OPD)는 반도체 기판(100)의 제 2 면(101b) 상에 제공된 버퍼 절연막(221) 상에 제공될 수 있다. 광전 변환 소자(OPD)는 상부 콘택 플러그, 관통 전극(141), 하부 콘택 플러그들, 및 연결 배선(ICL)을 통해 플로팅 확산 영역(131)에 전기적으로 연결될 수 있다.
상세하게, 광전 변환 소자(OPD)는 하부 전극(BE), 상부 전극(TE), 및 하부 및 상부 전극들(BE, TE) 사이에 배치된 유기 광전 변환층(OPL)을 포함할 수 있다.
유기 광전 변환층(OPL)은 전자 공여 유기 물질(electron donating organic material)과 전자 수용 유기 물질(electron accepting organic material)이 서로 혼합된 유기 물질을 포함할 수 있다. 즉, 유기 광전 변환층(OPL)은 전자 공여 물질인 n-형 유기 물질과 전자 수용 물질인 p-형 유기물질이 서로 혼합된 유기 물질로 구현될 수 있다. 이에 따라, 유기 광전 변환층(OPL)은 벌크 이종 접합형(bulk hetero junction type)의 p-n 접합구조를 이룰 수 있다. 유기 광전 변환층(OPL)은 특정 파장 대역의 광만을 선택적으로 흡수하여 광전 변환을 일으킬 수 있으며, 실시예에 따라 청색 픽셀, 녹색 픽셀, 및 적색 픽셀의 각각에 적용될 수 있다.
예를 들면, 유기 광전 변환층(OPL)은 청색 파장대역의 광전 변환을 일으키는 유기 물질로 Coumarin30:C60/Tris(8-hydroxyquinolinato)aluminium(Alq3)의 혼합물을 포함할 수 있고, 녹색 파장대역의 광전 변환을 일으키는 유기 물질로 boronsubphthalocyanine chloride(SubPc), N,-N dimethyl quinacridone(DMQA) dibutylsubstituteddicyanovinyl-terthiophene (DCV3T)등의 혼합물을 포함할 수 있다. 또한, 유기 광전 변환층(OPL)은 적색 파장대역의 광전 변환을 일으키는 유기 물질로 zinc phthalocyanine(ZnPc)/titanyl-oxophthalocyanine(TiOPc)/Alq3의 혼합물을 포함할 수 있다.
하부 및 상부 전극들(BE, TE)은 투명 도전성 산화물로 형성될 수 있다. 예를 들어, 하부 및 상부 전극들(BE, TE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2 또는 FTO(fluorine-doped tin oxide)을 포함하는 그룹에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
상부 전극(TE) 상에 상부 절연막(223)이 배치될 수 있으며, 상부 절연막(223) 상에 마이크로 렌즈(ML)가 배치될 수 있다. 마이크로 렌즈(ML)는 볼록한 형태를 가지며 소정의 곡률 반경을 가질 수 있다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 이미지 센서의 전위 도면들(potential diagram)이다.
도 3a는 도 1a에 도시된 단위 픽셀에서 전하 저장 노드의 전위 레벨을 도시한다. 도 3b는 도 1b에 도시된 단위 픽셀에서 전하 저장 노드의 전위 레벨을 도시한다.
도 1a, 도 2a, 및 도 3a를 참조하면, 빛이 차단된 상태에서 리셋 신호가 활성화되어 리셋 트랜지스터(RX)가 턴 온될 수 있다. 이에 따라, 플로팅 확산 영역(131)에 리셋 전압(VBB; 예를 들어, 접지 전압 또는 음의 전압)이 인가되어 플로팅 확산 영역(131)에 저장된 전하들이 배출되어 플로팅 확산 영역(131)이 리셋(초기화)될 수 있다.
이후, 리셋 신호가 비활성화되어 리셋 트랜지스터(RX)가 턴-오프될 수 있으며, 외부로부터 빛이 유기 광전 변환층(OPL)으로 입사되어 유기 광전 변환층(OPL)에서 전자-정공 쌍이 생성될 수 있다. 이 때, 광전 변환 소자(OPD)의 상부 전극(TE)에 양의 전압이 인가되고, 하부 전극(BE)에 음의 전압이 인가될 수 있다. 이러한 조건에서, 전자들은 상부 전극(TE)으로 끌려가고, 정공들은 음의 전극을 통해 플로팅 확산 영역(131)으로 전달될 수 있다.
n+ 플로팅 확산 영역(131) 내에 전자들이 존재하므로, 광전 변환 소자(OPD)로부터 플로팅 확산 영역(131)으로 전달된 정공들은 n+ 플로팅 확산 영역(131) 내의 전자들과 재결합하여 소멸될 수 있다.
한편, 유기 광전 변환층(OPL)에 인가되는 전계가 없어질 때까지 정공들은 n+ 플로팅 확산 영역(131)에 저장될 수 있다. 즉, n+ 플로팅 확산 영역(131)의 전위는 포화 레벨(V2; 즉, 상부 전극(TE)에 인가되는 전위) 이상으로 상승할 수 있다.
실시예들에 따르면, n+ 플로팅 확산 영역(131)은 p- 배리어 불순물 영역(133)과 접합되어 있으므로, 광전하들에 의해 플로팅 확산 영역(131)의 전위가 증가함에 따라, 배리어 불순물 영역(133)(133)의 장벽 높이가 감소될 수 있다. 배리어 불순물 영역(133)의 장벽이 감소됨에 따라 소정의 바이어스 전압(예를 들어, 접지 전압 또는 음의 전압)이 인가되는 전하 드레인 영역(135)으로부터 전자들이 배리어 불순물 영역(133)을 넘어 플로팅 확산 영역(131)으로 제공될 수 있다. 전하 드레인 영역(135)에서 제공되는 전자들은 n+ 플로팅 확산 영역(131)에서 포화 레벨 이상으로 축적되는 정공들과 결합될 수 있다. 이에 따라, n+ 플로팅 확산 영역(131)의 전위가 포화 레벨 이상 상승하는 것을 방지할 수 있다. 따라서, 플로팅 확산 영역(131)을 리셋시키는 리셋 전압의 크기가 증가하는 것을 방지할 수 있다. 또한, 플로팅 확산 영역(131)의 전위가 상승하는 것을 억제할 수 있으므로, 유기 광전 변환층(OPL)에 걸리는 전계가 감소하여 유기 광전 변환층(OPL) 내에 정공들이 잔류하여 이미지 래그(lag) 현상이 발생하는 것을 방지할 수 있다.
도 1b, 도 2a, 및 도 3b를 참조하면, 리셋 트랜지스터(RX)가 턴 온될 때, 플로팅 확산 영역(131)에 리셋 전압(VDD; 예를 들어, 전원 전압 또는 양의 전압)이 인가되어 플로팅 확산 영역(131)에 저장된 전하들이 배출되어 플로팅 확산 영역(131)이 리셋(초기화)될 수 있다.
이후, 리셋 신호가 비활성화되어 리셋 트랜지스터(RX)가 턴-오프될 수 있으며, 외부로부터 빛이 유기 광전 변환층(OPL)으로 입사되어 유기 광전 변환층(OPL)에서 전자-정공 쌍이 생성될 수 있다. 이 때, 광전 변환 소자(OPD)의 상부 전극(TE)에 음의 전압이 인가되고, 하부 전극(BE)에 양의 전압이 인가될 수 있다. 이러한 조건에서, 정공들은 상부 전극(TE)으로 끌려가고, 전자들은 음의 전극을 통해 플로팅 확산 영역(131)으로 전달될 수 있다. 이 때, n+ 플로팅 확산 영역(131)의 저장 용량(capacity) 이상의 전자들이 광전 변환 소자(OPD)로부터 n+ 플로팅 확산 영역(131)에 전달될 수 있다. 이러한 경우, 과잉 전자들은 배리어 불순물 영역(133)의 전위 장벽을 넘어 전하 드레인 영역(135)을 통해 소정의 바이어스 전압(예를 들어, 양의 전압 또는 전원 전압)이 인가되는 픽업 불순물 영역(137)으로 배출될 수 있다.
도 4는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 4를 참조하면, 이미지 센서의 단위 픽셀들(Px) 각각은 제 1 서브 픽셀 및 제 2 서브 픽셀을 포함할 수 있으며, 적어도 2개의 광전 변환 소자들이 적층된 구조를 가질 수 있다.
상세하게, 제 1 서브 픽셀은 제 1 또는 제 2 광전 변환부(PD1, PD2) 및 제 1 리드아웃 회로를 포함할 수 있다. 제 2 서브 픽셀은 유기 광전 변환부(OPD) 및 제 2 리드아웃 회로를 포함할 수 있다. 제 1 리드아웃 회로는 제 1 광전 변환부(PD1)에서 생성된 제 1 광전하들 또는 제 2 광전 변환부(PD2)에서 생성된 제 2 광전하들을 센싱하여 제 1 또는 제 2 픽셀 신호(S1/S2)를 출력할 수 있다. 제 2 리드아웃 회로는 유기 광전 변환부(OPD)에서 생성된 제 3 광전하들을 센싱하여 제 3 픽셀 신호(S3)를 출력할 수 있다.
실시예들에 따르면, 유기 광전 변환부(OPD)는 제 1 또는 제 2 광전 변환부(PD1, PD2) 상에 적층될 수 있다. 다시 말해, 유기 광전 변환부(OPD)는, 평면적 관점에서, 제 1 또는 제 2 광전 변환부(PD1, PD2)와 중첩될 수 있다.
제 1 및 제 2 광전 변환부들(PD1, PD2)은 서로 지그재그 형태로 배치될 수 있다. 제 1 광전 변환부(PD1)와 유기 광전 변환부(OPD) 사이에 제 1 컬러 필터(CF1)가 제공될 수 있으며, 제 2 광전 변환부(PD2)와 유기 광전 변환부(OPD) 사이에 제 2 컬러 필터(CF2)가 제공될 수 있다.
제 1 및 제 2 광전 변환부들(PD1, PD2) 및 유기 광전 변환부(OPD) 각각으로 파장 대역이 서로 다른 광선들이 입사될 수 있으며, 제 1 및 제 2 광전 변환부들(PD1, PD2) 및 유기 광전 변환부(OPD)는 입사광에 비례하여 광전하들을 생성할 수 있다.
실시예들에서, 제 1 광전 변환부(PD1)는 입사광의 제 1 파장 대역의 입사광에 대응하는 제 1 광전하들을 생성할 수 있다. 제 2 광전 변환부(PD2)는 입사광의 제 2 파장 대역의 입사광에 대응하는 제 2 광전하들을 생성할 수 있다. 유기 광전 변환부(OPD)는 입사광의 제 3 파장 대역의 입사광에 대응하는 제 3 광전하들을 생성할 수 있다.
제 1 광전 변환부(PD1)에 제 1 파장 대역의 광선(L1)이 입사될 수 있으며, 제 2 광전 변환부(PD2)에 제 2 파장 대역의 광선(L2)이 입사될 수 있다. 그리고, 유기 광전 변환부(OPD)에 제 3 파장 대역의 광선(L3)이 입사될 수 있다. 여기서, 제 1 파장 대역은 제 3 파장대역보다 길고, 제 2 파장 대력은 제 3 파장 대역보다 짧을 수 있다. 예를 들어, 예를 들어, 제 1 광전 변환부(PD1)는 적색 광에 대응하여 광전하들을 생성할 수 있다. 제 2 광전 변환부(PD2)는 청색 광에 대응하여 광전하들을 생성할 수 있다. 유기 광전 변환부(OPD)는 녹색 광에 대응하여 광전하들을 생성할 수 있다. 즉, 적색 광은 제 1 컬러 필터(CF1)를 통과하여 제 1 광전 변환부(PD1)로 입사될 수 있으며, 청색 광은 제 2 컬러 필터(CF2)를 통과하여 제 2 광전 변환부(PD2)로 입사될 수 있다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도들이다.
도 5a 및 도 5b를 참조하면, 단위 픽셀은 제 1 서브 픽셀(SP1) 및 제 2 서브 픽셀(SP2)을 포함할 수 있다.
제 1 서브 픽셀(SP1)은 제 1 및 제 2 광전 변환 소자들(PD1, PD2), 제 1 및 제 2 트랜스퍼 트랜지스터들(TX1, TX2), 및 제 1 리드아웃 회로를 포함할 수 있다. 제 2 서브 픽셀은 유기 광전 변환 소자(OPD) (PD3), 및 유기 광전 변환 소자(OPD) (PD3)와 연결되는 제 2 리드아웃 회로를 포함할 수 있다.
제 1 서브 픽셀(SP1)은 제 1 출력 라인(VOUT1)으로 제 1 또는 제 2 픽셀 신호를 출력할 수 있다. 제 2 서브 픽셀(SP2)은 제 2 출력 라인(VOUT2)으로 제 3 픽셀 신호를 출력할 수 있다.
도 5a에 도시된 실시예에 따르면, 제 1 서브 픽셀(SP1)의 제 1 및 제 2 트랜스퍼 트랜지스터들(TX1, TX2)이 제 1 전하 저장 노드(FD1) 및 제 1 리드아웃 회로를 공유할 수 있다. 여기서, 제 1 리드아웃 회로는 제 1 리셋 트랜지스터(RX1), 제 1 증폭 트랜지스터(AX1), 및 제 1 선택 트랜지스터(SX1)를 포함할 수 있다. 제 1 리드아웃 회로는 제 1 또는 제 2 광전 변환 소자(PD1, PD2)로부터 광전하들을 센싱 및 증폭하여 제 1 또는 제 2 픽셀 신호를 제 1 출력 라인으로 출력할 수 있다.
보다 상세하게, 제 1 및 제 2 광전 변환 소자들(PD1, PD2)은 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있다. 제 1 및 제 2 광전 변환 소자들(PD1, PD2)은 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 사용될 수 있다.
제 1 및 제 2 트랜스퍼 트랜지스터들(TX1, TX2)은 제 1 및 제 2 광전 변환 소자들(PD1, PD2)에 축적된 전하를 제 1 전하 저장 노드(FD1)으로 전송한다. 제 1 및 제 2 트랜스퍼 트랜지스터들(TX1, TX2)은 제 1 및 제 2 전하 전송 라인들(TG1, TG2)을 통해 제공되는 전하 전송 신호에 의해 제어될 수 있으며, 제 1 및 제 2 트랜스퍼 트랜지스터들(TX1, TX2)에 인가되는 전하 전송 신호에 신호에 따라, 제 1 및 제 2 광전 변화 소자들(PD1, PD2) 중 어느 하나에서 제 1 전하 저장 노드(FD1)로 전하들이 전송될 수 있다. 즉, 제 1 및 제 2 전하 전송 라인들(TG1, TG2)을 통해 전송되는 전하 전송 신호들은 서로 상보적일 수 있다.
제 1 전하 저장 노드(FD1)는 제 1 및 제 2 광전 변환 소자들(PD1, PD2)에서 생성된 전하를 전송 받아 누적적으로 저장할 수 있으며, 제 1 전하 저장 노드(FD1)에 축적된 광전하들의 양에 따라 제 1 증폭 트랜지스터(AX1)의 게이트 전극의 전위가 달라질 수 있다.
제 1 리셋 트랜지스터(RX1)는 제 1 전하 저장 노드(FD1)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 상세하게, 제 1 리셋 트랜지스터(RX1)의 게이트 전극은 제 1 리셋 신호가 제공되는 제 1 리셋 신호 라인(RG1)와 연결될 수 있다. 제 1 리셋 트랜지스터(RX1)의 드레인은 제 1 전하 저장 노드(FD1)와 연결되며, 제 1 리셋 트랜지스터(RX1)의 소오스는 전원 전압(VDD)에 연결될 수 있다. 제 1 리셋 신호에 의해 제 1 리셋 트랜지스터(RX1)가 턴 온되면, 제 1 리셋 트랜지스터(RX1)의 소오스와 연결된 전원 전압(VDD)이 제 1 전하 저장 노드(FD1)로 전달될 수 있다. 즉, 리셋 트랜지스터(RX)가 턴 온될 때, 제 1 전하 저장 노드(FD1)에 축적된 광전하들이 배출되어 제 1 전하 저장 노드(FD1)가 리셋될 수 있다.
제 1 증폭 트랜지스터(AX1)는 제 1 전하 저장 노드(FD1)에서의 전위 변화를 증폭하고 제 1 선택 트랜지스터(SX1)를 통해 증폭된 제 1 또는 제 2 픽셀 신호(S1/S2)를 제 1 출력 라인(VOUT1)으로 출력할 수 있다. 제 1 증폭 트랜지스터(AX1)는 게이트 전극으로 입력되는 광 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier)일 수 있다. 제 1 증폭 트랜지스터(AX1)의 게이트 전극은 제 1 전하 저장 노드(FD1)에 연결되며, 제 1 증폭 트랜지스터(AX1)의 드레인은 픽셀 전원 전압(VPIX)에 연결되고, 제 1 증폭 트랜지스터(AX1)의 소오스는 제 1 선택 트랜지스터(SX1)의 드레인과 연결될 수 있다.
제 1 선택 트랜지스터(SX1)는 행 단위로 읽어낼 제 1 서브 픽셀들(SP1)을 선택할 수 있다. 제 1 선택 트랜지스터(SX1)의 선택 게이트 전극은 제 1 선택 신호를 제공하는 제 1 선택 라인(SG1)에 연결될 수 있다. 제 1 선택 신호에 의해 제 1 선택 트랜지스터(SX1)가 턴 온될 때, 제 1 증폭 트랜지스터(AX1)의 소오스 단자에서 출력되는 제 1 또는 제 2 픽셀 신호를 제 1 출력 라인(VOUT1)으로 출력할 수 있다.
실시예들에서, 제 2 서브 픽셀(SP2)은 도 1a 및 도 1b를 참조하여 설명한 단위 픽셀과 실질적으로 동일한 구성을 가질 수 있다.
상세하게, 제 2 서브 픽셀(SP2)의 제 2 리드아웃 회로는 제 2 리셋 트랜지스터(RX2), 제 2 증폭 트랜지스터(AX2), 및 제 2 선택 트랜지스터(SX2)를 포함할 수 있다.
유기 광전 변환 소자(OPD)는 광전하들을 저장 및 검출하는 제 2 전하 저장 노드(FD2)에 연결될 수 있다. 유기 광전 변환 소자(OPD)는, 앞서 설명한 바와 같이, 입사광에 비례하여 광전하들(전자-정공 쌍들)을 생성하는 유기 광전 변환층을 포함할 수 있다.
제 2 리셋 트랜지스터(RX2)는 제 2 전하 저장 노드(FD2)에 축적된 광전하들을 주기적으로 리셋시킬 수 있다. 상세하게, 제 2 리셋 트랜지스터(RX2)의 게이트 전극은 제 2 리셋 신호가 제공되는 제 2 리셋 신호 라인(RG2)와 연결될 수 있다. 제 2 리셋 트랜지스터(RX2)의 드레인은 제 2 전하 저장 노드(FD2)와 연결되며, 제 2 리셋 트랜지스터(RX2)의 소오스는 리셋 전압(VDD 또는 VBB)에 연결될 수 있다. 제 2 리셋 신호에 의해 제 2 리셋 트랜지스터(RX2)가 턴 온되면, 리셋 전압(VDD 또는 VBB)이 제 2 전하 저장 노드(FD2)로 전달될 수 있다. 즉, 제 2 리셋 트랜지스터(RX2)가 턴 온될 때, 제 2 전하 저장 노드(FD2)에 축적된 광전하들이 배출되어 제 2 전하 저장 노드(FD2)가 리셋될 수 있다.
이에 더하여, 제 2 전하 저장 노드(FD2)는 소정의 바이어스 전압(또는 픽-업 전압)을 제공하는 바이어스 회로(10)와 연결될 수 있다.
제 2 증폭 트랜지스터(AX2)는 제 2 전하 저장 노드(FD2)에서의 전위 변화를 증폭하고, 제 2 선택 트랜지스터(SX2)를 통해 증폭된 제 3 픽셀 신호를 제 2 출력 라인(VOUT2)으로 출력할 수 있다. 제 2 증폭 트랜지스터(AX2)는 게이트 전극으로 입력되는 광 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 버퍼 증폭기일 수 있다. 제 2 증폭 트랜지스터(AX2)의 게이트 전극은 제 2 전하 저장 노드(FD2)에 연결되며, 제 2 증폭 트랜지스터(AX2)의 드레인에 전원 전압(VDDPIX)이 연결되고, 제 2 증폭 트랜지스터(AX2)의 소오스는 제 2 선택 트랜지스터(SX2)의 드레인과 연결될 수 있다.
제 2 선택 트랜지스터(SX2)는 행 단위로 읽어낼 제 2 서브 픽셀들(SP2)을 선택할 수 있다. 제 2 선택 트랜지스터(SX2)의 선택 게이트 전극은 제 2 선택 신호를 제공하는 제 2 선택 라인(SG2)에 연결될 수 있다. 제 2 선택 신호에 의해 제 2 선택 트랜지스터(SX2)가 턴 온될 때, 제 2 증폭 트랜지스터(AX2)의 소오스 단자에서 출력되는 제 3 픽셀 신호를 제 2 출력 라인(VOUT2)으로 출력할 수 있다.
도 5b에 도시된 실시예에 따르면, 단위 픽셀은 도 5a를 참조하여 설명한 것처럼, 제 1 및 제 2 서브 픽셀들(SP1, SP2)을 포함하며, 제 1 및 제 2 서브 픽셀들(SP1, SP2)은 하나의 선택 트랜지스터(SX)를 공유할 수 있다. 즉, 선택 트랜지스터(SX)가 제 1 및 제 2 증폭 트랜지스터들(AX1, AX2)의 드레인에 공통으로 연결될 수 있다.
제 1 서브 픽셀(SP1)에서 제 1 또는 제 2 픽셀 신호가 제 1 증폭 트랜지스터(AX1)의 소오스를 통해 제 1 출력 라인(VOUT1)으로 출력될 수 있다. 제 2 서브 픽셀(SP2)에서 제 3 픽셀 신호가 제 2 증폭 트랜지스터(AX2)의 소오스를 통해 제 2 출력 라인(VOUT2)으로 출력될 수 있다.
도 6은 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 7은 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 6의 I-I'선의 단면을 나타낸다.
도 6 및 도 7을 참조하면, 복수 개의 픽셀 영역들(PR)을 포함하는 제 1 도전형(예를 들어, p형)의 반도체 기판(100)이 제공될 수 있다. 픽셀 영역들(PR)은, 평면적 관점에서, x축 방향 및 y축 방향을 따라 매트릭스 형태로 배열될 수 있다.
실시예들에서, 제 1 도전형의 반도체 기판(100)은 p형 불순물들이 도핑된 실리콘 에피택셜층일 수 있다. 반도체 기판(100)은 서로 대향하는 제 1 면(101a; 또는 전면) 및 제 2 면(101b; 또는 후면)을 가질 수 있다.
실시예들에서, 제 1 및 제 2 광전 변환 소자들(PD1, PD2)은 반도체 기판(100) 내에 형성될 수 있으며, 제 1 및 제 2 리드아웃 회로들은 반도체 기판(100)의 제 1 면(101a) 상에 집적된 MOS 트랜지스터들을 포함할 수 있다. 유기 광전 변환 소자(OPD)는 반도체 기판(100)의 제 2 면(101b) 상에 제공된 제 1 상부 절연막(223) 상에 제공될 수 있다. 즉, 유기 광전 변환 소자(OPD) 는 제 1 및 제 2 광전 변환 소자들(도 4의 PD1, PD2 참조) 상에 적층될 수 있다. 실시예들에서, 제 1 및 제 2 광전 변환 소자들(도 4의 PD1, PD2 참조)은 반도체 기판(100) 내에 형성되는 포토다이오드일 수 있으며, 유기 광전 변환 소자(OPD) 는 상하부 전극들(BE, TE, OPL) 및 이들 상이의 유기 광전 변환층(OPL)을 포함할 수 있다.
보다 상세하게, 픽셀 영역들(PR)을 정의하는 제 1 소자 분리막(103)이 반도체 기판(100) 내에 형성될 수 있다. 제 1 소자 분리막(103)은 반도체 기판(100)의 제 1 면(101a)에서 제 2 면(101b)으로 수직적으로 연장될 수 있다. 제 1 소자 분리막(103)은 x축 방향으로 연장되는 제 1 부분들 및 y축 방향으로 연장되는 제 2 부분들을 포함할 수 있다.
제 1 소자 분리막(103)은 반도체 기판(100; 예를 들어, 실리콘)보다 굴절률이 낮은 절연 물질로 형성될 수 있다. 예를 들어, 제 1 소자 분리막(103)은 실리콘 산화막, 실리콘 질화막, 언도우프트 폴리실리콘막, 공기(air) 또는 이들의 조합으로 이루어질 수 있다. 이러한 제 1 소자 분리막(103)은 반도체 기판(100)의 제 1 면(101a) 및/또는 제 2 면(101b)을 패터닝하여 깊은 트렌치를 형성한 후, 깊은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다.
각각의 픽셀 영역들(PR)의 반도체 기판(100) 내에 광전 변환 영역(110) 및 웰 불순물층(120)이 제공될 수 있다.
광전 변환 영역(110)은 입사광의 세기에 비례하여 광전하를 생성한다. 광전 변환 영역(110)은 반도체 기판(100)과 반대의 제 2 도전형을 갖는 불순물들을 반도체 기판(100) 내에 이온주입하여 형성될 수 있다. 제 1 도전형의 반도체 기판(100)과 제 2 도전형의 광전 변환 영역(110)의 접합(junction)에 의해 포토다이오드들이 형성될 수 있다. 일부 실시예들에 따르면, 광전 변환 영역(110)은 반도체 기판(100)의 제 1 면(101a)과 제 2 면(101b) 사이에 포텐셜 기울기를 가질 수 있도록 제 1 면(101a)에 인접한 영역과 제 2 면(101b)에 인접한 영역 간에 불순물 농도 차이를 가질 수 있다. 예를 들어, 광전 변환 영역(110)은 복수 개의 불순물 영역들이 적층된 형태로 형성될 수도 있다.
웰 불순물층(120)은 광전 변환 영역(110) 상에서 반도체 기판(100)의 제 1 면(101a)과 인접하며, 광전 변환 영역(110)과 반대의 도전형을 갖는 불순물이 도핑될 수 있다. 일 실시예에서, 광전 변환 영역(110)은 n형 불순물이 도핑될 수 있으며, 웰 불순물층(120)은 p형 불순물이 도핑될 수 있다.
제 2 소자 분리막(105)은 각각의 픽셀 영역(PR)에서 웰 불순물층(120)에 활성부들을 정의할 수 있다. 활성부들은 픽셀 영역들(PR) 각각에서 서로 이격되어 배치되며, 서로 다른 크기를 가질 수 있다.
제 2 소자 분리막(105)은 웰 불순물층(120) 내에 형성될 수 있다. 반도체 기판(100)의 제 1 면(101a)으로부터 제 2 소자 분리막(105)의 수직적 깊이는, 제 1 소자 분리막(103)의 수직적 깊이보다 작을 수 있다. 제 2 소자 분리막(105)의 하면은 웰 불순물층(120) 내에 위치할 수 있다. 일 예에서, 제 2 소자 분리막(105)은 반도체 기판(100)의 제 1 면(101a)을 패터닝하여 얕은 트렌치를 형성한 후, 얕은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다. 다른 예에 따르면, 제 2 소자 분리막(105)은 웰 불순물층(120)과 동일한 도전형을 갖는 불순물 영역일 수도 있다. 이러한 경우, 제 2 소자 분리막(105) 내의 불순물 농도는 웰 불순물층(120)의 불순물 농도보다 클 수 있다.
각각의 픽셀 영역들(PR)에서, 반도체 기판(100)의 제 1 면(101a) 상에 트랜스퍼 게이트 전극(TGE)이 배치되며, 트랜스퍼 게이트 전극(TGE) 일측의 웰 불순물층(120) 내에 제 1 플로팅 확산 영역(FD1)이 제공될 수 있다.
트랜스퍼 게이트 전극(TGE)은, 평면적 관점에서, 각 픽셀 영역들(PR)의 중심 부분에 위치할 수 있다. 트랜스퍼 게이트 전극(TGE)은 웰 불순물층(120) 내로 삽입된 하부 부분과, 하부 부분과 연결되며 기판(100)의 제 1 면(101a) 위로 돌출되는 상부 부분을 포함할 수 있다. 트랜스퍼 게이트 전극(TGE)은 웰 불순물층(120)의 일부를 관통할 수 있다. 트랜스퍼 게이트 전극(TGE)과 기판(100) 사이에는 게이트 절연막이 개재될 수 있다. 트랜스퍼 게이트 전극(TGE)은 웰 불순물층(120)의 일 부분에 트렌치를 형성하고, 트렌치 내에 게이트 절연막 및 게이트 도전막을 차례로 형성하여 형성될 수 있다.
나아가, 반도체 기판(100)의 제 1 면(101a) 상에 도 5a 및 도 5b를 참조하여 설명한 제 1 및 제 2 리드아웃 회로들이 트랜스퍼 게이트 전극(TGE)과 함께 제공될 수 있다.
제 1 플로팅 확산 영역(FD1)은 웰 불순물층(120)과 반대의 불순물을 이온 주입하여 형성될 수 있다. 예를 들어, 제 1 플로팅 확산 영역(FD1)은 n형 불순물 영역일 수 있다.
실시예들에 따르면, 제 2 플로팅 확산 영역(131) 및 픽업 불순물 영역(137)이 서로 이격되어 웰 불순물층(120) 내에 제공될 수 있다. 또한, 제 2 플로팅 확산 영역(131) 및 픽업 불순물 영역(137)은 제 2 소자 분리막(105)에 의해 제 1 플로팅 확산 영역(FD1)과 이격될 수 있다.
제 2 플로팅 확산 영역(131) 및 픽업 불순물 영역(137)은 제 1 플로팅 확산 영역(FD1)과 동일한 제 2 도전형의 불순물들을 포함할 수 있다. 일 예로, 제 1 및 제 2 플로팅 확산 영역들(FD1, 131) 및 픽업 불순물 영역(137)은 동시에 형성될 수 있다.
배리어 불순물 영역(133)이 웰 불순물층(120) 내에서 제 2 플로팅 확산 영역(131)과 접합되도록 제공될 수 있다. 일 예에서, 배리어 불순물 영역(133)은 픽업 불순물 영역(137)과 이격될 수 있다. 이와 달리, 배리어 불순물 영역(133)은 제 2 플로팅 확산 영역(131) 및 픽업 불순물 영역(137)과 접합될 수도 있다. 배리어 불순물 영역(133)은 제 2 플로팅 확산 영역(131)과 반대인 제 1 도전형의 불순물들을 포함할 수 있다. 배리어 불순물 영역(133)에서 제 1 도전형의 불순물 농도는 제 2 플로팅 확산 영역(131)에서 제 2 도전형의 불순물 농도보다 작을 수 있다.
전하 드레인 영역(135)이 웰 불순물층(120) 내에서 배리어 불순물 영역(133) 및 픽업 불순물 영역(137)과 접합되도록 제공될 수 있다. 전하 드레인 영역(135)은 제 2 도전형의 불순물들을 포함할 수 있으며, 전하 드레인 영역(135)에서 제 2 도전형의 불순물 농도는 제 2 플로팅 확산 영역(131)에서 제 2 도전형의 불순물 농도보다 작을 수 있다.
관통 전극들(141)이 반도체 기판(100) 내에 제공될 수 있다. 관통 전극들(141)은 도전 물질을 포함할 수 있다. 관통 전극들(141)은 n형 또는 p형으로 도핑된 폴리 실리콘 또는 금속 물질을 포함할 수 있다. 관통 전극들(141)은 평면적 관점에서, 픽셀 영역들(PR) 사이에 배치될 수 있으며, 제 1 소자 분리막(103)의 일부를 관통할 수 있다. 관통 전극들(141)의 폭은 반도체 기판(100)의 제 2 면(101b)에 인접할수록 감소할 수 있다.
반도체 기판(100) 내에 관통 전극(141)을 둘러싸는 관통 절연 패턴(143)이 제공될 수 있다. 관통 절연 패턴(143)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
제 1 하부 절연막(211)이 반도체 기판(100)의 제 1 면(101a) 상에 배치될 수 있으며, 제 1 하부 절연막(211)은 제 1 및 제 2 리드아웃 회로들을 구성하는 MOS 트랜지스터들 및 트랜스퍼 게이트 전극(TGE)을 덮을 수 있다.
제 1 하부 절연막(211) 내에 복수 개의 하부 콘택 플러그들(BCP1-BCP4)이 배치될 수 있다. 일 예에 따르면, 제 1 하부 콘택 플러그(BCP1)가 제 1 플로팅 확산 영역(FD1)에 접속될 수 있으며, 제 2 하부 콘택 플러그(BCP2)가 제 2 플로팅 확산 영역(131)에 접속될 수 있다. 제 3 하부 콘택 플러그(BCP3)는 관통 전극(141)에 접속될 수 있으며, 제 4 하부 콘택 플러그(BCP4)는 픽업 불순물 영역(137)에 접속될 수 있다.
제 1 하부 콘택 플러그(BCP1)는 제 1 배선(CL1)을 통해 제 1 리셋 트랜지스터(도 5a 및 도 5b의 RX1) 및 제 1 증폭 트랜지스터(도 5a 및 도 5b의 AX1)와 전기적으로 연결될 수 있다.
제 2 하부 콘택 플러그(BCP2)는 연결 배선(ICL)을 통해 제 3 하부 콘택 플러그(BCP3)와 연결될 수 있다. 즉, 관통 전극(141)은 제 2 및 제 3 하부 콘택 플러그들(BCP2, BCP3) 및 연결 배선(ICL)을 통해 제 2 플로팅 확산 영역(131)과 연결될 수 있다.
제 4 하부 콘택 플러그(BCP4)는 제 2 배선(CL2)을 통해 소정의 바이어스 전압을 제공하는 바이어스 회로(도 5a 및 도 5b의 10 참조)와 연결될 수 있다. 즉, 픽업 불순물 영역(137)에 소정의 바이어스 전압이 인가될 수 있다. 여기서, 바이어스 전압은, 도 1a, 및 도 3a를 참조하여 설명한 바와 같이, 제 2 플로팅 확산 영역(131)에 저장되는 전하들이 정공일 경우, 접지 전압, 또는 음의 전압일 수 있다. 이와 달리, 도 1b, 및 도 3b를 참조하여 설명한 바와 같이, 제 2 플로팅 확산 영역(131)에 저장되는 전하들이 전자일 경우, 바이어스 전압은 전원 전압 또는 양의 전압일 수 있다.
제 2 하부 절연막(213)이 제 1 하부 절연막(211) 상에서 제 1 및 제 2 배선들(CL1, CL2) 및 연결 배선(ICL)을 덮을 수 있다. 제 1 및 제 2 하부 절연막들(211, 213)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
반도체 기판(100)의 제 2 면(101b) 상에 버퍼 절연막(221)이 배치될 수 있다. 버퍼 절연막(221)은 반도체 기판(100)의 제 2 면(101b )에 존재하는 결함에 의해 생성된 전하들(즉, 전자 혹은 정공)이 광전 변환 영역들로 이동하는 것을 방지할 수 있다. 버퍼 절연막(221)은 알루미늄 산화물 및/또는 하프늄 산화물과 같은 금속 산화물을 포함할 수 있다.
버퍼 절연막(221) 상에서, 각 픽셀 영역들(PR)에 대응하여 컬러 필터들(CF1, CF2)이 배치될 수 있다. 컬러 필터들(CF1, CF2)은 제 1 컬러 필터들(CF1) 및 제 2 컬러 필터들(CF2)을 포함할 수 있다. 제 1 컬러 필터들(CF1)은 도 4를 참조하여 설명한 제 1 컬러 필터들(CF1)에 해당할 수 있고, 제2 컬러 필터들(CF2)은 도 4를 참조하여 설명한 제 2 컬러 필터들(CF2)에 해당할 수 있다.
제 1 상부 절연막(223)이 버퍼 절연막(221) 상에서 제 1 및 제 2 컬러 필터들(CF1, CF2)을 덮을 수 있다.
상부 콘택 플러그들(TCP)이 제 1 상부 절연막(223) 및 버퍼 절연막(221)을 관통하여 관통 전극들(141)에 각각 접속될 수 있다. 상부 콘택 플러그들(TCP) 각각은 배리어 금속막 및 금속막을 포함할 수 있다. 배리어 금속막은 예를 들어, 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물과 같은 금속 질화막으로 형성될 수 있다. 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 형성될 수 있다.
제 1 상부 절연막(223) 상에 하부 전극들(BE)이 배치될 수 있다. 하부 전극들(BE)은, 평면적 관점에서, 픽셀 영역들(PR)에 각각 대응하여 배치될 수 있으며, 서로 이격될 수 있다. 하부 전극들(BE) 각각은 상부 콘택 플러그(TCP), 관통 전극(141), 제 2 및 제 3 하부 콘택 플러그들(BCP2, BCP3), 및 연결 배선(ICL)을 통해 제 2 플로팅 확산 영역(131)과 전기적으로 연결될 수 있다.
하부 전극들(BE)은 투명한 도전 물질을 포함할 수 있다. 예를 들어, 하부 전극들(BE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2 또는 FTO(fluorine-doped tin oxide)을 포함하는 그룹에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
하부 전극들(BE) 상에 유기 광전 변환층(OPL)이 배치될 수 있다. 유기 광전 변환층(OPL)은 특정 파장 대역의 광선만을 선택적으로 흡수하여 광전 변환을 일으킬 수 있다. 유기 광전 변환층(OPL)은 p형 유기 반도체 물질 및 n형 유기 반도체 물질을 포함할 수 있으며, p형 유기 반도체 물질과 n형 유기 반도체 물질은 pn접합을 형성할 수 있다. 다른 실시예들에서, 유기 광전 변환층(OPL)은 양자점(quantum dot) 또는 칼코게나이드(chalcogenide)를 포함할 수 있다.
유기 광전 변환층(OPL) 상에 상부 전극(TE)이 제공될 수 있다. 상부 전극(TE)은 투명 도전 물질을 포함할 수 있으며, 픽셀 영역들(PR) 전체를 덮을 수 있다.
상부 전극(TE) 상에 제 2 상부 절연막(225)이 배치될 수 있으며, 제 2 상부 절연막(225) 상에 마이크로 렌즈들(ML)이 배치될 수 있다. 마이크로 렌즈들(ML)은 픽셀 영역들(PR) 각각에 대응하여 배치될 수 있으며, 입사되는 빛을 집광시킬 수 있도록 볼록한 형태를 가질 수 있다.
도 8은 본 발명의 실시예들에 따른 이미지 센서의 회로도이다. 설명의 간략함을 위해, 도 5a 및 도 5b를 참조하여 설명한 실시예들과 동일한 구성요소들은 동일한 참조 번호로 도시되며, 이에 대한 설명은 간략히 하거나 생략하기로 한다.
도 8을 참조하면, 이미지 센서의 단위 픽셀은 제 1 및 제 2 서브 픽셀들(SP1, SP2)을 포함할 수 있으며, 이 실시예에서, 제 1 서브 픽셀들(SP1)은 제 1 내지 제 4 광전 변환 소자들(PD1, PD2, PD3, PD4), 제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4), 및 제 1 리드아웃 회로를 포함할 수 있다.
제 1 내지 제 4 광전 변환 소자들(PD1, PD2, PD3, PD4)은 앞서 설명된 제 1 및 제 2 광전 변환 소자들(PD1, PD2)과 실질적으로 동일할 수 있다.
제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)은 제 1 전하 저장 노드(FD1)에 공통으로 연결될 수 있다. 제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)은 제 1 내지 제 4 전하 전송 라인들(TG1, TG2, TG3, TG4)을 통해 제공되는 전하 전송 신호에 의해 제어될 수 있으며, 제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)에 인가되는 신호에 따라, 제 1 내지 제 4 광전 변화 소자들(PD1, PD2, PD3, PD4) 중 어느 하나에서 제 1 전하 저장 노드(FD1)로 전하들이 전송될 수 있다.
도 8에 도시된 실시예에서, 제 2 서브 픽셀(SP2)은 도 5a를 참조하여 설명된 바와 같이, 유기 광전 변환 소자(OPD) 및 제 2 리드아웃 회로를 포함할 수 있다.
도 9는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 10은 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 9의 II-II'선의 단면을 나타낸다.
설명의 간략함을 위해, 도 6 및 도 7을 참조하여 설명한 실시예들과 동일한 구성요소들은 동일한 참조 번호로 도시되며, 이에 대한 설명은 간략히 하거나 생략하기로 한다.
도 9 및 도 10을 참조하면, 반도체 기판(100) 내에 제 1 내지 제 4 광전 변환 영역들(110a, 110b, 110c, 110d)이 형성될 수 있다. 제 1 내지 제 4 광전 변환 영역들(110a-110d)은, 평면적 관점에서, x축 방향 및 y축 방향을 따라 매트릭스 형태로 배열될 수 있다.
제 1 내지 제 4 광전 변환 영역들(110a-110d)은 제 2 도전형(예를 들어, n형)의 불순물들을 반도체 기판(100)에 이온주입하여 형성될 수 있다. 제 1 도전형의 반도체 기판(100)과 제 2 도전형의 제 1 내지 제 4 광전 변환 영역들(110a-110d)의 접합(junction)에 의해 포토다이오드들이 형성될 수 있다.
제 1 내지 제 4 광전 변환 영역들(110a-110d)은 제 1 소자 분리막(103)에 의해 서로 분리될 수 있다. 제 1 소자 분리막(103)은 각각의 제 1 내지 제 4 광전 변환 영역들(110a-110d)을 둘러쌀 수 있다. 다시 말해, x축 방향으로 인접하는 제 1 및 제 2 광전 변환 영역들(110a, 110b) 사이와 제 3 및 제 4 광전 변환 영역들(110c, 110d) 사이에 제 1 소자 분리막(103)이 형성되며, y축 방향으로 인접하는 제 1 및 제 3 광전 변환 영역들(110a, 110c) 사이와 제 2 및 제 4 광전 변환 영역들(110b, 110d) 사이에 제 1 소자 분리막(103)이 형성될 수 있다.
다른 예로, 제 1 소자 분리막(103)은 제 1 내지 제 4 광전 변환 영역들(110a-110d)과 반대의 도전형을 갖는 불순물들이 도핑된 불순물층일 수 있다. 이러한 제 1 소자 분리막(103)은 제 1 내지 제 4 광전 변환 영역들(110a-110d) 사이에 포텐셜 배리어(potential barrier)를 제공할 수 있다.
제 1 플로팅 확산 영역(FD1)이 웰 불순물층(120) 내에서 제 1 내지 제 4 광전 변환 영역들(110a-110d) 사이에 제공될 수 있다. 제 1 플로팅 확산 영역(FD1)은 반도체 기판(100) 내에 제 2 도전형의 불순물(예를 들어, n형)을 이온 주입하여 형성될 수 있다.
제 1 내지 제 4 전송 게이트 전극들(TGE1, TGE2, TGE3, TGE4)이 반도체 기판(100)의 제 1 면(101a) 상에 배치될 수 있다. 제 1 내지 제 4 전송 게이트 전극들(TGE1, TGE2, TGE3, TGE4)은 제 1 내지 제 4 광전 변환 영역들(110a-110d)과 제 1 플로팅 확산 영역(FD1) 사이에 각각 배치될 수 있다. 제 1 내지 제 4 전송 게이트 전극들(TGE1, TGE2, TGE3, TGE4)과 반도체 기판(100) 사이에 게이트 절연막들이 개재될 수 있다.
제 1 내지 제 4 전송 게이트 전극들(TGE1, TGE2, TGE3, TGE4)은 앞서 설명한 바와 같이, 웰 불순물층(120) 내로 삽입된 하부 부분과 반도체 기판(100)의 제 1 면(101a) 위로 돌출된 상부 부분을 포함할 수 있다.
반도체 기판(100)의 제 1 면(101a) 상에 제 1 하부 절연막(211)이 배치될 수 있으며, 제 1 하부 콘택 플러그(BCP1)가 제 1 하부 절연막(211)을 관통하여 제 1 플로팅 확산 영역(FD1)에 연결될 수 있다.
앞서 설명한 바와 같이, 제 2 하부 콘택 플러그(BCP2)는 제 2 플로팅 확산 영역(131)에 접속될 수 있으며, 제 3 하부 콘택 플러그(BCP3)는 관통 전극(141)에 접속될 수 있다. 연결 배선(ICL)은 제 2 및 제 3 하부 콘택 플러그들(BCP2, BCP3)을 연결할 수 있다.
나아가, 앞서 설명한 바와 같이, 반도체 기판(100)의 제 2 면(101b) 상에 컬러 필터들(CF1, CF2) 및 유기 광전 변환 소자(OPD)가 제공될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 광 전하들을 생성하는 광전 변환 소자;
    상기 광전 변환 소자에서 생성된 상기 광 전하들을 저장하는 전하 저장 노드; 및
    상기 광전 변환 소자와 상기 전하 저장 노드를 연결하는 배선 구조체를 포함하되,
    상기 전하 저장 노드는:
    제 1 도전형의 반도체 기판 내에 제공되는 제 2 도전형의 플로팅 확산 영역;
    상기 플로팅 확산 영역 상에 제공되는 상기 제 1 도전형의 배리어 불순물 영역; 및
    상기 배리어 불순물 영역 상에 제공되는 상기 제 2 도전형의 전하 드레인 영역을 포함하는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 전하 저장 노드는 상기 플로팅 확산 영역 및 상기 배리어 불순물 영역과 이격되어 상기 전하 드레인 영역 내에 제공된 상기 제 2 도전형의 픽업 불순물 영역을 더 포함하는 이미지 센서.
  3. 제 2 항에 있어서,
    상기 픽업 불순물 영역에 연결되며 바이어스 전압을 제공하는 배선을 더 포함하는 이미지 센서.
  4. 제 1 항에 있어서,
    상기 배리어 불순물 영역에서 상기 제 1 도전형 불순물들의 농도는 상기 플로팅 확산 영역에서 상기 제 2 도전형 불순물들의 농도보다 낮은 이미지 센서.
  5. 제 1 항에 있어서,
    상기 전하 드레인 영역에서 상기 제 2 도전형 불순물들의 농도는 상기 플로팅 확산 영역에서 상기 제 2 도전형 불순물들의 농도보다 낮은 이미지 센서.
  6. 제 1 항에 있어서,
    상기 플로팅 확산 영역에 전기적으로 연결되는 리셋 트랜지스터를 더 포함하는 이미지 센서.
  7. 제 1 항에 있어서,
    상기 플로팅 확산 영역과 전기적으로 연결되는 게이트 전극을 포함하는 증폭 트랜지스터를 더 포함하는 이미지 센서.
  8. 제 1 항에 있어서,
    상기 배선 구조체는:
    상기 반도체 기판을 관통하여 상기 광전 변환 소자의 제 1 단자에 접속되는 관통 전극;
    상기 반도체 기판의 제 1 면 상에 제공된 하부 절연막;
    상기 하부 절연막을 관통하여 상기 플로팅 확산 영역에 접속되는 제 1 하부 플러그;
    상기 하부 절연막을 관통하여, 상기 관통 전극에 접속되는 제 2 하부 플러그; 및
    상기 제 1 및 제 2 하부 플러그들을 연결하는 연결 배선을 포함하는 이미지 센서.
  9. 제 1 항에 있어서,
    상기 광전 변환 소자는 하부 전극, 상부 전극, 및 상기 하부 및 상부 전극들 사이에 개재된 유기 광전 변환층을 포함하는 이미지 센서.
  10. 제 1 도전형의 반도체 기판 내에 제공되는 제 2 도전형의 플로팅 확산 영역;
    상기 반도체 기판 내에서 상기 플로팅 확산 영역과 이격되어 배치된 상기 제 2 도전형을 갖는 전하 드레인 영역;
    상기 반도체 기판 내에서 상기 플로팅 확산 영역과 및 상기 전하 드레인 영역 사이에 제공된 상기 제 1 도전형의 배리어 불순물 영역;
    상기 반도체 기판 상에 배치되는 상부 절연막;
    상기 상부 절연막 상에 제공되며, 하부 및 상부 전극들 및 이들 사이의 유기 광전 변환층을 포함하는 유기 광전 변환 소자; 및
    상기 플로팅 확산 영역과 상기 유기 광전 변환 소자의 상기 하부 전극을 연결하는 제 1 배선 구조체를 포함하는 이미지 센서.
  11. 제 10 항에 있어서,
    상기 배리어 불순물 영역에서 상기 제 1 도전형 불순물들의 농도는 상기 플로팅 확산 영역에서 상기 제 2 도전형 불순물들의 농도보다 낮은 이미지 센서.
  12. 제 10 항에 있어서,
    상기 전하 드레인 영역 내에 제공되며, 상기 플로팅 확산 영역 및 상기 배리어 불순물 영역과 이격되는 상기 제 2 도전형의 픽업 불순물 영역을 더 포함하는 이미지 센서.
  13. 제 12 항에 있어서,
    상기 픽업 불순물 영역에 바이어스 전압을 제공하는 제 2 배선 구조체를 더 포함하는 이미지 센서.
  14. 제 10 항에 있어서,
    상기 플로팅 확산 영역에 전기적으로 연결되는 리셋 트랜지스터를 더 포함하는 이미지 센서.
  15. 제 10 항에 있어서,
    상기 플로팅 확산 영역과 전기적으로 연결되는 게이트 전극을 포함하는 증폭 트랜지스터를 더 포함하는 이미지 센서.
  16. 제 10 항에 있어서,
    상기 제 1 배선 구조체는:
    상기 반도체 기판을 관통하는 관통 전극;
    상기 관통 전극과 상기 하부 전극을 연결하는 상부 콘택 플러그;
    상기 관통 전극 및 상기 플로팅 확산 영역에 각각 접속되는 하부 콘택 플러그들; 및
    상기 하부 콘택 플러그들을 연결하는 연결 배선을 포함하는 이미지 센서.
  17. 제 10 항에 있어서,
    상기 반도체 기판 내에 제공되며, 상기 제 2 도전형의 불순물들을 포함하는 광전 변환 영역을 더 포함하되,
    상기 광전 변환 영역은, 평면적 관점에서, 상기 유기 광전 변환 소자와 중첩되는 이미지 센서.
  18. 제 1 도전형의 반도체 기판;
    상기 반도체 기판 상에 배치된 유기 광전 변환 소자;
    상기 반도체 기판 내에 제공되며, 제 2 도전형의 제 1 및 제 2 불순물 영역들, 상기 제 1 및 제 2 불순물 영역들 사이에 제공되는 상기 제 1 도전형의 제 3 불순물 영역을 포함하는 제 1 전하 저장 노드;
    상기 유기 광전 변환 소자와 상기 제 1 전하 저장 노드의 상기 제 1 불순물 영역을 연결하는 제 1 배선 구조체;
    상기 반도체 기판 내에 제공된 상기 제 2 도전형의 광전 변환 영역;
    상기 제 1 전하 저장 노드와 이격되어 상기 반도체 기판 내에 제공되며, 상기 제 2 도전형의 불순물들을 포함하는 제 2 전하 저장 노드; 및
    상기 반도체 기판 상에 제공되어 상기 광전 변환 영역에서 생성된 전하들을 상기 제 2 전하 저장 노드로 전달하는 트랜스퍼 트랜지스터를 포함하는 이미지 센서.
  19. 제 18 항에 있어서,
    상기 유기 광전 변환 소자는, 평면적 관점에서, 상기 광전 변환 영역과 중첩되는 이미지 센서.
  20. 제 18 항에 있어서,
    상기 유기 광전 변환 소자와 상기 반도체 기판의 일면 사이에 제공된 상부 절연막; 및
    상기 유기 광전 변환 소자와 상기 상부 절연막 사이에 제공되는 컬러 필터를 더 포함하는 이미지 센서.

KR1020170047540A 2017-04-12 2017-04-12 이미지 센서 KR102427832B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170047540A KR102427832B1 (ko) 2017-04-12 2017-04-12 이미지 센서
US15/787,846 US10468460B2 (en) 2017-04-12 2017-10-19 Image sensors
CN201810325115.6A CN108695353A (zh) 2017-04-12 2018-04-12 图像传感器
JP2018076598A JP7152872B2 (ja) 2017-04-12 2018-04-12 イメージセンサー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170047540A KR102427832B1 (ko) 2017-04-12 2017-04-12 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180115391A true KR20180115391A (ko) 2018-10-23
KR102427832B1 KR102427832B1 (ko) 2022-08-02

Family

ID=63790977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170047540A KR102427832B1 (ko) 2017-04-12 2017-04-12 이미지 센서

Country Status (4)

Country Link
US (1) US10468460B2 (ko)
JP (1) JP7152872B2 (ko)
KR (1) KR102427832B1 (ko)
CN (1) CN108695353A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200092044A (ko) * 2019-01-24 2020-08-03 삼성전자주식회사 이미지 센서
KR20210082337A (ko) * 2019-12-24 2021-07-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감광 픽셀, 이미지 센서, 및 그 제조 방법
US11335716B2 (en) 2019-12-24 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensing pixel, image sensor and method of fabricating the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019150981A1 (ja) * 2018-02-01 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102549400B1 (ko) * 2018-03-21 2023-06-30 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
US10797091B2 (en) * 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance
KR102625276B1 (ko) * 2018-10-10 2024-01-12 삼성전자주식회사 이미지 센서
KR102637626B1 (ko) * 2019-01-08 2024-02-20 삼성전자주식회사 이미지 센서
FR3093377B1 (fr) 2019-03-01 2021-02-26 Isorg Capteur d'images couleur et infrarouge
FR3093376B1 (fr) * 2019-03-01 2022-09-02 Isorg Capteur d'images couleur et infrarouge
US20220159208A1 (en) * 2019-03-28 2022-05-19 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
TW202118279A (zh) * 2019-09-06 2021-05-01 日商索尼股份有限公司 攝像元件及攝像裝置
KR20210046929A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 이미지 센서
JP7458746B2 (ja) * 2019-11-01 2024-04-01 キヤノン株式会社 光電変換装置、撮像システム及び移動体
US20220406849A1 (en) * 2019-11-22 2022-12-22 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device
JP2021141552A (ja) * 2020-03-09 2021-09-16 キヤノン株式会社 撮像素子、撮像装置、コンピュータプログラム及び記憶媒体
CN215680692U (zh) * 2020-04-30 2022-01-28 意法半导体(克洛尔2)公司 像素电路以及传感器
KR20210139089A (ko) * 2020-05-13 2021-11-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220019548A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 이미지 센서
WO2022143447A1 (zh) * 2020-12-31 2022-07-07 武汉市聚芯微电子有限责任公司 用于飞行时间图像传感器的传感单元及其解调方法
CN117043953A (zh) * 2021-04-12 2023-11-10 松下知识产权经营株式会社 摄像装置
KR20220149127A (ko) * 2021-04-30 2022-11-08 삼성전자주식회사 이미지 센서
KR20230097887A (ko) * 2021-12-24 2023-07-03 삼성전자주식회사 이미지 센서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049409A (ko) * 2005-11-08 2007-05-11 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP2010278086A (ja) * 2009-05-26 2010-12-09 Panasonic Corp 固体撮像装置
KR20150145934A (ko) * 2014-06-20 2015-12-31 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
JP2016219849A (ja) * 2011-08-08 2016-12-22 パナソニックＩｐマネジメント株式会社 固体撮像装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3659122B2 (ja) * 2000-03-22 2005-06-15 日本電気株式会社 電荷転送装置
US7423302B2 (en) * 2005-11-21 2008-09-09 Digital Imaging Systems Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
EP2190185B1 (en) 2007-09-05 2013-11-06 Tohoku University Solid-state image sensor
JP2011124946A (ja) * 2009-12-14 2011-06-23 Panasonic Corp 固体撮像素子およびこれを備えたカメラ
JP2011155248A (ja) * 2009-12-28 2011-08-11 Sony Corp 固体撮像装置とその製造方法並びにカメラ
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5513326B2 (ja) 2010-09-07 2014-06-04 キヤノン株式会社 撮像素子及び撮像装置
JP5664175B2 (ja) 2010-11-29 2015-02-04 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
JP2013089707A (ja) 2011-10-17 2013-05-13 Sony Corp 撮像素子、撮像装置、並びに、撮像装置および方法
KR102129147B1 (ko) * 2012-06-29 2020-07-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
JP6021762B2 (ja) 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP2016021520A (ja) 2014-07-15 2016-02-04 ソニー株式会社 半導体装置および電子機器
JP2016111425A (ja) 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049409A (ko) * 2005-11-08 2007-05-11 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP2010278086A (ja) * 2009-05-26 2010-12-09 Panasonic Corp 固体撮像装置
JP2016219849A (ja) * 2011-08-08 2016-12-22 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR20150145934A (ko) * 2014-06-20 2015-12-31 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200092044A (ko) * 2019-01-24 2020-08-03 삼성전자주식회사 이미지 센서
KR20210082337A (ko) * 2019-12-24 2021-07-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감광 픽셀, 이미지 센서, 및 그 제조 방법
US11335716B2 (en) 2019-12-24 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensing pixel, image sensor and method of fabricating the same

Also Published As

Publication number Publication date
KR102427832B1 (ko) 2022-08-02
US10468460B2 (en) 2019-11-05
JP7152872B2 (ja) 2022-10-13
CN108695353A (zh) 2018-10-23
US20180301509A1 (en) 2018-10-18
JP2018182327A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
KR102427832B1 (ko) 이미지 센서
CN107786822B (zh) 图像传感器
KR102363433B1 (ko) 이미지 센서
US11233087B2 (en) Image sensor
CN109728025B (zh) 图像传感器
US11804510B2 (en) Image sensor including active regions
KR20180081203A (ko) 이미지 센서
KR102541701B1 (ko) 씨모스 이미지 센서
KR102643624B1 (ko) 이미지 센서
KR20180080420A (ko) 이미지 센서
US20230299113A1 (en) Solid-state imaging device and electronic device
US10361239B2 (en) Image sensor
CN111463223A (zh) 图像传感器
US7910966B2 (en) Solid state imaging device including a semiconductor substrate on which a plurality of pixel cells have been formed
KR20110066330A (ko) 4ｔ 이미지 센서
US20220285414A1 (en) Image sensing device
US11843020B2 (en) Image sensor
US20210242270A1 (en) Image sensor including transistor including protruding channel electrode
KR20070071053A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20090084168A (ko) 이미지 센서 및 그 제조 방법
KR20230137146A (ko) 이미지 센서 및 이의 제조 방법
KR20070084920A (ko) 트랜지스터 영역으로 한정된 ｐ웰을 갖는 ｃｍｏｓ 이미지소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant