KR20180101252A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20180101252A
KR20180101252A KR1020180025184A KR20180025184A KR20180101252A KR 20180101252 A KR20180101252 A KR 20180101252A KR 1020180025184 A KR1020180025184 A KR 1020180025184A KR 20180025184 A KR20180025184 A KR 20180025184A KR 20180101252 A KR20180101252 A KR 20180101252A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
microbumps
micro bumps
micro
smooth surface
Prior art date
Application number
KR1020180025184A
Other languages
English (en)
Other versions
KR102121176B1 (ko
Inventor
마코토 오리카사
히데유키 세이케
유헤이 호리카와
히사유키 아베
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20180101252A publication Critical patent/KR20180101252A/ko
Application granted granted Critical
Publication of KR102121176B1 publication Critical patent/KR102121176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Abstract

반도체 패키지의 제조 방법은 기판과, 기판 위에 형성된 도전부와, 도전부에 형성된 마이크로 범프를 갖는 반도체 칩을 여러 장 적층시킨 반도체 패키지의 제조 방법으로서, 마이크로 범프에 평활면을 형성하는 평활면 형성 공정과, 하나의 반도체 칩의 마이크로 범프에, 다른 반도체 칩의 마이크로 범프를 포갬으로써, 반도체 칩을 3장 이상 적층하는 적층 공정과, 마이크로 범프를 가열하여 용융시킴으로써, 상기 마이크로 범프를 통하여 반도체 칩끼리를 접합하는 접합 공정을 구비하고, 적층 공정에서는 하나의 반도체 칩과 다른 반도체 칩 중, 적어도 한쪽의 마이크로 범프에 평활면이 형성되고, 한쪽의 마이크로 범프는 평활면에서 다른 한쪽의 마이크로 범프와 접촉한다.

Description

반도체 패키지의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 제조 방법에 관한 것이다.
종래, 반도체 패키지의 3차원 실장에 있어서는 와이어·본딩을 사용하여 반도체 칩과 반도체 칩, 또는 인터포저의 접속이 행하여지고 있었다. 이 와이어·본딩 대신에, 관통 전극과 범프를 통하여 반도체 칩끼리를 접속하는 3차원 실장 기술이 개발되어 있었다. 관통 전극은 표준적으로 짧은 접속선 길이(예를 들면 50㎛)가 되어, 전극 간을 잇는 범프도 미세한 것이 요구된다. 이러한 50㎛ 미만의 범프 피치에 대응한 기술은 마이크로 범프라고 불린다. 미국특허 제9136159호 명세서와 같이 반도체 칩과 반도체 칩을 관통 전극과 마이크로 범프로 접속함으로써, 반도체 칩간의 배선 길이를 극적으로 짧게 할 수 있다. 따라서, 미세화에 따라 증대하는 배선 지연 시간을 저감할 수 있다.
여기서, 반도체 칩과 반도체 칩의 적층은 플립 칩 실장에 의해 행하여진다. 그러나, 반도체 칩과 반도체 칩을 여러 장 적층하여 접합해 가면, 반도체 칩간의 위치 어긋남 등의 문제가 생긴다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 반도체 칩과 반도체 칩을 위치 정밀도 좋게 접합할 수 있는 반도체 패키지의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일측면에 따른 반도체 패키지의 제조 방법은 기판과, 기판 위에 형성된 도전부와, 도전부에 형성된 마이크로 범프를 갖는 반도체 칩을 여러 장 적층시킨 반도체 패키지의 제조 방법으로서, 마이크로 범프에 평활면을 형성하는 평활면 형성 공정과, 하나의 반도체 칩의 마이크로 범프에, 다른 반도체 칩의 마이크로 범프를 포갬으로써, 반도체 칩을 3장 이상 적층하는 적층 공정과, 마이크로 범프를 가열하여 용융시킴으로써, 상기 마이크로 범프를 통하여 반도체 칩끼리를 접합하는 접합 공정을 구비하고, 적층 공정에서는 하나의 반도체 칩과 다른 반도체 칩 중, 적어도 한쪽의 마이크로 범프에 평활면이 형성되고, 한쪽의 마이크로 범프는 평활면에서 다른 한쪽의 마이크로 범프와 접촉한다.
이 반도체 패키지의 제조 방법에 있어서, 적층 공정에서는 하나의 반도체 칩과 다른 반도체 칩 중, 적어도 한쪽의 마이크로 범프에 평활면이 형성되고, 한쪽의 마이크로 범프는 평활면에서 다른 한쪽의 마이크로 범프와 접촉한다. 이렇게, 평활면을 이용하여 서로의 마이크로 범프를 포갬으로써 하나의 반도체 칩과 다른 반도체 칩을 위치 정밀도 좋게 적층시킬 수 있다. 이로써, 3장 이상의 다수의 반도체 칩을 적층하는 경우에도, 서로의 반도체 칩 사이의 위치 정밀도가 좋은 상태로 적층할 수 있다. 이러한 상태로 접합 공정을 실행함으로써 반도체 칩과 반도체 칩을 위치 정밀도 좋게 접합할 수 있다.
적층 공정에서는 모든 반도체 칩에 대하여, 서로의 마이크로 범프가 접합되어 있지 않은 상태로 포개어져 있고, 접합 공정에서는 한번의 가열에 의해, 모든 마이크로 범프를 일괄로 용융시키고, 모든 반도체 칩을 일괄로 접합하여도 좋다. 이로써, 한번 마이크로 범프가 용융하여 접합된 접합부가 반복 가열되는 것을 방지할 수 있다. 따라서, 접합부의 강도가 저하되는 것을 방지할 수 있다.
하나의 반도체 칩의 마이크로 범프, 및 다른 반도체 칩의 마이크로 범프는 모두 Sn을 포함하고, 접합 공정에서는 환원 분위기 내에서 하나의 반도체 칩의 마이크로 범프, 및 다른 반도체 칩의 마이크로 범프를 용융시켜도 좋다. 이로써, 서로의 마이크로 범프의 표면에 형성되어 있던 산화막이 환원되어 제거된다. 또한, 서로의 마이크로 범프는 Sn을 포함하고 있기 때문에, 용융에 따라 서로 섞여서 일체화된다. 이에 따라, 액화된 마이크로 범프의 표면 장력의 작용에 의해, 하나의 반도체 칩과 다른 반도체 칩 사이의 위치 어긋남이 수정된다(셀프 얼라인먼트 효과).
평활면 형성 공정은 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프의 융점 이상의 온도로 가열하는 가열 공정을 구비하고, 가열 공정에서는 마이크로 범프 위에 압력 부여 부재를 올려도 좋다. 가열 공정에서는 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시켜 가열하고 있다. 이로써, 마이크로 범프의 표면에 형성된 산화막이 환원되어 제거된다. 또한, 가열 공정에서는 마이크로 범프의 융점 이상의 온도로 가열함으로써, 마이크로 범프가 용융하여 유동성을 가지게 된다. 여기서, 가열 공정에서는 마이크로 범프 위에 압력 부여 부재가 올려져 있다. 따라서, 마이크로 범프가 용융하여 유동성을 가짐에 따라, 압력 부여 부재의 압력에 의해 마이크로 범프가 찌부러지도록 변형된다. 상기 변형에 의해 마이크로 범프 내에 흐름이 발생하고, 보이드가 마이크로 범프 내를 유동한다. 이로써, 마이크로 범프 내를 유동한 보이드는 상기 마이크로 범프 내로부터 외부로 빠져 제거된다. 또한 용융한 마이크로 범프 중 압력 부여 부재로 눌려진 부분은 상기 압력 부여 부재의 형상에 따라 평활면으로서 형성된다.
본 발명에 의하면, 반도체 칩과 반도체 칩을 위치 정밀도 좋게 접합할 수 있는 반도체 패키지의 제조 방법을 제공할 수 있다.
도 1은 반도체 패키지의 일 실시형태를 도시한 개략적인 단면도이다.
도 2는 반도체 패키지의 제조 방법의 순서를 나타낸 흐름도이다.
도 3a 및 도 3b는 반도체 칩을 적층시키고 있는 모양을 도시한 개략적인 단면도이다.
도 4a는 반도체 칩을 적층시키고 있는 모양을 도시한 개략적인 단면도이며, 도 4b는 반도체 칩끼리를 접합한 모양을 도시한 개략적인 단면도이다.
도 5는 평활면 형성 공정을 실행하기 전의 마이크로 범프, 및 평활면 형성 공정을 실행한 후의 마이크로 범프를 도시한 개략적인 단면도이다.
도 6은 평활면 형성 공정(보이드 제거 공정)의 순서를 나타낸 흐름도이다.
도 7a 내지 도 7g는 평활면 형성 공정(보이드 제거 공정)의 순서를 도시한 개략적인 단면도이다.
도 8a 내지 도 8g는 변형예에 따른 평활면 형성 공정(보이드 제거 공정)의 순서를 도시한 개략적인 단면도이다.
도 9는 가열로 내의 온도와 압력의 프로파일을 나타낸 그래프이다.
도 10은 실시예 및 비교예의 시험 결과를 기재한 표이다.
이하, 도면을 참조하면서 본 발명의 일측면에 따른 반도체 패키지의 제조 방법의 적합한 실시형태에 대하여 상세하게 설명한다. 또한, 이하의 설명에서 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복되는 설명은 생략한다.
도 1은 반도체 패키지의 일 실시형태를 도시한 개략적인 단면도이다. 도 1에 도시된 바와 같이, 반도체 패키지(100)는 3장 이상(여기서는 3장)의 반도체 칩(1)을 적층시킴으로써 구성된 적층체(2)와, 납땜볼(3)을 통하여 적층체(2)와 전기적으로 접속된 유기 기판(4)과, 유기 기판(4) 위에 실장된 적층체(2)를 몰드 수지로 덮음으로써 형성된 몰드부(6)를 구비하고 있다. 또한, 몰드부(6)의 내부 공간은 적층체(2)의 반도체 칩(1) 사이를 메우도록 언더필(7)이 충전되어 있다. 본 실시형태에서는, 적층체(2)는 반도체 칩(1A), 반도체 칩(1B), 및 반도체 칩(1C)을 상하 방향으로 적층시킴으로써 구성되어 있다. 반도체 칩(1A)과 반도체 칩(1B)은 마이크로 범프를 용융시킴으로써 접합된 접합부(8)를 통하여 접합되어 있다. 반도체 칩(1C)과 반도체 칩(1B)은 마이크로 범프를 용융시킴으로써 접합된 접합부(8)를 통하여 접합되어 있다.
예를 들면, 도 4a에 도시된 바와 같이 접합 전의 반도체 칩(1)은 기판(11)과, 기판(11) 위에 형성된 도전부(12)와, 도전부(12)에 형성된 마이크로 범프(13)를 갖고 있다. 기판(11)은 예를 들면, 실리콘(Si) 칩 등의 반도체 칩, 실리콘(Si)인터포저 등에 의해 구성되어 있다. 또한, 반도체 칩(1A) 및 반도체 칩(1C)에는 한쪽의 주면에만 도전부(12)가 형성되어 있다. 반도체 칩(1B)에는 양쪽의 주면에 도전부(12)가 형성되어 있다. 또한, 반도체 칩(1B)의 양쪽의 주면에 형성된 도전부(12)는 기판(11)의 두께 방향으로 연장되는 스루홀 전극(19)을 통하여, 서로 접속되어 있다.
도전부(12)는 기판(11)의 주면 위에 여러개 형성되어 있다. 도전부(12)는 기판(11)의 주면 위에 소정의 피치로 배열되어 있다. 도전부(12)는 기판(11)의 주면 위에 형성된 전극 패드(14)와, 전극 패드(14)의 상면에 형성된 배리어 메탈층(16)을 구비하고 있다. 또한, 기판(11)의 주면 중, 도전부(12)가 형성되어 있지 않은 부분은 절연층(17)으로 덮어져 있다(도 5 참조). 배리어 메탈층(16)의 구성 재료로서는, 예를 들면 Ni 및 Ni 화합물(예를 들면 NiP) 등이 사용된다. 절연층(17)의 구성 재료로서는, 예를 들면 SiO, SiN, 폴리이미드 등이 사용된다.
마이크로 범프(13)는 도전부(12)의 배리어 메탈층(16) 위에 형성되어 있다. 마이크로 범프(13)는 Sn, Ag, Cu, Ag-Cu, Bi, In 등을 구성 재료로서 포함하고 있어도 좋고, 이들 중 어느 2 이상의 재료에 의한 합금이 사용되어도 좋다. 특히, 마이크로 범프(13)는 주성분으로서 Sn을 포함하여도 좋다. 마이크로 범프(13)는 예를 들면 도금법으로 형성되어도 좋다. 또는, 마이크로 범프(13)는 납땜 합금으로 이루어지는 미소(微小) 볼을 사용함으로써 형성되어도 좋고, 페이스트를 인쇄하여 형성되어도 좋다. 또한, 위에서 보았을 때의 직경이 50㎛ 미만인 범프를 마이크로 범프라고 칭한다.
도 5에 도시된 바와 같이, 마이크로 범프(13)는 기판(11)에 형성한 직후에는 구면을 갖는다. 이러한 마이크로 범프(13)에 대하여 소정의 처리가 시행됨으로써 마이크로 범프(13)에는 평활면(13a)이 형성된다. 평활면(13a)은 마이크로 범프(13)의 상단부에서, 수평 방향으로 넓어지는 평면에 의해 구성된다. 또한, 평활면(13a)을 형성하기 위한 처리 내용의 일례에 대해서는 후술한다. 마이크로 범프(13)의 높이, 즉 평활면(13a)과 도전부(12)의 상면 사이의 치수는 5 내지 50㎛의 범위에서 설정 가능하다.
다음에, 도 2 내지 도 9를 참조하여 본 실시형태에 따른 반도체 패키지(100)의 제조 방법에 대하여 설명한다.
도 2에 나타낸 바와 같이, 우선 기판(11)에 마이크로 범프(13)를 형성함으로써 반도체 칩(1)을 준비하는, 반도체 칩 준비 공정(스텝 S1)이 실행된다. 이로써, 반도체(1A, 1B, 1C)이 준비된다. 다만, 이 단계에서는 마이크로 범프(13)에 평활면(13a)은 형성되어 있지 않다.
다음에, 마이크로 범프(13)에 평활면(13a)을 형성하는 평활면 형성 공정(스텝 S2)이 실행된다. 또한, 평활면 형성 공정(S2)은 마이크로 범프(13)의 내부로부터 보이드(22)를 제거하는 보이드 제거 공정에도 해당한다.
여기서, 도 6을 참조하여 평활면 형성 공정(보이드 제거 공정; S2)의 상세한 내용에 대하여 설명한다.
도 6 및 도 7a에 도시된 바와 같이, 마이크로 범프(13)에 대하여 압력 부여 부재(21)를 설치하는 압력 부여 부재 설치 공정(스텝 S20)이 실행된다. 이렇게, 압력 부여 부재(21)가 올려진 상태로, 반도체 칩(1)은 가열로의 내부에 배치된다. 또한, 이후의 설명에서는 도 9에 나타낸 가열로 내의 온도와 압력의 프로파일을 적절히 참조하면서 설명한다. 또한, 도 9에서는 실선이 가열로 내의 온도를 나타내고, 파선이 가열로 내의 압력을 나타낸다.
마이크로 범프(13) 위에 올려지는 압력 부여 부재(21)의 구성 재료로서, 마이크로 범프(13)와 반응하지 않는 재료가 채용되는 것이 바람직하다. 예를 들면, 압력 부여 부재(21)의 구성 재료로서 Si, SiO2, SiN 등이 채용된다. 또한, 압력 부여 부재(21)의 주면 중, 마이크로 범프(13)와 접하는 주면(21a)은 평면으로서 구성되는 것이 바람직하다. 예를 들면, 주면(21a)에 돌기 등이 형성되어 있는 경우, 마이크로 범프(13)와 걸리기 때문에, 압력 부여 부재(21)를 제거할 때에 벗어나기 어려워지기 때문이다. 압력 부여 부재(21)가 마이크로 범프(13)에 부여하는 압력은 압력 부여 부재(21) 자신의 자중만으로 하는 것이 바람직하다. 구체적으로는, 압력은 마이크로 범프의 단면적당 0.0005㎍/㎛2 이상, 0.1㎍/㎛2 이하로 하는 것이 바람직하다. 예를 들면, 플립 칩 실장과 같은 수법으로 압력 부여 부재(21)에 의한 압력, 또는 높이를 제어하면, 고체에서 액체로 마이크로 범프(13)가 변화될 때(도 7b에서 도 7c로 변화될 때)에 압력 부여 부재(21)에 가해지는 압력이 저하되기 때문에, 압력 부여 부재(21)의 위치에 어긋남이 생긴다. 마이크로 범프(13)와 같이 작은 범프에 대하여는 약간의 어긋남으로 과잉으로 압력이 가해진다.
다음에, 반도체 칩(1)이 배치된 가열로의 공간을 감압하는 감압 공정(스텝 S21)이 실행된다. 감압 공정(S21)에서는 가열로 내를 진공 처리하여 감압 분위기로 한다. 가열로 내에 잔류하는 산소는 마이크로 범프(13)를 산화시키는 원인이 된다. 따라서, 가열로 내를 대기압 상태(1.01×10^5Pa에서 1×10^3Pa 이하, 특히 5Pa 이하)의 감압 상태까지 배기하는 것이 바람직하다. 이로써, 가열로 내의 압력이 저하된다(도 9의 그래프 P1 부분을 참조). 이러한 감압 분위기의 가열로 내에 불활성 가스를 도입한다. 이로써, 가열로 내의 압력이 상승한다(도 9의 그래프 P2 부분을 참조). 불활성 가스는 가열로 내를 마이크로 범프(13)의 용융 온도 이상 (융점 이상)의 온도 영역까지 상승시킬 때에, 마이크로 범프(13) 표면의 산화를 더 방지하면서, 마이크로 범프(13)의 용융을 실현하는 것이며, 가열로 내의 열 매체로서 기능시키는 것이다. 이러한 불활성 가스로서는, 예를 들면 질소(N2) 가스나 아르곤(Ar) 가스 등을 사용할 수 있다.
다음에, 가열로에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프(13)의 융점 이상의 온도로 가열하는 가열 공정(스텝 S22)이 실행된다. 가열 공정(S22)는 가열로 내에 불활성 가스를 도입한 후, 또는 불활성 가스의 도입과 거의 동시에 실행된다. 가열 공정(S22)에서는 소정의 승온 속도(예를 들면 35 내지 45℃/분)로 가열로 내를 승온하고, 불활성 가스가 도입된 상태의 가열로 내의 온도를 마이크로 범프(13)의 융점 이상의 온도 영역까지 상승시킨다. 예를 들면, 범프를 Sn-Ag-Cu 합금으로 구성한 경우, 융점은 합금의 조성에 따라 다르지만, 대략 220 내지 230℃이기 때문에, 그러한 온도 이상의 온도 영역까지 가열로 내의 온도를 상승시킨다.
환원성 가스의 도입은 산화막(23)의 환원 반응이 시작되는 온도의 전후에서 실시되는 것이 바람직하다. 가열로 내의 온도(도 9의 온도(T1))를 환원 반응이 시작되는 온도 이상으로 유지하면서 적당한 농도와 유량의 환원성 가스를 계속 공급한다. 이로써 마이크로 범프(13)의 표면에 존재하는 산화막(23)을 환원 제거할 수 있다. 환원성 가스로서, 예를 들면, 카복실산(포름산)이 적용된다. 카복실산의 예로서, 포름산, 아세트산, 아크릴산, 프로피온산 등의 저급 카복실산을 들 수 있다. 포름산을 환원 가스로서 사용할 경우, 가열로 내의 온도가 110℃ 정도가 되었을 때에 포름산을 도입하는 것이 바람직하다. 환원 반응이 시작되는 온도 이하에서 포름산을 도입하여도 반응은 진행되지 않고, 온도가 너무 높으면 표면의 산화막(23)을 남긴 채 마이크로 범프(13)가 가열되기 때문에, 보이드(22) 내부의 압력이 상승한다. 보이드(22)의 내부 압력이 과잉으로 오른 상태로 산화막(23)을 제거하면 보이드(22)의 압력이 단숨에 해방(解放)되어, 액화된 마이크로 범프(13)가 비산(飛散)할 가능성도 있다. 따라서, 환원 반응이 시작되는 온도(T1)에서 소정 시간 유지하고, 산화막(23)이 충분히 제거된 단계에서, 가열로의 온도를 마이크로 범프(13)의 융점 이상의 온도(T2)로 유지하여도 좋다(도 9 참조).
마이크로 범프(13)가 용융하고, 보이드(22)가 제거되고, 평활면(13a)이 형성되면, 가열로의 온도를 강온(降溫)하는 강온 공정(스텝 S23)이 실행된다. 구체적으로는, 마이크로 범프(13)의 용융 온도 이상의 온도(T2)로 유지된 가열로 내에서, 마이크로 범프(13)를 포름산에 소정 시간(예를 들면 0.5 내지 3분) 노출한 후, 가열로 내에 도입한 포름산을 진공 처리하여 배기한다. 가열로 내의 포름산을 배기한 후, 또는 포름산의 배기와 거의 동시에, 소정의 강온 속도(예를 들면 -5 내지 -40℃/분)로 가열로 내를 강온한다. 또한, 도 9에서는 가열로의 온도가 내려가기 전에 진공 처리하고 있다. 그러나, 가열로 내의 온도가, 용융한 범프가 어느 정도 고화(固化)하는 온도 영역까지 강온된 곳에서, 가열로 내에 질소 가스나 아르곤 가스 등의 불활성 가스를 도입하여 대기압까지 되돌려도 좋다.
상기한 바와 같은 가열 공정(S22) 및 강온 공정(S23)이 실행됨으로써 도 7b 내지 도 7g에 도시된 바와 같이, 마이크로 범프(13)에서 보이드(22)가 제거되는 동시에, 마이크로 범프(13)에 평활면(13a)이 형성된다. 즉, 환원성 가스의 분위기 내에서 가열이 행하여짐으로써, 마이크로 범프(13)의 표면에 형성되어 있던 산화막(23)이 환원되어 제거된다(도 7b 참조). 그리고, 마이크로 범프(13)의 융점 이상의 온도로 가열됨으로써 마이크로 범프(13)가 용융한다. 이로써, 압력 부여 부재(21)의 압력에 의해 마이크로 범프(13)가 찌부러지도록 변형된다. 이로써, 압력 부여 부재(21)의 주면(21a)의 형상에 따라, 마이크로 범프(13)에 평활면(13a)에 대응하는 형상이 형성된다(도 7c 내지 도 7f 참조). 또한, 용융한 마이크로 범프(13)가 압력 부여 부재(21)에 눌려 유동함으로써, 마이크로 범프(13) 내의 보이드(22)가 상승하여 외부로 빠진다(도 7c 내지 도 7f 참조). 가열로의 온도가 되돌아감으로써 마이크로 범프(13)가 냉각되어 경화한다. 이로써, 마이크로 범프(13)에 평활면(13a)이 형성된다(도 7g 참조).
도 2로 되돌아가서, 각 반도체 칩(1)에 대한 평활면 형성 공정(S2)이 완료된 후, 하나의 반도체 칩(1)의 마이크로 범프(13)에, 다른 반도체 칩(1)의 마이크로 범프(13)를 포갬으로써, 반도체 칩(1)을 3장 이상 적층하는 적층 공정(스텝 S3)이 실행된다. 본 실시형태에 있어서, 적층 공정(S3)에서는 하나의 반도체 칩(1)과 다른 반도체 칩(1)의 마이크로 범프(13)에 평활면(13a)이 형성되어 있다. 그리고, 한쪽의 반도체 칩(1)의 마이크로 범프(13)는 평활면(13a)에서 다른 한쪽의 마이크로 범프(13)와 접촉한다. 적층 공정(S3)에서는 모든 반도체 칩(1)에 대하여, 서로의 마이크로 범프(13)가 접합되어 있지 않은 상태로 포개져 있다.
구체적으로는, 도 3a 및 도 3b에 도시된 바와 같이, 가장 아래의 반도체 칩(1C)의 마이크로 범프(13)에, 반도체 칩(1B)의 마이크로 범프(13)가 포개진다. 이때, 반도체 칩(1C)의 마이크로 범프(13)의 평활면(13a) 위에, 반도체 칩(1B)의 마이크로 범프(13)의 평활면(13a)이 올려진다. 또한, 반도체 칩(1C)의 마이크로 범프(13)와, 반도체 칩(1B)의 마이크로 범프(13)는 서로 접합되어 있지 않고, 단지 접촉한 상태일 뿐이다.
다음에, 도 3b 및 도 4a에 도시된 바와 같이, 아래에서 두번째의 반도체 칩(1B)의 마이크로 범프(13)에, 가장 위의 반도체 칩(1C)의 마이크로 범프(13)가 포개진다. 이때, 반도체 칩(1B)의 마이크로 범프(13)의 평활면(13a) 위에, 반도체 칩(1C)의 마이크로 범프(13)의 평활면(13a)이 올려진다. 또한, 반도체 칩(1B)의 마이크로 범프(13)와, 반도체 칩(1C)의 마이크로 범프(13)는 서로 접합되어 있지 않고, 단지 접촉한 상태일 뿐이다.
적층 공정(S3)이 완료된 후, 마이크로 범프(13)를 가열하여 용융시킴으로써, 상기 마이크로 범프(13)를 통하여 반도체 칩(1)끼리를 접합하는 접합 공정(스텝 S4)이 실행된다. 접합 공정(S4)에서는 한번의 가열에 의해, 모든 마이크로 범프(13)를 일괄로 용융시키고, 모든 반도체 칩(1)을 일괄로 접합한다. 또한, 접합 공정(S4)에서는 환원 분위기 내에서 각 반도체 칩(1)의 마이크로 범프(13)를 용융시킨다.
구체적으로는, 도 4a에 도시된 바와 같이, 반도체 칩(1A, 1B, 1C)이 마이크로 범프(13)를 통하여 적층된 상태의 적층체를 가열로 내에 배치한다. 그리고, 가열로에서 상기 적층체를 가열함으로써, 적층체 내의 모든 마이크로 범프(13)가 용융하는 동시에, 서로 접촉하고 있던 마이크로 범프(13)가 일괄로 접합된다. 이로써, 도 4b에 도시된 바와 같이, 반도체 칩(1A, 1B, 1C)은 2개의 마이크로 범프(13)가 용융하여 서로 접합된 접합부(8)를 통하여 접합된다.
접합 공정(S4)이 완료된 후, 반도체 패키지(100)를 작성하는 반도체 패키지 작성 공정(스텝 S5)이 실행된다. 반도체 패키지 작성 공정(S5)에서는 접합 공정(S5)에서 얻어진 적층체(2)를 유기 기판(4)에 접속하는 동시에, 몰드부(6)로 적층체(2)를 덮는다. 이상으로써, 반도체 패키지(100)가 완성되고, 도 2에 나타낸 제조 방법이 종료한다.
다음에, 본 실시형태에 따른 반도체 패키지(100)의 제조 방법의 작용·효과에 대하여 설명한다.
반도체 패키지(100)의 제조 방법에 있어서, 가열 공정(S22)에서는, 반도체 칩(1)이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시켜 가열하고 있다. 이로써, 마이크로 범프(13)의 표면에 형성된 산화막(23)이 환원되어 제거된다. 또한, 마이크로 범프(13)의 융점 이상의 온도로 가열함으로써, 마이크로 범프(13)가 용융함으로써 유동성을 가지게 된다. 여기서, 가열 공정(S22)에서는 마이크로 범프(13) 위에 압력 부여 부재(21)가 올려져 있다. 따라서, 마이크로 범프(13)가 용융하여 유동성을 가짐에 따라, 압력 부여 부재(21)의 압력에 의해 마이크로 범프(13)가 찌부러지도록 변형된다. 상기 변형에 의해 마이크로 범프(13) 내에 흐름이 발생하고, 보이드(22)가 마이크로 범프(13) 내를 유동한다. 이로써, 마이크로 범프(13) 내를 유동한 보이드(22)는 상기 마이크로 범프(13) 내로부터 외부로 빠져 제거된다. 이상으로써, 마이크로 범프(13) 내의 보이드(22)를 용이하게 제거할 수 있다.
환원성 가스로서 카복실산을 적용하여도 좋다. 이로써, 마이크로 범프(13) 표면의 산화막(23)을 양호하게 제거할 수 있다.
압력 부여 부재(21)의 중량은 마이크로 범프(13)의 단면적당, 0.0005㎍/㎛2 이상, 0.1㎍/㎛2 이하라도 좋다. 이로써, 압력 부여 부재(21)는 마이크로 범프(13)에 보이드(22)를 제거하기 위한 적절한 압력을 부여할 수 있다.
반도체 패키지(100)의 제조 방법에 있어서, 적층 공정(S3)에서는 하나의 반도체 칩(1)과 다른 반도체 칩(1) 중, 적어도 한쪽의 마이크로 범프(13)에 평활면(13a)이 형성되고, 한쪽의 마이크로 범프(13)는 평활면(13a)에서 다른 한쪽의 마이크로 범프(13)와 접촉한다. 이렇게, 평활면(13a)을 이용하여 서로의 마이크로 범프(13)를 포갬으로써 하나의 반도체 칩(1)과 다른 반도체 칩(1)을 위치 정밀도 좋게 적층시킬 수 있다. 이로써, 3장 이상의 다수의 반도체 칩(1)을 적층하는 경우에도, 서로의 반도체 칩(1) 사이의 위치 정밀도가 좋은 상태로 적층할 수 있다. 이러한 상태로 접합 공정(S4)을 실행함으로써, 반도체 칩(1)과 반도체 칩(1)을 위치 정밀도 좋게 접합할 수 있다.
적층 공정(S3)에서는 모든 반도체 칩(1)에 대하여, 서로의 마이크로 범프(13)가 접합되어 있지 않은 상태로 포개져 있고, 접합 공정(S4)에서는 한번의 가열에 의해, 모든 마이크로 범프(13)를 일괄로 용융시키고, 모든 반도체 칩(1)을 일괄로 접합하여도 좋다. 이로써, 한번 마이크로 범프(13)가 용융하여 접합된 접합부(8)가 반복 가열되는 것을 방지할 수 있다. 따라서, 접합부(8)의 강도가 저하되는 것을 방지할 수 있다.
하나의 반도체 칩(1)의 마이크로 범프(13), 및 다른 반도체 칩(1)의 마이크로 범프(13)는 모두 Sn을 포함하고, 접합 공정(S4)에서는 환원 분위기 내에서 하나의 반도체 칩(1)의 마이크로 범프(13), 및 다른 반도체 칩(1)의 마이크로 범프(13)를 용융시켜도 좋다. 이로써, 서로의 마이크로 범프(13)의 표면에 형성되어 있던 산화막(23)이 환원되어 제거된다. 또한, 서로의 마이크로 범프(13)는 Sn을 포함하고 있기 때문에, 용융에 따라 서로 섞여서 일체화된다. 이에 따라, 액화된 마이크로 범프(13)의 표면 장력의 작용에 의해, 하나의 반도체 칩(1)과 다른 반도체 칩(1) 사이의 위치 어긋남이 수정된다(셀프 얼라인먼트 효과).
평활면 형성 공정(S2)은, 반도체 칩(1)이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프(13)의 융점 이상의 온도로 가열함으로써, 마이크로 범프(13)의 표면의 산화막(23)을 제거하는 가열 공정(S22)을 구비하고, 가열 공정(S22)에서는 마이크로 범프(13) 위에 압력 부여 부재(21)를 올려도 좋다. 가열 공정(S22)에서는, 반도체 칩(1)이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프(13)의 융점 이상의 온도로 가열함으로써, 마이크로 범프(13)의 표면의 산화막(23)을 제거하고 있다. 이로써, 마이크로 범프(13)의 표면에 형성된 산화막(23)이 환원되어 제거되는 동시에, 상기 마이크로 범프(13)가 용융함으로써 유동성을 가지게 된다. 여기서, 가열 공정(S22)에서는 마이크로 범프(13) 위에 압력 부여 부재(21)가 올려져 있다. 따라서, 마이크로 범프(13)가 용융하여 유동성을 가짐에 따라, 압력 부여 부재(21)의 압력에 의해 마이크로 범프(13)가 찌부러지도록 변형된다. 상기 변형에 의해 마이크로 범프(13) 내에 흐름이 발생하고, 보이드(22)가 마이크로 범프(13) 내를 유동한다. 이로써, 마이크로 범프(13) 내를 유동한 보이드(22)는 상기 마이크로 범프(13) 내로부터 외부로 빠져 제거된다. 또한 용융한 마이크로 범프(13) 중, 압력 부여 부재(21)로 눌린 부분은 상기 압력 부여 부재(21)의 형상에 따라 평활면(13a)으로서 형성된다.
본 발명은 상기한 실시형태에 한정되는 것은 아니다.
예를 들면, 도 8에 도시된 바와 같이, 기판(11) 위에 일정한 두께를 갖는 스페이서(26)를 배치하고, 압력 부여 부재(21)는 스페이서(26)와 접촉할 때까지 밀어 넣어져도 좋다. 이로써, 스페이서(26)로 압력 부여 부재(21)가 멈추기 때문에, 마이크로 범프(13)가 너무 찌부러지는 것을 방지할 수 있다. 예를 들면, 가열 전에, 마이크로 범프(13)의 양측에 스페이서(26)를 배치하고, 마이크로 범프(13)에 압력 부여 부재(21)를 올린다(도 8a 참조). 이 상태로, 환원 분위기에서 가열하여, 산화막을 제거한다(도 8b 참조). 그리고, 마이크로 범프(13)를 용융시키면, 압력 부여 부재(21)가 내려가고, 스페이서(26)의 상면과 접촉한다(도 8c 참조). 이로써, 압력 부여 부재(21)는 스페이서(26)로 지지되어 더 이상 내려가지 않는다. 한편, 용융한 마이크로 범프(13) 내에서는 압력 부여 부재(21)의 영향으로 흐름이 발생하고, 보이드(22)가 상승하여 제거된다(도 8d 내지 도 8g 참조).
또한, 상기한 실시형태에서는, 하측의 반도체 칩(1)의 마이크로 범프(13)는 평활면(13a)을 갖고 있고, 상측의 반도체 칩(1)의 마이크로 범프(13)는 평활면(13a)을 갖고 있었다. 따라서, 하측의 마이크로 범프(13)의 평활면(13a) 위에, 상측의 마이크로 범프(13)의 평활면(13a)이 올려져 있었다. 다만, 상측의 마이크로 범프(13)와 하측의 마이크로 범프(13) 중 어느 한쪽에만 평활면(13a)이 형성되고, 다른 쪽에는 평활면(13a)이 형성되어 있지 않아도 좋다.
또한, 마이크로 범프(13)의 평활면 형성 공정에서는 어떤 방법에 의해 평활면(13a)을 형성하여도 좋다. 예를 들면, 마이크로 범프(13)를 연마함으로써 평활면(13a)을 형성하여도 좋다. 다만, 연마에 의해 평활면(13a)을 형성할 경우, 마이크로 범프(13) 및 도전부(12)에 힘이 작용하는 것에 의한 데미지가 발생할 가능성이 있다. 한편, 상기한 실시형태와 같이 압력 부여 부재(21)를 사용하여 평활면(13a)을 형성할 경우, 마이크로 범프(13) 및 도전부(12)에 대한 데미지를 억제할 수 있다.
[실시예]
다음에, 본 발명의 실시예에 대하여 설명한다. 다만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
(실시예 1 내지 4)
실시예 1로서, 다음과 같은 마이크로 범프를 갖는 반도체 칩을 제조하였다. 우선, 기판에 대하여, 전해 도금법으로 Cu도금, Ni 도금 및 Sn 도금을 행하였다. 이것을 가열로 내에 배치한 후, 가열로 내의 분위기압을 조정하고, 가열로에 공급하는 질소나 포름산 가스의 농도 및 유량을 조정하였다. 이로써 도금막이 용융하고, 마이크로 범프가 형성된 반도체 칩의 샘플을 작성하였다. Cu 도금층의 높이는 17㎛, Ni 도금층의 높이는 3㎛, 마이크로 범프의 높이는 15㎛이고, 마이크로 범프의 직경은 35㎛이었다. 이 샘플과, 압력 부여 부재를 준비하였다. 압력 부여 부재는 SiO2막을 갖는 Si 웨이퍼였다. SiO2면이 마이크로 범프와 접하도록, Si 웨이퍼를 마이크로 범프 위에 올렸다. 압력 부여 부재 중량은 마이크로 범프의 단면적당, 0.0005㎍/㎛2이었다. 또한, 도 8에 도시된 바와 같은 스페이서는 설치하지 않았다. 압력 부여 부재가 올려진 상태의 반도체 칩을 가열로 내에 배치한 후, 가열로 내를 5Pa 이하까지 진공 처리하였다. 그 후의 가열로 내의 분위기압을 조정하고, 가열로에 공급하는 질소나 포름산 가스의 농도, 및 유량을 조정하였다. 구체적으로는, 승온 속도 45℃/min, 예열 195℃(6분), 최대 260℃(1분)라는 조건으로 가열을 행하였다. 마이크로 범프는 압력 부여 부재에 압력을 부여받아, 평활면이 형성되었다. 이러한 마이크로 범프를 갖는 반도체 칩을 준비하고, 3장의 반도체 칩을 적층하고 서로 접합시켰다. 또한, 접합시에서의 리플로우 횟수는 1회로 하고, 리플로우를 대기중에서 행하였다. 이렇게 하여 얻어진 반도체 칩의 적층체를 실시예 1로 하였다.
반도체 칩끼리를 접합할 때에, 질소 및 포름산의 분위기 중에서 리플로우를 행한 것을 실시예 2로 하였다. 반도체 칩의 적층 매수를 5장으로 한 것을 실시예 3으로 하였다. 반도체 칩의 적층 매수를 5장으로 하고, 반도체 칩끼리를 접합할 때에, 질소 및 포름산의 분위기 중에서 리플로우를 행한 것을 실시예 4로 하였다. 실시예 2 내지 4의 다른 조건은 모두 실시예 1과 같았다.
(비교예 1 내지 7)
평활면이 형성되어 있지 않은 마이크로 범프를 포갠 것을 비교예 1로 하였다. 반도체 칩의 적층 매수를 5장으로 하고, 평활면이 형성되어 있지 않은 마이크로 범프를 포갠 것을 비교예 2로 하였다. 비교예 1, 2의 다른 조건은 모두 실시예 1과 같았다.
(평가)
마이크로 범프의 탑재 정밀도를 평가하기 위해서, 3장째의 반도체 칩을 포갰을 때에 1장째와 2장째의 반도체 칩의 마이크로 범프 중심의 위치 어긋남을 측정하였다. 실시예 1 내지 4 및 비교예 1, 2 중, 위치 어긋남이 5㎛ 미만인 것에 대해서는, 도 10의 「적층 정밀도」에 「○」를 표시하고, 5㎛ 이상인 것에 대해서는 「×」를 표시하였다. 마이크로 범프의 박리 모드를 측정하기 위해서, 접합 후의 기판과 기판을 떼어내었다. 실시예 1 내지 4 및 비교예 1, 2 중, 마이크로 범프의 내부에서 파탄된 것에 대해서는, 도 10의 「범프 박리 모드」에 「○」를 표시하고, 마이크로 범프와 Ni 도금층의 계면에서 박리, 또는 크랙이 발생하고 있는 것에 대해서는 「×」를 표시하였다. 접합 정밀도를 평가하기 위해서, 용융 접합 후에서의 마이크로 범프의 중심의 어긋남을 측정하였다. 실시예 1 내지 4 및 비교예 1, 2 중, 어긋남이 5㎛ 미만인 것에 대해서는, 도 10의 「접합 정밀도」에 「○」를 표시하고, 5㎛ 이상 10㎛ 이하인 것에 대해서는 「△」을 표시하고, 10㎛보다 큰 것에 대해서는 「×」를 표시하였다.
비교예 1에서는 3장째의 칩을 포갰을 때에, 아래의 칩이 어긋나버렸다. 즉, 비교예 1은 적층 정밀도가 낮고, 이 때문에 접합 정밀도도 저하되는 것이 확인되었다. 비교예 2에서는 1장씩 접합함으로써 적층의 정밀도, 접합 정밀도도 향상되었다. 그러나, 비교예 2에서는, 리플로우를 반복함으로써 Ni와 Sn의 합금층이 성장하고, 접합부의 강도가 저하되는 것이 확인되었다. 실시예 1에서는 마이크로 범프가 평활면을 갖고 있기 때문에 포갰을 때에 어긋남이 적고, 접합 정밀도도 높아지는 것이 확인되었다. 실시예 2에서는 환원 분위기 내에서 리플로우를 행함으로써 산화막이 제거되고, 용융한 Sn의 표면 장력에 의한 셀프 얼라인먼트의 효과에 의해, 접합 정밀도는 더욱 향상되었다. 실시예 3, 4에서는 리플로우 횟수를 1회로 행하고 있기 때문에, 접합부의 강도 저하가 적은 것이 확인되었다.
1…반도체 칩, 2…적층체, 11…기판, 12…도전부, 13…마이크로 범프, 13a…평활면, 21…압력 부여 부재, 22…보이드, 23…산화막, 26…스페이서.

Claims (4)

  1. 기판과, 상기 기판 위에 형성된 도전부와, 상기 도전부에 형성된 마이크로 범프를 갖는 반도체 칩을 여러 장 적층시킨 반도체 패키지의 제조 방법으로서,
    상기 마이크로 범프에 평활면을 형성하는 평활면 형성 공정과,
    하나의 상기 반도체 칩의 상기 마이크로 범프에, 다른 상기 반도체 칩의 상기 마이크로 범프를 포갬으로써, 상기 반도체 칩을 3장 이상 적층하는 적층 공정과,
    상기 마이크로 범프를 가열하여 용융시킴으로써, 상기 마이크로 범프를 통하여 상기 반도체 칩끼리를 접합하는 접합 공정을 구비하고,
    상기 적층 공정에서는, 하나의 상기 반도체 칩과 다른 상기 반도체 칩 중, 적어도 한쪽의 상기 마이크로 범프에 상기 평활면이 형성되고, 한쪽의 상기 마이크로 범프는 상기 평활면에서 다른 한쪽의 상기 마이크로 범프와 접촉하는, 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 적층 공정에서는 모든 상기 반도체 칩에 대하여, 서로의 상기 마이크로 범프가 접합되어 있지 않은 상태로 포개어져 있고,
    상기 접합 공정에서는 한번의 가열에 의해, 모든 상기 마이크로 범프를 일괄로 용융시키고, 모든 상기 반도체 칩을 일괄로 접합하는, 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    하나의 상기 반도체 칩의 상기 마이크로 범프, 및 다른 상기 반도체 칩의 상기 마이크로 범프는 모두 Sn을 포함하고,
    상기 접합 공정에서는 환원 분위기 내에서 하나의 상기 반도체 칩의 상기 마이크로 범프, 및 다른 상기 반도체 칩의 상기 마이크로 범프를 용융시키는, 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 평활면 형성 공정은,
    상기 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 상기 마이크로 범프의 융점 이상의 온도로 가열하는 가열 공정을 구비하고,
    상기 가열 공정에서는 상기 마이크로 범프 위에 압력 부여 부재를 올리는, 반도체 패키지의 제조 방법.
KR1020180025184A 2017-03-03 2018-03-02 반도체 패키지의 제조 방법 KR102121176B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/449,074 US9818736B1 (en) 2017-03-03 2017-03-03 Method for producing semiconductor package
US15/449,074 2017-03-03

Publications (2)

Publication Number Publication Date
KR20180101252A true KR20180101252A (ko) 2018-09-12
KR102121176B1 KR102121176B1 (ko) 2020-06-10

Family

ID=60255698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180025184A KR102121176B1 (ko) 2017-03-03 2018-03-02 반도체 패키지의 제조 방법

Country Status (4)

Country Link
US (1) US9818736B1 (ko)
KR (1) KR102121176B1 (ko)
CN (1) CN108538736A (ko)
TW (1) TWI668817B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461313B1 (ko) 2020-05-19 2022-11-01 엠케이전자 주식회사 리버스 리플로우용 심재를 이용한 반도체 패키지
US11804441B2 (en) 2020-06-16 2023-10-31 Intel Corporation Microelectronic structures including bridges
US11373972B2 (en) 2020-06-16 2022-06-28 Intel Corporation Microelectronic structures including bridges
US11923307B2 (en) 2020-06-16 2024-03-05 Intel Corporation Microelectronic structures including bridges
US11791274B2 (en) 2020-06-16 2023-10-17 Intel Corporation Multichip semiconductor package including a bridge die disposed in a cavity having non-planar interconnects
US11887962B2 (en) * 2020-06-16 2024-01-30 Intel Corporation Microelectronic structures including bridges
CN112420531B (zh) * 2020-11-27 2021-11-30 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
CN117410216B (zh) * 2023-12-15 2024-02-27 江苏快克芯装备科技有限公司 芯片封装系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134603A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 볼 범프를 평탄화한 적층 패키지 제조 방법
US20110076801A1 (en) * 2009-09-29 2011-03-31 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20130036148A (ko) * 2011-10-03 2013-04-11 파나소닉 주식회사 반도체 소자의 실장 방법
JP2016164950A (ja) * 2015-03-06 2016-09-08 三菱重工業株式会社 接合方法、および、接合体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656750B1 (en) * 1999-04-29 2003-12-02 International Business Machines Corporation Method for testing chips on flat solder bumps
JP2005205418A (ja) 2004-01-20 2005-08-04 Denso Corp 接合構造体の製造方法
JP2005271059A (ja) 2004-03-26 2005-10-06 Toyota Motor Corp 接合構造体および接合構造体の製造方法
JP5031677B2 (ja) 2008-06-18 2012-09-19 シャープ株式会社 接合構造体の製造方法
WO2010061428A1 (ja) * 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
TWI453845B (zh) * 2011-01-05 2014-09-21 Toshiba Kk 半導體裝置之製造方法
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
TWI462194B (zh) * 2011-08-25 2014-11-21 Chipmos Technologies Inc 半導體封裝結構及其製作方法
JP2013083619A (ja) * 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9559071B2 (en) * 2013-06-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming hybrid bonding structures with elongated bumps
US9735129B2 (en) * 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
TWI664708B (zh) * 2014-12-16 2019-07-01 Deca Technologies Inc. 標記一半導體封裝之方法
US10115703B2 (en) * 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
KR102468773B1 (ko) * 2015-10-19 2022-11-22 삼성전자주식회사 반도체 소자
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
KR20170070434A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 반도체 장치의 테스트 구조, 테스트 시스템 및 반도체 장치의 웨이퍼 레벨 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134603A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 볼 범프를 평탄화한 적층 패키지 제조 방법
US20110076801A1 (en) * 2009-09-29 2011-03-31 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20130036148A (ko) * 2011-10-03 2013-04-11 파나소닉 주식회사 반도체 소자의 실장 방법
JP2016164950A (ja) * 2015-03-06 2016-09-08 三菱重工業株式会社 接合方法、および、接合体

Also Published As

Publication number Publication date
TWI668817B (zh) 2019-08-11
KR102121176B1 (ko) 2020-06-10
TW201838109A (zh) 2018-10-16
CN108538736A (zh) 2018-09-14
US9818736B1 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
KR102121176B1 (ko) 반도체 패키지의 제조 방법
US8530360B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US7026188B2 (en) Electronic device and method for manufacturing the same
JP4752586B2 (ja) 半導体装置の製造方法
US8409919B2 (en) Method for manufacturing semiconductor device
JP5425589B2 (ja) 電子デバイスの製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP2009110995A (ja) ３次元実装方法及び装置
KR102110754B1 (ko) 반도체 칩의 제조 방법
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
KR102181706B1 (ko) 반도체 칩의 제조 방법
US20130105969A1 (en) Solder bonding process forming a semiconductor chip in multiple stages on a 3-dimensional stacked assembly
Sun et al. Thermal Compression Bonding Process Development for C2W Stacking in 3D Package
JP2003318363A (ja) 突起電極接合型半導体装置およびその製造方法
KR101214683B1 (ko) 반도체 장치의 제조 방법
US10236267B2 (en) Methods of forming flip chip systems
KR101192925B1 (ko) 반도체 장치의 제조 방법
TW202245559A (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
KR20110045163A (ko) 칩 온 필름 패키지 및 그 제조 방법
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2013247194A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant