KR20060134603A - 볼 범프를 평탄화한 적층 패키지 제조 방법 - Google Patents

볼 범프를 평탄화한 적층 패키지 제조 방법 Download PDF

Info

Publication number
KR20060134603A
KR20060134603A KR1020050054409A KR20050054409A KR20060134603A KR 20060134603 A KR20060134603 A KR 20060134603A KR 1020050054409 A KR1020050054409 A KR 1020050054409A KR 20050054409 A KR20050054409 A KR 20050054409A KR 20060134603 A KR20060134603 A KR 20060134603A
Authority
KR
South Korea
Prior art keywords
ball
bumps
ball bumps
package
semiconductor package
Prior art date
Application number
KR1020050054409A
Other languages
English (en)
Inventor
김보성
김진호
김평완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050054409A priority Critical patent/KR20060134603A/ko
Publication of KR20060134603A publication Critical patent/KR20060134603A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 볼 범프를 평탄화한 적층 패키지 제조 방법에 관한 것으로, 양면에 볼 범프가 형성된 인쇄회로기판을 갖는 반도체 패키지를 적층할 시, 상부에 위치한 반도체 패키지 하면과 하부에 위치한 반도체 패키지 상면에 형성된 볼 범프들의 미끄러짐 등에 의해 발생하는 쇼트를 방지하기 위한 것이다.
이를 위하여, 본 발명은 반도체 패키지 일면에 형성된 볼 범프를 평탄화한 후, 반도체 패키지를 적층하거나 위치 보정 지그를 이용하여 반도체 패키지를 적층하는 것을 특징으로 한다.
평탄화, 적층, 패키지, 범프, 지그

Description

볼 범프를 평탄화한 적층 패키지 제조 방법{METHOD FOR FABRICATING STACK PACKAGE WITH FLATTENING BALL BUMPS}
도 1은 종래 기술의 일 예에 따른 적층 패키지의 단면도이다.
도 2는 이웃하는 볼 범프들이 서로 뭉쳐 하나의 볼 범프가 되는 빅 볼 및 이웃하는 볼 범프가 붙는 쇼트를 보여주는 도면이다.
도 3은 종래 기술의 다른 예에 따른 인쇄회로기판 양면에 볼 범프를 형성하여 적층한 적층 패키지의 단면도이다.
도 4는 상부 반도체 패키지와 하부 반도체 패키지의 볼 범프들이 미끄러지면서 상부와 하부의 이웃하는 볼 범프들이 붙는 쇼트가 일어남을 보여주는 개략도이다.
도 5a 내지 도 5e는 본 발명의 제1 실시예에 따른 적층 패키지 제조 방법의 각 단계를 보여주는 단면도들이다.
도 6은 본 발명의 제2 실시예에 따른 적층 패키지 제조 방법에 있어서, 위치 보정 지그를 이용한 반도체 패키지 적층 단계를 도시한 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 적층 패키지로, 최상층에 적층 칩 패키지가 적층된 적층 패키지를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 적층 패키지 110: 반도체 패키지
111: 인쇄회로기판 112: 제1 솔더 패드
113: 제2 솔더 패드 114: 제1 볼 범프
115: 제2 볼 범프 116: 금속세선
117: 본딩패드 118: 밀봉부
119: 창 120: 반도체 칩
11: 평탄틀 12: 흡착수단
20: 위치 보정 지그 30: 적층 칩 패키지
본 발명은 적층 패키지 제조 방법에 관한 것으로서, 보다 구체적으로는 반도체 패키지 일면에 형성된 볼 범프를 평탄화한 적층 패키지 제조 방법에 관한 것이다.
최근의 전자 기기들이 소형 경량화 및 고성능화 되어감에 따라 그에 사용되는 반도체 패키지 또한 소형 경량화 및 고성능화의 추세를 보이고 있다. 그러한 추세의 일환으로서 다수 개의 반도체 패키지를 상하로 적층한 적층 패키지가 개발되어 사용되고 있다.
도 1은 종래 기술의 일 예에 따른 적층 패키지의 단면도이다.
도 1에 도시된 바와 같이, 적층 패키지(200)는 다수 개의 반도체 패키지 (210)가 차례로 적층된 구조를 갖는다. 각 반도체 패키지(210)는 반도체 칩(217)이 실장되는 인쇄회로기판(211), 인쇄회로기판(211)과 반도체 칩(217)을 전기적으로 연결하는 금속세선(216), 및 금속세선(216) 부분을 밀봉하는 밀봉부(218)를 포함하고 있다. 이와 같은 반도체 패키지(210)가 물리적, 전기적으로 연결되어 적층되기 위하여, 반도체 패키지(210) 하면에 볼 범프(214)가 형성되어 있다. 이 볼 범프(214)를 매개로 반도체 패키지(210)들은 솔더 접합(solder joint)되어 물리적, 전기적으로 연결되며, 적층 패키지(200)를 형성한다. 이하, 상대적으로 하부에 있는 반도체 패키지를 하부 반도체 패키지라 하고 상대적으로 상부에 있는 반도체 패키지를 상부 반도체 패키지라 하겠다.
그런데 인쇄회로기판의 하면 가장자리 부분에만 볼 범프가 부착된 반도체 패키지를 솔더 접합하기 위하여 리플로우 할 시, 인쇄회로기판과 반도체 칩 간의 열팽창계수의 차이로 인하여 반도체 패키지의 인쇄회로기판이 휘어지게 된다. 예컨대 열팽창계수의 차이로 인쇄회로기판 가운데 부분이 아래 방향으로 볼록하게 휠 경우, 상부 반도체 패키지와 하부 반도체 패키지와의 볼 범프의 접합이 이루어지지 않는 솔더 오픈이 발생할 수 있으며, 이를 해결하기 위하여 기존에는 더 큰 볼 범프를 이용하여 더 높은 접합 높이를 제공하여 솔더 접합하였다.
그러나 솔더 패드의 간격이 고정된 상태에서 볼 범프가 커짐에 따라 도 2에 도시된 것처럼, 이웃하는 볼들이 서로 뭉쳐 하나의 볼이 되는 빅 볼(A)및 이웃하는 볼끼리 뭉쳐서 연결되는 쇼트(B)가 발생한다. 이와 같이 솔더 패드 사이의 간격인 볼 피치를 일정 거리 이하로 줄이면 빅 볼 및 쇼트가 발생하므로, 볼 피치를 미세 화하는데 한계가 있다.
이와 같은 문제점을 해결할 수 있는 구조가 도 3에 개시되어 있다. 도 3은 인쇄회로기판 양면에 볼 범프를 형성하여 적층한 적층 패키지의 단면도이다. 그 구조를 간략히 설명하면 다음과 같다.
적층 패키지(300)는 상부 반도체 패키지(310)의 인쇄회로기판(311) 하면에 볼 범프(314)가 형성되며, 하부 반도체 패키지(320)의 인쇄회로기판(321) 상면에 제1 볼 범프(324) 및 하면에 제2 볼 범프(325)가 형성되어 있다. 이런 상부 반도체 패키지(310)와 하부 반도체 패키지(320)가 적층될 경우, 볼 범프(314) 및 제1 볼 범프(324)의 높이를 합친 것은 반도체 칩(329)과 밀봉부(328)의 높이를 합한 것 보다 높게 된다.
또한, 반도체 패키지의 휜 상태가 도시되지는 않았지만, 반도체 패키지가 휜 부분에서도 볼 범프(314) 및 제1 볼 범프(324)들이 접속됨으로, 인쇄회로기판(311)의 휜 부분에서도 솔더 접합이 이루어지게 된다.
이와 같은 적층 패키지 구조는 기존의 큰 볼 범프를 이용하여 솔더 접합 높이를 얻는 방식과 달리, 상대적으로 작은 볼 범프 두 개를 이용하여 솔더 접합 높이를 얻을 수 있는 구조이다. 또한 작은 볼 범프로 인하여 빅볼이나 쇼트가 일어나지 않으면서 볼 피치를 미세화 할 수 있는 구조이다. 이 때 볼 범프의 모양은 리플로우(reflow) 공정 후 표면장력효과에 의해 볼 모양으로 형성된다.
그런데 솔더 범프를 리플로우하여 반도체 패키지들을 적층할 경우, 도 4에 도시된 바와 같이 상부 반도체 패키지(310) 볼 범프(314)와 하부 반도체 패키지 (320)의 제1 볼 범프(324)들이 서로 미끄러지면서 이웃하는 볼 범프들이 붙는 쇼트와 같은 문제가 발생된다.
본 발명의 목적은 상부 반도체 패키지의 하면에 형성된 볼 범프와 하부 반도체 패키지의 상면에 형성된 볼 범프가 서로 대응되게 배열되어 적층될 때, 이들 볼 범프들이 미끄러지지 않고, 정위치에서 솔더 접합이 이루어지도록 하는 볼 범프를 평탄화한 적층 패키지 제조 방법을 제공하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 적층 패키지 제조 방법을 제공한다.
본 발명에 따르면 반도체 칩이 실장된 후 몰딩된 인쇄회로기판의 상하면에 노출된 제1 솔더 패드 및 제2 솔더 패드 상에 제1 볼 범프 및 제2 볼 범프를 각각 형성하여 반도체 패키지를 제조한 후, 상기 제1 볼 범프 또는 제2 볼 범프 중 어느 한쪽을 평탄화하는 단계를 진행한다. 이후 이웃하는 반도체 패키지의 제1 볼 범프 및 제2 볼 범프가 서로 접촉되도록 다수 개의 반도체 패키지가 적층되며 접촉된 제1 및 제2 볼 범프들이 각각 하나의 볼 범프로 형성된다.
본 발명에 따른 적층 패키지 제조 방법에 있어서, 반도체 패키지를 차례로 적층하는 단계는 위치 보정 지그 내에서 이루어질 수 있다.
본 발명에 따른 적층 패키지 제조 방법에 있어서, 반도체 패키지에 형성된 제1 볼 범프 또는 제2 볼 범프 중 어느 한쪽을 평탄화하는 단계는 볼 범프를 가열 하여 연성(延性)을 증가시키어 연성이 증가된 볼 범프를 가압 수단으로 가압하며, 가압된 볼 범프를 냉각하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 적층 패키지 제조 방법에 있어서, 연성이 증가된 볼 범프를 가압 수단으로 가압하는 단계는 볼 범프의 평탄화된 면적이 솔더 패드의 면적과 동일할 때까지 가압이 진행되는 것이 바람직하다.
본 발명에 따른 적층 패키지 제조 방법에 있어서, 인쇄회로기판의 상면에 형성된 볼 범프가 인쇄회로기판의 하면에 형성된 볼 범프보다 상대적으로 작은 것이 바람직하다.
그리고, 본 발명에 따른 반도체 패키지 적층 방법에 있어서, 반도체 패키지를 차례로 적층하는 단계에서, 최상층에 멀티 칩 패키지(Multi Chip Package)가 적층 될 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 첨부된 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영한 것이 아니다.
도 5a 내지 도 5e는 본 발명의 제1 실시예에 따른 적층 패키지 제조 방법의 각 단계를 보여주는 단면도들이다.
제1 실시예에 따르면, 도 5a에 도시된 바와 같이, 먼저 반도체 패키지(110)를 준비하는 단계를 진행한다. 반도체 패키지(110)는 창(119)과 회로(도시되지 않음)가 형성된 인쇄회로기판(111)을 포함하고 있다. 회로의 한쪽 끝에는 금속세선 (116)이 접착되는 단자가 형성된다. 단자는 창(119)과 인접한 위치에 형성된다. 이 인쇄회로기판(111)에 본딩 패드(117)가 형성된 반도체 칩(120)의 활성면이 부착된다. 여기서 본딩 패드(117)는 창(119)을 통해서 노출된다. 이에 따라, 금속세선(116)이 창(119)을 통과하여 단자와 본딩 패드(117)를 전기적으로 연결하게 된다. 이후 밀봉수지로 창(119)을 충전하여 밀봉부(118)를 형성한다.
인쇄회로기판(111) 상면 및 하면 가장자리에는 회로와 연결된 솔더 패드(112,113)들이 형성되어 있다. 이때 하면에 형성되어 있는 제2 솔더 패드(113)는 상면에 형성되어 있는 제1 솔더 패드(112)와 전기적으로 연결되었으며, 제1 솔더 패드(112)의 위치와 대응되게 형성되어 있다. 이런 제1 솔더 패드(112)와 제2 솔더 패드(113)에 제1 볼 범프(114)와 제2 볼 범프(115)를 부착한다. 여기서 제2 볼 범프(115)와 제1 볼 범프(114)를 합한 높이가 밀봉부(118)와 반도체 칩(120)의 높이보다 큰 것이 바람직하다. 이에 따라 제2 볼 범프(115)와 제1 볼 범프(114)의 직경은 밀봉부(118)와 반도체 칩(120)을 합친 것보다 높도록 선택된다.
이 단계에 이어, 도 5b에 도시된 바와 같이, 반도체 패키지(110)의 제2 볼 범프(115)를 가압수단으로 평탄화하는 단계를 진행한다. 본 발명의 제1 실시예에 따른 가압수단은 평탄틀(11) 및 흡착수단(12)을 포함한다. 여기서 가압수단은 평탄틀 및 흡착수단에 한정되지 않고 제2 볼 범프의 배치와 밀봉부의 높이 및 형태에 따라 다양한 수단이 가능하다.
제2 볼 범프(115)가 가압되기 전에 제2 볼 범프(115)를 도시되지 않은 가열 수단에 의해 가열하는 단계를 진행하며, 가열된 제2 볼 범프(115)는 연성이 증가된 다. 이후 제2 볼 범프(115)를 가압하는 단계를 진행한다. 제2 볼 범프(115)가 평탄틀(11)과 대향하도록 반도체 패키지(110)를 흡착수단(12)으로 흡착하고, 흡착수단(12)을 평탄틀(11)로 하강하여 제2 볼 범프(115)를 가압한다. 이 가압으로 도 5c에 도시된 것처럼, 제2 볼 범프(115)가 평탄해진다. 여기서 가압은 평탄해진 제2 볼 범프(115)의 넓이가 제2 솔더 패드(113)의 넓이와 같을 때까지 진행되는 것이 바람직하다. 이렇게 가압된 제2 볼 범프(115)는 냉각되고, 이에 따라 평탄화된 제2 볼 범프(115)의 형상이 고정된다. 한편, 볼 범프를 평탄화하는 것은 제2 볼 범프(115)에 한정되지 않고 제1 볼 범프(114)에 실시할 수 있으며, 평탄틀(11)이 반도체 패키지(110)를 흡착한 흡착수단(12)에 상승하여 가압할 수도 있다.
이 단계에 이어, 도 5d에 도시된 바와 같이, 평탄화된 제2 볼 범프(115)를 가지는 반도체 패키지(110)를 하나씩 차례로 적층하는 단계가 진행된다. 여기서 최상층의 반도체 패키지(110)는 제1 볼 범프(114)를 가지고 있지 않는 것이 바람직하며, 최하층의 반도체 패키지 제2 볼 범프(114)는 평탄화하지 않는 것이 바람직하다. 하나씩 차례로 적층할 시, 도시되지 않은 비젼 카메라가 적층될 반도체 패키지(110) 사이에 위치하여, 반도체 패키지(110)의 적층 위치를 보정한다.
이 단계에 이어, 적층된 반도체 패키지에 리플로우를 실시한다. 이 리플로우에 의해 도 5e에 도시된 것처럼, 제1 볼 범프(114)와 제2 볼 범프(115)가 하나의 볼 범프(121)로 형성되고, 각 반도체 패키지(110)가 물리적, 전기적으로 솔더 접합되어 적층 패키지(100)가 완성된다.
한편 반도체 패키지 적층 시, 도 6에 도시된 바와 같이 본 발명의 제2 실시 예에 따른 위치 보정 지그(jig, 20)를 이용하여 적층할 수 있다. 반도체 패키지(110)가 적층되는 것은 제1 실시예에 설명된 바와 동일하며, 다만 위치 보정 지그(20)안으로 평탄화된 제2 볼 범프(115)를 갖는 반도체 패키지(110)가 차례로 적층되는 것이 다를 뿐이다. 이 위치 보정 지그(20)는 반도체 패키지(110) 유동이 가능하지 않는 속이 빈 함 모양을 하고 있으며, 이에 따라 리플로우시 쇼트 없이 상부 반도체 패키지와 하부 반도체 패키지들이 전기적, 물리적으로 바르게 솔더 접합 될 수 있다.
한편 제1 실시예 및 제2 실시예에서는 동일한 반도체 패키지가 적층된 것이 개시되어 있는 반면에, 본 발명의 제3 실시예서는 도 7에 도시된 바와 같이 다른 패키지, 예를 들면 적층 칩 패키지(30)가 최상층에 적층된 것을 개시하고 있으며, 이때 적층 칩 패키지(30)의 볼 범프는 반도체 패키지(110)의 볼 범프와 대응하는 위치에 배열된다.
한편 본 발명에 따른 반도체 패키지 적층 방법은 전술한 바와 같은 실시예에 한정되지 않고, 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양한 변형실시가 가능하다.
이와 같이, 본 발명에 따른 적층 패키지 제조 방법에 의하면, 반도체 패키지 일면에 형성된 볼 범프가 평탄화되어, 상부에 위치한 반도체 패키지 하면과 하부에 위치한 반도체 패키지 상면에 형성된 볼 범프들이 미끄러지지 않고 솔더 접합됨으로써, 이웃하는 솔더 볼끼리 붙는 쇼트와 같은 불량이 발생되지 않는다.

Claims (6)

  1. (a) 반도체 칩이 실장된 후 몰딩된 인쇄회로기판의 상하면에 노출된 제1 솔더 패드 및 제2 솔더 패드 상에 제1 볼 범프 및 제2 볼 범프를 각각 형성하여 반도체 패키지를 제조하는 단계;
    (b) 상기 제1 볼 범프 또는 제2 볼 범프 중 어느 한쪽을 평탄화하는 단계;
    (c) 이웃하는 상기 반도체 패키지의 상기 제1 볼 범프 및 제2 볼 범프가 서로 접촉되도록 다수 개의 상기 반도체 패키지를 적층하는 단계; 및
    (d) 접촉된 상기 제1 및 제2 볼 범프들을 각각 하나의 볼 범프로 형성하는 솔더 접합 단계를 포함하는 것을 특징으로 하는 적층 패키지 제조 방법.
  2. 제1 항에 있어서, 상기 (c) 및 (d) 단계는 위치 보정 지그 내에서 이루어지는 것을 특징으로 하는 적층 패키지 제조 방법.
  3. 제2 항에 있어서, 상기 (b) 단계는
    (b1) 상기 볼 범프를 가열하여 연성(延性)을 증가시키는 단계,
    (b2) 연성이 증가된 상기 볼 범프를 가압 수단으로 가압하는 단계, 및
    (b3) 가압된 상기 볼 범프를 냉각하는 단계를 포함하는 것을 특징으로 하는 적층 패키지 제조 방법.
  4. 제3 항에 있어서, 상기 (b2) 단계는 상기 볼 범프의 평탄화된 면적이 솔더 패드의 면적과 동일할 때까지 가압이 진행되는 것을 특징으로 하는 적층 패키지 제조 방법.
  5. 제1 항에 있어서, 상기 인쇄회로기판의 상면에 형성된 제1 볼 범프가 상기 인쇄회로기판의 하면에 형성된 제2 볼 범프보다 상대적으로 작은 것을 특징으로 하는 적층 패키지 제조 방법.
  6. 제1항에 있어서, 상기 (c) 단계에서 최상층에 멀티 칩 패키지(Multi Chip Package)가 적층되는 것을 특징으로 하는 적층 패키지 제조 방법.
KR1020050054409A 2005-06-23 2005-06-23 볼 범프를 평탄화한 적층 패키지 제조 방법 KR20060134603A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054409A KR20060134603A (ko) 2005-06-23 2005-06-23 볼 범프를 평탄화한 적층 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054409A KR20060134603A (ko) 2005-06-23 2005-06-23 볼 범프를 평탄화한 적층 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20060134603A true KR20060134603A (ko) 2006-12-28

Family

ID=37812956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054409A KR20060134603A (ko) 2005-06-23 2005-06-23 볼 범프를 평탄화한 적층 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20060134603A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997782B1 (ko) * 2004-04-22 2010-12-02 주식회사 하이닉스반도체 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지
KR101111428B1 (ko) * 2010-02-25 2012-02-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 이의 제조방법
KR20180101247A (ko) * 2017-03-03 2018-09-12 티디케이가부시기가이샤 반도체 칩의 제조 방법
KR20180101252A (ko) * 2017-03-03 2018-09-12 티디케이가부시기가이샤 반도체 패키지의 제조 방법
CN108538726A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997782B1 (ko) * 2004-04-22 2010-12-02 주식회사 하이닉스반도체 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지
KR101111428B1 (ko) * 2010-02-25 2012-02-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 이의 제조방법
KR20180101247A (ko) * 2017-03-03 2018-09-12 티디케이가부시기가이샤 반도체 칩의 제조 방법
KR20180101252A (ko) * 2017-03-03 2018-09-12 티디케이가부시기가이샤 반도체 패키지의 제조 방법
CN108538736A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体封装件的制造方法
CN108538726A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡

Similar Documents

Publication Publication Date Title
US8115319B2 (en) Flip chip package maintaining alignment during soldering
US8461690B2 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
TWI404114B (zh) 具有在基板上之窄互連部位之倒裝晶片互連
US6070321A (en) Solder disc connection
TWI315096B (en) Semiconductor package stack with through-via connection
US9263426B2 (en) PoP structure with electrically insulating material between packages
US20070111384A1 (en) Method of manufacturing a semiconductor device
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
JP2010251347A (ja) 半導体装置の製造方法
US20110278056A1 (en) Manufacturing method of printed circuit board unit, manufacturing apparatus thereof, manufacturing method of electronic component, and electronic component
KR20060134603A (ko) 볼 범프를 평탄화한 적층 패키지 제조 방법
JP2008258522A (ja) 半導体装置の製造方法
TWI453839B (zh) 半導體裝置及其製造方法
JP2007042762A (ja) 半導体装置およびその実装体
JP2001077294A (ja) 半導体装置
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
TW201816903A (zh) 半導體裝置的製造方法以及封裝裝置
JP4360873B2 (ja) ウエハレベルｃｓｐの製造方法
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
TWI387090B (zh) Reverse staggered stack structure of integrated circuit module
TWI360205B (en) Multi-layer substrate and manufacture method there
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
CN107204318A (zh) 半导体装置及半导体装置的制造方法
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4565931B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination