TWI664708B - 標記一半導體封裝之方法 - Google Patents

標記一半導體封裝之方法 Download PDF

Info

Publication number
TWI664708B
TWI664708B TW104142357A TW104142357A TWI664708B TW I664708 B TWI664708 B TW I664708B TW 104142357 A TW104142357 A TW 104142357A TW 104142357 A TW104142357 A TW 104142357A TW I664708 B TWI664708 B TW I664708B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
layer
photosensitive layer
identification mark
Prior art date
Application number
TW104142357A
Other languages
English (en)
Other versions
TW201633491A (zh
Inventor
Christopher M. Scanlan
斯坎倫克里斯托弗Ｍ
Original Assignee
Deca Technologies Inc.
戴卡科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deca Technologies Inc., 戴卡科技有限公司 filed Critical Deca Technologies Inc.
Publication of TW201633491A publication Critical patent/TW201633491A/zh
Application granted granted Critical
Publication of TWI664708B publication Critical patent/TWI664708B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種製作一半導體裝置之方法可包括提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面及一背側，該背側與該作用表面相對立。可用一塗佈機器形成一光敏層於該晶圓上方及該晶圓內的該複數個半導體晶粒之各者之一背側上。可用一數位曝光機器及一顯影劑在用於該複數個半導體晶粒之各者的光敏層內形成一識別標記，其中該識別標記之一厚度小於或等於該光敏層之一厚度之50百分比。該光敏層可被固化。該晶圓可被單切成複數個半導體裝置。

Description

標記一半導體封裝之方法 相關申請案之交互參考
本申請案主張於2014年8月26日申請之美國專利臨時申請案第62/042,183號的權利，及進一步主張於2014年12月16日申請之美國專利臨時申請案第62/092,322號的權利，該等案之全部揭露內容皆以引用方式併入本文中。
本揭露大致上係關於半導體裝置及封裝，且更具體而言，係關於使用封裝級編序(package-level serialization)來識別、追蹤或識別及追蹤半導體封裝及封裝組件，諸如半導體晶粒。
半導體裝置常見於現代電子產品中。半導體裝置具有不同之電組件數量及電組件密度。離散半導體裝置一般含有一種類型電組件，例如，發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、及功率金屬氧化物半導體場效 電晶體(MOSFET)。整合式半導體裝置一般而言含有數百至數百萬個電組件。整合式半導體裝置之實例包括微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池、及數位微鏡裝置(DMD)。
半導體裝置執行各式各樣功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光轉變成電力、及建立用於電視顯示器之視覺投影。在娛樂、通訊、功率轉換、網路、電腦、及消費性產品領域中可見到半導體裝置。軍事應用、航空、汽車、工業控制器、及辦公室設備中亦可見到半導體裝置。
半導體裝置利用半導體材料之電性質。半導體材料之原子結構允許藉由施加一電場或基極電流(base current)或透過摻雜程式來操縱其導電性。摻雜引入雜質至半導體材料中以操縱及控制半導體裝置之導電性。
一半導體裝置含有主動及被動電結構。主動結構(包括雙極性及場效電晶體)控制電流之流動。藉由改變摻雜的位準及一電場或基極電流施加的位準，電晶體促進或限制電流之流動。被動結構(包括電阻器、電容器、及電感器)建立執行各式各樣電功能所必須的電壓與電流之間之關係。被動結構及主動結構經電連接以形成電路，其致能半導體裝置執行高速計算及其他實用的功能。
一般使用兩個複雜的製造程式來製造半導體裝置，即，前段製造及後段製造，各者可能涉及數百個步驟。前段製造涉及形成複數個半導體晶粒於一半導體晶圓之表面上。 如本文中所使用，用語「半導體晶粒(semiconductor die)」係指彼字詞之單數形及複數形兩者，並且據此可係指一單一半導體裝置及多個半導體裝置兩者。在一原生晶圓處上之半導體晶粒的前段製造或產製期間，各半導體晶粒一般而言完全相同且含有藉由電連接主動組件及被動組件所形成之電路。後段製造可涉及自晶圓成品(finished wafer)單切個別半導體晶粒及封裝該晶粒以提供結構支撐及環境隔離。
可用識別符標記個別半導體晶粒及半導體封裝，諸如藉由印刷或雷射標記於半導體晶粒或半導體封裝之一背側上，以識別、追蹤或識別及追蹤半導體晶粒及半導體封裝。因此，可在前段製造程式、後段製造程式或兩者中，在自原生半導體晶圓單切半導體晶粒之前，或單切及封裝之後，進行半導體晶粒及封裝之標記。
圖1展示一半導體封裝2之一實施例，其包含標記或識別符4，如先前技術中已知。標記4係藉由印刷或雷射標記形成在該封裝之一外表面上，諸如在囊裝物或模製化合物(molding compound)之中或之上。標記4可包括文字與數字字元、代碼及其他符號或設計，其可包括用於識別封裝2之一定向之一凹口5、可識別一第一輸入/輸出(I/O)互連(諸如一接針或其他I/O互連)的一接針識別符、點或圓6。標記4亦可包括一批次追蹤(lot-trace)碼、一裝置標記、一標誌、一日期代碼、晶圓廠地點、或其他所欲資訊之一或多者。
所屬技術領域中具有通常知識者將可自[實施方式]與附圖及申請專利範圍清楚瞭解前述及其他態樣、特徵及優點。
據此，在一態樣中，一種製作一半導體裝置之方法可包含提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面(active surface)及一背側，該背側與該作用表面相對立。可用一塗佈機器形成一光敏層於該晶圓上方及該晶圓內的該複數個半導體晶粒之各者之一背側上。可用一數位曝光機器及一顯影劑在用於該複數個半導體晶粒之各者的光敏層內形成一識別標記，其中該識別標記之一厚度小於或等於該光敏層之一厚度之50百分比。該光敏層可被固化。該晶圓可被單切成複數個半導體裝置。
製作該半導體裝置之該方法可進一步包含：該晶圓係一原生半導體晶圓，及該晶圓係一經重構晶圓或經重構板材。該等識別標記可經形成為具有一特徵大小，該特徵大小在長度、寬度或兩者方面小於或等於150微米。該光敏層可經形成為包含在10至60微米(μm)之範圍內之一厚度，及該等唯一識別標記可經形成有在2至30μm之範圍內之一厚度。該光敏層可經形成為一多膜材料，該多膜材料包含一非光敏層及一光敏層，其中該光敏層之一厚度小於或等於該非光敏層之一厚度。該晶圓可經形成有約300毫米之一直徑，且針對包含約300mm之一直徑的晶圓，可依等於或大於25個晶圓/小時(WPH)之一速率，形成用於該複數個半導體晶粒之各者的該唯一識別標記。
在另一態樣中，一種製作一半導體裝置之方法可包含提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面及一背側，該背側與該作用表面相對立。一光敏層可形成於該晶圓上方及該晶圓內的該複數個半導體晶粒之各者之一背側上方。可用一數位曝光機器及一顯影劑在用於該複數個半導體晶粒之各者的該光敏層中形成一識別標記。該光敏層可被固化，且該晶圓可被單切成複數個半導體裝置。
製作該半導體裝置之該方法可進一步包含：該晶圓係一原生半導體晶圓，或一經重構晶圓或經重構板材。該等識別標記可包含一特徵大小，該特徵大小在長度、寬度或兩者方面小於或等於150微米。該光敏層可形成於該晶圓內的該複數個半導體晶粒之各者之該背側上。該光敏層可經形成為一多膜材料，該多膜材料包含一非光敏層及一光敏層。該識別標記可經形成為包含用於該複數個半導體晶粒之各者的一唯一識別標記。用於在該晶圓上方形成該光敏層的該塗佈機器可係一膜貼合機、一旋轉塗佈機、一簾塗佈機、或一槽模塗佈機。
在另一態樣中，一種製作一半導體裝置之方法可包含提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面及一背側，該背側與該作用表面相對立。一光敏層可形成於該晶圓之該複數個半導體晶粒之各者上方。可以用於該複數個半導體晶粒之各者的該光敏層形成一識別標記。
製作該半導體裝置之該方法可進一步包含：該晶圓係一原生半導體晶圓，或一經重構晶圓或經重構板材。該等識別標記可包含一特徵大小，該特徵大小在長度、寬度或兩者方面小於或等於150微米。該光敏層可形成於該晶圓內的該複數個半導體晶粒之各者之該背側上。該光敏層可經形成為一多膜材料，該多膜材料包含一非光敏層及一光敏層。可形成具有小於或等於該光敏層之一厚度之50百分比的一厚度的該識別標記。
2‧‧‧半導體封裝
4‧‧‧標記或識別符
5‧‧‧凹口
6‧‧‧點或圓
20‧‧‧原生半導體晶圓；半導體晶圓；原生晶圓
22‧‧‧基底基材材料
24‧‧‧半導體晶粒或組件
26‧‧‧鋸道
28‧‧‧背側或背表面
30‧‧‧作用表面；前側
32‧‧‧導電層；接觸墊
33‧‧‧絕緣層；聚合物層
34‧‧‧導電柱；導電桿；導電互連
35‧‧‧導電層；扇入RDL
36‧‧‧導電柱；導電桿；導電互連
38‧‧‧研磨機
39‧‧‧鋸刃或電射切割工具
40‧‧‧光敏或光可成像材料；光敏層
40a‧‧‧光敏層；光敏材料；層
40b‧‧‧非光敏層
41‧‧‧光敏材料
42‧‧‧底部表面或第一表面
44‧‧‧頂部表面或第二表面
45‧‧‧特徵
46‧‧‧識別標記；標記
50‧‧‧經重構晶圓或板材
51‧‧‧空間或間隙
52‧‧‧囊裝物或模化合物；囊裝物材料；囊裝物
56‧‧‧底部表面或第一表面
58‧‧‧頂部表面或第二表面
60‧‧‧絕緣或鈍化層
62‧‧‧開口
63D‧‧‧開口
66‧‧‧導電層；RDL
66a‧‧‧導電導通孔
66b‧‧‧RDL跡線；導電層
70‧‧‧絕緣或鈍化層
74‧‧‧UBM墊；UBM
78‧‧‧圓形球體或凸塊
79‧‧‧鋸刃或電射切割工具
80‧‧‧增進互連結構；互連結構
82‧‧‧fo-嵌入晶粒封裝；晶粒封裝；終半導體晶粒封裝；所得半導體封裝；半導體封裝；fo-WLP；封裝
84‧‧‧背側或第一表面
86‧‧‧前側或第二表面
87‧‧‧半導體封裝或半導體裝置；封裝
88‧‧‧背側或第一表面
89‧‧‧前側或第二表面
100‧‧‧晶圓級封裝(WLP)、半導體封裝或半導體裝置；封裝
104‧‧‧增進互連層
106‧‧‧導電層或RDL
107‧‧‧絕緣層或鈍化層
108‧‧‧UBM
110‧‧‧凸塊
120‧‧‧晶圓級封裝(WLP)、半導體封裝或半導體裝置
124‧‧‧增進互連層
126‧‧‧導電層或RDL
128‧‧‧絕緣層或鈍化層
130‧‧‧UBM
132‧‧‧凸塊
140‧‧‧fo-WLCSP；封裝
190‧‧‧程式流程
192‧‧‧區塊
194‧‧‧區塊
196‧‧‧區塊
198‧‧‧區塊
200‧‧‧區塊
210‧‧‧完全整合式製造線
212‧‧‧塗佈機器
214‧‧‧數位曝光機器
216‧‧‧顯影劑
218‧‧‧固化烘箱
H1‧‧‧高度
T1‧‧‧厚度或深度
T2‧‧‧厚度或深度
T3‧‧‧厚度
圖1繪示如先前技術中已知之半導體封裝上之標記。
圖2A至圖2E繪示一半導體晶圓，其包含複數個半導體晶粒。
圖3A至圖3F繪示具有一識別標記之半導體封裝之態樣，及一種提供識別標記之方法。
圖4繪示包含一識別標記之一半導體封裝之一實施例。
圖5繪示包含複數個半導體封裝之一晶圓之一實施例，該複數個半導體封裝包含識別標記。
圖6繪示包含複數個半導體封裝之一晶圓之一實施例，該複數個半導體封裝包含識別標記。
圖7繪示包含一識別標記之一半導體封裝之一實施例。
圖8繪示包含一識別標記之一半導體封裝之一實施 例。
圖9繪示包含一識別標記之一半導體封裝之一實施例。
圖10A及圖10B繪示關於包含唯一識別符之半導體封裝之態樣之程式流程。
本揭露之實施例揭示方法及系統以改良半導體封裝。本揭露、其態樣及實施方案不受限於本文中揭示之特定封裝類型、材料類型、或其他系統組件實例、或方法。設想與半導體製造及封裝一致的所屬技術領域中已熟知之許多額外組件、製造及組裝流程，用於搭配來自本揭露之具體實施方案使用。據此，例如，雖然揭示具體實施方案，但是此類實施方案及實施之組件可包含如所屬技術領域中已熟知之用於此類系統及實施之組件的任何組件、型號、類型、材料、版本、量、及/或類似者，該等系統及實施之組件與意圖的操作一致。在一些情況中，為了不混淆本揭露，未描述熟知之程式及製造技術的具體細節。另外，圖中展示之各項實施例係繪示性表示且非必然按比例繪製。
本文使用字詞「例示性(exemplary)」、「實例(example)」或其各種形式意指用作為一實例、案例、或圖解闡釋。本文描述「例示性」或為「實例」之任何態樣或設計非必然視為較佳或優點優於其他態樣或設計。另外，實例僅為了清楚及理解之目的而提供並且非意欲以任何方式限制或限定所揭 示之標的物或本揭露之相關部分。應理解，可能已呈現各種不同範疇的許多額外或替代之實例，但是為了簡短目的而省略。
如本文中所使用，「上方(over)」、「之間(between)」、及「上(on)」等詞係指層相對於其他層的相對位置。經沉積或經設置於另一層上面或下面的一層可直接接觸該另一層或可具有一或多個仲介層。經沉積或經設置於層之間的一層可直接接觸該等層或可具有一或多個仲介層。相比而言，「在」一第二層「上」之一第一層接觸彼第二層。
雖然本揭露包括不同形式之數項實施例，但是在圖式及以下撰寫的說明書中呈現具體實施例之細節，且瞭解本揭露視為所揭示之方法及系統的範例及原理，並且非意圖使所揭示之概念之廣泛態樣限於所闡釋之實施例。此外，所屬技術領域中具有通常知識者應瞭解，其他製造裝置及實例可與所提供之裝置及實例互混或取代所提供之裝置及實例。在上文描述參考特定實施例之處，應顯而易見，可進行數個修改而不會脫離其精神，並且顯而易見，這些實施例及實施方案亦可應用於其他技術。據此，所揭示之標的物意圖含括所有此類變更、修改及變化，彼等皆落入本揭露之精神及範疇以及所屬技術領域中具有通常知識者之知識內。
大致上而言，使用兩個複雜的製造程式製造半導體裝置：前段製造及後段製造。前段製造涉及形成複數個晶粒於一半導體晶圓之表面上。該晶圓上之各晶粒含有經電連接以形成功能電路之主動電組件及被動電組件。主動電組件( 諸如電晶體及二極體)具有控制電流之流動的能力。被動電組件(諸如電容器、電感器、電阻器及變壓器)建立執行電路功能所必須的電壓與電流之間之關係。
藉由一系列程式步驟形成被動組件及主動組件於半導體晶圓之表面上方，包括摻雜、沉積、光學微影、蝕刻、及平坦化。摻雜藉由諸如離子佈植(ion implantation)或熱擴散之技術而引入雜質至半導體材料中。摻雜程式修改主動裝置中的半導體材料之導電性，將半導體材料轉變成絕緣體、導體，或回應於一電場或基極電流而動態變更半導體材料導電性。電晶體含有經配置成所必要的不同類型及摻雜程度之區域，以在施加電場或基極電流時致能電晶體促進或限制電流之流動。
主動組件及被動組件係由具有不同電性質之材料之層所形成。可藉由各式各樣沉積技術來形成層，部分依沉積之材料之類型而決定沉積技術。例如，薄膜沉積可涉及化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍、及無電解電鍍程式。大致上而言，各層被圖案化以形成主動組件部分、被動組件部分、或介於組件之間之電連接部分。
可使用光學微影將層圖案化，微影涉及沉積光敏材料(例如，光阻)於待圖案化之層上方。使用光將一圖案自一光罩轉移至光阻。在一實施例中，使用溶劑移除光阻圖案之經受光之部分，而暴露待圖案化之下方層之部分。在另一實施例中，使用溶劑移除光阻圖案之未經受光之部分(負光阻)，而暴露待圖案化之下方層之部分。移除光阻之其餘部分 ，留下一經圖案化之層。替代地，一些類型材料係藉由使用諸如無電解及電解電鍍之技術直接沉積該材料於藉由一先前沉積/蝕刻程式所形成之區或空隙中而圖案化。
圖案化係移除半導體晶圓表面上之頂部層之部分的基本操作。可使用光學微影、光罩、遮罩、氧化物或金屬移除、攝影及範本印刷、以及顯微蝕刻(microlithography)來移除半導體晶圓之部分。光學微影包括：形成一圖案於比例光罩(reticle)或一光罩中；及轉移該圖案至半導體晶圓之表面層。光學微影以一兩步驟式程式形成主動及被動組件之水準尺寸於半導體晶圓之表面上。第一步驟係，將比例光罩或光罩之圖案轉移至光阻層上。光阻係在受曝光時經歷結構及性質變更之一光敏材料。變更光阻之結構及性質之程式作為負型作用光阻或正型作用光阻發生。第二步驟係，將光阻層轉移至晶圓表面中。轉移發生在蝕刻移除半導體晶圓之頂部層之未被光阻覆蓋的部分時。光阻之化學使得該光阻實質上維持完好，並且在移除半導體晶圓之頂部層之未被光阻覆蓋之部分的同時，抵抗被化學蝕刻溶液移除。可根據使用的特定光阻及所欲結果，修改形成、曝光及移除光阻之程式，以及修改移除半導體晶圓之一部分的程式。
在負型作用(negative-acting)光阻中，光阻被曝光，並且在名為聚合之程式自可溶狀況變更至不可溶狀況。在聚合中，使未聚合材料曝光或暴露於能量源，且聚合物形成交聯材料，該交聯材料係抗蝕劑。在大多數負光阻中，聚合物係聚異戊二烯。用化學溶劑或顯影劑移除可溶部分(即，未 被曝光之部分)，而在光阻層中留下對應於比例光罩上之不透明圖案的孔洞。圖案存在於不透明區域中的光罩稱為清場光罩(clear-field mask)。
在正型作用(positive-acting)光阻中，光阻被曝光且在名為光溶解化(photosolubilization)之程式中自相對非可溶狀況變更至更可溶狀況。在光溶解化中，相對不可溶光阻被曝光於適當的光能量並且轉換成一較可溶狀態。在顯影程式中，可藉由溶劑移除光阻之經光溶解化部分。基本正光阻聚合物係酚-甲醛(phenol-formaldehyde)聚合物，亦稱為酚-甲醛酚醛樹脂。用化學溶劑或顯影劑移除可溶部分(即，被曝光之部分)，而在光阻層中留下對應於比例光罩上之透明圖案的孔洞。圖案存在於透明區域中的光罩稱為暗場光罩(dark-field mask)。
在移除半導體晶圓之未被光阻覆蓋之頂部部分之後，移除光阻之其餘部分，而留下一經圖案化之層。替代地，一些類型材料係藉由使用諸如無電解及電解電鍍之技術直接沉積該材料於藉由一先前沉積/蝕刻程式所形成之區或空隙中而圖案化。
沉積材料之一薄膜於一現有圖案上方會增大下方圖案且建立一非均勻平表面。需要均勻平表面以生產較小且更緻密聚集(packed)之主動組件及被動組件。可使用平坦化以自晶圓之表面移除材料且生產均勻平表面。平坦化涉及用拋光墊拋光晶圓之表面。在拋光期間將研磨材料及腐蝕性化學品添加至晶圓之表面。組合之研磨機械作用及化學腐蝕作用移 除任何不規則形貌，導致均勻平表面。
後段製造係指將晶圓成品切割或單切成個別半導體晶粒並接著封裝半導體晶粒以用於結構支撐、環境隔離及封裝互連。為了單切半導體晶粒，沿稱為鋸道(saw streets)或劃線(scribes)的晶圓之非功能區域切割晶圓。使用雷射切割工具或鋸刃單切晶圓。
在一些情況中，在單切之後，個別半導體晶粒被安裝至封裝基材，封裝基材包括用於與其他系統組件互連之接針或接觸墊。接著，形成於半導體晶粒上方的接觸墊連接至在封裝內之接觸墊。可用焊料凸塊、柱形凸塊、導電膏、或線接合製作電連接。囊裝物或其他模製材料可沉積於封裝上方以提供實體支撐及電隔離。接著，將封裝成品插入於電系統中，並且使半導體裝置之功能可供其他系統組件取用。使用模製或一經重構晶圓或板材的半導體封裝包括扇出嵌入晶粒封裝及扇出晶圓級封裝(fo-WLP)。此類處理的實例例如相對於圖3A至圖4及圖9來呈現及論述。
在諸如晶圓級封裝(WLP)、晶圓級晶片尺寸封裝(WLCSP)或晶片尺寸封裝(CSP)的其他情況中，大多數的或所有的用於結構支撐、環境隔離及封裝互連之封裝處理係在單切晶粒之前完成。如本文中所使用，WLP可係指其中半導體晶粒或積體電路之封裝係形成或組建在原生晶圓上的任何半導體封裝，並且所得封裝大小或佔用區域等於半導體晶粒之大小或佔用區域。如本文中所使用，WLCSP及CSP係指用於單一可直接表面安裝之半導體晶粒的封裝，其中封裝大小或 佔用區域可稍微大於半導體晶粒之大小或佔用區域，其中封裝大小大於半導體晶粒之大小的1.0倍且小於半導體晶粒之大小的1.2倍。此類處理的實例例如相對於圖5至圖8來呈現及論述。
在一些情況中，半導體封裝可包括層壓環氧樹脂膜於晶圓之背部，以提供機械保護。習知上，已使用雷射標記或印刷以於背側層壓膜上建立一可讀標記，以提供一識別標記。識別標記可包括零件號碼、製造日期、公司標誌、製造地、或其他所欲資訊，如藉由圖1中之識別標記4所展示。如下文所述，可使用改良之封裝標記方法，以改良使用雷射、印刷或兩者之半導體封裝標記的習知方法。
圖2A展示一原生半導體晶圓或半導體晶圓20之平面圖，半導體晶圓20含有用於結構支撐之一基底基材材料22，諸如但不限於矽、鍺、砷化鎵、磷化銦、或碳化矽。藉由如上文所述之一非作用、晶粒間晶圓區或鋸道26分開的複數個半導體晶粒或組件24可形成在晶圓20上。鋸道26可提供切割區以單切半導體晶圓20成個別半導體晶粒24。
圖2B展示於圖2A中展示之半導體晶圓20之一部分之剖視圖。各半導體晶粒24可包含一背側或背表面28及一作用表面30，作用表面30與背側或背表面28相對立。作用表面30可含有類比電路或數位電路，類比電路或數位電路實施為形成在晶粒內之主動裝置、被動裝置、導電層及介電層，並且根據晶粒之電設計及功能而電互連。例如，電路可包括形成在作用表面30內之一或多個電晶體、二極體及其他電路元 件，以實施類比電路或數位電路，諸如DSP、ASIC、記憶體或其他信號處理電路。半導體晶粒24亦可含有用於RF信號處理或其他目的之整合式被動裝置(IPD)，諸如電感器、電容器、及電阻器。在一實施例中，半導體晶粒24可包含覆晶類型裝置。
可使用PVD、CVD、電解電鍍、無電解電鍍程式、或其他適合的金屬沉積程式，形成一導電層32於作用表面30上方。導電層32可係Al、Cu、Sn、Ni、Au、Ag、或其他適合的導電材料之一或多個層。導電層32可操作為經電連接至作用表面30上之電路的接觸墊或接合墊。導電層32可經形成為經並排設置成距半導體晶粒24之邊緣達一第一距離之接觸墊，如圖2B所展示。替代地，導電層32可經形成為在多列中偏移之接觸墊，使得一第一列接觸墊經設置成距晶粒之邊緣達一第一距離，而與該第一列交替的一第二列接觸墊經設置成距晶粒之邊緣達一第二距離。
圖2C展示半導體晶圓20可經歷用研磨機38的一可選的研磨操作，以平坦化背側或背表面28並減小半導體晶圓20之厚度。亦可使用一化學蝕刻來移除及平坦化半導體晶圓20。亦可使用一鋸刃或雷射切割工具39穿過鋸道26將半導體晶圓20單切成個別半導體晶粒24。
圖2D(接續圖2B)展示一絕緣層、鈍化層(passivation layer)或聚合物層33可沉積至原生晶圓20(諸如在半導體晶粒24之作用表面30處)，且於原生晶圓20上圖案化。絕緣層33可含有一聚合物材料、光敏低固化溫度介電光阻、光敏複合光 阻、層壓化合物膜、含填料之絕緣膏、焊料遮罩光阻膜、液體模製化合物、二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、氧化鋁(Al2O3)、或具有相似絕緣及結構性質之其他材料的一或多個層。可使用印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合的程式沉積絕緣層33。絕緣層33後續可被圖案化及可選地固化以建立用於後續電互連之空間。
可藉由蝕刻、雷射鑽孔、機械鑽孔、或其他適合的程式移除絕緣層33之一部分以形成開口。開口可延伸完全穿過絕緣層33且暴露接觸墊32或半導體晶粒24或原生晶圓20之任何其他部分。圖2D展示穿過絕緣層33之數個不同開口，用於後續形成導電柱(conductive pillar)、導電桿(conductive post)、或導電互連34。
導電柱34可形成於接觸墊32上方且連接至接觸墊32。可使用圖案化及金屬沉積程式(諸如印刷、PVD、CVD、濺鍍、電解電鍍、無電解電鍍、金屬蒸鍍、金屬濺鍍、或其他適合的金屬沉積程式)，直接形成導電柱34於絕緣層33及接觸墊32上方或上。導電柱34可係Al、Cu、Sn、Ni、Au、Ag、或其他適合的導電材料之一或多個層。在一實施例中，一光阻層沉積於半導體晶粒24及導電層32上方。可藉由一蝕刻顯影程式曝光及移除光阻層之一部分。可使用一選擇性電鍍程式，於光阻之經移除部分中及接觸墊32上方形成導電柱34為銅柱、桿、或圓柱(column)。可移除光阻層，留下導電柱34以提供相對於半導體晶粒24之作用表面30的後續電互連及一間距(standoff)。在一些實施例中，導電柱34可包括在10至40 μm、15至25μm之範圍內之一高度H1、或約20μm之一高度。
可在用研磨機38及鋸刃或雷射切割工具39研磨及單切半導體晶圓20之前，形成絕緣層33及導電柱34於原生半導體晶圓20上，如上文相對於圖2D所述。
圖2E(接續圖2B)展示沉積至原生晶圓20上且予以圖案化的絕緣層、鈍化層、或聚合物層33，如上文相對於圖2D所述。圖2E進一步展示導電柱、導電桿或導電互連36，其可相似或完全相同於圖2D之導電桿34。導電桿36與導電桿34之差異在於形成於導電層35上方、上或與導電層35電接觸，而導電層35可經形成為介於接觸墊32與導電柱36之間之一扇入重分佈層(RDL)。
導電層35可沉積於絕緣層33中之開口、絕緣層33及接觸墊32上方且與絕緣層33中之開口、絕緣層33及接觸墊32接觸。作為一非限制性實例，可使用PVD、CVD、電解電鍍、無電解電鍍、或其他適合的程式沉積導電層35。導電層35可包含鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鈦(Ti)、鎢(W)、多晶矽、或其他適合的導電材料之一或多個層。
可在用研磨機38及鋸刃或雷射切割工具39研磨及單切半導體晶圓20之前，形成絕緣層33、導電層35及導電柱36於原生半導體晶圓20上，如上文相對於圖2D所述。
來自圖2D)，在形成封裝、半導體封裝、半導體裝置、fo-WLCSP、或fo-嵌入晶粒封裝82(展示於圖3E中)中使用該複數個半導體晶粒24。圖3A進一步展示經設置成圍繞複 數個半導體晶粒24之一囊裝物或模化合物52。可使用膏印刷(paste printing)、壓縮模製(compression molding)、轉移模製(transfer molding)、液體囊裝物模製(liquid encapsulant molding)、真空層壓(vacuum lamination)、膜輔助模製(film-assisted molding)、或其他適合的施用器(applicator)沉積囊裝物52。囊裝物52可係聚合物複合材料，諸如含填料之環氧樹脂、含填料之環氧丙烯酸酯、或含適當的填料之聚合物。囊裝物52可係非導電、提供實體支撐且在環境上保護半導體裝置免於外部元素及汙染物之侵害。
囊裝物52可接觸、覆蓋及設置於半導體晶粒24之所有六側或所有側上方或相鄰於半導體晶粒24之所有六側或所有側，包括背側28、作用表面30、及背側28與前側30間之連接或延伸的所有側表面。經重構晶圓50的一底部表面或第一表面56可包含囊裝物52之一底部表面，其可與銅柱34之一底部表面或端部共平面或實質上共平面。經重構晶圓50的一頂部表面或第二表面58可設置成與第一表面56相對立並且設置於半導體晶粒24之背側28上方。經重構晶圓50的頂部表面58可在半導體晶粒24之背側28上方且自半導體晶粒24之背側28偏移或共平面，例如，如圖3A、圖3B及圖9所展示。
在一些實施例中，囊裝物52可設置成圍繞半導體晶粒24，同時半導體晶粒安裝(諸如面向下)至用於結構支撐之一暫時性載體或基材(其可含有一暫時性或犧牲基礎材料，諸如矽，聚合物，氧化鈹，或其他適合的低成本、剛性材料)。一可選的介面層或雙面膠帶可設置於該暫時性載體之一 頂部表面上方並且介於複數個半導體晶粒24與該暫時性載體之間作為一黏著劑接合膜。可藉由化學蝕刻，機械剝除、CMP、機械研磨、熱烘烤、UV光、雷射掃描、或濕式剝模(wet stripping)移除該載體及介面層。圖3A展示在移除暫時性載體及介面層之後、使得經重構晶圓50的底部表面56被暴露且準備就緒以用於如下文更詳細描述之後續處理的經重構晶圓50之一非限制性實例。
於圖3A中將半導體晶粒24展示為藉由在經重構晶圓50內之一空間或間隙51分隔。間隙51可提供用於一後續形成之扇出互連結構之一區。間隙51之一大小可根據一板材設計予以決定且提供用於待圍繞各半導體晶粒24形成之扇出晶圓級封裝fo-WLP、及用於扇出互連結構或重分佈層(RDL)之充分空間。間隙51亦可包括可選地用於安裝相鄰於半導體晶粒24的其他半導體裝置或組件以含括在一最終半導體晶粒封裝82內的充分區。其他裝置或組件可包括離散裝置、分散式組件或被動裝置，包括電感器、電容器及電阻器。無論如何，間隙51可包括半導體晶粒24之間之充分空間以提供用於後續自經重構晶圓50單切半導體24之充足空間。
可使用一膏印刷、壓縮模製、轉移模製、液體囊裝物模製、真空層壓、旋轉塗佈、或其他適合的施用器，將囊裝物52形成及沉積成圍繞複數個半導體晶粒24。在一升高溫度下，囊裝物52可圍繞半導體晶粒24均勻地散佈並均勻分佈，且囊裝物52之一黏度可經選擇以用於均勻覆蓋。複數個半導體晶粒24可一起嵌入於囊裝物52中，囊裝物52可係非導電 性並在環境上保護半導體裝置免於外部元素及汙染物的侵害。囊裝物52可設置成圍繞半導體晶粒24以形成一經重構晶圓50，經重構晶圓50包括任何形狀及大小之一佔用區域或形狀因數，其允許且有助於形成所欲半導體晶粒封裝所需的後續處理。作為一非限制性實例，經重構晶圓50可包含一相似於300毫米(mm)半導體晶圓之一形狀因數的形狀因數，並且包括具有300mm或約300mm(即，加減5mm)之一直徑之一圓形佔用區域。同樣地，亦可形成任何所欲直徑之圓形佔用區域。作為另一非限制性實例，經重構晶圓50可包含一條半導體晶粒24，半導體晶粒24包含一方形佔用區域、矩形佔用區域，或任何其他所欲佔用區域。
圖3B展示：經重構晶圓50可經歷用研磨機38的一可選的研磨操作，以平坦化經重構晶圓50的頂部表面58，並且暴露半導體晶粒24之背表面28，使得背表面28與經重構晶圓50的頂部表面58共平面。亦可使用一化學蝕刻以移除及平坦化經重構晶圓50。材料之移除及經重構晶圓50的平坦化亦可減小經重構晶圓50及所得半導體封裝82的高度。
圖3C展示：在形成經重構晶圓50之後，一層光敏或可光成像材料40可形成於經重構晶圓50的頂部表面58上方。雖然光敏材料40展示為設置於經重構晶圓50上方，但光敏材料40亦可置放於原生晶圓或半導體裝置之其他結構或配置上方，其等亦將受益於本文描述之標記。形成於原生晶圓20上方的光敏材料40之實例展示於圖5至圖8中且相對於圖5至圖8予以論述。光敏材料40之層可包含可沿經重構晶圓50的頂部 表面58之輪廓延伸且沿循經重構晶圓50的頂部表面58之輪廓的一底部表面或第一表面42。光敏材料40之層亦可包含與底部表面42相對立之一頂部表面或第二表面44，其可沿底部表面42之輪廓延伸且沿循底部表面42之輪廓。光敏材料40可包含環氧樹脂材料、聚合物材料或其他適合的材料，且可使用用於施加光敏材料的任何適合方法形成為膜、片材或層。一非限制性實例，光敏材料40亦可包括焊料遮罩及乾膜焊料遮罩，諸如Hitachi FZ2700-GA。如下文更詳細論述，光敏材料40可施加至或經設置於複數個半導體封裝之背部上，諸如包括在未單切之經重構晶圓50內，作為用於藉由增加封裝標記之程式處理量、減小標記程式成本、改良標記一致性及提供減小之字元或符號大小而增加將識別標記置於半導體裝置上的效率之方法之部分。
在一些情況中，光敏材料40可經形成為一單一或單塊層材料或膜。在其他情況中，光敏材料40亦可由多過一個材料或層所形成，諸如一多層材料或膜。例如，光敏材料40亦可經形成為一多層膜，其包含形成於一非光敏層40b上方的一光敏層40a。為了易於呈現，光敏材料40有時候展示為包含層40a及40b的一多層材料，而在其他時候展示為一單一層40，應瞭解，每當指示層40時，可使用一單一層或多層結構。當光敏材料40形成為一多層膜時，非光敏層40b可直接黏附至經重構晶圓50的頂部表面58、半導體晶粒24之背側28或兩者。光敏材料40a可定位於非光敏層40b上方，或設置於非光敏層40b上。在光敏材料40曝光之後，可選擇性地移除光敏材料 40之光敏部分之一整個厚度，以建立一識別標記46。在一些情況中，將移除光敏材料40之一整個厚度，而在其他情況中，將移除少於整個光敏材料40，留下光敏層40之一部分，諸如非光敏層40b維持完好且覆蓋整個頂部表面58、背側28或兩者。光敏層40a或識別標記46之一厚度T2可小於或等於光敏層40(即，40a及40b)之一厚度T1之50百分比。在一些情況中，光敏層40a之厚度T2小於或等於非光敏層40b之一厚度T3。
圖3D展示：在形成或置放光敏材料40於經重構晶圓50的頂部表面58(包括背側28)上、上方或接觸經重構晶圓50的頂部表面58(包括背側28)之後，一或多個識別標記46可形成於光敏材料40中。在一些實施例中，可使用一可程式化、無光罩圖案化系統形成複數個識別標記46於光敏材料40中。形成在經重構晶圓50上的識別標記46之各者可對應於一特定半導體晶粒、封裝或半導體裝置。識別標記46可包含一或多個特徵45，包括文字、字母、形狀、符號、標誌、文字與數字序列、二維矩陣碼、條碼、QR碼、IR碼、接針1識別符、或機器可讀或入類可讀的任何其他識別標記或影像。特徵45可包括一特徵大小，該特徵大小在長度、寬度或兩者方面小於或等於150μm。
可至少部分藉由使用一數位曝光機器、一無光罩圖案化機器、一雷射直接成像機器、或其他相似機器達成識別標記46之形成。作為一非限制性實例，使用一雷射直接成像機器，一圖案可曝光於可包括一光聚合物膜之光敏材料40上。藉由圖解闡釋而非限制，用以使聚合物膜曝光的光之波長 可係介於350奈米(nm)與410nm之間。在光敏材料40曝光之後，經圖案化或經曝光之光敏材料40可被部分或完全顯影，以在光敏材料40內形成識別標記46。
接著，經圖案化之膜可被部分地化學顯影，使得開口、凹部、凹陷、凹口、空隙、或腔可形成於光敏材料40中以形成識別標記46(識別標記46可包括一或多個特徵45)於經重構晶圓50的頂部表面58上方、於背側28上方或兩者。
在光敏材料40圖案化及顯影並且產生隨附識別標記46之後，接著，光敏材料40可被固化以增加材料硬度。可用熱固化、UV固化、微波固化、或其他適合的固化之一或多者達成光敏材料40之固化。藉由圖案化及顯影產生之識別標記46之特徵45的大小可包含包括長度及寬度的尺寸，該等尺寸可小於習知標記技術(諸如雷射剝蝕，油墨印刷及噴墨)的尺寸。在一些實施例中，在長度、寬度或兩者方面，藉由圖案化及顯影產生之特徵45之大小可小於或等於150μm、小於或等於100μm、及小於或等於50μm。識別標記46亦可經形成為具有小於或等於50μm之一圖元大小。
識別標記46之各者可用作為用於經重構晶圓50上或中之各單元的一識別標記或唯一識別標記。識別標記46可編碼或包含用於一特定半導體晶粒24之唯一識別資訊，諸如產品類型、產品能力及產品製造資訊，諸如在一原生晶圓20或經重構晶圓50內的半導體晶粒24或其封裝之位置、一唯一晶圓識別(ID)號碼，以及關於半導體晶粒24或其封裝82之製造時間、日期或地點之一或多者之資訊，以及其他所欲資訊。因 此，識別標記46可提供一機器可讀標記，其包含可係用於經重構晶圓50的各半導體晶粒、半導體封裝或單元的唯一資訊，包括一晶圓識別(ID)號碼及晶圓或板材上之單元的位置。識別標記46亦可傳達關於封裝類型、來源地(origin)、定向及晶圓位置的資訊。例如，為了唯一識別封裝82之各者，除了其他識別資訊以外，亦可在封裝82上包括用於在經重構晶圓50內之封裝位置的位置資訊(諸如x-y座標)。
識別標記46可完全形成或部分形成於光敏層40中。當藉由在特定區中選擇性地移除全厚度之光敏層40以建立開口而形成識別標記46時，識別標記46可完全形成於光敏層40中。換言之，識別標記46可完全地延伸穿過光敏材料40，諸如自頂部表面44至底部表面42。替代地，僅光敏材料40之一部分厚度可移除，留下覆蓋經重構晶圓50的頂部表面58、背側28、半導體封裝82之一頂部表面、或囊裝物52之頂部表面的光敏材料40之一連續層(諸如光敏材料40之非光敏層40b或光敏材料40之其他部分)。在光敏材料40包含一負型作用膜時的情況中，光敏材料40被曝光之部分將交聯，使該被曝光之部分抗顯影劑(諸如碳酸鈉或其他適合的劑)。在光敏材料40係一正型作用膜時的情況中，可使光敏材料40被曝光之部分可溶於顯影劑(諸如氫氧化四甲銨(TMAH)或其他適合的劑)中。可藉由最佳化曝光及顯影程式(包括曝光能量、聚焦、顯影時間、顯影溫度、及顯影劑溶液濃度)達成光敏材料40之部分顯影。
在一負作用膜情況中，曝光程式可經最佳化以部分 曝光標記區域中之光敏膜，引起在膜之一部分厚度中發生交聯。此可藉由增加曝光能量，或藉由使影像散焦而導致標記區域中之一較低曝光劑量而達成。在一正型作用材料情況中，可減小曝光能量以僅曝光標記區域中之膜的一部分厚度。藉由光敏材料40之部分顯影建立的識別標記46之一厚度或深度T2可變化，且在一些實施例中，可在2至30μm之範圍內或約2至30μm，以最佳化識別標記46之可讀性。頂部表面44與底部表面42之間之光敏材料40之一厚度或深度T1可大於識別標記46之厚度T2，且可在10至60微米之範圍內或係約10至60微米。
在一識別標記46將被額外封裝(諸如一額外絕緣或保護層)覆蓋時的情況中，絕緣層可包含一透明或半透明材料，以即使在識別標記46被包括在該半導體封裝內、同時設置成遠離半導體封裝之一外部或暴露表面時，允許光學辨識及讀取識別標記46。在其他情況中，可藉由用不同顏色之材料(包括金屬、塑膠、其他適合材料)填充標記來提供識別標記46的高光學對比度，讓識別標記46更清晰。亦可藉由自光敏層40移除足夠材料，使得不同顏色之材料或不同材料或層(諸如非光敏層40b、或半導體晶粒24之背側28)被暴露以增加對比度而達成光學對比度，且使識別標記46更易於辨識或讀取。
如本文所描述，相對於在半導體封裝或半導體裝置之一背側上使用雷射標記或油墨印刷的習知封裝標記，藉由在光敏材料40內形成複數個識別標記46實現數個優點。
第一，使用雷射標記或油墨印刷的封裝標記係循序程式，該循序程式常常係緩慢且資本密集的。例如，一300毫米(mm)WLCSP可具有數千個個別晶粒單元，各晶粒單元含有數行文字與數字字元及用於各者之其他符號。因此，一單一晶圓可能需要銘刻每晶圓約300,000個字元或符號。一般而言，此類銘刻可需要一小時或以上的雷射標記，這可導致高資本成本及長的製造循環時間。在字元大小減小以增加晶圓上之字元數量(諸如用以提供額外資訊)時的情況中，增加之字元數量進一步增加標記之時間及成本。相反地，於用於各半導體晶粒24的光敏材料40中形成識別標記46可在同一時間及在一相同處理部驟期間藉由使用自訂光圖案來完成，以允許在不會如同雷射標記一樣增加處理時間的情況下增添識別標記46。換言之，用於製作具有識別標記46之一晶圓的程式時間無關於識別標記46中使用的標記密度或者標記數量或字元數量，此可大幅縮減處理時間及相關成本。此外，鑑於包括為雷射標記之部分的標誌或標誌標記通常緩慢、耗時且品質不良，但是因為在光敏材料40內形成在標記46，所以當標誌及標誌標記形成為識別標記46之部分時，標記之大小或細節及標記之品質不會增加用於建立標記之處理時間。
第二，有可能使用光敏材料40重加工不合格、未完成或在 其他情況下有缺陷的識別標記46，此在使用雷射剝蝕的情況下將係不可用的。使用雷射剝蝕，重加工實務上不可行，此係因為膜之應保留的一部分已被雷射剝蝕。一般而言，在固化之後完成環氧樹脂膜之雷射標記，並且沒有任何方式可移除固化後的膜，膜永久附接至封裝。即使在固化之前，膜一旦層壓至晶圓則極難移除。使用正光(positive photo)程式，可在膜熱固化前的任何時間使膜完全成像及顯影去除。例如，在一正型作用膜之曝光及顯影之後，可諸如藉由一自動化光學檢測(AOI)機器檢測影像。如果偵測到一錯誤，可藉由暴露整個晶圓使整個膜可溶於顯影劑中來改正該錯誤。接著，該膜可被顯影去除及重施加，並且無錯誤地執行一新標記程式以提供識別標記46。
第三，在大量製造中，雷射標記可係難以控制的程式，其會導致諸如標記破碎、標記遺缺、標記未對準、標記褪色、或標記過深等缺陷。這些缺陷可使標記不可讀且因此導致昂貴報廢或材料浪費。另外，雷射穿透的深度變化可導致不同層及不同材料之曝光，這可能導致對比度變化，進而不理想地導致減弱能辨度。
第四，對控制雷射標記之使用的另一極限係關於藉由雷射剝蝕製作之字元的大小。如所屬技術領域中已熟知，由雷射標記製作之字元的一實務最小大小具有 約150μm之實務極限。因為雷射剝蝕程式之循序本質，雷射標記極限之最小字元大小隨著減小字元大小以包括更多字元的所需雷射標記時間增加而受到影響。雷射標記之最小字元大小亦限制可在封裝背部上編碼的資訊量，對非常小的封裝而言尤其如此。同樣地，使用油墨標記會具有受限之字元大小及解析度、額外材料成本以及稍微增加之封裝厚度的缺點。此外，可能難以控制印刷品質，並且品質問題可係常見的。相反地，如本文中揭示，形成識別標記46於光敏材料40內允許在長度、寬度或兩者方面小於150μm，小於100μm、及小於或等於50μm之一最小字元大小。
Z除了展示形成識別標記46於光敏材料40中以外，圖3D亦展示形成一增進(build-up)互連結構80(諸如一扇出增進互連結構)於經重構晶圓50上方。形成增進互連結構80可發生在形成或置放光敏材料40之前或之後，及在形成識別標記46於光敏材料40中之前或之後。雖然相對於圖3D描述及展示增進互連結構80之一非限制性實例，但是，亦設想用於增進互連結構80的額外層、組態及設計。
因此，增進互連結構80可包含沉積及圖案化絕緣或鈍化層60。在移除半導體晶粒24所安裝至之暫時性載體之前或之後，絕緣層60可施加至經重構晶圓50，諸如在經重構晶圓50的底部表面56處。絕緣層60可保形地施加至經重構晶圓50(包括囊裝物52及半導體晶粒24)，且具有沿循經重構晶圓 50(包括囊裝物52及半導體晶粒24)之輪廓的一第一表面。絕緣層60可包含與第一表面相對立的一第二平坦表面。絕緣層60可含有光敏低固化溫度介電光阻、光敏複合光阻、層壓化合物膜、含填料之絕緣膏、焊料遮罩光阻膜、液體模製化合物、SiO2、Si3N4、SiON、Al2O3、或具有相似絕緣及結構性質之其他材料之一或多個層。可使用印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合的程式沉積絕緣層60。絕緣層60後續可被圖案化及可選地固化以建立用於後續電互連之空間。
可藉由蝕刻、雷射鑽孔、機械鑽孔、或其他適合的程式移除絕緣層60之一部分以形成開口。開口可完全延伸穿過絕緣層60且暴露接觸墊32或半導體晶粒24或經重構晶圓50之任何其他部分。圖3D展示用於後續形成導電導通孔及電互連的數個不同開口62。
圖3D亦展示：一導電層66可沉積於開口中，以及沉積於接觸墊32上方且與接觸墊32電接觸，並且沉積於絕緣層60之部分上方且跨絕緣層60之部分延伸以形成一RDL。作為一非限制性實例，可使用PVD、CVD、電解電鍍、無電解電鍍、或其他適合的程式沉積導電層66。導電層66可包含Al、Cu、Sn、Ni、Au、Ag、Ti，W，多晶矽，或其他適合的導電材料之一或多個層。
在一些實施例中，導電層66可經形成為包含兩個不同部件或部分，即，一導電導通孔66a及一RDL跡線66b。導電導通孔66a可形成增進互連結構之部件並且提供介於接觸墊32與RDL跡線66b之間之垂直電連接。如圖3D所展示，RDL跡 線66b可保形地施加至絕緣層60之第二表面及施加至導電導通孔66a之一表面，絕緣層60之第二表面與導電導通孔66a之表面共平面或實質上共平面。在一些情況中，可同時或在相同處理步驟期間形成導電導通孔66a及RDL跡線66b，而在其他情況中，可在不同時間或作為不同處理步驟之部分形成導電導通孔66a及RDL跡線66b。在任一情況中，導電層66b可跨絕緣層60之第二表面及導電導通孔66a延伸，使得導電層66b可經定向成平行於或實質上平行於經重構晶圓50的底部表面56。
導電層66亦可經形成為不具有一導電導通孔66a，以及形成為保形地施加至絕緣層60及接觸墊32之一RDL 66。因此，導電層可平行於或實質上平行於經重構晶圓50的底部表面56跨絕緣層60的第二表面延伸，且亦沿循暴露接觸墊32的開口之側壁之一輪廓或斜度，以及在一介面處沿開口63D之一底部延伸，或與接觸墊32接觸。如圖3D所展示，導電層66可形成增進互連結構之部件，其可提供與接觸墊32的垂直及水準電連接兩者。
圖3D亦展示一絕緣或鈍化層70，其保形地施加至絕緣層60及導電層66，且包含沿循絕緣層60及導電層66之輪廓的一第一表面。絕緣層70進一步包含與第一表面相對立的一第二平坦表面。絕緣層70可包含光敏低固化溫度介電光阻、光敏複合光阻、貼合化合物膜、含填料之絕緣膏、焊料遮罩光阻膜、液體模製化合物、SiO2、Si3N4、SiON、Al2O3、或具有相似絕緣及結構性質之其他材料之一或多個層。可使用 印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合的程式沉積絕緣層70。如同絕緣層60，絕緣層70亦可包含一透明或半透明材料以允許透過該絕緣材料光學辨識識別標記46。絕緣層70亦可後續經圖案化及可選地固化。
可藉由蝕刻、雷射鑽孔、機械鑽孔、或其他適合的程式移除絕緣層70之一部分，以形成完全延伸穿過絕緣層70且暴露導電層66之一部分的開口。可使用PVD、CVD、電解電鍍、無電解電鍍、或其他適合的程式，將一導電層沉積於絕緣層70中的開口中且接觸導電層66，以形成底層凸塊金屬化(UBM)墊74。UBM墊74可係包括黏著性層、阻障層、晶種層、及潤濕層的多個金屬堆疊。UBM 74之層可係Ti、氮化鈦(TiN)、鈦鎢(TiW)、Al、Cu、鉻(Cr)、鉻銅(CrCu)、Ni、鎳釩(NiV)、鈀(Pd)、鉑(Pt)、Au、及Ag。作為一非限制性實例，UBM墊74可包含一TiW晶種層、一Cu晶種層、及一Cu UBM層。TiW晶種層可保形地施加於絕緣層70及導電層66上方。Cu晶種層可保形地施加於TiW晶種層上方。Cu UBM層可保形地施加於TiW晶種層及Cu晶種層上方。UBM墊74用作為介於導電層66與後續形成之焊料凸塊或其他I/O互連結構之間的一中間導電層。UBM墊74可提供對導電層66的一低電阻互連、對焊料擴散的一阻障、及焊料可濕性之增加。
可使用蒸鍍、電解電鍍、無電解電鍍、球滴(ball drop)、網版印刷、或其他適合的程式，沉積一導電凸塊材料於UBM墊74及導電層66上方。凸塊材料可係Al、Sn、Ni、Au、Ag、Pb、鉍(Bi)、Cu、焊料、及其等之組合連同一可選的助焊劑溶 液。例如、凸塊材料可係共熔(eutectic)Sn/Pb、高鉛焊料、或無鉛焊料。可使用一適合的附接或接合程式，將凸塊材料接合至UBM墊74。在一實施例中，可藉由將凸塊材料加熱至高於其熔點來使凸塊材料回焊，以形成圓形球體或凸塊78。在一些應用中，凸塊78被第二次回焊以改良至UBM墊74之電接觸。凸塊亦可壓縮接合至UBM墊74。凸塊78表示可形成於UBM墊74上方的一種類型互連結構。互連結構亦可包含導電膏、柱形凸塊、微凸塊、或其他電互連。絕緣或鈍化層60、導電層66、絕緣或鈍化層70、UBM墊74、及凸塊78可一起形成增進互連結構80，其根據半導體封裝82之組態及設計，遍及一半導體封裝或半導體裝置82提供電連接及電信號之散佈。因此，增進互連結構不限於已包括為非限制性實例的特定層數量或類型，而是可額外地包含較多層或較少層以提供所欲互連。
圖3E展示：在形成增進互連結構80及形成一識別標記46於光敏材料40內之後，可使用一鋸刃或雷射切割工具79單切經重構晶圓50，以形成半導體封裝82。半導體封裝82可包含設置於半導體晶粒24之背側28上方的一背側或第一表面84。半導體封裝82亦可包含設置於半導體晶粒24之作用表面30上方的一前側或第二表面86。
圖3F展示經導引朝向半導體封裝82之背側84的一半導體封裝82之平面圖。因此，圖3D展示用囊裝物52及識別標記46包裝的半導體晶粒24，識別標記46包含包括在光敏材料40內且暴露在半導體封裝82之一背側84處的複數個特徵45。 識別標記46可在半導體封裝82之一外部或外表表面處以透過光學檢測可見且可讀取，用於傳達由識別標記46所儲存、連結或呈現的資訊。替代地，識別標記46可定位成遠離半導體封裝82之一外部或外表部表面且嵌入在半導體封裝82內。當識別標記46嵌入在半導體封裝82內時，設置於識別標記上方的彼等層或材料可係半透明或透明的以允許藉由光學檢測可見且可讀取識別標記，用於傳達由識別標記46所儲存、連結或呈現的資訊。
圖4展示一半導體封裝或半導體裝置87之剖視輪廓圖，半導體封裝或半導體裝置87相似於半導體封裝82，其中相似之元件符號表示藉由相同或相似程式製作之相似或完全相同結構及材料。半導體封裝87包含一背側或第一表面88及一前側或第二表面89，前側或第二表面89與第一表面88相對立。半導體封裝87與半導體封裝82之差異在於，半導體封裝87含有來自展示於圖2E中之半導體晶圓20之半導體晶粒24，其中在形成導電柱36之前，扇入RDL 35被圖案化於半導體晶粒24上方。因此，半導體封裝87繪示可受益於識別標記46的另一例示性封裝結構，該識別標記46係形成於設置於半導體晶粒24之背側28上方且接觸半導體晶粒24之背側28的光敏材料40中。
圖5至圖8各展示其中可藉由一種用在光敏材料40中之識別標記46標記一半導體封裝之方法形成WLP的案例。半導體晶粒24之各者可包含一唯一識別標記46，識別標記46記錄用於半導體晶粒24之各者的來源識別資訊，諸如在單切之 前在半導體晶圓20內之一位置。在其他案例中，識別標記46不需要係唯一的，但是可含有或載有關於封裝的其他相關資訊。
圖5(接續圖2E)展示在單切原生晶圓20之前含有扇入RDL 35及導電柱36的原生半導體晶圓20。圖5展示在形成WLP期間之一點的原生晶圓20，其中已用在光敏材料40中之識別標記46標記複數個半導體封裝或裝置，如上文所述。
圖6(接續圖2D)展示在單切原生半導體晶圓20之前不含扇入RDL且含有導電柱34的原生半導體晶圓20。圖6展示在形成WLP期間之一點的原生晶圓20，其中已透過上文所述之標記方法，用在光敏材料40中之識別標記46標記複數個半導體封裝或裝置。
圖7(接續圖6)展示在圍繞導電柱34設置囊裝物52之後、在形成增進互連層104於導電柱34及囊裝物52上方之後、及在自其原生晶圓20單切WLP 100之後的一WLP、半導體封裝或半導體裝置100。如所展示，增進互連層104可包含一導電層或RDL 106(其可選地形成為一扇入結構)、一絕緣層或鈍化層107、一UBM 108、及一凸塊110，全部形成於半導體晶粒24、導電柱34及囊裝物52上方。圖7亦展示含有透過上文所述之標記方法形成於光敏材料40中之識別標記46的WLP 100。
圖8展示自其原生晶圓20單切WLP 100之後的一WLP、半導體封裝或半導體裝置120，其不含導電柱34或36，且含有形成於半導體晶粒24上方之一增進互連層124。如所展 示，增進互連層104可包含一導電層或RDL 126(其可選地形成為一扇入結構)、一絕緣層或鈍化層128、一UBM 130、及一凸塊132，全部形成於半導體晶粒24上方。圖8亦展示含有透過上文所述之標記方法形成於光敏材料40中之識別標記46的WLP 120。
圖9展示一封裝、半導體封裝、半導體裝置、或fo-WLCSP 140，其相似於圖3E中展示的fo-WLP 82，但是不含導電柱34，且不含設置於半導體晶粒24之作用表面30與增進互連層80之間的囊裝物材料52。因此，囊裝物52之一底部表面可與半導體晶粒24之作用表面30共平面或實質上共平面。封裝140與封裝82之差異亦在於不具有直接接觸半導體24之背側28或在半導體24之背側28上的光敏層40。而是，藉由囊裝物52之一層或部分使光敏層40自背側28偏移。無論如何，fo-WLCSP 140提供一半導體封裝如何可包含透過上文所述之標記方法形成於光敏材料40中之識別標記46(諸如圖3A至圖3F中)之另一非限制性實例。
圖10A繪示用於連同半導體晶粒24或半導體裝置82一起或作為半導體晶粒24或半導體裝置82之部件形成一唯一識別標記46之一非限制性實例的一程式流程190。由此，程式流程190可開始於區塊192，其中光敏材料40或一光可成像聚合物膜可施加至經重構晶圓50的頂部表面58或在半導體封裝82之背側84處。在區塊194，可測量一晶圓上或經重構晶圓50上的基標(fiducial)或設計特徵之位置。亦可使用在經重構晶圓50的作用表面或底部表面56上或在半導體封裝82之前側86 處一設計特徵以對準識別標記46或一標記圖案。在區塊196，識別標記46或一潛影可被曝光於光敏材料41或一聚合物膜上。識別標記46可含有識別標記46之正或負影像。識別標記46可實質上對準至經重構晶圓50上的多個半導體晶粒24或半導體封裝82。在區塊198，光敏材料40可被部分地或完全地顯影以移除光敏材料40之厚度的僅一部分或一整個厚度，以使識別標記46可見。當光敏材料40被部分地顯影使得光敏材料40之僅一部分被移除時，可維持覆蓋半導體晶粒24之頂部表面、經重構晶圓50或半導體封裝82的光敏材料40之一毗連層。在區塊200，光敏材料40可被固化，諸如藉由熱、UV、紅外線或其他適合的固化，以使光敏材料40硬化。
圖10B展示可用於實施方法或程式流程190之一完全整合式製造線210之一非限制性實例。整合式製造線210可包含至少一塗佈機器212、一數位曝光機器214、一顯影劑216及一固化烘箱218，其等全部可連結在一起，使得可透過整合式製造線210依循序、線性流程處理晶圓或板材(諸如經重構晶圓50)。塗佈機器212可係一膜貼合機、旋轉塗佈機、簾塗佈機、槽模塗佈機、或其他適合的塗佈機器。數位曝光機器214可係一雷射直寫成像機器或其他相似機器。
在塗佈機器212係一膜貼合機的情況下，則可包括或插入一額外機器或一台設備，以移除用貼合膜供應的一覆蓋膜。在光敏材料40曝光之後，覆蓋膜脫除劑可移除覆蓋膜，但是亦可在曝光之前完成。於光敏材料40之曝光與顯影之間可包括、插入或保留一暫時緩衝時期，以允許使用一負型作 用光敏材料40的曝光與顯影之間有充分之用於光敏材料40交聯的時間。一AOI機器可在顯影之後且在固化光敏材料40之前插入，以評鑑識別標記46之品質。若識別標記46有任何品質問題，此將允許重加工識別標記46。替代地，AOI機器可在固化烘箱之後插入，或可完全省略。整合式製造線可包含在該整合式製造線之各端部上的裝載埠，以有助於裝載及卸載成批晶圓(無論原生晶圓20或經重構晶圓50)。整合式製造線可讀取一或多個識別標記46，以在自裝載埠缷載晶圓之後及在塗佈之前，識別用於一晶圓之一晶圓或板材ID號碼。在一些案例中，整合式製造線可使用晶圓ID號碼以呼叫(call up)藉由曝光機器執行的標記指令或檔案。
藉由實施如本文中揭示之標記半導體封裝或裝置之方法，透過使一光敏材料40的光成像及部分顯影，入類可讀及機器可讀識別標記46可形成在半導體封裝(諸如封裝82、87、100、120及140)之背側上，以提供數個優點。第一，針對300mm WLCSP，可依大於25WPH的增加速率或處理量來生產半導體封裝，其大於針對相似大小之晶圓上的傳統雷射標記的約小於3WPH之處理量。第二，由於增加處理量，因此可縮減製造循環時間。第三，處理量、製造時間或兩者可無關於在半導體封裝上標記的識別標記46中之字元或符號之數量。第四，可增加識別標記46之標記解析度，所以可實質上減小字元大小。第五，與雷射剝蝕相比較，可改良識別標記46之能辨度，包括用於記錄或相似設計。第六，與雷射標記及油墨印刷相比較，可減少在半導體封裝上標記識別標記 46的成本。第七，使用一無光罩圖案化機器不需要自訂工具，並且可用包括在經重構晶圓50內的複數個半導體封裝之各者的唯一識別標記46達成用於半導體封裝之各者的標記設計及內容。此技術對WLCSP以及嵌入晶粒或扇出晶圓級封裝尤其實用，其中每晶圓或板材可有數千個單元及數十萬個字元。第八，可排除歸因於雷射功率變異性的品質問題。第九，有助於當標記不符合標記標準時對標記46重加工，諸如藉由移除光敏層40，及重施加含新標記46之一新光敏層40。
雖然本揭露包括不同形式之數項實施例，但是在圖式及撰寫的說明書中呈現具體實施例之細節，且瞭解本揭露視為所揭示之方法及系統的範例及原理，並且非意圖使所揭示之概念之廣泛態樣限於所闡釋之實施例。此外，所屬技術領域中具有通常知識者應瞭解，其他製造裝置及實例可與所提供之裝置及實例互混或取代所提供之裝置及實例。在描述參考特定實施例之處，應顯而易見，可進行數個修改而不會脫離其精神，並且顯而易見，這些實施例及實施方案亦可應用於其他技術，而不背離隨附申請專利範圍中提及之本發明之更廣義的精神與範疇。據此，所揭示之標的物將被視為闡釋意義而非限制意義，且意圖含括所有此類變更、修改及變化，彼等皆落入本揭露之精神及範疇以及所屬技術領域中具有通常知識者之知識內。

Claims (16)

  1. 一種製作一半導體裝置之方法，該方法包含以下步驟：提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面(active surface)及一背側，該背側與該作用表面相對立；用一塗佈機器形成一多膜材料於該晶圓上方及該晶圓內的該複數個半導體晶粒之各者之該背側上方，該多膜材料包含一非光敏層及一光敏層，其中該光敏層之一厚度小於或等於該非光敏層之一厚度；用一數位曝光機器及一顯影劑藉由移除該光敏層之一部分，在用於該複數個半導體晶粒之各者的該光敏層內形成一識別標記，該識別標記編碼唯一產品資訊；固化該光敏層；及單切該晶圓成複數個半導體裝置。
  2. 如請求項1之方法，其中該晶圓係一原生半導體晶圓(native semiconductor wafer)。
  3. 如請求項1之方法，其中該晶圓係一經重構晶圓或經重構板材(panel)。
  4. 如請求項1之方法，其進一步包含形成具有一特徵大小的該等識別標記，該特徵大小在長度、寬度或兩者方面小於或等於150微米。
  5. 如請求項1之方法，其進一步包含以下步驟：形成該多膜材料，該多膜材料包含在10微米至60微米之範圍內之一厚度；及形成具有在2微米至30微米之範圍內之一厚度的用於該複數個半導體晶粒之各者的該等識別標記。
  6. 如請求項1之方法，其中用於在該晶圓上方形成該多膜材料的該塗佈機器進一步包含一膜貼合機、一旋轉塗佈機、一簾塗佈機、或一槽模塗佈機(slot die coater)。
  7. 如請求項1之方法，其進一步包含以下步驟：形成具有約300毫米之一直徑的該晶圓；且針對包含約300mm之一直徑的晶圓，依等於或大於25個晶圓/小時(WPH)之一速率，形成用於該複數個半導體晶粒之各者的該識別標記。
  8. 一種製作一半導體裝置之方法，該方法包含以下步驟：提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面及一背側，該背側與該作用表面相對立；形成一多膜材料於該晶圓上方及該晶圓內的該複數個半導體晶粒之各者之該背側上方，該多膜材料包含一非光敏層及一光敏層；用一數位曝光機器及一顯影劑藉由移除該光敏層之一部分而不暴露該複數個半導體晶粒之各者之該背側，在用於該複數個半導體晶粒之各者的該光敏層中形成一唯一識別標記；固化該光敏層；及單切該晶圓成複數個半導體裝置。
  9. 如請求項8之方法，其中該晶圓係一原生半導體晶圓，或一經重構晶圓或經重構板材。
  10. 如請求項8之方法，其進一步包含形成具有一特徵大小的該等識別標記，該特徵大小在長度、寬度或兩者方面小於或等於150微米。
  11. 如請求項8之方法，其中該多膜材料形成於該晶圓內的該複數個半導體晶粒之各者之該背側上。
  12. 一種製作一半導體裝置之方法，該方法包含以下步驟：提供一晶圓，該晶圓包含複數個半導體晶粒，其中各半導體晶粒包含一作用表面及一背側，該背側與該作用表面相對立；形成一多膜材料於該晶圓上方且於該複數個半導體晶粒之各者上方，該多膜材料包含一非光敏層及一光敏層；及藉由在不使用一雷射的情況下移除該光敏層之一部分，在用於該複數個半導體晶粒之各者的該光敏層內形成一識別標記。
  13. 如請求項12之方法，其中該晶圓係一原生半導體晶圓，或一經重構晶圓或經重構板材。
  14. 如請求項12之方法，其進一步包含形成具有一特徵大小的該等識別標記，該特徵大小在長度、寬度或兩者方面小於或等於150微米。
  15. 如請求項12之方法，其中該多膜材料形成於該晶圓內的該複數個半導體晶粒之各者之該背側上。
  16. 如請求項12之方法，其進一步包含形成具有小於或等於該多膜材料之一厚度之50百分比的一厚度的該識別標記。
TW104142357A 2014-12-16 2015-12-16 標記一半導體封裝之方法 TWI664708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462092322P 2014-12-16 2014-12-16
US62/092,322 2014-12-16

Publications (2)

Publication Number Publication Date
TW201633491A TW201633491A (zh) 2016-09-16
TWI664708B true TWI664708B (zh) 2019-07-01

Family

ID=56111905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142357A TWI664708B (zh) 2014-12-16 2015-12-16 標記一半導體封裝之方法

Country Status (5)

Country Link
US (2) US9613912B2 (zh)
KR (1) KR102506703B1 (zh)
CN (1) CN107112250B (zh)
TW (1) TWI664708B (zh)
WO (1) WO2016100560A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171149A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
KR20180052615A (ko) * 2015-09-15 2018-05-18 다이니폰 인사츠 가부시키가이샤 정보 보존 장치 및 정보 판독 장치
US9728508B2 (en) 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9831147B2 (en) * 2015-11-30 2017-11-28 Infineon Technologies Austria Ag Packaged semiconductor device with internal electrical connections to outer contacts
US9899332B2 (en) * 2016-02-18 2018-02-20 Texas Instruments Incorporated Visual identification of semiconductor dies
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
JP6773518B2 (ja) * 2016-10-24 2020-10-21 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6873712B2 (ja) * 2017-01-17 2021-05-19 株式会社ディスコ ドレッシングボード、切削ブレードのドレッシング方法及び切削装置
US9818736B1 (en) * 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
EP3596548A4 (en) * 2017-03-15 2021-01-27 Callaghan Innovation DEVICE AND METHOD FOR MANUFACTURING AN ARTICLE BY USING PHOTOLITHOGRAPHY AND PHOTO LACQUER
JP6858452B2 (ja) * 2017-06-23 2021-04-14 株式会社ディスコ 識別マーク付きウェーハ治具
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
CN109856930B (zh) * 2017-11-30 2021-05-25 京东方科技集团股份有限公司 对准标记、基板及其制作方法、曝光对准方法
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
KR102543185B1 (ko) * 2018-10-08 2023-06-14 삼성전자주식회사 반도체 패키지
KR20210033010A (ko) * 2018-10-30 2021-03-25 양쯔 메모리 테크놀로지스 씨오., 엘티디. Ic 패키지
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11562928B2 (en) * 2019-01-25 2023-01-24 Omnivision Technologies, Inc. Laser marked code pattern for representing tracing number of chip
US10998285B2 (en) * 2019-01-25 2021-05-04 Omnivision Technologies, Inc. Code pattern for representing tracing number of chip
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
US11133206B2 (en) 2019-04-15 2021-09-28 Tokyo Electron Limited Method for die-level unique authentication and serialization of semiconductor devices using electrical and optical marking
DE102019006090A1 (de) * 2019-08-29 2021-03-04 Azur Space Solar Power Gmbh Markierungsverfahren
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11450616B2 (en) 2020-07-29 2022-09-20 Nxp Usa, Inc. Using a backside mask layer for forming a unique die mark identifier pattern
TW202220064A (zh) * 2020-09-24 2022-05-16 日商索尼互動娛樂股份有限公司 半導體封裝、電子機器及電子機器的製造方法
US20240143957A1 (en) * 2022-11-02 2024-05-02 Digitho Technologies Inc. Method and system for imprinting unique identifiers on semiconductor dies

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270712B1 (en) * 1998-02-09 2001-08-07 Sharp Kabushiki Kaisha Molding die and marking method for semiconductor devices
US20050017353A1 (en) * 2002-02-07 2005-01-27 Michael Seddon Semiconductor device and method of producing a high contrast identification mark
US20050048681A1 (en) * 2003-08-26 2005-03-03 Yung-Shu Yang Light-emitting diode encapsulation material and manufacturing process
US20120195562A1 (en) * 2011-01-27 2012-08-02 Nitto Denko Corporation Manufacturing method for an optical waveguide and optical waveguide body used therefor
US20130049580A1 (en) * 2010-04-12 2013-02-28 Tony Maindron Organic Optoelectronic Device and Method for Encapsulating Same
US8415260B2 (en) * 2010-04-08 2013-04-09 International Business Machines Corporation Chip identification for organic laminate packaging and methods of manufacture
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
TW506109B (en) 2001-11-27 2002-10-11 Taiwan Semiconductor Mfg Method for clearly identifying wafer identification mark after bump formation step
CN1279583C (zh) * 2002-05-17 2006-10-11 台湾积体电路制造股份有限公司 对准标记的制造方法
JP2005203695A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
US20060257785A1 (en) 2005-05-13 2006-11-16 Johnson Donald W Method of forming a photoresist element
US8178422B2 (en) * 2009-03-31 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of measurement in semiconductor fabrication
KR20100133699A (ko) 2009-06-12 2010-12-22 (주)에스팩솔루션 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US8476770B2 (en) * 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
JP6069911B2 (ja) * 2012-07-02 2017-02-01 大日本印刷株式会社 偽造防止用マーカーシート及びその製造方法、異なる複数の偽造防止用マーカーシートの製造方法、偽造防止機能付与部材、偽造防止機能を備えた物品
KR20150006685A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270712B1 (en) * 1998-02-09 2001-08-07 Sharp Kabushiki Kaisha Molding die and marking method for semiconductor devices
US20050017353A1 (en) * 2002-02-07 2005-01-27 Michael Seddon Semiconductor device and method of producing a high contrast identification mark
US20050048681A1 (en) * 2003-08-26 2005-03-03 Yung-Shu Yang Light-emitting diode encapsulation material and manufacturing process
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging
US8415260B2 (en) * 2010-04-08 2013-04-09 International Business Machines Corporation Chip identification for organic laminate packaging and methods of manufacture
US20130049580A1 (en) * 2010-04-12 2013-02-28 Tony Maindron Organic Optoelectronic Device and Method for Encapsulating Same
US20120195562A1 (en) * 2011-01-27 2012-08-02 Nitto Denko Corporation Manufacturing method for an optical waveguide and optical waveguide body used therefor

Also Published As

Publication number Publication date
CN107112250B (zh) 2019-11-05
TW201633491A (zh) 2016-09-16
WO2016100560A1 (en) 2016-06-23
KR20170094207A (ko) 2017-08-17
KR102506703B1 (ko) 2023-03-03
US20170186696A1 (en) 2017-06-29
US10373913B2 (en) 2019-08-06
US20160172306A1 (en) 2016-06-16
CN107112250A (zh) 2017-08-29
US9613912B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
TWI664708B (zh) 標記一半導體封裝之方法
US9520364B2 (en) Front side package-level serialization for packages comprising unique identifiers
KR101957851B1 (ko) 동적 비아 클리핑에 의한 패널식 패키징을 위한 적응적 패터닝 방법 및 반도체 디바이스
CN111508853B (zh) 在半导体管芯上形成支撑层的半导体器件和方法
CN108292628B (zh) 全模制周边堆叠封装设备
TW201533813A (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
CN111725074A (zh) 扇出型晶片级芯片尺寸封装和制造方法
CN106233460A (zh) 包括加厚的再分布层的半导体器件及其制造方法
US20190109092A1 (en) Positioning structure having positioning unit
US9947552B2 (en) Structure and formation method of chip package with fan-out structure
US10157846B2 (en) Method for forming chip package involving cutting process
CN109791894B (zh) 单元特定渐进式对准的半导体装置及方法
CN106796892B (zh) 用于包括唯一标识符的封装体的正面封装级别序列化
JP2009026945A (ja) 半導体装置及びその製造方法
CN103050436B (zh) 形成具有扩展基底的导电柱的半导体器件和方法
US10937760B2 (en) Method for manufacturing a chip package
CN108604571A (zh) 全模制周边堆叠封装设备
TW201642419A (zh) 全模製封裝之３ｄ互連組件