CN107112250A - 标记半导体封装的方法 - Google Patents

标记半导体封装的方法 Download PDF

Info

Publication number
CN107112250A
CN107112250A CN201580069079.6A CN201580069079A CN107112250A CN 107112250 A CN107112250 A CN 107112250A CN 201580069079 A CN201580069079 A CN 201580069079A CN 107112250 A CN107112250 A CN 107112250A
Authority
CN
China
Prior art keywords
wafer
photosensitive layer
semiconductor
layer
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580069079.6A
Other languages
English (en)
Other versions
CN107112250B (zh
Inventor
C.M.斯坎伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Decca Technology Inc
Original Assignee
Deca Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deca Technologies Inc filed Critical Deca Technologies Inc
Publication of CN107112250A publication Critical patent/CN107112250A/zh
Application granted granted Critical
Publication of CN107112250B publication Critical patent/CN107112250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种制作半导体装置的方法，该方法可包括提供晶圆，该晶圆包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与该作用表面相对的背侧。可用涂布机器将光敏层形成于该晶圆上方和该晶圆内的该多个半导体晶粒中的每一个的背侧上。可用数字曝光机器和显影剂在用于该多个半导体晶粒中的每一个的光敏层内形成识别标记，其中该识别标记的厚度小于或等于该光敏层的厚度的50％。该光敏层可被固化。可将该晶圆单切成多个半导体装置。

Description

标记半导体封装的方法
相关申请案的交互参考
本专利申请主张于2014年8月26日申请的美国专利临时申请案第62/042,183号的权利，及进一步主张于2014年12月16日申请的美国专利临时申请案第62/092,322号的权利，此类案的全部揭露内容皆以引用方式并入本文中。
技术领域
本公开整体涉及半导体装置及封装，且更具体而言，涉及使用封装级编序(package-level serialization)来识别、追踪或识别及追踪半导体封装及封装组件，诸如半导体晶粒。
背景技术
半导体装置常见于现代电子产品中。半导体装置具有不同的电组件数量及电组件密度。离散半导体装置一般含有一种类型电组件，例如，发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、及功率金属氧化物半导体场效晶体管(MOSFET)。整合式半导体装置一般而言含有数百至数百万个电组件。整合式半导体装置的示例包括微控制器、微处理器、电荷耦合装置(CCD)、太阳能电池、及数字微镜装置(DMD)。
半导体装置执行各式各样功能，诸如信号处理、高速计算、传输及接收电磁信号、控制电子装置、将日光转变成电力、及建立用于电视显示器的视觉投影。在娱乐、通信、功率转换、网络、计算机、及消费性产品领域中可见到半导体装置。军事应用、航空、汽车、工业控制器、及办公室设备中也可见到半导体装置。
半导体装置利用半导体材料的电性质。半导体材料的原子结构允许通过施加电场或基极电流(base current)或透过掺杂程序来操纵其导电性。掺杂引入杂质至半导体材料中以操纵及控制半导体装置的导电性。
半导体装置含有主动及被动电结构。主动结构(包括双极性及场效晶体管)控制电流的流动。通过改变掺杂的电平及一电场或基极电流施加的电平，晶体管促进或限制电流的流动。被动结构(包括电阻器、电容器、及电感器)建立执行各式各样电功能所必须的电压与电流之间的关系。被动结构及主动结构经电连接以形成电路，其使得能够半导体装置执行高速计算及其他实用的功能。
一般使用两个复杂的制造程序来制造半导体装置，即，前段制造及后段制造，各自可能涉及数百个步骤。前段制造涉及形成多个半导体晶粒于半导体晶圆的表面上。如本文中所使用，用语“半导体晶粒(semiconductor die)”系指彼字词的单数形及复数形两者，并且因此可指单一半导体装置及多个半导体装置两者。在原生晶圆处上的半导体晶粒的前段制造或产制期间，各半导体晶粒一般而言完全相同且含有通过电连接主动组件及被动组件所形成的电路。后段制造可涉及自晶圆成品(finished wafer)单切单个半导体晶粒及封装该晶粒以提供结构支撑及环境隔离。
可用识别符标记单个半导体晶粒及半导体封装，诸如通过印刷或雷射标记于半导体晶粒或半导体封装的背侧上，以识别、追踪或识别及追踪半导体晶粒及半导体封装。因此，可在前段制造程序、后段制造程序或两者中，在自原生半导体晶圆单切半导体晶粒之前，或单切及封装之后，进行半导体晶粒及封装的标记。
图1展示半导体封装2的实施方案，其包括标记或识别符4，如现有技术中已知。标记4通过印刷或雷射标记形成在该封装的外表面上，诸如在囊装物或模制复合物(moldingcompound)之中或之上。标记4可包括文字与数字字符、代码及其他符号或设计，其可包括用于识别封装2的取向的凹口5、可识别第一输入/输出(I/O)互连(诸如接针或其他I/O互连)的接针识别符、点或圆6。标记4也可包括批次追踪(lot-trace)码、装置标记、标志、日期代码、晶圆厂地点、或其他所需信息中的一者或多者。
发明内容
所属领域技术人员将可自具体实施方式与附图及权利要求书清楚了解前述及其他方面、特征及优点。
因此，在一方面中，一种制作半导体装置的方法可包括提供晶圆，该晶圆包括多个半导体晶粒，其中各半导体晶粒包括作用表面(active surface)和与该作用表面相对的背侧。可用涂布机器将光敏层形成于该晶圆上方及该晶圆内的该多个半导体晶粒中的每一个的背侧上。可用数字曝光机器及显影剂在用于该多个半导体晶粒中的每一个的光敏层内形成识别标记，其中该识别标记的厚度小于或等于该光敏层的厚度的50％。该光敏层可被固化。可将该晶圆单切成多个半导体装置。
制作该半导体装置的该方法可进一步包括：
该晶圆是原生半导体晶圆，并且该晶圆是经重构晶圆或经重构板材。可将此类识别标记形成为具有特征大小，该特征大小在长度、宽度或两者方面小于或等于150微米。可将该光敏层形成为包括在10至60微米(μm)的范围内的厚度，并且可将此类唯一识别标记形成为具有在2至30μm的范围内的厚度。可将该光敏层形成为多膜材料，该多膜材料包括非光敏层及光敏层，其中该光敏层的厚度小于或等于该非光敏层的厚度。可将该晶圆形成为具有约300毫米的直径，且针对包括约300mm的直径的晶圆，可依等于或大于25个晶圆/小时(WPH)的速率，形成用于该多个半导体晶粒中的每一个的该唯一识别标记。
在另一方面中，一种制作半导体装置的方法可包括提供晶圆，该晶圆包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与该作用表面相对的背侧。光敏层可形成于该晶圆上方及该晶圆内的该多个半导体晶粒的中的每一个的背侧上方。可用数字曝光机器及显影剂在用于该多个半导体晶粒中的每一个的该光敏层中形成识别标记。该光敏层可被固化，且该晶圆可被单切成多个半导体装置。
制作该半导体装置的该方法可进一步包括：该晶圆是原生半导体晶圆，或经重构晶圆或经重构板材。此类识别标记可包括特征大小，该特征大小在长度、宽度或两者方面小于或等于150微米。该光敏层可形成于该晶圆内的该多个半导体晶粒中的每一个的该背侧上。可将该光敏层形成为多膜材料，该多膜材料包括非光敏层及光敏层。可将该识别标记形成为包括用于该多个半导体晶粒中的每一个的唯一识别标记。用于在该晶圆上方形成该光敏层的该涂布机器可以是膜贴合机、旋转涂布机、帘涂布机、或槽模涂布机。
在另一方面中，一种制作半导体装置的方法可包括提供晶圆，该晶圆包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与该作用表面相对的背侧。光敏层可形成于该晶圆的该多个半导体晶粒中的每一个上方。可以用于该多个半导体晶粒中的每一个的该光敏层形成识别标记。
制作该半导体装置的该方法可进一步包括：该晶圆是原生半导体晶圆，或经重构晶圆或经重构板材。此类识别标记可包括特征大小，该特征大小在长度、宽度或两者方面小于或等于150微米。该光敏层可形成于该晶圆内的该多个半导体晶粒中的每一个的该背侧上。可将该光敏层形成为多膜材料，该多膜材料包括非光敏层及光敏层。可形成具有小于或等于该光敏层的厚度的50％的厚度的该识别标记。
附图说明
图1示出如现有技术中已知的半导体封装上的标记。
图2A至图2E示出半导体晶圆，其包括多个半导体晶粒。
图3A至图3F示出具有识别标记的半导体封装的方面，及一种提供识别标记的方法。
图4示出包括识别标记的半导体封装的实施方案。
图5示出包括多个半导体封装的晶圆的实施方案，该多个半导体封装包括识别标记。
图6示出包括多个半导体封装的晶圆的实施方案，该多个半导体封装包括识别标记。
图7示出包括识别标记的半导体封装的实施方案。
图8示出包括识别标记的半导体封装的实施方案。
图9示出包括识别标记的半导体封装的实施方案。
图10A及图10B示出关于包括唯一识别符的半导体封装的方面的程序流程。
具体实施方式
本公开的实施例公开方法及系统以改良半导体封装。本公开、其方面及实施方案不受限于本文中公开的特定封装类型、材料类型、或其他系统组件示例、或方法。设想与半导体制造及封装一致的所属技术领域中已熟知的许多附加组件、制造及组装流程，用于搭配来自本公开的具体实施方案使用。因此，例如，虽然公开具体实施方案，但是此类实施方案及实施的组件可包括如所属技术领域中已熟知的用于此类系统及实施的组件的任何组件、型号、类型、材料、版本、量、和/或类似者，此类系统及实施的组件与意图的操作一致。在一些情况中，为了不混淆本公开，未描述熟知的程序及制造技术的具体细节。另外，图中展示的各项实施例系示出性表示且非必然按比例绘制。
本文使用字词“示例性(exemplary)”、“示例(example)”或其各种形式意指用作示例、案例、或图解阐释。本文描述“示例性”或为“示例”的任何方面或设计非必然视为优选或优点优于其他方面或设计。另外，示例仅为了清楚及理解的目的而提供并且非意欲以任何方式限制或限定所公开的目标物或本公开的相关部分。应理解，可能已呈现各种不同范围的许多附加或替代的示例，但是为了简短目的而省略。
如本文中所使用，“上方(over)”、“之间(between)”、及“上(on)”等词系指层相对于其他层的相对位置。经沉积或经设置于另一层上面或下面的一层可直接接触该另一层或可具有一个或多个中间层。经沉积或经设置于层之间的一层可直接接触此类层或可具有一个或多个中介层。相比而言，“在”第二层“上”的第一层接触彼第二层。
虽然本公开包括不同形式的数项实施例，但是在说明书附图及以下撰写的说明书中呈现具体实施例的细节，且了解本公开视为所公开的方法及系统的范例及原理，并且非意图使所公开的概念的广泛方面限于所阐释的实施例。此外，所属领域技术人员应了解，其他制造装置及示例可与所提供的装置及示例互混或取代所提供的装置及示例。在上文描述参考特定实施例的处，应显而易见，可进行数个修改而不会脱离其实质，并且显而易见，这些实施例及实施方案也可应用于其他技术。因此，所公开的目标物意图含括所有此类变更、修改及变化，彼等皆落入本公开的实质及范围以及所属领域技术人员的知识内。
大致上而言，使用两个复杂的制造程序制造半导体装置：前段制造及后段制造。前段制造涉及将多个晶粒形成于半导体晶圆的表面上。该晶圆上的各晶粒含有经电连接以形成功能电路的主动电组件及被动电组件。主动电组件(诸如晶体管及二极管)具有控制电流的流动的能力。被动电组件(诸如电容器、电感器、电阻器及变压器)建立执行电路功能所必须的电压与电流之间的关系。
通过一系列程序步骤形成被动组件及主动组件于半导体晶圆的表面上方，包括掺杂、沉积、光学微影、蚀刻、及平坦化。掺杂通过诸如离子布植(ion implantation)或热扩散的技术而引入杂质至半导体材料中。掺杂程序修改主动装置中的半导体材料的导电性，将半导体材料转变成绝缘体、导体，或回应于电场或基极电流而动态变更半导体材料导电性。晶体管含有经配置成所必要的不同类型及掺杂程度的区域，以在施加电场或基极电流时使得能够晶体管促进或限制电流的流动。
主动组件及被动组件系由具有不同电性质的材料的层所形成。可通过各式各样沉积技术来形成层，部分依沉积的材料的类型而决定沉积技术。例如，薄膜沉积可涉及化学气相沉积(CVD)、物理气相沉积(PVD)、电解电镀、及无电解电镀程序。大致上而言，各层被图案化以形成主动组件部分、被动组件部分、或介于组件之间的电连接部分。
可使用光学微影将层图案化，微影涉及沉积光敏材料(例如，光阻)于待图案化的层上方。使用光将图案自光罩转移至光阻。在一实施例中，使用溶剂移除光阻图案的经受光的部分，而暴露待图案化的下方层的部分。在另一实施方案中，使用溶剂移除光阻图案的未经受光的部分(负光阻)，而暴露待图案化的下方层的部分。移除光阻的其余部分，留下经图案化的层。替代地，一些类型材料系通过使用诸如无电解及电解电镀的技术直接沉积该材料于通过先前沉积/蚀刻程序所形成的区或空隙中而图案化。
图案化系移除半导体晶圆表面上的顶部层的部分的基本操作。可使用光学微影、光罩、屏蔽、氧化物或金属移除、摄影及模板印刷、以及显微蚀刻(microlithography)来移除半导体晶圆的部分。光学微影包括：将图案形成于比例光罩(reticle)或光罩中；以及转移该图案至半导体晶圆的表面层。光学微影以两步骤式程序形成主动及被动组件的水平尺寸于半导体晶圆的表面上。第一步骤是，将比例光罩或光罩的图案转移至光阻层上。光阻是在受曝光时经历结构及性质变更的光敏材料。变更光阻的结构及性质的程序作为负型作用光阻或正型作用光阻发生。第二步骤是，将光阻层转移至晶圆表面中。转移发生在蚀刻移除半导体晶圆的顶部层的未被光阻覆盖的部分时。光阻的化学使得该光阻实质上维持完好，并且在移除半导体晶圆的顶部层的未被光阻覆盖的部分的同时，抵抗被化学蚀刻溶液移除。可根据使用的特定光阻及所需结果，修改形成、曝光及移除光阻的程序，以及修改移除半导体晶圆的一部分的程序。
在负型作用(negative-acting)光阻中，光阻被曝光，并且在名为聚合的程序自可溶状况变更至不可溶状况。在聚合中，使未聚合材料曝光或暴露于能量源，且聚合物形成交联材料，该交联材料系抗蚀剂。在大多数负光阻中，聚合物是聚异戊二烯。用化学溶剂或显影剂移除可溶部分(即，未被曝光的部分)，而在光阻层中留下对应于比例光罩上的不透明图案的孔洞。图案存在于不透明区域中的光罩称为清场光罩(clear-field mask)。
在正型作用(positive-acting)光阻中，光阻被曝光且在名为光溶解化(photosolubilization)的程序中自相对非可溶状况变更至更可溶状况。在光溶解化中，相对不可溶光阻被曝光于适当的光能量并且转换成较可溶状态。在显影程序中，可通过溶剂移除光阻的经光溶解化部分。基本正光阻聚合物是酚-甲醛(phenol-formaldehyde)聚合物，还称为酚-甲醛酚醛树脂。用化学溶剂或显影剂移除可溶部分(即，被曝光的部分)，而在光阻层中留下对应于比例光罩上的透明图案的孔洞。图案存在于透明区域中的光罩称为暗场光罩(dark-field mask)。
在移除半导体晶圆的未被光阻覆盖的顶部部分之后，移除光阻的其余部分，而留下经图案化的层。替代地，一些类型材料系通过使用诸如无电解及电解电镀的技术直接沉积该材料于通过先前沉积/蚀刻程序所形成的区或空隙中而图案化。
沉积材料的薄膜于现有图案上方会增大下方图案且建立非均匀平表面。需要均匀平表面以生产较小且更致密聚集(packed)的主动组件及被动组件。可使用平坦化以自晶圆的表面移除材料且生产均匀平表面。平坦化涉及用抛光垫抛光晶圆的表面。在抛光期间将研磨材料及腐蚀性化学品添加至晶圆的表面。组合的研磨机械作用及化学腐蚀作用移除任何不规则形貌，导致均匀平表面。
后段制造是指将晶圆成品切割或单切成单个半导体晶粒并接着封装半导体晶粒以用于结构支撑、环境隔离及封装互连。为了单切半导体晶粒，沿称为锯道(saw streets)或划线(scribes)的晶圆的非功能区域切割晶圆。使用雷射切割工具或锯刃单切晶圆。
在一些情况中，在单切后，单个半导体晶粒被安装至封装基材，封装基材包括用于与其他系统组件互连的接针或接触垫。接着，形成于半导体晶粒上方的接触垫连接至在封装内的接触垫。可用焊料凸块、柱形凸块、导电膏、或线接合制作电连接。囊装物或其他模制材料可沉积于封装上方以提供物理支撑及电隔离。接着，将封装成品插入于电系统中，并且使半导体装置的功能可供其他系统组件取用。使用模制或经重构晶圆或板材的半导体封装包括扇出嵌入晶粒封装及扇出晶圆级封装(fo-WLP)。此类处理的实施例例如相对于图3A至图4及图9来呈现及论述。
在诸如晶圆级封装(WLP)、晶圆级芯片尺寸封装(WLCSP)或芯片尺寸封装(CSP)的其他情况中，大多数的或所有的用于结构支撑、环境隔离及封装互连的封装处理系在单切晶粒之前完成。如本文中所使用，WLP可指其中半导体晶粒或集成电路的封装形成或组建在原生晶圆上的任何半导体封装，并且所得封装大小或占用区域等于半导体晶粒的大小或占用区域。如本文中所使用，WLCSP及CSP系指用于单一可直接表面安装的半导体晶粒的封装，其中封装大小或占用区域可稍微大于半导体晶粒的大小或占用区域，其中封装大小大于半导体晶粒的大小的1.0倍且小于半导体晶粒的大小的1.2倍。此类处理的实施例例如相对于图5至图8来呈现及论述。
在一些情况中，半导体封装可包括将环氧树脂膜层合于晶圆的背部，以提供机械保护。熟知上，已使用雷射标记或印刷以于背侧层合膜上建立可读标记，以提供识别标记。识别标记可包括零件号码、制造日期、公司标志、制造地、或其他所需信息，如通过图1中的识别标记4所展示。如下文所述，可使用改良的封装标记方法，以改良使用雷射、印刷或两者的半导体封装标记的熟知方法。
图2A展示一原生半导体晶圆或半导体晶圆20的平面图，半导体晶圆20含有用于结构支撑的基底基材材料22，诸如但不限于硅、锗、砷化镓、磷化铟、或碳化硅。通过如上文所述的一非作用、由晶粒间晶圆区或锯道26分开的多个半导体晶粒或组件24可形成在晶圆20上。锯道26可提供切割区以将半导体晶圆20单切成单个半导体晶粒24。
图2B展示于图2A中展示的半导体晶圆20的一部分的剖视图。各半导体晶粒24可包括背侧或背表面28及作用表面30，作用表面30与背侧或背表面28相对。作用表面30可含有模拟电路或数字电路，模拟电路或数字电路实施为形成在晶粒内的主动装置、被动装置、导电层及介电层，并且根据晶粒的电设计及功能而电互连。例如，电路可包括形成在作用表面30内的一个或多个晶体管、二极管及其他电路组件，以实施模拟电路或数字电路，诸如DSP、ASIC、内存或其他信号处理电路。半导体晶粒24也可含有用于RF信号处理或其他目的的整合式被动装置(IPD)，诸如电感器、电容器、及电阻器。在一个实施方案中，半导体晶粒24可包括覆晶类型装置。
可使用PVD、CVD、电解电镀、无电解电镀程序、或其他适合的金属沉积程序，形成导电层32于作用表面30上方。导电层32可以是Al、Cu、Sn、Ni、Au、Ag、或其他适合的导电材料的一个或多个层。导电层32可操作为经电连接至作用表面30上的电路的接触垫或接合垫。可将导电层32形成为经并排设置成距半导体晶粒24的边缘达第一距离的接触垫，如图2B所展示。替代地，可将导电层32形成为在多列中偏移的接触垫，使得第一列接触垫经设置成距晶粒的边缘达第一距离，而与该第一列交替的第二列接触垫经设置成距晶粒的边缘达第二距离。
图2C展示半导体晶圆20可经历用研磨机38的可选的研磨操作，以平坦化背侧或背表面28并减小半导体晶圆20的厚度。也可使用化学蚀刻来移除及平坦化半导体晶圆20。也可使用锯刃或雷射切割工具39穿过锯道26将半导体晶圆20单切成单个半导体晶粒24。
图2D(接续图2B)展示绝缘层、钝化层(passivation layer)或聚合物层33可沉积至原生晶圆20(诸如在半导体晶粒24的作用表面30处)，且于原生晶圆20上图案化。绝缘层33可含有聚合物材料、光敏低固化温度介电光阻、光敏复合光阻、层合化合物膜、含填料的绝缘膏、焊料屏蔽光阻膜、液体模制化合物、二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、或具有相似绝缘及结构性质的其他材料的一个或多个层。可使用印刷、旋转涂布、喷雾涂布、层合、或其他适合的程序沉积绝缘层33。绝缘层3后续可被图案化及可选地固化以建立用于后续电互连的空间。
可通过蚀刻、雷射钻孔、机械钻孔、或其他适合的程序移除绝缘层33的一部分以形成开口。开口可延伸完全穿过绝缘层33且暴露接触垫32或半导体晶粒24或原生晶圆20的任何其他部分。图2D展示穿过绝缘层33的数个不同开口，用于后续形成导电柱(conductivepillar)、导电杆(conductive post)、或导电互连34。
导电柱34可形成于接触垫32上方且连接至接触垫32。可使用图案化及金属沉积程序(诸如印刷、PVD、CVD、溅镀、电解电镀、无电解电镀、金属蒸镀、金属溅镀、或其他适合的金属沉积程序)，直接形成导电柱34于绝缘层33及接触垫32上方或上。导电柱34可以是Al、Cu、Sn、Ni、Au、Ag、或其他适合的导电材料的一个或多个层。在一个实施方案中，光阻层沉积于半导体晶粒24及导电层32上方。可通过一蚀刻显影程序曝光及移除光阻层的一部分。可使用选择性电镀程序，于光阻的经移除部分中及接触垫32上方形成导电柱34为铜柱、杆、或圆柱(column)。可移除光阻层，留下导电柱34以提供相对于半导体晶粒24的作用表面30的后续电互连及间距(standoff)。在一些实施方案中，导电柱34可包括在10至40μm、15至25μm的范围内的高度H1、或约20μm的高度。
可在用研磨机38及锯刃或雷射切割工具39研磨及单切半导体晶圆20之前，形成绝缘层33及导电柱34于原生半导体晶圆20上，如上文相对于图2D所述。
图2E(接续图2B)展示沉积至原生晶圆20上且被图案化的绝缘层、钝化层、或聚合物层33，如上文相对于图2D所述。图2E进一步展示导电柱、导电杆或导电互连36，其可相似或完全相同于图2D的导电杆34。导电杆35与导电杆34的差异在于形成于导电层35上方、上或与导电层35电接触，而可将导电层35形成为介于接触垫32与导电柱36之间的扇入重分布层(RDL)。
导电层35可沉积于绝缘层33中的开口、绝缘层33及接触垫32上方且与绝缘层33中的开口、绝缘层33及接触垫32接触。作为一非限制性实施例，可使用PVD、CVD、电解电镀、无电解电镀、或其他适合的程序沉积导电层35。导电层35可包括铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)、钛(Ti)、钨(W)、多晶硅、或其他适合的导电材料的一个或多个层。
可在用研磨机38及锯刃或雷射切割工具39研磨及单切半导体晶圆20之前，形成绝缘层33、导电层35及导电柱36于原生半导体晶圆20上，如上文相对于图2D所述。
图3A展示经重构晶圆或板材50，其包括多个半导体晶粒24(来自图2D)，在形成封装、半导体封装、半导体装置、fo-WLCSP、或fo-嵌入晶粒封装82(展示于图3E中)中使用该多个半导体晶粒24。图3A进一步展示经设置成围绕多个半导体晶粒24的囊装物或模化合物52。可使用膏印刷(paste printing)、压缩模制(compression molding)、转移模制(transfer molding)、液体囊装物模制(liquid encapsulant molding)、真空层合(vacuumlamination)、膜辅助模制(film-assisted molding)、或其他适合的施用器(applicator)沉积囊装物52。囊装物52可以是聚合物复合材料，诸如含填料的环氧树脂、含填料的环氧丙烯酸酯、或含适当的填料的聚合物。囊装物52可以是非导电、提供物理支撑且在环境上保护半导体装置免于外部元素及污染物的侵害。
囊装物52可接触、覆盖及设置于半导体晶粒24的所有六侧或所有侧上方或相邻于半导体晶粒24的所有六侧或所有侧，包括背侧28、作用表面30、及背侧28与前侧30间的连接或延伸的所有侧表面。经重构晶圆50的底部表面或第一表面56可包括囊装物52的底部表面，其可与铜柱34的底部表面或端部共平面或实质上共平面。经重构晶圆50的顶部表面或第二表面58可设置成与第一表面56相对并且设置于半导体晶粒24的背侧28上方。经重构晶圆50的顶部表面58可在半导体晶粒24的背侧28上方且自半导体晶粒24的背侧28偏移或共平面，例如，如图3A、图3B及图9所展示。
在一些实施方案中，囊装物52可设置成围绕半导体晶粒24，同时半导体晶粒安装(诸如面向下)至用于结构支撑的暂时性载体或基材(其可含有一暂时性或牺牲基础材料，诸如硅，聚合物，氧化铍，或其他适合的低成本、刚性材料)。可选的界面层或双面胶带可设置于该暂时性载体的顶部表面上方并且介于多个半导体晶粒24与该暂时性载体之间作为一黏着剂接合膜。可通过化学蚀刻，机械剥除、CMP、机械研磨、热烘烤、UV光、雷射扫描、或湿式剥模(wet stripping)移除该载体及界面层。图3A展示在移除暂时性载体及接口层之后、使得经重构晶圆50的底部表面56被暴露且准备就绪以用于如下文更详细描述的后续处理的经重构晶圆50的一非限制性实施例。
于图3A中将半导体晶粒24展示为通过在经重构晶圆50内的空间或间隙51分隔。间隙51可提供用于后续形成的扇出互连结构的区。间隙51的大小可根据板材设计被决定且提供用于待围绕各半导体晶粒24形成的扇出晶圆级封装fo-WLP、及用于扇出互连结构或重分布层(RDL)的充分空间。间隙51也可包括可选地用于安装相邻于半导体晶粒24的其他半导体装置或组件以含括在最终半导体晶粒封装82内的充分区。其他装置或组件可包括离散装置、分布式组件或被动装置，包括电感器、电容器及电阻器。无论如何，间隙51可包括半导体晶粒24之间的充分空间以提供用于后续自经重构晶圆50单切半导体24的充足空间。
可使用膏印刷、压缩模制、转移模制、液体囊装物模制、真空层合、旋转涂布、或其他适合的施用器，将囊装物52形成及沉积成围绕多个半导体晶粒24。在升高温度下，囊装物52可围绕半导体晶粒24均匀地散布并均匀分布，且囊装物50的黏度可经选择以用于均匀覆盖。多个半导体晶粒24可一起嵌入囊装物52中，囊装物52可以是非导电性并在环境上保护半导体装置免于外部元素及污染物的侵害。囊装物52可设置成围绕半导体晶粒24以形成经重构晶圆50，经重构晶圆50包括任何形状及大小的占用区域或形状因子，其允许且有助于形成所需半导体晶粒封装所需的后续处理。作为非限制性实施例，经重构晶圆52可包括相似于300毫米(mm)半导体晶圆的形状因子的形状因子，并且包括具有300mm或约300mm(即，加减5mm)的直径的圆形占用区域。同样地，也可形成任何所需直径的圆形占用区域。作为另一非限制性实施例，经重构晶圆50可包括一条半导体晶粒24，半导体晶粒24包括方形占用区域、矩形占用区域，或任何其他所需占用区域。
图3B展示：经重构晶圆50可经历用研磨机38的可选的研磨操作，以平坦化经重构晶圆50的顶部表面58，并且暴露半导体晶粒24的背表面28，使得背表面28与经重构晶圆50的顶部表面50共平面。也可使用化学蚀刻以移除及平坦化经重构晶圆50。材料的移除及经重构晶圆50的平坦化也可减小经重构晶圆50及所得半导体封装82的高度。
图3C展示：在形成经重构晶圆50之后，一层光敏或可光成像材料40可形成于经重构晶圆50的顶部表面58上方。虽然光敏材料40展示为设置于经重构晶圆50上方，但光敏材料40也可放置于原生晶圆或半导体装置的其他结构或配置上方，其还将受益于本文描述的标记。形成于原生晶圆20上方的光敏材料40的实施例展示于图5至图8中且相对于图5至图8被论述。光敏材料40的层可包括可沿经重构晶圆50的顶部表面58的轮廓延伸且沿循经重构晶圆50的顶部表面58的轮廓的底部表面或第一表面42。光敏材料40的层也可包括与底部表面42相对的顶部表面或第二表面44，其可沿底部表面42的轮廓延伸且沿循底部表面42的轮廓。光敏材料40可包括环氧树脂材料、聚合物材料或其他适合的材料，且可使用用于施加光敏材料的任何适合方法形成为膜、片材或层。一个非限制性实施例，光敏材料40也可包括焊料屏蔽及干膜焊料屏蔽，诸如Hitachi FZ2700-GA。如下文更详细论述，光敏材料40可施加至或经设置于多个半导体封装的背部上，诸如包括在未单切的经重构晶圆50内，作为用于通过增加封装标记的程序处理量、减小标记程序成本、改良标记一致性及提供减小的字符或符号大小而增加将识别标记置于半导体装置上的效率的方法的部分。
在一些情况中，可将光敏材料40形成为单一或单块层材料或膜。在其他情况中，光敏材料40也可由多于一个的材料或层所形成，诸如一多层材料或膜。例如，也可将光敏材料40形成为多层膜，其包括形成于非光敏层40b上方的光敏层40a。为了易于呈现，光敏材料40有时候展示为包括层40a及40b的一多层材料，而在其他时候展示为单一层40，应了解，每当指示层40时，可使用单一层或多层结构。当光敏材料40形成为多层膜时，非光敏层40b可直接黏附至经重构晶圆50的顶部表面58、半导体晶粒24的背侧28或两者。光敏材料40a可定位于非光敏层40b上方，或设置于非光敏层40b上。在光敏材料40曝光之后，可选择性地移除光敏材料40的光敏部分的整个厚度，以建立识别标记46。在一些情况中，将移除光敏材料40的整个厚度，而在其他情况中，将移除少于整个光敏材料40，留下光敏层40的一部分，诸如非光敏层40b维持完好且覆盖整个顶部表面58、背侧28或两者。光敏层40a或识别标记46的厚度T2可小于或等于光敏层40(即，40a及40b)的厚度T1的50百分比。在一些情况中，光敏层40a的厚度T2小于或等于非光敏层40b的厚度T3。
图3D展示：在形成或放置光敏材料40于经重构晶圆50的顶部表面58(包括背侧28)上、上方或接触经重构晶圆50的顶部表面58(包括背侧28)之后，一个或多个识别标记46可形成于光敏材料40中。在一些实施方案中，可使用可编程、无光罩图案化系统形成多个识别标记46于光敏材料40中。形成于经重构晶圆50上的识别标记46中的每一个可对应于特定半导体晶粒、封装或半导体装置。识别标记46可包括一个或多个特征45，包括文字、字母、形状、符号、标志、文字与数字序列、二维矩阵码、条形码、QR码、IR码、接针1识别符、或机器可读或人类可读的任何其他识别标记或影像。特征45可包括一特征大小，该特征大小在长度、宽度或两者方面小于或等于150μm。
可至少部分通过使用数字曝光机器、无光罩图案化机器、雷射直接成像机器、或其他相似机器达成识别标记46的形成。作为一个非限制性实施例，使用雷射直接成像机器，图案可曝光于可包括光聚合物膜的光敏材料40上。通过图解阐释而非限制，用于使聚合物膜曝光的光的波长可介于350纳米(nm)与410nm之间。在光敏材料40曝光之后，经图案化或经曝光的光敏材料40可被部分或完全显影，以在光敏材料40内形成识别标记46。
接着，经图案化的膜可被部分地化学显影，使得开口、凹部、凹陷、凹口、空隙、或腔可形成于光敏材料40中以形成识别标记46(识别标记46可包括一个或多个特征45)于经重构晶圆50的顶部表面58上方、于背侧28上方或两者。
在光敏材料40图案化及显影并且产生随附识别标记46之后，接着，光敏材料40可被固化以增加材料硬度。可用热固化、UV固化、微波固化、或其他适合的固化的一者或多者达成光敏材料40的固化。通过图案化及显影产生的识别标记46的特征45的大小可包括包括长度及宽度的尺寸，此类尺寸可小于熟知标记技术(诸如雷射剥蚀，油墨印刷及喷墨)的尺寸。在一些实施方案中，在长度、宽度或两者方面，通过图案化及显影产生的特征45的大小可小于或等于150μm、小于或等于100μm、及小于或等于50μm。也可将识别标记46形成为具有小于或等于50μm的像素大小。
识别标记46中的每一个可用作用于经重构晶圆50上或中的各单元的识别标记或唯一识别标记。识别标记46可编码或包括用于特定半导体晶粒24的唯一识别信息，诸如产品类型、产品能力及产品制造信息，诸如在原生晶圆20或经重构晶圆50内的半导体晶粒24或其封装的位置、唯一晶圆识别(ID)号码，以及关于半导体晶粒24或其封装82的制造时间、日期或地点的一者或多者的信息，以及其他所需信息。因此，识别标记46可提供机器可读标记，其包括可用于经重构晶圆50的各半导体晶粒、半导体封装或单元的唯一信息，包括晶圆识别(ID)号码及晶圆或板材上的单元的位置。识别标记46也可传达关于封装类型、来源地(origin)、定向及晶圆位置的信息。例如，为了唯一识别封装82中的每一个，除了其他识别信息以外，也可在封装82上包括用于在经重构晶圆52内的封装位置的位置信息(诸如x-v坐标)。
识别标记46可完全形成或部分形成于光敏层40中。当通过在特定区中选择性地移除全厚度的光敏层40以建立开口而形成识别标记46时，识别标记46可完全形成于光敏层40中。换句话讲，识别标记46可完全地延伸穿过光敏材料40，诸如自顶部表面44至底部表面42。替代地，仅光敏材料40的一部分厚度可移除，留下覆盖经重构晶圆50的顶部表面58、背侧28、半导体封装82的顶部表面、或囊装物52的顶部表面的光敏材料40的连续层(诸如光敏材料40的非光敏层40b或光敏材料40的其他部分)。在光敏材料40包括负型作用膜时的情况中，光敏材料40被曝光的部分将交联，使该被曝光的部分抗显影剂(诸如碳酸钠或其他适合的剂)。在光敏材料40是正型作用膜时的情况中，可使光敏材料40被曝光的部分可溶于显影剂(诸如氢氧化四甲铵(TMAH)或其他适合的剂)中。可通过优化曝光及显影程序(包括曝光能量、聚焦、显影时间、显影温度、及显影剂溶液浓度)达成光敏材料40的部分显影。
在负作用膜情况中，曝光程序可经优化以部分曝光标记区域中的光敏膜，引起在膜的一部分厚度中发生交联。此可通过增加曝光能量，或通过使影像散焦而导致标记区域中的较低曝光剂量而达成。在正型作用材料情况中，可减小曝光能量以仅曝光标记区域中的膜的一部分厚度。通过光敏材料40的部分显影建立的识别标记46的厚度或深度T2可变化，且在一些实施方案中，可在2至30μm的范围内或约2至30μm，以优化识别标记46的可读性。顶部表面44与底部表面42之间的光敏材料40的厚度或深度T1可大于识别标记46的厚度T2，且可在10至60微米的范围内或为约10至60微米。
在识别标记46将被附加封装(诸如附加绝缘或保护层)覆盖时的情况中，绝缘层可包括透明或半透明材料，以即使在识别标记46被包括在该半导体封装内、同时设置成远离半导体封装的外部或暴露表面时，允许光学识别及读取识别标记46。在其他情况中，可通过用不同颜色的材料(包括金属、塑料、其他适合材料)填充标记来提供识别标记46的高光学对比度，让识别标记46更清晰。也可通过自光敏层40移除足够材料，使得不同颜色的材料或不同材料或层(诸如非光敏层40b、或半导体晶粒24的背侧28)被暴露以增加对比度而达成光学对比度，且使识别标记46更易于识别或读取。
如本文所描述，相对于在半导体封装或半导体装置的背侧上使用雷射标记或油墨印刷的熟知封装标记，通过在光敏材料40内形成多个识别标记46实现数个优点。
第一，使用雷射标记或油墨印刷的封装标记是循序程序，该循序程序常常是缓慢且资本密集的。例如，300毫米(mm)WLCSP可具有数千个单个晶粒单元，各晶粒单元含有数行文字与数字字符及用于各自的其他符号。因此，单一晶圆可能需要铭刻每晶圆约300,000个字符或符号。一般而言，此类铭刻可需要一小时或以上的雷射标记，这可导致高资本成本及长的制造循环时间。在字符大小减小以增加晶圆上的字符数量(诸如用于提供附加信息)时的情况中，增加的字符数量进一步增加标记的时间及成本。相反地，于用于各半导体晶粒24的光敏材料40中形成识别标记46可在同一时间及在相同处理步骤期间通过使用自定义光图案来完成，以允许在不会如同雷射标记一样增加处理时间的情况下增添识别标记46。换句话讲，用于制作具有识别标记46的晶圆的程序时间无关于识别标记46中使用的标记密度或者标记数量或字符数量，此可大幅缩减处理时间及相关成本。此外，鉴于包括为雷射标记的部分的标志或标志标记通常缓慢、耗时且质量不良，但是因为在光敏材料40内形成在标记46，所以当标志及标志标记形成为识别标记46的部分时，标记的大小或细节及标记的质量不会增加用于建立标记的处理时间。
第二，有可能使用光敏材料40重加工不合格、未完成或在其他情况下有缺陷的识别标记46，此在使用雷射剥蚀的情况下将系不可用的。使用雷射剥蚀，重加工实务上不可行，此系因为膜的应保留的一部分已被雷射剥蚀。一般而言，在固化之后完成环氧树脂膜的雷射标记，并且没有任何方式可移除固化后的膜，膜永久附接至封装。即使在固化之前，膜一旦层合至晶圆则极难移除。使用正光(positive photo)程序，可在膜热固化前的任何时间使膜完全成像及显影去除。例如，在正型作用膜的曝光及显影之后，可诸如通过自动化光学检测(AOI)机器检测影像。如果检测到错误，可通过暴露整个晶圆使整个膜可溶于显影剂中来改正该错误。接着，该膜可被显影去除及重施加，并且无错误地执行新标记程序以提供识别标记46。
第三，在大量制造中，雷射标记可以是难以控制的程序，其会导致诸如标记破碎、标记遗缺、标记未对准、标记褪色、或标记过深等缺陷。这些缺陷可使标记不可读且因此导致昂贵报废或材料浪费。另外，雷射穿透的深度变化可导致不同层及不同材料的曝光，这可能导致对比度变化，进而不理想地导致减弱能辨度。
第四，对控制雷射标记的使用的另一极限涉及通过雷射剥蚀制作的字符的大小。如所属技术领域中已熟知，由雷射标记制作的字符的一实务最小大小具有约150μm的实务极限。因为雷射剥蚀程序的循序本质，雷射标记极限的最小字符大小随着减小字符大小以包括更多字符的所需雷射标记时间增加而受到影响。雷射标记的最小字符大小还限制可在封装背部上编码的信息量，对非常小的封装而言尤其如此。同样地，使用油墨标记会具有受限的字符大小及分辨率、附加材料成本以及稍微增加的封装厚度的缺点。此外，可能难以控制印刷质量，并且质量问题可以是常见的。相反地，如本文中公开，形成识别标记46于光敏材料40内允许在长度、宽度或两者方面小于150μm，小于100μm、及小于或等于50μm的一最小字符大小。
除了展示形成识别标记46于光敏材料40中以外，图3D还展示形成增进(build-up)互连结构80(诸如扇出增进互连结构)于经重构晶圆50上方。形成增进互连结构80可发生在形成或放置光敏材料40之前或之后，及在形成识别标记46于光敏材料40中之前或之后。虽然相对于图3D描述及展示增进互连结构80的非限制性实施例，但是，还设想用于增进互连结构80的附加层、构型及设计。
因此，增进互连结构80可包括沉积及图案化绝缘或钝化层60。在移除半导体晶粒24所安装至的暂时性载体之前或之后，绝缘层60可施加至经重构晶圆50，诸如在经重构晶圆50的底部表面56处。绝缘层60可保形地施加至经重构晶圆50(包括囊装物50及半导体晶粒24)，且具有沿循经重构晶圆50(包括囊装物50及半导体晶粒24)的轮廓的一第一表面。绝缘层60可包括与第一表面相对的第二平坦表面。绝缘层60可含有光敏低固化温度介电光阻、光敏复合光阻、层合化合物膜、含填料的绝缘膏、焊料屏蔽光阻膜、液体模制化合物、SiO2、Si3N4、SiON、Al2O3、或具有相似绝缘及结构性质的其他材料的一个或多个层。可使用印刷、旋转涂布、喷雾涂布、层合、或其他适合的程序沉积绝缘层60。绝缘层60后续可被图案化及可选地固化以建立用于后续电互连的空间。
可通过蚀刻、雷射钻孔、机械钻孔、或其他适合的程序移除绝缘层60的一部分以形成开口。开口可完全延伸穿过绝缘层60且暴露接触垫32或半导体晶粒24或经重构晶圆50的任何其他部分。图3D展示用于后续形成导电导通孔及电互连的数个不同开口62。
图3D还展示：导电层66可沉积于开口中，以及沉积于接触垫32上方且与接触垫32电接触，并且沉积于绝缘层60的部分上方且跨绝缘层60的部分延伸以形成RDL。作为一非限制性实施例，可使用PVD、CVD、电解电镀、无电解电镀、或其他适合的程序沉积导电层66。导电层66可包括Al、Cu、Sn、Ni、Au、Ag、Ti，W，多晶硅，或其他适合的导电材料的一个或多个层。
在一些实施方案中，可将导电层66形成为包括两个不同部件或部分，即，导电导通孔66a及RDL迹线66b。导电导通孔66a可形成增进互连结构的部件并且提供介于接触垫32与RDL迹线66b之间的垂直电连接。如图3D所展示，RDL迹线66b可保形地施加至绝缘层60的第二表面及施加至导电导通孔66a的表面，绝缘层60的第二表面与导电导通孔66a的表面共平面或实质上共平面。在一些情况中，可同时或在相同处理步骤期间形成导电导通孔66a及RDL迹线66b，而在其他情况中，可在不同时间或作为不同处理步骤的部分形成导电导通孔66a及RDL迹线66b。在任一情况中，导电层66b可跨绝缘层60的第二表面及导电导通孔66a延伸，使得导电层66b可经定向成平行于或实质上平行于经重构晶圆50的底部表面56。
也可将导电层66形成为不具有导电导通孔66a，以及形成为保形地施加至绝缘层60及接触垫32的RDL 66。因此，导电层可平行于或实质上平行于经重构晶圆50的底部表面56跨绝缘层60的第二表面延伸，且还沿循暴露接触垫32的开口的侧壁的轮廓或斜度，以及在接口处沿开口63D的底部延伸，或与接触垫32接触。如图3D所展示，导电层66可形成增进互连结构的部件，其可提供与接触垫32的垂直及水平电连接两者。
图3D还展示绝缘或钝化层70，其保形地施加至绝缘层60及导电层66，且包括沿循绝缘层60及导电层66的轮廓的第一表面。绝缘层70进一步包括与第一表面相对的第二平坦表面。绝缘层70可包括光敏低固化温度介电光阻、光敏复合光阻、贴合化合物膜、含填料的绝缘膏、焊料屏蔽光阻膜、液体模制化合物、SiO2、Si3N4、SiON、Al2O3、或具有相似绝缘及结构性质的其他材料的一个或多个层。可使用印刷、旋转涂布、喷雾涂布、层合、或其他适合的程序沉积绝缘层70。如同绝缘层60，绝缘层70也可包括透明或半透明材料以允许透过该绝缘材料光学识别识别标记46。绝缘层70也可后续经图案化及可选地固化。
可通过蚀刻、雷射钻孔、机械钻孔、或其他适合的程序移除绝缘层70的一部分，以形成完全延伸穿过绝缘层70且暴露导电层66的一部分的开口。可使用PVD、CVD、电解电镀、无电解电镀、或其他适合的程序，将导电层沉积于绝缘层70中的开口中且接触导电层66，以形成底层凸块金属化(UBM)垫74。UBM垫74可包括黏着性层、阻障层、晶种层、及润湿层的多个金属堆栈。UBM 74的层可以是Ti、氮化钛(TiN)、钛钨(TiW)、Al、Cu、铬(Cr)、铬铜(CrCu)、Ni、镍钒(NiV)、钯(Pd)、铂(Pt)、Au、及Ag。作为非限制性实施例，UBM垫74可包括TiW晶种层、Cu晶种层、及CuUBM层。TiW晶种层可保形地施加于绝缘层70及导电层66上方。Cu晶种层可保形地施加于TiW晶种层上方。Cu UBM层可保形地施加于TiW晶种层及Cu晶种层上方。UBM垫74用作介于导电层66与后续形成的焊料凸块或其他I/O互连结构之间的中间导电层。UBM垫74可提供对导电层66的低电阻互连、对焊料扩散的阻障、及焊料可湿性的增加。
可使用蒸镀、电解电镀、无电解电镀、球滴(ball drop)、网版印刷、或其他适合的程序，沉积导电凸块材料于UBM垫74及导电层66上方。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、铋(Bi)、Cu、焊料、及其的组合连同可选的助焊剂溶液。例如、凸块材料可以是共熔(eutectic)Sn/Pb、高铅焊料、或无铅焊料。可使用适合的附接或接合程序，将凸块材料接合至UBM垫74。在实施方案中，可通过将凸块材料加热至高于其熔点来使凸块材料回焊，以形成圆形球体或凸块78。在一些应用中，凸块78被第二次回焊以改良至UBM垫74的电接触。凸块也可压缩接合至UBM垫74。凸块78表示可形成于UBM垫74上方的一种类型互连结构。互连结构也可包括导电膏、柱形凸块、微凸块、或其他电互连。绝缘或钝化层60、导电层66、绝缘或钝化层70、UBM垫74、及凸块78可一起形成增进互连结构80，其根据半导体封装82的构型及设计，遍及半导体封装或半导体装置82提供电连接及电信号的散布。因此，增进互连结构不限于已包括为非限制性实施例的特定层数量或类型，而是可附加地包括较多层或较少层以提供所需互连。
图3E展示：在形成增进互连结构80及形成识别标记46于光敏材料40内之后，可使用锯刃或雷射切割工具79单切经重构晶圆50，以形成半导体封装82。半导体封装82可包括设置于半导体晶粒24的背侧28上方的背侧或第一表面84。半导体封装82也可包括设置于半导体晶粒24的作用表面30上方的前侧或第二表面86。
图3F展示经导引朝向半导体封装82的背侧84的半导体封装82的平面图。因此，图3D展示用囊装物52及识别标记46包装的半导体晶粒24，识别标记46包括包括在光敏材料40内且暴露在半导体封装82的背侧84处的多个特征45。识别标记46可在半导体封装82的外部或外部表面处以透过光学检测可见且可读取，用于传达由识别标记46所储存、链接或呈现的信息。替代地，识别标记46可定位成远离半导体封装82的外部或外部表面且嵌入在半导体封装82内。当识别标记46嵌入在半导体封装82内时，设置于识别标记上方的彼等层或材料可以是半透明或透明的以允许通过光学检测可见且可读取识别标记，用于传达由识别标记46所储存、链接或呈现的信息。
图4展示半导体封装或半导体装置87的剖视轮廓图，半导体封装或半导体装置87相似于半导体封装82，其中相似的附图标号表示通过相同或相似程序制作的相似或完全相同结构及材料。半导体封装87包括背侧或第一表面88及前侧或第二表面89，前侧或第二表面89与第一表面88相对。半导体封装87与半导体封装82的差异在于，半导体封装87含有来自展示于图2E中的半导体晶圆20的半导体晶粒24，其中在形成导电柱36之前，扇入RDL 35被图案化于半导体晶粒24上方。因此，半导体封装87示出可受益于识别标记46的另一示例性封装结构，该识别标记46形成于设置于半导体晶粒24的背侧28上方且接触半导体晶粒24的背侧28的光敏材料40中。
图5至图8各展示其中可通过一种用在光敏材料40中的识别标记46标记半导体封装的方法形成WLP的案例。半导体晶粒24中的每一个可包括唯一识别标记46，识别标记46记录用于半导体晶粒24中的每一个的来源识别信息，诸如在单切之前在半导体晶圆20内的位置。在其他案例中，识别标记46不需要是唯一的，但是可含有或载有关于封装的其他相关信息。
图5(接续图2E)展示在单切原生晶圆20之前含有扇入RDL 35及导电柱36的原生半导体晶圆20。图5展示在形成WLP期间的一点的原生晶圆20，其中已用在光敏材料40中的识别标记46标记多个半导体封装或装置，如上文所述。
图6(接续图2D)展示在单切原生半导体晶圆20之前不含扇入RDL且含有导电柱34的原生半导体晶圆20。图6展示在形成WLP期间的一点的原生晶圆20，其中已透过上文所述的标记方法，用在光敏材料40中的识别标记46标记多个半导体封装或装置。
图7(接续图6)展示在围绕导电柱34设置囊装物52之后、在形成增进互连层104于导电柱34及囊装物53上方之后、及在自其原生晶圆20单切WLP 100之后的WLP、半导体封装或半导体装置100。如所展示，增进互连层104可包括导电层或RDL 106(其可可选地形成为扇入结构)、一绝缘层或钝化层107、UBM 108、及凸块110，全部形成于半导体晶粒24、导电柱34及囊装物53上方。图7还展示含有透过上文所述的标记方法形成于光敏材料40中的识别标记46的WLP 100。
图8展示自其原生晶圆20单切WLP 100之后的WLP、半导体封装或半导体装置120，其不含导电柱34或36，且含有形成于半导体晶粒28上方的增进互连层124。如所展示，增进互连层104可包括导电层或RDL 126(其可选地形成为扇入结构)、绝缘层或钝化层128、UBM130、及凸块132，全部形成于半导体晶粒24上方。图8还展示含有透过上文所述的标记方法形成于光敏材料40中的识别标记46的WLP 120。
图9展示封装、半导体封装、半导体装置、或fo-WLCSP 140，其相似于图3E中展示的fo-WLP 82，但是不含导电柱34，且不含设置于半导体晶粒24的作用表面30与增进互连层80之间的囊装物材料52。因此，囊装物52的底部表面可与半导体晶粒24的作用表面30共平面或实质上共平面。封装140与封装82的差异还在于不具有直接接触半导体24的背侧28或在半导体24的背侧28上的光敏层40。而是，通过囊装物52的一层或部分使光敏层40自背侧28偏移。无论如何，fo-WLCSP 140提供半导体封装如何可包括透过上文所述的标记方法形成于光敏材料40中的识别标记46(诸如图3A至图3F中)的另一非限制性实施例。
图10A示出用于连同半导体晶粒24或半导体装置82一起或作为半导体晶粒24或半导体装置82的部件形成唯一识别标记46的非限制性实施例的程序流程190。由此，程序流程190可开始于区块192，其中光敏材料40或可光成像聚合物膜可施加至经重构晶圆50的顶部表面58或在半导体封装82的背侧84处。在区块194，可测量晶圆上或经重构晶圆50上的基标(fiducial)或设计特征的位置。也可使用在经重构晶圆50的作用表面或底部表面56上或在半导体封装82的前侧86处的设计特征以对准识别标记46或标记图案。在区块196，识别标记46或潜影可被曝光于光敏材料41或聚合物膜上。识别标记46可含有识别标记46的正或负影像。识别标记46可实质上对准至经重构晶圆50上的多个半导体晶粒24或半导体封装82。在区块198，光敏材料40可被部分地或完全地显影以移除光敏材料40的厚度的仅一部分或整个厚度，以使识别标记46可见。当光敏材料40被部分地显影使得光敏材料40的仅一部分被移除时，可维持覆盖半导体晶粒24的顶部表面、经重构晶圆50或半导体封装82的光敏材料40的毗连层。在区块200，光敏材料40可被固化，诸如通过热、UV、红外线或其他适合的固化，以使光敏材料40硬化。
图10B展示可用于实施方法或程序流程190的一完全整合式制造线210的非限制性实施例。整合式制造线210可包括至少涂布机器212、数字曝光机器214、显影剂216及固化烘箱218，其全部可连结在一起，使得可透过整合式制造线210依循序、线性流程处理晶圆或板材(诸如经重构晶圆50)。涂布机器212可以是膜贴合机、旋转涂布机、帘涂布机、槽模涂布机、或其他适合的涂布机器。数字曝光机器214可以是雷射直接成像机器或其他相似机器。
在涂布机器212是膜贴合机的情况下，则可包括或插入附加机器或台设备，以移除用贴合膜供应的覆盖膜。在光敏材料40曝光之后，覆盖膜脱除剂可移除覆盖膜，但是也可在曝光之前完成。于光敏材料40的曝光与显影之间可包括、插入或保留暂时缓冲时期，以允许使用一负型作用光敏材料40的曝光与显影之间有充分的用于光敏材料40交联的时间。AOI机器可在显影之后且在固化光敏材料40之前插入，以评鉴识别标记46的质量。如果识别标记46有任何质量问题，此将允许重加工识别标记46。替代地，AOI机器可在固化烘箱之后插入，或可完全省略。整合式制造线可包括在该整合式制造线的各端部上的装载埠，以有助于装载及卸除成批晶圆(无论原生晶圆20或经重构晶圆50)。整合式制造线可读取一个或多个识别标记46，以在自装载埠卸载晶圆之后及在涂布之前，识别用于晶圆的晶圆或板材ID号码。在一些案例中，整合式制造线可使用晶圆ID号码以呼叫(call up)通过曝光机器执行的标记指令或档案。
通过实施如本文中公开的标记半导体封装或装置的方法，透过使光敏材料40的光成像及部分显影，人类可读及机器可读识别标记46可形成在半导体封装(诸如封装82、87、100、120及140)的背侧上，以提供数个优点。第一，针对300mm WLCSP，可依大于25WPH的增加速率或处理量来生产半导体封装，其大于针对相似大小的晶圆上的传统雷射标记的约小于3WPH的处理量。第二，由于增加处理量，因此可缩减制造循环时间。第三，处理量、制造时间或两者可无关于在半导体封装上标记的识别标记46中的字符或符号的数量。第四，可增加识别标记46的标记分辨率，所以可实质上减小字符大小。第五，与雷射剥蚀相比较，可改良识别标记46的能辨度，包括用于记录或相似设计。第六，与雷射标记及油墨印刷相比较，可减少在半导体封装上标记识别标记46的成本。第七，使用无光罩图案化机器不需要自定义工具，并且可用包括在经重构晶圆50内的多个半导体封装中的每一个的唯一识别标记46达成用于半导体封装中的每一个的标记设计及内容。此技术对WLCSP以及嵌入晶粒或扇出晶圆级封装尤其实用，其中每晶圆或板材可有数千个单元及数十万个字符。第八，可排除归因于雷射功率变异性的质量问题。第九，有助于当标记不符合标记标准时对标记46重加工，诸如通过移除光敏层40，及重施加含新标记46的新光敏层40。
虽然本公开包括不同形式的数项实施例，但是在说明书附图及撰写的说明书中呈现具体实施例的细节，且了解本公开视为所公开的方法及系统的范例及原理，并且非意图使所公开的概念的广泛方面限于所阐释的实施例。此外，所属领域技术人员应了解，其他制造装置及示例可与所提供的装置及示例互混或取代所提供的装置及示例。在描述参考特定实施例的处，应显而易见，可进行数个修改而不会脱离其实质，并且显而易见，这些实施例及实施方案也可应用于其他技术，而不背离随附权利要求书中提及的本发明的更广义的实质与范围。因此，所公开的目标物将被视为阐释意义而非限制意义，且意图含括所有此类变更、修改及变化，彼等皆落入本公开的实质及范围以及所属领域技术人员的知识内。

Claims (20)

1.一种制作半导体装置的方法，所述方法包括：
提供晶圆，其包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与所述作用表面相对的背侧；
用涂布机器将光敏层形成于所述晶圆上方和所述晶圆内的所述多个半导体晶粒中的每一个的背侧上；
用数字曝光机器和显影剂在用于所述多个半导体晶粒中的每一个的所述光敏层内形成识别标记，其中所述识别标记的厚度小于或等于所述光敏层的厚度的50％；
固化所述光敏层；以及
将所述晶圆单切成多个半导体装置。
2.根据权利要求1所述的方法，其中所述晶圆是原生半导体晶圆。
3.根据权利要求1所述的方法，其中所述晶圆是经重构晶圆或经重构板材。
4.根据权利要求1所述的方法，其进一步包括形成具有特征大小的所述识别标记，所述特征大小在长度、宽度或两者方面小于或等于150微米。
5.根据权利要求1所述的方法，其进一步包括：
形成包括在10至60微米的范围内的厚度的所述光敏层；以及
形成具有在2至30微米的范围内的厚度的所述唯一识别标记。
6.根据权利要求1所述的方法，其进一步包括将所述光敏层形成为多膜材料，所述多膜材料包括非光敏层和光敏层，其中所述光敏层的厚度小于或等于所述非光敏层的厚度。
7.根据权利要求1所述的方法，其进一步包括：
形成具有约300毫米的直径的所述晶圆；以及
针对包括约300mm的直径的晶圆，以等于或大于25个晶圆/小时(WPH)的速率，形成用于所述多个半导体晶粒中的每一个的所述唯一识别标记。
8.一种制作半导体装置的方法，所述方法包括：
提供晶圆，其包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与所述作用表面相对的背侧；
将光敏层形成于所述晶圆上方和所述晶圆内的所述多个半导体晶粒中的每一个的背侧上方；
用数字曝光机器和显影剂在用于所述多个半导体晶粒中的每一个的所述光敏层中形成识别标记；
固化所述光敏层；以及
将所述晶圆单切成多个半导体装置。
9.根据权利要求8所述的方法，其中所述晶圆是原生半导体晶圆，或经重构晶圆或经重构板材。
10.根据权利要求8所述的方法，其进一步包括形成具有特征大小的所述识别标记，所述特征大小在长度、宽度或两者方面小于或等于150微米。
11.根据权利要求8所述的方法，其进一步包括将所述光敏层形成于所述晶圆内的所述多个半导体晶粒中的每一个的所述背侧上。
12.根据权利要求8所述的方法，其进一步包括将所述光敏层形成为多膜材料，所述多膜材料包括非光敏层和光敏层。
13.根据权利要求8所述的方法，其中形成所述识别标记进一步包括形成用于所述多个半导体晶粒中的每一个的唯一识别标记。
14.根据权利要求8所述的方法，其中用于将所述光敏层形成于所述晶圆上方的所述涂布机器进一步包括膜贴合机、旋转涂布机、帘涂布机、或槽模涂布机。
15.一种制作半导体装置的方法，所述方法包括：
提供晶圆，其包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与所述作用表面相对的背侧；
将光敏层形成于所述晶圆的所述多个半导体晶粒中的每一个上方；以及
用用于所述多个半导体晶粒中的每一个的所述光敏层形成识别标记。
16.根据权利要求15所述的方法，其中所述晶圆是原生半导体晶圆，或经重构晶圆或经重构板材。
17.根据权利要求15所述的方法，其进一步包括形成具有特征大小的所述识别标记，所述特征大小在长度、宽度或两者方面小于或等于150微米。
18.根据权利要求15所述的方法，其进一步包括将所述光敏层形成于所述晶圆内的所述多个半导体晶粒中的每一个的所述背侧上。
19.根据权利要求15所述的方法，其进一步包括将所述光敏层形成为多膜材料，所述多膜材料包括非光敏层和光敏层。
20.根据权利要求15所述的方法，其进一步包括形成具有小于或等于所述光敏层的厚度的50％的厚度的所述识别标记。
CN201580069079.6A 2014-12-16 2015-12-16 标记半导体封装的方法 Active CN107112250B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462092322P 2014-12-16 2014-12-16
US62/092,322 2014-12-16
PCT/US2015/066176 WO2016100560A1 (en) 2014-12-16 2015-12-16 Method of marking a semiconductor package

Publications (2)

Publication Number Publication Date
CN107112250A true CN107112250A (zh) 2017-08-29
CN107112250B CN107112250B (zh) 2019-11-05

Family

ID=56111905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069079.6A Active CN107112250B (zh) 2014-12-16 2015-12-16 标记半导体封装的方法

Country Status (5)

Country Link
US (2) US9613912B2 (zh)
KR (1) KR102506703B1 (zh)
CN (1) CN107112250B (zh)
TW (1) TWI664708B (zh)
WO (1) WO2016100560A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490031A (zh) * 2019-01-25 2020-08-04 豪威科技股份有限公司 用于表示芯片的追踪编号的代码图案

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171149A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US9484227B1 (en) 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
WO2017046967A1 (ja) * 2015-09-15 2017-03-23 大日本印刷株式会社 情報保存装置および情報読出装置
US9728508B2 (en) 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9831147B2 (en) * 2015-11-30 2017-11-28 Infineon Technologies Austria Ag Packaged semiconductor device with internal electrical connections to outer contacts
US9899332B2 (en) * 2016-02-18 2018-02-20 Texas Instruments Incorporated Visual identification of semiconductor dies
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
JP6773518B2 (ja) * 2016-10-24 2020-10-21 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6873712B2 (ja) * 2017-01-17 2021-05-19 株式会社ディスコ ドレッシングボード、切削ブレードのドレッシング方法及び切削装置
US9818736B1 (en) * 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
KR20190142766A (ko) * 2017-03-15 2019-12-27 캘러헌 이노베이션 포토리소그래피 및 포토레지스트를 사용하여 아티클을 제조하기 위한 장치 및 방법 (Apparatus for and method of manufacturing an article using photolithography and a photoresist)
JP6858452B2 (ja) * 2017-06-23 2021-04-14 株式会社ディスコ 識別マーク付きウェーハ治具
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
CN109856930B (zh) * 2017-11-30 2021-05-25 京东方科技集团股份有限公司 对准标记、基板及其制作方法、曝光对准方法
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
KR102543185B1 (ko) * 2018-10-08 2023-06-14 삼성전자주식회사 반도체 패키지
KR20210033010A (ko) * 2018-10-30 2021-03-25 양쯔 메모리 테크놀로지스 씨오., 엘티디. Ic 패키지
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11562928B2 (en) * 2019-01-25 2023-01-24 Omnivision Technologies, Inc. Laser marked code pattern for representing tracing number of chip
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
US11133206B2 (en) 2019-04-15 2021-09-28 Tokyo Electron Limited Method for die-level unique authentication and serialization of semiconductor devices using electrical and optical marking
DE102019006090A1 (de) 2019-08-29 2021-03-04 Azur Space Solar Power Gmbh Markierungsverfahren
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11450616B2 (en) 2020-07-29 2022-09-20 Nxp Usa, Inc. Using a backside mask layer for forming a unique die mark identifier pattern
TW202220064A (zh) * 2020-09-24 2022-05-16 日商索尼互動娛樂股份有限公司 半導體封裝、電子機器及電子機器的製造方法
WO2024092338A1 (en) * 2022-11-02 2024-05-10 Digitho Technologies Inc. Method and system for imprinting unique identifiers on semiconductor dies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1458667A (zh) * 2002-05-17 2003-11-26 台湾积体电路制造股份有限公司 对准标记的制造方法
KR20100133699A (ko) * 2009-06-12 2010-12-22 (주)에스팩솔루션 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법
US20130049580A1 (en) * 2010-04-12 2013-02-28 Tony Maindron Organic Optoelectronic Device and Method for Encapsulating Same
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742211B2 (ja) * 1998-02-09 2006-02-01 シャープ株式会社 半導体装置のモールド金型およびマーキング方法
JPWO2003028072A1 (ja) * 2001-09-20 2005-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
TW506109B (en) * 2001-11-27 2002-10-11 Taiwan Semiconductor Mfg Method for clearly identifying wafer identification mark after bump formation step
US7135356B2 (en) * 2002-02-07 2006-11-14 Semiconductor Components Industries, L.L.C. Semiconductor device and method of producing a high contrast identification mark
TW200509329A (en) * 2003-08-26 2005-03-01 Yung-Shu Yang LED package material and process
JP2005203695A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
US20060257785A1 (en) * 2005-05-13 2006-11-16 Johnson Donald W Method of forming a photoresist element
US8178422B2 (en) * 2009-03-31 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of measurement in semiconductor fabrication
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US8415260B2 (en) * 2010-04-08 2013-04-09 International Business Machines Corporation Chip identification for organic laminate packaging and methods of manufacture
JP2012155215A (ja) * 2011-01-27 2012-08-16 Nitto Denko Corp 光導波路の製法およびそれに用いられる光導波路体
US8476770B2 (en) * 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
JP6069911B2 (ja) * 2012-07-02 2017-02-01 大日本印刷株式会社 偽造防止用マーカーシート及びその製造方法、異なる複数の偽造防止用マーカーシートの製造方法、偽造防止機能付与部材、偽造防止機能を備えた物品
KR20150006685A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1458667A (zh) * 2002-05-17 2003-11-26 台湾积体电路制造股份有限公司 对准标记的制造方法
KR20100133699A (ko) * 2009-06-12 2010-12-22 (주)에스팩솔루션 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging
US20130049580A1 (en) * 2010-04-12 2013-02-28 Tony Maindron Organic Optoelectronic Device and Method for Encapsulating Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490031A (zh) * 2019-01-25 2020-08-04 豪威科技股份有限公司 用于表示芯片的追踪编号的代码图案

Also Published As

Publication number Publication date
KR102506703B1 (ko) 2023-03-03
TWI664708B (zh) 2019-07-01
CN107112250B (zh) 2019-11-05
US20160172306A1 (en) 2016-06-16
KR20170094207A (ko) 2017-08-17
WO2016100560A1 (en) 2016-06-23
US20170186696A1 (en) 2017-06-29
US9613912B2 (en) 2017-04-04
TW201633491A (zh) 2016-09-16
US10373913B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
CN107112250B (zh) 标记半导体封装的方法
US9520364B2 (en) Front side package-level serialization for packages comprising unique identifiers
CN106465545B (zh) 半导体器件和用于通过动态通孔剪切进行的板式封装的自适性图案化方法
CN111508853B (zh) 在半导体管芯上形成支撑层的半导体器件和方法
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN108292627A (zh) 包含单元特定对齐和单元特定布线的多裸芯封装
CN108028225A (zh) 热增强型全模制扇出模组
US10103117B2 (en) Method of manufacturing fan-out type wafer level package
CN107689333A (zh) 半导体封装件及其形成方法
CN106233460A (zh) 包括加厚的再分布层的半导体器件及其制造方法
CN107078133A (zh) 用于全模制封装的3d互连部件
CN108292628B (zh) 全模制周边堆叠封装设备
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
US8269354B2 (en) Semiconductor package substrate structure and manufacturing method thereof
CN108307661A (zh) 全模制的微型化半导体模块
CN102709200A (zh) 半导体器件和形成设置在半导体管芯上的绝缘层的方法
US20210280520A1 (en) Formation method of chip package with fan-out structure
CN109791894B (zh) 单元特定渐进式对准的半导体装置及方法
CN106796892B (zh) 用于包括唯一标识符的封装体的正面封装级别序列化
US11133283B2 (en) Integrated fan-out device
KR20150073281A (ko) 반도체 패키지 및 그 제조 방법
CN108604571A (zh) 全模制周边堆叠封装设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Arizona, USA

Patentee after: Decca Technology Inc.

Address before: Arizona, USA

Patentee before: DECA TECHNOLOGIES Inc.

CP01 Change in the name or title of a patent holder