CN106796892B - 用于包括唯一标识符的封装体的正面封装级别序列化 - Google Patents
用于包括唯一标识符的封装体的正面封装级别序列化 Download PDFInfo
- Publication number
- CN106796892B CN106796892B CN201580045860.XA CN201580045860A CN106796892B CN 106796892 B CN106796892 B CN 106796892B CN 201580045860 A CN201580045860 A CN 201580045860A CN 106796892 B CN106796892 B CN 106796892B
- Authority
- CN
- China
- Prior art keywords
- semiconductor die
- semiconductor
- unique
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种制造半导体器件的方法,该方法可包括提供多个半导体裸芯,其中每个半导体裸芯包括有源表面和与所述有源表面相对的背面。该方法可包括形成在所述晶片中的多个半导体裸芯中的每个的有源表面上方延伸的堆积互连结构,以及形成作为堆积互连结构中的层的一部分的用于多个半导体裸芯中的每个的唯一识别标记,同时形成所述堆积互连结构的层。堆积互连结构的层可包括用于多个半导体裸芯中的每个的唯一识别标记和用于半导体器件的功能性二者。每个唯一识别标记可传达其相应的半导体裸芯的唯一标识。该方法还可包括将多个半导体裸芯单片化成多个半导体器件。
Description
相关专利申请
本专利申请要求提交于2014年8月26日的美国临时申请No.62/042,183的权益,该临时申请的公开内容全文据此以引用方式并入。
技术领域
本公开整体涉及半导体器件和封装体,更具体地讲涉及使用封装级别序列化进行半导体封装体和封装体部件(诸如半导体裸芯)的标识、跟踪或它们二者。
背景技术
半导体器件普遍存在于现代电子产品中。半导体器件在电子部件的数量和密度方面有差别。分立半导体器件一般包含一种类型的电子部件,例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含几百到几百万个电子部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池以及数字微镜器件(DMD)。
半导体器件执行宽泛范围的功能,诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、将太阳光转换成电力以及为电视显示器创建视觉投影。半导体器件存在于娱乐、通信、功率变换、网络、计算机和消费品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。
半导体器件充分利用半导体材料的电气性质。半导体材料的原子结构允许通过施加电场或基极电流或者通过掺杂工艺来操纵其电导率。掺杂的步骤将杂质引入到半导体材料中以操纵和控制半导体器件的电导率。
半导体器件包含有源和无源电气结构。包括双极型和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和电场或基极电流的施加,晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构产生执行各种电气功能所必需的电压与电流之间的关系。无源和有源结构被电连接以形成电路,所述电路使半导体器件能够执行高速计算和其他有用功能。
半导体器件一般是使用两个复杂的制造工艺(即,前端制造和后端制造)进行制造,每个制造工艺可能涉及几百个步骤。前端制造涉及在半导体晶片的表面上形成多个半导体裸芯。如本文所用的术语“半导体裸芯”指代单数和复数两者形式的词,并且因此可以指代单个半导体器件和多个半导体器件两者。在前端制造、或在原生晶片上制造半导体裸芯期间,每个半导体裸芯是通常相同的,并且包含通过电连接有源和无源部件形成的电路。单个的半导体裸芯可用标识符诸如半导体裸芯背面上的激光标记来标记,以标识、跟踪半导体裸芯或它们二者。半导体裸芯的标记可在从原生半导体晶片单片化半导体裸芯之前。后端制造可涉及从成晶晶片单片化单个的半导体裸芯并封装该裸芯,以提供结构支撑和环境隔离。半导体裸芯封装体的标记也可发生在后端制造期间。在后端制造期间,半导体裸芯和半导体封装体的标记和标识可通过使用激光标记或油墨印刷实现,以通过封装和测试来识别半导体封装的晶片和带。
发明内容
从说明书和附图以及权利要求书来看,上述和其他方面、特征和优点对于本领域的普通技术人员将是显而易见的。
因此,在一个方面,制造半导体器件的方法可包括提供多个半导体裸芯,其中每个半导体裸芯包括有源表面和与有源表面相对的背面。该方法可包括形成在晶片中的多个半导体裸芯中的每个的有源表面上方延伸的堆积互连结构。该方法可包括形成用于多个半导体裸芯中的每个的唯一识别标记,作为堆积互连结构中的层的一部分,同时形成堆积互连结构的层。堆积互连结构的层可包括用于多个半导体裸芯中的每个的唯一识别标记和用于半导体器件的功能性二者。每个唯一识别标记可传达其相应的半导体裸芯的唯一标识。该方法可包括将多个半导体裸芯单片化成多个半导体器件。
制造半导体器件的方法还可包括形成堆积互连结构的层,作为导电层,形成用于多个半导体裸芯中的每个的唯一识别标记,作为导电层的第一部分,以及形成导电层的第二部分,作为重新分布层(RDL)。该方法还可包括形成堆积互连结构中、并且远离半导体封装体的外表面的用于多个半导体裸芯中的每个的唯一识别标记,使得用于多个半导体裸芯中的每个的唯一识别标记免受半导体封装体的外表面处的损坏。该方法还可包括在位置处形成用于堆积互连结构中的多个半导体裸芯中的每个的唯一识别标记,该位置可从半导体器件的外部进行光学检测。该方法还可包括形成作为可机读的二维码或字母数字标记的唯一识别标记。半导体裸芯的唯一标识可由相应的唯一识别标记中的每个传达,该唯一识别标记包括源晶片标识、和源晶片中的半导体裸芯的x、y位置。由相应的唯一识别标记中的每个传达的信息还可包括重构的晶片或面板标识和重构的晶片中的半导体器件的x、y位置。该方法还可包括在形成堆积互连结构之前通过在多个半导体裸芯周围设置密封剂来形成重构的晶片。
在另一个方面,制造半导体器件的方法可包括提供多个半导体裸芯,形成在多个半导体裸芯中的每个的有源表面上方延伸的功能层,该功能层还包括用于多个半导体裸芯中的每个的唯一识别标记,以及单片化多个半导体裸芯。每个半导体裸芯可包括有源表面和与有源表面相对的背面。每个唯一识别标记可传达其相应的半导体裸芯的唯一标识。
制造半导体器件的方法还可包括形成包括堆积互连结构的功能层,以及形成用于多个半导体裸芯中的每个的唯一识别标记,同时形成堆积互连结构。该方法还可包括形成用于多个半导体裸芯中的每个的唯一识别标记,作为堆积互连结构的第一部分,以及形成堆积互连结构的第二部分,作为RDL。该方法还可包括在采用无掩模图案化系统在堆积结构中形成唯一识别标记和功能层。该方法还可包括形成远离半导体封装体的外表面的用于多个半导体裸芯中的每个的唯一识别标记,使得用于多个半导体裸芯中的每个的唯一识别标记免受半导体封装的外表面处的损坏。该方法还可包括在位置处形成用于多个半导体裸芯中的每个的唯一识别标记,该位置可从半导体器件的外部进行光学检测。该方法还可包括形成作为可机读的条形码或二维矩阵的唯一识别标记。由相应的唯一识别标记中的每个传达的半导体裸芯的唯一标识可包括源晶片标识、源晶片、重构的晶片或面板标识中的半导体裸芯的x、y位置以及重构的晶片中的半导体器件的x、y位置。该方法还可包括在形成功能层之前通过在多个半导体裸芯周围设置密封剂来形成重构的晶片。
在另一个方面,识别半导体封装体的唯一标识的方法可包括提供半导体裸芯,形成用于半导体裸芯的半导体裸芯封装体,以及解析半导体封装体的唯一标记,以获得封装体中的半导体裸芯的唯一标识。半导体封装体可包括封装体的功能层中的唯一标记。
识别半导体封装体的唯一标识的方法还可包括半导体裸芯的唯一标识,该唯一标识包括源晶片标识、和源晶片中的半导体裸芯的x、y位置。该唯一标记可为用户提供用以查找半导体裸芯的唯一标识的信息,其中该信息包括由自动测试设备生成的数据,或在前端或后端制造工艺期间由检测工具生成的晶片图。唯一识别标记也可提供半导体裸芯的唯一标识,无需用户查找另外的信息来确定半导体裸芯的唯一标识。封装体的功能层可包括在半导体裸芯上方形成的堆积互连结构的层。该方法还可包括光学识别半导体封装体的唯一标记,以及从光学识别唯一标记获得半导体封装体中的半导体裸芯的唯一信息。由唯一标记传达的信息还可包括重构的晶片或面板标识和重构的晶片中的半导体器件的x、y位置。
附图说明
图1A-图1C示出了包括多个半导体裸芯的半导体晶片。
图2A-图2F示出了包括唯一标识符的半导体封装体的方面及其制造方法。
图3A-图3C还示出了包括唯一标识符的扇出半导体封装体的方面。
图4A-图4C示出了包括唯一标识符的晶片级芯片尺度半导体封装体(WLCSP)的方面。
图5A和图5B示出了制造和识别半导体裸芯封装体的系统或方法的流程图。
具体实施方式
本公开的实施例公开用于改进半导体封装体的方法和系统。本公开、其各方面以及具体实施并不受限于本文所公开的具体封装体类型、材料类型或者其他系统部件示例或者方法。可设想出许多本领域已知的与半导体制造和封装体相符的附加部件、制造和组装工序,以与本公开的特定具体实施一起使用。因此,例如,尽管已公开了特定具体实施,但是此类具体实施和实施部件可包括与预期操作一致的本领域已知的用于此类系统和实施部件的任何部件、型号、类型、材料、版本、数量和/或类似元素。在一些实例中,尚未特别详细地描述众所周知的工艺和制造技术,以免不必要地混淆本公开。此外,附图中所示的各种实施例是示例性的表示,并且未必按比例绘制。
词语“示例性”、“示例”或它们的各种形式在本文用于表示充当例子、实例或举例说明。本文描述为“示例性”或“示例”的任何方面或设计未必被解释为是优选的或优于其他方面或设计。此外,提供例子仅是出于清楚和理解的目的,并非意在以任何方式限制或约束本公开的公开主题或相关部分。应当理解,本可呈现具有不同范围的大量附加或替代的例子,但出于简洁目的而省略了。
如本文所使用的术语“在。。。上方”、“在。。。之间”、“在。。。上”是指一层相对于其他层的相对位置。沉积或布置在另一层上方或下方的一层可以直接与该另一层接触或可以具有一个或多个中间层。沉积或布置在层间的一层可直接与该层接触或可具有一个或多个中间层。相比而言,在第二层“上”的第一层与该第二层接触。
尽管本公开包括了不同形式的多个实施例,但是在附图和下文具体实施例的详细描述的书面说明中示出,应当理解,本公开应视为是对所公开方法和系统的原理的举例说明,而非意图将所公开概念的广泛内容限定于所示的实施例。另外,本领域的普通技术人员应当理解,其他制造设备及例子可与所提供的那些混用,或被所提供的那些取代。在上述说明涉及具体实施例的地方,应当显而易见的是,在不脱离本发明的精神的情况下,可以进行多种修改,并且这些实施例和具体实施也可应用于其他技术。因此,本发明所公开的主题旨在涵盖落入本发明的精神和范围以及本领域普通技术人员知识内的所有此类更改形式、修改形式和变型形式。
半导体器件一般是使用两个复杂的制造工艺(即,前端制造和后端制造)进行制造。前端制造涉及在半导体晶片的表面上形成多个裸芯。晶片上的每个裸芯包含有源和无源电子部件,这些电子部件电连接而形成功能电路。有源电子部件,诸如晶体管和二极管,具有控制电流流动的能力。无源电子部件,诸如电容器、电感器、电阻器和变压器,产生在执行电路功能所必需的电压和电流间的关系。
无源和有源部件在半导体晶片表面上通过一系列工艺步骤,包括掺杂、沉积、光刻、蚀刻和平坦化而被形成。通过诸如离子注入或热扩散的技术,掺杂向半导体材料中引入杂质。在有源器件中,掺杂工艺修改半导体材料的电导率,从而将半导体材料转换成绝缘体、导体或响应于电场或基极电流来动态改变半导体材料电导率。晶体管包含掺杂的类型和程度有所不同的区域,所述区域按需要布置以使晶体管能在施加有电场或基极电流时提升或限制电流的流动。
由具有不同电性质的材料的层来形成有源和无源部件。可以通过部分地由被沉积材料的类型所确定的各种沉积技术来形成这些层。例如,薄膜沉积可涉及化学气相沉积(CVD)、物理气相沉积(PVD)、电解电镀和无电镀工艺。一般将每一层图案化以形成有源部件、无源部件或部件间的电连接的部分。
层可使用光刻法来图案化,其涉及光敏材料例如光致抗蚀剂沉积于待图案化的层上方。使用光将图案从光掩模转移到光致抗蚀剂。在一个实施例中,使用溶剂将光致抗蚀剂图案中受光影响的部分去除,从而暴露待图案化的下伏层的部分。在另一个实施例中,使用溶剂将光致抗蚀剂图案中未受光影响的部分负性光致抗蚀剂去除,从而暴露待图案化的下伏层的部分。去除光致抗蚀剂的其余部分,留下图案化层。或者,将一些类型的材料通过直接向区域或空隙中沉积材料来图案化,该区域或空隙由使用诸如无电镀和电解电镀的技术的先前的沉积/蚀刻工艺形成。
图案化是基本的操作,通过其来去除半导体晶片表面上的顶层的部分。可使用光刻法、光掩模、掩模、氧化物或金属去除、照相和模板印制、以及显微光刻法来去除半导体晶片的部分。光刻法包括在中间掩模(reticle)或光掩模中形成图案、以及将图案转移到半导体晶片的表面层中。在两步工艺中光刻法在半导体晶片的表面上形成有源和无源部件的水平尺寸。首先,在中间掩模或光掩模上的图案被转移到光致抗蚀剂层中。光致抗蚀剂是感光材料,该感光材料在暴露于光时会经历结构和性质上的改变。改变光致抗蚀剂的结构和性质的工艺作为负性作用光致抗蚀剂或正性作用光致抗蚀剂而发生。其次,光致抗蚀剂图案被转移到晶片表面中。该转移发生在蚀刻去除半导体晶片顶层未被光致抗蚀剂所覆盖的部分时。光致抗蚀剂的化学性质是使得光致抗蚀剂在半导体晶片顶层未被光致抗蚀剂所覆盖的部分被去除的同时保持基本上完整且抵抗由化学蚀刻溶液进行去除。根据使用的特定抗蚀剂和期望的结果,可以修改成形、曝光和去除光致抗蚀剂的工艺,以及去除半导体晶片的一部分的工艺。
在负性作用光致抗蚀剂中,光致抗蚀剂被暴露于光并且在称为聚合作用的工艺中从可溶状况改变为不可溶状况。在聚合作用中,未聚合材料被暴露于光或能量源并且聚合物形成抗蚀刻的交联材料。在大多数负性抗蚀剂中,聚合物是聚异戊二烯。用化学溶剂或显影剂去除可溶部分(即未暴露于光的部分)在抗蚀剂层中留下与中间掩模上的不透明图案相对应的孔。图案存在于不透明区域中的掩模被称为亮场(clear-field)掩模。
在正性作用光致抗蚀剂中,光致抗蚀剂被暴露于光并且在称为光溶液化的工艺中从相对不可溶状况改变为更加可溶状况。在光溶液化中,相对不可溶抗蚀剂被暴露于适当的光能量且被转化为更可溶状态。抗蚀剂的光溶液化部分可由显影工艺中的溶剂所去除。基本的正性光致抗蚀剂聚合物是苯酚-甲醛聚合物,也称为苯酚-甲醛酚醛清漆树脂。用化学溶剂或显影剂去除可溶部分(即暴露于光的部分)在抗蚀剂层中留下与中间掩模上的透明图案相对应的孔。图案存在于透明区域中的掩模被称为暗场(dark-field)掩模。
在去除半导体晶片未被光致抗蚀剂所覆盖的顶部后,去除光致抗蚀剂的其余部分,留下图案化的层。或者,将一些类型的材料通过直接向区域或空隙中沉积材料来图案化,该区域或空隙由使用诸如无电镀和电解电镀的技术的先前的沉积/蚀刻工艺形成。
在现有的图案上沉积材料的薄膜可以增大下伏图案并建立不均匀平坦的表面。产生更小和更密集包装的有源和无源部件需要均匀平坦的表面。平坦化可被用来从晶片表面去除材料和产生均匀平坦的表面。平坦化涉及用抛光垫来抛光晶片表面。研磨材料和腐蚀性化学品在抛光期间被添加到晶片表面。磨料的机械作用和化学品的腐蚀作用相组合,去除任何不规则的形貌,从而得到均匀平坦的表面。
后端制造涉及将成品晶片切割或单片化处理成单独半导体裸芯,然后封装半导体裸芯以用于结构支撑和环境隔离。为了单片化半导体裸芯,沿着称为锯道或划线的晶片的非功能区刻划和破坏晶片。使用激光切割工具或锯条来单片化处理晶片。在单片化后,将单独半导体裸芯安装到包括用于与其他系统部件互连的引脚或接触焊盘的封装基板。半导体裸芯上形成的接触焊盘然后被连接到封装体中的接触焊盘。可用焊料凸块、柱形凸块、导电浆料或丝焊实现电连接。将密封剂或其他模制材料沉积在封装体上以提供物理支撑和电隔离。然后将成品封装体插入到电学系统中且使半导体器件的功能性对于其他系统部件是可用的。
图1A示出具有用于结构支承的基底基板材料22(诸如但不限于硅、锗、砷化镓、磷化铟或碳化硅)的半导体晶片或原生晶片20。多个半导体裸芯或部件24可形成在晶片20上,被稳定的、裸芯间的晶片区域或划片街区26分开,如上所述。划片街区26可提供切割区域以将半导体晶片20分割成单独的半导体裸芯24。
图1B示出半导体晶片20的一部分的横截面图。每个半导体裸芯24可包括背面或背表面28和与背面相反的有源表面30。有源表面30可包含模拟或数字电路,所述电路被实施为根据裸芯的电气设计和功能形成在裸芯内并且电互连的有源器件、无源器件、导电层和介电层。例如,电路可以包括一个或多个晶体管、二极管和形成在有源表面30内的其他电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其他信号处理电路。半导体裸芯24也可以包含用于RF信号处理或其他目的的集成无源器件(IPD),诸如电感器、电容器和电阻器。在一个实施例中,半导体裸芯24可包括倒装芯片型器件。
可使用PVD、CVD、电解电镀、无电极电镀工艺或其他合适的金属沉积工艺在有源表面30上方形成导电层32。导电层32可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层32可操作为电连接到有源表面30上的电路的接触焊盘或接合焊盘。导电层32可形成为距半导体裸芯24的边缘第一距离并排设置的接触焊盘,如图1B中所示。或者,导电层32可以形成为接触焊盘,所述接触焊盘以多行偏移从而使得第一行接触焊盘被布置成离裸芯的边缘为第一距离,并且与第一行交替的第二行接触焊盘被布置成离裸芯的边缘为第二距离。
图1B还示出了形成于上方、朝向或直接在半导体裸芯24的有源表面或正面30上的识别标记或半导体裸芯识别标记34。识别标记34中的每个可以是对于其相应的半导体裸芯唯一的,以便用作唯一识别标记。识别标记34可包括文本、字母、符号、字母数字序列、字母数字标记、可机读的二维码、二维矩阵、条形码、QR码、IR码或任何其他识别标记或图像。唯一识别标记可编码或包括用于特定半导体裸芯的唯一识别信息,诸如产品类型、产品性能和产品制造信息诸如半导体裸芯24在其原生半导体晶片20中的位置、半导体裸芯24的制造的时间、日期和位置或其他所需信息。在整个本公开中,讨论了识别标记34的许多变化,诸如识别标记34a、34b、34c、34d和34e。为简洁起见,原理通常适用于识别标记34的所有变化,包括以识别标记34共同讨论或呈现时的识别标记34a、34b、34c、34d和34e。因此,使用识别标记34代替另一个识别标记在任何时候都不应理解为限制性的。
识别标记34可由导电金属层或聚合物层形成或图案化为导电金属层或聚合物层。当由导电或金属层形成时,识别标记34可使用PVD、CVD、电解电镀、无电镀工艺或其他合适的金属沉积工艺形成。由导电层32形成的识别标记34可包括一层或多层的Al、Cu、Sn、Ni、Au、Ag或其他合适的材料。当由聚合物层形成时,识别标记34可由任何合适的聚合物形成,包括聚合物复合材料诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或任何合适的填料。
在一些实施例中,用于形成识别标记34的导电层或聚合物层可在与封装体的另一个结构或部分相同的工序的同时和期间或形成用于半导体裸芯24的封装时形成。例如,由金属制成的识别标记34可与导电层32同时形成。在其他情况下,识别标记34可在半导体晶片的单片化之前作为另一个结构的一部分,或形成于原生半导体晶片20上的导电零件制造。当RDL在单片化之前形成于半导体晶片20上时,多个识别标记34在形成RDL的同时也可图案化或形成。此外,用于每个半导体裸芯24的识别标记34可在相同工序的同时和期间形成。因此,直写式系统、直写式曝光系统或激光可用于制造唯一识别标记34。更具体地讲,在相同的工序期间制造的用于唯一识别标记34的定制光图案可允许加入识别标记34,而不增加加工时间。
图1C示出,半导体晶片20可经受使用研磨机36进行的可选研磨操作,以使半导体晶片20的背面或背表面28平面化并减缩半导体晶片的厚度。化学蚀刻也可以用于移除半导体晶片20以及使其平坦化。使用锯条或激光切割工具38,通过划片街区26,也可将半导体晶片20单片化成单独的半导体裸芯24。在一些情况下,半导体裸芯24中的每个可包括记录用于半导体裸芯24中的每个的源识别信息的唯一识别标记34,诸如在单片化之前半导体晶片20中的位置。然而,具有唯一识别标记34或一般识别标记的半导体裸芯24通常需要另一个标记或唯一识别标记34来识别半导体器件或半导体裸芯24放置到其中的半导体封装体。
在利用最小封装或晶片级封装(WLP),使得封装体存在于原生半导体晶片20而不形成重构的晶片的情况下,唯一识别标记34a可用于通过读取、鉴别、扫描或识别封装体上或封装体中的唯一识别标记34来获得完整半导体封装体或半导体器件82中的半导体裸芯24的唯一标识。半导体裸芯24的唯一标识可包括半导体晶片20的源晶片ID和半导体晶片20中的半导体裸芯24的x、y位置。
在其他情况下,半导体晶片或原生晶片20的一部分时,唯一识别标记34将不置于或形成于半导体裸芯24中的一个或多个上。相反,每个半导体裸芯24可具有识别半导体晶片20的源晶片ID而非半导体晶片20中的半导体裸芯24的x、y位置的相同标记。相反,半导体晶片20中的半导体裸芯24的x、y位置将包括在唯一识别标记34中,该唯一识别标记在从半导体晶片20单片化单独半导体裸芯24之后将包括在内,并且包括扇出封装体、芯片尺度封装体或嵌入裸芯封装体中的单片化半导体裸芯24,如下文结合图2A-图2F和图3A-图3C所述。
图2A示出包含用于结构支承的临时或牺牲基底材料(诸如硅、聚合物、氧化铍或其他合适的低成本、刚性材料)的载体、基板、临时载体或临时基板40。可选界面层或双面胶带42作为临时粘接膜或蚀刻停止层形成在载体40上方。图1C的半导体裸芯24可安装到载体40和界面层42并使有源表面30朝基板取向。可根据半导体裸芯的标称或预定的位置和间距定位半导体裸芯24。因此,图2A示出了安装或设置在基板40上方的第一半导体裸芯24a。相似地,第二半导体裸芯24b安装或设置在基板40上或上方。
对于例如图2B所示的重构的晶片或重构面板50,以及扇出封装体或嵌入裸芯封装体,半导体裸芯24可使用拾取和放置机器置于载体40上,该拾取和放置机器可读取或获得半导体晶片20的晶片ID数,以及半导体裸芯24在半导体晶片20中的定位或x、y位置。在半导体裸芯24的放置期间,随着拾取和放置机器将半导体裸芯24裸芯置于载体40上,拾取和放置机器可通过计算机或其他系统识别、存储或者跟踪晶片数和半导体裸芯24在半导体晶片20上的定位。拾取和放置机器包括或与处理器相关联,该处理器包括用以控制拾取和放置机器识别、存储和跟踪晶片数和半导体裸芯24在半导体晶片20上的定位的操作软件。与处理器相关联的局部存储器存储和保持相应位置的记录。拾取和放置机器领域的普通技术人员将易于理解和知晓如何配置拾取和放置机器以用于执行本公开的这些功能。
在置于载体40上之后,半导体裸芯24在重构的晶片50中可具有新且唯一的标识数24,该唯一标识数可以被识别标记34诸如识别标记34b-34表示,如结合后续的附图所示和讨论。数据库(包括电子和计算机数据库)可存储用于半导体晶片20和载体40二者或重构的晶片50的半导体24的定位信息,以及定位信息、标识之间的关系,或用于半导体晶片20和载体40二者或重构的晶片50的半导体24的唯一识别标记可被可检索地存储。
因此,可包括、存储或以不同形式的唯一识别标记34表示不同类型的数据,以查看、检索和分析数据,从而跟踪和理解产品故障。在一些情况下,包括、存储或以唯一识别标记34表示的数据可通过序列号或字母数字序列传输,该序列号或字母数字序列允许用户查找数据库中的信息。在其他情况下,包括、存储或以唯一识别标记34表示的数据实际上可以编码所有数据,诸如条形码QR码或其他二维或三维码的一部分。在其他情况下,包括、存储或以唯一识别标记34表示的数据可以是涉及用户查找标记本身中的数据和编码数据的技术组合。
半导体裸芯24可在安装在基板40上方时被空间或间隙48分开。间隙48可提供用于随后形成的扇出互连结构的区域。间隙48的大小是根据标称面板设计来加以确定,并且将围绕每个半导体24形成的扇出互连结构提供足够的空间。间隙48也可包括用于任选地安装其他半导体裸芯或半导体器件或部件,诸如分立器件、分布部件或无源器件(包括电感器、电容器和电阻器)的足够区域。
图2B示出了重构的晶片或面板50,包括图2A的多个半导体裸芯24和密封剂或设置在多个半导体裸芯24周围的模塑化合物52。可使用膏料印刷、压缩模塑、传递模塑、液体密封剂模塑、真空层压、膜辅助模塑或其他合适的施加器来沉积密封剂52。密封剂52可以是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有合适填充物的聚合物。密封剂52可以是非导电的,提供物理支撑,并且在环境上保护半导体器件免受外部元件和污染物的影响。
重构的晶片50中包含的半导体裸芯24可包括半导体裸芯24a、半导体裸芯24b或它们二者。半导体裸芯24a可以是包括识别标记34a的半导体裸芯24,该识别标记在半导体裸芯24a包括于重构的晶片50中之前形成于半导体裸芯24a之上或通过半导体裸芯24a形成,诸如当半导体裸芯24a是半导体晶片20的一部分时形成的识别标记34a。半导体裸芯24b可以是在半导体裸芯24b包括于重构的晶片50中之前不包括识别标记34的半导体裸芯24。然而,如下文更详细地讨论,识别标记34可添加至半导体裸芯24b,或包括半导体裸芯24b、另外的半导体裸芯的封装体,或在半导体裸芯24b包括于重构的晶片50中之后,可包括在间隙48中的其他电子设备,如上文所讨论。
密封剂52可接触、覆盖并且设置在半导体裸芯24的背面28以及在背面28和正面30之间连接或延伸的半导体裸芯的所有侧表面之上或与其相邻。重构的晶片50的第一表面或底部表面56可包括可与半导体裸芯24的有源表面30共面或基本上共面的密封剂52的底部表面。重构的晶片50的第二表面或顶部表面58可相对于第一表面设置,并且设置在半导体裸芯24的背面28之上并错开。在其他实施例中,重构的晶片50的第二表面58可与半导体裸芯24的背面28共面或基本上共面。
在一些实施例中,密封剂52可设置在半导体裸芯24周围,同时将半导体裸芯诸如正面向下安装到临时载体或基板,该临时载体或基板可包含临时或牺牲基底材料(诸如硅、聚合物、氧化铍或用于结构支撑其他合适的低成本、刚性材料)。可选界面层或双面胶带可作为粘接膜设置在临时载体的顶部表面之上以及多个半导体裸芯24和临时载体之间。可通过化学蚀刻、机械剥离、CMP、机械研磨、热烘、UV光、激光扫描或湿法脱模来移除载体和界面层。图2B示出了在移除临时载体和界面层以使得重构的晶片50的底部表面56暴露并为后续加工准备就绪之后重构的晶片50的非限制性例子,如下文更详细地描述。
可使用膏料印刷、压缩模塑、传递模塑、液体密封剂模塑、真空层压、旋涂或其他合适的施加器来将密封剂50形成和沉积在多个半导体裸芯24周围。密封剂50在高温下均匀分散和均匀分布在半导体裸芯24周围,并且可选择密封剂50的粘度以便均匀覆盖。半导体裸芯24可被一起嵌入在密封剂50中,该密封剂可为不导电的,并且在环境上保护半导体器件免受外部元件和污染物的影响。设置在半导体裸芯24周围的密封剂50可形成重构的晶片50,该重构的晶片包括任何形状和尺寸的占位面积或波形因数,以允许和帮助形成所需半导体裸芯封装体需要的后续加工。作为非限制性例子,重构的晶片50可包括与300毫米(mm)半导体晶片的波形因数类似的波形因数,并且包括具有直径为300mm的圆形占位面积。
在图2C中,通过沉积和图案化绝缘或钝化层60将堆积互连结构诸如扇出堆积互连结构的第一部分形成在重构的晶片50上方。在移除半导体裸芯24安装到其上的临时载体之前或之后,绝缘层60可涂覆到重构的晶片50,诸如重构的晶片50的底部表面56处。绝缘层60共形地涂覆到密封剂50和半导体裸芯24,并且具有遵循包括密封剂和半导体裸芯的重构的晶片50的轮廓的第一表面。绝缘层60可包括与第一表面相反的第二平表面。绝缘层60可包含一层或多层的光敏低固化温度介电抗蚀剂、光敏复合物抗蚀剂、层压化合物膜、具有填充物的绝缘膏剂、焊料掩模抗蚀剂膜、液体模塑化合物、二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)或具有类似的绝缘和结构性质的其他材料。绝缘层60可包含不透明的、半透明的或透明的材料,以允许检测、查看或加工存储在识别标记34上的光学信息。可使用印刷、旋涂、喷涂、层压或其他合适的工艺来沉积绝缘层60。可随后图案化和任选地固化绝缘层60,以形成用于后续电互连的空间,并且还形成识别标记34。如下文更详细地讨论,识别标记34可以是绝缘层60的一部分,或可以是另外的材料诸如绝缘层60的开口中形成的金属的一部分。
可通过蚀刻、激光钻孔、机械钻孔或其他合适的工艺来移除绝缘层60的一部分以形成开口62。开口62可完全延伸穿过绝缘层60并且暴露接触焊盘32或半导体裸芯24或重构的晶片50的任何其他部分。或者,开口62可部分延伸,但不完全穿过绝缘层60。因此,在一些实施例中,开口62的第一部分可完全延伸穿过绝缘层60,而开口62的第二部分可仅部分延伸穿过绝缘层60。图2C示出了许多不同的开口62。开口62a和62b包括用于随后分别形成导电通孔和电互连件的开口。形成开口62c以用于随后形成的识别标记34。
在图2D中,导电层66可沉积于包括开口62a和62b的开口62中,以及沉积于接触焊盘32上并且与其电接触,以及在绝缘层60的部分上并且延伸跨过其以形成RDL。作为非限制性例子,可使用PVD、CVD、电解电镀、无电极电镀或其他合适的工艺沉积导电层66。导电层66可包括一层或多层的铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)、钛(Ti)、钨(W)、多晶硅或其他合适的导电材料。
如图2D结合半导体裸芯24a所示,导电层66可形成为包括两个不同的部件或部分,即导电通孔66a和RDL迹线66b。导电通孔66a可形成堆积互连结构的一部分并且提供接触焊盘32和RDL迹线66b之间的垂直电连接。导电通孔66a可形成于开口62a中,该开口可包括可小于开口62b的尺寸或占位面积的尺寸或占位面积。如图2D所示,RDL迹线66b可共形地涂覆到绝缘层60的第二表面并且涂覆到与导电通孔66a的表面共面或基本上共面的导电通孔66a的表面。在一些情况下,导电通孔66a和RDL迹线66b可同时或在相同的工序期间形成,而在其他情况下,导电通孔66a和RDL迹线66b可在不同的时间或作为不同工序的一部分形成。在任一情况下,导电层66b可延伸跨过绝缘层60的第二表面并且跨过导电通孔66a,使得导电层66b可平行于或基本上平行于重构的晶片50的底部表面56取向。在导电层60作为完全模塑面板或完全模塑封装体的一部分形成的情况下,如结合图3A-图3C所示和讨论,绝缘层或其对应的层可作为密封剂52的一部分形成。参见例如图3A-图3C和导电层96。
如图2D结合半导体裸芯24b所示,导电层66可作为共形地涂覆到绝缘层60和开口62b的RDL形成。因此,导电层可延伸跨过平行于或基本上平行于重构的晶片50的底部表面56的绝缘层60的第二表面,并且还遵循开口62b的侧壁的轮廓或斜率,以及在界面处沿开口62b的底部延伸,或与接触焊盘32接触。如图2D结合半导体裸芯24b所示,导电层66可形成堆积互连结构80的一部分,该堆积互连结构可提供与接触焊盘32的垂直和水平电连接。开口62b中形成的导电层66的一部分可包括大于导电通孔66a的尺寸或占位面积的尺寸或占位面积。或者,开口62b中形成的导电层66的一部分可包括小于导电通孔66a的尺寸或占位面积的尺寸或占位面积。
图2D还示出了在绝缘层60的开口62c中形成的识别标记34b。识别标记34b如识别标记34中的每个可以是其相应的半导体裸芯唯一的,以用作唯一识别标记。然而,识别标记34b可提供除识别标记诸如识别标记34a提供的那些有益效果之外的另外有益效果。与包括于重构的晶片或半导体封装体中之前,半导体裸芯上形成的识别标记34a和其他识别标记34相比,识别标记34b也可包括用于特定半导体裸芯封装体,而不仅仅是特定半导体裸芯的识别信息,诸如产品封装的类型、产品性能以及除半导体裸芯制造信息之外的产品封装制造信息,诸如半导体封装体在其重构的晶片中的位置,半导体封装体的制造时间、日期和位置以及其他所需的信息。
识别标记34b如其他识别标记34可由任何合适的标记和任何合适的材料诸如金属或聚合物形成。在一个实施例中,导电层66的一部分可图案化,并以绝缘层60中开口62c中的识别标记34b沉积。或者,识别标记34b可作为与导电层66分开的工艺的一部分形成。因此,识别标记34b可以任何方式、使用上文所述的任何材料或工艺形成。在任何情况下,通过在半导体裸芯24的正面,或在包括半导体裸芯24的半导体封装体的正面形成识别标记34b,在产品的处理期间或在产品寿命期间不可能损坏识别标记或使其不可读取,诸如出现在设置于半导体裸芯封装体的外部或外表面诸如半导体封装体的背面上的识别标记。此外,识别标记34诸如识别标记34b可丝网印刷或激光标记于导电层诸如导电层66之上或之中,或可标记于绝缘层诸如绝缘层60之上或之中。识别标记34诸如识别标记34b也可使用可编程的直写式曝光系统制造。有利地,通过将识别标记34加入作为半导体封装体的一部分的导电层或绝缘层,诸如或者作为半导体封装体的一部分的材料层,可将识别标记34加入半导体封装体,而不增加加工时间或成本。减少时间和成本的优点不可用于半导体封装体或封装体组背面的常规标记,该常规标记包括由激光或印刷制造的识别标记。
图2D还示出,识别标记34c可形成于绝缘或钝化层60的第二表面之上,或在其上或其中与其直接接触。识别标记34c如其他识别标记34可由任何合适的标记和任何合适的材料诸如金属或聚合物形成。在一个实施例中,导电层66的一部分可图案化,并以识别标记34c沉积。或者,识别标记34c可作为与导电层66分开的工艺的一部分形成。因此,识别标记34c可以任何方式、使用上文所述的任何材料或工艺形成,以实现本文所述的有益效果。在任何情况下,识别标记34的定位、构造和设计可彼此相对排列或错开,以允许查看、读取或访问识别标记,而不被随后添加的层或结构阻断。例如,图2D示出了设置于半导体裸芯24a的占位面积中的识别标记34a和34c,但彼此相对错开,使得可访问或读取每个识别标记。相似地,图2D还示出了设置于半导体裸芯24b的占位面积中的识别标记34b和34c,但彼此相对错开,使得可访问或读取每个识别标记。因此,在一些情况下,超过一个识别标记34可包括在单个封装体中。在一些实施例中,可包括第一识别标记诸如识别标记34a,以识别或传输半导体裸芯24a相关的信息,同时可包括第二识别标记24c,以识别或传输封装半导体裸芯24a相关的信息。在其他情况下,将包括包含所有所需识别信息单个识别标记24,并且其可定位在或位于任何各种识别标记34表示的任何定位或位置处。
在识别标记34诸如识别标记34a、34b或34c被另外的封装体覆盖的情况下,诸如绝缘层如绝缘层60,该绝缘层可包括透明或半透明材料。因此,当包括于半导体封装体中时,以及远离半导体封装体的外部或暴露表面,如半导体裸芯或半导体封装体的背面设置时,透明或半透明材料可允许光学识别和甚至读取识别标记34。
图2E是图2D的续图,示出了绝缘或钝化层70该绝缘或钝化层共形地涂覆到绝缘层60和导电层66,并且包括遵循该绝缘层和该导电层的轮廓的第一表面。绝缘层70还包括与第一表面相反的第二平表面。绝缘层70可包含一层或多层的光敏低固化温度介电抗蚀剂、光敏复合物抗蚀剂、层压化合物膜、具有填充物的绝缘膏剂、焊料掩模抗蚀剂膜、液体模塑化合物、SiO2、Si3N4、SiON、Al2O3或具有类似的绝缘和结构性质的其他材料。可使用印刷、旋涂、喷涂、层压或其他合适的工艺来沉积绝缘层70。绝缘层70如绝缘层60也可包括透明或半透明材料,以允许通过绝缘材料光学识别识别标记34。绝缘层70也可随后被图案化和可选地固化。
可通过蚀刻、激光钻孔、机械钻孔或其他合适的工艺来移除绝缘层70的一部分以形成部分或完全延伸穿过绝缘层70的开口。部分延伸穿过绝缘层70的开口可用于形成识别标记34d,该识别标记可部分或完全设置于绝缘层70中。在其他情况下,识别标记34e可形成于绝缘层70至少,而非部分或完全设置于绝缘层70中。当使用超过一个导电层66、RDL迹线66b或其他布线层和对应的绝缘层作为堆积互连结构或功能层80的一部分时,堆积互连结构80各层之上、之下或之中的其他定位也可用于识别标记34。
完全延伸穿过绝缘层70并且暴露导电层66的一部分的开口可用于半导体裸芯24的电气输入/输出(i/o)。可使用PVD、CVD、电解电镀、无电镀或其他合适的工艺将导电层沉积在绝缘层70中的开口并且接触导电层66,以形成凸块下金属化(UBM)焊盘74。UBM焊盘74可以是多个金属叠层,包括粘合层、阻挡层、种子层和润湿层。UBM 74的层可以是Ti、氮化钛(TiN)、钛钨(TiW)、Al、Cu、铬(Cr)、铬铜(CrCu)、Ni、镍钒(NiV)、钯(Pd)、铂(Pt)、Au和Ag。作为非限制性例子,UBM焊盘74可包括TiW种子层、Cu种子层和Cu UBM层。TiW种子层可共形地涂覆在绝缘层70和导电层66上方。Cu种子层可共形地涂覆在TiW种子层上方。Cu UBM层可共形地涂覆在TiW种子层和Cu种子层上方。UBM焊盘74充当导电层66与随后形成的焊料凸块或其他I/O互连结构之间的中间导电层。UBM焊盘74可提供与导电层66的低电阻互连、对焊料扩散的阻挡、以及焊料润湿性的增加。
可使用蒸发、电解电镀、无电极电镀、球滴、丝网印刷或其他合适的工艺将导电凸块材料沉积在UBM焊盘74和导电层66上方。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、铋(Bi)、Cu、焊料和其组合,连同可选的焊剂溶液一起。例如,凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或粘结工艺可将凸块材料结合到UBM焊盘74。在一个实施例中,通过将凸块材料加热到其熔点以上可使凸块材料回流以形成球形球或凸块78。在一些应用中,凸块78被二次回流以改善到UBM焊盘74的电接触。凸块也可以被压缩结合到UBM焊盘74。凸块78表示可以形成在UBM焊盘74上方的一种类型的互连结构。互连结构也可以包括导电膏、柱形凸块、微凸块或其他电互连。根据半导体封装体的构造和设计,绝缘或钝化层60、导电层66、绝缘或钝化层70、UBM焊盘74和凸块78合在一起可形成在整个半导体封装体82中提供电连接和电信号的分布的堆积互连结构或功能层80。因此,堆积互连结构80不限于作为非限制性例子包括的特定数量或类型的层,但可另外包括更多层或更少层,以提供所需的互连。
堆积互连结构80和识别标记34的形成可使用无掩模或无掩模图案化系统,诸如激光、直写式成像系统、无掩模平版印刷或其他无掩模图案化系统,诸如美国专利申请No.13/891,006中公开的系统形成,该专利申请的全部公开内容以引用方式并入。
图2E还示出,在形成凸块78之后,可使用锯条或激光切割工具80单片化重构的晶片50,形成半导体封装体82。半导体封装体82可包括设置在半导体裸芯24的背面28上的背面或第一表面84。半导体封装体82也可包括设置在半导体裸芯24的有源表面30上的正面或第二表面86。
图2F示出了朝向半导体封装体82的正面86的半导体封装体82的平面视图。因此,图2F示出了使用密封剂52包封并且与堆积互连结构80电连接的半导体裸芯24,该半导体裸芯可包括导电层66、导电通孔66a、RDL迹线66b和凸块78。图2F还示出了邻近半导体裸芯24的有源表面30或堆积互连结构80中包括的识别标记34。识别标记34可处于半导体封装体82的外部或外表面,可通过光学检测查看和读取,用于传输识别标记34存储、连接或表示的信息。或者,识别标记34可远离半导体封装体82的外部或外表面定位,并且嵌入半导体封装体82中,诸如堆积互连结构80中。当识别标记34嵌入半导体封装体82中时,设置于识别标记34之上的另外的层或材料可为半透明的或透明的,以允许通过光学检测查看和读取识别标记,以用于传输由识别标记34存储、连接或表示的信息。
因此,如本文所述形成识别标记34,识别标记34不定位在常规封装体的半导体封装体82的背面84。丝网印刷或激光标记在产品诸如半导体封装体或半导体裸芯背面的常规识别标记或标识符在处理或整个产品寿命期间可暴露至损坏。与此相反,识别标记34不暴露在半导体封装体的外部,因此在整个半导体封装体82寿命的处理或常规使用期间不暴露至损坏。
此外,在单独或耗时工艺中,识别标记34不经受唯一识别单独封装体所需的另外的加工时间,该单独封装体通过封装体背面上的丝网印刷或激光标记来标记。除产品标记的常规耗时工艺之外,识别标记34可使用可编程的直写式曝光系统制造,以便同时或在相同的时间在晶片级诸如在重构的晶片50上图案化多个唯一识别标记34,而不是依序等待对每个封装体进行印刷或激光划片。
如上文所示,识别标记34的形成可伴随着或与导电、金属、绝缘或聚合物层的形成或图案化同时进行,该导电、金属、绝缘或聚合物层可另外包括在半导体封装体82中,从而允许半导体封装体82的产品标记或识别,而很少增加或不增加加工时间或成本。因此,同时形成整个标记,以及同时形成多个标记,不限于标记或多个标记的光栅类型形成,诸如在一次或多次通过期间进行激光或印刷划线标记,诸如从左至右通过包括多个封装体或半导体裸芯的带或晶片。相反,整个标记或多个标记可同时形成,而不发生光栅化,诸如通过图案化、显影、形成和沉积材料中的一者或多者。
除降低基于个体/封装体的成本之外,将正面封装体级别序列化用于使现有封装体层包括识别标记也可提高公司在封装体级别执行详细故障分析的能力。现有封装体层中的正面封装体级别序列化可改善整个封装体和测试的产率,制造加工的接合后端测试结果,并隔离产品处于该范围时出现的问题。封装级的详细故障分析可允许标识可消除的问题,以改善设计和减少将来的问题,从而降低产品级而不是每个封装级别的成本。
类似于上文结合图1A-图2F所进行的讨论,图3A-图3C示出了唯一识别标记98的正面封装级别序列化的另一个实施例,其与上文讨论的唯一识别标记34相同或类似。
图3A示出了包括多个半导体裸芯24的半导体晶片或原生晶片87。半导体晶片87与半导体晶片20的不同之处在于包括或添加导电桩、柱、立柱、互连件或通孔94。任选的绝缘层92可在导电桩94形成于接触焊盘32之上、与其连接或直接接触之前,设置于半导体裸芯32的有源表面30之上。绝缘层92可共形地涂覆到半导体裸芯24,并且具有遵循包括半导体裸芯24和接触焊盘32的半导体裸芯的轮廓的第一表面。绝缘层92具有与第一表面相反的第二平表面。绝缘层92可包含一层或多层的光敏低固化温度介电抗蚀剂、光敏复合物抗蚀剂、层压化合物膜、具有填充物的绝缘膏剂、焊料掩模抗蚀剂膜、液体模塑化合物、SiO2、Si3N4、SiON、Al2O3或具有类似的绝缘和结构性质的其他材料。在一些情况下,绝缘层92可作为聚合物形成。绝缘层90可包括不透明的、半透明的或透明的材料,以允许检测、查看或加工存储在识别标记上的光学信息,该识别标记形成于半导体裸芯24的有源表面30之上、之处或附近,类似于图2C所示。使用印刷、旋涂、喷涂、层压或其他合适的工艺来沉积绝缘层92。可随后图案化和任选地固化绝缘层92,以形成用于后续电互连的空间,并且还形成或形成用于与识别标记34类似的识别标记的空间。
可通过蚀刻、激光钻孔、机械钻孔或其他合适的工艺来移除绝缘层92的一部分,以形成可部分或完全延伸穿过绝缘层92并暴露接触焊盘32或半导体裸芯24的任何其他部分的开口。在一些情况下,接触焊盘32和导电桩94之上绝缘层92中的开口可形成于接触焊盘32之上,而半导体裸芯24不单片化或作为原生晶片诸如半导体晶片20的一部分。
导电桩94可形成于接触焊盘32之上并与其连接。使用图案化和金属沉积工艺,诸如印刷、PVD、CVD、溅射、电解电镀、无电极电镀、金属蒸镀、金属溅射或其他合适的金属沉积工艺,可以将导电桩94直接形成在接触焊盘32上。导电桩94可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。在一个实施例中,光致抗蚀剂层沉积在半导体裸芯24和导电层32上方。光致抗蚀剂层的一部分可暴露并且通过蚀刻显影工艺来移除。可使用选择性电镀工艺将导电桩94形成为光致抗蚀剂的移除的部分中的铜桩、柱或立柱并形成在接触焊盘32上方。光致抗蚀剂层可移除,留下导电桩94,以提供随后的电互连和相对于半导体裸芯24的有源表面30的支座。在一些实施例中,导电桩94可包括在10-40微米(μm)、15-25μm范围内的高度H1,或约20μm的高度。
图3B示出,在形成导电桩94之后,与密封剂52类似或相同的密封剂95可设置、形成于半导体裸芯24周围,或与其接触放置,包括半导体裸芯的正面30和桩94的周围。在一些情况下,半导体裸芯24可单片化、置于临时载体或临时基板之上,形成重构的晶片或重构面板88,其中密封剂95可设置、形成于半导体裸芯24的背面28周围,或与其接触放置,以及在背面28和正面30之间连接或延伸的半导体裸芯24的所有侧表面。在一些实施例中,密封剂95可设置在半导体裸芯24周围,而半导体裸芯正面向下安装到临时载体或基板。或者,如结合图4A-图4B更详细地讨论,密封剂可置于半导体裸芯24之上、桩94的周围,而半导体裸芯24是半导体晶片87的一部分,并且保持未单片化,诸如用于形成WLP或晶片级芯片尺度封装(WLCSP)。
如图3C所示,在形成或处理半导体裸芯24和导电桩94周围的密封剂95之后,类似于导电层66的导电层96可形成于导电桩94之上,并且延伸跨过密封剂95的表面。导电层96可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层96的形成可使用PVD、CVD、电解电镀、无电极电镀或其他合适的工艺。在一个实施例中,导电层96可以是RDL,其包括TiW种子层、Cu种子层、以及形成在TiW种子层和Cu种子层上方的Cu层。导电层96可在导电桩94和UBM 102以及凸块104之间提供电互连。
类似于上文所述的一个或多个识别标记34的识别标记98可形成于半导体裸芯24的有源表面30、绝缘层92、密封剂95或绝缘层100之上,或在其上或其中与其直接接触。识别标记98如其他识别标记34可由任何合适的标记和任何合适的材料诸如金属或聚合物形成。在一个实施例中,导电层96的一部分可图案化,并以识别标记98沉积。或者,识别标记98可作为与导电层96分开的工艺的一部分形成。因此,识别标记98可以任何方式、使用上文所述的任何材料或工艺形成,以实现本文所述的有益效果。在识别标记98被另外的封装体覆盖的情况下,诸如绝缘层如绝缘层100,该绝缘层可包括透明或半透明材料。因此,当包括于半导体封装体中时,以及远离半导体封装体的外部或暴露表面设置时,透明或半透明材料可允许光学识别和甚至读取识别标记98。
图3C示出绝缘或钝化层100,该绝缘或钝化层可共形地涂覆到密封剂95和导电层96,并且包括遵循该密封剂和该导电层的轮廓的第一表面。绝缘层70还可包括与第一表面相反的第二平表面。绝缘层70可包含一层或多层的光敏低固化温度介电抗蚀剂、光敏复合物抗蚀剂、层压化合物膜、具有填充物的绝缘膏剂、焊料掩模抗蚀剂膜、液体模塑化合物、SiO2、Si3N4、SiON、Al2O3或具有类似的绝缘和结构性质的其他材料。可使用印刷、旋涂、喷涂、层压或其他合适的工艺来沉积绝缘层70。绝缘层100如绝缘层70也可包括透明或半透明材料,以允许通过绝缘材料光学识别识别标记98。绝缘层100随后被图案化和可选地固化。
通过蚀刻、激光钻孔、机械钻孔或其他合适的工艺可移除绝缘层100的一部分以形成开口,所述开口完全延伸穿过绝缘层100并且暴露导电层96的一部分。可使用PVD、CVD、电解电镀、无电镀或其他合适的工艺将导电层沉积在绝缘层100中的开口并且接触导电层96,以形成凸块下金属化(UBM)焊盘102。UBM焊盘74可以是多个金属叠层,包括粘合层、阻挡层、种子层和润湿层。UBM 102的层可以是Ti、TiN、TiW、Al、Cu、Cr、CrCu、Ni、NiV、Pd、Pt、Au和Ag。作为非限制性例子,UBM焊盘102可包括TiW种子层、Cu种子层和Cu UBM层。TiW种子层可共形地涂覆在绝缘层100和导电层96上方。Cu种子层可共形地涂覆在TiW种子层上方。Cu UBM层可共形地涂覆在TiW种子层和Cu种子层上方。UBM焊盘102充当导电层96与随后形成的焊料凸块或其他I/O互连结构之间的中间导电层。UBM焊盘102可提供与导电层96的低电阻互连、对焊料扩散的阻挡、以及焊料润湿性的增加。
可使用蒸发、电解电镀、无电极电镀、球滴、丝网印刷或其他合适的工艺将导电凸块材料沉积在UBM焊盘102和导电层96上方。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料和其组合,连同可选的焊剂溶液一起。例如,凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或粘结工艺可将凸块材料结合到UBM焊盘102。在一个实施例中,通过将凸块材料加热到其熔点以上可使凸块材料回流以形成球形球或凸块104。在一些应用中,凸块104被二次回流以改善到UBM焊盘102的电接触。凸块也可以被压缩结合到UBM焊盘102。凸块104表示可以形成在UBM焊盘102上方的一种类型的互连结构。互连结构也可以包括导电膏、柱形凸块、微凸块或其他电互连。根据半导体封装体的构造和设计,绝缘或钝化层100、导电层96、绝缘或钝化层100、UBM焊盘102和凸块104合在一起可形成在整个半导体封装体90中提供电连接和电信号的分布的堆积互连结构106。因此,堆积互连结构106不限于作为非限制性例子包括的特定数量或类型的层,但可另外包括更多层或更少层,以提供所需的互连。
图3C示出,可使用锯条或激光切割工具89单片化面板88的重构的晶片,形成单独半导体封装体90,该单独半导体封装体与半导体封装体82的不同之处在于包括导电桩94和任选的绝缘层92。
因此,形成作为半导体封装体的一部分的识别标记98,可实现与半导体封装体82中的识别标记34提供的那些类似或相同的优点。更具体地讲,如本文所述形成识别标记98,识别标记98不定位在常规封装体的半导体封装体90的背面。丝网印刷或激光标记在产品诸如半导体封装体或半导体裸芯背面的常规识别标记或标识符在处理或整个产品寿命期间可暴露至损坏。与此相反,识别标记98不暴露在半导体封装体的外部,因此在整个半导体封装体90寿命的处理或常规使用期间不暴露至损坏。此外,在单独或耗时工艺中,识别标记98不经受唯一识别单独封装体所需的另外的加工时间,该单独封装体通过封装体背面上的丝网印刷或激光标记来标记。除产品标记的常规耗时工艺之外,识别标记98可使用可编程的直写式曝光系统制造,以便同时或在相同的时间在晶片级诸如在重构的晶片上图案化多个唯一识别标记98,而不是依序等待对每个封装体进行印刷或激光划片。
如上文所示,识别标记98的形成可伴随着或与导电、金属、绝缘或聚合物层的形成或图案化同时进行,该导电、金属、绝缘或聚合物层可另外包括在半导体封装体90中,从而允许半导体封装体90的产品标记或识别,而很少增加或不增加加工时间或成本。因此,同时形成整个标记,以及同时形成多个标记,不限于标记或多个标记的光栅类型形成,诸如在一次或多次通过期间进行激光或印刷划线标记,诸如从左至右通过包括多个封装体或半导体裸芯的带或晶片。相反,整个标记或多个标记可同时形成,而不发生光栅化,诸如通过图案化、显影、形成和沉积材料中的一者或多者。除降低基于个体/封装体的成本之外,将正面封装级别序列化用于使现有封装层包括识别标记也可提高公司在封装级别执行详细故障分析的能力。现有封装层中的正面封装级别序列化可改善整个封装体和测试的产率,制造加工的接合后端测试结果,并隔离产品处于该范围时出现的问题。封装级的详细故障分析可允许标识可消除的问题,以改善设计和减少将来的问题,从而降低产品级而不是每个封装级别的成本。
此外,半导体封装体,诸如半导体封装体82和半导体封装体90的详细故障分析可通过半导体裸芯24的完全可追溯性以及用于半导体裸芯的封装体的加工赋予。完全可追溯性可包括前端和后端制造批号的标识,以及制造的时间和地点。按照惯例,由于标记半导体单元的方法局限性,完全可追溯性通常难以提供。然而,如本文结合关于半导体裸芯24在半导体晶片20、重构的晶片50、半导体封装体82、半导体晶片或原生晶片87、重构的晶片或重构面板88和半导体封装体90中的起源、定位和标识的信息描述的改善标记允许改善可追溯性,以及提供完全可追溯性的更高效和有效方式,而不存在常规经历的时间和成本限制。
图4A是图3A的续图,示出了在形成导电桩94之后,与密封剂52或85类似或相同的密封剂115可设置、形成于半导体裸芯24周围,或与其接触放置,包括半导体裸芯的正面30,和桩94周围,而半导体裸芯24是半导体晶片87的一部分,并且保持未单片化,诸如用于形成WLP或WLCSP。
图4B是图4A的续图,示出了在形成或处理半导体裸芯24和导电桩94周围的密封剂95之后,类似于导电层66或96的导电层116可形成于导电桩94之上,并且延伸跨过密封剂115的表面。导电层116可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层96的形成可使用PVD、CVD、电解电镀、无电极电镀或其他合适的工艺。在一个实施例中,导电层96可以是RDL,其包括TiW种子层、Cu种子层、以及形成在TiW种子层和Cu种子层上方的Cu层。导电层96可在导电桩94和UBM102以及凸块104之间提供电互连。
类似于上文所述的一个或多个识别标记34或98的识别标记或唯一识别标记118可形成于密封剂115或绝缘层120之上,或在其上或其中与其直接接触。识别标记118如其他识别标记34可由任何合适的标记和任何合适的材料诸如金属或聚合物形成。在一个实施例中,导电层116的一部分可图案化,并以识别标记118沉积。或者,识别标记118可作为与导电层116分开的工艺的一部分形成。因此,识别标记118可以任何方式、使用上文所述的任何材料或工艺形成,以实现本文所述的有益效果。在识别标记118被另外的封装体覆盖的情况下,诸如绝缘层如绝缘层120,该绝缘层可包括透明或半透明材料。因此,当包括于半导体封装体中时,以及远离半导体封装体的外部或暴露表面设置时,透明或半透明材料可允许光学识别和甚至读取识别标记118。
图4B还示出绝缘或钝化层120,该绝缘或钝化层可共形地涂覆到密封剂115和导电层116以及一个或多个识别标记118,并且包括遵循该密封剂和该导电层以及识别标记的轮廓的第一表面。绝缘层120可包括一个或多个绝缘或钝化层,该绝缘或钝化层中的至少一者可包括与第一表面相对的第二平表面。绝缘层120可包含一层或多层的光敏低固化温度介电抗蚀剂、光敏复合物抗蚀剂、层压化合物膜、具有填充物的绝缘膏剂、焊料掩模抗蚀剂膜、液体模塑化合物、SiO2、Si3N4、SiON、Al2O3或具有类似的绝缘和结构性质的其他材料。可使用印刷、旋涂、喷涂、层压或其他合适的工艺来沉积绝缘层120。绝缘层120如绝缘层70或绝缘层100也可包括透明或半透明材料,以允许通过绝缘材料120光学识别识别标记118的标识。绝缘层120随后被图案化和可选地固化。
通过蚀刻、激光钻孔、机械钻孔或其他合适的工艺可移除绝缘层120的一部分以形成开口,所述开口完全延伸穿过绝缘层120并且暴露导电层116的一部分。可使用PVD、CVD、电解电镀、无电镀或其他合适的工艺将导电层沉积在绝缘层100中的开口并且接触导电层116,以形成凸块下金属化(UBM)焊盘122。UBM焊盘122可以是多个金属叠层,包括粘合层、阻挡层、种子层和润湿层。UBM 122的层可以是Ti、TiN、TiW、Al、Cu、Cr、CrCu、Ni、NiV、Pd、Pt、Au和Ag。作为非限制性例子,UBM焊盘122可包括TiW种子层、Cu种子层和Cu UBM层。TiW种子层可共形地涂覆在绝缘层120和导电层116上方。Cu种子层可共形地涂覆在TiW种子层上方。CuUBM层可共形地涂覆在TiW种子层和Cu种子层上方。UBM焊盘122充当导电层116或导电桩94与随后形成的焊料凸块或其他I/O互连结构之间的中间导电层。UBM焊盘122可提供与导电层6的低电阻互连、对焊料扩散的阻挡、以及焊料润湿性的增加。
可使用蒸发、电解电镀、无电极电镀、球滴、丝网印刷或其他合适的工艺将导电凸块材料沉积在UBM焊盘122和导电层116上方。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料和其组合,连同可选的焊剂溶液一起。例如,凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或粘结工艺可将凸块材料结合到UBM焊盘122。在一个实施例中,通过将凸块材料加热到其熔点以上可使凸块材料回流以形成球形球或凸块124。在一些应用中,凸块124被二次回流以改善到UBM焊盘122的电接触。凸块也可以被压缩结合到UBM焊盘122。凸块124表示可以形成在UBM焊盘122上方的一种类型的互连结构。互连结构也可以包括导电膏、柱形凸块、微凸块或其他电互连。根据半导体封装体的构造和设计,导电层116、识别标记118、绝缘或钝化层120、UBM焊盘122和凸块124合在一起可形成或包括在堆积互连结构126中,以提供在整个半导体封装体110中的电连接和电信号的分布。因此,堆积互连结构126不限于作为非限制性例子包括的特定数量或类型的层,但可另外包括更多层或更少层,以提供所需的互连。
图4B示出了晶片或面板112可使用锯条或激光切割工具89单片化,以形成单独半导体封装体110。半导体封装体110与半导体封装体82的不同之处在于包括导电桩94和任选的绝缘层92。半导体封装体110与半导体封装体90的不同之处在于形成WLCSP而非扇出WLCSP。因此,形成作为半导体封装体的一部分的识别标记98,也可提供与半导体封装体82中的识别标记34和半导体封装体90中的识别标记98提供的优点类似或相同的优点。
图4C示出了通过锯条或激光切割工具89从面板132的晶片单片化的半导体封装体或WLCSP 130。半导体封装体或WLCSP 130与图2E的半导体封装体或扇出WLP 82的不同之处在于在单片化半导体裸芯24之前,形成于原生晶片20上,而非形成为重构的晶片或重构面板50的扇出WLP。如图4B所示,半导体封装体或WLCSP 130与半导体封装体或WLCSP 110的不同之处在于缺少导电桩94。另外,半导体封装体130可使用相同或类似的工艺、方法或步骤,利用半导体封装体110的相同或类似特征结构、层、结构或元件形成。如图所示,半导体封装体130可包括密封剂115、导电层116、识别标记或唯一识别标记118、绝缘层120、UBM或UBM焊盘122、凸块124和堆积互连结构126。因此,形成作为半导体封装体130的一部分的识别标记118,也可提供与半导体封装体82中的识别标记34、半导体封装体90中的识别标记98和半导体封装体110中的识别标记118提供的优点类似或相同的优点。
图5A是用于制造半导体器件的系统或方法200的流程图。该方法可包括提供多个半导体裸芯,其中每个半导体裸芯包括有源表面和与有源表面相对的背面,如框202所示。该方法还可包括形成在晶片中的多个半导体裸芯中的每个的有源表面上方延伸的堆积互连结构,如框204所示。该方法还可包括形成作为堆积互连结构中的层的一部分,用于多个半导体裸芯中的每个的唯一识别标记,同时形成堆积互连结构的层,其中堆积互连结构的层包括用于多个半导体裸芯中的每个的唯一识别标记和用于半导体器件的功能性二者,并且其中每个唯一识别标记传达其相应的半导体裸芯的唯一标识,如框206所示。该方法还可包括将多个半导体裸芯单片化成多个半导体器件,如框208所示。
图5B是识别半导体封装体的唯一标识的系统或方法220的流程图。该方法可包括提供半导体裸芯,如框222所示。该方法还可包括形成用于半导体裸芯的半导体裸芯封装体,其中该半导体封装体包括封装体的功能层中的唯一标记,如框24所示。该方法还可包括解析半导体封装体的唯一标记,以获得封装体中的半导体裸芯的唯一标识,如框226所示。
该方法的形成、识别、存储和其他部分在本专利申请的其他各种部分所述。解析唯一标记可使用运行操作软件的处理器进行,该操作软件被构造为获得每个封装体中的半导体裸芯的唯一标识。该处理器可与唯一标记读取器,诸如适用于读取用于创建唯一标记的代码的光学或其他代码读取器,以及唯一标记的数据库相关联,以使唯一标记与用于各种封装体的半导体裸芯的特定唯一标识相互引用,从而可发现半导体裸芯的唯一标识包括在特定的封装体中。
在特定实施例中,半导体裸芯的唯一标识可包括源晶片标识、和源晶片中的半导体裸芯的x、y位置。在一些实施例中,唯一标记可包括用户可查找半导体裸芯的唯一标识的信息,其中该信息通过前端或后端制造工艺期间检测工具生成的自动测试设备或晶片图生成。在其他实施例中,唯一标记包括标记本身中半导体裸芯的唯一标识,使得用户不需要查找任何另外的信息来确定半导体裸芯的唯一标识。当标记本身包括半导体裸芯的唯一标识时,用户可光学识别半导体封装体的唯一标记,并从光学识别的唯一标记获得半导体封装体中半导体裸芯的唯一信息。该唯一标记可包括在封装体的功能层中,包括形成于半导体裸芯上方的堆积互连结构的层。
在前述说明书中,已描述了本公开的各种实施例。然而,将明显的是,在不脱离如所附权利要求书中所陈述的本发明的较宽精神和范围的前提下,可对本发明进行各种修改和改变。因此,本说明书和附图应被视为说明性意义而非限制性意义。
Claims (21)
1.一种制造半导体器件的方法,包括:
提供多个半导体裸芯,其中每个半导体裸芯包括有源表面和与所述有源表面相对的背面;
形成在晶片中的所述多个半导体裸芯中的每个的所述有源表面上方延伸的堆积互连结构;
形成用于所述多个半导体裸芯中的每个的唯一识别标记作为所述堆积互连结构中的层的一部分,同时形成所述堆积互连结构的所述层,其中所述堆积互连结构的所述层包括用于所述多个半导体裸芯中的每个的所述唯一识别标记和用于所述半导体器件的功能性二者,其中每个唯一识别标记传达其相应的半导体裸芯的唯一标识;以及
将所述多个半导体裸芯单片化成多个半导体器件,
其中由所述每个唯一识别标记传达的其相应的所述半导体裸芯的所述唯一标识包括:源晶片标识、和所述半导体裸芯在所述源晶片中的x、y位置。
2.根据权利要求1所述的方法,还包括:
形成所述堆积互连结构的所述层作为导电层;
形成用于所述多个半导体裸芯中的每个的所述唯一识别标记作为所述导电层的第一部分;以及
形成所述导电层的第二部分作为重新分布层(RDL)。
3.根据权利要求1所述的方法,还包括在所述堆积互连结构中、并且远离所述半导体器件的外表面形成用于所述多个半导体裸芯中的每个的所述唯一识别标记,使得用于所述多个半导体裸芯中的每个的所述唯一识别标记免受所述半导体封装体的外表面处的损坏。
4.根据权利要求1所述的方法,还包括在所述堆积互连结构中的位置处形成用于所述多个半导体裸芯中的每个的所述唯一识别标记,所述位置从所述半导体器件的外部是光学检测的。
5.根据权利要求1所述的方法,还包括形成所述唯一识别标记作为可机读的二维码或字母数字标记。
6.根据权利要求1所述的方法,其中由所述相应的唯一识别标记中的每个传达的信息还包括:重构的晶片或面板标识,以及所述半导体器件在所述重构的晶片中的x、y位置。
7.根据权利要求6所述的方法,还包括在形成所述堆积互连结构之前,通过在所述多个半导体裸芯周围设置密封剂来形成所述重构的晶片。
8.一种制造半导体器件的方法,包括:
提供多个半导体裸芯,其中每个半导体裸芯包括有源表面和与所述有源表面相对的背面;
形成在所述多个半导体裸芯中的每个的所述有源表面上方延伸的功能层,所述功能层还包括用于所述多个半导体裸芯中的每个的唯一识别标记,
其中每个唯一识别标记传达其相应的半导体裸芯的唯一标识;以及
单片化所述多个半导体裸芯,
其中由所述每个唯一识别标记传达的其相应的所述半导体裸芯的所述唯一标识包括:源晶片标识、源晶片、所述半导体裸芯在所述源晶片中的x、y位置、重构的晶片或面板标识、以及所述半导体器件在所述重构的晶片中的x、y位置。
9. 根据权利要求8所述的方法,还包括:
形成包括堆积互连结构的所述功能层;以及
在形成所述堆积互连结构的同时,形成用于所述多个半导体裸芯中的每个的所述唯一识别标记。
10. 根据权利要求9所述的方法,还包括:
形成用于所述多个半导体裸芯中的每个的所述唯一识别标记作为所述堆积互连结构的第一部分;以及
形成所述堆积互连结构的第二部分作为重新分布层(RDL)。
11.根据权利要求9所述的方法,还包括采用无掩模图案化系统在所述堆积结构中形成所述唯一识别标记和所述功能层。
12.根据权利要求8所述的方法,还包括形成远离半导体封装体的外表面的用于所述多个半导体裸芯中的每个的所述唯一识别标记,使得用于所述多个半导体裸芯中的每个的所述唯一识别标记免受所述半导体器件的外表面处的损坏。
13.根据权利要求8所述的方法,还包括在位置处形成用于所述多个半导体裸芯中的每个的所述唯一识别标记,所述位置从所述半导体器件的外部是光学检测的。
14.根据权利要求8所述的方法,还包括形成所述唯一识别标记作为可机读的条形码或二维矩阵。
15.根据权利要求14所述的方法,还包括在形成所述功能层之前,通过在所述多个半导体裸芯周围设置密封剂来形成重构的晶片。
16.一种识别半导体封装体的唯一标识的方法,包括:
提供半导体裸芯;
形成用于所述半导体裸芯的半导体裸芯封装体,其中所述半导体封装体包括所述封装体的功能层中的唯一识别标记;以及
解析所述半导体封装体的所述唯一识别标记,以获得所述封装体中的所述半导体裸芯的所述唯一标识,
其中所述半导体裸芯的所述唯一标识包括:源晶片标识、和所述半导体裸芯在所述源晶片中的x、y位置。
17.根据权利要求16所述的方法,其中所述唯一识别标记为用户提供用以查找所述半导体裸芯的所述唯一标识的信息,其中所述信息包括:由自动测试设备生成的数据,或在前端或后端制造工艺期间由检测工具生成的晶片图。
18.根据权利要求16所述的方法,其中所述唯一识别标记提供所述半导体裸芯的所述唯一标识,无需用户查找另外的信息来确定所述半导体裸芯的所述唯一标识。
19.根据权利要求16所述的方法,其中所述封装体的功能层包括形成于所述半导体裸芯上方的堆积互连结构的层。
20. 根据权利要求16所述的方法,还包括:
光学识别所述半导体封装体的所述唯一识别标记;以及
从光学识别所述唯一识别标记获得所述半导体封装体中的所述半导体裸芯的唯一信息。
21.根据权利要求16所述的方法,其中由所述唯一识别标记传达的信息还包括:重构的晶片或面板标识,以及所述半导体器件在所述重构的晶片中的x、y位置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462042183P | 2014-08-26 | 2014-08-26 | |
US62/042,183 | 2014-08-26 | ||
PCT/US2015/047023 WO2016033232A1 (en) | 2014-08-26 | 2015-08-26 | Front side package-level serialization for packages comprising unique identifiers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106796892A CN106796892A (zh) | 2017-05-31 |
CN106796892B true CN106796892B (zh) | 2020-06-30 |
Family
ID=58965440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580045860.XA Active CN106796892B (zh) | 2014-08-26 | 2015-08-26 | 用于包括唯一标识符的封装体的正面封装级别序列化 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106796892B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109302839B (zh) * | 2018-11-21 | 2020-10-16 | 业成科技(成都)有限公司 | 快速检验组立精度结构及其方法 |
CN110310898B (zh) * | 2019-05-29 | 2021-10-19 | 宁波芯健半导体有限公司 | 一种测试芯片标记方法及芯片良率提升方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101853802A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 半导体制造中的测量方法 |
CN103187322A (zh) * | 2011-12-30 | 2013-07-03 | 赛普拉斯半导体公司 | 充分成型的扇出 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217377A (ja) * | 2001-01-18 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US9196509B2 (en) * | 2010-02-16 | 2015-11-24 | Deca Technologies Inc | Semiconductor device and method of adaptive patterning for panelized packaging |
US8415260B2 (en) * | 2010-04-08 | 2013-04-09 | International Business Machines Corporation | Chip identification for organic laminate packaging and methods of manufacture |
-
2015
- 2015-08-26 CN CN201580045860.XA patent/CN106796892B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101853802A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 半导体制造中的测量方法 |
CN103187322A (zh) * | 2011-12-30 | 2013-07-03 | 赛普拉斯半导体公司 | 充分成型的扇出 |
Also Published As
Publication number | Publication date |
---|---|
CN106796892A (zh) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520364B2 (en) | Front side package-level serialization for packages comprising unique identifiers | |
US10373913B2 (en) | Method of marking a semiconductor package | |
CN111508853B (zh) | 在半导体管芯上形成支撑层的半导体器件和方法 | |
US9576919B2 (en) | Semiconductor device and method comprising redistribution layers | |
US9177926B2 (en) | Semiconductor device and method comprising thickened redistribution layers | |
CN107731697B (zh) | 形成垂直互连结构的方法和半导体器件 | |
TWI721939B (zh) | 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法 | |
CN103295925B (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
US8610286B2 (en) | Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP | |
US10050004B2 (en) | Fully molded peripheral package on package device | |
KR20200135837A (ko) | 완전 몰딩된 전력 소자용 반도체 패키지 및 그 제조 방법 | |
US10573601B2 (en) | Semiconductor device and method of unit specific progressive alignment | |
CN102683279A (zh) | 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法 | |
US11018030B2 (en) | Fan-out wafer level chip-scale packages and methods of manufacture | |
WO2015138359A1 (en) | Semiconductor device and method comprising thickened redistribution layers | |
CN106796892B (zh) | 用于包括唯一标识符的封装体的正面封装级别序列化 | |
CN109791894B (zh) | 单元特定渐进式对准的半导体装置及方法 | |
CN103050436B (zh) | 形成具有扩展基底的导电柱的半导体器件和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1238792 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Arizona, USA Patentee after: Decca Technology Inc. Address before: Arizona, USA Patentee before: DECA TECHNOLOGIES Inc. |
|
CP01 | Change in the name or title of a patent holder |