KR20170134292A - 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액 - Google Patents

에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액 Download PDF

Info

Publication number
KR20170134292A
KR20170134292A KR1020170158223A KR20170158223A KR20170134292A KR 20170134292 A KR20170134292 A KR 20170134292A KR 1020170158223 A KR1020170158223 A KR 1020170158223A KR 20170158223 A KR20170158223 A KR 20170158223A KR 20170134292 A KR20170134292 A KR 20170134292A
Authority
KR
South Korea
Prior art keywords
etching
mol
etching solution
semiconductor
organic additive
Prior art date
Application number
KR1020170158223A
Other languages
English (en)
Other versions
KR102271693B1 (ko
Inventor
유사쿠 아사노
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20170134292A publication Critical patent/KR20170134292A/ko
Application granted granted Critical
Publication of KR102271693B1 publication Critical patent/KR102271693B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

하나의 실시 형태의 에칭 방법은, 반도체를 포함하는 구조물 위에 귀금속을 포함하는 촉매층을 형성하는 것과, 상기 구조물을, 불화 수소산과 산화제와 유기 첨가제를 포함한 에칭액 안에 침지시켜서, 상기 구조물 중 상기 촉매층과 접해 있는 부분을 제거하는 것을 포함한다.

Description

에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액{ETCHING METHOD, METHOD OF MANUFACTURING ARTICLE, AND ETCHING SOLUTION}
여기서 설명하는 복수형의 실시 형태는, 전반적으로, 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액에 관한 것이다.
Micro Electro Mechanical Systems(MEMS)나 Through-Silicon Via(TSV)의 제조 프로세스를 비롯한 미세 구조의 제조 프로세스에서는, 실리콘(Si) 등의 반도체를 포함하는 기판에, 트렌치나 비아 홀을 수㎛ 내지 수십㎛의 깊이로 형성하는 딥 에칭 기술의 필요성이 늘고 있다.
반도체의 에칭에는, 예를 들어 불산과 질산과 아세트산을 포함한 에칭액을 사용한 등방성 습식 에칭, TetraMethylA㎜onium Hydroxide(TMAH) 또는 KOH 등의 알칼리액을 사용한 이방성 습식 에칭, SF6 또는 CF4 등의 에칭 가스의 플라즈마를 사용한 건식 에칭이 일반적으로 사용되고 있다.
단, 등방성 습식 에칭에서는, 깊이 방향으로의 에칭과 함께, 폭 방향으로의 에칭, 즉 사이드 에칭이 발생한다. 그로 인해, 높은 애스펙트비(오목부의 깊이와 폭의 비)를 달성할 수 없다.
이방성 습식 에칭으로는, 반도체의 결정 방위에 따른 에칭레이트의 차이를 이용함으로써, 고애스펙트의 딥 에칭을 행할 수 있다. 그러나, 이 경우, 에칭에 의해 형성하는 패턴의 형상과 반도체의 결정 방위를, 깊이 방향의 에칭레이트가 폭 방향의 에칭레이트와 비교해서 충분히 크게 되도록 정할 필요가 있다. 즉, 에칭에 의해 형성하는 구조의 형상이 한정되어, 설계에 큰 제약이 있다.
건식 에칭을 이용한 딥 에칭 기술에는, 보쉬 프로세스라고 불리는 기술이 있다. 보쉬 프로세스로는, SF6 가스 등을 사용한 플라즈마 에칭과, C4F8 가스 등을 사용한 측벽 보호막 형성을 교대로 반복한다. 이 기술에는, 측벽에 불화 탄소계의 퇴적물이 잔류하고, 이 퇴적물이 디바이스의 성능에 영향을 미친다고 하는 문제가 있다. 또한, 이 기술에는, 측벽이 스캘럽 형상이 된다고 하는 문제도 있다.
최근, Metal-Assisted Chemical Etching(MacEtch)법이라고 하는 방법이 개발되었다. MacEtch법에서는, 반도체 기판의 표면이 귀금속을 포함하는 촉매 패턴을 형성하고, 이 반도체 기판을 불화 수소산과 산화제의 혼합액에 침지시킨다. 반도체 기판 중 촉매와 접하고 있는 부분이 우선적으로 에칭되고, 촉매는 에칭의 진행과 함께 하방으로 이동한다. 그 결과, 예를 들어 깊이 방향이 기판의 표면에 대하여 수직인 트렌치 또는 비아 홀이 얻어진다. 단, 조건에 따라서는 수직으로 되지 않는 경우가 있다.
본 발명의 실시 형태는, 이방성 가공이 가능한 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액을 제공한다.
실시 형태의 에칭 방법은, 반도체를 포함하는 구조물 상에, 귀금속을 포함하는 촉매층을 형성하는 것과, 상기 구조물을, 불화 수소산과 산화제와 유기 첨가제를 포함한 에칭액 속에 침지시켜서, 상기 구조물 중 상기 촉매층과 접하고 있는 부분을 제거하는 것
을 포함한다.
상술한 방법에 의하면, 이방성 가공을 가능하게 할 수 있다.
도 1은 실시 형태에 관한 에칭 방법에 있어서의 절연층 형성 공정을 개략적으로 도시하는 단면도이다.
도 2는 실시 형태에 관한 에칭 방법에 있어서의 촉매층 형성 공정을 개략적으로 도시하는 단면도이다.
도 3은 촉매층의 상면의 전자 현미경 사진이다.
도 4는 실시 형태에 관한 에칭 방법에 있어서의 침지 공정을 개략적으로 도시하는 단면도이다.
도 5는 유기 첨가제를 사용하지 않은 에칭 방법에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 단면도이다.
도 6은 유기 첨가제를 사용하지 않은 에칭 방법에 의해 얻어진 구조의 단면의 전자 현미경 사진이다.
도 7은 유기 첨가제를 사용하지 않은 에칭 방법에 의해 얻어진 구조의 단면의 전자 현미경 사진이다.
도 8은 실시 형태에 관한 에칭 방법에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 단면도이다.
도 9는 바늘 형상의 잔류부가 생기기 어려운 이유를 설명하기 위한 개략 단면도이다.
도 10은 바늘 형상의 잔류부가 생기기 어려운 이유를 설명하기 위한 개략 단면도이다.
도 11은 실시 형태에 관한 에칭 방법에 의해 얻어진 구조의 단면의 전자 현미경 사진이다.
도 12는 유기 첨가제를 사용하지 않은 에칭 방법에 의해 얻어진 구조의 단면의 전자 현미경 사진이다.
도 13은 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 200)의 농도를 0.01질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 14는 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 200)의 농도를 0.1질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 15는 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 200)의 농도를 1질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 16은 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 400)의 농도를 0.01질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 17은 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 400)의 농도를 0.1질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 18은 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 400)의 농도를 1질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 19는 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 1000)의 농도를 0.01질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 20은 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 1000)의 농도를 0.1질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 21은 에칭액에 있어서의 폴리에틸렌글리콜(평균 분자량 1000)의 농도를 1질량%로 한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 22는 유기 첨가제를 사용하지 않은 에칭 방법에 의해 얻어진 구조의 단면의 전자 현미경 사진이다.
도 23은 유기 첨가제로서 폴리에틸렌글리콜(평균 분자량 200)을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 24는 유기 첨가제로서 폴리에틸렌글리콜(평균 분자량 400)을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 25는 유기 첨가제로서 폴리에틸렌글리콜(평균 분자량 1000)을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 26은 유기 첨가제로서 폴리에틸렌글리콜(평균 분자량 4000)을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 27은 유기 첨가제로서 폴리에틸렌글리콜(평균 분자량 6000)을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 28은 유기 첨가제로서 폴리에틸렌글리콜(평균 분자량 20000)을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 29는 유기 첨가제로서 숙신산을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 30은 유기 첨가제로서 말산을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 31은 유기 첨가제로서 디프로필아민을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 32는 유기 첨가제로서 알라닌을 사용한 경우에 얻어진 구조의 단면의 전자 현미경 사진이다.
도 33은 실시 형태에 관한 반도체 장치의 제조 방법에 있어서의 절연층 형성 공정을 개략적으로 도시하는 평면도이다.
도 34는 도 33에 나타낸 구조의 XXXIV-XXXIV선을 따른 단면도이다.
도 35는 실시 형태에 관한 반도체 장치의 제조 방법에 있어서의 촉매층 형성 공정을 개략적으로 도시하는 평면도이다.
도 36은 도 35에 나타낸 구조의 XXXVI-XXXVI선을 따른 단면도이다.
도 37은 도 33 내지 도 36에 나타낸 방법에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 평면도이다.
도 38은 도 37에 나타낸 구조의 XXXVIII-XXXVIII선을 따른 단면도이다.
이하, 실시 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 도면에 있어서, 동일하거나 또는 유사한 기능을 갖는 구성 요소에는, 동일한 참조 부호를 붙인다.
실시 형태에 관한 에칭 방법에서는, 우선, 도 1에 도시하는 구조물(10)을 준비한다. 구조물(10)은 반도체를 포함한다. 반도체는, 예를 들어 Si, Ge, GaAs 및 GaN 등의 III족 원소와 V족 원소의 화합물을 포함하는 반도체, 및 SiC에서 선택된다. 또한, 여기에서 사용하는 용어 「족」은, 단주기형 주기율표의 「족」이다.
구조물(10)은, 예를 들어 반도체 웨이퍼이다. 반도체 웨이퍼에는, 불순물이 도프되어 있어도 되고, 트랜지스터나 다이오드 등의 반도체 소자가 형성되어 있어도 된다. 또한, 반도체 웨이퍼의 주면은, 반도체의 어느 결정면에 대하여 평행해도 된다.
이어서, 구조물(10) 위에 절연층(20)을 형성한다.
절연층(20)은, 개구부를 갖고 있다. 이 방법에서는, 구조물(10) 중 절연층의 개구부에 대응한 영역(11)을, 에칭에 의해 제거한다.
절연층(20)의 재료로서는, 구조물(10)의 표면 중 절연층(20)에 의해 덮인 영역에, 후술하는 귀금속이 부착되는 것을 억제할 수 있는 것이면, 임의의 재료를 사용할 수 있다. 그러한 재료로서는, 예를 들어 폴리이미드, 불소 수지, 페놀 수지, 아크릴 수지 및 노볼락 수지 등의 유기 재료나, 산화 실리콘이나 질화 실리콘 등의 무기 재료를 들 수 있다.
절연층(20)은, 예를 들어 기존의 반도체 프로세스에 의해 형성할 수 있다. 유기 재료를 포함하는 절연층(20)은, 예를 들어 포토리소그래피에 의해 형성할 수 있다. 무기 재료를 포함하는 절연층(20)은, 예를 들어 기상 퇴적법에 의한 절연층의 성막과, 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 절연층의 패터닝에 의해 형성할 수 있다. 혹은, 무기 재료를 포함하는 절연층(20)은, 구조물(10)의 표면 영역의 산화 또는 질화와, 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 절연층의 패터닝에 의해 형성할 수 있다.
계속해서, 도 2에 도시한 바와 같이, 영역(11) 위에 촉매층(30)을 형성한다.
촉매층(30)은 각각이 귀금속을 포함하는 복수 입자(31)의 집합체이다. 촉매층(30)은, 그것과 접하고 있는 영역(11)을 구성하고 있는 반도체의 산화 반응을 활성화시키기 위해서 사용한다. 귀금속은, 예를 들어 Au, Ag, Pt, Pd 및 그들의 조합에서 선택할 수 있다.
귀금속 입자(31)의 형상은, 구상이 바람직하다. 귀금속 입자(31)는, 다른 형상, 예를 들어 막대 형상 또는 판상이어도 상관없다. 귀금속 입자(31)의 입경은, 영역(11)의 폭보다도 충분히 작으면, 특별히 한정되지 않는다. 귀금속 입자(31)의 입경은, 예를 들어 수십㎚ 내지 수백㎚의 범위 내에 있고, 전형적으로는, 50㎚ 내지 200㎚의 범위 내에 있다. 또한, 촉매층(30)의 상면을 주사 전자 현미경(SEM)에 의해 10000배 내지 100000배의 배율로 관찰한 경우, 귀금속 입자(31)의 합계 면적이 시야의 면적에 차지하는 비율은, 예를 들어 50% 내지 90%의 범위 내에 있고, 전형적으로는, 75% 내지 85%의 범위 내에 있다.
또한, 여기서, 「입경」은, 이하의 방법에 의해 얻어지는 값이다. 우선, 촉매층(30)의 주면을 SEM으로 촬영한다. 배율은, 10000배 내지 100000배의 범위 내로 한다. 이어서, 화상 중에서 전체가 보이는 입자(31)를 선택하고, 이들 입자(31) 각각에 대해서 면적을 구한다. 계속해서, 각 입자(31)가 구형이라고 가정하고, 앞의 면적에서 입자(31)의 직경을 구한다. 이 직경을 입자(31)의 입경이라 한다.
촉매층(30)은, 예를 들어 전해 도금, 환원 도금, 또는 치환 도금에 의해 형성할 수 있다. 촉매층(30)은, 귀금속 입자를 포함하는 분산액의 도포, 또는 증착 및 스퍼터링 등의 기상 퇴적법을 사용해도 된다. 이들 방법 중에서도, 치환 도금은, 영역(11)에 귀금속을 직접적이면서 또한 균일하게 석출시킬 수 있기 때문에 특히 바람직하다.
치환 도금에 의한 귀금속의 석출에는, 예를 들어 질산은 용액을 사용할 수 있다. 이하에, 이 프로세스의 일례를 설명한다.
치환 도금액은, 예를 들어 질산은 용액과 불화 수소산과 물의 혼합액이다. 불화 수소산은, 구조물(10) 표면의 자연 산화막을 제거하는 작용을 갖고 있다.
구조물(10)을 치환 도금액 안에 침지시키면, 구조물(10) 표면의 자연 산화막이 제거되는 것에 더해, 구조물(10) 표면 중 절연층(20)에 의해 덮여 있지 않은 부분에, 귀금속, 여기에서는 은이 석출된다. 이에 의해, 촉매층(30)이 얻어진다.
치환 도금액 내에 있어서의 질산은 농도는, 0.001mol/L 내지 0.01mol/L의 범위 내에 있는 것이 바람직하다. 또한, 치환 도금액 내에 있어서의 불화 수소산 농도는, 0.1mol/L 내지 6.5mol/L의 범위 내에 있는 것이 바람직하다.
도 3에 도시하는 전자 현미경 사진은, 촉매층(30)의 상면을 SEM에 의해 촬영한 것이다. 여기에서는, 0.005mol/L의 질산은과 1.0mol/L의 불화 수소를 포함하는 수용액을 치환 도금액으로서 사용하고, 이 치환 도금액 안에 10㎜×10㎜의 치수의 실리콘 칩을 25℃에서 3분간 침지시킴으로써 촉매층(30)을 형성했다. 또한, 도 3의 사진이 있어서, 백색의 부분이 은을 포함하는 입자이다. 이들 입자의 입경은 100㎚ 정도이다.
이어서, 도 4에 도시한 바와 같이, 절연층(20) 및 촉매층(30)을 형성한 구조물(10)을, 에칭액(40)에 침지시킨다. 에칭액(40)은, 불화 수소산과 산화제와 유기 첨가제를 포함하고 있다.
에칭액(40) 대신에 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우, 즉 에칭액(40)으로부터 유기 첨가제를 생략한 경우, 영역(11) 중 귀금속 입자(31)와 근접해 있는 영역에 있어서만 반도체가 산화되고, 이에 의해 발생한 산화물은 불화 수소산에 의해 용해 제거된다. 그로 인해, 귀금속 입자(31)와 근접해 있는 부분만이 선택적으로 에칭된다. 귀금속 입자(31)는, 화학적으로 변화하지 않고, 에칭의 진행과 함께 하방으로 이동하고, 거기에서 상기와 마찬가지 에칭이 행해진다. 그 결과, 도 5에 도시한 바와 같이, 영역(11) 중 귀금속 입자(31)에 대응한 부분에 있어서, 구조물(10)의 상면에 대하여 수직인 방향으로 에칭이 진행된다. 그러나, 영역(11) 중 귀금속 입자(31)간의 간극에 대응한 부분에서는 에칭이 진행되지 않고, 반도체가 바늘 형상으로 잔류한다. 즉, 바늘 형상의 잔류부(12)가 발생한다.
도 6에 나타내는 현미경 사진은, 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다. 여기에서는, 구조물(10)로서의 실리콘 칩 위에 도 3에 도시하는 촉매층(30)과 동일한 조건으로 촉매층(30)을 형성하여, 에칭액으로서 10mol/L의 불화 수소와 2mol/L의 과산화 수소를 포함한 수용액을 사용하고, 이 에칭액에 구조물(10)을 30분간 침지시켰다. 도 6에 있어서, 촉매층(30)을 형성한 촉매층 형성 영역(영역 R)이 나타나 있다.
그런데, 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우에도, 에칭액에 있어서의 산화제 농도를 높이면, 영역(11) 중 귀금속 입자(31)와 근접하지 않은 부분에서도 반도체의 산화가 일어난다. 따라서, 바늘 형상의 잔류부(12)가 발생하는 것을 억제할 수 있을 가능성이 있다. 그러나, 불화 수소산 및 산화제만을 포함하는 에칭액에 있어서 산화제 농도를 높이면, 사이드 에칭이 과잉으로 진행되어, 높은 애스펙트비를 달성할 수 없다.
도 7의 (a) 내지 (e)에 나타내는 현미경 사진은, 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다. 여기에서는, 구조물(10)로서의 실리콘 칩 위에, 도 3에 도시하는 촉매층(30)과 동일한 조건으로 촉매층(30)을 형성했다. 도 7의 (a)의 예에서는, 에칭액으로서, 20mol/L의 불화 수소와 1mol/L의 과산화 수소를 포함한 수용액을 사용했다. 도 7의 (b)의 예에서는, 에칭액으로서, 10mol/L의 불화 수소와 2mol/L의 과산화 수소를 포함한 수용액을 사용했다. 도 7의 (c)의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소를 포함한 수용액을 사용했다. 도 7의 (d)의 예에서는, 에칭액으로서, 4mol/L의 불화 수소와 5mol/L의 과산화 수소를 포함한 수용액을 사용했다. 도 7의 (e)의 예에서는, 에칭액으로서, 2.5mol/L의 불화 수소와 8mol/L의 과산화 수소를 포함한 수용액을 사용했다. 이들 에칭액에 구조물(10)을 30분간 침지시켰다.
도 7의 (a)내지 도 7의 (e)에 나타낸 바와 같이, 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우, 바늘 형상 잔류부(12)의 발생하기 어려움과 사이드 에칭량은 상반된 관계에 있다.
본 발명자는, 상기 문제를 해결하기 위해서, MacEtch법에 있어서 사용하는 에칭액의 조성에 대해서 예의 검토했다. 그 결과, 높은 애스펙트비를 달성할 수 있고, 바늘 형상 잔류부(12)를 발생하기 어려운 조성을 알아내었다.
여기서 사용하는 에칭액(40)은, 상기와 같이, 불화 수소산과 산화제와 유기 첨가제를 포함하고 있다. 이 에칭액(40)을 사용하면, 영역(11) 중 귀금속 입자(31)와 근접해 있는 부분에서 에칭이 진행되는 것에 더해, 영역(11)의 다른 부분에서도 에칭이 진행된다. 그 결과, 도 8에 도시한 바와 같이, 바늘 형상 잔류부(12)의 발생이 억제되고, 높은 애스펙트비를 갖는 오목부(14)가 얻어진다.
에칭액(40)에 있어서의 불화 수소의 농도는, 1mol/L 내지 20mol/L의 범위 내에 있는 것이 바람직하고, 5mol/L 내지 10mol/L의 범위 내에 있는 것이 보다 바람직하고, 3mol/L 내지 7mol/L의 범위 내에 있는 것이 더욱 바람직하다. 불화 수소 농도가 낮은 경우, 높은 에칭레이트를 달성하는 것이 어렵다. 불화 수소 농도가 높은 경우, 과잉의 사이드 에칭을 발생할 가능성이 있다.
산화제는, 예를 들어 과산화 수소, 질산, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, Na2S2O8, K2S2O8, KMnO4 및 K2Cr2O7에서 선택할 수 있다. 유해한 부생성물이 발생하지 않고, 반도체 소자의 오염도 발생하지 않는 점에서, 산화제로서는 과산화 수소가 바람직하다.
에칭액(40)에 있어서의 산화제의 농도는, 0.2mol/L 내지 8mol/L의 범위 내에 있는 것이 바람직하고, 2mol/L 내지 4mol/L의 범위 내에 있는 것이 보다 바람직하고, 3mol/L 내지 4mol/L의 범위 내에 있는 것이 더욱 바람직하다.
유기 첨가제의 분자는, 예를 들어 극성 분자이다. 통상, 그와 같은 유기 첨가제는 수용성이다.
유기 첨가제의 분자량은, 바람직하게는 60 내지 20000의 범위 내에 있고, 보다 바람직하게는 60 내지 1000의 범위 내에 있다. 또한, 유기 첨가제가 고분자 화합물인 경우, 그 분자량은 중량 평균 분자량이다.
유기 첨가제로서는, 예를 들어 알코올, 카르복실산, 히드록시산, 아민, 아미노산, 티올류, 유기 불소 화합물 및 킬레이트제로 이루어지는 군에서 선택되는 1 이상의 화합물을 사용할 수 있다.
알코올로서는, 예를 들어 에틸렌글리콜, 디에틸렌글리콜, 폴리에틸렌글리콜, 1,4-부탄디올, 1,6-헥산디올, 또는 그들의 조합을 사용할 수 있다.
카르복실산으로서는, 모노카르복실산, 폴리카르복실산, 또는 그들의 조합을 사용할 수 있다. 폴리카르복실산으로서는, 예를 들어 말론산 및 숙신산 등의 디카르복실산을 사용할 수 있다. 카르복실산으로서, 1종의 화합물을 사용해도 되고, 복수종의 화합물을 사용해도 된다.
히드록시산으로서는, 예를 들어 말산, 시트르산, 또는 그들의 조합을 사용할 수 있다.
아민으로서는, 예를 들어 프로필아민, 디프로필아민, 또는 그들의 조합을 사용할 수 있다.
아미노산으로서는, 예를 들어 글리신, 알라닌, 또는 그들의 조합을 사용할 수 있다.
유기 불소 화합물로서는, 예를 들어 헵타플루오로부티르산을 사용할 수 있다.
킬레이트제로서는, 예를 들어 디에틸렌트리아민5아세트산, 에틸렌디아민4아세트산, 또는 그들의 조합을 사용할 수 있다.
일례에 의하면, 유기 첨가제로서, 폴리에틸렌글리콜, 숙신산, 말산, 디프로필아민 및 알라닌으로 이루어지는 군에서 선택되는 1 이상의 화합물을 사용한다.
에칭액(40)에 있어서의 유기 첨가제의 농도는, 0.001질량% 내지 5질량%의 범위 내에 있는 것이 바람직하고, 0.01질량% 내지 1질량%의 범위 내에 있는 것이 보다 바람직하고, 0.05질량% 내지 0.2질량%의 범위 내에 있는 것이 더욱 바람직하다.
상기와 같이, 유기 첨가제의 사용에 의해, 바늘 형상 잔류부(12)의 발생이 억제되고, 높은 애스펙트비를 갖는 오목부가 얻어진다. 이론에 속박되는 것을 원하는 것이 아니지만, 본 발명자는, 이 이유를 이하와 같이 생각하고 있다. 여기에서는, 일례로서, 구조물(10)은 실리콘 웨이퍼라고 한다.
도 9에 도시한 바와 같이, MacEtch법에 의하면, 영역(11) 중 귀금속 입자(31)와 근접해 있는 부분 P1에서는, 귀금속 입자(31)의 촉매 작용에 의해, 산화제에 의한 실리콘의 산화가 촉진된다. 여기에서 발생한 잉여의 정공 중 적어도 일부는, 구조물(10)의 표면 영역 P2 및 바늘 형상 잔류부(12)의 선단부 P3로 이동한다.
일례에 의하면, 바늘 형상 잔류부(12)간의 간극이 좁은 것이나, 잔류부(12)의 형상이 바늘 형상인 것 등에 기인하여, 바늘 형상 잔류부(12)의 선단부 P3에서는, 구조물(10)의 다른 부분과 비교하여, 단위량의 반도체에 대한 유기 첨가제(41)의 부착량이 보다 많다. 유기 첨가제는, 그 극성에 기인해서 홀을 가까이 끌어 당긴다. 또한, 바늘 형상 잔류부(12)의 선단부 P3에는, 그 상방의 영역뿐만 아니라, 바늘 형상 잔류부(12)간의 간극으로부터도, 산화제나 불화 수소산이 공급된다. 그 결과, 도 10에 도시한 바와 같이, 바늘 형상 잔류부(12)의 선단부에서는, 산화제에 의한 실리콘의 산화와, 이에 의해 발생하는 산화물의 불화 수소산에 의한 용해 제거가 촉진된다. 따라서, 바늘 형상 잔류부(12)의 발생이 억제되어, 높은 애스펙트비를 갖는 오목부가 얻어진다.
다른 예에 의하면, 유기 첨가제는, 구조물을 구성하고 있는 원소, 여기에서는 실리콘과 착체를 형성하는 착화제로서 작용할 경우, 구조물(10) 중 정공이 존재하는 부분에 있어서, 실리콘의 용해를 촉진할 가능성이 있다. 실리콘의 산화에 수반하여 발생한 잉여의 정공의 적어도 일부는, 바늘 형상 잔류부(12)로 이동한다. 또한, 바늘 형상 잔류부(12)는, 구조물(10)의 다른 부분과 비교하여 비표면적이 크다. 그로 인해, 바늘 형상 잔류부(12)에서는, 구조물(10)의 다른 부분과 비교하여, 착화에 의한 실리콘의 에칭이 발생하기 쉽다. 따라서, 바늘 형상 잔류부(12)의 발생이 억제되고, 높은 애스펙트비를 갖는 오목부가 얻어진다.
또한 다른 예에 의하면, 유기 첨가제는, 계면 활성제로서 작용하여, 바늘 형상 잔류부(12)간의 간극과 다른 영역 사이에서의 에칭액의 순환을 촉진한다. 바늘 형상 잔류부(12)의 선단부는, 구조물(10)의 다른 부분과 비교해서 비표면적이 크다. 그 결과, 바늘 형상 잔류부(12)에서는, 산화제에 의한 실리콘의 산화와, 이에 의해 발생하는 산화물의 불화 수소산에 의한 용해 제거가 촉진된다. 따라서, 바늘 형상 잔류부(12)의 발생이 억제되고, 높은 애스펙트비를 갖는 오목부가 얻어진다.
또한, 상술한 이유의 2 이상이 복합되어 있을 가능성이 있다.
도 11에 도시하는 현미경 사진은, 불화 수소산과 산화제와 유기 첨가제를 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다. 여기에서는, 구조물(10)로서의 실리콘 칩 위에 도 3에 도시하는 촉매층(30)과 동일 조건으로 촉매층(30)을 형성했다. 에칭액으로서는, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.01질량%의 폴리에틸렌글리콜(평균 분자량 400)을 포함한 수용액을 사용했다. 이 에칭액에 구조물(10)을 30분간 침지시켰다.
도 11에 도시한 바와 같이, 바늘 형상 잔류부(12)의 발생을 억제할 수 있었다. 또한, 에칭에 의해 형성한 오목부의 측벽은, 구조물(10)의 상면에 대하여 거의 수직이었다.
도 12에 나타내는 현미경 사진은, 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다. 도 13 내지 도 21에 나타내는 현미경 사진은, 불화 수소산과 산화제와 유기 첨가제를 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다.
여기에서는, 구조물(10)로서의 실리콘 칩 위에 도 3에 도시하는 촉매층(30)과 동일 조건으로 촉매층(30)을 형성했다. 그리고, 에칭액에 구조물(10)을 30분간 침지시켰다.
도 12의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소를 포함한 수용액을 사용했다.
도 13의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.01질량%의 폴리에틸렌글리콜(평균 분자량 200)을 포함한 수용액을 사용했다. 도 14의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 200)을 포함한 수용액을 사용했다. 도 15의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 1질량%의 폴리에틸렌글리콜(평균 분자량 200)을 포함한 수용액을 사용했다.
도 16의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.01질량%의 폴리에틸렌글리콜(평균 분자량 400)을 포함한 수용액을 사용했다. 도 17의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 400)을 포함한 수용액을 사용했다. 도 18의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 1질량%의 폴리에틸렌글리콜(평균 분자량 400)을 포함한 수용액을 사용했다.
도 19의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.01질량%의 폴리에틸렌글리콜(평균 분자량 1000)을 포함한 수용액을 사용했다. 도 20의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 1000)을 포함한 수용액을 사용했다. 도 21의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 1질량%의 폴리에틸렌글리콜(평균 분자량 1000)을 포함한 수용액을 사용했다.
도 12와 도 13 내지 도 21의 대비로부터 명백해진 바와 같이, 폴리에틸렌글리콜의 평균 분자량이 200 내지 1000의 범위 내에 있는 경우, 바늘 형상 잔류부(12)의 발생을 억제할 수 있었다. 또한, 폴리에틸렌글리콜의 농도가 0.01질량% 내지 1질량%의 범위 내에 있는 경우, 바늘 형상 잔류부(12)의 발생을 억제할 수 있었다. 특히, 폴리에틸렌글리콜의 평균 분자량이 200 내지 1000의 범위 내에 있고, 폴리에틸렌글리콜의 농도가 0.01질량% 내지 0.1질량%의 범위 내에 있는 경우, 바늘 형상 잔류부(12)의 발생을 억제하는 효과가 컸다.
도 22에 나타내는 현미경 사진은, 불화 수소산 및 산화제만을 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다. 도 23 내지 도 32에 나타내는 현미경 사진은, 불화 수소산과 산화제와 유기 첨가제를 포함하는 에칭액을 사용한 경우에 얻어지는 구조의 단면을 SEM에 의해 촬영한 것이다.
여기에서는, 구조물(10)로서의 실리콘 칩 위에 도 3에 도시하는 촉매층(30)과 동일 조건으로 촉매층(30)을 형성했다. 그리고, 에칭액에 구조물(10)을 30분간 침지시켰다.
도 22의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소를 포함한 수용액을 사용했다.
도 23의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 200)을 포함한 수용액을 사용했다. 도 24의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 400)을 포함한 수용액을 사용했다. 도 25의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 1000)을 포함한 수용액을 사용했다. 도 26의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 4000)을 포함한 수용액을 사용했다. 도 27의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 6000)을 포함한 수용액을 사용했다. 도 28의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 폴리에틸렌글리콜(평균 분자량 20000)을 포함한 수용액을 사용했다.
도 29의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 숙신산을 포함한 수용액을 사용했다. 도 30의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 말산을 포함한 수용액을 사용했다. 도 31의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 디프로필아민을 포함한 수용액을 사용했다. 도 32의 예에서는, 에칭액으로서, 5mol/L의 불화 수소와 4mol/L의 과산화 수소와 0.1질량%의 알라닌을 포함한 수용액을 사용했다.
도 23과 도 24 내지 도 32의 대비로부터 명백해진 바와 같이, 유기 첨가제로서 폴리에틸렌글리콜을 사용한 경우에 더해, 다른 화합물을 사용한 경우에도, 바늘 형상 잔류부(12)의 발생을 억제함과 함께, 높은 애스펙트비를 달성할 수 있었다.
이상 설명한 바와 같이, 일 실시 형태에 관한 방법에 의하면, 단순한 웨트 프로세스로, 고애스펙트비의 딥 에칭을 행하는 것이 가능하다. 즉, 일 실시 형태에 의하면, 이방성 가공이 가능한 에칭 기술이 제공된다.
상기 설명에서는, 각각이 귀금속을 포함하는 복수의 입자(31)의 집합체를 촉매층(30)으로서 사용하고 있지만, 촉매층(30)은 다른 형태여도 된다. 예를 들어, 촉매층(30)은, 연속한 층에 복수의 관통 구멍을 형성한 것이어도 된다.
상술한 에칭 방법은, 다양한 물품의 제조에 이용할 수 있다. 예를 들어, 상술한 에칭 방법은, 반도체 장치, 인터포저 등의 회로 기판, 또는 나노임프린트에 있어서 사용하는 스탬퍼의 제조에 이용할 수 있다. 이 에칭 방법은, 한쪽 주면에 오목부가 설치되고, 다른 기판과 접합함으로써 중공 구조를 형성하는 기판, 예를 들어 보호 기판의 제조에 이용할 수도 있다.
이 에칭 방법은, 예를 들어 트렌치 등의 오목부 또는 비아 홀 등의 관통 구멍의 형성에 이용할 수 있다. 또한, 이 에칭 방법은, 기판 등의 구조물 분할에 이용할 수도 있다.
도 33 내지 도 38은 반도체 웨이퍼를 복수의 반도체 칩으로 분할하는 방법을 나타내고 있다.
이 방법에서는, 우선 도 33 및 도 34에 나타낸 구조를 준비한다. 이 구조는, 반도체 웨이퍼(10)와, 절연층(20)과, 다이싱 시트(50)를 포함하고 있다. 반도체 웨이퍼(10)에는, 그 표면 영역에 반도체 소자(13)가 형성되어 있다. 절연층(20)은, 반도체 웨이퍼(10) 중 반도체 소자(13)가 형성된 영역을 피복하고 있고, 반도체 소자(13)를 손상으로부터 보호하는 역할을 한다. 다이싱 시트(50)는, 반도체 웨이퍼(10)의 보호층(20)이 설치된 면의 이면에 부착되어 있다.
이어서, 도 35 및 도 36에 도시한 바와 같이, 반도체 웨이퍼(10) 위에 촉매층(30)을 형성한다. 일례로서, 촉매층(30)은, 각각이 귀금속을 포함하는 복수의 입자(31)의 집합체인 것으로 한다.
그 후, 불화 수소산과 산화제와 유기 첨가제를 포함한 에칭액을 사용한 에칭을 행한다. 구체적으로는, 도 35 및 도 36에 나타낸 구조를 에칭액에 침지시켜, 반도체 웨이퍼(10) 중 촉매층(30)의 하방에 위치한 부분을 제거한다. 이에 의해, 도 37 및 도 38에 도시한 바와 같이, 각각이 반도체 소자(13)를 포함한 반도체 칩(10')을 얻는다.
이 방법에서는, 예를 들어 절연층(20)을, 반도체 칩(10')을 보호하는 보호층으로서 이용할 수 있다. 절연층(20)은 반도체 칩(10')의 전체면을 피복하고 있으므로, 이 방법에 의하면, 블레이드를 사용하는 일반적인 다이싱을 행한 경우와 비교하여, 높은 강도를 달성할 수 있다.
또한, 이 방법에서는, 반도체 칩(10')의 상면의 형상은, 정사각형이나 직사각형에 한정되지 않는다. 예를 들어, 반도체 칩(10')의 상면의 형상은, 원형 또는 육각형이어도 된다. 또한, 이 방법에서는, 상면 형상이 다른 반도체 칩(10')을 동시에 형성할 수 있다.
이상에 있어서 본 발명의 몇 가지 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지는 않는다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함된다.

Claims (13)

  1. 귀금속을 포함하는 촉매가 형성된 반도체를, 불화 수소산과 산화제와 유기 첨가제를 포함하는 에칭액에 접촉시키고, 상기 반도체 중에서 상기 촉매와 접하고 있는 부분을 제거하는 것을 포함하고,
    상기 유기 첨가제는 폴리에틸렌글리콜, 숙신산, 말산, 디프로필아민 및 알라닌으로 이루어지는 군에서 선택되는 1 이상의 화합물인 에칭 방법.
  2. 제1항에 있어서,
    상기 유기 첨가제의 분자량은 60 내지 20000의 범위 내에 있는 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 에칭액에 있어서의 유기 첨가제의 농도는 0.001 질량% 내지 5 질량%의 범위 내에 있는 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 에칭액에 있어서의 불화 수소산의 농도는 5mol/L 내지 10mol/L의 범위 내에 있는 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 에칭액에 있어서의 상기 산화제의 농도는 2mol/L 내지 4mol/L의 범위 내에 있는 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 촉매는, 상기 귀금속을 각각 포함하는 복수의 입자의 집합체를 포함하고, 상기 에칭액으로의 상기 반도체의 접촉에 의해, 상기 반도체 중 상기 복수의 입자와 근접해 있는 부분과, 상기 반도체 중 상기 복수의 입자간의 간극에 대응한 부분을 제거하는 에칭 방법.
  7. 제1항 또는 제2항에 기재된 에칭 방법에 의해 상기 반도체를 에칭하는 것을 포함하는 물품의 제조 방법.
  8. 제1항 또는 제2항에 기재된 에칭 방법에 의해 상기 반도체를 에칭하는 것을 포함하는 반도체 장치의 제조 방법.
  9. 귀금속을 포함하는 촉매가 형성된 반도체 중 상기 촉매와 접하고 있는 부분을 제거하기 위해 사용되는 에칭액으로서, 불화 수소산과 산화제와 유기 첨가제를 포함하고, 상기 유기 첨가제는, 폴리에틸렌글리콜, 숙신산, 말산, 디프로필아민 및 알라닌으로 이루어지는 군에서 선택되는 1 이상의 화합물인 에칭액.
  10. 제9항에 있어서,
    상기 유기 첨가제의 분자량은 60 내지 20000의 범위 내에 있는 에칭액.
  11. 제9항 또는 제10항에 있어서,
    상기 유기 첨가제의 농도는 0.001 질량% 내지 5 질량%의 범위 내에 있는 에칭액.
  12. 제9항 또는 제10항에 있어서,
    상기 에칭액에 있어서의 불화 수소산의 농도는 5mol/L 내지 10mol/L의 범위 내에 있는 에칭액.
  13. 제9항 또는 제10항에 있어서,
    상기 에칭액에 있어서의 상기 산화제의 농도는 2mol/L 내지 4mol/L의 범위 내에 있는 에칭액.
KR1020170158223A 2014-09-11 2017-11-24 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액 KR102271693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-185570 2014-09-11
JP2014185570A JP6121959B2 (ja) 2014-09-11 2014-09-11 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
KR1020150123688A KR101804015B1 (ko) 2014-09-11 2015-09-01 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150123688A Division KR101804015B1 (ko) 2014-09-11 2015-09-01 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액

Publications (2)

Publication Number Publication Date
KR20170134292A true KR20170134292A (ko) 2017-12-06
KR102271693B1 KR102271693B1 (ko) 2021-07-02

Family

ID=55455435

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150123688A KR101804015B1 (ko) 2014-09-11 2015-09-01 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
KR1020170158223A KR102271693B1 (ko) 2014-09-11 2017-11-24 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150123688A KR101804015B1 (ko) 2014-09-11 2015-09-01 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액

Country Status (5)

Country Link
US (2) US9701902B2 (ko)
JP (1) JP6121959B2 (ko)
KR (2) KR101804015B1 (ko)
CN (1) CN105428230B (ko)
TW (1) TWI646221B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134634B2 (en) * 2014-11-04 2018-11-20 Georgia Tech Research Corporation Metal-assisted chemical etching of a semiconductive substrate with high aspect ratio, high geometic uniformity, and controlled 3D profiles
JP6081647B1 (ja) * 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6246956B1 (ja) * 2017-01-17 2017-12-13 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
CN107265398A (zh) * 2017-06-15 2017-10-20 西南交通大学 基于机械刻划与金属催化刻蚀的硅微/纳结构制备方法
CN107658370B (zh) * 2017-09-14 2019-12-13 江苏辉伦太阳能科技有限公司 一种黑硅mwt背接触电池的制备方法
JP2019062039A (ja) 2017-09-26 2019-04-18 株式会社東芝 エッチング装置及び方法、処理システム、並びに、物品、半導体装置及び半導体チップの製造方法
US10889757B2 (en) * 2017-10-19 2021-01-12 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
JP2018022926A (ja) * 2017-11-01 2018-02-08 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2019140225A (ja) * 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
KR102593698B1 (ko) 2018-05-31 2023-10-24 더 스쿨 코포레이션 칸사이 유니버시티 실리콘 반도체 기판의 에칭 방법, 반도체 장치의 제조 방법 및 에칭액
US11296077B2 (en) * 2018-11-19 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with recessed silicon cap and method forming same
CN110148554B (zh) * 2019-05-31 2021-05-07 大连理工大学 一种利用光刻及金属催化腐蚀切割晶体硅的方法
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
CN110838436A (zh) * 2019-11-06 2020-02-25 上海新阳半导体材料股份有限公司 一种湿制程工艺及应用
CN113782595A (zh) * 2020-06-10 2021-12-10 中国科学院微电子研究所 一种半导体器件及其制作方法、电子设备
CN111690411B (zh) * 2020-06-22 2021-05-18 长江存储科技有限责任公司 硅刻蚀液和半导体结构的刻蚀方法
JP2024005033A (ja) * 2022-06-29 2024-01-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080015027A (ko) * 2005-06-13 2008-02-15 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 규화물 형성 후 금속 또는 금속 합금의 선택적인제거를 위한 조성물 및 방법
KR20120128575A (ko) * 2011-05-17 2012-11-27 후지필름 가부시키가이샤 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법
KR20140083006A (ko) * 2011-10-06 2014-07-03 넥세온 엘티디 에칭된 실리콘 구조, 이의 제조방법 및 이의 용도

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238720A (ja) * 1998-02-20 1999-08-31 Hitachi Cable Ltd アンチモン系化合物半導体結晶のエッチング方法及びエッチング溶液
US6790785B1 (en) 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
US6762134B2 (en) 2000-11-27 2004-07-13 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch to produce porous group III-V materials
NO324780B1 (no) * 2002-12-27 2007-12-10 Leiv Eiriksson Nyfotek As Fremgangsmate for vatsyreetsing av AlGaInAsSb-strukturer og anvendelse av vatt, surt etsemiddel
JP4374972B2 (ja) * 2003-10-01 2009-12-02 東ソー株式会社 酸化タンタルのエッチング用組成物
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
US20100112728A1 (en) * 2007-03-31 2010-05-06 Advanced Technology Materials, Inc. Methods for stripping material for wafer reclamation
JP5047881B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8486843B2 (en) 2008-09-04 2013-07-16 The Board Of Trustrees Of The University Of Illinois Method of forming nanoscale three-dimensional patterns in a porous material
US8278191B2 (en) 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
JP5322173B2 (ja) * 2009-09-07 2013-10-23 国立大学法人 宮崎大学 微細流路の形成方法
CN103081107B (zh) 2010-03-09 2017-02-08 得克萨斯州大学系统董事会 多孔和非多孔纳米结构
US20120295447A1 (en) * 2010-11-24 2012-11-22 Air Products And Chemicals, Inc. Compositions and Methods for Texturing of Silicon Wafers
TWI555077B (zh) * 2010-12-08 2016-10-21 Hikaru Kobayashi A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a semiconductor device Body device, and transfer element
GB201205178D0 (en) * 2012-03-23 2012-05-09 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
JP2014093407A (ja) * 2012-11-02 2014-05-19 Fujifilm Corp エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
CN102983212B (zh) * 2012-11-06 2015-09-02 华南师范大学 晶体硅太阳能电池纳米透明埋栅电极的制备方法
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
US9580809B2 (en) * 2014-01-16 2017-02-28 The United States Of America, As Represented By The Secretary Of Commerce Article with gradient property and processes for selective etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080015027A (ko) * 2005-06-13 2008-02-15 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 규화물 형성 후 금속 또는 금속 합금의 선택적인제거를 위한 조성물 및 방법
KR20120128575A (ko) * 2011-05-17 2012-11-27 후지필름 가부시키가이샤 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법
KR20140083006A (ko) * 2011-10-06 2014-07-03 넥세온 엘티디 에칭된 실리콘 구조, 이의 제조방법 및 이의 용도

Also Published As

Publication number Publication date
JP2016058647A (ja) 2016-04-21
KR20160030846A (ko) 2016-03-21
CN105428230A (zh) 2016-03-23
US9701902B2 (en) 2017-07-11
TWI646221B (zh) 2019-01-01
TW201614104A (en) 2016-04-16
KR101804015B1 (ko) 2017-12-01
US20160079078A1 (en) 2016-03-17
KR102271693B1 (ko) 2021-07-02
CN105428230B (zh) 2019-01-01
JP6121959B2 (ja) 2017-04-26
US20170267926A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
KR101804015B1 (ko) 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
CN107665820B (zh) 蚀刻方法、半导体芯片的制造方法及物品的制造方法
CN110137078B (zh) 蚀刻方法、半导体芯片的制造方法及物品的制造方法
TWI671812B (zh) 半導體晶片之製造方法、半導體晶片及半導體裝置
TW200925253A (en) Silicon etching solution and etching method
JP7080781B2 (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP6363245B2 (ja) エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP6444805B2 (ja) 半導体チップの製造方法
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
KR101680070B1 (ko) 반도체 구조 제조 방법 및 기판 식각 방법
US20220115238A1 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
KR102614941B1 (ko) 에칭 방법
Longoni et al. Wet Etching and Cleaning
Suzuki et al. Fabrication of Line Pattern of InP by metal-assisted chemical etching under UV irradiation

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right