KR20120128575A - 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법 - Google Patents

에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20120128575A
KR20120128575A KR1020120051919A KR20120051919A KR20120128575A KR 20120128575 A KR20120128575 A KR 20120128575A KR 1020120051919 A KR1020120051919 A KR 1020120051919A KR 20120051919 A KR20120051919 A KR 20120051919A KR 20120128575 A KR20120128575 A KR 20120128575A
Authority
KR
South Korea
Prior art keywords
etching
metal material
material layer
compound
preferable
Prior art date
Application number
KR1020120051919A
Other languages
English (en)
Other versions
KR101945211B1 (ko
Inventor
테츠야 카미무라
아츠시 미즈타니
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20120128575A publication Critical patent/KR20120128575A/ko
Application granted granted Critical
Publication of KR101945211B1 publication Critical patent/KR101945211B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(과제) Ti 등의 특정 금속 재료로 이루어지는 층을 우선적으로 용해하는 선택적인 웨트 에칭를 가능하게 하고, 그리고 에칭?애싱 등에 의해 생기는 잔사도 효과적으로 세정 제거할 수 있는 에칭 방법 및 이것에 이용되는 에칭액, 이것을 이용한 반도체 소자의 제조 방법을 제공한다.
(해결 수단) Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과 SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 갖는 반도체 기판에 에칭액을 적용해서 상기 금속 재료층을 선택적으로 용해하는 에칭 방법으로서, 상기 에칭액으로서 불소 화합물과, 탄소수가 8개 이상인 소수성기와 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH를 3~7로 조정한 것을 사용하는 에칭 방법.

Description

에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법{ETCHING METHOD, ETCHANT USED IN THE SAME, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 특정 금속재료를 선택적으로 용해하는 에칭 방법 및 이것에 이용되는 에칭액, 이것을 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 미세화?다양화가 더욱 진행되어 그 가공 방법도 소자 구조나 제조 공정마다 다방면에 걸쳐 있다. 기판의 에칭에 대해서 보아도 드라이 에칭 및 웨트 에칭의 쌍방에 있어서 기판 재료의 종류나 구조에 따라서 여러가지 화학종 및 가공 조건 등이 제안되어 더욱 정력적으로 연구 개발이 진척되고 있다.
그 중에서도 CMOS나 DRAM 등의 소자 구조를 정밀하게 에칭해서 형성하는 기술이 중요하며 그 하나로서 약액을 이용한 웨트 에칭을 들 수 있다. 예를 들면 미세 트랜지스터 회로에 있어서의 회로 배선이나 메탈 전극 재료 또는 상술한 DRAM의 축전기 구조에 있어서의 전극 구조의 정밀한 에칭 가공이 요구된다. 그러나 메탈 전극 등에 적용되는 금속 재료층을 선택적으로 에칭하는 조건이나 약액에 대해서는 아직 충분한 연구가 이루어지지 않고 있다.
소자 기판을 구성하는 실리콘 산화물을 에칭하는 약액에 대해서는 검토된 예가 있다. 예를 들면 특허문헌 1에는 불산 및 불화 암모늄을 이용해서 실리콘 웨이퍼의 열산화막을 효율적으로 에칭하는 방법이 제안되어 있다. 그러나 규소 산화물막 이외의 에칭에 효과가 있는 것인지 또한 이것을 선택적인 에칭에 적용할 수 있는 것인지 아닌지에 대해서는 불분명하다.
일본 특허 공개 평10-177998호 공보
본 발명자들은 특정 금속 재료층의 선택적인 에칭을 가능하게 하는 약액 및 이것을 이용한 에칭 방법을 탐색했다. 그리고 그 뿐만 아니라 그 웨트 에칭 공정에서 반도체 제조에 있어서 행해지는 플라즈마 에칭이나 애싱 등에 의해 생기는 잔사도 동시에 세정 제거하고, 제조 효율을 대폭 개선할 수 있는 에칭 방법 및 이것에 이용되는 약액의 개발을 기술과제로 했다.
즉 본 발명은 Ti 등의 특정 금속 재료로 이루어지는 층을 우선적으로 용해하는 선택적인 웨트 에칭을 가능하게 하고, 또한 에칭?애싱 등에 의해 생기는 잔사도 효과적으로 세정 제거할 수 있는 에칭 방법 및 이것에 이용되는 에칭액, 이것을 이용한 반도체 소자의 제조 방법의 제공을 목적으로 한다.
상기 과제는 이하의 수단에 의해 해결되었다.
<1> Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과 SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 갖는 반도체 기판에 에칭액을 적용하고, 상기 금속 재료층을 선택적으로 용해하는 에칭 방법으로서,
상기 에칭액으로서 불소 화합물과 탄소수가 8개 이상인 소수성기와, 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH를 3~7로 조정한 것을 사용하는 것을 특징으로 하는 에칭 방법.
<2> 상기 <1>에 있어서,
상기 금속 재료층과 규소 화합물층의 에칭 선택비(금속 재료층의 에칭 레이트[RM]/규소 화합물층의 에칭 레이트[RSi])가 50 이상인 것을 특징으로 하는 에칭 방법.
<3> 상기 <1> 또는 <2>에 있어서,
상기 불소 화합물은 HF, NH4F, (NH4)HF2 및 TMAF(테트라메틸암모늄플루오리드)로부터 선택되는 것을 특징으로 하는 에칭 방법.
<4> 상기 <1> 내지 <3> 중 어느 하나에 있어서,
상기 불소 화합물의 농도는 1질량%~10질량%인 것을 특징으로 하는 에칭 방법.
<5> 상기 <1> 내지 <4> 중 어느 하나에 있어서,
상기 특정 유기 화합물의 농도는 0.001질량%~5질량%인 것을 특징으로 하는 에칭 방법.
<6> 상기 <1> 내지 <5> 중 어느 하나에 있어서,
상기 에칭액의 pH를 황산, 염산, 질산, 암모니아, 수산화 제 4 급 암모늄 화합물 또는 수산화 칼륨으로 이루어지는 pH 조정제로 조정하는 것을 특징으로 하는 에칭 방법.
<7> Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과 SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 갖는 반도체 기판에 적용해서 상기 금속 재료층을 선택적으로 용해하는 에칭액이며, 불소 화합물과, 탄소수가 8개 이상인 소수성기와, 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH가 3~7로 조정된 것을 특징으로 하는 에칭액.
<8> 상기 <7>에 있어서,
상기 특정 유기 화합물은 소수성기의 총 탄소수가 14개 이상이며, 에틸렌옥사이드기 또는 프로필렌옥사이드기로 이루어지는 반복단위를 6개 이상 갖는 비이온성 계면활성제인 것을 특징으로 하는 에칭액.
<9> 실리콘 웨이퍼상에 Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과 SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 적어도 형성한 반도체 기판으로 하는 공정과,
상기 반도체 기판에 에칭액을 적용해서 상기 금속 재료층을 선택적으로 에칭하는 공정을 갖는 반도체 소자의 제조 방법으로서,
상기 에칭액으로서 불소 화합물과, 탄소수가 8개 이상인 소수성기와 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH를 3~7로 조정한 것을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
<10> 상기 <9>에 있어서,
상기 에칭 공정 전에 반도체 기판에 대하여 플라즈마 에칭 및 /또는 애싱을 행하고, 그 공정에 있어서 생긴 잔사를 상기 에칭액의 적용에 의해 아울러 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법.
<11> 상기 <9> 또는 <10>에 기재된 제조 방법에 의해 제조된 것을 특징으로 하는 반도체 소자.
(발명의 효과)
본 발명의 에칭 방법 및 에칭액에 의하면 Ti 등의 특정 금속 재료로 이루어지는 층을 우선적으로 용해하는 선택적인 웨트 에칭을 가능하게 하고, 또한 에칭?애싱 등에 의해 생기는 잔사도 효과적으로 세정 제거할 수 있다.
본 발명의 반도체 소자의 제조 방법에 의하면 금속 재료층에 대한 상기 우수한 에칭 선택성을 이용해서 그것에 의거하는 특정 구조를 갖는 반도체 소자를 제조할 수 있다. 또한 잔사의 제거 공정을 생략할 수 있어 매우 효율적인 반도체 소자의 제조를 가능하게 하는 것이다.
도 1은 본 발명의 일실시형태에 있어서의 반도체 기판의 제작 공정예(에칭 전)를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 일실시형태에 있어서의 반도체 기판의 제작 공정예(에칭 후)를 모식적으로 나타내는 단면도이다.
본 발명의 에칭 방법에 있어서는 특정 금속 재료층과 특정 규소 화합물층을 갖는 반도체 기판에 특정 에칭액을 적용해서 상기 금속 재료층을 우선적으로 용해할 수 있다. 이 때 상기 선택적인 에칭과 동시에 기판상의 잔사도 세정 제거할 수 있다. 즉 반도체 기판에 있어서의 선택적 에칭과 기판 표면의 세정을 동시에 달성할 수 있어 소자의 제품 품질의 향상과 함께 제조 효율의 개선에도 크게 이바지하는 것이다. 이러한 우수한 효과를 나타내는 이유는 미해명의 점을 포함하지만 이하와 같이 생각된다.
본 발명에 필수적인 것으로서 적용되는 불소 화합물은 Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 특정 금속 재료층에 대하여 높은 용해성을 발휘한다.또한 불소 화합물이 갖는 높은 반응성은 잔사 등에도 작용되어 높은 세정성을 발휘한다. 한편 마찬가지로 필수적인 것으로서 채용된 특정 유기 화합물은 SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 특정 실리콘 화합물층의 표면을 보호하고, 불소 화합물에 의한 에칭을 억제?방지한 것으로 생각된다. 그리고 상기 불소 화합물과 특정 유기 화합물이 소정의 pH 환경으로 조정되어서 기능함으로써 양자의 상호작용에 의해 선택적 에칭 효과와 잔사 세정 효과가 높은 수준으로 발휘된 것으로 생각되어진다. 이하에 본 발명에 대해서 그 바람직한 실시형태에 의거하여 상세히 설명한다.
[에칭 공정]
우선 본 발명에 의한 에칭 공정의 바람직한 실시형태에 대해서 도 1, 도 2에 의거하여 설명한다.
도 1은 에칭 전의 반도체 기판을 나타낸 도이다. 본 실시형태의 제조예에 있어서는 실리콘 웨이퍼(도시하지 않음)상에 특정 규소 화합물층으로서 SiOC층(3), SiON층(2)을 배치하고, 그 상측에 TiN층(1)을 형성한 것을 이용하고 있다. 이 때, 상기 복합층에는 이미 비어(5)가 형성되어 있고, 그 비어(5)의 저부에는 Cu층(4)이 형성되어 있다. 이 상태의 기판(10)에 본 실시형태에 있어서의 에칭액(도시하지 않음)을 적용해서 TiN층을 제거한다. 이 에칭액은 플라즈마 에칭?애싱 등에 의해 생기는 잔사(G)의 제거 세정성도 갖고 있어 이 잔사(G)도 효과적으로 제거할 수 있다. 결과로서 도 2에 나타낸 바와 같이 TiN막과 잔사(G)가 제거된 상태의 기판(20)을 얻을 수 있다. 물론 본 발명에 있어서는 도시한 바와 같은 에칭?세정 상태가 이상적이지만 TiN층이나 잔사의 나머지 또는 규소 화합물층의 약간의 부식은 제조되는 반도체 소자의 요구 품질 등에 따라서 적당히 허용되는 것이고, 본 발명은 이 설명에 의해 한정되어 해석되는 것은 아니다. 또한 실리콘 기판 또는 반도체 기판이란 실리콘 웨이퍼 뿐만 아니라 그것에 회로 구조가 실시된 기판 구조체 전체를 포함하는 의미로 이용된다. 기판의 부재란 상기에서 정의되는 실리콘 기판을 구성하는 부재를 가리켜 하나의 재료로 이루어져 있어도 복수의 재료로 이루어져 있어도 좋다. 기판의 방향에 대해서는 특별히 기재되지 않는 한 도 1에서 말하면 실리콘 웨이퍼와 반대측(TiN측)을 「상」 또는 「천」으로 하고, 실리콘 웨이퍼측(SiOC측)을 「하」 또는 「저」로 한다.
[실리콘 에칭액]
이어서 본 발명의 실리콘 에칭액의 바람직한 실시형태에 대해서 설명한다. 본 실시형태의 에칭액은 특정 불소 화합물 및 특정 유기 화합물을 함유한다. 이하 임의의 것을 포함하여 각 성분에 대해서 설명한다. 또한 본 명세서에 있어서 특정의 성분을 포함하는 액이란 상기 성분을 함유하는 액 조성물을 의미하는 것 외에 사용 전에 각각의 성분 또는 그것을 함유하는 액?분말 등을 혼합해서 이용하는 키트로서의 의미를 포함하는 것이다.
(불소 화합물)
불소 화합물로서는 HF, NH4F, (NH4)HF2 및 TMAF(테트라메틸암모늄플루오리드)가 열거된다. 그 중에서도 양호한 선택성을 달성한다는 관점에서 HF, NH4F가 바람직하다. 불소 화합물은 분자 중에 불소 원자를 갖는 화합물을 의미하고, 수용액 중에서 불소 이온을 생성하는 화합물이 바람직하다.
불소 화합물은 본 실시형태의 에칭액의 전체 질량에 대하여 1~10질량%의 범위내로 함유시키는 것이 바람직하고, 2~10질량% 함유시키는 것이 보다 바람직하고, 2~6질량% 함유시키는 것이 더욱 바람직하다. 상기 상한치 이하로 함으로써 규소 화합물층을 과잉의 에칭을 보다 억제할 수 있기 때문에 바람직하다. 상기 하한치 이상으로 하는 것이 충분한 속도로 금속 재료층을 에칭하는 관점에서 바람직하다.
또한 본 명세서에 있어서 「화합물」이라는 단어를 말미에 붙여 부를 때에는 상기 화합물 자체에 추가하여 그 염, 착체, 그 이온을 포함하는 의미로 이용된다. 또한 소망의 효과가 나타나는 범위에서 소정의 치환기를 동반하거나 일부를 화학 수식한 유도체를 포함하는 의미이다.
(특정 유기 화합물)
특정 유기 화합물은 탄소수가 8개 이상인 소수성기와 하나 이상의 친수성기를 갖는다. 소수성기로서 바람직하게는 탄소수 14개 이상의 알킬기, 알키닐기, 시클로 알킬기, 아릴기, 복소환기 및 이들의 기를 둘 이상 조합시켜 이루어지는 기로부터 선택되는 것이다. 친수성기로서는 하나 이상의 O, N, S 원자를 포함하는 것이 바람직하다. 또한 친수성기의 바람직한 것으로서 에틸렌옥사이드기 또는 프로필렌옥사이드기를 갖는 것이 열거되고, 상기 양쪽 기로 이루어지는 반복단위를 합계로 6개 이상(바람직하게는 6개 이상 100개 이하) 갖는 친수성기를 갖는 비이온성 계면활성제가 열거된다. 이 때 소수성기의 탄소수는 14~50인 것이 바람직하고, 16~30인 것이 보다 바람직하다. 에틸렌옥사이드기 또는 프로필렌옥사이드기의 탄소수의 합계는 12~1000의 정수인 것이 바람직하고, 12~200의 정수인 것이 보다 바람직하다.
특정 유기 화합물은 하기 일반식으로 나타내어지는 것도 바람직하다.
식(A) R-(CH2CH2O)nH
식(B) R-(CH2CH2CH2O)mH
식(C) R-(CH2CH2O)n(CH2CH2CH2O)mH
R은 탄소수 10개 이상의 직쇄 또는 분기가 있는 탄화수소기, n, m은 1 이상의 정수를 나타낸다.
R로서는 직쇄, 분기쇄 또는 환식의 치환 또는 미치환 알킬기(바람직하게는 탄소수 10~30개), 알키닐기(바람직하게는 탄소수 10~30개), 시클로알킬기(바람직하게는 탄소수 10~30개), 아릴기(바람직하게는 탄소수 10~30개), 복소환기(바람직하게는 탄소수 10~30개), 또는 이들의 기를 둘 이상 조합시켜 이루어지는 기가 열거되고, 직쇄 및 분기 알킬기가 특히 바람직하다. 또한 본 명세서에 있어서 치환기에 관해서 「기」라는 단어를 말미에 붙여 부를 때에는 그 기에 임의의 치환기를 갖고 있어도 좋다는 의미이다.
n은 6~500의 정수인 것이 바람직하고, 6~100의 정수인 것이 보다 바람직하다.
m은 6~500의 정수인 것이 바람직하고, 6~100의 정수인 것이 보다 바람직하다.
특정 유기 화합물은 본 실시형태의 에칭액의 전체 질량에 대하여 0.001~5질량%의 범위내로 함유시키는 것이 바람직하고, 0.01~3질량% 함유시키는 것이 보다 바람직하고, 0.05~1질량% 함유시키는 것이 더욱 바람직하다. 상기 상한치 이하로 하는 것이 특정 유기 화합물 자체가 금속층의 에칭을 저해해버리는 문제를 피하는 관점에서 바람직하다. 상기 하한치 이상으로 하는 것이 충분히 규소 화합물층의 에칭을 억제할 수 있는 관점에서 바람직하다. 반대로, 상기 하한치를 할입하는 미량의 유기 화합물이 혼입되는 것과 같은 실시형태는 효과가 저하될 뿐만 아니라 오히려 에칭 성능을 악화시키기 때문에 상기 하한치 이상의 양으로 함유시키는 것이 특히 바람직하다.
불소 화합물과의 관계로 말하면 불소 화합물 100질량부에 대하여 특정 유기 화합물을 0.5~50질량부로 이용하는 것이 바람직하고, 5~30질량부로 이용하는 것이 보다 바람직하다. 이 양자의 양을 적정한 관계로 사용함으로써 양호한 에칭성 및 잔사 제거성을 실현하고, 또한 높은 에칭 선택성을 아울러 달성할 수 있다.
(기타 성분)
?pH 조정제
본 실시형태에 있어서는 에칭액의 pH를 3~7의 범위로 조절하지만 이 조정에 pH 조정제를 이용하는 것이 바람직하다. pH 조정제로서는 황산, 염산, 질산, 암모니아, 수산화 제 4 급 암모늄 화합물 또는 수산화칼륨으로 이루어지는 것이 열거되고, 그 중에서도 양호한 선택성이 달성되는 관점에서 암모니아, 질산, 황산, 염산을 이용하는 것이 바람직하다. 수산화 제 4 급 암모늄 화합물로서는 TMAH, TEAH, TPAH, TBAH, 콜린 등이 열거된다.
pH 조정제의 사용량은 특별히 한정되지 않고, pH를 3~7의 범위로 조정하기 위해서 필요한 양으로 이용하면 좋다. 조정 후의 pH가 상기 범위이면 특별히 한정되지 않지만 4~6.5인 것이 바람직하고, 4.5~6인 것이 보다 바람직하다. 또한 본 발명에 있어서 pH는 특별히 기재되지 않는 한 실시예에서 측정한 장치 및 조건에 의하는 것으로 한다.
?유기용제의 첨가
본 발명의 실리콘 에칭액에 있어서는 수용성 유기용제를 더 첨가해도 좋다. 이것에 의해 웨이퍼의 면내에 있어서의 균일한 에칭성을 더욱 향상시킬 수 있는 점에서 유효하다. 수용성 유기용제는 알콜류(예를 들면, 에틸렌글리콜, 글리세린, 1,3-프로판디올, 1,3-부탄디올, 1,4-부탄디올, 프로필렌글리콜, 푸르푸릴알콜, 2-메틸-2,4-펜탄디올), 글리콜류(예들 들면, 디에틸렌글리콜, 디프로필렌글리콜, 디프로필렌글리콜메틸에테르, 프로필렌글리콜모노프로필렌글리콜), 디메틸술폭시드, 에테르류(예를 들면, 에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디메틸에테르, 프로필렌글리콜디메틸에테르)가 바람직하다. 첨가량은 에칭액 전량에 대하여 0.1~20질량%인 것이 바람직하고, 1~15질량%인 것이 보다 바람직하다. 이 양은 상기 하한치 이상인 것으로 상기 에칭의 균일성 향상을 효과적으로 실현할 수 있다. 한편 상기 상한치 이하인 것으로 다결정 실리콘막 또는 어모퍼스(amorphous) 실리콘막, 기타 금속막에 대한 젖음성을 확보한다고 할 수 있다.
[에칭 조건]
본 실시형태에 있어서 에칭을 행하는 조건은 특별히 한정되지 않지만 스프레이식(매엽식)의 에칭이어도 배치식(침지식)의 에칭이어도 좋다. 스프레이식의 에칭에 있어서는 반도체 기판을 소정의 방향으로 반송 또는 회전시켜 그 공간에 에칭액을 분사해서 상기 반도체 기판에 상기 에칭액을 접촉시킨다. 한편 배치식의 에칭에 있어서는 에칭액으로 이루어지는 액욕에 반도체 기판을 침지시켜 상기 액욕내에서 반도체 기판과 에칭액을 접촉시킨다. 이들의 에칭 방식은 소자의 구조나 재료 등에 의해 적당히 구분하여 사용하면 좋다.
에칭을 행하는 환경온도는 스프레이식의 경우 분사 공간을 15~100℃로 하는 것이 바람직하고, 20~80℃로 하는 것이 보다 바람직하다. 에칭액 쪽은 20~80℃로 하는 것이 바람직하고, 30~70℃로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 금속층에 대한 충분한 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 에칭의 선택성을 확보할 수 있어 바람직하다. 에칭액의 공급 속도는 특별히 한정되지 않지만 0.05~1L/min으로 하는 것이 바람직하고, 0.1~0.5L/min으로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 에칭의 면내의 균일성을 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 연속처리 시에 안정된 선택성을 확보할 수 있어 바람직하다. 반도체 기판을 회전시킬 때에는 그 크기 등에도 의하지만 상기와 마찬가지의 관점에서 50~400rpm으로 회전시키는 것이 바람직하다.
배치식의 경우 액욕을 20~80℃로 하는 것이 바람직하고, 30~70℃로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 에칭의 선택성을 확보할 수 있어 바람직하다. 반도체 기판의 침지 시간은 특별히 한정되지 않지만 0.5~30분으로 하는 것이 바람직하고, 1~10분으로 하는 것이 보다 바람직하다. 상기 하한치 이상으로 함으로써 에칭의 면내의 균일성을 확보할 수 있어 바람직하다. 상기 상한치 이하로 함으로써 연속처리시에 안정된 선택성을 확보할 수 있어 바람직하다.
[잔사]
반도체 소자의 제조 프로세스에 있어서는 레지스트 패턴 등을 마스크로서 이용한 플라즈마 에칭에 의해 반도체 기판상의 금속층 등을 에칭하는 공정이다. 구체적으로는 금속층, 반도체층, 절연층 등을 에칭하고, 금속층이나 반도체층을 패터닝하거나, 절연층에 비어홀이나 배선홈 등의 개구부를 형성하는 것이 행해진다. 상기 플라즈마 에칭에 있어서는 마스크로서 이용한 레지스트나 에칭되는 금속층, 반도체층, 절연층으로부터 유래되는 잔사가 반도체 기판상에 생긴다. 본 발명에 있어서는 이와 같이 플라즈마 에칭에 의해 생긴 잔사를 「플라즈마 에칭 잔사」로 칭한다.
또한 마스크로서 이용한 레지스트 패턴은 에칭 후에 제거된다. 레지스트 패턴의 제거에는 상술한 바와 같이 스트리퍼 용액을 사용하는 습식 방법 또는 예를 들면 플라즈마, 오존 등을 이용한 애싱에 의한 건식 방법이 이용된다. 상기 애싱에 있어서는 플라즈마 에칭에 의해 생긴 플라즈마 에칭 잔사가 변질된 잔사나, 제거되는 레지스트로부터 유래되는 잔사가 반도체 기판상에 생긴다. 본 발명에 있어서는 이와 같이 애싱에 의해 생긴 잔사를 「애싱 잔사」로 칭한다. 또한 플라즈마 에칭 잔사 및 애싱 잔사 등의 반도체 기판상에 생긴 세정 제거되어야 할 것의 총칭으로서 단지 「잔사」라고 하는 경우가 있다.
이러한 에칭 후의 잔사(Post Etch Residue)인 플라즈마 에칭 잔사나 애싱 잔사는 세정 조성물을 이용해서 세정 제거되는 것이 바람직하다. 본 실시형태의 에칭액은 플라즈마 에칭 잔사 및/또는 애싱 잔사를 제거하기 위한 세정액으로서도 적용할 수 있다. 그 중에서도 플라즈마 에칭에 계속해서 행해지는 플라즈마 애싱 후에 있어서 플라즈마 에칭 잔사 및 애싱 잔사를 제거하기 위해서 사용하는 것이 바람직하다.
[피가공물]
본 실시형태의 에칭액을 적용함으로써 에칭되는 재료는 어떤 것이라도 좋지만 Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과 SiC, SiOC,및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 갖는 반도체 기판에 적용되는 것을 요건으로 한다.
?금속 재료층
금속 재료층은 높은 에칭 레이트로 에칭되는 것이 바람직하고, 그 중에서도 Ti, Al, Ge를 포함하는 것이 바람직하고, Ti를 포함하는 것이 보다 바람직하고, TiN인 것이 특히 바람직하다. 금속 재료층의 두께는 특별히 한정되지 않지만 통상의 소자의 구조를 고려했을 때 0.005~0.3㎛정도인 것이 실제적이다. 금속 재료층의 에칭 레이트[RM]는 특별히 한정되지 않지만 생산 효율을 고려하여 50~500Å/min인 것이 바람직하다.
?규소 화합물
규소 화합물층은 낮은 에칭 레이트로 억제되는 것이 바람직하다. 규소 화합물층의 두께는 특별히 한정되지 않지만 통상의 소자의 구성을 고려했을 때 0.005~0.5㎛정도인 것이 실제적이다. 규소 화합물층의 에칭 레이트[RSi]는 특별히 한정되지 않지만 생산 효율을 고려하여 0.001~10Å/min인 것이 바람직하다.
금속 재료층의 선택적 에칭에 있어서 그 에칭 레이트 비([RM]/[RSi])는 특별히 한정되지 않지만 높은 선택성을 필요로 하는 소자를 전제로 말하면 10 이상인 것이 바람직하고, 10~5000인 것이 보다 바람직하고, 30~3000인 것이 더욱 바람직하고, 50~2500인 것이 특히 바람직하다.
[반도체 소자의 제조]
본 실시형태에 있어서는 실리콘 웨이퍼상에 상기 금속 재료층과, 규소 화합물층을 형성한 반도체 기판으로 하는 공정과, 상기 반도체 기판에 에칭액을 적용해서 상기 금속 재료층을 선택적으로 용해하는 공정을 통해 소망의 구조를 갖는 반도체 소자를 제조하는 것이 바람직하다. 이 때 상기 에칭액으로서 불소 화합물과, 탄소수가 8개 이상인 소수성기와, 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH를 3~7로 조정한 것을 사용한다. 상기 에칭 공전 전에 반도체 기판에 대하여 드라이 에칭 또는 드라이 애싱을 행하고, 상기 공정에 있어서 생긴 잔사를 제거하는 것이 바람직하다. 이것은 이미 설명해 왔지만 반도체 소자의 제조에 있어서의 각 공정에는 통상 이 종의 제품에 적용되는 각 가공 방법을 적용할 수 있다.
(실시예)
< 실시예 1, 비교예 1 >
이하의 표 1에 나타내는 성분을 동일한 표에 나타낸 조성(질량%)으로 함유시켜 에칭액을 조액했다. 또한 pH 조정제는 표 중에 기재된 pH가 되는 양으로 첨가한 것을 의미한다.
< 에칭 시험 >
시험 웨이퍼: 실리콘 웨이퍼상에 TiN층과 SiOC층을 시험 평가용으로 나란히 놓은 상태로 배치한 반도체 기판(시험체)을 준비했다. 이것에 대하여 매엽식 장치(SPS-Europe B.V.사 제작, POLOS(상품명))로 하기의 조건으로 에칭을 행하는 평가 시험을 실시했다.
?약액 온도: 80℃
?토출량: 1L/min
?웨이퍼 회전수 500rpm
[배선의 세정성]
에칭 후 웨이퍼의 표면을 SEM으로 관찰하고, 잔사(플라즈마 에칭 잔사 및 애싱 잔사)의 제거성에 대해서 평가를 행했다.
AA: 포토레지스트 및 잔사가 완전히 제거되었다.
A: 포토레지스트 및 잔사가 거의 완전히 제거되었다.
B: 포토레지스트 및 잔사의 용해 불량물이 잔존하고 있었다.
C: 포토레지스트 및 잔사가 대부분 제거되지 않았다.
[pH 측정]
표 중의 pH는 실온(25℃)에 있어서 HORIBA사 제작, F-51(상품명)으로 측정한 값이다.
Figure pat00001
Figure pat00002
W5: a~e의 합계수는 15
Figure pat00003
W6: a~c의 합계수는 6
W6은 상기 2종의 화합물의 혼합물이다.
R은 C12H25이다.
상기 표에 나타낸대로 비교예의 것에서는(시험 c11~c14) TiN의 선택적인 에칭과 세정성은 양립할 수 없었다. 본 발명의 실리콘 에칭액에 의하면(시험 100~122) TiN에 대하여 높은 에칭 속도를 나타내고, 한편으로 SiOC에 대해서는 데미지를 주지 않는다는 높은 에칭 선택성을 나타냈다. 그리고 드라이 에칭 잔사의 제거성이 우수하고, 특정 구조의 반도체 기판의 제조 품질과 함께 제조 효율(생산성)도 대폭 개선할 수 있는 것임을 알았다.
< 실시예 2 >
TiN 및 SiOC 이외에 표 2에 나타낸 금속층 및 실리콘 화합물층을 배설한 기판을 준비하고, 상기 시험 102와 동일하게 해서 에칭을 행했다(시험 202). 결과를 표 2의 상기 표에 나타냄과 아울러 상기 TiN/SiOC의 결과와 아울러 에칭 선택비를 표 2의 하기 표에 정리하여 나타냈다. SiOx에 대해서는 참고이다.
Figure pat00004
상기 표에 나타낸대로 본 발명에 의하면 TiN/SiON 이외에 있어서도 양호한 에칭 속도와 그 선택성이 얻어지는 것을 알았다. SiOx에 대해서는 선택성이 얻어지지 않는 것을 확인했다.
1: TiN층 2: SiON층
3: SiOC층 4: Cu층
5: 비어 G: 잔사

Claims (11)

  1. Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과, SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 갖는 반도체 기판에 에칭액을 적용해서 상기 금속 재료층을 선택적으로 용해하는 에칭 방법으로서:
    상기 에칭액으로서 불소 화합물과, 탄소수가 8개 이상인 소수성기와 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH를 3~7로 조정한 것을 사용하는 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 금속 재료층과 상기 규소 화합물층의 에칭 선택비(금속 재료층의 에칭 레이트[RM]/규소 화합물층의 에칭 레이트[RSi])는 50 이상인 것을 특징으로 하는 에칭 방법.
  3. 제 1 항에 있어서,
    상기 불소 화합물은 HF, NH4F, (NH4)HF2 및 TMAF(테트라메틸암모늄플루오리드)로부터 선택되는 것을 특징으로 하는 에칭 방법.
  4. 제 1 항에 있어서,
    상기 불소 화합물의 농도는 1질량%~10질량%인 것을 특징으로 하는 에칭 방법.
  5. 제 1 항에 있어서,
    상기 특정 유기 화합물의 농도는 0.001질량%~5질량%인 것을 특징으로 하는 에칭 방법.
  6. 제 1 항에 있어서,
    상기 에칭액의 pH를 황산, 염산, 질산, 암모니아, 수산화 제 4 급 암모늄 화합물 또는 수산화칼륨으로 이루어지는 pH 조정제로 조정하는 것을 특징으로 하는 에칭 방법.
  7. Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과, SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 갖는 반도체 기판에 적용해서 상기 금속 재료층을 선택적으로 용해하는 에칭액으로서:
    불소 화합물과, 탄소수가 8개 이상인 소수성기와 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH가 3~7로 조정된 것을 특징으로 하는 에칭액.
  8. 제 7 항에 있어서,
    상기 특정 유기 화합물은 소수성기의 탄소수가 14개 이상이며, 에틸렌옥사이드기 또는 프로필렌옥사이드기로 이루어지는 반복단위를 6개 이상 갖는 비이온성 계면활성제인 것을 특징으로 하는 에칭액.
  9. 실리콘 웨이퍼상에 Ti, Mo, Ag, V, Al 및 Ge 중 적어도 1종을 포함하는 금속 재료층과 SiC, SiOC 및 SiON 중 적어도 1종을 포함하는 규소 화합물층을 적어도 형성한 반도체 기판으로 하는 공정과,
    상기 반도체 기판에 에칭액을 적용해서 상기 금속 재료층을 선택적으로 에칭하는 공정을 갖는 반도체 소자의 제조 방법으로서:
    상기 에칭액으로서 불소 화합물과, 탄소수가 8개 이상인 소수성기와 하나 이상의 친수성기를 갖는 특정 유기 화합물을 포함하고, pH를 3~7로 조정한 것을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 에칭 공정 전에 상기 반도체 기판에 대하여 플라즈마 에칭 및/또는 애싱을 행하고, 그 공정에 있어서 생긴 잔사를 상기 에칭액의 적용에 의해 아울러 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제 9 항에 기재된 반도체 소자의 제조 방법에 의해 제조된 것을 특징으로 하는 반도체 소자.
KR1020120051919A 2011-05-17 2012-05-16 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법 KR101945211B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-110856 2011-05-17
JP2011110856 2011-05-17
JPJP-P-2012-110968 2012-05-14
JP2012110968A JP5519728B2 (ja) 2011-05-17 2012-05-14 エッチング方法及びこれに用いられるエッチング液、これを用いた半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20120128575A true KR20120128575A (ko) 2012-11-27
KR101945211B1 KR101945211B1 (ko) 2019-02-07

Family

ID=47528104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120051919A KR101945211B1 (ko) 2011-05-17 2012-05-16 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법

Country Status (3)

Country Link
JP (1) JP5519728B2 (ko)
KR (1) KR101945211B1 (ko)
TW (1) TWI540626B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170134292A (ko) * 2014-09-11 2017-12-06 가부시끼가이샤 도시바 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
US11004702B2 (en) 2015-11-10 2021-05-11 SCREEN Holdings Co., Ltd. Film processing unit and substrate processing apparatus
KR20220015337A (ko) * 2020-07-30 2022-02-08 시바우라 메카트로닉스 가부시끼가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146623A (ja) * 2013-01-25 2014-08-14 Fujifilm Corp 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法
TWI488943B (zh) * 2013-04-29 2015-06-21 Chi Mei Corp 蝕刻膏組成物及其應用
WO2015103146A1 (en) * 2013-12-31 2015-07-09 Advanced Technology Materials, Inc. Formulations to selectively etch silicon and germanium
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法
JP7208814B2 (ja) * 2019-02-13 2023-01-19 株式会社Screenホールディングス 生成装置、基板処理装置、及び基板処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651269B2 (ja) * 2003-02-19 2011-03-16 三菱瓦斯化学株式会社 洗浄液およびそれを用いた洗浄法
JP4374989B2 (ja) * 2003-11-12 2009-12-02 三菱瓦斯化学株式会社 洗浄液およびそれを用いた洗浄方法
BRPI0413657A (pt) * 2003-08-19 2006-10-24 Mallinckrodt Baker Inc Composição aquosa, isenta de silicato, para limpeza de substratos microeletrÈnicos, bem como processo para limpeza de um substrato microeletrÈnico sem produzir qualquer corrosão metálica substancial
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
JP5047881B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
KR101486116B1 (ko) * 2008-10-09 2015-01-28 아반토르 퍼포먼스 머티리얼스, 인크. 산화구리 에칭 잔여물 제거 및 구리 전착 방지용 수성 산성 배합물

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170134292A (ko) * 2014-09-11 2017-12-06 가부시끼가이샤 도시바 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
US11004702B2 (en) 2015-11-10 2021-05-11 SCREEN Holdings Co., Ltd. Film processing unit and substrate processing apparatus
KR20220015337A (ko) * 2020-07-30 2022-02-08 시바우라 메카트로닉스 가부시끼가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
TW201250818A (en) 2012-12-16
KR101945211B1 (ko) 2019-02-07
JP5519728B2 (ja) 2014-06-11
JP2012256876A (ja) 2012-12-27
TWI540626B (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
KR20120128575A (ko) 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법
US7479474B2 (en) Reducing oxide loss when using fluoride chemistries to remove post-etch residues in semiconductor processing
KR101983202B1 (ko) 구리, 텅스텐, 및 다공성의 유전 상수 κ가 낮은 유전체들에 대한 양립성이 향상된 반수성 중합체 제거 조성물
TW201623598A (zh) 具有高wn/w蝕刻選擇性的剝除組合物
KR20100100841A (ko) 반도체 디바이스용 기판의 세정 방법 및 세정액
TWI648430B (zh) 半導體裝置用基板洗淨液及半導體裝置用基板之洗淨方法
CN101228481A (zh) 从包括铜和低k电介体的基片上除去抗蚀剂、蚀刻残余物和氧化铜的方法
JP5396514B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
KR20100061490A (ko) 레조르시놀을 함유하는 스트리퍼 용액을 사용하는 향상된 금속 보존
KR101544827B1 (ko) 세정 조성물 및 세정방법
JP2014022657A (ja) エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
JP2019502802A (ja) 化学機械研磨後の洗浄組成物
KR20050085661A (ko) 구리 배선 및(또는) 막의 연마 및(또는) 세정 방법 및 이를위한 조성물
JP2023171856A (ja) 半導体素子製造時に窒化ケイ素を選択的に除去するためのエッチング組成物及びエッチング方法
KR100874173B1 (ko) 반도체 기판 상의 무기 잔류물을 세정하기 위한 구리특이적 부식 억제제를 함유하는 수성 세정 조성물
KR101133000B1 (ko) 반도체 소자 세정용 조성물
KR101459725B1 (ko) 포스트-에칭 포토레지스트 에칭 중합체 및 잔류물을 제거하기 위한 스트리퍼 조성물
CN102640264A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
KR20100125270A (ko) 마이크로전자 기재 세정용 조성물
KR20130110086A (ko) 미세 구조체의 패턴 붕괴 억제용 처리액 및 이것을 이용한 미세 구조체의 제조방법
KR101670239B1 (ko) 포스트-에칭 포토레지스트 에칭 중합체 및 잔류물을 제거하기 위한 스트리퍼 조성물
KR20200059326A (ko) 우월한 기판 상용성 및 특출한 배스 안정성을 갖는 산성 반-수성 플루오라이드 활성화 반사방지 코팅 세정제
KR102397091B1 (ko) 레지스트 박리액 조성물 및 이를 이용한 레지스트의 박리방법
CN117903887A (zh) 一种蚀刻后清洗液
JP2011105814A (ja) 電子デバイスの洗浄方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant