KR20140083006A - 에칭된 실리콘 구조, 이의 제조방법 및 이의 용도 - Google Patents

에칭된 실리콘 구조, 이의 제조방법 및 이의 용도 Download PDF

Info

Publication number
KR20140083006A
KR20140083006A KR1020147012116A KR20147012116A KR20140083006A KR 20140083006 A KR20140083006 A KR 20140083006A KR 1020147012116 A KR1020147012116 A KR 1020147012116A KR 20147012116 A KR20147012116 A KR 20147012116A KR 20140083006 A KR20140083006 A KR 20140083006A
Authority
KR
South Korea
Prior art keywords
silicon
etched
copper
aqueous
etching
Prior art date
Application number
KR1020147012116A
Other languages
English (en)
Inventor
펭밍 리우
Original Assignee
넥세온 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넥세온 엘티디 filed Critical 넥세온 엘티디
Publication of KR20140083006A publication Critical patent/KR20140083006A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0402—Methods of deposition of the material
    • H01M4/0404—Methods of deposition of the material by coating on electrode collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/134—Electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H01M4/1395—Processes of manufacture of electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/38—Selection of substances as active materials, active masses, active liquids of elements or alloys
    • H01M4/386—Silicon or alloys based on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)
  • ing And Chemical Polishing (AREA)
  • Secondary Cells (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

에칭대상물의 적어도 한 개의 실리콘표면을 구리금속으로 부분적으로 도포하는 단계: 및 산화제 및 불소이온 공급 화합물을 함유하는 수성에칭 조성물에 상기 적어도 한개의 표면을 노출시키는 단계를 포함하는 실리콘의 에칭방법에 관한 것이다.

Description

에칭된 실리콘 구조, 이의 제조방법 및 이의 용도{Etched silicon structures, method of forming etched silicon structures and uses thereof}
본 발명은 실리콘을 에칭하는 방법, 에칭된 실리콘 구조, 에칭된 실리콘 구조를 포함하는 전극 및 에칭된 실리콘 구조를 포함하는 장치에 관한 것이다.
충전식 리튬-이온전지는 휴대전화 및 노트북과 같은 휴대용 전자장치에 광범위하게 이용되고 있고, 전기자동차 및 하이브리드 전기자동차로 적용범위가 확대되고 있다. 그러나, 단위질량 또는 단위부피당 더 많은 에너지를 저장할 수 있는 전지를 제공하기 위한 지속적인 요구가 있다.
기존의 리튬-이온 충전식 전지셀(battery cell)의 구조가 도 1에 도시된다. 전지셀은 단일의 셀을 포함하지만 하나 이상의 셀을 포함할 수도 있다. 나트륨 이온 및 마그네슘 이온 전지와 같은 다른 금속 이온의 전지도 또한 잘 알려져 있고 본질적으로 같은 셀구조를 가지고 있다.
전지셀은 구리와 같은 음극(10)용 집전체 및 알루미늄과 같은 양극(12)용 집전체를 포함하는데, 이들은 모두 필요에 따라 외부에서 부하(load)와 결합되거나 또는 충전원(recharging source)과 결합될 수 있다. 합성음극층(14)은 집전체(10)위에 중첩하고 있으며, 리튬 함유 금속 산화물계 합성양극층(16)은 집전체(12)위에 중첩함을 뜻하며, 어떠한 의심의 소재를 없애기 위해 본 명세서에서 사용되는 "음극" 및 "양극"은 전지가 부하에 놓인다는 의미로 사용되며, 이러한 의미에서 마이너스 전극은 음극을 뜻하며, 플러스 전극은 양극을 뜻한다.
양극은 리튬계 금속산화물 또는 인산염, LiCoO2, LiNi0 .8Co0 .15Al0 .05O2, LiMnxNixCo1-2xO2 또는 LiFePO4와 같은 리튬 이온을 방출 및 재흡수할 수 있는 재료를 포함한다.
다공성 플라스틱 스페이서 또는 분리기(20)는 그라파이트계 합성음극층(14)과 리튬 함유 금속산화물계 합성양극층(16) 사이에 설치된다. 액상전해질 재료는 다공성 플라스틱 또는 분리기(20), 합성음극층(14) 및 합성양극층(16) 안에 분산되어 있다. 일부의 경우에는 다공성 플라스틱 스페이서 또는 분리기(20)는 고분자 전해질 재료에 의해 대체될 수 있고, 이러한 경우에 고분자 전해질 재료는 합성음극층(14) 및 합성양극층(16)의 양방 내에 존재한다. 고분자 전해질 재료는 고체고분자 전해질 또는 겔타입 고분자 전해질일 수 있고 또한 분리기를 삽입할 수 있다.
전지셀이 충분히 충전되었을때 리튬은 리튬 함유 금속산화물 양극층(16)으로부터 전해질을 통해 음극층(14)으로 이동된다. 그라파이트계 음극층의 경우에, 리튬은 그라파이트와 반응하여 화합물 LiC6을 생성한다. 전기화학적으로 활성물질인 합성음극층의 그라파이트는 372mAh/g의 최대용량을 가진다(본 명세서에서 사용되는 "활성재료" 또는 "전기활성재료"는 그의 구조내에 삽입될 수 있고 또한 그로부터 각각 전지의 충전하는 상태 및 방전하는 상태에서 리튬, 나트륨, 칼륨, 칼슘 또는 마그네슘과 같은 금속이온을 방충할 수 있는 재료를 의미한다. 바람직하게는 상기 물질은 리튬을 삽입 및 방출할 수 있다).
실리콘계 음극활성재료의 이용도 또한 당해분야에 알려져 있다. 실리콘은 실질적으로 그라파이트보다 더 높은 최대용량을 가지고 있다. 그러나, 금속이온의 삽입과 방출 중에 실질적으로 변하지 않고 남아있는 활성 그라파이트와는 다르게, 실리콘내에 금속이온의 삽입과정은 실질적인 확장을 동반한 실질적인 구조변화를 가져온다. 예를 들면, 실리콘내에 리튬이온을 삽입하는 것은 Si-Li 합금을 형성하는 결과를 가져온다. 음극 재료에 리튬 이온 삽입의 효과는 예를 들어, "Insertion Electrode Materials for Rechargeable Lithium Batteries", Winter et al, Adv. Mater. 1988, 10, No. 10, pages 725-763에 개시되어 있다.
US 7402829호는 실리콘 기판으로부터 확장하는 실리콘기둥의 배열을 형성하기 위해 실리콘기판을 에칭하는 것을 개시하고 있다.
Peng et al, "Dendrite-Assisted Growth of Silicon Nanowires in Electroless Metal Deposition", Adv. Funct. Mater. 2003, 13(2), 127-132에는 HF용액에서 Pt 및 Cu의 무전해증착은 기저층실리콘의 균일한 에칭을 초래하는 실리콘위의 지속적인 그레인필름의 형성을 초래하는 경향이 있는 반면에, 은은 나노와이어를 형성하기 위해 에칭될 수 있는 나노클러스터를 형성한다는 것을 개시하고 있다.
WO2009/010758호는 리튬이온전지에서 이용하기 위한 실리콘재료를 제조하기 위해 실리콘분말을 에칭하는 것을 개시하고 있다. 제조된 에칭입자는 표면에 기둥을 포함하고 있다.
US 2010/0301276호는 수성 플루오르화 수소 및 금속 전구체의 용액에 실리콘을 첨가하여 다공성 실리콘 나노막대구조(nanorod structure)를 제조하는 방법을 개시하고 있다.
US 2008/0268652호는 플루오르화 수소산, 알코올 및 금속염 용액과 접촉하도록 실리콘을 넣어서 다공성 실리콘을 형성하는 방법을 개시하고 있다. 구리, 은, 백금 및 금염이 개시되어 있다. 기공은 150 내지 250 nm의 깊이 및 10 내지 30 nm의 직경을 가지고 있다.
WO2011073666호는 플루오르화 수소산 및 용해된 금속염을 포함하는 수성의 화학적 에칭액을 이용한 메소세공 입자성 실리콘의 제조방법을 개시하고 있다.
US6399177호는 고밀도 플라즈마 증착법에 의해 제조된 기판에 걸쳐 다수의 무정형 또는 다결정성 막대같은 소자를 포함하는 다공성 실리콘계 필름을 포함하는 합성구조를 개시하고 있다.
US7402829호는 실리콘기판을 에칭하여 제조된, 실리콘기판에 지지된 마이크론 미만의 실리콘구조의 배열을 포함하는 음극을 포함하는 에너지 저장장치를 개시하고 있다.
WO2007083152호는 플루오로 이온 및 알코올의 존재하에 실리콘 위에 금속을 무전해 증착할 수 있는 금속염, 플루오르화 산 또는 플루오르화 염의 수용액과 실리콘기판을 접촉시키는 단계를 포함하는 실리콘기판의 에칭 방법을 개시하고 있다.
US 2011/215441호는 실리콘기판에 금속나노구조 아래에 실리콘기질을 에칭하고; 실리콘을 사이드에칭(side-etching)하고; 금속나노구조를 제거하는 것을 개시하고 있다.
Huang et al, "Metal-Assisted Chemical Etching of Silicon: A Review", Advanced Materials 2010, 1-24는 Pt 및 Cu의 무전해 증착이 와이어 또는 기공내에서 Si를 에칭하는데 사용할 수 없는 밀집된 금속 필름을 형성하게 하는 경향이 있다는 것을 개시하고 있다.
Huang et al, "Metal-assisted electrochemical etching of silicon", Nanotechnology 21 (2010), 465301는 실리콘의 전기화학적 에칭에서 은 및 구리의 이용을 개시하고 있다.
본 발명의 목적은 실리콘에칭, 특히 실리콘의 이방성 에칭을 위한 조절가능한 방법을 제공하는 것이다.
본 발명의 다른 목적은 실리콘 출발재료의 디프에칭, 예를 들면 에칭된 표면 또는 매크로다공성 실리콘으로부터 표면으로 확장하는 기둥을 갖는 에칭 실리콘 표면을 제조하는 것에 의해 형성된 구조화 실리콘을 제공하는 것이다.
본 발명의 추가되는 목적은 실리콘에칭을 위한 저비용 방법을 제공하는 것이다.
본 발명의 제1양태에는, 에칭대상물의 적어도 한 개의 실리콘 표면을 구리 금속으로 부분적으로 도포하는 단계; 및 산화제 및 불소이온 공급 화합물을 함유하는 수성에칭 조성물에 적어도 한 개의 표면을 노출시키는 단계를 포함하는 실리콘의 에칭방법이 제공된다.
에칭대상물은 본질적으로 실리콘으로 이루어질 수 있고 또한 예를들어, 도핑되지 않거나, n-도핑 또는 p-도핑된 실리콘일 수 있거나, 또는 실리콘을 함유하는 재료 및 하나 이상의 추가적인 재료, 예를 들면 비실리콘 코어 및 실리콘 쉘을 갖는 재료같은 적어도 한 개의 실리콘 표면을 갖는 재료일 수 있다.
선택적으로, 무전해증착 공정에 의해 에칭대상물의 적어도 한 개의 표면상에 구리 금속의 일부 또는 전부가 형성된다.
선택적으로, 무전해 증착 과정은 구리염 및 불소이온을 함유하는 수성증착 조성물에 에칭대상물의 적어도 한 개의 표면을 노출하는 것을 포함한다.
선택적으로, 산화제는 O2; O3; 및 NO3 -, S2O8 2 -, NO2 -, B4O7 2- 또는 ClO4 -의 산 또는 염 또는 이들의 혼합물로 이루어진 군에서 선택된다.
선택적으로, 산화제는 알칼리 금속질산염, 암모늄 질산염 및 이들의 혼합물로 이루어진 군에서 선택된다.
선택적으로, 수성에칭 조성물은 실질적으로 구리이온을 함유하지 않는다.
선택적으로, 수성에칭 조성물은 상기 수성증착 조성물에 상기 산화제 및 선택적으로, 추가되는 불소이온을 첨가함으로써 형성된다.
선택적으로, 산화제 및 선택적으로 추가되는 불소이온은 수성 상태에서 첨가되고, 구리이온의 농도가 수성 산화제 및 선택적으로 추가되는 불소이온의 첨가에 의해 희석된다.
선택적으로, 구리이온의 농도는, 무전해증착된 구리가 다수의 분리된 구리 섬(island)으로 형성되고, 선택적으로 분리된 섬이 50-200nm, 선택적으로 50-100nm 범위의 직경을 가질때 구리의 추가적인 무전해 증착을 실질적으로 정지하기 위해, 수성 산화제 및 선택적으로 추가되는 불소이온을 첨가함으로써 구리이온의 농도를 희석한다.
선택적으로, 무전해증착된 구리가 구리의 단일층으로 형성되었을 때 구리의 추가적인 무전해 증착을 실질적으로 정지하기 위해, 수성 산화제 및 선택적으로 추가적인 불소이온을 첨가함으로써 구리이온의 농도를 희석한다.
선택적으로, 무전해증착 후에 및 수성에칭 조성물에 노출되기 전에 에칭대상물을 수성증착 조성물로부터 제거한다.
선택적으로, 무전해증착된 구리가 다수의 분리된 구리섬을 형성하고, 에칭대상물는 제1 수성 조성물로부터 제거하여 적어도 한 개의 실리콘 표면에 다수의 분리된 구리섬을 제공하고, 상기 분리된 섬은 선택적으로 50 내지 200nm 범위의 직경을 갖는다.
선택적으로, 무전해증착된 구리가 구리의 단일층을 형성하고, 적어도 한 개의 실리콘 표면에 구리의 단일층을 제공하기 위한 제1 수성조성물로부터 에칭대상물을 제거한다.
선택적으로, 적어도 한 개의 표면의 에칭에 의해 형성된 에칭된 실리콘 표면으로부터 확장하는 실리콘 기둥을 형성하도록 적어도 한 개의 표면을 에칭한다. 선택적으로, 상기 방법은 에칭된 실리콘 표면으로부터 실리콘 기둥을 분리하는 추가적인 단계를 포함한다.
선택적으로, 수성 에칭 조성물에서 불소이온 공급 화합물은 플루오르화 수소이다.
선택적으로, 수성 증착 조성물에서 불소이온 공급 화합물은 플루오르화 수소이다.
선택적으로, 수성 증착 조성물내 및 수성 에칭 조성물내 플루오르화 수소의 농도는 독립적으로 1 내지 10M 범위이다.
선택적으로, 수성 증착 조성물내 구리염의 농도는 0.001 내지 5M 범위이다.
선택적으로, 수성에칭 조성물은 실질적으로 알코올을 함유하지 않는다.
선택적으로, 적어도 한 개의 표면을 2분 미만, 선택적으로는 1분 이하로 수성 증착 조성물에 노출한다.
선택적으로, 실리콘은 적어도 0.005 Ω.cm, 선택적으로는 적어도 0.01Ω.cm의 저항률을 가진다.
선택적으로, 실리콘은 n-도핑, p-도핑 또는 이들의 혼합물이다.
선택적으로, 적어도 한 개의 표면은 {111}, {100}의 배향(orientation)을 가진다. 선택적으로, 적어도 한 개의 표면은 (111) 또는 (100)의 배향을 가진다.
선택적으로, 상기 방법은 0 내지 30℃, 선택적으로 약 20℃의 온도에서 수행된다.
선택적으로, 에칭대상물의 에칭하는 동안 바이어스(bias)를 실리콘에 적용하지 않는다.
선택적으로, 에칭대상물의 적어도 한 개의 표면은 적어도 0.5마이크론의 깊이로 에칭된다.
선택적으로, 에칭된 실리콘은 적어도 한 개의 표면을 에칭시켜 형성되는 적어도 한 개의 에칭된 표면에 확대하는 기공을 포함한다.
선택적으로, 기공은 적어도 50nm의 직경을 가진다.
선택적으로, 에칭된 실리콘은 적어도 한 개의 표면을 에칭시켜 형성되는 적어도 한 개의 에칭된 표면으로부터 확장되는 기둥을 포함한다.
선택적으로, 기둥은 0.5마이크론의 길이를 가진다.
선택적으로, 에칭대상물은 벌크실리콘, 선택적으로 실리콘 웨이퍼의 형태이다. 선택적으로, 상기 방법은 에칭된 벌크 실리콘을 다수의 에칭된 벌크실리콘 단편으로 부스는 단계를 포함한다.
선택적으로, 실리콘은 실리콘 분말을 형성한다.
선택적으로, 구리 금속의 일부 또는 전부가 열증착 및 스퍼터링으로부터 선택된 공정에 의해 에칭대상물의 적어도 한 개의 표면 위에 형성한다.
선택적으로, 패턴마스크를 통해 적어도 한 개의 실리콘 표면에 구리 금속을 증착한다.
제2양태에서, 본 발명은 제1양태에 따른 상기 방법에 의해 얻어진 에칭된 실리콘을 제공한다.
제3양태에서, 본 발명은 제2양태에 따른 에칭된 실리콘을 활성재료로 포함하는 전극을 제공한다.
선택적으로, 제3양태에 따른 전극은 활성재료와 전기적으로 접촉하는 전도성 집전체를 추가로 포함한다.
제4양태에서 본 발명은 제3양태에 따른 전극을 형성하는 방법을 제공한다. 상기 방법은 제1양태에 따라 형성된 에칭된 실리콘 분말 및 적어도 하나의 용매를 함유하는 슬러리를 전도성 집전체에 적용한 다음 적어도 한 개의 용매를 증발시키는 단계를 포함한다.
제5양태에 있어서, 본 발명은 제3양태에 따른 전극을 형성하는 방법을 제공하며, 상기 방법은 제1양태의 방법에 따라 형성된 에칭된 벌크실리콘에 전도성 집전체를 적용하는 단계를 포함한다.
선택적으로, 제5양태에 따라, 에칭된 벌크실리콘에 남은 구리를 제거하지 않고 전도성 집전체에 적용한다.
제6양태에 있어서, 본 발명은 음극을 포함하는 충전식 금속이온전지를 제공하며, 상기 음극은 금속 이온을 삽입 및 방충할 수 있는 제3양태에 따른 전극을 포함하고, 상기 양극은 금속이온을 방출 및 재흡수할 수 있는 금속 함유 화합물로부터 형성되고, 전해질은 음극 및 양극 사이에 존재한다.
선택적으로, 제6양태에 따르면 충전식 금속이온전지는 리튬이온전지이다.
이하 본 발명은 도면을 참조하여 보다 자세하게 설명한다:
도 1은 리튬이온 전지의 개략도이다.
도 2A는 본 방명의 일구체예에 따른 에칭방법의 개략도이다.
도 2B는 도 2A의 방법에 의해 형성될 수 있는 제1의 에칭된 실리콘재료의 개략도이다.
도 2C는 도 2A의 방법에 의해 형성될 수 있는 제2의 에칭된 실리콘재료의 개략도이다.
도 3은 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 주사전자현미경(SEM)사진이다.
도 4A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 4B는 75°의 각에서 바라본 도 4A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 5A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 5B는 75°의 각에서 바라본 도 5A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 6A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 6B는 75°의 각에서 바라본 도 6A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 7A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 7B는 75°의 각에서 바라본 도 7A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 8은 본 발명의 일구체예에 따른 방법에 의해 형성된 무전해증착 구리를 적재한 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 9는 본 발명의 구체예에 따른 또 다른 방법에 의해 형성된 무전해증착 구리를 적재한 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 10A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 10B는 도 10A의 고배율 SEM 사진이다.
도 11A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 11B는 75°의 각에서 바라본 도 11A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 12A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 12B는 75°의 각에서 바라본 도 12A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 13A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 13B는 75°의 각에서 바라본 도 13A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 14A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 14B는 75°의 각에서 바라본 도 14A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 15A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 상부면의 SEM 사진이다.
도 15B는 75°의 각에서 바라본 도 15A의 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 16A는 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 16B는 도 16A의 고배율 SEM 사진이다.
도 17은 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘웨이퍼의 SEM 사진이다.
도 18A는 본 발명의 일구체예에 따른 방법에 의해 형성된 기둥이 적재된 얇은 실리콘웨이퍼의 SEM 사진이다.
도 18B는 도 18A가 확대된 사진이다.
도 18C는 도 18A 및 도18B의 웨이퍼 파괴에 의한 단편의 SEM 사진이다.
도 18D는 단편표면을 확대한 기둥을 보여주는 도 18C의 단편의 확대된 SEM 사진이다.
도 19A는 실리콘기둥이 적재된 에칭된 실리콘웨이퍼의 표면을 긁어 제조한 실리콘섬유의 SEM 사진이다.
도 19B는 제조된 실리콘섬유의 단면끝을 보여주는 도 19A의 실리콘섬유의 SEM 사진이다.
도 20은 본 발명의 일구체예에 따른 방법에 의해 형성된 에칭된 실리콘분말의 에칭된 실리콘입자의 SEM 사진이다.
구리를 함유하는 실리콘의 에칭방법은 에칭할 표면의 전부가 아닌 일부를 덮기 위해 실리콘의 표면에 기본 구리(elemental copper)가 증착되는 증착단계 및 증착된 구리 밑에 실리콘이 에칭되는 단계를 포함한다.
구리는 열증착, 스퍼터링, 전기증착 및 무전해 증착을 포함하는 당업자에게 공지된 임의의 방법에 의해 실리콘의 표면에 증착될 수 있다.
구리가 열증착, 전기증착 또는 스퍼터링에 의해 증착되는 경우, 구리는 하나이상의 제거가능한 마스크 또는 템플레이트를 통해 또는 그 위에 증착되어 실리콘의 표면에 규칙적이거나 불규칙적인 구리 패턴을 규정할 수 있다. 템플레이트를 이용하여 금속을 적용하는 기본적인 방법은 Huang et al, "Metal-Assisted Chemical Etching of Silicon: A Review", Advanced Materials 2010, 1-24에 개시되어 있다. 이와 같은 방법들은 무전해 증착과 비교하여 에칭에 의해 형성된 실리콘 구조의 크기, 공간 및 배열을 보다 정밀하게 조절해야한다. 예를 들어, 적절한 제거가능한 템플레이트는 예를 들면, 나노구체 또는 나노입자(예를 들어, SiO2 나노구체)의 재배열에 의해 또는 패턴된 양극 산화처리된 알루미늄 필름에 의해 제공될 수 있다.
무전해증착은 무작위적이고 산발적인 분배를 통하여 실리콘 표면에 구리 이온을 생기게 할 수 있고 상기 다른 방법과 비교하여 값싼 증착단계일 수 있다.
구리가 무전해법에 의해 증착된다면, 첫 단계에서 실리콘은 플루오르화 수소의 수성 용액 및 Cu2 + 이온으로 처리된다. HF는 다음의 반쪽반응식에 따라 실리콘과 반응한다:
Si0 + 6F- → SiF6 2 - + 4e-
실리콘의 에칭에서 발생된 전자는 다음 반쪽 반응식에 따라 기본 구리에 수성 구리 이온의 환원을 초래한다:
2Cu2 + (aq) + 4e- → 2Cu (s)
상기 방법에 의해 형성된 기본 구리는 실리콘 표면 위에 증착되어 진다.
수성 용액은 물, 예를 들면, 수성 유기 용매 외에도 하나 이상의 용매를 포함할 수 있다. 바람직한 양태에서, 수성 에칭 용액은 실질적으로 다른 용매를 함유하지 않는다.
임의의 수용성 구리염은, 제한되지 않지만, 구리 설페이트 및 구리 니트레이트를 포함하는 구리이온의 공급원으로 사용할 수 있다. 구리 이온은 약 1mM 내지 5 M의 농도 범위, 선택적으로, 10mM 내지 1M, 10-200MmM 또는 0.1 내지 1M 범위로 제공될 수 있다.
무전해 기본 구리 형성 중에, 구리이온은 에칭공정에서 발생되는 전자에 의해 환원된다. 본 명세서에 기술된 구리의 무전해 증착은 열증착 또는 스퍼터링에 의한 구리 증착과 다르게 실리콘표면에 어느 정도 에칭되는 결과가 나타날 수 있고, 그래서 증착단계가 어느정도 실리콘 에칭을 포함할 수 있는 것으로 이해될 것이다.
열적으로 증착되거나 스퍼터링된 구리의 경우에 있어서, 증착된 구리의 두께는 증착 속도의 조절에 의해 조절될 수 있고 실리콘 표면의 퍼센트 범위는 마스크 또는 템플레이트 구조의 치수에 의해 조절될 수 있다.
구리의 무전해 증착의 경우에 있어서, 구리 형성의 정도는 용액에서 구리 이온의 농도, 및/또는 실리콘이 용액에 잔류하는 시간의 길이에 의해 조절될 수 있다.
구리가 실리콘 표면에 증착되었을 때 에칭(또는 무전해 증착된 구리의 경우에서 추가적인 에칭)은 HF 및 산화제의 존재하에 에칭 단계에서 일어날 수 있다.
산화제(또는 산화시키는 물질)는 화학적 산화환원 반응에서 전자를 얻거나 또는 산소원자를 전달하는 물질이다. 산화제는 바람직하게는 과산화수소보다 약한 반응성(약한 산화제)을 가진 것일 수 있다. 바람직하게는 산화제는 과산화수소보다 낮은 수소에 대하여 산화력, 즉 1.2V 미만의 산화력을 가진다. 산화제는 O2; O3; 플루오린; 염소, 요오드; 브롬, 삼불화염소, 삼산화이질소, 산화 금속, 프로필 니트레이트 및 BrO3 - NO3 -, S2O8 2 -, NO2 -, B4O7 2-, ClO2 -, ClO3 - 또는 ClO4 -의 산 또는 염 또는 이의 혼합물이 이루는 군에서 선택될 수 있다. 기본적인 염은 과염소산암모늄, 과망간산암모늄, 염소산칼슘, 차아염소산갈슘, 무수크로뮴산(무수크롬산); 브로민산 칼륨; 염소산 칼륨, 염소산 나트륨, 아염소산 나트륨 및 과염소산나트륨을 포함한다. 기본적인 산은 크롬산 및 과염소산을 포함한다. 알칼리 금속 니트레이트 및 질산암모늄이 바람직하다.
산화제는 수성 에칭 용액에서 적어도 약 0.001M, 선택적으로 적어도 약 0.01M, 선택적으로 적어도 약 0.1M의 농도로 제공될 수 있다. 산화제는 약 1M까지의 농도로 제공될 수 있다. 바람직하게는 수성 에칭 용액은 실질적으로 구리 이온을 함유하지 않는다.
수성 에칭 용액은 물, 예를 들면 수성의 유기 용매 외에도 하나 이상의 용매를 포함할 수 있다. 바람직한 양태에서 수성 에칭 용액은 실질적으로 다른 용매를 함유하지 않는다.
HF는 적어도 0.1M, 선택적으로 약 1-10M의 농도로 제공될 수 있다. 같은 농도범위가 무전해 증착의 경우에 증착단계를 위해 제공될 수 있다.
에칭 단계에서 (및 무전해 증착의 경우에서 증착단계에서) HF의 농도 및/또는 에칭단계에서 산화제의 농도는 증착 및/또는 에칭 공정 중에 모니터링하여 필요에 따라 조정될 수 있다.
실리콘은 증착 및 에칭 단계 동안 방사될 수 있다. 사용된 빛의 세기 및 파장은 에칭되는 실리콘의 성질에 의존할 것이다. 반응 물질은 에칭되는 실리콘재료의 밴드캡의 영역에서 파장을 가지는 광원으로 방사할 수 있다. 가시광선의 이용이 바람직하다. 광원은 주변광; 램프; 또는 램프로부터 방출되는 빛에 의한 주변광일 수 있다.
에칭공정은 임의의 적절한 반응용기, 예를 들어 폴리에틸렌 또는 폴리프로필렌과 같은 HF-저항성 물질로 제조된 용기 또는 HF 저항성 고무와 같은 HF 저항성 물질로 라이닝한(lined) 반응용기에서 수행할 수 있다. 실리콘을 방사하면 용기는 광투과성일 수 있다. 무전해증착은 마찬가지로 이러한 반응용기에서 수행할 수 있다.
무전해 증착의 경우에, 증착 및 에칭 단계는 산화제 및 선택적으로 추가되는 불소를 함유하는 수성 용액이 기본 구리의 형성 후에 반응 용기에 첨가되는 단일 반응 용기에서 일어날 수 있다. 구리 이온의 농도는 산화제 용액의 첨가에 의해 희석될 수 있다. 이것은 HF 및 산화제에 의해 실리콘을 에칭하는 경쟁방법보다 덜 적절한 추가의 구리증착이 생길 수 있다.
또 다른 양태에서 실리콘은 원하는 수준의 구리가 실리콘의 표면에 형성되었을때 구리이온을 포함하는 수성 용액으로부터 제거되고, 에칭 단계는 HF와 같은 불소 및 산화제를 포함하는 별도의 수성 용액에서 일어나고 여기서 별도의 수성용액은 실질적으로 구리이온을 함유하지 않는다.
에칭은 비전기화학적 공정에 의해 일어날 수 있다. 즉, 바이어스 전압은 에칭 동안에 실리콘에 적용되지 않는다.
이방성 에칭(anisotropic etching)은 구조화된 실리콘, 특히, 기둥을 갖는 실리콘 또는 다공성, 바람직하게는 마이크로다공성 실리콘을 형성할 수 있다.
기본적인 에칭공정은 도 2A 및 2B에 예시되어 있는데 어떤 크기로 도시하지는 않았다. 도 2A를 참조하면, 처음단계에서 기본 구리(205)는 실리콘웨이퍼(201)의 표면(203)에 형성된다. 두 번째 단계에서 증착된 구리의 밑에 지역은 산화제 및 HF의 존재하에 에칭되어 실리콘의 표면에 기둥(207)을 형성한다.
본 발명은 실리콘 웨이퍼를 참조하여 예시되어 있지만, 실리콘 표면을 갖는 임의의 기판이 제한없이 비웨이퍼 실리콘 시트, 실리콘 리본 및 실리콘 플레이크(flake) 및 구 또는 실리콘 회전타원체 입자와 같은 실리콘 입자를 포함하여 이용될 수 있다고 인식할 것이다.
기둥(209)는 어떤 모양이든 가질수 있다. 예를 들어, 기둥은 분지형 또는 비분지형일 수 있고, 실질적으로 직선형 또는 굴곡형일 수도 있고, 실질적으로 같은 굵기일수도 있고 점점 뾰족해질 수 있다.
도 2B에 관하여, 바깥 방향으로 확대되는 기둥(207)은 에칭된 표면(209)로부터 떨어져 있을 수 있다. 기둥은 와이어, 나노와이어, 막대 및 컬럼(column) 형태일 수 있다. 기둥은 실리콘 섬유를 형성하기 위해 에칭된 표면(209)로부터 분리될 수 있다. 한가지 배열에서, 실질적으로 모든 기둥(207)은 멀리 떨어져 있을 수 있다. 또다른 배열에서 기둥(207)의 일부는 함께 뭉쳐질 수 있다.
기둥의 횡단도는 규칙적인 모양을 형성할 수 있다(예를 들어, 원형, 사각형 또는 삼각형) 또는 불규칙적인 모양을 형성할 수 있다(예를 들어, 표면상으로 하나이상의 오목하거나 볼록한 커브면 또는 가지 또는 돌출부 또는 이들의 조합을 포함할 수 있다). 기둥의 모양은 구리증착후에 실리콘의 노출된 표면 지역의 모양에 의해 부분적으로 결정되어지기 때문에 무전해 구리 증착을 포함하는 방법이 불규칙적인 모양의 횡단도를 가지는 기둥을 제조하는 경향이 있다고 이해될 수 있다.
도 2C는 매크로다공성 실리콘을 제조하기 위해 표면(203)을 에칭하여 형성된 실리콘으로 확대하는 기공(211)을 포함하는 에칭된 실리콘을 예시한다(즉, 직경이 ＞50nm의 기공을 갖는 실리콘). 에칭을 행하면, 에칭된 실리콘의 에칭된 표면(209)로부터 확대된 기둥(207)보다 오히려 에칭할 실리콘의 표면(203)에 기공(211)을 형성하고 실리콘물질에 아래쪽으로 확장되도록 구리가 증착되는 것을 제외하고는 실리콘의 에칭방법은 도 2A에 도시된 것과 실질적으로 동일하다. 기둥을 갖는 구조화된 실리콘과 대조적으로, 매크로다공성 실리콘은 에칭된 실리콘의 외부표면에 실질적으로 계속적인 실리콘벽면과 연결된 그물망을 가질 수 있다.
에칭된 실리콘의 표면은 다공성 실리콘의 지역 및 기둥을 갖는 지역 모두를 포함할 수 있다. 에칭된 실리콘은 역시 안쪽방향으로 방향이 확대되는 것에서 다공 및 기둥형 실리콘의 지역들이 조합될 수 있다. 즉, 에칭된 실리콘의 외부 지역은 기둥의 실리콘을 포함하지만, 내부 지역은 다공성의 실리콘을 포함하고 또한 이와 반대일 수 있다..
처음 단계에서 실리콘의 표면에 구리증착의 정도는 실리콘이 구리이온을 포함하는 용액에 노출되는 시간길이; 용액에 구리이온의 농도; 및 구리를 포함하는 용액에 노출된 실리콘의 단위표면당 구리의 몰수 중 하나 이상을 조절함으로써 조절될 수 있다.
기공은 실리콘 표면(203)으로부터 실리콘에 적어도 0.5마이크론, 선택적으로 적어도 1마이크론, 선택적으로 적어도 2마이크론 확대할 수 있다. 기공은 적어도 100nm, 선택적으로 적어도 300nm, 선택적으로 적어도 0.5마이크론의 직경을 가질 수 있다. 기공은 실리콘 표면에 내측 수직으로 확장할 수 있거나, 임의의 중간 각 내측으로 확장할 수 있다. 모든 기공이 같은 방향으로 확장이 되는 것은 아니며, 대신 다수의 기공은 다수의 방향으로 확장될 수 있다. 기공이 내측으로 확장되는 방향은 도중에 변할 수 있다. 두 개 이상의 기공은 실리콘의 표면 밑에 기공의 불규칙적인 그물망을 형성하도록 합해질 수 있다.
기판은 에칭되어 기둥 및/또는 다공성 실리콘을 형성한 후에 에칭된 표면 또는 표면들을 처리하여 기둥을 분리 및/또는 다공성 실리콘 단편을 형성할 수 있다. 기본적인 처리는 예를 들면 기계적인 처리 에칭된 표면의 문지름 및 초음파처리를 포함한다. 이러한 양태에서, 에칭된 실리콘 시이트 또는 웨이퍼는 바람직하게 약 5 내지 200nm의 두께를 가질 수 있다.
분리된 기둥은 상술한 기둥과 동일한 모양 및 치수를 가질 수 있는 것으로 인식될 것이다. 분리된 실리콘은 다공성 실리콘 단편, 별개의 분리된 실리콘 기둥 및 실리콘 기둥 무리를 포함할 수 있다.
도 2A 내지 2C는 실리콘 출발물질의 단지 한 개의 표면의 에칭을 예시하지만, 출발물질인 한 개 이상이 에칭될 수 있는 것으로 인식될 것이다. 예를 들어, 도 2A 내지 2C에 예시된 웨이퍼 또는 시이트의 반대 표면은 각 표면상의 구리를 증착한 다음 각각의 표면을 에칭함으로써 에칭될 수 있다. 그리고 나서 한 개 이상의 표면을 에칭해야 하는 경우, 구리증착 및 에칭은 에칭할 제1 표면상에서 수행할 수 있으며, 또한 하나 이상의 추가표면도 마찬가지로 계속적으로 처리할 수 있다. 대안적으로, 구리 증착 및 에칭 중 하나 또는 모두는 한 개 이상의 표면에서 동시에 일어날 수 있다. 예를 들어, 동시 에칭은 구리를 가진 두 개 이상의 표면을 에칭 조성물에 노출되도록 하나 이상의 표면에 구리를 가진 기판을 배열함으로써 일어날 수 있다.
한 실시양태에서, 실리콘 웨이퍼 또는 시이트와 같은 실리콘 표면을 갖는 출발 기판은 에칭 전후에 다수의 작은 실리콘 구조로 부숴질 수 있다. 이러한 실시양태에서, 출발 실리콘 웨이퍼 또는 시이트는 바람직하게 얇은데, 예를 들어, 약 10 내지 50μm의 두께를 갖는 실리콘 웨이퍼이다. 바람직하게, 출발 물질은 웨이퍼의 결정성 구조 및 결정 배향에 방해 및/또는 피해를 최소화하기 위해 온화하게 부숴졌다. 출발실리콘 구조는 약 500마이크론 이하의 평균 길이를 갖는 입자로 부숴질 수 있다. 평균 길이는 부숴진 웨이퍼 입자의 하나 이상 시료의 SEM 사진 및 이미지 또는 이미지들로 나타낸 입자의 길이를 측정하여 결정할 수 있다.
도 2A 내지 2C는 실리콘 웨이퍼 또는 시이트를 에칭하는 방법을 예시하지만, 동일한 공정이 실리콘 입자의 표면에 기공 및/또는 기둥을 형성하기 위해 이하 더 자세히 설명되는 실리콘 입자의 에칭에 적용될 수 있는 것으로 인식될 것이다.
기둥은 0.5마이크론 이상, 선택적으로 적어도 1마이크론, 선택적으로 적어도 2마이크론, 선택적으로 10마이크론 이하의 깊이로 실리콘 표면을 에칭함으로써 형성될 수 있다. 선택적으로 기둥은 2 내지 10마이크론의 깊이로 실리콘 표면을 에칭함으로써 형성된다.
기둥은 약 0.02 내지 0.70μm, 예를 들어 0.1 내지 0.5μm, 예를 들어 0.1 내지 0.25μm, 바람직하게 0.04 내지 0.50μm의 직경 또는 두께를 가질 수 있다. 기둥은 5:1 내지 100:1, 바람직하게 10:1 내지 100:1 범위의 어스펙트비(기본판에 기둥의 평균 두께 또는 직경에 의해 나눠진 기둥의 높이로 정의됨)을 가질 수 있다. 기둥은 실질적으로 횡단도가 원형일 수 있으나 그렇게 될 필요는 없다. 기둥이 변하는 방향 및/또는 가지 또는 돌출부를 갖는 다수의 확대된 부분의 불규칙적인 횡단도를 가지는 경우에 다수의 이런 수많은 부분의 평균두께는 어스펙트비의 계산에 이용된다. 기둥은 임의의 방향에서 실리콘으로부터 외부로 확대될 수 있고 이들의 길이에 따라 방향이 구부러지거나 변하는 것을 포함할 수 있다.
기공 또는 기둥의 표면은 비교적 평활할 수 있거나 거칠 수 있다. 표면은 자국으로 되거나 50nm 미만의 직경을 갖는 기공 또는 빈 공간을 포함할 수 있다. 기둥 구조는 메소기공 또는 마이크로기공일 수 있다.
에칭된 실리콘의 다공성은 에칭 전에 실리콘의 부피에 대한 에칭된 실리콘내에 도입된 빈 공간 또는 기공의 총부피의 퍼센트 비율로 정의될 수 있다. 보다 높은 다공성은 예를들어, 전기화학적 셀, 센서, 검출기, 필터 등의 장치에서 실리콘의 반응성을 증가할 수 있는 보다 높은 표면적을 제공할 수 있거나 의학 또는 소비자 생산 조성물에서 성분들 또는 활성물질을 포함하기 위한 보다 큰 부피를 제공할 수 있다. 그러나, 만일 다공성이 너무 크다면 실리콘의 구조적 완전함(또는 기계적 강도)이 줄어들 것이고 예를 들면 리튬이온 전지와 같은 장치에 있어서 전기화학적 활성 실리콘 물질의 부피는 줄어들 것이다. 에칭된 실리콘의 다공성은 적어도 5%, 선택적으로 적어도 10%일 수 있다. 바람직하게는 적어도 20%일 수 있다. 다공성은 90%미만 선택적으로 80%미만일 수 있다. 바람직하게는 75%이하이다.
기공 및 기둥의 치수은 광학적 방법, 예를 들어, 주사전자 현미경을 이용하여 측정할 수 있다. 다공성은 잘 알려진 가스 또는 수은 다공측정 기술을 사용하거나 에칭 전후의 실리콘물질의 무게를 측정하여 측정할 수 있다.
어떤 이론에 얽매임이 없이, 기본 구리의 무전해 형성은 구리섬이 형성된 다음 측면으로 확대하고 함께 결합하여 구리층을 제조하는 처음 단계를 포함한다고 믿는다. 상기 구리층은 다중의 구리단일층섬을 함께 결합시킴으로써 제조된 단일층일 수 있다. 추가적인 구리증착은 구리층의 균일한 두께 성장을 초래한다. 이것은 은의 무전해 제조와 대조적인데, 수지상에 의해 상호결합하는 은의 무리를 형성할 수 있고 각각의 무리는 다중의 은원자의 두께를 갖는 것으로 믿어진다.
도 2A 및 도 2B에 예시된 것처럼 구리의 섬의 에칭은 기공 또는 기둥을 형성시키는 것으로 이해될 것이다. 또한, 어떤 이론에 얽매이지 않지만, 구리섬의 결합에 의해 형성된 단일층은 예를 들어 육면체 패킹에 의해 무전해적으로 형성된 구리단일층의 패킹때문에 아래쪽의 실리콘 표면을 100% 덮지 않을 것이고 이러한 단일층을 갖는 에칭은 여전히 실리콘 표면에 기공 또는 기둥 패턴을 생산할 것이라 믿는다.
그러나, 어떤 이론에 얽매이지 않지만, 구리층 두께가 단일층을 넘을때 또는그렇지 않으면 구리층이 실질적으로 모든 실리콘 표면을 덮을때 에칭 중에 발생되는 기체는 실리콘으로부터 피할 방법이 없을 것이고 이 결과로 차례로 실리콘의 약한 에칭을 초래할 수 있는 구리층의 아래쪽에 대해 압력을 가하는 기체가 나타난다. 더욱이, 이러한 경우에 에칭 용액 중에 포함된 HF 및 산화제는 실리콘표면에 도달하는 것이 구리층에 의해 차단될 수 있다.
그러나, 구리에 의한 실리콘 표면의 적용범위는 원하는 다공성 또는 기둥의 밀도 및 치수를 얻기 위해 충분하여야만 한다. 바람직하게는 에칭된 실리콘 표면의 적어도 10%, 선택적으로 적어도 20%, 적어도 50% 또는 적어도 75%가 구리층에 의해 덮여져 있어야 한다. 구리 표면 덮게는 99%미만 또는 95%미만일 수 있다. 구리 표면 덮게는 예를 들어 주사전자현미경 또는 전자후방산란회절 또는 에너지 분산형 X-레이 분광법과 같이 다른 잘 알려진 분석 기술과 같은 광학적 방법을 이용하여 측정할 수 있다.
따라서, 일실시양태에서 본 공정 중에 실리콘의 표면에 형성된 구리 금속은 단일층 형태 및/또는 다수의 구리의 분리된 섬을 형성한다.
에칭된 실리콘 구조의 형성 후에 에칭실리콘 구조 내에 및/또는 에칭된 실리콘구조의 표면상의 남은 구리는 세척되거나 화학적으로 제거될 수 있다. 대안적으로, 남은 구리는 예를 들어 실리콘의 전도성 향상을 위해 보유할 수 있다. 남은 구리를 포함하는 에칭된 실리콘 구조를 어닐링하여 구리 실리사이드를 형성할 수 있는데, 이것은 구리-실리콘 흡착을 향상시킬 수 있다.
실리콘
에칭할 기판의 하나 이상의 실리콘 표면은 도핑되지 않거나, n-도핑되거나 p-도핑되거나 또는 그 혼합물일 수 있다. 바람직하게 실리콘은 n- 또는 p-도핑된다. 실리콘에 대한 p-타입 도펀트의 예는 B, AL, IN, Mg, Zn, Cd 및 Hg를 포함한다. 실리콘에 대한 n-타입 도펀트의 예는 P, As, Sb 및 C이다. 게르마늄 및 은과 같은 도펀트는 또한 사용될 수 있다.
실리콘 기판은 하나 이상의 이의 표면 및 비실리콘 코어에 실리콘을 갖는 물질일 수 있다. 그의 예는 비실리콘(예를 들어 그라파이트) 코어 및 실리콘 쉘을 갖는 입자 및 실리콘층에 의해 샌드위치되어 있는 비실리콘 코어를 갖는 시트를 포함한다.
에칭할 실리콘은 또다른 물질의 표면을 지지할 수 있다.
실리콘은 순수 실리콘일 수 있거나 또는 합금 또는 실리콘의 다른 혼합물 및 하나 이상의 다른 물질일 수 있다. 실리콘은 적어도 90.00중량%의 순도를 가질 수 있다. 선택적으로 적어도 99중량%의 순도를 가질 수 있다. 선택적으로 실리콘 순수도는 99.9999중량% 미만일 수 있다. 실리콘은 야금 등급일 수 있다.
실리콘은 적어도 0.005Ω.cm, 선택적으로 적어도 0.01Ω.cm, 선택적으로 적어도 1Ω.cm의 저항률을 가질 수 있다. 실리콘의 저항률은 약 100Ω.cm까지 일수 있다.
기판의 실리콘 표면은 선택적으로 (100) 및 (111)실리콘으로부터 선택되는데 실리콘 표면은 각각 (100) 또는 (111) 실리콘으로, 대칭적으로 동등하게 실리콘 아래는 {100} 및 {111}로 표시된다. {100} 실리콘은 대칭적으로 동등한 (100) (010) 및 (001) 평면의 그룹을 포함한다고 이해될 수 있다.
기판은 하나 이상의 {100} 또는 {111} 실리콘표면 및 다른 {100} 또는 {111} 실리콘보다 하나 이상의 실리콘표면을 포함하는 것으로 이해될 수 있다. 예를 들어, 실리콘 플레이크는 적어도 하나의 (100) 또는 (111) 표면 및 하나 이상의 다른 실리콘 표면을 가질 수 있다.
에칭은 예를 들어 벌크실리콘 또는 실리콘 분말 위에서 수행될 수 있다. 벌크실리콘 구조의 예들은 실리콘웨이퍼 또는 야금급의 실리콘같은 실리콘시트 및 보다 작은 조각으로 깨진 실리콘웨이퍼 또는 시트 또는 플레이크로 깨진 벌크실리콘의 다른 형태에 의해 형성된 실리콘 시트 또는 칩을 포함한다. 실리콘의 분말입자는 당업자에 알려진 임의의 방법, 예를 들어 원하는 크기로 벌크실리콘을 갈거나 제트분쇄에 의해 금속 실리콘같은 실리콘소스로부터 형성될 수 있다. 적절한 실리콘분말의 예는 노르웨이의 Elkem로부터 "SilgrainTM"로써 이용할 수 있다.
사용되는 경우, 실리콘웨이퍼와 같은 벌크실리콘은 처음 및 두번째 반대되는 표면을 가질 수 있는데 각 표면은 적어도 0.25cm2, 선택적으로 적어도 0.5cm2, 선택적으로 적어도 1cm2의 지역을 가진다. 각 표면은 실질적으로 평면일 수 있다. 벌크실리콘은 0.5마이크론 이상, 선택적으로는 1마이크론 이상, 선택적으로 10마이크론 이상, 선택적으로 100마이크론 이상, 선택적으로 약 100-1000마이크론 범위의 두께를 가질 수 있다.
사용되는 경우, 입자는 플레이크 또는 와이어의 형태, 또는 직육면체, 실질적으로 구 또는 회전타원체 입자일 수 있다. 그들은 다측면일 수 있거나 실질적으로 계속적으로 곡선의 표면을 가질 수 있다. 비구형의 코어입자는 적어도 1.5:1의 비율, 선택적으로는 적어도 2:1의 비율을 가질 수 있다. 바람직하게는 실리콘 플레이크는 적어도 2:1의 비율을 가질수 있다.
입자들은 약 100μm 이하, 바람직하게는 50μm 미만, 더욱 바람직하게는 30μm 미만의 가장 큰 치수의 크기를 가질 수 있다.
입자들은 적어도 하나의 일 마이크론 미만의 가장 작은 면을 가질 수 있다. 바람직하게는 가장 작은 면은 적어도 0.5마이크론이다.
입자크기는 광학적 방법, 예를 들어 주사전자현미경을 이용하여 측정할 수 있다.
다수의 입자, 분말을 포함하는 조성물에 있어, 예를 들면 입자의 바람직하게는 적어도 20%, 바람직하게는 적어도 50%의 분말이 상술한 범위 내에서 가장 작은 치수를 가진다. 입자크기분포는 레이져 회절 방법 또는 광학 디지털 이미지 방법을 이용하여 측정할 수 있다.
전지제조
본 명세서에 기술된 바와 같이 제조된 에칭된 실리콘은 충전식 금속이온전지의 음극을 제조하기 위해 이용될 수 있다. 전지는 도 1을 참조하여 설명될 수 있다.
벌크실리콘이 에칭된 경우에 음극 집전체는 벌크실리콘의 한면에 제조될 수 있고 에칭된 표면을 갖는 벌크실리콘의 또다른 면은 전지의 전해질에 접촉될 수 있다. 집전체는 금속 포일일수 있다. 예를 들어 구리, 니켈 또는 알루미늄 또는 탄소종이와 같은 비금속 집전체일 수 있다.
본 발명자들은 에칭이 은 이온을 이용하는 상응하는 공정과 비교하여 상대적으로 작은 양의 구리이온으로 수행될 수 있다는 것을 밝혀냈다. 따라서 일구체예에서 실리콘 웨이퍼와 같은 에칭된 벌크 실리콘은 먼저 세척하거나 또는 그렇지 않으면 웨이퍼에서 남은 금속을 제거하기 위해 벌크 실리콘을 처리없이 금속이온전지의 음극을 형성하는데 이용될 수 있다. 웨이퍼에 존재하는 남은 구리는 음극의 전도성을 증가시키는 역할을 할 수 있다. 구리를 포함하는 에칭된 실리콘은 담금질하여 구리실리콘의 접착에 구리실리사이드를 형성시켜 실리콘에 구리의 흡착을 향상시킬 수 있다.
실리콘이 미립자성의 형태인 경우에, 미립자성 실리콘 및 하나 이상의 용매를 포함하는 슬러리는 음극층을 형성하기 위해 음극 집전체위에 증착할 수 있다. 실리콘 입자들은 미립자성 출발물질을 에칭하거나 또는 보다 큰 출발물질을 파괴시켜서 형성된 하나 이상의 에칭된 실리콘 입자; 에칭된 다공성 실리콘 표면으로부터 분리된 다공성 실리콘 단편; 및 에칭된 실리콘 표면으로부터 분리시켜 실리콘 기둥을 형성한 별개의 실리콘 섬유 또는 실리콘 섬유의 무리일 수 있다. 실리콘 입자는 입자의 분말로서 제공될 수 있다. 슬러리는 바인더 물질, 예를 들어 폴리이미드, 폴리아크릴산(PAA) 및 이의 알칼리 금속 염, 폴리비닐알코올(PVA) 및 폴리비닐리덴 플루오라이드(PVDF), 나트륨 카르복시메틸셀룰로오스(Na-CMC) 및 선택적으로 비활성 전도성 첨가물, 예를 들어 탄소 블랙, 탄소 섬유, ketjen 블랙 또는 탄소나노튜브를 추가로 포함할 수 있다. 전지에 활성물질로서 작용하기 위해 실리콘 입자를 제공하는 것 외에도, 하나 이상의 추가적인 활성물질은 또한 슬러리에 제공될 수 있다. 모범적인 추가활성물질은 그라파이트 또는 그라핀과 같은 탄소의 활성형태를 포함한다. 활성그라파이트는 활성 실리콘보다 용량의 현저한 손실없이 다수의 충전/방전 사이클을 제공하는 반면에 실리콘은 그라파이트보다 높은 용량을 제공할 수 있다. 따라서 실리콘함유 활성물질 및 그라파이트 활성 물질을 포함하는 전극 조성물은 높은 용량 및 상당수의 충전/방전 사이클 모두에 장점을 갖는 리튬 이온전지를 제공할 수 있다. 슬러리는 집전체에 증착될 수 있는데 집전체는 상술한 바와 같다. 추가적인 처리가 필요에 따라 수행될 수 있는데, 예를 들어 실리콘입자를 서로 직접 결할시키거나 및/또는 집전체에 실리콘 입자를 결합할 수 있다. 결합물질 또는 다른 코팅물질은 또한 초기 형성후에 합성의 전극층의 표면에 적용될 수 있다.
적당한 양극 물질의 예로 LiCoO2, LiCo0 .99Al0 .01O2, LiNiO2, LiMnO2, LiCo0 .5Ni0 .5O2, LiCo0 .7Ni0 .3O2, LiCo0.8Ni0.2O2, LiCo0 .82Ni0 .18O2, LiCo0 .8Ni0 .15Al0 .05O2, LiNi0.4Co0.3Mn0.3O2 및 LiNi0 .33Co0 .33Mn0 .34O2를 포함한다. 양극 집전체는 일반적으로 3 내지 500μm 사이의 두께를 가진다. 양극 집전체로서 이용될 수 있는 물질의 예로는 알루미늄, 스테인리스강, 니켈, 티타니늄 및 탄소를 포함한다.
전해질은 적절하게는 리튬 염을 포함하는 비수용액 전해질일 수 있고, 제한없이 비수용액 전해질 용액, 고체전해질 및 무기고체전해질을 포함할 수 있다. 이용될 수 있는 비수용액 전해질 용액의 예는 프로필렌 카보네이트, 에틸렌 카보네이트, 뷰텔렌 카보네이트, 디메틸 카보네이트, 디에틸 카보네이트, 감마 뷰티로 락톤, 1,2-디메톡시 에탄, 2-메틸 테트라하이드로퓨란, 디메틸설폰사이드, 1,3디옥솔란, 포름아미드, 디메틸포름아미드, 아세토니트릴, 니트로메탄, 메틸포메에트, 메틸아세티이트, 인산 디메스터, 트리메톡시 메탄, 설포란, 메틸 설포란 및 1,3-디메틸-2-이미다졸이디온과 같은 비전자성 유기용매를 포함할 수 있다.
유기 고체 전해질의 예는 폴리에틸렌 유도체, 폴리에틸렌옥사이드 유도체. 폴리프로필렌 옥사이드 유도체, 인산 에스테르 고분자,폴리에스테르 황화물, 폴리비닐알코올, 폴리비닐리딘 플루오라이드 및 이온해리그룹을 포함하는 고분자를 포함한다.
무기고체전해질의 예는 Li5NI2, Li3N, LiI, LiSiO4, Li2SiS3, Li4SiO4, LiOH 및 Li3PO4와 같은 리튬염의 질화물, 할로겐화물 및 황화물을 포함한다.
리튬염은 적절하게 선택된 용매 또는 용매의 혼합물에서 용해될 수 있다. 적절한 리튬염의 예는 LiCl, LiBr, LiI, LiClO4, LiBF4, LiBC4O8, LiPF6, LiCF3SO3, LiAsF6, LiSbF6, LiAlCl4, CH3SO3Li 및 CF3SO3Li를 포함할 수 있다.
전해질이 비수용액 유기용액인 전지는 음극과 양극사이에 있는 분리기를 제공한다. 분리기는 일반적으로 높은 이온투과성 및 높은 기계적 강도를 갖는 절연을 위한 물질로 형성할 수 있다. 분리기는 일반적으로 0.01 내지 100μm의 다공성 직경 및 5 내지 300μm의 두께를 가진다. 적절한 전극 분리기의 예는 마이크로-다공성 폴리에틸렌 필름을 포함한다.
여기에 설명된 바와 같은 다공성 또는 가늘고 긴 기둥같은 구조를 포함하는 에칭된 실리콘 구조, 다공성 실리콘 단편 또는 분리된 실리콘 섬유는 제한없이 전기화학적 전지, 리튬 공기전지, 흐름전지, 연료전지와 같은 다른 에너지 저장 장치, 열전지, 태양전지와 같은 광전지장치, 필터 센서, 전기적 및 열적 축전지, 미소유체 장치, 가스/기체 센서, 열 또는 유전체 절열장치, 전송을 조절 또는 수정하기 위한 장치, 빛 또는 전자파방사선의 다른 형태의 흡수 또는 반사, 크로마토그래피 또는 상처소독을 포함하는 재충전 금속 이온전지에 첨가하여 폭넓은 범위에 적용할 수 있다.
다공성 실리콘 입자는 구강위생 및 화장품을 포함하는 케어소비제품, 름식 또는 다른 영양식품, 또는 사람 또는 동물의 내부 또는 외부에 약을 전달하는 의약품을 포함하는 의료용품에서 저장, 성분의 조절가능한 전달 또는 시간조절의 방출 또는 활성재료에 대해 이용될 수 있다. 에칭된 실리콘은 또한 전기회로의 건축학적 전도성 또는 반도체성 부품을 형성할 수 있다.
실시예
일반적인 순서
첫 단계에서, (100) 배향을 갖고 약 1 내지 10 Ω.cm에서 저항성을 갖는 n-도핑된 실리콘 웨이퍼(약 1 cm2)는 HF 및 CuSO4 또는 Cu(NO3)2의 첫 용액 50ml을 넣는다. 구리는 처음 시간동안에 실리콘 웨이퍼의 표면에 제조된다 후에 구리를 갖는 실리콘 웨이퍼를 온화하게 탈이온수로 세척한다.
두 번째 단계에서, 그리고 나서 실리콘 웨이퍼는 적어도 30분 동안 에칭된 실리콘을 제조하기 위해 HF 및 NH4NO3의 두 번째 용액에 넣는다.
선택적인 세 번째 단계에서, 에칭된 실리콘 웨이퍼는 물로 세척한다. 단지 실리콘 웨이퍼의 단지 한면의 표면은 상기 일반적인 순서로 에칭하지만, 실리콘 웨이퍼의 두 면의 표면은 웨이퍼의 두면에 일반적인 순서를 갖는 것에 의해 에칭될 수 있다. 각 구리증착 및 에칭 단계는 한번에 한 표면 또는 동시에 두 표면에 수행될 수 있다.
실시예 1-5
첫 단계에서 실리콘 웨이퍼는 20mM CuSO4 +7M HF의 처음 용액에 첨가하고 두 번째 단계에서 웨이퍼는 0.2M NH4NO3 +7M HF의 두 번째 용액에 3시간동안 수행하였다. 두 단계 모두 실온에서 수행하였다.
웨이퍼는 하기 표 1에 나타낸 시간 동안 처음 용액을 유지하였다.
실시예 처음 용액에서의 시간
(초) 		도
1 10 3
2 20 4A 및 4B
3 60 5A 및 5B
4 90 6A 및 6B
5 120 7A 및 7B
도 3 내지 7을 참조하면, 기둥의 밀도 및/또는 길이는 처음 수용액에서 보다 짧은 시간에 일반적으로 보다 커진다.
어떤 이론에도 얽매이지 않고, 처음 용액에서 보다 긴 시간에 단일층 두께 이상의 균일한 구리필름의 형성때문이라 생각되는데, 실질적으로 아래쪽의 실리콘의 동위원소의 에칭의 결과는 나타냄 및/또는 에칭과정에서 발생되는 기체의 탈출(특히 수소)을 막는다. 이는 도 8 및 도 9에 잘 보여지는데 각각 처음 용액에서 20초 및 20초 후에 실리콘 표면을 묘사하였다. 도 8은 실리콘 웨이퍼의 표면에 형성된 수많은 구리의 분리섬을 보여주는 반면에 도 9는 실리콘 웨이퍼의 표면에 실질적으로 구리의 균일한 표면을 보여준다.
그래서, 일구체예에서 실리콘이 각각 짧은 시간동안 처음 용액에 노출되는 것 및 두번째 용액에서 실질적으로 구리가 없는 용액을 선호한다. 상기 실시예에서 두번째 용액은 암모늄 니트레이트를 포함하지만, 이는 니트레이트가 용해된 다른 물, 특히 구리니트레이트와 다른 금속 니트레이트를 이용할 수 있다는 것으로 이해될 수 있다.
10중량% 메탄올을 두번째 용액에 포함하는 것을 제외하고 실시예 2는 반복하였다. 실시예 2와 비교하여 에칭의 양이 적고 얕은 다공을 가지는 실리콘을 생산한는 것이 유의적으로 줄어들었다는 것을 알았다.
실시예 6
실리콘 웨이퍼는 두번째 단계에서 온도를 60 내지 70℃으로 조절한 것을 제외하고 실시예 2에 묘사된 것처럼 처리하였다.
도 10A 및 확대된 이미지인 도 10B에 언급된 것처럼, 에칭된 양은 실시예 2(도 4A 및 4B)에서 보다 낮은데 에칭된 양은 에칭온도에 의해 적어도 일부분은 조절가능할 수 있다고 묘사하고 있다.
실시예 7 및 8
실리콘 웨이퍼를 NH4NO3의 농도를 실시예 7에서는 0.4M 실시예 8에서는 0.6M로한 것을 제외하고 실시예 2에 기술된 것처럼 처리하였다. 실시예 2, 7 및 8에서 생산된 에칭된 실리콘에서 유의적인 차이가 관찰되지 않았다.
실시예 9-12
실리콘 웨이퍼는 처음 단계에서 실리콘 웨이퍼를 20mM CuSO4 + 7M HF 용액에서 30초 동안 처리하고 두번째 단계에서 0.2M NH4NO3 +7M HF 용액에서 1.5 시간동안 처리한 일반적인 순서를 따라서 처리하였다. 두 단계 모두 실온에서 수행하였다.
웨이퍼의 저항률 및 도핑은 하기 표2에 묘사한 것과 같이 다양하였다.
실시예 Si 도핑 Si 저항률 (Ω.cm) 도
9 n-도핑 0.01~0.03 Ω.cm 11A 및 11B
10 n-도핑 0.08~0.1 Ω.cm 12A 및 12B
11 n-도핑 1~10 Ω.cm 13A 및 13B
12 p-도핑 1~10 Ω.cm 14A 및 14B
기둥은 도 11 내지 14에서 보여지는 것처럼 모든 경우에 형성되었다. 그러나, 낮은 저항률에서 특히 약 0.001Ω.cm에서 에칭이 보다 등방성으로 되는 경향이 있었다.
실시예 13
실리콘 웨이퍼는 (110) 배향을 갖는 실리콘이 에칭된 것을 제외하고 일반적인 순서를 따라서 처리하였다
처음 단계에서 실리콘 웨이퍼는 20mM CuSO4 +7M HF 용액에서 20초 동안 처리하였고 두번째 단계에서 웨이퍼를 0.2M NH4NO3 +7M HF 용액에서 1.5시간 동안 처리하였다. 에칭과정은 도 15A 및 15 B에서 보여지는 것처럼 기둥보다는 실리콘에서 오히려 기공을 생산하였으나, 대조적으로 기둥은 실시예 1-5에 기술된 것처럼 (100)배향을 갖는 실리콘 웨이퍼를 이용하여 유사한 과정으로 하였을 때 형성되었다.
실시예 14
실리콘 웨이퍼는 (110) 배향을 갖는 실리콘을 이용하였고 실리콘을 쪼갰다는 것을 제외하고 일반적인 방법을 따라 처리하였다. 쪼개진 끝은 (111) 평면을 가졌다.
처음 단계에서, 쪼개진 실리콘 웨이퍼는 0.2M CuSO4 +7M HF 용액에서 30초 동안 처리하였고 두번째 단계에서 상기 웨이퍼를 0.2M NH4NO3 +7M HF 용액에서 1.5 시간 동안 처리하였다.
도 16A는 쪼개진 웨이퍼의 위쪽의 (110) 표면 및 (111) 표면의 밑부분을 보여준다. (111) 및 (110) 표면의 에칭에서 (111) 표면의 깊은 에칭을 갖는 분명한 차이가 보여질 수 있다.
도 16B는 도 16A의 에칭된 (111) 표면을 확대한 것이다.
실시예 15
실리콘 웨이퍼는 (111) 배향을 갖는 실리콘을 이용하고 웨이퍼의 저항률이 약 0.0008 내지 0.001Ω.cm인 것을 제외하고 일반적인 방법을 따라 처리되었다.
처음 단계에서 쪼개진 실리콘웨이퍼는 20mM CuSO4 +7M HF 용액에서 30초 동안 처리되었고 두번째 단계에서 0.2M NH4NO3 +7M HF 용액에서 1.5시간 동안 처리되었다.
도 17에 언급한 것처럼, 이방성의 에칭의 정도는 도 16A 및 도 16B에서 보여지는 것처럼 높은 저항률에서의 (111) 실리콘의 에칭보다 낮은 저항률에서 낮음을 보여주었다. 도 17에서 보여지는 흰 점은 에칭부산물일 것이다.
실시예 16
이번 실시예에서 실리콘웨이퍼는 약 20μm의 두께 및 1-20 옴.cm의 저항률을 갖는 얇은 (100) n-도핑(붕소) 실리콘웨이퍼이었다.
실리콘웨이퍼는 처음 단계에서 실리콘웨이퍼가 20mM CuSO4 + 7M HF 용액에서 30초 동안 처리하였고 두번째 단계에서 상기 웨이퍼는 0.2mM NH4NO3 + 7M HF 용액에서 30분 동안 처리하였다.
도 18A 및 확대된 이미지인 18B에 언급한 것처럼, 기둥은 2μm의 높이를 형성하였다.
그 후에 에칭된 웨이퍼는 도 18C에 도시된 바와 같이 에칭된 단편을 생산하기 위해 가벼운 압력을 적용하여 깨졌다. 웨이퍼의 단편화에 의해 형성된 확대된 이미지의 단편은 도 18D에 도시되며, 기둥이 웨이퍼 단편으로부터 확대되었다.
이 실시예에서의 실리콘웨이퍼는 단지 한 개의 표면만이 에칭되었으나, 실리콘웨이퍼를 형성하기 위해 반대쪽에 에칭된 표면을 가지기 위해 에칭과정이 반복될 수 있음을 알 수 있다.
실시예 17
이 실시예에서 실리콘웨이퍼는 p-타입, (100), 1~100Ω.cm의 약 200μm의 두께를 갖는 실리콘웨이퍼이다.
실리콘웨이퍼는 처음 단계에서 실리콘웨이퍼는 20mM CuSO4 + 7M HF 용액에서 30초 동안 처리하였고 두번째 단계에서 상기 웨이퍼를 0.2M NH4NO3 + 7M HF 용액에서 30분 동안 처리한 일반적인 단계에 따라 처리하였다.
그 후에 에칭된 실리콘웨이퍼의 기둥은 도 19A 및 19B에 묘사된 개별의 실리콘섬유 및 섬유 무리를 제공하기 위한 면도날로 벗겨내었다.
실시예 18
200 내지 800 마이크론의 지름 및 순수도 99.8%를 갖는 Elkem으로부터 이용할 수 있는 실리콘분말 1g는 실시예 2에 언급한 것처럼 묘사되어 처리하였다.
도 20은 실리콘분말의 표면에 형성한 기공을 묘사하였다.
본 발명은 리튬 이온의 흡착 및 탈착에 의해 작동되는 재충전가능한 전지의 음극을 언급하여 묘사하였으나 상기에 묘사된 에칭된 실리콘구조는 다른 금속이온전지, 예를 들면 나트륨 또는 마그네슘 이온전지에 적용할 수 있다고 생각할 수 있다. 또한, 상기에 묘사된 에칭된 실리콘은 금속 이온전지이상의 다른 장치, 예를 들면, 필터, 연료전지와 같은 다른 에너지 저장장치, 태양전지, 센서 및 축전기와 같은 광전지 장치에 이용될 수 있다고 생각할 수 있다. 상기에 묘사된 에칭된 실리콘은 또한 전기회로의 전도 또는 반도체 조성을 형성할 수 있다.
본 발명이 구체적인 실시양태들과 관련하여 기술하였지만, 첨부된 특허청구범위에 제시된 본 발명의 범위를 벗어나지 않고 본 명세서에 기술된 특징들의 다양한 수정, 변형 및/또는 조합이 당업자에게 자명할 것으로 인식될 것이다.

Claims (49)

  1. 에칭대상물(a material to be etched)의 적어도 한 개의 실리콘표면을 구리금속으로 부분적으로 도포하는 단계; 및 산화제 및 불소이온 공급 화합물(a sourece of fluoride ions)을 함유하는 수성에칭 조성물에 상기 적어도 한개의 표면을 노출시키는 단계를 포함하는 실리콘의 에칭방법.
  2. 제1항에 있어서, 무전해증착 공정에 의해 에칭대상물의 적어도 한 개의 표면에 구리금속의 일부 또는 전부가 형성되는 것인 방법.
  3. 제2항에 있어서, 무전해증착공정은 구리염 및 불소이온 공급 화합물을 함유하는 수성증착 조성물에 에칭대상물의 적어도 한개의 표면을 노출하는 단계를 포함하는 것인 방법.
  4. 제3항에 있어서, 산화제가 O2; O3; 및 NO3 -, S2O8 2 -, NO2 -, B4O7 2- 또는 ClO4 -의 산 또는 염 또는 이들의 혼합물로 이루어진 군에서 선택되는 것인 방법.
  5. 제4항에 있어서, 산화제가 알칼리 금속질산염, 암모늄 질산염 및 이의 혼합물로 이루어진 군에서 선택되는 것인 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 수성에칭 조성물이 실질적으로 구리이온을 함유하지 않는 것인 방법.
  7. 제3항 내지 제5항 중 어느 한 항에 있어서, 수성에칭 조성물은 수성증착 조성물에 산화제 및 선택적으로 추가되는 불소이온을 첨가함으로써 형성된 것인 방법.
  8. 제7항에 있어서, 산화제 및 선택적으로 추가되는 불소이온은 수성형태로 첨가되고, 구리이온의 농도가 수성산화제 및 선택적으로 추가되는 불소이온의 첨가에 의해 희석되는 것인 방법.
  9. 제8항에 있어서, 무전해증착된 구리가 다수의 분리된 구리섬으로 형성되고, 선택적으로 분리된 섬이 50-200nm, 선택적으로 50-100nm범위의 직경을 가질때 구리의 추가적인 무전해 증착을 실질적으로 정지하기 위해, 수성산화제 및 선택적으로 추가되는 불소이온을 첨가함으로써 구리이온의 농도를 희석하는 것인 방법.
  10. 제8항 또는 제9항에 있어서, 무전해증착된 구리가 구리의 단일층으로 형성되었을 때 구리의 추가적인 무전해증착을 실질적으로 정지하기 위해, 수성산화제 및 선택적으로 추가되는 불소이온을 첨가함으로써 구리이온의 농도를 희석하는 것인 방법.
  11. 제3항 내지 제6항 중 어느 한 항에 있어서, 무전해 증착 후에 및 수성 에칭조성물에 노출되기 전에 에칭대상물을 수성증착 조성물로부터 제거하는 것인 방법.
  12. 제11항에 있어서, 무전해 증착된 구리가 다수의 분리된 구리섬을 형성하고, 적어도 한 개의 실리콘표면에 다수의 분리된 구리섬을 제공하기 위한 제1 수성 조성물로부터 에칭대상물을 제거하며, 이때 상기 분리된 섬은 선택적으로 50 내지 200nm범위의 직경을 갖는 것인 방법.
  13. 제11항 또는 제12항에 있어서, 무전해증착된 구리가 구리의 단일층을 형성하고, 적어도 한 개의 실리콘표면에 구리의 단일층을 제공하기 위한 제1 수성조성물로부터 에칭대상물을 제거하는 것인 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 적어도 한 개의 표면의 에칭에 의해 형성된 에칭된 실리콘표면으로부터 확장하는 실리콘기둥을 형성하도록 적어도 한 개의 표면을 에칭하는 것인 방법.
  15. 제14항에 있어서, 에칭된 실리콘표면으로부터 실리콘기둥을 분리하는 추가적인 단계를 포함하는 것인 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 수성에칭 조성물내 불소이온 공급 화합물이 플루오르화 수소인 것인 방법.
  17. 제3항 내지 제16항 중 어느 한 항에 있어서, 수성증착 조성물내 불소이온 공급 화합물이 플루오르화 수소인 것인 방법.
  18. 제16항 또는 제17항에 있어서, 수성증착 조성물내 및 수성에칭조성물내 플루오르화 수소의 농도가 독립적으로 1 내지 10M 범위인 것인 방법.
  19. 제3항 내지 제18항 중 어느 한 항에 있어서, 수성증착 조성물내 구리염의 농도가 0.001 내지 5M 범위인 것인 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 수성에칭조성물이 실질적으로 알코올을 함유하지 않는 것인 방법.
  21. 제3항 내지 제20항 중 어느 한 항에 있어서, 적어도 한 개의 표면을 2분 미만, 선택적으로는 1분 이하동안 수성증착 조성물에 노출하는 것인 방법.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서, 실리콘이 적어도 0.005Ω.cm의 저항률을 가지는 것인 방법.
  23. 제22항에 있어서, 실리콘이 적어도 0.01 Ω.cm의 저항률을 가지는 것인 방법.
  24. 제1항 내지 제23항 중 어느 한 항에 있어서, 실리콘은 n-도핑, p-도핑 또는 이의 혼합물인 것인 방법.
  25. 제1항 내지 제24항 중 어느 한 항에 있어서, 에칭할 적어도 한개의 표면은 {111} 또는 {100} 배향을 가지는 것인 방법.
  26. 제25항에 있어서, 에칭대상물이 (111) 또는 (100) 배향을 가지는 것인 방법.
  27. 제1항 내지 제26항 중 어느 한 항에 있어서, 0℃ 내지 30℃, 선택적으로 약 20℃의 온도에서 수행하는 것인 방법.
  28. 제1항 내지 제27항 중 어느 한 항에 있어서, 에칭대상물을 에칭하는 동안 바이어스(bias)를 실리콘에 적용하지 않는 것인 방법.
  29. 제1항 내지 제28항 중 어느 한 항에 있어서, 에칭대상물의 적어도 한 개의 표면이 적어도 0.5마이크론의 깊이로 에칭되는 것인 방법.
  30. 제1항 내지 제29항 중 어느 한 항에 있어서, 에칭된 실리콘은 적어도 한 개의 표면을 에칭시켜 형성되는 적어도 한 개의 에칭된 표면안으로 확장하는 기공을 포함하는 것인 방법.
  31. 제30항에 있어서, 기공이 적어도 50nm의 직경을 가지는 것인 방법.
  32. 제1항 내지 제29항 중 어느 한 항에 있어서, 에칭된 실리콘은 적어도 한 개의 표면을 에칭시켜 형성되는 적어도 한 개의 에칭된 표면으로부터 확장되는 기둥을 포함하는 것인 방법.
  33. 제32항에 있어서, 기둥이 적어도 0.5마이크론의 길이를 가지는 것인 방법.
  34. 제1항 내지 제33항 중 어느 한 항에 있어서, 에칭대상물이 벌크실리콘, 선택적으로 실리콘웨이퍼의 형태인 것인 방법.
  35. 제34항에 있어서, 에칭된 벌크실리콘을 다수의 에칭된 벌크실리콘 단편으로 부스는 단계를 포함하는 것인 방법.
  36. 제35항에 있어서, 다수의 에칭된 벌크실리콘 단편이 분말을 형성하는 것인 방법.
  37. 제1항 내지 제33항 중 어느 한 항에 있어서, 에칭대상물이 실리콘 분말 형태인 것인 방법.
  38. 제37항에 있어서, 실리콘 분말이 실리콘 플레이크를 포함하는 것인 방법.
  39. 제38항에 있어서, 실리콘 플레이크가 {111} 또는 {100} 실리콘 배향을 갖는 적어도 한 개의 표면을 가지는 것인 방법.
  40. 제1항 내지 제39항 중 어느 한 항에 있어서, 구리금속 일부 또는 전부가 열증착 및 스퍼터링으로부터 선택된 공정에 의해 에칭대상물의 적어도 한 개의 표면 위에 형성되는 것인 방법.
  41. 제40항에 있어서, 패턴마스크를 통해 적어도 한 개의 실리콘 표면에 구리금속을 증착하는 것인 방법.
  42. 제1항 내지 제41항 중 어느 한 항에 따른 방법에 의해 얻어진 에칭된 실리콘.
  43. 제42항에 따른 에칭된 실리콘을 활성물질로 포함하는 것인 전극.
  44. 제43항에 있어서, 활성물질과 전기적으로 접촉하는 전도성 집전체를 추가로 포함하는 것인 전극.
  45. 제15항의 방법에 따라 형성된 하나 이상의 분리된 실리콘 기둥; 제35항의 방법에 따라 형성된 실리콘 단편; 또는 제37항의 방법에 따라 형성된 에칭된 실리콘분말; 및 적어도 하나의 용매를 함유하는 슬러리를 전도성 집전체에 적용하는 단계, 및 상기 적어도 하나의 용매를 증발시키는 단계를 포함하는, 제44항에 따른 전극을 형성하는 방법.
  46. 제34항의 방법에 따라 형성된 에칭된 벌크실리콘에 전도성 집전체를 적용하는 단계를 포함하는, 제44항에 따른 전극을 형성하는 방법.
  47. 제46항에 있어서, 에칭된 벌크실리콘에 남은 구리를 제거하지 않고 전도성 집전체에 적용하는 것인 방법.
  48. 금속이온을 삽입 및 방출할 수 있는 제43항 또는 제44항에 따른 전극을 포함하는 음극; 금속이온을 방출 및 재흡수할 수 있는 금속함유 화합물로부터 형성된 양극; 및 상기 음극 및 양극 사이의 전해질을 포함하는 충전식 금속이온전지.
  49. 제48항에 있어서, 금속이온전지가 리튬이온 전지인 충전식 금속이온전지.
KR1020147012116A 2011-10-06 2012-10-05 에칭된 실리콘 구조, 이의 제조방법 및 이의 용도 KR20140083006A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1117279.8A GB201117279D0 (en) 2011-10-06 2011-10-06 Etched silicon structures, method of forming etched silicon structures and uses thereof
GB1117279.8 2011-10-06
PCT/GB2012/052483 WO2013050785A1 (en) 2011-10-06 2012-10-05 Etched silicon structures, method of forming etched silicon structures and uses thereof

Publications (1)

Publication Number Publication Date
KR20140083006A true KR20140083006A (ko) 2014-07-03

Family

ID=45035271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147012116A KR20140083006A (ko) 2011-10-06 2012-10-05 에칭된 실리콘 구조, 이의 제조방법 및 이의 용도

Country Status (7)

Country Link
US (1) US20140248539A1 (ko)
EP (1) EP2764563B1 (ko)
JP (1) JP2015504568A (ko)
KR (1) KR20140083006A (ko)
CN (1) CN103988342A (ko)
GB (2) GB201117279D0 (ko)
WO (1) WO2013050785A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160045306A (ko) * 2014-10-17 2016-04-27 한양대학교 에리카산학협력단 실리콘 표면 에칭방법 및 시드층 형성방법
US9701902B2 (en) 2014-09-11 2017-07-11 Kabushiki Kaisha Toshiba Etching method, method of manufacturing article, and etching solution
KR20170104235A (ko) * 2016-03-07 2017-09-15 한국과학기술원 금속 나노입자와 금속 초박막이 코팅된 전도성 단결정 실리콘 입자, 이를 포함하는 고용량 이차전지용 음극활물질 및 그 제조방법
US10454115B2 (en) 2015-11-05 2019-10-22 Korea Institute Of Science And Technology Porous carbon materials and methods of manufacturing the same
WO2024058794A1 (en) * 2022-09-14 2024-03-21 Applied Materials, Inc. Methods of highly selective silicon oxide removal

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201122315D0 (en) * 2011-12-23 2012-02-01 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
CA2868391A1 (en) * 2012-04-02 2013-10-10 Stephane Bancel Polynucleotides comprising n1-methyl-pseudouridine and methods for preparing the same
US20140010861A1 (en) * 2012-04-02 2014-01-09 modeRNA Therapeutics Modified polynucleotides for the production of proteins associated with human disease
PL2863455T3 (pl) * 2013-05-30 2019-11-29 Lg Chemical Ltd Porowaty materiał czynny elektrody ujemnej na bazie krzemu, sposób jego wytwarzania oraz zawierający go akumulator litowy
WO2015023760A1 (en) * 2013-08-14 2015-02-19 Board Of Regents, The University Of Texas System Methods of fabricating silicon nanowires and devices containing silicon nanowires
WO2015065394A1 (en) 2013-10-30 2015-05-07 Hewlett-Packard Development Company, L.P. Island etched filter passages
JP6171097B2 (ja) * 2013-10-30 2017-07-26 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 非平行アイランドエッチング
US10205164B2 (en) 2013-12-03 2019-02-12 Lg Chem Ltd. Porous silicon-based anode active material, method for preparing the same, and lithium secondary battery comprising the same
CN104803342B (zh) * 2014-01-23 2016-08-17 清华大学 碗状金属纳米结构的制备方法
DE102015212202A1 (de) * 2015-06-30 2017-01-05 Robert Bosch Gmbh Siliciummonolith-Graphit-Anode für eine Lithium-Zelle
US11289700B2 (en) 2016-06-28 2022-03-29 The Research Foundation For The State University Of New York KVOPO4 cathode for sodium ion batteries
CN108075164A (zh) * 2016-11-09 2018-05-25 林逸樵 二次电池及其制作方法
CN108232204A (zh) * 2016-12-10 2018-06-29 中国科学院大连化学物理研究所 一种硅基有序化电极及其制备方法和应用
WO2018119679A1 (en) * 2016-12-27 2018-07-05 China Triumph International Engineering Co., Ltd. Method for activation of cdte layer of cdte thin-film solar cells with calcium hypochlorite
JP7134778B2 (ja) * 2018-08-09 2022-09-12 株式会社東芝 処理システム
CN109597250B (zh) * 2018-12-26 2021-06-01 Tcl华星光电技术有限公司 蓝相液晶面板的制作方法及其立体电极的制作方法
CN110803706B (zh) * 2019-12-04 2023-03-28 宝鸡文理学院 一种快速高效脱除介孔氧化硅材料模板剂的方法
EP4109639A1 (en) * 2020-02-20 2022-12-28 Industry-University Cooperation Foundation Hanyang University ERICA Campus Metal negative electrode, secondary battery comprising same, and method for producing same
EP4220769A1 (en) * 2020-09-25 2023-08-02 Tohoku University Lithium-ion secondary battery negative electrode mixture and lithium-ion secondary battery

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436259A (en) * 1966-05-12 1969-04-01 Ibm Method for plating and polishing a silicon planar surface
JP3186621B2 (ja) * 1996-12-24 2001-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1160186C (zh) 1999-06-03 2004-08-04 宾夕法尼亚州研究基金会 纳米尺度的组合物、复合结构、其制造和应用
US6790785B1 (en) * 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
GB2395059B (en) 2002-11-05 2005-03-16 Imp College Innovations Ltd Structured silicon anode
US7244513B2 (en) * 2003-02-21 2007-07-17 Nano-Proprietary, Inc. Stain-etched silicon powder
FR2853562B1 (fr) * 2003-04-14 2006-08-11 Centre Nat Rech Scient Procede de fabrication de granules semiconducteurs
TW200620451A (en) * 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
DE102005041877A1 (de) * 2005-09-02 2007-03-08 Koynov, Svetoslav, Dr. Verfahren zur Herstellung siliziumhaltiger Oberflächen und optoelektronische Bauelemente
GB0601318D0 (en) * 2006-01-23 2006-03-01 Imp Innovations Ltd Method of etching a silicon-based material
WO2008044683A1 (fr) * 2006-10-10 2008-04-17 Panasonic Corporation Électrode négative pour accumulateur secondaire à électrolyte non aqueux
JP2008171802A (ja) * 2006-12-13 2008-07-24 Matsushita Electric Ind Co Ltd 非水電解質二次電池用負極とその製造方法およびそれを用いた非水電解質二次電池
FR2914925B1 (fr) 2007-04-13 2009-06-05 Altis Semiconductor Snc Solution utilisee dans la fabrication d'un materiau semi-conducteur poreux et procede de fabrication dudit materiau
GB0709165D0 (en) * 2007-05-11 2007-06-20 Nexeon Ltd A silicon anode for a rechargeable battery
GB0713898D0 (en) 2007-07-17 2007-08-29 Nexeon Ltd A method of fabricating structured particles composed of silcon or a silicon-based material and their use in lithium rechargeable batteries
US8815104B2 (en) * 2008-03-21 2014-08-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
WO2010027962A2 (en) * 2008-09-04 2010-03-11 The Board Of Trustees Of The University Of Illinois Method of forming a nanoscale three-demensional pattern in a porous semiconductor
GB2464158B (en) * 2008-10-10 2011-04-20 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries
EP2226374B1 (en) * 2009-03-06 2012-05-16 S.O.I. TEC Silicon Etching composition, in particular for silicon materials, method for characterizing defects of such materials and process of treating such surfaces with etching composition
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
KR101103841B1 (ko) 2009-05-27 2012-01-06 한국과학기술연구원 금속이온 이용 무전해 에칭법에 의한 다발구조의 실리콘 나노로드 제조방법 및 이를 함유하는 리튬이차전지용 음극 활물질
GB0922063D0 (en) 2009-12-17 2010-02-03 Intrinsiq Materials Global Ltd Porous silicon
TWI472477B (zh) 2010-03-02 2015-02-11 Univ Nat Taiwan 矽奈米結構與其製造方法及應用
GB201005979D0 (en) * 2010-04-09 2010-05-26 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9701902B2 (en) 2014-09-11 2017-07-11 Kabushiki Kaisha Toshiba Etching method, method of manufacturing article, and etching solution
KR20170134292A (ko) * 2014-09-11 2017-12-06 가부시끼가이샤 도시바 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
KR20160045306A (ko) * 2014-10-17 2016-04-27 한양대학교 에리카산학협력단 실리콘 표면 에칭방법 및 시드층 형성방법
US10454115B2 (en) 2015-11-05 2019-10-22 Korea Institute Of Science And Technology Porous carbon materials and methods of manufacturing the same
KR20170104235A (ko) * 2016-03-07 2017-09-15 한국과학기술원 금속 나노입자와 금속 초박막이 코팅된 전도성 단결정 실리콘 입자, 이를 포함하는 고용량 이차전지용 음극활물질 및 그 제조방법
WO2024058794A1 (en) * 2022-09-14 2024-03-21 Applied Materials, Inc. Methods of highly selective silicon oxide removal

Also Published As

Publication number Publication date
EP2764563A1 (en) 2014-08-13
GB2495405B (en) 2014-11-12
US20140248539A1 (en) 2014-09-04
CN103988342A (zh) 2014-08-13
GB201217909D0 (en) 2012-11-21
JP2015504568A (ja) 2015-02-12
EP2764563B1 (en) 2016-09-21
GB201117279D0 (en) 2011-11-16
GB2495405A (en) 2013-04-10
WO2013050785A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
EP2764563B1 (en) Etched silicon structures, method of forming etched silicon structures and uses thereof
US20140335411A1 (en) Etched silicon structures, method of forming etched silicon structures and uses thereof
TWI530006B (zh) 多孔性電活性材料
US20150050556A1 (en) Etched silicon structures, method of forming etched silicon structures and uses thereof
US9184438B2 (en) Method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries
US20140170303A1 (en) Electrodeposition process for the manufacture of an electrode for a metial-ion battery
US20130122717A1 (en) Method of fabricating structured particles composed of silicon or silicon-based material and their use in lithium rechargeable batteries
EP2897200B1 (en) Porous complex, and method for preparing same
US20160172457A1 (en) Methods of fabricating silicon nanowires and devices containing silicon nanowires
WO2012046916A1 (en) Negative active material for rechargeable lithium battery, method of preparing the same, and rechargeable lithium battery including the same
US20240113282A1 (en) Long-cycle-life, high-capacity silicon anodes and methods of making and using the same
CN104011261B (zh) 刻蚀硅结构、形成刻蚀硅结构的方法及其用途

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid