KR20170108161A - 패키징 방법 및 패키징 구조 - Google Patents

패키징 방법 및 패키징 구조 Download PDF

Info

Publication number
KR20170108161A
KR20170108161A KR1020177024914A KR20177024914A KR20170108161A KR 20170108161 A KR20170108161 A KR 20170108161A KR 1020177024914 A KR1020177024914 A KR 1020177024914A KR 20177024914 A KR20177024914 A KR 20177024914A KR 20170108161 A KR20170108161 A KR 20170108161A
Authority
KR
South Korea
Prior art keywords
substrate
adhesive layer
base
layer
sensing region
Prior art date
Application number
KR1020177024914A
Other languages
English (en)
Inventor
지치 왕
치옹 위
웨이 왕
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20170108161A publication Critical patent/KR20170108161A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

패키징 방법 및 패키징 구조. 패키징 방법은: 제1 기판(100) 및 제2 기판(200)을 제공하는 단계로서, 상기 제2 기판(200)에 제1 표면(200a) 및 상기 제1 표면(200a)의 맞은편에 있는 제2 표면(200b)이 제공되는 단계; 및 상기 제1 기판(100)의 측면을 접착층(101)을 이용하여 상기 제2 기판(200)의 제1 표면(200a)과 결합하는 단계; 상기 제2 기판(200)의 상기 제2 표면(200b) 내부에 홈 구조를 형성하는 단계; 베이스(300)를 제공하는 단계로서, 상기 베이스(300)에 제1 표면(401) 및 상기 제1 표면(401) 맞은편에 있는 제2 표면(402)이 제공되고, 상기 베이스(300)의 제1 표면(401)에는 유도 영역(induction region)(301) 및 상기 유도 영역 주변에 배치된 다수의 용접 패드들(302)이 제공되는 단계; 및 상기 제2 기판(200)의 상기 제2 표면(200b)을 상기 베이스(300)의 상기 제1 표면(401)과 함께 압착하는 단계를 포함하되, 캐비티는 상기 홈 구조(202) 및 상기 베이스(300) 사이에 형성되어, 상기 유도 영역이 상기 캐비티 내에 배치된다.

Description

패키징 방법 및 패키징 구조
본 발명은 반도체 기술분야에 관한 것으로서, 특히 이미지 센싱 칩을 위한 웨이퍼-레벨(wafer-level) 패키징 방법 및 웨이퍼 레벨 패키징 구조에 관한 것이다.
본 출원은 중국 특허청에 2015년 2월 13일에 출원된 중국 특허 출원 201510079349.3 "패키징 방법 및 패키징 구조"에 대한 우선권을 청구하며 해당 출원의 전체 내용은 참조 자료로 본 출원에 통합된다.
웨이퍼 레벨 칩 사이즈 패키징(wafer level chip size packaging, WLCSP) 기술은 웨이퍼 전체를 패키징 및 테스트한 후에 각각의 최종 칩 패키지들을 확보하기 위해 절단하는 기술로서, 패키징된 칩 패키지의 크기는 다이(die)와 동일하다.
웨이퍼 레벨 칩 사이즈 패키징 기술은 세라믹 리드레스 칩 캐리어(ceramic leadless chip carrier)의 패키징 방법, 유기(organic) 리드레스 칩 캐리어의 패키징 방법 및 디지털 카메라 모듈의 패키징 방법과 같은 종래의 패키징 방법을 변화시켜 비교적 가볍고, 작고, 짧고, 얇고 저렴한 마이크로 전자 제품들에 대해 증가하는 시장 수요를 충족시킨다. 웨이퍼 레벨 칩 사이즈 패키징 기술을 활용하여 패키징된 칩은 상당히 초소형화된 것으로, 칩 크기의 축소 및 웨이퍼 크기의 확대로 칩의 비용은 급격하게 감소 된다. 웨이퍼 레벨 칩 사이즈 패키징 기술은 IC 설계, 웨이퍼 제조, 패키지 테스트 및 기판 제조를 함께 결합하며, 현재 패키징 분야에서는 향후 개발 트랜드일 뿐만 아니라 지속적인 관심 기술이다.
웨이퍼 레벨 패키징 기술에서, 특히 이미지 센싱 칩을 패키징하는 경우, 상부 커버 기판(upper cover substrate)은 일반적으로 디바이스들이 형성되는 반도체 웨이퍼의 표면 위에 커버 되어, 패키징 단계 동안 디바이스들을 손상 및 오염으로부터 보호한다.
웨이퍼 레벨 칩 패키징 구조의 단면 구조 개략도인 도 1을 참조한다. 웨이퍼 레벨 칩 패키징 구조는: 기판(10)을 포함하되, 센싱 영역(sensing region)(20)은 상기 기판(10) 위에 형성되고, 접촉 패드들(contact pads)(21)은 상기 센싱 디바이스의 양측에 있는 상기 기판(10) 위에 형성되고, 관통홀(through hole)은 상기 센싱 영역(20) 맞은편에 있는 상기 기판(10)의 또 다른 표면 위에 형성되고, 상기 접촉 패드(21)는 상기 관통홀을 통해 노출되고, 절연층(11)은 상기 관통홀의 측벽 및 상기 기판(10)의 상기 표면 위에 형성되고, 라인층(line layer)(12)은 상기 접촉 패드(21)의 표면 및 상기 절연층(11)의 표면의 일 부분에 형성되고, 상기 라인층(12) 및 상기 절연층(11)은 개구부를 포함하는 솔더 마스크(solder mask)(13)에 의해 커버 되며 상기 라인층(12)과 연결되는 솔더볼(solder ball)(14)은 상기 개구부에 배치된다.
센싱 영역(20)이 제공되는 기판(10)의 표면은 상부 커버 기판(30)에 의해 커버된다. 캐비티 벽(31)은 상부 커버 기판(30)과 기판(10)의 표면 사이에 배치된다. 캐비티는 캐비티 벽(31), 상부 커버 기판(30) 및 기판(10) 사이에 형성되며, 센싱 영역(20)은 디바이스를 오염 및 손상으로부터 보호하기 위해 캐비티 내에 배치된다.
상부 커버 기판(30)의 두께는 프로세스 조건들에 부합하기 위해 보통 상대적으로 크며 일반적으로 대략 400μm다. 그러므로 패키징 된 웨이퍼를 절단하여 형성된 칩 패키지의 두께가 크고 칩 패키지 위에 추후 모듈의 전체적인 두께 또한 큰 것은 더 얇은 전자 제품들에 대한 시장 수요를 충족시킬 수 없다.
웨이퍼 패키지의 두께를 줄이기 위해, 패키징된 웨이퍼의 표면 위 상부 커버 기판을 제거하여 (도 2에 도시된 바와 같이) 센싱 영역(20)을 노출시킨다. 이와 같은 경우, 웨이퍼 패키지의 두께는 감소 되더라도, 센싱 영역(20)이 오염 및 손상에 취약하므로, 패키징 구조의 전반적인 성능에 영향을 받는다.
그러므로 패키징 구조의 성능에 영향을 주지 않으면서 패키징 구조의 두께를 감소시킬 수 있는 패키징 방법이 필요하다.
본 발명의 목적은 패키징 방법 및 패키징 구조를 제공하여 패키징 구조의 두께를 감소시키는 것이다.
일 측면에서, 패키징 방법이 제공된다. 패키징 방법은: 제1 기판 및 제2 기판을 제공하는 단계로서, 상기 제2 기판은 제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하는 단계 및 상기 제1 표면의 어느 한 면을 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착하는 단계; 상기 제1 기판의 상기 제2 표면에서 홈 구조(groove structure)를 형성하는 단계; 베이스를 제공하는 단계로서, 상기 베이스는 제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하고, 상기 베이스의 상기 제1 표면에 센싱 영역 및 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들이 제공되는 단계; 및 상기 제2 기판의 상기 제2 표면과 상기 베이스의 상기 제1 표면을 부착하는 단계를 포함하되, 캐비티는 상기 홈 구조 및 상기 베이스 사이에 형성되고 상기 센싱 영역은 상기 캐비티 내에 배치된다.
선택적으로, 제2 기판의 제2표면을 베이스의 제1 표면과 부착하는 단계 이후, 상기 방법은: 상기 베이스의 상기 제2 표면 위에서 패키징 프로세스를 실시하는 단계; 및 상기 제1 기판 및 상기 접착층을 제거하는 단계를 더 포함할 수 있다.
선택적으로, 상기 베이스의 상기 제2 표면 위에서 실시되는 상기 패키징 프로세스는: 관통홀을 형성하기 위해 상기 베이스의 상기 제2 표면을 시닝(thinning)하고 에칭(etching)하는 단계로서, 상기 접촉 패드의 표면의 일 부분이 상기 관통홀의 하부에서 노출되는 단계; 상기 베이스의 상기 제2 표면 및 상기 관통홀의 측벽 표면 위에 절연층을 형성하는 단계; 상기 절연층의 표면 위에 상기 접촉 패드와 연결되는 금속층을 형성하는 단계; 상기 금속층의 표면 및 상기 절연층의 표면 위에 개구부를 포함하는 솔더 마스크를 형성하는 단계로서, 상기 금속층의 표면의 일 부분은 상기 개구부에 의해 노출되는 단계; 및 상기 금속층의 상기 표면 위에 외부 연결을 위한 돌출부를 형성하는 단계를 포함할 수 있다.
선택적으로, 상기 관통홀은 상기 금속층으로 충진될 수 있으며, 상기 금속층의 상기 표면의 높이는 상기 베이스의 상기 제2 표면 높이와 동일할 수 있고; 상기 금속층의 상기 상면은 상기 솔더 마스크 내 상기 개구부를 통해 노출될 수 있고; 그리고 외부 연결을 위한 돌출부는 상기 개구부 내에 형성될 수 있으되, 상기 외부 연결을 위한 돌출부는 상기 금속층의 상기 상면과 연결된다.
선택적으로, 상기 제1 기판의 두께는 300μm 내지 500μm일 수 있다.
선택적으로, 상기 제2 기판의 두께는 100μm 내지 200μm일 수 있다.
선택적으로 상기 제1 기판의 상기 표면을 상기 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착하는 단계는: 상기 제1 기판의 상기 표면 위에 상기 접착층을 형성하는 단계 및 상기 제2 기판의 상기 제1 표면을 상기 접착층과 부착하는 단계; 또는 상기 제2 기판의 상기 제1 표면 위에 상기 접착층을 형성하는 단계 및 상기 제1 기판의 상기 표면을 상기 접착층과 부착하는 단계를 포함할 수 있다.
선택적으로, 상기 접착층은 제1 접착층 및 제2 접착층을 포함할 수 있다.
선택적으로, 상기 제1 기판의 상기 표면을 상기 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착하는 단계는: 상기 제1 기판의 상기 표면 위에 상기 제1 접착층을 형성하는 단계 및 상기 제2 기판의 상기 제 1표면 위에 상기 제2 접착층을 형성하는 단계, 또는 상기 제1 기판의 상기 표면 위에 상기 제2 접착층을 형성하는 단계 및 상기 제2 기판의 상기 제1 표면 위에 상기 제1 접착층을 형성하는 단계; 및 상기 제1 기판을 상기 제1 접착층 및 상기 제2 접착층과 함께 상기 제2 기판과 부착하는 단계를 포함할 수 있다.
선택적으로 상기 접착층은 스프레이(spraying) 프로세스, 스핀 코팅(spin coating) 프로세스 또는 접착 프로세스를 통해 형성될 수 있다.
상기 제1 접착층이 레이저 조사에 따라 분해 가능한 접착층인 경우, 상기 접착층에 레이저를 조사하여 접착력을 상실시켜 상기 제1 기판을 제거하고; 그리고 상기 접착층이 열분해가 가능한 접착층인 경우, 상기 접착층을 열분해 방법으로 처리하여 접착력을 상실시켜 상기 제1 기판을 제거한다.
선택적으로, 상기 제2 기판의 상기 표면은 상기 제2 기판의 상기 표면 위에 있는 상기 접착층을 제거하기 위해 세척(clean)될 수 있다.
선택적으로, 상기 홈 구조를 형성하는 단계는: 상기 제2 기판의 상기 제2 표면 위에 캐비티 벽 물질층(cavity wall material layer)을 형성하는 단계 및 상기 캐비티 벽 물질층 내부에 홈을 형성하기 위해 상기 제2 기판의 상기 표면까지 상기 캐비티 벽 물질층을 에칭하는 단계; 또는 상기 제2 기판 내부에 홈을 형성하기 위해 상기 제2 기판의 상기 제2 표면을 에칭하는 단계를 포함할 수 있다.
선택적으로, 상기 베이스는 다수의 유닛들을 포함할 수 있으며, 센싱 영역 및 상기 센싱 영역 주변에 배치되는 다수의 접촉 패드들은 각각의 상기 다수의 유닛들 위에 형성될 수 있고, 인접하는 유닛들 사이에 쏘잉 래인들(sawing lanes)이 제공될 수 있고, 상기 제1 기판과 부착되는 상기 표면 외에 상기 제2 기판의 표면에 형성되는 상기 홈 구조는 상기 다수의 유닛들 위 다수의 센싱 유닛들과 일대일로 상응하는 다수의 홈들을 포함할 수 있으며; 그리고 상기 방법은: 다수의 칩 패키지들을 형성하기 위해 상기 제1 기판 및 상기 접착층을 제거한 뒤에 상기 쏘잉 래인들을 따라 상기 베이스 및 상기 제1 기판을 절단하는 단계를 더 포함할 수 있다.
또 다른 측면에서, 패키징 구조는 본 발명의 실시예들에 따라 제공된다. 상기 패키징 구조는: 제1 기판 및 제2 기판으로서, 상기 제2 기판은 제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하며, 상기 제1 기판의 어느 한 면은 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착되는, 제1 기판 및 제2 기판; 상기 제2 기판의 상기 제2 표면에 배치되는 홈 구조; 및 베이스로서, 상기 베이스는 제1 표면 및 상기 제1 표면의 맞은편에 있는 제2 표면을 포함하고 상기 베이스의 상기 제1 표면에 센싱 영역 및 상기 센싱 영역 주변에 배치되는 다수의 접촉 패드들이 제공되는 베이스를 포함하되, 상기 제2 기판의 상기 제2 표면은 상기 베이스의 상기 제1 표면과 부착되고, 캐비티는 상기 홈 구조 및 상기 베이스 사이에 형성되며, 상기 센싱 영역은 상기 캐비티 내에 배치된다.
선택적으로, 상기 제1 기판의 물질은 유리, 실리콘 웨이퍼, 세라믹 또는 플라스틱일 수 있다.
선택적으로, 상기 제1 기판의 두께는 300μm 내지 500μm일 수 있다.
선택적으로, 상기 제2 기판의 물질은 투명한 물질일 수 있다.
선택적으로, 상기 제2 기판의 두께는 100μm 내지 200μm일 수 있다.
선택적으로, 상기 접착층은 제1 접착층 및 제2 접착층을 포함할 수 있다.
선택적으로, 상기 제1 접착층은 상기 제1 기판의 상기 표면 위에 배치되고, 상기 제2 접착층은 상기 제2 기판의 상기 제1표면 위에 배치된다; 또는 상기 제2 접착층은 상기 제1 기판 표면의 상기 표면 위에 배치되고, 상기 제1 접착층은 상기 제2 기판의 상기 제1 표면 위에 배치된다.
선택적으로, 상기 접착층은 레이저 조사에 따라 분해 가능한 접착층일 수 있다; 또는 상기 접착층은 열분해 가능한 접착층일 수 있다.
선택적으로, 상기 홈 구조는: 상기 제2 기판의 상기 제2 표면 위 캐비티 벽 물질층 내부 홈; 또는 상기 제2 기판의 상기 제2 표면 내부 홈을 포함할 수 있다.
선택적으로, 상기 베이스는 다수의 유닛들을 포함할 수 있고, 센싱 영역 및 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들은 각각의 상기 다수 유닛들 위에 형성될 수 있고, 인접한 유닛들 사이에 쏘잉 래인들이 제공될 수 있으며, 상기 제1 기판과 부착된 상기 표면 외에 상기 제2 기판의 표면 위에 형성된 상기 홈 구조는 상기 다수 유닛들 위에 있는 다수의 센싱 영역들과 일대 일로 상응하는 다수의 홈들을 포함할 수 있다.
선택적으로, 상기 패키징 구조는: 상기 베이스의 상기 제2 표면 내 관통홀로서, 상기 접촉 패드의 표면의 일 부분이 상기 관통홀의 하부에서 노출되는, 관통홀; 상기 베이스의 상기 제2 표면 및 상기 관통홀의 측벽 표면 위 절연층; 상기 절연층의 표면 위에 있고, 상기 접촉 패드와 연결되는 금속층; 상기 금속층의 표면 및 상기 절연층의 상기 표면 위 개구부를 포함하는 솔더 마스크로서, 상기 금속층의 상기 표면의 일 부분은 상기 개구부를 통해 노출되는, 솔더 마스크; 및 상기 금속층의 상기 표면 위 외부 연결을 위한 돌출부를 더 포함할 수 있다.
선택적으로, 상기 관통홀은 상기 금속층으로 충진될 수 있고, 상기 금속층의 상기 표면의 높이는 상기 절연층의 표면 높이와 동일할 수 있으며; 금속층의 상기 상면은 상기 솔더 마스크 내 상기 개구부를 통해 노출되고, 외부 연결을 위한 돌출부는 상기 개구부 내에 형성되되, 외부 연결을 위한 상기 돌출부는 상기 금속층의 상기 상면과 연결된다.
또 다른 측면에서, 패키징 구조는 본 발명의 실시예들에 따라 제공된다. 패키징 구조는: 제1 표면 및 상기 제1 표면의 맞은편에 있는 제2 표면을 포함하는 기판; 상기 기판의 상기 제2 표면에 배치되는 홈 구조; 및 베이스를 포함하되, 상기 베이스는 제1 표면 및 상기 제1 표면의 맞은편에 있는 제2 표면을 포함하고 상기 베이스의 상기 제1 표면에 센싱 영역 및 상기 센싱 영역 주변에 배치되는 다수의 접촉 패드들이 제공되되, 상기 기판의 상기 제2 표면은 상기 베이스의 상기 제1 표면과 부착되고, 캐비티는 상기 홈 구조와 상기 베이스 사이에 형성되며, 상기 센싱 영역은 상기 캐비티 내에 배치되고; 상기 기판의 두께는 100μm 내지 200μm이다.
본 발명의 실시예들에 따라 제공되는 패키징 방법을 활용하여 형성되는 패키징 방법 및 패키징 구조에서, 패키징 구조는: 제1 기판 및 제2 기판으로서, 상기 제1 기판의 표면은 접착층과 함께 상기 제2 기판의 제1 표면과 부착되는, 제1 기판 및 상기 제2 기판; 및 상기 제2 기판의 제2 표면에 배치되는 홈 구조를 포함하되, 상기 제2 기판의 상기 제2 표면은 베이스의 제1 표면과 부착되고, 캐비티는 상기 홈 구조 및 상기 베이스 사이에 형성되어 상기 베이스 위 상기 센싱 영역이 상기 캐비티 내에 배치되도록 한다. 상기 제1 기판 및 상기 제2 기판으로 구성된 이중(two-layered) 상부 커버 기판 구조는 형성된 패키지 구조의 두께를 감소시키기 위한 상기 제1 기판의 추후 제거 단계를 가능하게 한다. 그러므로 상부 커버 기판의 두께를 감소시키기 위한 에칭 또는 연삭 프로세스를 사용할 필요가 없으므로, 패키지 구조의 두께는 감소시키면서 센싱 영역을 보호할 수 있는 유지된 제2 기판의 평활도는 보장될 수 있다.
실시예들 또는 종래 기술의 설명에 사용되는 도면들은 본 발명의 실시예들 또는 종래 기술에 따른 기술 해결방안이 더 명확하도록 다음과 같이 간략하게 기재된다. 다음 설명 내 도면들은 명백히 본 발명의 일부 실시예들만 도시한다. 통상의 기술자들을 위해, 어떠한 창의적인 실시가 없다면 본 도면들에 따른 다른 도면들이 확보될 수 있다.
도 1 내지 도 2는 종래 기술에 따른 패키징 구조의 단면 구조 개략도다; 그리고
도 3 내지 도 13은 본 발명의 실시예들에 따른 패키징 구조의 절차를 형성하는 단계를 도시하는 구조 개략도다.
배경기술에 기재된 바와 같이, 패키징 구조의 상부 커버 기판은 두께가 커서 더 얇은 전자 제품들에 대해 늘어나는 시장의 수요를 충족시킬 수 없다. 또한, 광학 센싱 유닛이 제공되는 패키징 구조의 경우, 패키징 구조의 상부 커버 기판은 상당히 투명해야 한다. 그러나 상부 커버 기판을 시닝하기 위해 연삭 프로세스 또는 에칭 프로세스를 적용하는 경우 상부 커버 기판의 표면이 거칠어지고 상부 커버 기판의 투명도에 영향을 주며, 상기 프로세스는 복잡하고 비용이 많이 소요된다. 더 나아가, 상부 커버 기판을 제거함으로써 패키징 구조의 두께는 감소 되지만, 패키징 구조의 성능에 영향을 준다.
본 발명의 일 실시예에서, 제1 기판을 제 2기판과 부착하여 형성된 이중 기판은 패키징 구조의 상부 커버 기판으로 사용된다. 두께가 큰 제1 기판은 패키징 구조가 형성된 뒤에 제거되어 패키징 구조의 두께를 감소시키고, 제2 기판은 패키징 구조의 성능에 영향을 주지 않도록 계속해서 디바이스들을 보호할 수 있다.
이제부터 본 발명의 상기 목적, 특징들 및 이점들을 더 명확하고 쉽게 이해할 수 있도록 본 발명의 특정 실시예들을 도면들과 함께 상세하게 기술한다.
도3을 참조하면, 제1 기판(100)이 제공된다.
제1 기판(100)의 재료는 유리, 실리콘 웨이퍼, 세라믹 또는 플라스틱이다. 추후 패키징 구조의 이중 상부 커버 기판의 일 부분으로서, 제1 기판(100)은 이어서 제공되는 패키징 될 베이스의 표면 위 센싱 영역을 보호하기 위해 사용된다. 제1 기판(100)은 고강도 및 고도의 내식성 가진 경질 물질로 제조되어, 추후 패키징 프로세스 중에 외부 및 다양한 유형의 화학적 오염으로부터 가해지는 응력을 견딜 수 있다.
제1 기판(100)은 최종 패키징 구조에서 유지되지 않으므로, 투명한 물질 및 불투명한 물질 모두 제1 기판(100)의 물질로 사용될 수 있으며, 패키징 구조의 성능에 영향을 주지 않는다.
상기 실시예에서, 제1 기판(100)의 두께는 300μm 내지 500μm로서, 제1 기판(100)이 추후 프로세스의 요구사항을 충족시키기에 충분한 두께 및 강도를 보유하도록 한다.
도 4를 참조하면, 제2 기판(200)이 제공된다. 제2 기판(200)은 제1 표면(200a) 및 상기 제1 표면(200a)의 맞은편에 있는 제2 표면(200b)을 포함한다.
제2 기판(200)은 투명도가 높은 투명한 물질로 제조된다. 더 나아가, 제2 기판(200)의 표면들은 편평하고 매끄러워서 입사광의 산란 및 확산 반사를 방지할 수 있으므로 제2 기판(200)의 고투명도를 보장한다.
이어서 제공되는 패키징 될 베이스는 광학 센싱 영역인 센싱 영역을 포함한다. 제2 기판(200)은 최종 패키징 구조에서 유지되며 상기 광학 센싱 영역 위에 배치된다. 투명한 물질을 제2 기판(200)의 물질로 선택하여 제2 기판(200)을 통해 광학 센싱 영역 위에서 광 입사를 가능하게 한다.
구체적으로, 상기 실시예에서, 제2 기판(200)의 물질은 무기 유리 또는 유기 유리일 수 있다.
제2 기판(200)의 면적 및 형태는 제1 기판(100)의 면적 및 형태와 동일하여(도 4에 도시된 바와 같이), 제2 기판(200)이 추후에 제1 기판(100)과 부착될 때 제2 기판(200) 및 제1 기판(100)은 서로 완벽하게 중첩된다.
제2 기판(200)의 두께는 100μm 내지 200μm다. 제2 기판(200)은 최종 패키징 구조에서 유지되기 때문에, 제2 기판(200)의 두께가 너무 크면 패키징 구조의 두께가 얇은 전자 제품들의 요구사항을 충족시킬 수 없다. 한편, 제2 기판(200)의 두께가 너무 작으면 안 되는데, 제2 기판(200)의 두께가 100μm 미만인 경우, 제2 기판(200)의 강도가 줄어들어 제2 기판(200)을 통해 견딜 수 있는 외부 스트레스가 감소되기 때문이다. 그러므로 제2 기판(200)이 파손되기 쉽고 패키징 구조 내 센싱 영역을 충분히 보호할 수 없어서 패키징 구조가 쉽게 고장 나게 된다.
제2 기판(200)은 두 표면들을 포함하며, 두 표면들 중 어느 하나는 제1 표면(200a)으로 선택되고 그에 따라 제1 표면(200a)의 맞은편에 있는 표면은 제2 표면(200b)으로 사용된다.
그 다음에, 이중 상부 커버 기판을 형성하기 위해 제2 기판(200)은 접착층과 함께 제1 기판(100)과 부착된다(도 3에 도시된 바와 같이).
제2 기판(200)(도 4에 도시된 바와 같이)을 접착층과 함께 제1 기판(100)(도 3에 도시된 바와 같이)과 부착하는 단계를 도시하는 구조 개략도인 도 5 및 도 6을 참조한다. .
도 5를 참조하면, 접착층(101)은 제1 기판(100)의 어느 한 표면 위에 형성된다.
접착층(101)은 제1 기판(100)의 어느 한 표면 위에 형성될 수 있다. 접착층(101)은 접착력을 가지며, 이중 상부 커버 기판을 형성하기 위해 제1 기판(100)을 이어서 제공되는 제2 기판과 부착하는 데 사용된다.
접착층(101)의 물질은 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin), 벤조사이클로부텐 수지(benzocyclobutene resin), 폴리벤조옥사졸 수지(polybenzoxazole resin), 폴리부틸렌테레프탈레이트(polybutylene terephthalate), 폴리카보네이트(polycarbonate), 폴리에틸렌테레프탈레이트(polyethylene terephtalate), 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리올레핀(polyolefin), 우레탄(urethane), 폴리올레핀(polyolefin), 폴리에테르술폰(polyethersulfone), 폴리아미드(polyamide), 폴리우레탄(polyurethane) 또는 폴리비닐알콜(polyvinyl alcohol)과 같은 고분자 물질일 수 있다.
접착층(101)은 스프레이 프로세스, 스핀 코팅 프로세스 또는 접착 프로세스를 통해 제1 기판(100)의 표면 위에 형성되어 접착층(101)의 균일한 두께 및 부드러운 표면을 가능하게 할 수 있다.
편의상, 추후 프로세스에서, 제1 기판(100)은 이중 상부 커버 기판을 형성하기 위해 제2 기판과 부착될 수 있고, 패키징이 완료된 후에 제1 기판(100)은 순조롭게 제2 기판에서 제거될 수 있으며, 접착층(101)은 열분해 가능한 접착층일 수 있다. 추후 프로세스에서 접착층(101)을 열 처리하여, 접착층(101)이 접착력을 상실하도록 접착층(101)의 물질은 분해되고, 제1 기판(101)은 분리된다.
도 6을 참조하면, 제1 기판(100)의 어느 한 표면은 접착층(101)과 함께 제2 기판(200)의 제1 표면(200a)과 부착된다.
상기 실시예에서, 제2 기판(200)의 제1 표면(200a)은 이중 구조를 가진 상부 커버 기판을 형성하기 위해 제1 기판(100) 및 제2 기판(200)이 서로 부착되도록 제1 기판(100)의 표면 위에 있는 접착층(101)과 부착된다. 더 나아가, 제1 기판(100)은 접착층(101)과 함께 제2 기판(200)과 부착되므로, 제1 기판(100)은 추후 프로세스에서 제2 기판(200)으로부터 쉽게 분리될 수 있다.
이중 구조를 가진 상부 커버 기판을 형성하기 위해 제1 기판(100)과 제2 기판(200)을 함께 부착함으로써, 상부 커버 기판은 추후 패키징 프로세스에서 상부 커버 기판의 두께 및 강도에 대한 요구사항을 충족시키기에 충분한 두께를 가질 수 있다.
본 발명의 다른 실시예들에서, 접착층(101)은 또한 제2 기판(200)의 제1 표면(200a) 위에 형성될 수 있고, 그 다음에 제2 기판(200)의 제1 표면(200a)은 이중 상부 커버 기판을 형성하기 위해 제1 기판(100)이 접착층(101)과 함께 제2 기판(200)과 부착되도록 제1 기판(100)의 어느 한 표면과 부착된다.
본 발명의 또 다른 실시예에서는, 이중 상부 커버 기판을 형성하기 위해 제2 기판을 접착층과 함께 제1 기판과 부착하는 또 다른 방법이 제공된다. 상기 방법은: 제1 기판(100)(도 3에 도시된 바와 같이)의 어느 한 표면 위에 제1 접착층을 형성하는 단계 및 제2 기판(200)(도 4에 도시된 바와 같이)의 제1 표면(200a)(도 4에 도시된 바와 같이) 위에 제2 접착층을 형성하는 단계, 또는 제1 기판(100)의 어느 한 표면 위에 제2 접착층을 형성하는 단계 및 제2 기판(200)의 제1 표면(200a) 위에 제1 접착층을 형성하는 단계; 및 제1 기판(100)을 제2 기판(200)에 제1 접착층 및 제2 접착층과 함께 부착하는 단계를 포함한다. 제1 접착층과 제2 접착층은 제1 기판(100)과 제2 기판(200)을 부착하기 위한 접착층을 형성한다.
각각의 제1 접착층과 제2 접착층의 물질은 에폭시 수지, 폴리이미드 수지, 벤조사이클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌테레프탈레이트, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄 또는 폴리비닐알콜과 같은 고분자 물질일 수 있다. 제1 접착층 및 제2 접착층은 스프레이 프로세스, 스핀 코팅 프로세스 또는 접착 프로세스를 통해 형성될 수 있다.
제2 기판(200)으로부터 제1 기판(100)의 추후 분리가 가능하도록, 접착층의 제1 접착층은 레이저 조사에 따라 분해 가능한 접착층일 수 있는 반면, 제2 접착층은 접착력을 가진 고분자 물질로 제조될 수 있다. 추후 프로세스에서, 제1 접착층은 제1 기판(100)이 제2 기판(200)에서 분리되도록 레이저로 조사되고 분해되어 접착력을 상실한다.
더 큰 두께를 가진 제1 접착층은 추후 프로세스에서 레이저 조사 분해로 접착층을 처리하기 위해 고출력 레이저를 사용해야 한다. 이와 같은 경우, 레이저 조사에 의해 발생 되는 열량이 증가하여 분해 효과가 감소 되고 과도한 열은 접착층의 양 측에 있는 제1 기판 및 제2 기판의 성능에 영향을 줄 수 있다. 위와 같은 문제를 방지하기 위해, 얇은 두께를 가진 제1 접착층이 사용될 수 있으며, 예를 들어, 제1 접착층의 두께가 3 미크론 미만일 수 있다. 구체적으로 제1 접착층의 두께는 0.2 미크론 내지 0.9 미크론 또는 1.1 미크론 내지 2 미크론일 수 있다.
제1 접착층의 두께가 더 작고 접착력이 더 낮은 경우, 제1 기판(100)을 제2 기판(200)과 부착할 때 접착층의 총 두께를 늘리기 위해 제2 접착층을 요구하여, 접착층의 접착력을 늘리고 추후 패키징 프로세스에서 제1 기판(100)이 제2 기판(200)으로부터 분리되는 것을 방지한다.
본 발명의 다른 실시예들에서, 제1 접착층 및 제2 접착층 모두 열분해 가능한 접착층들일 수 있다. 제1 접착층 및 제2 접착층은 접착력을 상실하도록 추후에 열 처리 될 수 있다.
도 7을 참조하면, 제2 기판(200)의 제2 표면(200b) 위에 홈 구조가 형성된다.
상기 실시예에서, 홈 구조는: 제2 기판(200)의 제2 표면(200b) 위에 있는 캐비티 벽 물질층(201); 및 상기 캐비티 벽 물질 층(201) 내부 홈을 포함한다.
구체적으로, 상기 실시예에서, 홈 구조를 형성하는 방법은: 제2 기판(200)의 제2 표면 위에 완전한 캐비티 벽 물질층(201)을 형성하는 단계, 상기 캐비티 벽 물질 층(201) 내부에 홈(202)을 형성하기 위해 캐비티 벽 물질층(201)을 제2 기판(200)의 표면까지 에칭하는 단계를 포함한다. 홈 구조의 위치는 추후에 제공되는 베이스 위 센싱 영역의 위치와 상응한다. 홈(202)의 깊이는 추후에 제공되는 베이스 위 센싱 영역 내 디바이스의 높이보다 크다.
상기 실시예에서, 캐비티 벽 물질 층(201)의 물질은 포토레지스트(photoresist)일 수 있다. 캐비티 벽 물질층(201)은 스프레이 프로세스, 스핀 코팅 프로세스 또는 접착 프로세스를 통해 제2 기판(200)의 제2 표면(200b) 위에 형성될 수 있다. 그 다음 캐비티 벽 물질층(201)은 홈(202)을 형성하기 위해 노출되고 개발된다.
본 발명의 다른 실시예들에서, 캐비티 벽 물질층(201)의 물질 또한 산화규소(silicon oxide), 질화규소(silicon nitride) 및 산질화규소(silicon oxynitride)과 같은 절연 매체 물질일 수 있다. 캐비티 벽 물질층(201)은 증착(deposition) 프로세스에 의해 형성될 수 있다. 그 다음, 캐비티 벽 물질층(201) 내부에 홈을 형성하기 위해 캐비티 벽 물질층(201)에 건식 에칭을 실시한다.
본 발명의 다른 실시예들에서, 홈 구조는 제2 기판(200)의 제2 표면(200b) 내부 홈을 포함할 수 있다. 구체적으로, 홈 구조를 형성하는 방법은: 제2 기판(200) 내에 홈을 형성하기 위해 제2 기판(200)의 제2 표면(200b)을 에칭하는 단계를 포함한다.
도 8을 참조하면, 베이스(300)가 제공된다. 베이스(300)는 제1 표면(401) 및 상기 제1 표면(401) 맞은편에 있는 제2 표면(402)을 포함한다. 베이스(300)의 제1 표면(401)에는 센싱 영역(301) 및 상기 센싱 영역(301) 주변에 배치되는 다수의 접촉 패드들(302)이 제공된다.
상기 실시예에서, 베이스(300)는 웨이퍼로서, 제1 표면(401) 위 센싱 영역(301), 센싱 영역(301) 주변에 분리되어 배치되는 다수의 접촉 패드들(302), 기능성 영역(도시되지 않음) 및 실리콘 기판을 포함한다. 센싱 영역(301)은 광학 센싱 영역이고, 접촉 패드들(302)은 센싱 영역(301) 내 디바이스를 외부 회로에 연결하기 위한 입력/출력 단자 역할을 한다.
도 8은 하나의 센싱 영역을 포함하는 베이스의 단면 개략도다.
본 발명의 다른 실시예들에서, 베이스(300)는 다수의 유닛들을 포함할 수 있다. 센싱 영역(301) 및 센싱 영역 주변에 배치되는 다수의 접촉 패드들(302)은 각각의 다수의 유닛들 위에 형성된다. 다수의 칩 패키지들을 형성하기 위해 패키징이 완료된 후에 절단 프로세스가 실시되도록 인접한 유닛들 사이에 쏘잉 래인들이 제공된다.
도 9를 참조하면, 제2 기판(200)의 제2 표면(200b)은 베이스(300)의 제1 표면(401)과 부착된다. 캐비티는 홈(202)(도 8에 도시됨)과 베이스(300) 사이에 형성되고, 센싱 영역(301)은 캐비티 내부에 배치된다.
상기 실시예에서, 접착층은 제2 기판(200)의 제2 표면(200b) 위 캐비티 벽 물질층(201)의 표면 위에 형성되며, 베이스(300)와 부착된다. 접착층은 실리카겔(silica gel), 에폭시 수지, 벤조사이클로부텐 및 기타 고분자 물질과 같은 고분자 접착 물질로 형성될 수 있으며, 스프레이 프로세스, 스핀 코팅 프로세스 또는 접착 프로세스를 통해 형성될 수 있다. 접착층은 절연 및 실링(sealing) 기능뿐만 아니라 부착 기능을 수행한다.
제2 기판(200)의 제2 표면(200b)은 베이스(300)의 제1 표면(401)과 부착된다. 캐비티는 캐비티 벽 물질층(201), 제2 기판(200) 및 베이스(300) 사이에 형성된다. 센싱 영역이 캐비티 내부에 배치되도록 캐비티의 위치는 베이스(300)의 제1 표면(401) 위에 형성된 센싱 영역(301)과 상응하는 반면, 센싱 영역(301) 주변의 접촉 패드들(302)은 캐비티 외부 및 베이스(300)와 캐비티 벽 물질층(201) 사이에 배치된다.
센싱 영역(301)은 캐비티 내부에 배치되기 때문에, 센싱 영역(301)은 추후 패키징 프로세스에서 제1 기판(100), 제2 기판(200) 및 양측에 있는 캐비티 벽 물질층(201)에 의해 보호되므로 센싱 영역(301)의 손상 및 오염은 방지될 수 있다.
본 발명의 다른 실시예들에서, 제2 기판(200) 내부에 홈이 제공된다. 접착층은 홈이 제공되는 제2 기판(200)의 표면 위에 형성될 수 있으며, 홈이 제공되는 제2 기판(200)의 표면은 베이스(300)의 제1 표면(401)과 부착되어 제2 기판(200) 및 베이스(300) 사이에 캐비티가 형성되고 센싱 영역(301)은 캐비티 내부에 배치된다.
제2 기판(200)의 제2 표면(200b)이 베이스(300)의 제1 표면(401)과 부착된 후에, 패키징 프로세스는 베이스(300)의 제2 표면(402) 위에서 실시된다.
베이스(300)의 제2 표면(402) 위에서 패키징 프로세스를 실시하는 단계의 실시예를 도시하는 도 10을 참조한다. 상기 실시예의 패키징 프로세스는 다음과 같은 단계들을 포함한다.
첫째, 베이스(300)의 제2 표면(402)은 베이스(300)의 두께를 줄이기 위해 시닝된다. 에칭 프로세스 또는 화학적 기계적 연마 프로세스를 적용하여 베이스(300) 내부에 관통홀의 추후 형성을 가능하게 하기 위한 상기 시닝을 실시할 수 있다.
그 다음, 베이스(300)의 제2 표면(402)은 베이스(300) 내부에 관통홀을 형성하기 위해 에칭된다. 접촉 패드(302)의 표면의 일 부분은 관통홀 하부에서 노출되며, 관통홀은 접촉 패드와 연결하기 위한 금속 연결 구조를 형성하기 위해 사용된다.
절연층(311)은 베이스(300)의 제2 표면(402) 및 관통홀의 측벽 표면 위에 형성된다. 절연층(311)의 물질은 산화규소 및 질화규소와 같은 절연 매체 물질일 수 있다. 절연층(311)은 이어서 형성되는 금속층으로부터 베이스(300)를 절연하기 위해 사용된다. 그 다음, 접촉 패드(302)와 연결된 금속층(312)은 절연층(311)의 표면 위에 형성된다. 금속층(312)은 접촉 패드(302)와 전기로 연결된다.
개구부들이 있는 솔더 마스크(313)는 금속층(312)의 표면 및 절연층(311)의 표면 위에 형성된다. 솔더 마스크(313)의 물질은 산화규소 및 질화규소와 같은 절연 매체 물질일 수 있다. 솔더 마스크(313)는 금속층(312)을 보호하기 위해 사용된다. 금속층(312)의 표면의 일 부분은 금속층(312) 위에 솔더 조인트들(solder joints)의 추후 형성이 가능하도록 개구부들에 의해 노출된다.
외부 연결을 위한 돌출부(314)는 금속층(312)의 표면 위에 형성된다. 외부 연결을 위한 돌출부(314)는 솔더볼(solder ball) 및 금속 필라(metal pillar)와 같은 연결 구조일 수 있으며, 구리, 알루미늄, 금, 주석 또는 납과 같은 금속 물질로 제조될 수 있다.
베이스(300)의 제2 표면(402) 위에서 패키징 프로세스를 실시하는 또 다른 실시예를 도시하는 도 11을 참조한다. 상기 패키징 프로세스는: 베이스(300)의 제2 표면(402)을 시닝하는 단계 다음 베이스(300) 내부에 관통홀을 형성하기 위해 베이스(300)의 제2 표면(402)을 에칭하는 단계로서, 접촉 패드(302)의 표면의 일 부분은 관통홀의 하부에서 노출되는 단계; 베이스(300)의 제2 표면(402) 및 관통홀의 측벽 표면 위에 절연층(303)을 형성하는 단계; 절연층(303)의 표면 위에 접촉 패드(302)와 연결된 금속층(304)을 형성하는 단계로서, 관통홀은 금속층(304)으로 충진되고 금속층의 표면은 절연층(303)의 표면과 높이가 동일한 단계; 금속층(304)의 표면 및 절연층(303)의 표면 위에 개구부를 가진 솔더 마스크(305)를 형성하는 단계로서, 금속층(304)의 상면은 솔더 마스크(305)의 개구부를 통해 노출되는 단계; 및 개구부 내 금속층(304)의 상면과 연결되는 외부 연결을 위한 돌출부(306)를 형성하는 단계를 포함하되, 외부 연결을 위한 돌출부(306)는 솔더볼 및 금속 필라와 같은 연결 구조일 수 있으며, 구리, 알루미늄, 금, 주석 및 납과 같은 금속 물질로 제조될 수 있다.
도 12 및 도 13을 참조하면, 제1 기판(100)(도 10 및 도 11에 도시된 바와 같이) 및 접착층(101)(도 10 내지 11에 도시된 바와 같이)은 제거된다. 도 12 및 도 13은 각각 상기 두 실시예들에서 패키징 프로세스를 통해 형성된 구조들과 상응한다.
패키징 구조는 베이스(300)의 제2 표면(402) 위에서 패키징 프로세스를 실시한 후에 형성된다. 패키징 구조의 베이스(300)의 제1 표면(401) 위 상부 커버 기판의 두께가 크기 때문에 제1 기판(100)을 제거함으로써, 베이스(300)의 제1 표면(401) 위 상부 커버 기판의 두께가 감소 될 수 있고 유지되는 제2 기판(200)은 계속해서 베이스(300) 위에 있는 센싱 영역(301)을 보호할 수 있다.
상기 실시예에서, 제1 기판(100)과 제2 기판(200) 사이의 접착층(101)은 열분해 가능한 접착층이다. 접착층(101)의 물질은 열 처리될 때 분해되어 접착력을 상실한다. 그러므로 이와 같은 실시예에서, 제1 기판(100)이 접착층(101)의 표면으로부터 분리되어 제거되도록 접착층(101)을 열처리하여 접착층(101)의 접착력을 상실시킨다. 가열 온도는 외부 연결을 위한 돌출부(314)의 용융점보다 낮으므로 패키징 구조의 성능에 영향을 주지 않는다.
본 발명의 다른 실시예들에서, 제1 기판(100) 및 제2 기판(200) 사이 접착층은 제1 접착층 및 제2 접착층을 포함한다. 제1 접착층은 레이저 조사에 따라 분해 가능한 접착층이다. 제1 접착층의 물질이 분해되고 접착력을 상실하도록 제1 접착층은 레이저를 사용하여 조사된다. 구체적으로, 파장은 1064nm이고 출력은 15W 내지 40W인 이트륨 알루미늄 가넷 레이저(yttirium aluminum garnet laser)가 조사에 사용될 수 있다. 본 발명의 다른 실시예들에서, 자외선 파장과 같은 다른 파장들을 가진 레이저 또한 조사에 사용될 수 있다.
본 발명의 다른 실시예들에서, 접착층(101)은 제1 접착층 및 제2 접착층을 포함하며, 제1 접착층 및 제2 접착층 모두 열분해 가능한 접착층들이다. 제1 기판(100)이 제2 기판(200)으로부터 분리시키기 위해 제1 접착층 및 제2 접착층 둘 다 접착력을 상실하도록 열처리될 수 있다.
제1 기판(100)이 습식(wet) 에칭 프로세스 또는 건식 에칭 프로세스를 통해 제거되는 경우, 패키징 구조의 디바이스들뿐만 아니라 다른 부분들의 물질들이 쉽게 영향을 받는다. 상기 기재된 방법을 사용함으로써, 그와 같은 영향이 방지될 수 있다.
제1 기판(100)이 제거된 후에, 제2 기판(200)의 표면은 제2 기판(200)의 표면에 남아있는 접착층(101)을 제거하고 제2 기판(200)의 표면을 노출하기 위해 세척될 수 있다. 세척을 위한 세정제는 제2 기판(200)을 부식하지 않으므로, 제2 기판의 표면의 평활도 및 투광성은 영향을 받지 않는다.
제1 기판(100)의 큰 두께 때문에, 형성된 패키징 구조의 두께는 제1 기판(100)이 제거될 때 감소 되고, 유지되는 제2 기판(200)은 계속해서 센싱 영역을 보호할 수 있으므로 패키징 구조의 성능이 외부 요인들에 의해 영향을 받지 않는 것을 보장한다.
요약하면, 본 발명의 상기 실시예들에서, 제1 기판은 접착층과 함께 제2 기판과 부착된 다음, 제2 기판의 제2 표면 위 또는 제2 기판 내부에 홈 구조가 형성되고, 제2 기판의 제2 표면은 베이스의 제1 표면과 부착된다. 홈 구조 및 베이스 사이에 캐비티가 형성되어 베이스의 표면 위 센싱 영역이 캐비티 내부에 배치된다. 이중 상부 커버 기판은 제1 기판 및 제2 기판으로 구성되어 베이스와 부착되고 추후 패키징 프로세스 중에 베이스 위 센싱 영역을 보호할 수 있다. 또한, 상부 커버 기판은 이중 구조로서, 형성된 패키징 구조의 두께를 줄이기 위해 제1 기판의 추후 제거를 가능하게 한다.
본 발명의 다른 실시예들에서, 상기 방법을 사용하여 형성된 패키징 구조가 더 제공된다.
도 10 및 도 11을 참조하면, 패키징 구조는: 제1 기판(100) 및 제2 기판(200)으로서, 제 2기판(200)은 제1 표면(200a) 및 상기 제1 표면(200a) 맞은편에 있는 제2 표면(200b)을 포함하며, 제1 기판(100)의 어느 한 면은 접착층(101)과 함께 제2 기판(200)의 제1 표면(200a)과 부착되는 제1 기판(100) 및 제2 기판(200); 제2 기판(200)의 제2 표면(200b) 위에 배치되는 홈 구조; 및 베이스(300)를 포함하되, 상기 베이스(300)는 제1 표면(401) 및 상기 제1 표면(401) 맞은편에 있는 제2 표면(402)을 포함하고, 센싱 영역(301) 및 상기 센싱 영역(301) 주변에 배치된 다수의 접촉 패드들은 상기 베이스(300)의 상기 제1 표면(401) 위에 형성되되, 상기 제2 기판(200)의 상기 제2 표면(200b)은 상기 베이스(300)의 상기 제1 표면(401)과 부착되고 캐비티는 상기 홈 구조 및 상기 베이스(300) 사이에 형성되며, 상기 센싱 영역(301)은 상기 캐비티 내부에 배치된다.
제1 기판(100)의 물질은 유리, 실리콘 웨이퍼, 세라믹 또는 플라스틱일 수 있다. 패키징 구조의 이중 상부 커버 기판의 일 부분으로서, 제1 기판(100)은 베이스의 표면 위 센싱 영역을 보호하기 위해 사용된다. 그러므로 제1 기판(100)의 물질은 외부 및 다양한 유형의 화학 오염으로부터 적용되는 응력을 견디기 위한 고 강도 및 고도의 내식성을 가진 경질 물질일 수 있다.
상기 실시예에서, 제1 기판(100)의 두께는 300μm 내지 500μm로써, 제1 기판(100)이 추후 프로세스의 요구사항을 충족시키기에 충분한 두께 및 강도를 보유하도록 한다.
제2 기판(200)은 투명도가 높은 투명한 물질로 제조된다. 또한, 제2 기판(200)의 표면은 편평하고 매끄러워서, 입사광의 산란 및 확산 반사가 방지될 수 있으므로, 제2 기판(200)의 고 투명도를 보장한다. 베이스는 광학 센싱 영역인 센싱 영역을 포함한다. 제2 기판(200)은 최종 패키징 구조에 유지되어, 광학 센싱 영역 위에 배치된다. 그러므로 필수적으로 제2 기판(200)의 물질로 투명한 물질을 선택하여, 제2 기판(200)을 통해 광학 센싱 영역 위에서 광 입사를 가능하게 한다. 구체적으로, 상기 실시예에서, 제2 기판(200)의 물질은 무기 유리 또는 유기 유리일 수 있다.
제2 기판(20))의 면적 및 형태는 제1 기판(100)의 면적 및 형태와 동일하므로 제2 기판(200) 및 제1 기판(100)은 서로 완벽하게 중첩된다.
제2 기판(200)의 두께는 100μm 내지 200μm이다. 제2 기판(200)이 최종 패키징 구조에 유지되므로, 제2 기판(200)의 두께가 너무 크면 패키징 구조의 두께가 얇은 전자 제품들에 대한 요구사항을 충족시킬 수 없다. 반면, 제2 기판(200)의 두께가 너무 작으면 안 되는데, 제2 기판(200)의 두께가 100μm 미만인 경우, 제2 기판(200)의 강도가 줄어들고 제2 기판(200)을 통해 견딜 수 있는 외부 스트레스가 줄어들기 때문이다. 그러므로 제2 기판(200)은 쉽게 파손되어 패키징 구조 내 센싱 영역을 충분히 보호할 수 없어서 패키징 구조가 쉽게 고장 나게 된다.
제2 기판(200)은 두 표면들을 포함하며, 두 표면들 중 어느 하나는 제1 표면(200a)으로 선택될 수 있고 그에 따라 제1 표면(200a)의 맞은편에 있는 표면은 제2 표면(200b)으로 사용된다.
제2 기판(200)의 제1 표면(200a)은 접착층(101)과 함께 제1 기판(100)의 어느 한 표면과 부착된다. 접착층(101)은 접착력을 가진다. 접착층(101)의 물질은 에폭시 수지, 폴리이미드 수지, 벤조사이클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌테레프탈레이트, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄 또는 폴리비닐알콜과 같은 고분자 물질일 수 있다.
상기 실시예에서, 접착층(101)은 열분해 가능한 접착층일 수 있다. 추후 프로세스에서 접착층(101)을 열처리하여, 접착층(101)의 물질이 분해되어 접착층(101)은 접착력을 상실하고 제1 기판(101)은 분리된다.
본 발명의 다른 실시예들에서, 접착층(101)은 또한 제1 접착층 및 제2 접착층을 포함할 수 있다. 본 말명의 일 실시예에서, 제1 접착층은 제1 기판(100)의 표면 위에 배치되고, 제2 접착층은 제2 기판(200)의 제1 표면(200a) 위에 배치된다. 본 발명의 또 다른 실시예에서, 제2 접착층은 제1 기판(100의 표면에 배치되고, 제1 접착층은 제2 기판(200)의 제1 표면(200a) 위에 배치된다.
제1 접착층 및 제2 접착층 각각의 물질은 에폭시 수지, 폴리이미드 수지, 벤조사이클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌테레프탈레이트, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄 또는 폴리비닐알콜과 같은 고분자 물질일 수 있다.
접착층(101)의 제1 접착층은 레이저 조사에 따라 분해 가능한 접착층일 수 있는 반면 제2 접착층은 접착력을 가진 어느 고분자 물질로 제조될 수 있다. 제1 접착층은 레이저로 조사될 때 분해되고 접착력을 상실하여, 제1 기판(100)이 제2 기판(200)에서 분리된다. 제1 접착층의 두께는 3 미크론 미만이다. 구체적으로, 제1 접착층의 두께는 0.2 미크론 내지 0.9 미크론, 또는 1.1 미크론 내지 2 미크론일 수 있다.
본 발명의 다른 실시예들에서, 제1 접착층 및 제2 접착층 모두 열분해 가능한 접착층들이다. 제1 접착층 및 제2 접착층은 접착력을 상실하도록 추후에 열 처리될 수 있다.
상기 실시예에서, 홈 구조는: 제2 기판(200)의 제2 표면(200b) 위 캐비티 벽 물질층(201); 및 캐비티 벽 물질층(201) 내부의 홈(202)을 포함한다. 캐비티 벽 물질층(201)의 물질은 포토레지스트이며, 또한, 산화규소, 질화규소 및 산질화규소와 같은 절연 매체 물질일 수 있다.
본 발명의 다른 실시예들에서, 홈 구조는 제1 기판(100)과 부착되지 않는 제2 기판(20)의 표면 내부의 홈을 포함할 수 있다.
상기 실시예에서, 베이스(300)는 웨이퍼이며, 제1 표면(401) 위 센싱 영역(301), 센싱 영역(301) 주변에 따로 배치된 다수의 접촉 패드들(302), 기능성 영역(도시되지 않음) 및 실리콘 기판을 포함한다. 센싱 영역(301)은 광학 센싱 영역이며, 접촉 패드들은 외부 회로에 센싱 영역(301) 내 디바이스를 연결하기 위한 입력/출력 단자 역할을 한다.
본 발명의 다른 실시예들에서, 베이스(300)는 다수의 유닛들을 포함할 수 있다. 센싱 영역(301) 및 센싱 영역(301) 주변에 배치된 다수의 접촉 패드들(302)은 각각의 다수의 유닛들 위에 형성된다. 다수의 칩 패키지들을 형성하기 위한 절단 프로세스가 가능하도록 인접한 유닛들 사이에 쏘잉 래인들이 제공된다. 제2 기판의 제2 표면에 배치된 홈 구조에는 다수의 유닛들 위에 있는 다수의 센싱 영역들과 각각 상응하는 다수의 홈들이 제공된다.
제2 기판(200)의 제2 표면(200b)은 베이스(300)의 제1 표면(401)과 부착된다. 캐비티는 캐비티 벽 물질층(201), 제2 기판(200) 및 베이스(300) 사이에 형성된다. 캐비티의 위치는 센싱 영역(301)이 캐비티 내에 배치되도록 베이스(300)의 제1 기판(401) 위에 형성된 센싱 영역(301)과 상응하는 반면, 센싱 영역(301) 주변에 있는 접촉 패드들은 캐비티 외부 및 베이스(300)와 캐비티 벽 물질층(201) 사이에 배치된다. 센싱 영역(301)은 제1 기판(100), 제2 기판(200) 및 양측에 있는 캐비티 벽 물질층(201)에 의해 보호되어 센싱 영역(301)의 손상 및 오염을 방지할 수 있다.
도 10을 참조하면, 상기 실시예에서, 패키징 구조는: 베이스(300)의 제2 표면(402) 내 관통홀로서, 접촉 패드(302)의 표면의 일 부분이 관통홀의 하부에서 노출되는 관통홀; 베이스(300)의 제2 표면(402) 및 관통홀의 측벽 표면 위에 형성된 절연층(311); 절연층(311)의 표면 위에 배치되고 접촉 패드(302)와 연결된 금속층(312); 금속층(312)의 표면 및 절연층(311)의 표면 위에 형성된 개구부를 포함하는 솔더 마스크(313)로서, 금속층(312)의 표면의 일 부분은 상기 개구부를 통해 노출되는 솔더 마스크(313); 및 금속층(312)의 표면 위에 배치된 외부 연결을 위한 돌출부(314)를 더 포함하되, 외부 연결을 위한 돌출부는 솔더 볼 및 금속 필라와 같은 연결 구조일 수 있고, 구리, 알루미늄, 금, 주석 및 납과 같은 금속 물질로 제조될 수 있다.
도 11을 참조하면, 본 발명의 또 다른 실시예에서, 패키징 구조는: 베이스(300)의 제2 표면(402) 내 관통홀로서, 접촉 패드(302)의 표면의 일 부분이 관통홀의 하부에서 노출되는 관통홀; 베이스(300)의 제2 표면(402) 및 관통홀의 측벽 표면 위에 형성된 절연층(303); 절연층(303)의 표면 위에 형성되고 접촉 패드(302)와 연결되는 금속층(304)으로서, 관통홀은 금속층(304)으로 충진 되고 금속층의 표면 높이는 절연층(303)의 표면 높이와 동일한 금속층; 금속층(304)의 상면이 솔더 마스크(305) 내 개구부에 의해 노출되며; 개구부 내에 형성되고 금속층(304)의 상면과 연결되는 외부 연결을 위한 돌출부(306)를 더 포함하되, 외부 연결을 위한 돌출부는 솔더볼 및 금속 필라와 같은 연결 구조일 수 있고, 구리, 알루미늄, 금, 주석 및 남과 같은 금속 물질로 제조될 수 있다.
상기 방법을 사용하여 형성되는 또 다른 패키징 구조는 본 발명의 일 실시예에 따라 더 제공된다.
도 12 내지 도 13을 참조하면, 패키징 구조는: 제2 기판(200)으로서, 제1 표면(200a)과 상기 제1 표면(200a) 맞은편에 있는 제2 표면(200b)을 포함하고, 제2 기판의 두께는 100μm 내지 200μm인, 제2 기판(200); 제2 기판(200)의 제2 표면(200b)에 배치된, 홈 구조; 및 베이스(300)를 포함하되, 베이스(300)는 제1 표면(401) 및 상기 제1 표면(401) 맞은편에 있는 제2 표면(402)을 포함하고, 베이스의 제1 표면(401)에는 센싱 영역(301) 및 상기 센싱 영역(301) 주변에 배치되는 다수의 접촉 패드들(302)이 제공되되, 제2 기판(200)의 제2 표면(200b)은 베이스(300)의 제1 표면(401)과 부착되고, 캐비티는 홈 구조 및 베이스(300) 사이에 형성되어 센싱 영역(301)이 캐비티 내에 배치된다.
제2 기판(200)은 투명도가 높은 투명한 물질로 제조된다. 또한, 제2 기판(200)의 표면들은 편평하고 매끄러워서 입사광의 산란 및 확산 반사를 방지할 수 있으므로, 제2 기판(200)의 고 투명도를 보장한다. 제2 기판(200)의 물질은 무기 유리 또는 유기 유리일 수 있다.
제2 기판(200)의 두께는 100μm 내지 200μm로 작아서 패키징 구조의 두께도 작으므로 얇은 전자 제품들을 위한 요구사항을 충족시킬 수 있다. 그러나 제2 기판(200)의 두께가 너무 작으면 안 되는데, 제2 기판(200)의 두께가 100μm 미만인 경우, 제2 기판(200)의 강도는 줄어들고 제2 기판(200)이 견딜 수 있는 외부 스트레스가 감소 되기 때문이다. 그러므로 제2 기판(200)이 쉽게 파손되고 패키징 구조의 센싱 영역을 충분히 보호할 수 없어서 패키징 구조가 쉽게 고장 나게 된다.
상기 실시예에서, 홈 구조는: 제2 기판(200)의 제2 표면(200b) 위 캐비티 벽 물질층(201); 및 캐비티 벽 물질층(201) 내부의 홈(202)을 포함한다. 캐비티 벽 물질층(201)의 물질은 포토레지스트이며, 산화규소, 질화규소 및 산질화규소와 같은 절연 매체 물질일 수 있다. 본 발명의 다른 실시예들에서, 홈 구조는 또한 제2 기판(200)의 제2 표면(200b) 내에 배치된 홈을 포함할 수 있다.
상기 실시예에서, 베이스(300)는 웨이퍼이며, 제1 표면(401) 위 센싱 영역(301), 센싱 영역(301) 주변에 분리되어 배치된 다수의 접촉 패드들(302), 기능성 영역(도시되지 않음) 및 실리콘 기판을 포함한다. 센싱 영역(301)은 광학 센싱 영역이고, 접촉 패드들은 외부 회로에 센싱 영역(301) 내 디바이스를 연결하기 위한 입력/출력 단자 역할을 한다.
본 발명의 다른 실시예들에서, 베이스(300)는 다수의 유닛들을 포함할 수 있다. 센싱 영역(301) 및 센싱 영역(301) 주변에 배치된 다수의 접촉 패드들(302)은 각각의 다수의 유닛들 위에 형성된다. 다수의 칩 패키지들을 형성하기 위한 절단 프로세스가 가능하도록 인접한 유닛들 사이에 쏘잉 래인들이 제공된다. 제2 기판(200)의 제2 표면(200b)에 배치된 홈 구조에는 다수의 유닛들 위 다수의 센싱 영역들과 각각 상응하는 다수의 홈들이 제공된다.
제2 기판(200)의 제2 표면(200b)은 베이스(300)의 제1 표면(401)과 부착된다. 캐비티는 캐비티 벽 물질층(201), 제2 기판(200) 및 베이스(300) 사이에 형성된다. 캐비티의 위치는 제2 기판(200)의 제1 표면(401) 위에 형성된 센싱 영역(301)과 상응하여, 센싱 영역(301)은 캐비티 내에 배치되는 반면, 센싱 영역(301) 주변에 있는 접촉 패드들(302)은 캐비티 외부 및 베이스(300)와 캐비티 벽 물질층(201) 사이에 배치된다. 센싱 영역(301)은 제2 기판(200) 및 양측에 있는 캐비티 벽 물질층(201)에 의해 보호되어, 센싱 영역(301)의 손상 및 오염을 방지할 수 있다.
도 12를 참조하면, 본 발명의 일 실시예에서, 패키징 구조는: 베이스(300)의 제2 표면 내 관통홀로서, 접촉 패드(302)의 표면의 일 부분이 상기 관통홀의 하부에서 노출되는 관통홀; 베이스(300)의 제2 표면(402) 및 관통홀의 측벽 표면 위에 형성되는 절연층(311); 절연층(311)의 표면 위에 배치되고 접촉 패드(302)와 연결되는 금속층(312); 금속층(312)의 표면 및 절연층(311)의 표면 위에 형성되되, 금속층(312)의 표면의 일 부분을 노출 시키는 개구부를 가진 솔더 마스크(313); 및 금속층(312)의 표면 위에 배치되는 외부 연결을 위한 돌출부(314)를 더 포함하되, 외부 연결을 위한 돌출부(314)는 솔더볼 및 금속 필라와 같은 연결 구조일 수 있고, 구리, 알루미늄, 금, 주석 및 납과 같은 금속 물질로 제조될 수 있다.
도 13을 참조하면, 본 발명의 또 다른 실시예에서, 패키징 구조는: 베이스(300)의 제2 표면(402) 내 관통홀로서, 접촉 패드(302)의 표면의 일 부분이 상기 관통홀의 하부에서 노출되는 관통홀; 베이스(300)의 제2 표면(402) 및 관통홀의 측벽 표면 위에 형성되는 절연층(303); 절연층(303)의 표면 위에 형성되고 접촉 패드(302)와 연결되되, 관통홀을 충진하고 표면 높이가 절연층(303)의 표면 높이와 동일한 금속층(304); 금속층(304)의 상면은 솔더 마스크(305)의 개구부에 의해 노출되며; 그리고 금속층(304)의 상면과 연결되고 개구부 내에 형성되는 외부 연결을 위한 돌출부(306)를 더 포함하되, 외부 연결을 위한 돌출부는 솔더볼 및 금속 필라와 같은 연결 구조일 수 있고, 구리, 알루미늄, 금, 주석 및 납과 같은 금속 물질로 제조될 수 있다.
패키징 구조의 베이스(300)의 제1 표면(401) 위 제2 기판(200)의 두께는 겨우 100μm 내지 200μm로 작아서 패키징 구조 역시 작으며 얇은 전자 제품들을 위한 요구사항을 충족시킬 수 있다. 또한, 제2 기판(200)은 제1 표면(401) 위 센싱 영역(301)을 충분히 보호할 수 있으므로 센싱 영역(301)의 손상 및 오염을 방지할 수 있다.
본 발명의 기술 해결방안에 따른 패키징 방법에서, 제1 기판의 표면은 접착층과 함께 제2 기판의 제1 표면과 부착된 다음 제2 기판의 제2 표면에 홈 구조가 형성되고, 제2 기판의 제2 표면은 베이스의 제1 표면과 부착되고, 홈 구조와 베이스 사이에 캐비티가 형성되어 베이스의 표면 위 센싱 영역이 캐비티 내에 배치된다. 제1 기판 및 제2 기판으로 구성된 이중 상부 커버 기판은 베이스와 부착되어 추후 패키징 프로세스 동안 베이스 위 센싱 영역을 보호할 수 있다. 또한, 상부 커버 기판은 이중 구조로서, 형성된 패키징 구조의 두께를 줄이기 위한 제1 기판의 추후 제거를 가능하게 한다.
패키징 방법은: 베이스의 제2 표면 위에서 패키징 프로세스를 실시하는 단계 및 패키징 구조의 두께를 줄이기 위해 제1 기판 및 접착층을 제거하는 단계를 더 포함한다. 유지된 제2 기판은 계속해서 센싱 영역을 보호할 수 있으므로, 패키징 구조의 성능이 외부 요인들에 의해 영향받지 않는 것을 보장한다. 제2 기판의 두께는 100μm 내지 200μm이다. 제2 기판은 최종 패키징 구조에 유지되어 있으므로, 제2 기판의 두께가 너무 크면 패키징 구조의 두께가 얇은 전자 제품들을 위한 요구사항을 충족시킬 수 없다. 반면, 제2 기판의 두께가 너무 작으면 안 되는데, 제2 기판의 두께가 100μm 미만인 경우, 제2 기판의 강도가 줄어들고 제2 기판이 견딜 수 있는 외부 스트레스가 감소 되기 때문이다. 그러므로 제2 기판은 쉽게 파손되어 패키징 구조 내 센싱 영역을 충분히 보호할 수 없으므로 패키징 구조는 쉽게 고장 나게 된다.
접착층은 제1 접착층 및 제2 접착층을 포함한다. 제1 접착층은 레이저 조사에 따라 분해 가능한 접착층이다. 제1 접착층의 물질은 레이저 조사에 따라 분해되어서 제1 접착층은 접착력을 상실한다. 그러므로 접착층은 제1 기판이 접착층의 표면에서 분리되어 제거되도록 접착층의 접착력을 상실시키기 위해 레이저에 의해 조사될 수 있다. 제1 기판을 제거하기 위해 상기 방법을 사용함으로써, 패키징 구조의 디바이스들과 더불어 다른 부분들의 물질들이 영향을 받지 않도록 보호된다.
접착층은 또한 열분해 가능한 접착층이다. 접착층의 물질은 열 처리될 때 분해되어 접착층의 접착력이 상실된다. 그러므로 접착층은 접착력을 상실하도록 열처리되어, 제1 기판이 접착층의 표면으로부터 분리되면서 제거된다. 제1 기판을 제거하기 위해 상기 방법을 사용함으로써, 패키징 구조의 디바이스들과 더불어 다른 부분들의 물질들이 영향을 받지 않도록 보호된다.
상기 패키징 방법을 사용하여 형성된 패키징 구조는 본 발명의 실시예들에 따라 더 제공된다. 패키징 구조는: 제1 기판 및 제2 기판으로서, 제1 기판의 표면은 접착층과 함께 제2 기판의 제1 표면과 부착되는 제1 기판 및 제2 기판; 및 제2 기판의 제2 표면에 배치된 홈 구조로서, 제2 기판의 제2 표면은 베이스의 제1 표면과 부착되고, 홈 구조와 베이스 사이에 캐비티가 형성되어 캐비티 내에 베이스 위 센싱 영역이 배치되는 홈 구조를 포함한다. 제1 기판 및 제2 기판으로 구성된 이중 상부 커버 기판은 형성된 패키지 구조의 두께를 줄이기 위한 제1 기판의 추후 제거를 가능하게 한다. 그러므로 상부 커버 기판의 두께를 줄이기 위해 에칭 또는 연삭 프로세스를 사용할 필요가 없기 때문에, 패키지 구조의 두께는 줄이면서 센싱 영역을 보호할 수 있는 유지된 제2 기판의 평활도가 보장될 수 있다.
본 발명은 상기 공개된 바에 한정되지 않는다. 통상의 기술자들은 본 발명의 이상 및 범위에서 벗어나지 않는다면 본 발명의 기술 해결방안에 대해 다양한 대안 및 수정을 할 수 있다. 그러므로 본 발명의 보호 범위는 첨부된 청구항에 의해 규정된다.

Claims (27)

  1. 제1 기판 및 제2 기판을 제공하는 단계로서, 상기 제2 기판은 제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하는 단계;
    상기 제1 기판의 어느 한 면을 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착하는 단계;
    상기 제2 기판의 상기 제2 표면에 홈 구조를 형성하는 단계;
    베이스를 제공하는 단계로서, 상기 베이스는 제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하고, 상기 베이스의 상기 제1 표면에 센싱 영역 및 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들이 제공되는 단계; 및
    상기 제2 기판의 상기 제2 표면을 상기 베이스의 상기 제1 표면과 부착하는 단계를 포함하되,
    캐비티는 상기 홈 구조와 상기 베이스 사이에 형성되고, 상기 센싱 영역은 상기 캐비티 내에 배치되는, 패키징 방법.
  2. 제1항에 있어서,
    상기 제2 기판의 상기 제2 표면을 상기 베이스의 상기 제1 표면과 부착하는 단계 후 상기 방법은,
    상기 베이스의 상기 제2 표면 위에서 패키징 프로세스를 실시하는 단계; 및
    상기 제1 기판 및 상기 접착층을 제거하는 단계를 더 포함하는, 패키징 방법.
  3. 제2항에 있어서,
    상기 베이스의 상기 제2 표면에서 실시되는 상기 패키징 프로세스는,
    관통홀을 형성하기 위한 상기 베이스의 상기 제2 표면을 시닝하고 에칭하는 단계로서, 상기 접촉 패드의 표면의 일 부분이 상기 관통홀의 하부에서 노출되는 단계;
    상기 베이스의 상기 제2 표면 및 상기 관통홀의 측벽 표면 위에 절연층을 형성하는 단계;
    상기 절연층의 표면 위에 금속층을 형성하는 단계로서, 상기 금속층은 상기 접촉 패드와 연결되는 단계;
    상기 금속층의 표면 및 상기 절연층의 상기 표면 위에 개구부를 포함하는 솔더 마스크를 형성하는 단계로서, 상기 금속층의 상기 표면의 일 부분은 상기 개구부에 의해 노출되는 단계; 및
    상기 금속층의 상기 표면 위에 외부 연결을 위한 돌출부를 형성하는 단계를 포함하는, 패키징 방법.
  4. 제3항에 있어서,
    상기 관통홀은 상기 금속층으로 충진되고, 상기 금속층의 상기 표면의 높이는 상기 베이스의 상기 제2 표면의 높이와 동일하며; 상기 금속층의 상기 상면은 상기 솔더 마스크 내 상기 개구부에 의해 노출되고; 외부 연결을 위한 상기 돌출부는 상기 개구부 내에 형성되되, 외부 연결을 위한 상기 돌출부는 상기 금속층의 상기 상면과 연결되는, 패키징 방법.
  5. 제1항에 있어서,
    상기 제1 기판의 두께는 300μm 내지 500μm인, 패키징 방법.
  6. 제1항에 있어서,
    상기 제2 기판의 두께는 100μm 내지 200μm인, 패키징 방법.
  7. 제1항에 있어서,
    상기 제1 기판의 상기 표면을 상기 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착하는 상기 단계는,
    상기 제1 기판의 상기 표면 위에 접착층을 형성하는 단계, 및 상기 제2 기판의 상기 제1 표면과 상기 접착층을 부착하는 단계; 또는
    상기 제2 기판의 상기 제1 표면 위에 접착층을 형성하는 단계, 및 상기 제1 기판의 상기 표면을 상기 접착층과 부착하는 단계를 포함하는, 패키징 방법.
  8. 제1항에 있어서,
    상기 접착층은 제1 접착층 및 제2 접착층을 포함하는, 패키징 방법.
  9. 제8항에 있어서,
    상기 제1 기판의 상기 표면을 상기 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착하는 상기 단계는,
    상기 제1 기판의 상기 표면 위에 상기 제1 접착층을 형성하는 단계와 상기 제2 기판의 상기 제1 표면 위에 상기 제2 접착층을 형성하는 단계, 또는 상기 제1 기판의 상기 표면 위에 상기 제2 접착층을 형성하는 단계와 상기 제2 기판의 상기 제1 표면 위에 상기 제1 접착층을 형성하는 단계; 및
    상기 제1 기판을 상기 제1 접착층 및 상기 제2 접착층과 함께 상기 제2 기판과 부착하는 단계를 포함하는, 패키징 방법.
  10. 제7항 또는 제8항에 있어서,
    상기 접착층은 스프레이 프로세스, 스핀 코팅 프로세스 또는 접착 프로세스를 통해 형성되는, 패키징 방법.
  11. 제9항에 있어서,
    상기 제1 접착층이 레이저 조사에 따라 분해 가능한 접착층인 경우, 상기 제1 기판을 제거하기 위해 상기 접착층이 접착력을 상실하도록 상기 접착층은 레이저에 의해 조사되고; 그리고
    상기 접착층이 열분해 가능한 접착층인 경우, 상기 제1 기판을 제거하기 위해 상기 접착층이 접착력을 상실하도록 상기 접착층은 열분해 방법을 이용하여 처리되는, 패키징 방법.
  12. 제2항에 있어서,
    상기 제2 기판의 상기 표면은 상기 제2 기판의 상기 표면 위 상기 접착층을 제거하기 위해 세척되는, 패키징 방법.
  13. 제1항에 있어서,
    상기 홈 구조를 형성하는 상기 단계는,
    상기 제2 기판의 상기 제2 표면 위에 캐비티 벽 물질층을 형성하는 단계 및 상기 캐비티 벽 물질층 내부에 홈을 형성하기 위해 상기 제2 기판의 상기 표면까지 상기 캐비티 벽 물질층을 에칭하는 단계; 또는
    상기 제2 기판 내부에 홈을 형성하기 위해 상기 제2 기판의 상기 제2 표면을 에칭하는 단계를 포함하는, 패키징 방법.
  14. 제1항에 있어서,
    상기 베이스는 다수의 유닛들을 포함하며, 센싱 영역 및 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들은 각각의 상기 다수의 유닛들 위에 형성되고, 인접한 유닛들 사이에 쏘잉 래인들이 제공되며, 상기 제1 기판과 부착된 상기 표면 외에 상기 제2 기판의 표면 위에 형성된 상기 홈 구조는 상기 다수의 유닛들 위에 다수의 센싱 영역들과 일대일로 상응하는 다수의 홈들을 포함하고; 그리고
    상기 방법은,
    상기 제1 기판 및 상기 접착층이 제거된 후에 다수의 칩 패키지들을 형성하기 위해 상기 쏘잉 래인들을 따라 상기 베이스 및 상기 제1 기판을 절단하는 단계를 더 포함하는, 패키징 방법.
  15. 제1 기판 및 제2 기판으로서, 상기 제2 기판은 제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하고, 상기 제1 기판의 어느 한 면은 접착층과 함께 상기 제2 기판의 상기 제1 표면과 부착되는 제1기판 및 제2 기판;
    상기 제2 기판의 상기 제2 표면에 배치되는 홈 구조; 및
    제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하고, 상기 제1 표면에 센싱 영역 및 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들이 제공되는 베이스를 포함하되,
    상기 제2 기판의 상기 제2 표면은 상기 베이스의 상기 제1 표면과 부착되고, 캐비티는 상기 홈 구조 및 상기 베이스 사이에 형성되며, 상기 센싱 영역은 상기 캐비티 내에 배치되는, 패키징 구조.
  16. 제15항에 있어서,
    상기 제1 기판의 물질은 유리, 실리콘 웨이퍼, 세라믹 또는 플라스틱인, 패키징 구조.
  17. 제15항에 있어서,
    상기 제1 기판의 두께는 300μm 내지 500μm인, 패키징 구조.
  18. 제15항에 있어서,
    상기 제2 기판의 물질은 투명한 물질인, 패키징 구조.
  19. 제15항에 있어서,
    상기 제2 기판의 두께는 100μm 내지 200μm인, 패키징 구조.
  20. 제15항에 있어서,
    상기 접착층은 제1 접착층 및 제2 접착층을 포함하는, 패키징 구조.
  21. 제20항에 있어서,
    상기 제1 접착층은 상기 제1 기판의 상기 표면 위에 형성되고, 상기 제2 접착층은 상기 제2 기판의 상기 제1 표면 위에 형성; 또는
    상기 제2 접착층은 상기 제1 기판 표면의 상기 표면 위에 형성되고, 상기 제1 접착층은 상기 제2 기판의 상기 제1 표면 위에 형성되는, 패키징 구조.
  22. 제20항에 있어서,
    상기 접착층은 레이저 조사에 따라 분해 가능한 접착층; 또는
    상기 접착층은 열분해 가능한 접착층인, 패키징 구조.
  23. 제15항에 있어서,
    상기 홈 구조는,
    상기 제2 기판의 상기 제2 표면 위 캐비티 벽 물질층 내부의 홈; 또는
    상기 제2 기판의 상기 제2 표면 내부의 홈을 포함하는, 패키징 구조.
  24. 제15항에 있어서,
    상기 베이스는 다수의 유닛들을 포함하며, 센싱 영역 및 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들은 각각의 상기 다수의 유닛들 위에 형성되고, 인접한 유닛들 사이에 쏘잉 래인들이 제공되며, 상기 제1 기판과 부착된 상기 표면 외에 상기 제2 기판의 표면 위에 형성된 상기 홈 구조는 상기 다수의 유닛들 위 다수의 센싱 영역들과 일대일로 상응하는 다수의 홈들을 포함하는, 패키징 구조.
  25. 제15항에 있어서,
    상기 베이스의 상기 제2 표면 내 관통홀로서, 상기 관통홀의 하부에서 상기 접촉 패드의 일 표면의 일 부분이 노출되는 관통홀;
    상기 베이스의 상기 제2 표면 및 상기 관통홀의 측벽 표면 위 절연층;
    상기 절연층의 표면 위에 있으면서, 상기 접촉 패드와 연결되는 금속층;
    상기 금속층의 표면 및 상기 절연층의 상기 표면 위에 있는 개구부를 포함하는 솔더 마스크로서, 상기 금속층의 상기 표면의 일 부분이 상기 개구부에 의해 노출되는 솔더 마스크; 및
    상기 금속층의 상기 표면 위 외부 연결을 위한 돌출부를 더 포함하는, 패키징 구조.
  26. 제25항에 있어서,
    상기 관통홀은 상기 금속층으로 충진 되며, 상기 금속층의 상기 표면의 높이는 상기 절연층의 상기 표면의 높이와 동일하고; 상기 금속층의 상기 상면은 상기 솔더 마스크의 상기 개구부에 의해 노출되며, 외부 연결을 위한 돌출부는 상기 개구부 내에 형성되되, 상기 외부 연결을 위한 돌출부는 상기 금속층의 상기 상면과 연결되는, 패키징 구조.
  27. 제1 표면 및 상기 제1 표면의 맞은편에 있는 제2 표면을 포함하는 기판;
    상기 기판의 상기 제2 표면에 배치된 홈 구조; 및
    제1 표면 및 상기 제1 표면 맞은편에 있는 제2 표면을 포함하고, 상기 제1 표면에 센싱 영역과 상기 센싱 영역 주변에 배치된 다수의 접촉 패드들이 제공되는 베이스를 포함하되,
    상기 기판의 상기 제2 표면은 상기 베이스의 상기 제1 표면과 부착되고, 캐비티는 상기 홈 구조 및 상기 베이스 사이에 형성되고, 상기 센싱 영역은 상기 캐비티 내에 배치되고; 상기 기판의 두께는 100μm 내지 200μm인, 패키징 구조.
KR1020177024914A 2015-02-13 2015-09-21 패키징 방법 및 패키징 구조 KR20170108161A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510079349.3A CN104637967A (zh) 2015-02-13 2015-02-13 封装方法及封装结构
CN201510079349.3 2015-02-13
PCT/CN2015/090085 WO2016127645A1 (zh) 2015-02-13 2015-09-21 封装方法及封装结构

Publications (1)

Publication Number Publication Date
KR20170108161A true KR20170108161A (ko) 2017-09-26

Family

ID=53216502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177024914A KR20170108161A (ko) 2015-02-13 2015-09-21 패키징 방법 및 패키징 구조

Country Status (5)

Country Link
US (1) US10529758B2 (ko)
JP (1) JP2018505564A (ko)
KR (1) KR20170108161A (ko)
CN (1) CN104637967A (ko)
WO (1) WO2016127645A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637967A (zh) * 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
CN105185751B (zh) * 2015-08-18 2018-08-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
WO2017028778A1 (zh) 2015-08-18 2017-02-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
CN105118843B (zh) * 2015-09-02 2018-09-28 苏州晶方半导体科技股份有限公司 封装结构及封装方法
TWI612651B (zh) * 2015-09-02 2018-01-21 蘇州晶方半導體科技股份有限公司 封裝結構及封裝方法
DE102015120647B4 (de) * 2015-11-27 2017-12-28 Snaptrack, Inc. Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
KR102431750B1 (ko) * 2016-03-04 2022-08-12 삼성디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
JP6768394B2 (ja) * 2016-07-29 2020-10-14 株式会社ジャパンディスプレイ 電子機器
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN110783317A (zh) * 2019-10-11 2020-02-11 安徽国晶微电子有限公司 感光芯片封装结构
CN116721932B (zh) * 2023-08-08 2023-11-14 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095300B2 (ja) * 2001-12-27 2008-06-04 セイコーエプソン株式会社 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
JP5070757B2 (ja) * 2006-08-01 2012-11-14 大日本印刷株式会社 センサーチップの製造方法
JP5080804B2 (ja) 2006-12-28 2012-11-21 富士フイルム株式会社 固体撮像装置の製造方法
US8110884B2 (en) * 2007-12-18 2012-02-07 Micron Technology, Inc. Methods of packaging imager devices and optics modules, and resulting assemblies
JP5334411B2 (ja) 2007-12-30 2013-11-06 株式会社フジクラ 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP5091066B2 (ja) 2008-09-11 2012-12-05 富士フイルム株式会社 固体撮像装置の製造方法
FR2968832A1 (fr) * 2010-12-08 2012-06-15 St Microelectronics Grenoble 2 Procédé de fabrication de dispositifs semi-conducteurs et dispositifs semi-conducteurs
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
CN202523711U (zh) 2012-03-13 2012-11-07 苏州晶方半导体科技股份有限公司 半导体封装结构及封装模组
CN102610624A (zh) * 2012-03-13 2012-07-25 苏州晶方半导体股份有限公司 半导体封装方法
CN102623471B (zh) * 2012-03-27 2015-09-09 格科微电子（上海）有限公司 图像传感器的封装方法
CN203967091U (zh) * 2014-04-01 2014-11-26 苏州晶方半导体科技股份有限公司 晶圆级封装结构
CN103904093B (zh) 2014-04-01 2017-04-19 苏州晶方半导体科技股份有限公司 晶圆级封装结构以及封装方法
CN204497233U (zh) 2015-02-13 2015-07-22 苏州晶方半导体科技股份有限公司 封装结构
CN104637967A (zh) 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构

Also Published As

Publication number Publication date
US20180047772A1 (en) 2018-02-15
US10529758B2 (en) 2020-01-07
CN104637967A (zh) 2015-05-20
JP2018505564A (ja) 2018-02-22
WO2016127645A1 (zh) 2016-08-18

Similar Documents

Publication Publication Date Title
KR20170108161A (ko) 패키징 방법 및 패키징 구조
JP6315859B2 (ja) 撮像装置、半導体装置および撮像ユニット
TWI629759B (zh) 晶片封裝體及其製造方法
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
US10276540B2 (en) Chip packaging method and chip packaging structure
KR101117505B1 (ko) 반도체 장치 및 그 제조 방법
US7851880B2 (en) Solid-state imaging device
JP4725638B2 (ja) 半導体装置の製造方法
CN106449546B (zh) 影像传感芯片封装结构及其封装方法
TW201624683A (zh) 感光模組及其製造方法
US20170117242A1 (en) Chip package and method for forming the same
TW202133258A (zh) 半導體元件以及其製造方法
US20170148756A1 (en) Semiconductor structure and method of manufacturing the same
TW201742200A (zh) 晶片封裝體及其製造方法
CN110534441B (zh) 封装结构及其形成方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
TWI612624B (zh) 封裝結構及封裝方法
CN110534483B (zh) 封装结构
TW201711147A (zh) 封裝結構及其封裝方法
CN110517959B (zh) 封装结构的形成方法
CN110534484B (zh) 封装结构
US20090230539A1 (en) Semiconductor device
JP6557776B2 (ja) パッケージ構造およびパッケージング方法
CN204497233U (zh) 封装结构
CN111627857A (zh) 封装方法及封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application