KR20170105051A - 다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박 - Google Patents

다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박 Download PDF

Info

Publication number
KR20170105051A
KR20170105051A KR1020177022389A KR20177022389A KR20170105051A KR 20170105051 A KR20170105051 A KR 20170105051A KR 1020177022389 A KR1020177022389 A KR 1020177022389A KR 20177022389 A KR20177022389 A KR 20177022389A KR 20170105051 A KR20170105051 A KR 20170105051A
Authority
KR
South Korea
Prior art keywords
layer
resin layer
liquid crystal
crystal polymer
polyolefin resin
Prior art date
Application number
KR1020177022389A
Other languages
English (en)
Other versions
KR102452244B1 (ko
Inventor
히로아키 다카하시
기요타카 고모리
마사야 고야마
준 도치히라
류 하라다
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤, 가부시키가이샤 도모에가와 세이시쇼 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20170105051A publication Critical patent/KR20170105051A/ko
Application granted granted Critical
Publication of KR102452244B1 publication Critical patent/KR102452244B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/085—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyolefins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2270/00—Resin or rubber layer containing a blend of at least two different polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Abstract

교호로 적층된 1개 또는 복수의 절연층(2) 및 적어도 하나의 도체층(1)을 포함하는 다층 프린트 배선판을 개시한다. 1개 또는 복수의 절연층(2)이 각각 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층(2)은 적어도 하나의 액정 폴리머 수지층(4)을 포함한다. 1개 또는 복수의 절연층(2)에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율은 5 내지 90%의 범위내이다.

Description

다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박
본 발명은 일반적으로 다층 프린트 배선판, 다층 금속 클래드 적층판, 및 수지 코팅 금속박에 관한 것이고, 구체적으로는 고속 신호를 처리하는 전자기기에 이용되는 다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박에 관한 것이다.
유비쿼터스 사회의 실현을 목표로, 정보 전달의 속도는 지속적으로 점점 더 빠르게 증가하고 있다. 불소 수지 기판 및 폴리페닐렌에테르(PPE) 수지 기판 등의 프린트 배선판이 현재 고속 신호를 처리하는데 이용되고 있다. 예를 들어, 폴리페닐렌에테르 수지 기판용 재료는 JP 2006-516297 A(이하 "문헌 1"이라 한다)에 개시되어 있다.
또한, 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판과 동일한 방법으로 가공할 수 있고, 고속 신호의 전송 손실을 저감할 수 있으며, 향상된 내열 충격성에 의한 스루홀 도금 등의 단선을 억제할 수 있는 다층 프린트 배선판이 제안되어 있다. 예를 들어, JP 2011-216841 A(이하 "문헌 2"라 한다)에 개시된 바와 같이, 상기 프린트 배선판은 교호로 적층된 도체층 및 절연층을 포함하고, 절연층은: 무기 충전제 및 폴리페닐렌에테르 수지를 포함하는 열경화성 수지로 유리 클로스를 함침시키고, 경화시킴으로써 제조되는 1개 또는 복수의 열경화성 수지층; 및 전체 절연층의 5 내지 80체적%를 차지하는 1개 또는 복수의 액정 폴리머 수지층을 포함한다.
상술한 바와 같이, 불소 수지 기판 및 PPE 수지 기판이 고속 신호를 처리하기 위한 현재의 최첨단 프린트 배선판의 주류이다.
그러나, 불소 수지 기판을 제조하는데 있어서, 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판에 이용되는 가공 방법은 채용할 수 없다. 대신에, 특수한 가공 방법이 필요하며, 이것은 비용에 대한 문제가 있다. 또한, 불소 수지 기판은 열팽창 계수가 크고, 내열 충격성이 낮기 때문에, 스루홀 도금의 단선의 발생 등의 문제를 일으킬 수 있다.
한편, 문헌 1에 기재된 PPE 수지 기판을 제조하는데 있어서는, 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판에 이용되는 가공 방법을 채용할 수 있다. 그러나, PPE 수지 기판은 불소 수지 기판에 비해 고속 신호의 전송 특성이 뒤떨어진다는 문제가 있다.
문헌 2의 다층 프린트 배선판에 대해서는, 액정 폴리머 수지층이 전체 절연층의 5 내지 80체적%를 차지하기 때문에, 고속 신호의 전송 손실을 저감할 수 있다. 또한, 액정 폴리머 수지층을 제외한 절연층의 나머지가 유리 클로스로 강화되고, 무기 충전제를 포함하는 열경화성 수지층을 포함하기 때문에, 내열 충격성이 높아지고, 스루홀 도금 등의 단선을 억제할 수 있다.
그러나, 상기 다층 프린트 배선판의 절연층은 유리 클로스로 강화된 열경화성 수지층을 포함하기 때문에, 상기 다층 프린트 배선판은 굴곡성이 필요한 기판에 대해서는 적합하지 않다는 문제가 있다.
본 발명은 상술한 상황의 관점에서 이루어졌으며, 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판과 동일한 방법으로 가공할 수 있고, 고속 신호의 전송 손실을 저감할 수 있으며, 굴곡성 재료로서 이용할 수 있는, 다층 프린트 배선판, 다층 금속 클래드 적층판, 및 수지 코팅 금속박을 제공하는 것을 목적으로 한다.
본 발명에 따른 다층 프린트 배선판은,
교호로 적층된 1개 또는 복수의 절연층 및 적어도 하나의 도체층을 포함하며,
1개 또는 복수의 절연층이 각각 적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 액정 폴리머 수지층으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층은 적어도 하나의 액정 폴리머 수지층을 포함하고,
1개 또는 복수의 절연층에 대한, 적어도 하나의 액정 폴리머 수지층의 체적 백분율은 5 내지 90%의 범위내이다.
본 발명에 따른 다층 금속 클래드 적층판은:
교호로 적층된 1개 또는 복수의 절연층 및 적어도 하나의 도체층; 및
다층 금속 클래드 적층판의 반대측 방향의 최외층들 중 적어도 하나의 최외층으로서 역할을 하는 적어도 하나의 금속층을 포함하며,
1개 또는 복수의 절연층이 각각 적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 액정 폴리머 수지층으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층은 적어도 하나의 액정 폴리머 수지층을 포함하고,
1개 또는 복수의 절연층에 대한, 적어도 하나의 액정 폴리머 수지층의 체적 백분율은 5 내지 90%의 범위내이며,
적어도 하나의 폴리올레핀 수지층은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함하고,
적어도 하나의 폴리올레핀 수지층에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내이다.
본 발명에 따른 수지 코팅 금속박은:
금속박; 및
금속박 상의, 제 1 절연층 및 제 2 절연층을 포함하는 적층체-상기 제 1 절연층 및 상기 제 2 절연층은 이 순서로 상기 금속박에 배열됨-를 포함하며,
제 1 절연층은: 적어도 하나의 폴리올레핀 수지층은 포함하지 않지만, 적어도 하나의 액정 폴리머 수지층을 포함하는 절연층; 또는 적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 액정 폴리머 수지층을 포함하는 절연층이고,
제 2 절연층은 적어도 하나의 반경화 폴리올레핀 수지층을 포함하며,
제 1 절연층 및 제 2 절연층의 총 체적에 대한, 적어도 하나의 액정 폴리머 수지층의 체적 백분율은 5 내지 90%의 범위내이고,
적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 반경화 폴리올레핀 수지층은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함하며,
적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 반경화 폴리올레핀 수지층의 총 중량에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내이다.
도 1은 다층 프린트 배선판의 일례를 나타내는 개략 단면도이다.
도 2a는 다층 금속 클래드 적층판의 일례를 나타내는 개략 단면도이다. 도 2b는 다층 금속 클래드 적층판의 다른 예를 나타내는 개략 단면도이다.
도 3a는 수지 코팅 금속박의 일례를 나타내는 개략 단면도이다. 도 3b는 수지 코팅 금속박의 다른 예를 나타내는 개략 단면도이다.
도 4a는 절연층의 일례를 나타내는 개략 단면도이다. 도 4b는 절연층의 다른 예를 나타내는 개략 단면도이다. 도 4c는 절연층의 다른 예를 나타내는 개략 단면도이다. 도 4d는 절연층의 다른 예를 나타내는 개략 단면도이다. 도 4e는 절연층의 다른 예를 나타내는 개략 단면도이다.
도 5a는 금속 클래드 적층판의 일례를 나타내는 개략 단면도이다 도 5b는 프린트 배선판의 다른 예를 나타내는 개략 단면도이다.
본 발명에 따른 실시형태를 이하에 설명한다.
<다층 금속 클래드 적층판>
우선, 본 실시형태의 다층 금속 클래드 적층판(20)을 설명한다. 다층 금속 클래드 적층판(20)은 후술하는 다층 프린트 배선판(10)의 재료로서 이용할 수 있다. 도 2a는 다층 금속 클래드 적층판(20)의 일례를 나타낸다. 다층 금속 클래드 적층판(20)은: 교호로 적층된 1개 또는 복수의 절연층(2) 및 적어도 하나의 도체층(1); 및 다층 금속 클래드 적층판(20)의 반대측 방향의 최외층들 중 적어도 하나의 최외층으로서 역할을 하는 적어도 하나의 금속층(5)을 포함한다. 적어도 하나의 도체층(1)은 실제로는 각종 회로를 구성하는 1개 또는 복수의 패턴화 도체를 갖지만; 도 2a에서는 적어도 하나의 도체층(1)을 간략화된 방법으로 나타낸다. 적어도 하나의 금속층(5)은, 예를 들면 금속이 평면으로 퍼짐으로써 형성되는 층이다. 설명한 바와 같이, 다층 금속 클래드 적층판(20)은 내부에 적어도 하나의 도체층(1)을 포함한다. 도 2a에 나타낸 다층 금속 클래드 적층판(20)은 2개의 절연층(2), 1개의 도체층(1), 및 2개의 금속층(5)을 갖는다. 그러나, 절연층(2)수, 도체층(1)수, 및 금속층(5)수는 특별히 한정되지 않는다. 도 2a에 나타낸 다층 금속 클래드 적층판(20)에 있어서, 2개의 절연층(2)은 도체층(1)을 사이에 두고 적층되고, 2개의 금속층(5)은 다층 금속 클래드 적층판(20)의 두께 방향(적층 방향)으로 반대측 방향의 최외층으로서 배치된다. 다층 금속 클래드 적층판(20)은: 후술하는 프린트 배선판(6); 1개 또는 복수의 절연층(2)을 형성하는데 이용할 수 있는 폴리올레핀 수지 시트 및 액정 폴리머 필름; 및 적어도 하나의 도체층(1) 및 적어도 하나의 금속층(5)을 형성하는데 이용할 수 있는 구리박 등의 금속박을 이용하여 제조할 수 있다. 폴리올레핀 수지 시트는 폴리올레핀 수지로 형성되고, 폴리올레핀 수지층(3)을 형성하는데 이용된다. 액정 폴리머 필름은 액정 폴리머 수지로 형성되고, 액정 폴리머 수지층(4)을 형성하는데 이용된다.
1개 또는 복수의 절연층(2)이 각각: (1) 어떤 액정 폴리머 수지층(4)도 이용하지 않고 적어도 하나의 폴리올레핀 수지층(3)을 이용하여 형성된 절연층; (2) 어떤 폴리올레핀 수지층(3)도 이용하지 않고 적어도 하나의 액정 폴리머 수지층(4)을 이용하여 형성된 절연층; 또는 (3) 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 이용하여 형성된 절연층을 포함하도록, 1개 또는 복수의 절연층(2)은 적어도 하나의 액정 폴리머 수지층을 포함한다. 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 이용하여 형성된 절연층(2)은 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 포함하는 절연층(2)으로 해석될 수 있는 것을 유의해야 한다. 1개 또는 복수의 절연층(2)은 각각, 특수 가공이 필요한 불소 수지층 대신에, 상술한 (1), (2) 또는 (3)을 포함하기 때문에, 다층 금속 클래드 적층판(20)은 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판과 동일한 방법으로 가공할 수 있다.
도 4a 내지 도 4e는 절연층(2)의 층 구조의 구체예를 나타낸다. 도 4a는 폴리올레핀 수지층(3)만을 포함하는 절연층(2)을 나타내며, 이 절연층(2)은 1개 또는 복수의 폴리올레핀 수지 시트를 가열 및 경화시킴으로써 형성할 수 있다. 이 경우, 1개의 폴리올레핀 수지 시트를 이용할 수 있고, 2개 이상의 폴리올레핀 수지의 적층체 또한 이용할 수 있다. 도 4b는 액정 폴리머 수지층(4)만을 포함하는 절연층(2)을 나타내며, 이 절연층(2)은 1개 또는 복수의 액정 폴리머 필름으로 형성할 수 있다. 이 경우, 1개의 액정 폴리머 필름을 이용할 수 있고, 2개 이상의 액정 폴리머 필름의 적층체 또한 이용할 수 있다. 도 4c는 1개의 폴리올레핀 수지층(3)이 2개의 폴리머 수지층(4) 사이에 놓인 절연층(2)을 나타내며, 이 절연층(2)은 1개의 폴리올레핀 수지 시트의 반대측 방향으로, 2개의 액정 폴리머 필름을 배치함으로써 제조되는 복합 시트를 가열 및 경화시킴으로써 형성할 수 있다. 도 4d는 1개의 액정 폴리머 수지층(4)이 2개의 폴리올레핀 수지층(3) 사이에 놓인 절연층(2)을 나타내며, 이 절연층(2)은 1개의 액정 폴리머 필름의 반대측 방향으로, 2개의 폴리올레핀 수지 시트를 배치함으로써 제조되는 복합 시트를 가열 및 경화시킴으로써 형성할 수 있다. 도 4e는 1개의 폴리올레핀 수지층(3) 및 1개의 액정 폴리머 수지층(4)이 적층된 절연층(2)을 나타내며, 이 절연층(2)은 1개의 폴리올레핀 수지 시트 및 1개의 액정 폴리머 필름을 적층함으로써 제조되는 복합 시트를 가열 및 경화시킴으로써 형성할 수 있다. 도 4a 내지 도 4e의 경우, 1개의 폴리올레핀 수지 시트를 이용할 수 있고, 2개 이상의 폴리올레핀 시트의 적층체 또한 이용할 수 있다. 마찬가지로, 1개의 액정 폴리머 필름을 이용할 수 있고, 2개 이상의 액정 폴리머 필름의 적층체 또한 이용할 수 있다.
적어도 하나의 폴리올레핀 수지층(3)은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함하는 것이 바람직하고, 적어도 하나의 폴리올레핀 수지층(3)에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내인 것이 바람직하다. 적어도 하나의 폴리올레핀 수지층(3)이 폴리올레핀계 엘라스토머를 나타내는 성분 (A)를 다량으로 포함하는 경우, 다층 금속 클래드 적층판(20), 및 다층 금속 클래드 적층판(20)을 이용하여 제조된 다층 프린트 배선판(10)은 유연성이 높아져, 굴곡성을 향상시킬 수 있다.
폴리올레핀계 엘라스토머를 나타내는 성분 (A)는:
폴리스티렌-폴리(에틸렌/프로필렌) 블록-폴리스티렌 공중합체; 폴리스티렌-폴리(에틸렌-에틸렌/프로필렌) 블록-폴리스티렌 공중합체; 폴리스티렌-폴리(에틸렌/부틸렌) 블록-폴리스티렌 공중합체; 폴리스티렌-폴리이소프렌 블록 공중합체; 수소 첨가 폴리스티렌-폴리이소프렌-폴리부타디엔 블록 공중합체; 폴리스티렌-폴리(부타디엔/부틸렌) 블록-폴리스티렌 공중합체; 에틸렌-글리시딜메타크릴레이트 공중합체; 에틸렌-글리시딜메타크릴레이트-아크릴산메틸 공중합체; 및 에틸렌-글리시딜메타크릴레이트-비닐아세테이트 공중합체로 이루어지는 군으로부터 선택되는 1종 또는 복수종의 화합물을 포함하는 것이 바람직하다.
열경화성 수지를 나타내는 성분 (B)는 에폭시 수지, 페놀 수지, 비스말레이미드 수지, 및 양 말단에 비닐기를 갖는 폴리페닐렌에테르 올리고머로 이루어지는 군으로부터 선택되는 1종 또는 복수종의 화합물을 포함하는 것이 바람직하다.
적어도 하나의 폴리올레핀 수지층(3)은 각각 경화 촉진제를 나타내는 성분 (C)를 더 포함할 수 있다.
적어도 하나의 폴리올레핀 수지층(3)은 각각 충전제를 나타내는 성분 (D)를 더 포함할 수 있다.
한편, 적어도 하나의 액정 폴리머 수지층(4)은 각각 액정 폴리머(LCP) 수지로 형성되는 필름일 수 있다. 액정 폴리머 수지의 예로는: 에틸렌테레프탈레이트와 파라-히드록시벤조산의 중축합체; 페놀과 프탈산과 파라-히드록시벤조산의 중축합체; 및 2,6-히드록시나프토산과 파라-히드록시벤조산의 중축합체를 들 수 있다.
<다층 금속 클래드 적층판의 제조 방법>
다층 금속 클래드 적층판(20)은, 예를 들면 하기 방법에 의해 제조할 수 있다. 우선, 금속 클래드 적층판(60)을 준비한다. 금속 클래드 적층판(60)은 다층 금속 클래드 적층판(20)의 재료의 역할을 한다. 금속 클래드 적층판(60)의 예로는 도 4a 내지 도 4e 중 어느 하나에 나타낸 절연층(2)의 한면에 금속박이 부착된 한면 금속 클래드 적층판, 및 도 4a 내지 도 4e 중 어느 하나에 나타낸 절연층(2)의 양면에 금속박이 부착된 양면 금속 클래드 적층판을 들 수 있다. 이러한 예의 하나로서, 도 5a는, 도 4b에 나타낸 절연층(2)의 양면에 금속층(5)이 제공된 금속 클래드 적층판(60)(양면 금속 클래드 적층판)을 나타낸다. 이 예에서, 절연층(2)은 액정 폴리머 수지층(4)으로 형성되고, 금속층(5)은 금속박으로 형성된다. 이하에, 액정 폴리머 수지층(4)의 양면에 금속박이 부착된 금속 클래드 적층판(60)(도 5a 참조)을 이용하는 예를 설명하지만; 본 발명은 이 예로 한정되지 않는다. 도체층(1)을 형성하기 위해 금속 클래드 적층판(60)의 1개의 금속층(5)의 불요 부분을 제거한다. 이에 따라, 금속 클래드 적층판(60)은 도 5b에 나타낸 프린트 배선판(6)이 된다. 보다 구체적으로, 도 5b에서는, 금속 클래드 적층판(60)의, 반대측 방향의 최외층들 중 1개에 해당하는, 1개의 금속층(5)의 불요 부분을 에칭 등의 방법에 의해 제거함으로써, 도체층(1)을 형성한다. 다른 금속층(5)은 반대측 방향의 최외층들 중 다른 것으로서 남긴다. 도체층(1)은 실제로는 각종 회로를 구성하는 1개 또는 복수의 패턴화 도체를 갖지만; 도 5b에서는 도체층(1)을 간략화된 방법으로 나타내는 것을 유의해야 한다. 도체층(1)이 고속 신호의 전송을 위한 회로 또는 전송 거리가 긴 회로를 포함하는 경우, 도 5b에 나타낸 바와 같이, 도체층(1)은 액정 폴리머 수지층(4)과 접촉하도록 형성하는 것이 바람직하다. 이 경우, 고속 신호의 전송 손실을 저감할 수 있다. 다층 금속 클래드 적층판(20) 및 이것을 이용하여 제조된 다층 프린트 배선판(10)의 내열성을 향상시키는 점에서는, 도체층(1)은 액정 폴리머 수지층(4)과 접촉하도록 형성하는 것 또한 바람직하다.
이어서, 프린트 배선판(6), 및 적어도 하나의 폴리올레핀 수지 시트 및 적어도 하나의 액정 폴리머 필름으로 이루어지는 군으로부터 선택되는 적어도 하나의 재료를 교호로 적층한 후에, 가열 및 가압하여, 도 2a에 나타낸 다층 금속 클래드 적층판(20)을 형성한다. 도 2a에 나타낸 다층 금속 클래드 적층판(20)은 구체적으로는 도 5b에 나타낸 프린트 배선판(6)의 도체층(1)에, 폴리올레핀 수지층(3)을 형성하기 위한 폴리올레핀 수지 시트, 액정 폴리머 수지층(4)을 형성하기 위한 액정 폴리머 필름, 및 금속층(5)을 형성하기 위한 금속박을 이 순서로 적층한 후에, 가열 및 가압함으로써 제조할 수 있다. 폴리올레핀 수지층(3) 및 액정 폴리머 수지층(4)의 2개의 인접하는 층에 의해 절연층(2) 중 1개가 구성된다.
도 2a에 나타낸 다층 금속 클래드 적층판(20)에서의 프린트 배선판(6)수, 폴리올레핀 수지 시트수, 액정 폴리머 필름수, 및 금속박수를 증가시켜, 다층 금속 클래드 적층판(20)에서의 층수를 증가시킬 수 있다. 이에 따라, 다층화를 더 실현할 수 있다.
도 2a에 나타낸 다층 금속 클래드 적층판(20)은, 프린트 배선판(6)이 다층 금속 클래드 적층판(20)의 외측에 배치되는 구조를 갖는다. 이 경우, 도체층(1)은 프린트 배선판(6)의 반대측 방향의 최외층들 중 하나의 역할을 하고, 금속층(5)은 프린트 배선판(6)의 반대측 방향의 최외층들 중 다른 하나의 역할을 한다. 도체층(1)은 각종 회로를 구성하는 1개 또는 복수의 패턴화 도체를 포함하고, 금속층(5)은, 예를 들면 평면으로 퍼지는 금속에 의해 형성되는 층이다. 다층 금속 클래드 적층판(20)의 제조 시에, 도체층(1)이 다층 금속 클래드 적층판(20)의 내부에 위치하고, 금속층(5)이 다층 금속 클래드 적층판(20)의 외측에 위치하도록, 프린트 배선판(6)을 배치한다. 한편, 도면에 나타내지는 않지만, 다층 금속 클래드 적층판(20)이, 전체 프린트 배선판(6)이 다층 금속 클래드 적층판(20)의 내부에 배치되는 구조를 갖는 경우, 이용하는 프린트 배선판(6)은, 프린트 배선판(6)의 반대측 방향의 최외층들 양방의 역할을 하는 2개의 도체층(1)을 갖는다. 이러한 도체층(1) 양방은 다층 금속 클래드 적층판(20)의 내측에 포함된다.
도 2b는 다층 금속 클래드 적층판(20)의 다른 예를 나타낸다. 이 다층 금속 클래드 적층판(20)의 제조 시에, 상술한 프린트 배선판(6)뿐만 아니라, 한면 금속 클래드 적층판을 이용할 수 있다. 한면 금속 클래드 적층판의 예는 도 4b에 나타낸 절연층(2)의 한면에 금속층(5)이 제공된 한면 금속 클래드 적층판이다. 이 예에서, 절연층(2)은 액정 폴리머 수지층(4)으로 형성되고, 금속층(5)은 금속박으로 형성된다. 일반적으로 액정 폴리머는 열가소성 수지이기 때문에, 상기 한면 금속 클래드 적층판의 절연층(2)을 프린트 배선판(6) 상에 놓은 후에, 액정 폴리머가 용융되기에 충분히 높은 온도에서 가열 및 가압함으로써, 다층화를 용이하게 행할 수 있다.
다층 금속 클래드 적층판(20)의 1개 또는 복수의 절연층(2)이 각각: (1) 어떤 액정 폴리머 수지층(4)도 이용하지 않고 적어도 하나의 폴리올레핀 수지층(3)을 이용하여 형성된 절연층; (2) 어떤 폴리올레핀 수지층(3)도 이용하지 않고 적어도 하나의 액정 폴리머 수지층(4)을 이용하여 형성된 절연층; 또는 (3) 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 이용하여 형성된 절연층을 포함하도록, 1개 또는 복수의 절연층(2)은 적어도 하나의 액정 폴리머 수지층(4)을 포함한다. 이에 따라, 다층 금속 클래드 적층판(20)은 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판과 동일한 방법으로 가공할 수 있다. 1개 또는 복수의 절연층(2)에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율은 5 내지 90%의 범위내이다. 이에 따라, 고속 신호의 전송 손실을 저감할 수 있다. 구체예에 있어서, 도 2a에 나타낸 다층 금속 클래드 적층판(20)은 2개의 절연층(2) 및 2개의 액정 폴리머 수지층(4)을 갖는다. 따라서, 2개의 절연층(2)에 대한, 2개의 액정 폴리머 수지층(4)의 체적 백분율은 5 내지 90%의 범위내에 놓인다. 프린트 배선판(6), 폴리올레핀 수지 시트, 및 액정 폴리머 필름의 두께 및 개수와 같은 사양은 상술한 조건이 만족되도록, 미리 결정 및 조정해야 한다. 또한, 이 경우에 고속 신호의 전송을 위한 회로 또는 전송 거리가 긴 회로를 포함하는 도체층(1)은, 도체층(1)이 액정 폴리머 수지층(4)과 접촉하도록 배치하는 것이 바람직하다. 이에 따라, 고속 신호의 전송 손실을 저감할 수 있다. 또한, 다층 금속 클래드 적층판(20)의 내열성을 향상시키는 점에서는, 도체층(1)이 내열성이 높은 액정 폴리머 수지층(4)과 접촉하도록 도체층(1)을 형성하는 것이 바람직하다.
다층화는 1회, 2회, 또는 복수회 행할 수 있는 것을 유의해야 한다. 또한, 층수는 특별히 한정되지 않지만, 원하는 다층 금속 클래드 적층판(20)의 설계에 따라 결정할 수 있다.
<수지 코팅 금속박>
다음으로, 본 실시형태에 따른 수지 코팅 금속박(30)을 설명한다. 수지 코팅 금속박(30)은 상술한 다층 금속 클래드 적층판(20) 및 후술하는 다층 프린트 배선판(10)의 재료로서 이용할 수 있다. 도 3a 및 도 3b는 수지 코팅 금속박(30)의 구체예를 나타낸다. 수지 코팅 금속박(30)은 금속박(50), 및 금속박(50) 상의 적층체를 포함한다. 적층체는 제 1 절연층(21) 및 제 2 절연층(22)을 포함하고, 제 1 절연층(21) 및 제 2 절연층(22)은 이 순서로 금속박(50)에 배치된다.
제 1 절연층(21)은 (1) 적어도 하나의 폴리올레핀 수지층(3)은 포함하지 않지만, 적어도 하나의 액정 폴리머 수지층(4)을 포함하는 절연층, 또는 (2) 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 포함하는 절연층이다. 도 3a에 나타낸 수지 코팅 금속박(30)에서, 제 1 절연층(21)은 적어도 하나의 액정 폴리머 수지층(4)을 포함하고, 폴리올레핀 수지층(3)은 전혀 포함하지 않는다. 도 3b에 나타낸 수지 코팅 금속박(30)에서, 제 1 절연층(21)은 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 포함한다. 도 3b에서는, 제 1 절연층(21)의 폴리올레핀 수지층(3)을 금속박(50) 상에 놓지만; 제 1 절연층(21)의 액정 폴리머 수지층(4)을 금속박(50) 상에 놓아도 된다. 여기서, 액정 폴리머 수지는 일반적으로 열가소성 수지이고, 폴리올레핀 수지는 일반적으로 열경화성 수지이다. 따라서, 제 1 절연층(21)이 적어도 하나의 액정 폴리머 수지층(4)을 포함하고, 폴리올레핀 수지층(3)은 전혀 포함하지 않는 경우, 제 1 절연층(21)은 실온에서는 고체 상태에 있으며, 가열되면 용융되고, 냉각되면 고체 상태로 돌아온다. 한편, 제 1 절연층(21)이 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)을 포함하는 경우, 제 1 절연층(21)은 실온에서 경화 상태 또는 고체 상태에 있으며, 가열되면 부분적으로 용융되고, 부분적으로 용융된 부분은 냉각되면 고체 상태로 돌아온다.
제 2 절연층(22)은 적어도 하나의 반경화 폴리올레핀 수지층(3)을 포함한다. 반경화 상태는 바니시 상태의 A 단계와 완전 경화 상태의 C 단계 사이의, 경화 반응의 중간 단계로서 정의된다. 반경화 폴리올레핀 수지층(3)은 실온에서 점착성이 관찰되지 않는 정도로 경화가 진행된 경화 단계에 있다. 가열되면, 반경화 폴리올레핀 수지층(3)이 먼저 용융된 후에, 완전히 경화되어 C 단계의 폴리올레핀 수지층(3)을 형성한다.
제 1 절연층(21) 및 제 2 절연층(22)의 총 체적에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율은 5 내지 90%의 범위내이다. 이 경우, 고속 신호의 전송 손실을 저감할 수 있다.
제 1 절연층(21)의 적어도 하나의 폴리올레핀 수지층(3) 및 제 2 절연층(22)의 적어도 하나의 반경화 폴리올레핀 수지층(3)은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함한다. 제 1 절연층(21)이 적어도 하나의 액정 폴리머 수지층(4)을 포함하고, 폴리올레핀 수지층(3)은 전혀 포함하지 않는 경우, 제 2 절연층(22)의 적어도 하나의 반경화 폴리올레핀 수지층(3)은 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함한다.
제 1 절연층(21)의 적어도 하나의 폴리올레핀 수지층(3) 및 제 2 절연층(22)의 적어도 하나의 반경화 폴리올레핀 수지층(3)의 총 중량에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내이다. 제 1 절연층(21)이 적어도 하나의 액정 폴리머 수지층(4)을 포함하고, 폴리올레핀 수지층(3)은 전혀 포함하지 않는 경우, 제 2 절연층(22)의 적어도 하나의 반경화 폴리올레핀 수지층(3)의 중량에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내이다. 수지 코팅 금속박(30) 중의 폴리올레핀 수지층(3)이 폴리올레핀계 엘라스토머를 나타내는 성분 (A)를 대량 포함하는 경우, 다층 금속 클래드 적층판(20) 및 이것을 이용하여 제조된 다층 프린트 배선판(10)은 유연성이 증가하여, 굴곡성을 향상시킬 수 있다.
수지 코팅 금속박(30)은, 예를 들면 하기 방법에 의해 제조할 수 있다. 우선, 금속박(50)의 표면에 수지 시트 또는 수지 필름을 놓은 후에, 가열 및 가압하여, 제 1 절연층(21)을 형성한다. 수지 시트의 예로는 폴리올레핀 수지 시트를 들 수 있고, 수지 필름의 예로는 액정 폴리머 필름을 들 수 있다. 시트와 필름 사이의 개념에 실질적인 차이는 없다. 이어서, 제 1 절연층(21)의 표면에 수지 바니시를 도포한 후에, 건조시킨다. 수지 바니시의 예로는 폴리올레핀 수지 바니시를 들 수 있다. 이에 따라, 제 2 절연층(22)을 형성함으로써, 수지 코팅 금속박(30)을 얻는다. 수지 코팅 금속박(30)에서, 제 2 절연층(22)는 반경화 상태에 있다.
구체적으로, 도 3a에 나타낸 수지 코팅 금속박(30)을 제조하는데 있어서, 금속박(50)의 표면에 액정 폴리머 필름을 놓은 후에, 가열 및 가압하여, 액정 폴리머 수지층(4)으로 형성된 제 1 절연층(21)을 형성한다. 이어서, 제 1 절연층(21)의 표면에 폴리올레핀 수지 바니시를 도포한 후에, 건조시킨다. 이에 따라, 반경화 폴리올레핀 수지층(3)으로 형성된 제 2 절연층(22)을 형성함으로써, 도 3a에 나타낸 수지 코팅 금속박(30)을 얻는다.
도 3b에 나타낸 수지 코팅 금속박(30)을 제조하는데 있어서, 금속박(50)의 표면에, 폴리올레핀 수지 시트 및 액정 폴리머 필름을 이 순서대로 적층한 후에, 가열 및 가압하여, 폴리올레핀 수지층(3) 및 액정 폴리머 수지층(4)을 포함하는 제 1 절연층(21)을 형성한다. 이어서, 제 1 절연층(21)의 표면에 폴리올레핀 수지 바니시를 도포한 후에, 건조시킨다. 이에 따라, 반경화 폴리올레핀 수지층(3)으로 형성된 제 2 절연층(22)을 형성함으로써, 도 3b에 나타낸 수지 코팅 금속박(30)을 제조한다.
또한, 도 2a에 나타낸 다층 금속 클래드 적층판(20)은 수지 코팅 금속박(30)을 이용한 하기 방법에 의해 제조할 수 있다. 도 5b에 나타낸 프린트 배선판(6)의 도체층(1) 상에, 도 3a에 나타낸 수지 코팅 금속박(30)의 제 2 절연층(22)을 놓은 후에, 가열 및 가압함으로써, 도 2a에 나타낸 다층 금속 클래드 적층판(20)을 제조할 수 있다. 수지 코팅 금속박(30)의 제 2 절연층(22)이 반경화 상태로부터 완전 경화 상태로 변화하는 경우, 프린트 배선판(6)과 수지 코팅 금속박(30)이 서로 접착된다. 제 1 절연층(21) 및 제 2 절연층(22)(경화 후의 폴리올레핀 수지층(3))의 2개의 인접하는 층은 1개의 절연층(2)을 형성한다. 이에 따라, 수지 코팅 금속박(30)의 제 2 절연층(22)(반경화 폴리올레핀 수지층(3))은 접착층으로서 기능한다. 반경화 폴리올레핀 수지의 용융점이 액정 폴리머 수지의 용융점보다 매우 낮기 때문에, 본 실시형태에 따른 수지 코팅 금속박(30)은 보다 온화한 조건 하에서 형성되어, 우수한 가공성을 야기할 수 있다. 따라서, 수지 코팅 금속박(30)은 다층 금속 클래드 적층판(20) 및 다층 프린트 배선판(10)에 적합한 재료이다.
<다층 프린트 배선판>
다음으로, 본 실시형태에 따른 다층 프린트 배선판(10)을 설명한다. 다층 프린트 배선판(10)은 다층 금속 클래드 적층판(20) 상에 도체층(1)을 형성함으로써 제조된다. 에칭에 의해 다층 금속 클래드 적층판(20)의 반대측 방향의 최외층들 중 하나의 역할을 하는 금속층(5)의 불요 부분을 제거함으로써 도체층(1)을 형성한다. 도 1은 본 실시형태에 따른 다층 프린트 배선판(10)의 일례를 나타낸다. 다층 프린트 배선판(10)은 교호로 적층된, 1개 또는 복수의 절연층(2) 및 적어도 하나의 도체층(1)을 포함한다. 도 1에 나타낸 다층 프린트 배선판(10)은 2개의 절연층(2) 및 3개의 도체층(1)을 포함하지만; 절연층(2)수 및 도체층(1)수는 특별히 한정되지 않는다. 도 1에 나타낸 다층 프린트 배선판(10)에서, 도체층(1) 및 절연층(2)은 교호로 적층되고, 도체층(1) 중 2개는 두께 방향(적층 방향)의 다층 프린트 배선판(10)의 반대측 방향의 최외층들의 역할을 한다. 다층 프린트 배선판(10)의 도체층(1)은, 예를 들면 에칭에 의해 다층 금속 클래드 적층판(20)의 반대측 방향의 최외층들의 역할을 하는 한쪽 또는 양쪽의 금속층(5)의 불요 부분을 제거함으로써 형성할 수 있다. 도체층(1)은, 예를 들면 신호층, 전원층, 및 그라운드층을 포함할 수 있다. 실제 다층 프린트 배선판(10)의 도체층(1)은 각종 회로를 구성하는 1개 또는 복수의 패턴화 도체를 갖지만; 도 1에서는 도체층(1)을 간략화된 방법으로 나타내는 것을 유의해야 한다. 금속층(5)은, 예를 들면 금속이 평면으로 퍼짐으로써 형성되는 층이다. 또한, 2개 이상의 상이한 도체층(1)을 전기적으로 접속하기 위한 스루홀 도금 등의 도체는 도 1에 나타내지 않는다.
적어도 하나의 도체층(1) 및 1개 또는 복수의 절연층(2)은 교호로 적층되며, 특수 가공이 필요한 불소 수지층을 포함하는 대신에, 1개 또는 복수의 절연층(2)이 각각 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층(2)은 적어도 하나의 액정 폴리머 수지층(4)을 포함하기 때문에, 다층 프린트 배선판(10)은 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판과 동일한 방법으로 가공할 수 있다. 또한, 1개 또는 복수의 절연층(2)에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율은 5 내지 90%의 범위내이기 때문에, 고속 신호의 전송 손실을 저감할 수 있다. 또한, 다층 프린트 배선판(10)은 유리 클로스로 강화된 열경화성 수지층은 전혀 포함하지 않지만, 적어도 하나의 폴리올레핀 수지층(3)을 포함하기 때문에, 다층 프린트 배선판(10)을 굴곡성 재료로서 이용할 수 있다. 특히, 적어도 하나의 폴리올레핀 수지층(3)은 각각 180℃에서 60분간 처리한 후에 25 내지 150℃의 온도 범위에서 105 내지 108Pa의 범위내의 저장 탄성률을 갖는 것이 바람직하다. 이 경우, 다층 프린트 배선판(10)에서의 내열 충격성을 높이고, 스루홀 도금 등의 단선을 억제하여, 리플로우 시에 땜납 내열성을 향상시킬 수 있다.
1개 또는 복수의 절연층(2)에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율이 5% 미만이면, 적어도 하나의 도체층(1)에 의해 전송되는 고속 신호의 전송 손실을 충분히 저감할 수 없고, 충분한 내열성을 확보할 수 없다. 1개 또는 복수의 절연층(2)에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율이 90%를 넘으면, 두께 방향(적층 방향)의 다층 프린트 배선판(10)의 열팽창 계수(z-CTE)가 높아져, 내열 충격성이 저하되어 스루홀 도금 등의 단선의 억제를 저감시킨다.
상술한 바와 같이, 본 실시형태에 있어서, 1개 또는 복수의 절연층(2)이 각각 적어도 하나의 폴리올레핀 수지층(3) 및 적어도 하나의 액정 폴리머 수지층(4)으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층(2)은 적어도 하나의 액정 폴리머 수지층(4)을 포함하기 때문에, 다층 프린트 배선판(10), 다층 금속 클래드 적층판(20), 및 수지 코팅 금속박(30)은 에폭시 수지 기판 및 폴리이미드 수지 기판 등의 종래의 프린트 배선판과 동일한 방법으로 가공할 수 있다. 또한, 1개 또는 복수의 절연층(2)에 대한, 적어도 하나의 액정 폴리머 수지층(4)의 체적 백분율은 5 내지 90%의 범위내이기 때문에, 고속 신호의 전송 손실을 저감할 수 있다. 또한, 다층 프린트 배선판(10), 다층 금속 클래드 적층판(20), 및 수지 코팅 금속박(30)은 유리 클로스로 강화된 열경화성 수지층을 전혀 포함하지 않기 때문에, 다층 프린트 배선판(10), 다층 금속 클래드 적층판(20), 및 수지 코팅 금속박(30)을 굴곡성 재료로서 이용할 수 있다.
실시예
이하에, 본 발명을 실시예에 기초하여 상세하게 더 설명한다.
실시예 1 내지 5 및 비교예 1 각각에 대해, 도 1에 나타낸 3층 프린트 배선판을 제조했다. 보다 용이한 설명을 위해, 3개의 도체층(1)(패턴화 도체가 아직 형성되지 않은 구리박을 나타내는데 이용되기도 한다)은 반대측 방향의 최외층들 중 하나로부터 순서대로 L1 내지 L3이라 이름을 붙임으로써 구별된다. 표 1 중의 "PCB 구성"은 3층 프린트 배선판의 층 구조를 의미하는 것을 유의해야 한다. 또한, 이하 에, 예를 들면 "L1/L2 구리 클래드 적층판(또는 프린트 배선판)"은 도체층(1)을 나타내는 L1 및 L2를 포함하는 구리 클래드 적층판(또는 프린트 배선판)을 의미하고, "L1-L3 3층 프린트 배선판"은 3개의 도체층(1) 모두를 나타내는 L1 내지 L3을 포함하는 3층 프린트 배선판을 의미한다. 표 2 및 표 3은 실시예 1 내지 5 및 비교예 1에 이용된 폴리올레핀 수지 시트를 형성하기 위한 수지 조성물을 나타낸다.
(실시예 1-(1) 내지 1-(11))
두께 50μm의 1개의 액정 폴리머 필름(KURARAY CO., LTD.제 "Vecstar")의 양면에 두께 18μm의 구리박을 적층한 후에, 310℃에서 10분간 가열 및 가압하여, L1/L2 액정 폴리머 구리 클래드 적층판을 제조했다. 마찬가지로, 상기 이용된 것과 동일한 1개의 액정 폴리머 필름의 한면에 두께 18μm의 구리박을 놓은 후에, 상기와 동일한 조건 하에서 가열 및 가압하여, L3 액정 폴리머 구리 클래드 적층판을 제조했다.
이어서, L1/L2 액정 폴리머 구리 클래드 적층판의 L2가 신호층을 갖도록 가공함으로써, L1-L2 액정 폴리머 프린트 배선판을 얻었다.
두께 25μm의 폴리올레핀 수지 시트를 표 2에 나타낸 각각의 수지 조성물 (1) 내지 (11)로 형성했다. 동일한 수지 조성물로 형성된 2개의 폴리올레핀 수지 시트를 적층하여, 두께 50μm의 접착 시트를 형성했다. 상기 접착 시트를 L1-L2 프린트 배선판과 L3 구리 클래드 적층판 사이에 놓은 후에, 180℃에서 60분간 가열 및 가압함으로써, 3층 금속 클래드 적층판을 제조했다. 표 2에 나타낸 각각의 수지 조성물에 포함된 성분의 상품명 및 제조사의 리스트를 표 3에 나타낸다.
이어서, 3층 금속 클래드 적층판의 L1 및 L3이 그라운드층을 갖도록 가공함으로써, 3층 프린트 배선판을 얻었다.
(실시예 2-(1) 내지 2-(11))
두께 12μm의 금속박을 이용한 것과 두께 25μm의 1개의 폴리올레핀 수지 시트를 접착 시트로서 이용한 것 이외에는, 실시예 1과 동일한 방법으로 3층 프린트 배선판을 제조했다.
(실시예 3-(1) 내지 3-(11))
두께 25μm의 액정 폴리머 필름을 사용한 것과 두께 50μm의 8개의 폴리올레핀 수지 시트를 두께 400μm의 접착 시트로서 이용한 것 이외에는, 실시예 2와 동일한 방법으로 3층 프린트 배선판을 제조했다.
(실시예 4-(1) 내지 4-(11))
두께 25μm의 1개의 액정 폴리머 필름(KURARAY CO., LTD.제 "Vecstar")의 양면에 두께 12μm의 구리박을 적층한 후에, 310℃에서 10분간 가열 및 가압하여, L1/L2 액정 폴리머 구리 클래드 적층판을 제조했다. 마찬가지로, 상기 이용된 것과 동일한 1개의 액정 폴리머 필름의 한면에 두께 12μm의 구리박을 놓은 후에, 상기와 동일한 조건 하에서 가열 및 가압하여, L3 액정 폴리머 구리 클래드 적층판을 제조했다. 이어서, L3 액정 폴리머 구리 클래드 적층판의 액정 폴리머 수지층 상에, 폴리올레핀 수지로서, 표 2에 나타낸 각각의 수지 조성물 (1) 내지 (11)을 도포한 후에, 건조시켜, 두께 25μm의 폴리올레핀 수지층을 형성했다. 이에 따라, 액정 폴리머 한면 금속 클래드 적층판을 제조했다.
그 후에, L1/L2 액정 폴리머 구리 클래드 적층판의 L2가 신호층을 갖도록 가공함으로써, L1-L2 액정 폴리머 프린트 배선판을 얻었다.
L1-L2 액정 폴리머 프린트 배선판 및 L3 액정 폴리머 한면 금속 클래드 적층판을 적층한 후에, 180℃에서 60분간 가열 및 가압했다. 이에 따라, 3층 금속 클래드 적층판을 제조했다.
이어서, 3층 금속 클래드 적층판의 L1 및 L3이 그라운드층을 갖도록 가공함으로써, 3층 프린트 배선판을 얻었다.
(실시예 5)
표 2에 나타낸 수지 조성물 (12)로 형성된 두께 25μm의 1개의 폴리올레핀 수지 시트를 폴리올레핀 수지 시트로서 이용한 것 이외에는, 실시예 1과 동일한 방법으로 3층 프린트 배선판을 제조했다.
(비교예 1)
두께 100μm의 유리 클로스 강화 폴리페닐렌에테르 수지 프리프레그(유리 클로스로 강화되고, 폴리페닐렌에테르 수지를 포함하는 프리프레그)를 접착 시트로서 이용한 것 이외에는, 실시예 1과 동일한 방법으로 3층 프린트 배선판을 제조했다.
각각의 실시예 및 비교예에 대해 하기 평가를 실시했다.
(전송 손실)
각각의 실시예 및 비교예의 3층 프린트 배선판에 대해, 5GHz에서의 L2의 신호층에서의 전송 손실을 측정했다. 결과는 표 1에 나타낸다.
(굴곡성)
각각의 실시예 및 비교예의 3층 프린트 배선판에 대해, L(라인)/S(스페이스)=1/1mm의 패턴화 도체를 L1에 형성하고, MIT법(JIS P 8115)에 의해 굴곡성을 측정했다. 결과는 표 1에 나타낸다.
(내열성)
각각의 실시예 및 비교예의 3층 프린트 배선판에 대해, 25mm 정사각형의 패턴화 구리를 L1에 형성했다. 정상 조건(30℃ 이하, 60%Rh 이하)에서, 및 습한 조건(60℃, 60%Rh, 120H) 후에 땜납 플로트에서의 내열성(JIS C 5012 10.4.1)을 측정했다. 결과는 표 1에 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
실시예 1 내지 4의 각각에 있어서, 11종의 수지 조성물을 이용하여 제조된 3층 프린트 배선판에 대해 실시한 평가의 결과는 동일한 것으로 드러났다.
표 1에 나타난 바와 같이, 각각의 실시예 1 내지 5는 비교예 1보다 양호한 굴곡성을 나타냈다. 비교예 1에서 유리 클로스 강화 폴리페닐렌에테르 수지 프리프레그를 이용했기 때문에, 비교예 1은 굴곡성을 전혀 나타내지 않았다.
또한, 각각의 실시예 1 내지 4는 실시예 5에 비해 굴곡성이 보다 우수하고, 또한 실시예 5보다 양호한 흡습 후의 땜납 내열성을 나타냈다. 각각의 실시예 1 내지 4는 실시예 5보다 많은 엘라스토머를 포함하기 때문에, 각각의 실시예 1 내지 4는 유연성이 보다 우수해, 보다 양호한 굴곡성을 야기했다. 또한, 이용된 수지의 기계적 강도가 크기 때문에, 실시예 1 내지 4는 보다 양호한 내열성을 나타냈다.

Claims (9)

  1. 교호로 적층된 1개 또는 복수의 절연층 및 적어도 하나의 도체층을 포함하는 다층 프린트 배선판으로서,
    1개 또는 복수의 절연층이 각각 적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 액정 폴리머 수지층으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층은 적어도 하나의 액정 폴리머 수지층을 포함하고,
    1개 또는 복수의 절연층에 대한, 적어도 하나의 액정 폴리머 수지층의 체적 백분율은 5 내지 90%의 범위내인, 다층 프린트 배선판.
  2. 청구항 1에 있어서,
    적어도 하나의 폴리올레핀 수지층은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함하고;
    적어도 하나의 폴리올레핀 수지층에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내인, 다층 프린트 배선판.
  3. 청구항 2에 있어서,
    폴리올레핀계 엘라스토머를 나타내는 성분 (A)는:
    폴리스티렌-폴리(에틸렌/프로필렌) 블록-폴리스티렌 공중합체; 폴리스티렌-폴리(에틸렌-에틸렌/프로필렌) 블록-폴리스티렌 공중합체; 폴리스티렌-폴리(에틸렌/부틸렌) 블록-폴리스티렌 공중합체; 폴리스티렌-폴리이소프렌 블록 공중합체; 수소 첨가 폴리스티렌-폴리이소프렌-폴리부타디엔 블록 공중합체; 폴리스티렌-폴리(부타디엔/부틸렌) 블록-폴리스티렌 공중합체; 에틸렌-글리시딜메타크릴레이트 공중합체; 에틸렌-글리시딜메타크릴레이트-아크릴산메틸 공중합체; 및 에틸렌-글리시딜메타크릴레이트-비닐아세테이트 공중합체로 이루어지는 군으로부터 선택되는 1종 이상의 화합물을 포함하는, 다층 프린트 배선판.
  4. 청구항 2 또는 청구항 3에 있어서,
    열경화성 수지를 나타내는 성분 (B)는 에폭시 수지, 페놀 수지, 비스말레이미드 수지, 및 양 말단에 비닐기를 갖는 폴리페닐렌에테르 올리고머로 이루어지는 군으로부터 선택되는 1종 이상의 화합물을 포함하는, 다층 프린트 배선판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    적어도 하나의 폴리올레핀 수지층은 각각 경화 촉진제를 나타내는 성분 (C)를 더 포함하는, 다층 프린트 배선판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    적어도 하나의 폴리올레핀 수지층은 각각 충전제를 나타내는 성분 (D)를 더 포함하는, 다층 프린트 배선판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    적어도 하나의 폴리올레핀 수지층은 각각 180℃에서 60분 동안 처리된 후에 25 내지 150℃의 범위의 온도에서 105 내지 108Pa의 범위내의 저장 탄성률을 갖는, 다층 프린트 배선판.
  8. 교호로 적층된 1개 또는 복수의 절연층 및 적어도 하나의 도체층; 및
    다층 금속 클래드 적층판의 반대측 방향의 최외층들 중 적어도 하나의 최외층으로서 역할을 하는 적어도 하나의 금속층을 포함하는 다층 금속 클래드 적층판으로서,
    1개 또는 복수의 절연층이 각각 적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 액정 폴리머 수지층으로 이루어지는 군으로부터 선택되는 적어도 하나의 층을 포함하도록, 1개 또는 복수의 절연층은 적어도 하나의 액정 폴리머 수지층을 포함하고,
    1개 또는 복수의 절연층에 대한, 적어도 하나의 액정 폴리머 수지층의 체적 백분율은 5 내지 90%의 범위내이며,
    적어도 하나의 폴리올레핀 수지층은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함하고,
    적어도 하나의 폴리올레핀 수지층에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내인, 다층 금속 클래드 적층판.
  9. 금속박; 및
    금속박 상의, 제 1 절연층 및 제 2 절연층을 포함하는 적층체-상기 제 1 절연층 및 상기 제 2 절연층은 이 순서로 상기 금속박에 배열됨-를 포함하는 수지 코팅 금속박으로서,
    제 1 절연층은: 적어도 하나의 폴리올레핀 수지층은 포함하지 않지만, 적어도 하나의 액정 폴리머 수지층을 포함하는 절연층; 또는 적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 액정 폴리머 수지층을 포함하는 절연층이고,
    제 2 절연층은 적어도 하나의 반경화 폴리올레핀 수지층을 포함하며,
    제 1 절연층 및 제 2 절연층의 총 체적에 대한, 적어도 하나의 액정 폴리머 수지층의 체적 백분율은 5 내지 90%의 범위내이고,
    적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 반경화 폴리올레핀 수지층은 각각 폴리올레핀계 엘라스토머를 나타내는 성분 (A) 및 열경화성 수지를 나타내는 성분 (B)를 포함하며,
    적어도 하나의 폴리올레핀 수지층 및 적어도 하나의 반경화 폴리올레핀 수지층의 총 중량에 대한, 폴리올레핀계 엘라스토머를 나타내는 성분 (A)의 중량 백분율은 50 내지 95%의 범위내인, 수지 코팅 금속박.
KR1020177022389A 2015-01-19 2016-01-05 다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박 KR102452244B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2015-008007 2015-01-19
JP2015008007 2015-01-19
JP2015210595 2015-10-27
JPJP-P-2015-210595 2015-10-27
PCT/JP2016/000010 WO2016117282A1 (ja) 2015-01-19 2016-01-05 多層プリント配線板、多層金属張積層板、樹脂付き金属箔

Publications (2)

Publication Number Publication Date
KR20170105051A true KR20170105051A (ko) 2017-09-18
KR102452244B1 KR102452244B1 (ko) 2022-10-07

Family

ID=56416839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177022389A KR102452244B1 (ko) 2015-01-19 2016-01-05 다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박

Country Status (6)

Country Link
US (2) US20180270945A1 (ko)
JP (2) JP6817564B2 (ko)
KR (1) KR102452244B1 (ko)
CN (2) CN107211545A (ko)
TW (1) TWI700020B (ko)
WO (1) WO2016117282A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890301B2 (ja) * 2017-02-23 2021-06-18 パナソニックＩｐマネジメント株式会社 プリント配線板及びプリント配線板の製造方法
WO2019131306A1 (ja) * 2017-12-28 2019-07-04 パナソニックＩｐマネジメント株式会社 樹脂組成物、プリプレグ、樹脂付きフィルム、樹脂付き金属箔、金属張積層板、及び配線板
TWI703180B (zh) 2019-01-04 2020-09-01 台燿科技股份有限公司 可撓性半固化片及其應用
WO2023074646A1 (ja) * 2021-10-27 2023-05-04 株式会社レゾナック 樹脂付き金属箔、プリント配線板及びその製造方法、並びに半導体パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046014A1 (ja) * 2012-09-20 2014-03-27 株式会社クラレ 回路基板およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
US20040099367A1 (en) * 2000-06-15 2004-05-27 Shigeo Nakamura Adhesive film and method for manufacturing multilayer printed wiring board comprising the same
JP2002185095A (ja) 2000-12-12 2002-06-28 Kuraray Plast Co Ltd フレキシブルプリント回路基板
WO2002094558A1 (en) * 2001-05-24 2002-11-28 Toray Industries, Inc. Heat-resistant resin film with metal layer and wiring board, and method for manufacturing them
US7413791B2 (en) 2003-01-28 2008-08-19 Matsushita Electric Works, Ltd. Poly (phenylene ether) resin composition, prepreg, and laminated sheet
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
US20070107837A1 (en) * 2005-11-04 2007-05-17 Dutton Steven L Process for making high count multi-layered circuits
DE112009000839T5 (de) * 2008-04-10 2011-05-12 World Properties, Inc., Lincolnwood Schaltungsmaterialien mit verbesserter Bindung, Verfahren zur Herstellung hiervon und hieraus hergestellte Artikel
EP2404487B1 (en) * 2009-03-06 2015-04-22 E. I. du Pont de Nemours and Company Multilayer film for electronic circuitry applications and methods relating thereto
CN102341236A (zh) * 2009-03-25 2012-02-01 三井-杜邦聚合化学株式会社 电子部件用带有金属层的膜、其制造方法及用途
US10276486B2 (en) * 2010-03-02 2019-04-30 General Electric Company Stress resistant micro-via structure for flexible circuits
JP5399995B2 (ja) 2010-03-15 2014-01-29 パナソニック株式会社 多層プリント配線板及び多層金属張積層板
JP5600030B2 (ja) 2010-04-30 2014-10-01 日本メクトロン株式会社 フレキシブル回路基板
CN103190204B (zh) 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
EP2774945B1 (en) 2011-10-31 2016-12-28 Kuraray Co., Ltd. Thermoplastic liquid crystal polymer film, and laminate and circuit board using same
US8664044B2 (en) 2011-11-02 2014-03-04 Stmicroelectronics Pte Ltd. Method of fabricating land grid array semiconductor package
JP2013151638A (ja) 2011-12-27 2013-08-08 Yamaichi Electronics Co Ltd カバーレイフィルム、フレキシブル配線板およびその製造方法
WO2014147903A1 (ja) 2013-03-22 2014-09-25 東亞合成株式会社 接着剤組成物並びにこれを用いたカバーレイフィルム及びフレキシブル銅張積層板
CN103680764A (zh) * 2013-12-12 2014-03-26 东莞市广海大橡塑科技有限公司 一种导电复合体的制作方法
CN104194262B (zh) * 2014-08-18 2017-12-12 苏州生益科技有限公司 一种热固性树脂组合物及使用其制作的半固化片和层压板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046014A1 (ja) * 2012-09-20 2014-03-27 株式会社クラレ 回路基板およびその製造方法

Also Published As

Publication number Publication date
US11818835B2 (en) 2023-11-14
JP7113297B2 (ja) 2022-08-05
WO2016117282A1 (ja) 2016-07-28
KR102452244B1 (ko) 2022-10-07
CN114786327A (zh) 2022-07-22
CN107211545A (zh) 2017-09-26
JPWO2016117282A1 (ja) 2017-11-02
TWI700020B (zh) 2020-07-21
JP6817564B2 (ja) 2021-01-20
TW201630482A (zh) 2016-08-16
US20180270945A1 (en) 2018-09-20
JP2021061409A (ja) 2021-04-15
US20210176854A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
JP7113297B2 (ja) 多層プリント配線板、多層金属張積層板、樹脂付き金属箔
JP5151265B2 (ja) 多層配線基板及び多層配線基板の製造方法
JP5399995B2 (ja) 多層プリント配線板及び多層金属張積層板
JP2006319324A (ja) プリント回路基板用樹脂積層板およびその製造方法
KR20090108834A (ko) 절연시트, 동박적층판 및 인쇄회로기판의 제조방법과 이를이용한 인쇄회로기판
JP3514647B2 (ja) 多層プリント配線板およびその製造方法
JP4787195B2 (ja) ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板
JP4996838B2 (ja) 多層配線基板
JP2006128360A (ja) プリント配線板およびその製造方法
JP6890301B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4468080B2 (ja) 多層配線基板用導電性ペースト組成物
JPH11298153A (ja) 多層プリント回路板
CN108605416B (zh) 多层印刷线路板和多层覆金属层压板
JP4462872B2 (ja) 配線基板及びその製造方法
WO2018037434A1 (ja) 回路基板の製造方法
JP2006203115A (ja) 多層プリント配線基板
JP6183743B2 (ja) プリプレグ、金属張積層板、プリント配線板
JP4481733B2 (ja) 多層配線基板用導電性ペースト組成物
JP2007096122A (ja) 多層配線基板用層間接続ボンディングシート
JP2005050877A (ja) 配線基板
JP2005050880A (ja) 配線基板及び電気素子モジュール並びにその製造方法
JP2008235833A (ja) 多層配線基板用層間接続ボンディングシート
JPH06326430A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant