KR20170097111A - 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널 - Google Patents

시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널 Download PDF

Info

Publication number
KR20170097111A
KR20170097111A KR1020177019411A KR20177019411A KR20170097111A KR 20170097111 A KR20170097111 A KR 20170097111A KR 1020177019411 A KR1020177019411 A KR 1020177019411A KR 20177019411 A KR20177019411 A KR 20177019411A KR 20170097111 A KR20170097111 A KR 20170097111A
Authority
KR
South Korea
Prior art keywords
transistor
input terminal
signal input
connects
level transmission
Prior art date
Application number
KR1020177019411A
Other languages
English (en)
Other versions
KR101989718B1 (ko
Inventor
상초우 초
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170097111A publication Critical patent/KR20170097111A/ko
Application granted granted Critical
Publication of KR101989718B1 publication Critical patent/KR101989718B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널은, 트랜지스터의 크기를 감소시킬 수 있고, 트랜지스터의 악화를 방지하며, 회로 출력 능력을 증가시킨다. 시프트 레지스터는 다운-전송 모듈(110), 출력 모듈(120), 제1 풀-다운 유지 모듈(130), 제2 풀-다운 유지 모듈(140), 제1 풀-다운 모듈(150) 및 제2 풀-다운 모듈(160)을 포함한다. 다운-전송 모듈(110)은 상위 레벨 시프트 레지스터의 레벨 전송 신호(ST(n-1), CST(n-1))를 수신하기 위한 것이고, 출력 모듈(120)은 레벨 전송 신호(ST(n), CST(n)) 및 스캔 신호(G(n))를 출력하기 위한 것이며, 제1 풀-다운 유지 모듈(130), 제2 풀-다운 유지 모듈(140), 제1 풀-다운 모듈(150) 및 제2 풀-다운 모듈(160)은 출력 모듈(120)이 스캔 신호(G(n))를 출력한 후 출력 신호를 저전위로 유지하기 위한 것이다.

Description

시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널{SHIFT REGISTER, LEVEL-TRANSMISSION GATE DRIVE CIRCUIT, AND DISPLAY PANEL}
본 발명은 액정 디스플레이 분야에 관한 것으로, 특히는 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널에 관한 것이다.
현재의 액정 디스플레이 패널의 수평 스캔의 구동은 주요하게 외접된 집적 회로로써 완성되는데, 외접된 집적 회로는 각 레벨의 수평 스캔 라인의 점진적인 충전과 방전을 제어하는 것을 통해 스캐닝을 실현한다.
그러나 GOA(Gate Driver on Array) 기술은, 기존의 액정 디스플레이 패널 제조 공정을 이용하여, 수평 스캔 구동 회로를 디스플레이 영역 주위의 기판에 제작하고, 기존의 외접 집적 회로가 수평 스캔 라인의 구동을 완성하는 것을 대체하는 것이며, 이는 액정 디스플레이 패널의 프레임을 더욱 슬림하게 한다.
그러나, 기존의 GOA회로에 있어서, 스캔 신호 출력단의 출력 시간은 지나치게 길기에, 스캔 신호 출력단의 TFT 체적이 증가되고, 풀-다운 모듈은 단지 스캔 신호 출력단에 대해 방전하기에, 부분적인 TFT의 악화와 스캔 신호 출력단의 출력 능력의 하강을 초래한다.
본 발명에서 주요하게 해결하는 기술적 과제는 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널을 제공하여, 트랜지스터의 크기를 감소시킬 수 있고, 트랜지스터의 악화를 방지하며, 회로 출력 능력을 증가시키는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에서 사용하는 하나의 기술적 해결수단은, 시프트 레지스터를 제공하는 것인 바, 상기 시프트 레지스터는 다운-전송 모듈, 출력 모듈, 제1 풀-다운 유지 모듈, 제2 풀-다운 유지 모듈, 제1 풀-다운 모듈, 제2 풀-다운 모듈을 포함하되; 다운-전송 모듈, 출력 모듈, 제1 풀-다운 유지 모듈 및 제2 풀-다운 유지 모듈은 제1 공통점에 연결되고, 제1 풀-다운 모듈은 제1 풀-다운 유지 모듈 및 제2 풀-다운 유지 모듈을 연결하며, 제2 풀-다운 모듈은 제1 풀-다운 모듈과 출력 모듈 사이에 연결되고; 제1 공통점은 다운-전송 모듈에서 상위 레벨 시프트 레지스터의 고전위 레벨 전송 신호를 수신할 시 고전위로 변하며; 제1 풀-다운 유지 모듈과 제2 풀-다운 유지 모듈은 하위 레벨 시프트 레지스터가 출력하는 고전위 신호를 교대로 수신하여 제1 풀-다운 모듈과 제1 공통점이 도통되어 제1 공통점이 저전위까지 풀-다운되고 유지되도록 하고, 아울러 제2 풀-다운 모듈은 제1 풀-다운 모듈과 제1 공통점이 도통되는 상태에 따라 출력 모듈이 출력한 스캔 신호를 저전위까지 풀-다운하고 유지한다.
여기서, 다운-전송 모듈은 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단을 포함하고, 상위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단과 제2 레벨 전송 신호 출력단을 연결하며; 출력 모듈은 제1 신호 입력단, 제2 신호 입력단, 제1 레벨 전송 신호 출력단, 제2 레벨 전송 신호 출력단 및 스캔 신호 출력단을 포함하고; 여기서, 출력 모듈의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 및/또는 하위 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단에 각각 연결되어 레벨 전송 신호를 제공하며, 제1 신호 입력단 및 제2 신호 입력단은 교류 신호를 수신하고; 제1 풀-다운 유지 모듈은 제3 레벨 전송 신호 입력단 및 제3 신호 입력단을 포함하며, 제3 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고, 제3 신호 입력단은 교류 신호를 수신하며; 제2 풀-다운 유지 모듈은 제4 레벨 전송 신호 입력단 및 제4 신호 입력단을 포함하고, 제4 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하며, 제4 신호 입력단은 교류 신호를 수신하고; 제1 풀-다운 모듈은 제5 신호 입력단을 포함하며, 로우 레벨 신호를 수신하고; 제2 풀-다운 모듈은 제5 레벨 전송 신호 입력단을 포함하며, 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고; 다운-전송 모듈은 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단을 통해 상위 레벨 시프트 레지스터의 고전위 레벨 전송 신호를 수신할 시 제1 공통점의 전위를 고전위까지 상승시키며, 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 저전위 클록 신호를 수신하고 스캔 신호 출력단을 통해 저전위 스캔 신호를 출력하고; 다운-전송 모듈이 오프된 후, 제1 공통점은 여전히 고전위이며, 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 고전위 클록 신호를 수신하고 스캔 신호 출력단을 통해 고전위 스캔 신호를 출력하며; 스캔 신호 출력단이 출력된 후, 제3 레벨 전송 신호 입력단, 제4 신호 레벨 전송 입력단 및 제6 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단의 고전위 레벨 전송 신호를 입력하고, 제3 신호 입력단 및 제4 신호 입력단은 고전위 신호를 교대로 입력하여 제1 풀-다운 모듈과 제1 공통점을 도통시켜 제1 공통점 및 스캔 신호 출력단을 저전위까지 교대로 풀-다운시키며, 아울러 제2 풀-다운 모듈은 제1 공통점 및 스캔 신호 출력단을 저전위까지 풀-다운시킨다.
여기서, 다운-전송 모듈은 제1 트랜지스터를 포함하고; 제1 트랜지스터의 드레인 전극은 제2 레벨 전송 신호 입력단 또는 직류 소스를 연결하며, 소스 전극은 제1 공통점을 연결하고, 게이트는 제1 레벨 전송 신호 입력단을 연결한다.
여기서, 제1 트랜지스터의 드레인 전극은 직류 소스를 연결한다.
여기서, 출력 모듈은 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터를 포함하고; 제2 트랜지스터의 드레인 전극은 제1 신호 입력단을 연결하며, 소스 전극은 스캔 신호 출력단을 연결하고; 제3 트랜지스터의 드레인 전극은 제2 신호 입력단을 연결하며, 소스 전극은 제1 레벨 전송 신호 출력단을 연결하고; 제4 트랜지스터의 드레인 전극은 제2 신호 입력단을 연결하며, 소스 전극은 제2 레벨 전송 신호 출력단을 연결하고; 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터의 게이트는 모두 제1 공통점을 연결하며; 제3 트랜지스터의 게이트와 소스 전극 사이에 커패시턴스를 연결한다.
여기서, 제1 풀-다운 모듈은 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터 및 제9 트랜지스터를 포함하고, 제1 풀-다운 유지 모듈은 제10 트랜지스터, 제11 트랜지스터, 제12 트랜지스터, 제13 트랜지스터 및 제14 트랜지스터를 포함하며, 제2 풀-다운 유지 모듈은 제15 트랜지스터, 제16 트랜지스터, 제17 트랜지스터, 제18 트랜지스터 및 제19 트랜지스터를 포함하고; 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터의 게이트는 모두 제1 공통점을 연결하며, 제6 트랜지스터 및 제7 트랜지스터의 소스 전극은 제5 신호 입력단을 연결하고; 제8 트랜지스터 및 제9 트랜지스터의 게이트는 제1 레벨 전송 신호 입력단을 연결하며, 소스 전극은 제5 신호 입력단을 연결한다. 제10 트랜지스터, 제11 트랜지스터 및 제12 트랜지스터의 드레인 전극과 제12 트랜지스터의 게이트는 모두 제3 신호 입력단을 연결하고, 제10 트랜지스터의 게이트는 제3 레벨 전송 신호 입력단을 연결하며, 소스 전극은 제11 트랜지스터의 소스 전극을 제2 공통점에 연결하고; 제11 트랜지스터의 게이트는 제12 트랜지스터의 소스 전극을 연결하며; 제12 트랜지스터의 소스 전극은 제8 트랜지스터의 드레인 전극을 연결하고; 제13 트랜지스터의 드레인 전극은 제1 공통점을 연결하며, 게이트는 제2 공통점을 연결하고, 소스 전극은 제5 신호 입력단을 연결하며; 제14 트랜지스터의 드레인 전극은 스캔 신호 출력단을 연결하고, 게이트는 제2 공통점을 연결하며, 소스 전극은 제5 신호 입력단을 연결한다. 제15 트랜지스터, 제16 트랜지스터 및 제17 트랜지스터의 드레인 전극과 제17 트랜지스터의 게이트는 모두 제4 신호 입력단을 연결하고, 제15 트랜지스터의 게이트는 제4 레벨 전송 신호 입력단을 연결하며, 소스 전극은 제16 트랜지스터의 소스 전극을 제3 공통점에 연결하고; 제16 트랜지스터의 게이트는 제17 트랜지스터의 소스 전극을 연결하며; 제17 트랜지스터의 소스 전극은 제9 트랜지스터의 드레인 전극을 연결하고; 제18 트랜지스터의 드레인 전극은 제1 공통점을 연결하며, 게이트는 제3 공통점을 연결하고, 소스 전극은 제5 신호 입력단을 연결하며; 제19 트랜지스터의 드레인 전극은 스캔 신호 출력단을 연결하고, 게이트는 제3 공통점을 연결하며, 소스 전극은 제5 신호 입력단을 연결한다.
여기서, 제10 트랜지스터의 게이트는 제4 신호 입력단을 연결하고, 제15 트랜지스터의 게이트는 제3 신호 입력단을 연결한다.
여기서, 제2 풀-다운 모듈은 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터를 포함하고; 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터의 게이트는 모두 제5 레벨 전송 신호 입력단을 연결하며, 소스 전극은 모두 제5 신호 입력단을 연결하고; 제20 트랜지스터의 드레인 전극은 스캔 신호 출력단을 연결하며, 제21 트랜지스터의 드레인 전극은 제1 레벨 전송 신호 출력단을 연결하고, 제22 트랜지스터의 드레인 전극은 제1 공통점을 연결한다.
상기 기술적 과제를 해결하기 위하여, 본 발명에서 사용하는 다른 일 기술적 해결수단은 레벨 전송 게이트 구동 회로를 제공하는 것인 바, 레벨 전송 게이트 구동 회로는 다수의 상기와 같은 시프트 레지스터를 포함하고; 여기서, 각 하나의 시프트 레지스터의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 시프트 레지스터 및 하위 레벨 시프트 레지스터의 각각의 레벨 전송 신호 입력단을 연결하며 레벨 전송 신호를 제공한다.
여기서, 레벨 전송 게이트 구동 회로의 첫번째 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단은 STV 신호를 연결하고; 마지막 레벨 시프트 레지스터의 제3 레벨 전송 신호 입력단, 제4 레벨 전송 신호 입력단 및 제5 레벨 전송 신호 입력단은 STV 신호를 연결한다.
여기서, 다운-전송 모듈은 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단을 포함하고, 상위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단과 제2 레벨 전송 신호 출력단을 연결하며; 출력 모듈은 제1 신호 입력단, 제2 신호 입력단, 제1 레벨 전송 신호 출력단, 제2 레벨 전송 신호 출력단 및 스캔 신호 출력단을 포함하고; 여기서, 출력 모듈의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 및/또는 하위 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단에 각각 연결되어 레벨 전송 신호를 제공하며, 제1 신호 입력단 및 제2 신호 입력단은 교류 신호를 수신하고; 제1 풀-다운 유지 모듈은 제3 레벨 전송 신호 입력단 및 제3 신호 입력단을 포함하며, 제3 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고, 제3 신호 입력단은 교류 신호를 수신하며; 제2 풀-다운 유지 모듈은 제4 레벨 전송 신호 입력단 및 제4 신호 입력단을 포함하고, 제4 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하며, 제4 신호 입력단은 교류 신호를 수신하고; 제1 풀-다운 모듈은 제5 신호 입력단을 포함하며, 로우 레벨 신호를 수신하고; 제2 풀-다운 모듈은 제5 레벨 전송 신호 입력단을 포함하며, 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고; 다운-전송 모듈은 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단을 통해 상위 레벨 시프트 레지스터의 고전위 레벨 전송 신호를 수신할 시 제1 공통점의 전위를 고전위까지 상승시키며, 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 저전위 클록 신호를 수신하고 스캔 신호 출력단을 통해 저전위 스캔 신호를 출력하며; 다운-전송 모듈이 오프된 후, 제1 공통점은 여전히 고전위이고, 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 고전위 클록 신호를 수신하며 스캔 신호 출력단을 통해 고전위 스캔 신호를 출력하고; 스캔 신호 출력단이 출력된 후, 제3 레벨 전송 신호 입력단, 제4 신호 레벨 전송 입력단 및 제6 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단의 고전위 레벨 전송 신호를 입력하며, 제3 신호 입력단 및 제4 신호 입력단은 고전위 신호를 교대로 입력하여 제1 풀-다운 모듈과 제1 공통점을 도통시켜 제1 공통점 및 스캔 신호 출력단을 저전위까지 교대로 풀-다운시키고, 아울러 제2 풀-다운 모듈은 제1 공통점 및 스캔 신호 출력단을 저전위까지 풀-다운시킨다.
여기서, 다운-전송 모듈은 제1 트랜지스터를 포함하고; 제1 트랜지스터의 드레인 전극은 제2 레벨 전송 신호 입력단 또는 직류 소스를 연결하며, 소스 전극은 제1 공통점을 연결하고, 게이트는 제1 레벨 전송 신호 입력단을 연결한다.
여기서, 제1 트랜지스터의 드레인 전극은 직류 소스를 연결한다.
여기서, 출력 모듈은 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터를 포함하고; 제2 트랜지스터의 드레인 전극은 제1 신호 입력단을 연결하며, 소스 전극은 스캔 신호 출력단을 연결하고; 제3 트랜지스터의 드레인 전극은 제2 신호 입력단을 연결하며, 소스 전극은 제1 레벨 전송 신호 출력단을 연결하고; 제4 트랜지스터의 드레인 전극은 제2 신호 입력단을 연결하며, 소스 전극은 제2 레벨 전송 신호 출력단을 연결하고; 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터의 게이트는 모두 제1 공통점을 연결하며; 제3 트랜지스터의 게이트와 소스 전극 사이에 커패시턴스를 연결한다.
여기서, 제1 풀-다운 모듈은 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터 및 제9 트랜지스터를 포함하고, 제1 풀-다운 유지 모듈은 제10 트랜지스터, 제11 트랜지스터, 제12 트랜지스터, 제13 트랜지스터 및 제14 트랜지스터를 포함하며, 제2 풀-다운 유지 모듈은 제15 트랜지스터, 제16 트랜지스터, 제17 트랜지스터, 제18 트랜지스터 및 제19 트랜지스터를 포함하고; 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터의 게이트는 모두 제1 공통점을 연결하며, 제6 트랜지스터 및 제7 트랜지스터의 소스 전극은 제5 신호 입력단을 연결하고; 제8 트랜지스터 및 제9 트랜지스터의 게이트는 제1 레벨 전송 신호 입력단을 연결하며, 소스 전극은 제5 신호 입력단을 연결한다. 제10 트랜지스터, 제11 트랜지스터 및 제12 트랜지스터의 드레인 전극과 제12 트랜지스터의 게이트는 모두 제3 신호 입력단을 연결하고, 제10 트랜지스터의 게이트는 제3 레벨 전송 신호 입력단을 연결하며, 소스 전극은 제11 트랜지스터의 소스 전극을 제2 공통점에 연결하고; 제11 트랜지스터의 게이트는 제12 트랜지스터의 소스 전극을 연결하며; 제12 트랜지스터의 소스 전극은 제8 트랜지스터의 드레인 전극을 연결하고; 제13 트랜지스터의 드레인 전극은 제1 공통점을 연결하며, 게이트는 제2 공통점을 연결하고, 소스 전극은 제5 신호 입력단을 연결하며; 제14 트랜지스터의 드레인 전극은 스캔 신호 출력단을 연결하고, 게이트는 제2 공통점을 연결하며, 소스 전극은 제5 신호 입력단을 연결한다. 제15 트랜지스터, 제16 트랜지스터 및 제17 트랜지스터의 드레인 전극과 제17 트랜지스터의 게이트는 모두 제4 신호 입력단을 연결하고, 제15 트랜지스터의 게이트는 제4 레벨 전송 신호 입력단을 연결하며, 소스 전극은 제16 트랜지스터의 소스 전극을 제3 공통점에 연결하고; 제16 트랜지스터의 게이트는 제17 트랜지스터의 소스 전극을 연결하며; 제17 트랜지스터의 소스 전극은 제9 트랜지스터의 드레인 전극을 연결하고; 제18 트랜지스터의 드레인 전극은 제1 공통점을 연결하며, 게이트는 제3 공통점을 연결하고, 소스 전극은 제5 신호 입력단을 연결하며; 제19 트랜지스터의 드레인 전극은 스캔 신호 출력단을 연결하고, 게이트는 제3 공통점을 연결하며, 소스 전극은 제5 신호 입력단을 연결한다.
여기서, 제10 트랜지스터의 게이트는 제4 신호 입력단을 연결하고, 제15 트랜지스터의 게이트는 제3 신호 입력단을 연결한다.
여기서, 제2 풀-다운 모듈은 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터를 포함하고; 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터의 게이트는 모두 제5 레벨 전송 신호 입력단을 연결하며, 소스 전극은 모두 제5 신호 입력단을 연결하고; 제20 트랜지스터의 드레인 전극은 스캔 신호 출력단을 연결하며, 제21 트랜지스터의 드레인 전극은 제1 레벨 전송 신호 출력단을 연결하고, 제22 트랜지스터의 드레인 전극은 제1 공통점을 연결한다.
상기 기술적 과제를 해결하기 위하여, 본 발명에서 사용하는 다른 일 기술적 해결수단은 디스플레이 패널을 제공하는 것인 바, 디스플레이 패널은 상기와 같은 레벨 전송 게이트 구동 회로를 포함한다.
여기서, 레벨 전송 게이트 구동 회로의 첫번째 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단은 STV 신호를 연결하고; 마지막 레벨 시프트 레지스터의 제3 레벨 전송 신호 입력단, 제4 레벨 전송 신호 입력단 및 제5 레벨 전송 신호 입력단은 STV 신호를 연결한다.
본 발명의 유익한 효과는 하기와 같다. 선행기술의 상황과 구별되게, 본 발명은 상위 레벨 시프트 레지스터의 레벨 전송 신호를 통해 하위 레벨 시프트 레지스터 스캔 신호의 출력을 제어하고, 스캔 신호가 출력된 후 두 개의 풀-다운 유지 모듈을 통해 풀-다운 스캔 신호 출력단의 전위를 저전위로 교체하며, 또한 제2 풀-다운 모듈을 통해 스캔 신호 출력단의 전위를 저전위로 공통 풀-다운시켜 매칭하고, 이로써 회로의 부분적인 트랜지스터의 누전을 방지하여, 스캔 신호 출력단이 저전위 신호를 안정적으로 출력하도록 보장하고, 또한 트랜지스터의 악화를 방지하였고, 체적을 감소시켰다.
도 1은 본 발명에 따른 시프트 레지스터의 제1 실시예의 구조도이다.
도 2는 본 발명에 따른 시프트 레지스터의 제2 실시예의 회로도이다.
도 3은 본 발명에 따른 시프트 레지스터의 제2 실시예의 순서도이다.
도 4는 본 발명에 따른 시프트 레지스터의 제3 실시예의 회로도이다.
도 5는 본 발명에 따른 시프트 레지스터의 제4 실시예의 회로도이다.
도 6은 본 발명에 따른 레벨 전송 게이트 구동 회로의 제1 실시예의 회로 구조도이다.
도 1을 참조하면, 본 발명에 따른 레지스터의 제1 실시예의 구조도이고, 상기 시프트 레지스터는,
다운-전송 모듈(110)을 포함하고, 제1 레벨 전송 신호 입력단(111) 및 제2 레벨 전송 신호 입력단(112)을 포함하며, 상위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단과 제2 레벨 전송 신호 출력단을 연결한다. 출력 모듈(120)은, 제1 신호 입력단(121), 제2 신호 입력단(122), 제1 레벨 전송 신호 출력단(124), 제2 레벨 전송 신호 출력단(125) 및 스캔 신호 출력단(123)을 포함한다. 여기서, 제1 레벨 전송 신호 출력단(124) 및 제2 레벨 전송 신호 출력단(125)은 상위 레벨 및/또는 하위 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단 레벨 전송 신호를 각각 연결하고, 제1 신호 입력단(121) 및 제2 신호 입력단(122)은 교류 신호를 연결한다. 제1 풀-다운 유지 모듈(130)은, 제3 레벨 전송 신호 입력단(131) 및 제3 신호 입력단(132)을 포함하고, 각각 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단 및 교류 신호를 연결한다. 제2 풀-다운 유지 모듈(140)은, 제4 레벨 전송 신호 입력단(141) 및 제4 신호 입력단(142)을 포함하고, 각각 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단 및 교류 신호를 연결한다. 제1 풀-다운 모듈(150)은, 제5 신호 입력단(151)을 포함하고, 로우 레벨 신호를 연결한다. 제2 풀-다운 모듈(160)은, 제5 레벨 전송 신호 입력단(161), 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결한다.
여기서, 다운-전송 모듈(110), 출력 모듈(120), 제1 풀-다운 유지 모듈(130) 및 제2 풀-다운 유지 모듈(140)은 제1 공통점(170)에 연결되고, 제1 풀-다운 모듈(150)은 제1 풀-다운 유지 모듈(130) 및 제2 풀-다운 유지 모듈(140)을 연결하며, 제2 풀-다운 모듈(160)은 제1 풀-다운 모듈(150) 및 출력 모듈(120)을 연결한다.
다운-전송 모듈(110)은 제1 레벨 전송 신호 입력단(111) 및 제2 레벨 전송 신호 입력단(112)을 통해 상위 레벨 시프트 레지스터의 고전위 레벨이 신호를 전송할 시 제1 공통점(170)의 전위를 고전위까지 상승시키고, 출력 모듈(120)의 제1 신호 입력단(121) 및 제2 신호 입력단(122)은 저전위 클록 신호를 수신하고 스캔 신호 출력단(123)를 통해 저전위 스캔 신호를 출력한다. 다운-전송 모듈(110)이 오프된 후, 제1 공통점(170)은 여전히 고전위이고, 출력 모듈(120)의 제1 신호 입력단(121) 및 제2 신호 입력단(122)은 고전위 클록 신호를 수신하며 스캔 신호 출력단(123)을 통해 고전위 스캔 신호를 출력한다. 스캔 신호 출력단(123)이 출력된 후, 제3 레벨 전송 신호 입력단(131), 제4 신호 레벨 전송 입력단(141) 및 제6 신호 입력단(161)은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단의 고전위 레벨 전송 신호를 입력하며, 제3 신호 입력단(132) 및 제4 신호 입력단(142)은 고전위 신호를 교대로 입력하여 제1 풀-다운 모듈(150)과 제1 공통점(170)을 도통시켜 제1 공통점(170) 및 스캔 신호 출력단(123)을 저전위까지 교대로 풀-다운시키고, 아울러 제2 풀-다운 모듈(160)은 제1 공통점(170) 및 스캔 신호 출력단(123)에 저전위까지 풀-다운시킨다.
선행기술과 구별되게, 본 실시예는 상위 레벨 시프트 레지스터의 레벨 전송 신호를 통해 하위 레벨 시프트 레지스터 스캔 신호의 출력을 제어하고, 스캔 신호가 출력된 후 두 개의 풀-다운 유지 모듈을 통해 풀-다운 스캔 신호 출력단의 전위를 저전위로 교체하며, 제2 풀-다운 모듈(140)을 통해 스캔 신호 출력단의 전위를 저전위까지 공통 풀-다운하도록 매칭하고, 이로써 회로의 부분적인 트랜지스터의 누전을 방지하여, 스캔 신호 출력단이 저전위 신호를 안정적으로 출력하도록 보장하고, 또한 트랜지스터의 악화를 방지하였고, 체적을 감소시켰다.
도 2를 참조하면, 본 발명에 따른 시프트 레지스터의 제2 실시예의 회로도이고, 상기 회로는 다수의 TFT박막 트랜지스터 및 다수의 신호 입력/출력단을 포함한다.
여기서, 다운-전송 모듈(210)은 제1 트랜지스터(T1)를 포함하고; 제1 트랜지스터(T1)의 드레인 전극은 제2 레벨 전송 신호 입력단(212)을 연결하며, 소스 전극은 제1 공통점 Q점(270)을 연결하고, 게이트는 제1 레벨 전송 신호 입력단(211)을 연결한다.
여기서, 출력 모듈(220)은 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 포함하고; 제2 트랜지스터(T2)의 드레인 전극은 제1 신호 입력단(221)을 연결하며, 소스 전극은 스캔 신호 출력단(223)을 연결하고; 제3 트랜지스터(T3)의 드레인 전극은 제2 신호 입력단(222)을 연결하며, 소스 전극은 제1 레벨 전송 신호 출력단(224)을 연결하고; 제4 트랜지스터(T4)의 드레인 전극은 제2 신호 입력단(222)을 연결하고, 소스 전극은 제2 레벨 전송 신호 출력단(225)을 연결하며; 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트는 모두 제1 공통점 Q점(270)을 연결하고; 제3 트랜지스터(T3)의 게이트와 소스 전극 사이에 커패시턴스(C)를 연결한다.
여기서, 제1 풀-다운 모듈(250)은 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)를 포함하고, 제1 풀-다운 유지 모듈(230)은 제10 트랜지스터(T10), 제11 트랜지스터(T11), 제12 트랜지스터(T12), 제13 트랜지스터(T13) 및 제14 트랜지스터(T14)를 포함하며, 제2 풀-다운 유지 모듈(240)은 제15 트랜지스터(T15), 제16 트랜지스터(T16), 제17 트랜지스터(T17), 제18 트랜지스터(T18) 및 제19 트랜지스터(T19)를 포함한다. 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)의 게이트는 모두 제1 공통점 Q점(270)을 연결하고, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 소스 전극은 제5 신호 입력단 (251)을 연결하며; 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)의 게이트는 제1 레벨 전송 신호 입력단(211)을 연결하고, 소스 전극은 제5 신호 입력단(251)을 연결한다. 제10 트랜지스터(T10), 제11 트랜지스터(T11) 및 제12 트랜지스터(T12)의 드레인 전극과 제12 트랜지스터(T12)의 게이트는 모두 제3 신호 입력단(232)을 연결하고, 제10 트랜지스터(T10)의 게이트는 제3 레벨 전송 신호 입력단(231)을 연결하며, 소스 전극은 제11 트랜지스터(T11)의 소스 전극을 제2 공통점 P점((280))에 연결하고; 제11 트랜지스터(T11)의 게이트는 제12 트랜지스터(T12)의 소스 전극을 연결하며; 제12 트랜지스터(T12)의 소스 전극은 제8 트랜지스터(T8)의 드레인 전극을 연결하고; 제13 트랜지스터(T13)의 드레인 전극은 제1 공통점 Q점(270)을 연결하며, 게이트는 제2 공통점 P점(280)을 연결하며, 소스 전극은 제5 신호 입력단(251)을 연결하고; 제14 트랜지스터(T14)의 드레인 전극은 스캔 신호 출력단(223)을 연결하며, 게이트는 제2 공통점 P점(280)을 연결하고, 소스 전극은 제5 신호 입력단(251)을 연결한다. 제15 트랜지스터(T15), 제16 트랜지스터(T16) 및 제17 트랜지스터(T17)의 드레인 전극 및 제17 트랜지스터(T17)의 게이트는 모두 제4 신호 입력단(242)을 연결하고, 제15 트랜지스터(T15)의 게이트는 제4 레벨 전송 신호 입력단(241)을 연결하고, 소스 전극은 제16 트랜지스터(T16)의 소스 전극을 제3 공통점 K점(290)에 연결하며; 제16 트랜지스터(T16)의 게이트는 제17 트랜지스터(T17)의 소스 전극을 연결하고; 제17 트랜지스터(T17)의 소스 전극은 제9 트랜지스터(T19)의 드레인 전극을 연결하며; 제18 트랜지스터(T18)의 드레인 전극은 제1 공통점 Q점(270)을 연결하고, 게이트는 제3 공통점 K점(290)을 연결하며, 소스 전극은 제5 신호 입력단(251)을 연결하고; 제19 트랜지스터(T19)의 드레인 전극은 스캔 신호 출력단(223)을 연결하며, 게이트는 제3 공통점 K점(290)을 연결하며, 소스 전극은 제5 신호 입력단(251)을 연결한다.
여기서, 제2 풀-다운 모듈(260)은 제20 트랜지스터(T20), 제21 트랜지스터(T21) 및 제22 트랜지스터(T22)를 포함하고; 제20 트랜지스터(T20), 제21 트랜지스터(T21) 및 제22 트랜지스터(T22)의 게이트는 모두 제5 레벨 전송 신호 입력단(261)을 연결하며, 소스 전극은 모두 제5 신호 입력단(251)을 연결하고; 제20 트랜지스터(T20)의 드레인 전극은 스캔 신호 출력단(223)을 연결하며, 제21 트랜지스터(T21)의 드레인 전극은 제1 레벨 전송 신호 출력단(224)을 연결하고, 제22 트랜지스터(T22)의 드레인 전극은 제1 공통점 Q점(270)을 연결한다.
여기서, 제1 레벨 전송 신호 입력단(211) 및 제2 레벨 전송 신호 입력단(212)은 각각 상위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단을 연결하여 신호 ST(n-1) 및 CST(n-1)을 각각 입력하고, 제3 레벨 전송 신호 입력단(231), 제4 레벨 전송 신호 입력단(241) 및 제5 레벨 전송 신호 입력단(261)은 하위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단을 연결하여 신호 ST(n+1)를 입력하며, 제1 신호 입력단(221)은 교류 신호 CK(n)를 입력하고, 제1 신호 입력단은 교류 신호 SCK(n)를 입력하며, 제3 신호 입력단(232) 및 제4 신호 입력단은 고/저전위 신호 LC1및 LC2를 교대로 입력하고, 제5 신호 입력단(251)은 저전위 신호 Vss를 입력하며, 제1 레벨 전송 신호 출력단(224) 및 제2 레벨 전송 신호 출력단(225)은 상위 레벨 또는 하위 레벨 시프트 레지스터를 연결하여 레벨 전송 신호 ST(n) 및 CST(n)를 제공하고, 스캔 신호 출력단(223)은 스캔 신호 G(n)을 출력하기 위한 것이다.
아울러 도 3을 참조하면, 본 발명에 따른 시프트 레지스터의 제2 실시예의 순서도이고, 회로 운행 과정은 하기와 같다.
순서301: ST(n-1) 및 CST(n-1)이 동시에 고전위이고, T1은 오픈되며, Q점(270)은 고전위로 충전되고, T5, T6, T7, T8, T9은 동시에 오픈되며, Vss가 저전위이기에, P점(280) 및 K점(290)의 전위를 저전위로 풀-다운하고, T13, T14, T18, T19은 동시에 오프되지만, T2, T3, T4은 오픈되고, 이때 CK(n)과 SCK(n)는 모두 저전위이기에, 따라서, ST(n), CST(n) 및 G(n)은 모두 저전위를 출력한다.
순서302: ST(n-1) 및 CST(n-1)이 동시에 저전위이고, T1은 오프되며, Q점(270)은 여전히 고전위로 유지되고, T2, T3, T4는 여전히 오픈되지만, 이때 CK(n)과 SCK(n)는 모두 고전위로 변하고, ST(n), CST(n) 및 G(n)은 모두 고전위를 출력하며, 커패시턴스(C)의 커플링하에, Q점(270)은 더욱 높게 상승되고, 이때 T5, T6, T7, T8, T9는 여전히 오픈되며, Vss가 저전위이기에, P점(280) 및 K점(290)의 전위를 저전위로 풀-다운하고, T13, T14, T18, T19는 여전히 오프되며, ST(n), CST(n) 및 G(n)은 순리롭게 출력된다.
순서302의 후기에서, CK(n)은 저전위이고, SCK(n)은 여전히 고전위이며, ST(n) 및 CST(n)는 순리롭게 고전위를 출력하고, G(n)은 순리롭게 저전위를 출력한다.
순서303: CK(n)와 SCK(n)은 저전위를 입력하고, 아울러 ST(n+1)은 고전위를 입력하며, 이때 T10, T17, T20, T21, T22는 오픈되고, P점(280)을 풀-다운하는 동시에 K점(290)을 상승시키며(만약 이때 LC1이 고전위이고, LC2가 저전위이면 K점(290)을 풀-다운하는 동시에 P점(280)을 상승시킴), T18, T19는 오픈되고, 각각 Vss를 통해 Q점(270) 및 G(n)의 전위를 풀-다운시키며, 이어서 T5, T6, T7, T8, T9는 오프된다.
순서304: LC1 및 LC2가 교대로 고전압이고, 교대로 P점 또는 K점을 충전하며, T13, T14 또는 T18, T19를 교대로 오픈하고, Q점(270)및 G(n)의 전위를 저전위로 유지한다.
CK(n)은 교류 신호이고, T2는 비교적 크며, 비교적 큰 기생 용량이 존재할 수 있고, CK(n)신호(낮은 순)의 변화는 Q점(270)에서 고전위에 커플링되어, T2의 누전을 초래함으로써, G(n)이 안정적으로 저전위를 출력할 수 없게 되어, 따라서 G(n)이 출력된 후 Q점과 G(n)의 전위를 계속 풀-다운시킨다.
이 밖에, 본 실시예는 비결정질 실리콘 TFT구성 회로를 사용하는 바, TFT악화 문제를 고려해야 하므로, 제1 풀-다운 모듈(230)과 제2 풀-다운 모듈(240)의 교대 작용은, T13, T14, T18, T19 게이트가 하나의 프레임의 대부분 시간에 양 전위의 바이어스로 인해, T13, T14, T18, T19의 악화가 초래되는 것을 방지하기 위한 것이다.
도 4를 참조하면, 본 발명에 따른 시프트 레지스터 제3 실시예의 회로도이고, 상기 회로와 본 발명의 제2 실시예의 회로의 구별점은, T10의 게이트는 LC2신호를 연결하고, T15의 게이트는 LC1신호를 연결하여, T10 및 T15의 오픈과 오프를 각각 제어하는 것이다.
도 5를 참조하면, 본 발명에 따른 시프트 레지스터 제4 실시예의 회로도이고, 상기 회로와 본 발명의 제3 실시예의 회로의 구별점은, T1의 드레인 전극이 직류 소스를 연결하여 Q점을 충전한다는 것이다.
도 6을 참조하면, 본 발명에 따른 레벨 전송 게이트 구동 회로의 제1 실시예의 회로 구조도이고, 상기 게이트 구동 회로는 다수의 상기와 같은 시프트 레지스터를 포함하며; 여기서, 각 하나의 시프트 레지스터의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 시프트 레지스터 및 하위 레벨 시프트 레지스터의 각각의 레벨 전송 신호 입력단을 연결하며 레벨 전송 신호를 제공한다.
여기서, 레벨 전송 게이트 구동 회로의 첫번째 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단은 STV 신호를 연결하고; 마지막 레벨 시프트 레지스터의 제3 레벨 전송 신호 입력단, 제4 레벨 전송 신호 입력단 및 제5 레벨 전송 신호 입력단은 STV 신호를 연결한다.
본 발명은 디스플레이 패널을 더 제공하는 바, 상기 디스플레이 패널은 상기와 같은 레벨 전송 게이트 구동 회로를 포함한다.
디스플레이 패널에 상기와 같은 레벨 전송 게이트 구동 회로를 첨가시켜, 회로의 공간 및 디스플레이 패널의 프레임을 감소시킬 수 있고, 또한 두 개의 풀-다운 유지 모듈을 통해 풀-다운 스캔 신호 출력단의 전위를 고체하여, TFT 트랜지스터의 악화를 감소시킬 수 있고, 출력 품질을 보장하며, 원가를 감소시킨다.
상기의 서술은 단지 본 발명의 실시예로서, 본 발명의 특허범위를 한정하기 위한 것이 아니며, 본 발명의 명세서 및 도면을 이용하여 진행한 모든 동등한 구조 또는 동등한 과정 변화, 또는 직접적이거나 간접적으로 기타 관련 기술분야에서의 응용은 마찬가지로 전부 본 발명의 특허보호범위 내에 속한다.

Claims (17)

  1. 다운-전송 모듈, 출력 모듈, 제1 풀-다운 유지 모듈, 제2 풀-다운 유지 모듈, 제1 풀-다운 모듈, 제2 풀-다운 모듈을 포함하되; 상기 다운-전송 모듈, 출력 모듈, 제1 풀-다운 유지 모듈 및 제2 풀-다운 유지 모듈은 제1 공통점에 연결되고, 상기 제1 풀-다운 모듈은 상기 제1 풀-다운 유지 모듈 및 제2 풀-다운 유지 모듈을 연결하며, 상기 제2 풀-다운 모듈은 상기 제1 풀-다운 모듈과 상기 출력 모듈 사이에 연결되고;
    상기 제1 공통점은 상기 다운-전송 모듈에서 상위 레벨 시프트 레지스터의 고전위 레벨 전송 신호를 수신할 시 고전위로 변하며; 상기 제1 풀-다운 유지 모듈과 제2 풀-다운 유지 모듈은 하위 레벨 시프트 레지스터가 출력하는 고전위 신호를 교대로 수신하여 상기 제1 풀-다운 모듈과 상기 제1 공통점이 도통되어 상기 제1 공통점이 저전위까지 풀-다운되고 유지되도록 하고, 아울러 상기 제2 풀-다운 모듈은 상기 제1 풀-다운 모듈과 상기 제1 공통점이 도통되는 상태에 따라 상기 출력 모듈이 출력한 스캔 신호를 저전위까지 풀-다운하고 유지하는 것을 특징으로 하는 시프트 레지스터.
  2. 제 1항에 있어서,
    상기 다운-전송 모듈은 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단을 포함하고, 상위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단과 제2 레벨 전송 신호 출력단을 연결하며;
    상기 출력 모듈은 제1 신호 입력단, 제2 신호 입력단, 제1 레벨 전송 신호 출력단, 제2 레벨 전송 신호 출력단 및 스캔 신호 출력단을 포함하고;
    상기 출력 모듈의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 및/또는 하위 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단에 각각 연결되어 레벨 전송 신호를 제공하며, 상기 제1 신호 입력단 및 제2 신호 입력단은 교류 신호를 수신하고;
    상기 제1 풀-다운 유지 모듈은 제3 레벨 전송 신호 입력단 및 제3 신호 입력단을 포함하며, 상기 제3 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고, 상기 제3 신호 입력단은 교류 신호를 수신하며;
    상기 제2 풀-다운 유지 모듈은 제4 레벨 전송 신호 입력단 및 제4 신호 입력단을 포함하고, 상기 제4 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하며, 상기 제4 신호 입력단은 교류 신호를 수신하고;
    상기 제1 풀-다운 모듈은 제5 신호 입력단을 포함하며, 로우 레벨 신호를 수신하며;
    상기 제2 풀-다운 모듈은 제5 레벨 전송 신호 입력단을 포함하며, 상기 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고;
    상기 다운-전송 모듈은 상기 제1 레벨 전송 신호 입력단 및 상기 제2 레벨 전송 신호 입력단을 통해 상기 상위 레벨 시프트 레지스터의 고전위 레벨 전송 신호를 수신할 시 상기 제1 공통점의 전위를 고전위까지 상승시키며, 상기 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 저전위 클록 신호를 수신하고 상기 스캔 신호 출력단을 통해 저전위 스캔 신호를 출력하며;
    상기 다운-전송 모듈이 오프된 후, 상기 제1 공통점은 여전히 고전위이고, 상기 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 고전위 클록 신호를 수신하며 상기 스캔 신호 출력단을 통해 고전위 스캔 신호를 출력하고;
    상기 스캔 신호 출력단이 출력된 후, 상기 제3 레벨 전송 신호 입력단, 제4 신호 레벨 전송 입력단 및 제6 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단의 고전위 레벨 전송 신호를 입력하며, 상기 제3 신호 입력단 및 제4 신호 입력단은 고전위 신호를 교대로 입력하여 상기 제1 풀-다운 모듈과 상기 제1 공통점을 도통시켜 상기 제1 공통점 및 스캔 신호 출력단을 저전위까지 교대로 풀-다운시키고, 아울러 상기 제2 풀-다운 모듈은 상기 제1 공통점 및 스캔 신호 출력단을 저전위까지 풀-다운시키는 것을 특징으로 하는 시프트 레지스터.
  3. 제 2항에 있어서,
    상기 다운-전송 모듈은 제1 트랜지스터를 포함하고;
    상기 제1 트랜지스터의 드레인 전극은 상기 제2 레벨 전송 신호 입력단 또는 직류 소스를 연결하며, 소스 전극은 상기 제1 공통점을 연결하고, 게이트는 상기 제1 레벨 전송 신호 입력단을 연결하는 것을 특징으로 하는 시프트 레지스터.
  4. 제 2항에 있어서,
    상기 출력 모듈은 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터를 포함하고;
    상기 제2 트랜지스터의 드레인 전극은 상기 제1 신호 입력단을 연결하며, 소스 전극은 상기 스캔 신호 출력단을 연결하며;
    상기 제3 트랜지스터의 드레인 전극은 상기 제2 신호 입력단을 연결하며, 소스 전극은 상기 제1 레벨 전송 신호 출력단을 연결하고;
    상기 제4 트랜지스터의 드레인 전극은 상기 제2 신호 입력단을 연결하며, 소스 전극은 상기 제2 레벨 전송 신호 출력단을 연결하며;
    상기 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터의 게이트는 모두 상기 제1 공통점을 연결하고;
    상기 제3 트랜지스터의 게이트와 소스 전극 사이에 커패시턴스를 연결하는 것을 특징으로 하는 시프트 레지스터.
  5. 제 2항에 있어서,
    상기 제1 풀-다운 모듈은 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터 및 제9 트랜지스터를 포함하고, 상기 제1 풀-다운 유지 모듈은 제10 트랜지스터, 제11 트랜지스터, 제12 트랜지스터, 제13 트랜지스터 및 제14 트랜지스터를 포함하며, 상기 제2 풀-다운 유지 모듈은 제15 트랜지스터, 제16 트랜지스터, 제17 트랜지스터, 제18 트랜지스터 및 제19 트랜지스터를 포함하고;
    상기 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터의 게이트는 모두 상기 제1 공통점을 연결하며, 상기 제6 트랜지스터 및 제7 트랜지스터의 소스 전극은 상기 제5 신호 입력단을 연결하고;
    상기 제8 트랜지스터 및 제9 트랜지스터의 게이트는 상기 제1 레벨 전송 신호 입력단을 연결하며, 소스 전극은 상기 제5 신호 입력단을 연결하고,
    상기 제10 트랜지스터, 제11 트랜지스터 및 제12 트랜지스터의 드레인 전극과 제12 트랜지스터의 게이트는 모두 제3 신호 입력단을 연결하며, 상기 제10 트랜지스터의 게이트는 상기 제3 레벨 전송 신호 입력단을 연결하고, 소스 전극은 상기 제11 트랜지스터의 소스 전극을 제2 공통점에 연결하며;
    상기 제11 트랜지스터의 게이트는 상기 제12 트랜지스터의 소스 전극을 연결하고;
    상기 제12 트랜지스터의 소스 전극은 상기 제8 트랜지스터의 드레인 전극을 연결하며;
    상기 제13 트랜지스터의 드레인 전극은 상기 제1 공통점을 연결하고, 게이트는 상기 제2 공통점을 연결하며, 소스 전극은 상기 제5 신호 입력단을 연결하고;
    상기 제14 트랜지스터의 드레인 전극은 상기 스캔 신호 출력단을 연결하며, 게이트는 상기 제2 공통점을 연결하고, 소스 전극은 상기 제5 신호 입력단을 연결하며,
    상기 제15 트랜지스터, 제16 트랜지스터 및 제17 트랜지스터의 드레인 전극과 제17 트랜지스터의 게이트는 모두 제4 신호 입력단을 연결하고, 상기 제15 트랜지스터의 게이트는 상기 제4 레벨 전송 신호 입력단을 연결하며, 소스 전극은 상기 제16 트랜지스터의 소스 전극을 제3 공통점에 연결하고;
    상기 제16 트랜지스터의 게이트는 상기 제17 트랜지스터의 소스 전극을 연결하며;
    상기 제17 트랜지스터의 소스 전극은 상기 제9 트랜지스터의 드레인 전극을 연결하고;
    상기 제18 트랜지스터의 드레인 전극은 상기 제1 공통점을 연결하며, 게이트는 상기 제3 공통점을 연결하고, 소스 전극은 상기 제5 신호 입력단을 연결하며;
    상기 제19 트랜지스터의 드레인 전극은 상기 스캔 신호 출력단을 연결하고, 게이트는 상기 제3 공통점을 연결하며, 소스 전극은 상기 제5 신호 입력단을 연결하는 것을 특징으로 하는 시프트 레지스터.
  6. 제 5항에 있어서,
    상기 제10 트랜지스터의 게이트는 상기 제4 신호 입력단을 연결하고, 상기 제15 트랜지스터의 게이트는 상기 제3 신호 입력단을 연결하는 것을 특징으로 하는 시프트 레지스터.
  7. 제 2항에 있어서,
    상기 제2 풀-다운 모듈은 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터를 포함하고;
    상기 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터의 게이트는 모두 제5 레벨 전송 신호 입력단을 연결하며, 소스 전극은 모두 상기 제5 신호 입력단을 연결하고;
    상기 제20 트랜지스터의 드레인 전극은 상기 스캔 신호 출력단을 연결하며, 상기 제21 트랜지스터의 드레인 전극은 상기 제1 레벨 전송 신호 출력단을 연결하고, 상기 제22 트랜지스터의 드레인 전극은 상기 제1 공통점을 연결하는 것을 특징으로 하는 시프트 레지스터.
  8. 레벨 전송 게이트 구동 회로에 있어서,
    상기 레벨 전송 게이트 구동 회로는 다수의 제1항에 따른 시프트 레지스터를 포함하고; 상기 각 하나의 시프트 레지스터의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 시프트 레지스터 및 하위 레벨 시프트 레지스터의 각각의 레벨 전송 신호 입력단을 연결하며 레벨 전송 신호를 제공하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  9. 제 8항에 있어서,
    상기 레벨 전송 게이트 구동 회로의 첫번째 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단은 STV 신호를 연결하고;
    마지막 레벨 시프트 레지스터의 제3 레벨 전송 신호 입력단, 제4 레벨 전송 신호 입력단 및 제5 레벨 전송 신호 입력단은 상기 STV 신호를 연결하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  10. 제 8항에 있어서,
    상기 다운-전송 모듈은 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단을 포함하고, 상위 레벨 시프트 레지스터의 제1 레벨 전송 신호 출력단과 제2 레벨 전송 신호 출력단을 연결하며;
    상기 출력 모듈은 제1 신호 입력단, 제2 신호 입력단, 제1 레벨 전송 신호 출력단, 제2 레벨 전송 신호 출력단 및 스캔 신호 출력단을 포함하고;
    상기 출력 모듈의 제1 레벨 전송 신호 출력단 및 제2 레벨 전송 신호 출력단은 상위 레벨 및/또는 하위 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단에 각각 연결되어 레벨 전송 신호를 제공하며, 상기 제1 신호 입력단 및 제2 신호 입력단은 교류 신호를 수신하고;
    상기 제1 풀-다운 유지 모듈은 제3 레벨 전송 신호 입력단 및 제3 신호 입력단을 포함하며, 상기 제3 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고, 상기 제3 신호 입력단은 교류 신호를 수신하며;
    상기 제2 풀-다운 유지 모듈은 제4 레벨 전송 신호 입력단 및 제4 신호 입력단을 포함하고, 상기 제4 레벨 전송 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하며, 상기 제4 신호 입력단은 교류 신호를 수신하고;
    상기 제1 풀-다운 모듈은 제5 신호 입력단을 포함하며, 로우 레벨 신호를 수신하고;
    상기 제2 풀-다운 모듈은 제5 레벨 전송 신호 입력단을 포함하며, 상기 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단을 연결하고;
    상기 다운-전송 모듈은 상기 제1 레벨 전송 신호 입력단 및 상기 제2 레벨 전송 신호 입력단을 통해 상기 상위 레벨 시프트 레지스터의 고전위 레벨 전송 신호를 수신할 시 상기 제1 공통점의 전위를 고전위까지 상승시키며, 상기 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 저전위 클록 신호를 수신하고 상기 스캔 신호 출력단을 통해 저전위 스캔 신호를 출력하며;
    상기 다운-전송 모듈이 오프된 후, 상기 제1 공통점은 여전히 고전위이고, 상기 출력 모듈의 제1 신호 입력단 및 제2 신호 입력단은 고전위 클록 신호를 수신하며 상기 스캔 신호 출력단을 통해 고전위 스캔 신호를 출력하고;
    상기 스캔 신호 출력단이 출력된 후, 상기 제3 레벨 전송 신호 입력단, 제4 신호 레벨 전송 입력단 및 제6 신호 입력단은 하위 레벨 시프트 레지스터 제1 레벨 전송 신호 출력단의 고전위 레벨 전송 신호를 입력하며, 상기 제3 신호 입력단 및 제4 신호 입력단은 고전위 신호를 교대로 입력하여 상기 제1 풀-다운 모듈과 상기 제1 공통점을 도통시켜 상기 제1 공통점 및 스캔 신호 출력단을 저전위까지 교대로 풀-다운시키고, 아울러 상기 제2 풀-다운 모듈은 상기 제1 공통점 및 스캔 신호 출력단을 저전위까지 풀-다운시키는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  11. 제 10항에 있어서,
    상기 다운-전송 모듈은 제1 트랜지스터를 포함하고;
    상기 제1 트랜지스터의 드레인 전극은 상기 제2 레벨 전송 신호 입력단 또는 직류 소스를 연결하며, 소스 전극은 상기 제1 공통점을 연결하고, 게이트는 상기 제1 레벨 전송 신호 입력단을 연결하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  12. 제 10항에 있어서,
    상기 출력 모듈은 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터를 포함하고;
    상기 제2 트랜지스터의 드레인 전극은 상기 제1 신호 입력단을 연결하며, 소스 전극은 상기 스캔 신호 출력단을 연결하며;
    상기 제3 트랜지스터의 드레인 전극은 상기 제2 신호 입력단을 연결하며, 소스 전극은 상기 제1 레벨 전송 신호 출력단을 연결하고;
    상기 제4 트랜지스터의 드레인 전극은 상기 제2 신호 입력단을 연결하며, 소스 전극은 상기 제2 레벨 전송 신호 출력단을 연결하고;
    상기 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터의 게이트는 모두 상기 제1 공통점을 연결하며;
    상기 제3 트랜지스터의 게이트와 소스 전극 사이에 커패시턴스를 연결하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  13. 제 10항에 있어서,
    상기 제1 풀-다운 모듈은 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터 및 제9 트랜지스터를 포함하고, 상기 제1 풀-다운 유지 모듈은 제10 트랜지스터, 제11 트랜지스터, 제12 트랜지스터, 제13 트랜지스터 및 제14 트랜지스터를 포함하며, 상기 제2 풀-다운 유지 모듈은 제15 트랜지스터, 제16 트랜지스터, 제17 트랜지스터, 제18 트랜지스터 및 제19 트랜지스터를 포함하고;
    상기 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터의 게이트는 모두 상기 제1 공통점을 연결하며, 상기 제6 트랜지스터 및 제7 트랜지스터의 소스 전극은 상기 제5 신호 입력단을 연결하고;
    상기 제8 트랜지스터 및 제9 트랜지스터의 게이트는 상기 제1 레벨 전송 신호 입력단을 연결하며, 소스 전극은 상기 제5 신호 입력단을 연결하고,
    상기 제10 트랜지스터, 제11 트랜지스터 및 제12 트랜지스터의 드레인 전극과 제12 트랜지스터의 게이트는 모두 제3 신호 입력단을 연결하며, 상기 제10 트랜지스터의 게이트는 상기 제3 레벨 전송 신호 입력단을 연결하고, 소스 전극은 상기 제11 트랜지스터의 소스 전극을 제2 공통점에 연결하며;
    상기 제11 트랜지스터의 게이트는 상기 제12 트랜지스터의 소스 전극을 연결하고;
    상기 제12 트랜지스터의 소스 전극은 상기 제8 트랜지스터의 드레인 전극을 연결하며;
    상기 제13 트랜지스터의 드레인 전극은 상기 제1 공통점을 연결하고, 게이트는 상기 제2 공통점을 연결하며, 소스 전극은 상기 제5 신호 입력단을 연결하고;
    상기 제14 트랜지스터의 드레인 전극은 상기 스캔 신호 출력단을 연결하며, 게이트는 상기 제2 공통점을 연결하고, 소스 전극은 상기 제5 신호 입력단을 연결하며,
    상기 제15 트랜지스터, 제16 트랜지스터 및 제17 트랜지스터의 드레인 전극과 제17 트랜지스터의 게이트는 모두 제4 신호 입력단을 연결하고, 상기 제15 트랜지스터의 게이트는 상기 제4 레벨 전송 신호 입력단을 연결하며, 소스 전극은 상기 제16 트랜지스터의 소스 전극을 제3 공통점에 연결하고;
    상기 제16 트랜지스터의 게이트는 상기 제17 트랜지스터의 소스 전극을 연결하며;
    상기 제17 트랜지스터의 소스 전극은 상기 제9 트랜지스터의 드레인 전극을 연결하고;
    상기 제18 트랜지스터의 드레인 전극은 상기 제1 공통점을 연결하며, 게이트는 상기 제3 공통점을 연결하고, 소스 전극은 상기 제5 신호 입력단을 연결하며;
    상기 제19 트랜지스터의 드레인 전극은 상기 스캔 신호 출력단을 연결하고, 게이트는 상기 제3 공통점을 연결하며, 소스 전극은 상기 제5 신호 입력단을 연결하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  14. 제 13항에 있어서,
    상기 제10 트랜지스터의 게이트는 상기 제4 신호 입력단을 연결하고, 상기 제15 트랜지스터의 게이트는 상기 제3 신호 입력단을 연결하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  15. 제 10항에 있어서,
    상기 제2 풀-다운 모듈은 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터를 포함하고;
    상기 제20 트랜지스터, 제21 트랜지스터 및 제22 트랜지스터의 게이트는 모두 제5 레벨 전송 신호 입력단을 연결하며, 소스 전극은 모두 상기 제5 신호 입력단을 연결하고;
    상기 제20 트랜지스터의 드레인 전극은 상기 스캔 신호 출력단을 연결하고, 상기 제21 트랜지스터의 드레인 전극은 상기 제1 레벨 전송 신호 출력단을 연결하고, 상기 제22 트랜지스터의 드레인 전극은 상기 제1 공통점을 연결하는 것을 특징으로 하는 레벨 전송 게이트 구동 회로.
  16. 제 8항에 따른 레벨 전송 게이트 구동 회로를 포함하는 것을 특징으로 하는 디스플레이 패널.
  17. 제 16항에 있어서,
    상기 레벨 전송 게이트 구동 회로의 첫번째 레벨 시프트 레지스터의 제1 레벨 전송 신호 입력단 및 제2 레벨 전송 신호 입력단은 STV 신호를 연결하고;
    마지막 레벨 시프트 레지스터의 제3 레벨 전송 신호 입력단, 제4 레벨 전송 신호 입력단 및 제5 레벨 전송 신호 입력단은 상기 STV 신호를 연결하는 것을 특징으로 하는 디스플레이 패널.
KR1020177019411A 2014-12-15 2014-12-29 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널 KR101989718B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410778946.0 2014-12-15
CN201410778946.0A CN104517575B (zh) 2014-12-15 2014-12-15 移位寄存器及级传栅极驱动电路
PCT/CN2014/095388 WO2016095267A1 (zh) 2014-12-15 2014-12-29 移位寄存器、级传栅极驱动电路及显示面板

Publications (2)

Publication Number Publication Date
KR20170097111A true KR20170097111A (ko) 2017-08-25
KR101989718B1 KR101989718B1 (ko) 2019-06-14

Family

ID=52792790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177019411A KR101989718B1 (ko) 2014-12-15 2014-12-29 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널

Country Status (8)

Country Link
US (1) US9564097B2 (ko)
JP (1) JP6593891B2 (ko)
KR (1) KR101989718B1 (ko)
CN (1) CN104517575B (ko)
DE (1) DE112014007252B4 (ko)
GB (1) GB2548047B (ko)
RU (1) RU2658887C1 (ko)
WO (1) WO2016095267A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104732945B (zh) * 2015-04-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN105185341B (zh) * 2015-10-09 2017-12-15 昆山龙腾光电有限公司 一种栅极驱动电路及使用其的显示装置
CN105427824B (zh) * 2016-01-05 2016-11-30 京东方科技集团股份有限公司 具有漏电补偿模块的goa电路、阵列基板和显示面板
CN106128397B (zh) 2016-08-31 2019-03-15 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN106205538A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN106328054B (zh) * 2016-10-24 2018-07-10 武汉华星光电技术有限公司 Oled显示goa扫描驱动电路
CN107016973A (zh) * 2017-05-05 2017-08-04 惠科股份有限公司 移位暂存电路及其应用的显示面板
TWI608276B (zh) * 2017-05-31 2017-12-11 友達光電股份有限公司 顯示裝置
CN109285504B (zh) * 2017-07-20 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
CN109545156B (zh) * 2017-09-21 2020-06-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US10599242B2 (en) * 2017-10-31 2020-03-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Single-type GOA circuit and display apparatus
CN111243517B (zh) * 2018-05-07 2021-09-07 上海天马微电子有限公司 发光控制信号生成电路、显示面板和显示装置
CN108682398B (zh) * 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109215557A (zh) * 2018-10-18 2019-01-15 深圳市华星光电技术有限公司 Goa驱动电路及显示面板
CN109272960B (zh) * 2018-11-13 2021-08-06 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
CN109935191A (zh) * 2019-04-10 2019-06-25 深圳市华星光电技术有限公司 Goa电路及显示面板
CN111292699B (zh) * 2020-03-31 2021-03-16 Tcl华星光电技术有限公司 双向输出goa电路及无缝拼接屏
US11373601B2 (en) * 2020-05-13 2022-06-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278785A1 (en) * 2008-05-12 2009-11-12 Chi Mei Optoelectronics Corporation Displays
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
US20140355732A1 (en) * 2013-05-28 2014-12-04 Au Optronics Corp. Shift Register Circuit

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
TW200735027A (en) * 2006-01-05 2007-09-16 Mitsubishi Electric Corp Shift register and image display apparatus containing the same
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
TWI336870B (en) * 2006-09-01 2011-02-01 Au Optronics Corp Signal-driving system and shift register unit thereof
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
JP2009134814A (ja) * 2007-11-30 2009-06-18 Mitsubishi Electric Corp シフトレジスタおよびそれを備える画像表示装置
TWI393110B (zh) * 2008-09-26 2013-04-11 Au Optronics Corp 用於消除殘影之裝置、移位暫存器單元、液晶顯示設備及方法
KR101385478B1 (ko) * 2008-12-19 2014-04-21 엘지디스플레이 주식회사 게이트 드라이버
RU2507680C2 (ru) * 2009-06-17 2014-02-20 Шарп Кабусики Кайся Триггер, регистр сдвига, схема возбуждения устройства отображения, устройство отображения и панель устройства отображения
CN102509537B (zh) 2009-07-22 2013-07-10 友达光电股份有限公司 显示装置的移位寄存器
CN101609719B (zh) * 2009-07-22 2011-12-28 友达光电股份有限公司 显示装置的移位寄存器
US8331524B2 (en) * 2009-12-30 2012-12-11 Au Optronics Corp. Shift register circuit
KR101752360B1 (ko) * 2010-10-28 2017-07-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101773136B1 (ko) * 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN103218962B (zh) * 2012-01-20 2015-10-28 群康科技(深圳)有限公司 移位寄存器
CN102903323B (zh) * 2012-10-10 2015-05-13 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示器件
CN103035298B (zh) * 2012-12-14 2015-07-15 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN103077689B (zh) * 2013-01-15 2015-06-03 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
CN103258494B (zh) * 2013-04-16 2015-10-14 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置
CN103474017B (zh) * 2013-09-12 2016-01-27 北京京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及显示装置
KR102108880B1 (ko) * 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN103489484B (zh) * 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN104008741A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及液晶显示装置
TWI541779B (zh) * 2014-07-18 2016-07-11 友達光電股份有限公司 移位暫存器及移位暫存器的驅動方法
CN104537987B (zh) * 2014-11-25 2017-02-22 深圳市华星光电技术有限公司 充电扫描与电荷共享扫描双输出goa电路
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278785A1 (en) * 2008-05-12 2009-11-12 Chi Mei Optoelectronics Corporation Displays
US20140355732A1 (en) * 2013-05-28 2014-12-04 Au Optronics Corp. Shift Register Circuit
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置

Also Published As

Publication number Publication date
CN104517575A (zh) 2015-04-15
GB2548047A8 (en) 2017-10-25
DE112014007252T5 (de) 2017-09-07
RU2658887C1 (ru) 2018-06-25
JP2018506130A (ja) 2018-03-01
WO2016095267A1 (zh) 2016-06-23
CN104517575B (zh) 2017-04-12
GB2548047B (en) 2021-01-13
GB2548047A (en) 2017-09-06
US9564097B2 (en) 2017-02-07
DE112014007252B4 (de) 2019-03-07
KR101989718B1 (ko) 2019-06-14
US20160343332A1 (en) 2016-11-24
JP6593891B2 (ja) 2019-10-23
GB201708872D0 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
KR101989718B1 (ko) 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널
KR102134172B1 (ko) 스캐닝 구동 회로 및 디스플레이 장치
JP6691991B2 (ja) 走査駆動回路
JP6539737B2 (ja) 走査駆動回路
CN107799087B (zh) 一种goa电路及显示装置
KR102019577B1 (ko) Goa 회로 및 액정 디스플레이
JP6415684B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
KR101937963B1 (ko) 주사 구동 회로
KR102057824B1 (ko) 게이트 구동 회로 및 디스플레이 장치
EP2988306A1 (en) Shift register unit, gate drive circuit and display device
US10032424B2 (en) Gate driving circuit and driving method
TWI556222B (zh) 移位暫存器
WO2019095435A1 (zh) 一种goa电路
CN103928001A (zh) 一种栅极驱动电路和显示装置
GB2543707A (en) Gate electrode drive circuit based on igzo process
CN106448588B (zh) Goa驱动电路及液晶显示装置
JP2018503852A5 (ko)
KR20170084249A (ko) 스캔 구동 회로
GB2543235A (en) Gate electrode drive circuit based on IGZO process
JP2017528748A (ja) ブーストラップ機能を具えるゲート電極駆動回路
EP3511925A1 (en) Flat display device and scanning drive circuit thereof
JP6773305B2 (ja) Ｇｏａ回路及び液晶ディスプレイ
CN107039016A (zh) Goa驱动电路及液晶显示器
CN112233628A (zh) Goa电路及液晶显示器
CN110767189B (zh) Goa电路及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant