KR20170081861A

KR20170081861A - 유전체 자기 조성물, 이를 포함하는 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법

Info

Publication number: KR20170081861A
Application number: KR1020160000827A
Authority: KR
Inventors: 윤석현; 이승호; 서정욱; 전송제
Original assignee: 삼성전기주식회사
Priority date: 2016-01-05
Filing date: 2016-01-05
Publication date: 2017-07-13
Also published as: JP6927682B2; KR102516759B1; JP2017122038A; CN110379623B; JP7338825B2; US20170190626A1; US9988310B2; CN106941045B; CN110379623A; CN106941045A; JP2021191725A

Abstract

본 발명은 BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고, 제1 및 제2 주성분을 포함하는 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때, x는 0.1 ≤ x ≤ 0.8인 유전체 자기 조성물에 관한 것이다.

Description

유전체 자기 조성물, 이를 포함하는 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법{Dielectric ceramic composition, multilayer ceramic capacitor including the dielectric ceramic composition, and method for fabricating the multilayer ceramic capacitor}

본 발명은 X8R 또는 X9S 온도 특성 및 신뢰성이 보증되는 유전체 자기 조성물, 이를 포함하는 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법에 관한 것이다.

일반적으로 커패시터, 인덕터, 압전 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.

세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전층, 일 유전층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.

적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.

적층 세라믹 커패시터는 통상적으로 내부 전극용 페이스트와 유전층용 페이스트를 시트법이나 인쇄법 등에 의해 적층하고 동시 소성하여 제조된다.

최근 자동차에 전자제어 장치의 비율이 증가하고 하이브리드(Hybrid) 자동차 및 전기자동차의 개발로 인해 150도 이상의 고온에서 사용 가능한 적층 세라믹 커패시터의 요구가 점점 증가하고 있다.

현재 환원분위기에서 소성이 가능하면서 200도 보증 제품에 적용 가능한 유전체 재료로 C0G계열의 유전체가 있으나 유전율이 30 정도로 매우 낮아 고용량 제품을 제작하기 어려운 문제가 있다.

BaTiO₃의 경우 유전율이 1000 이상으로 높으나 큐리온도 125도 이상에서 유전율이 급격하게 떨어지는 특징이 있어 150도 이상영역인 200도까지 특성 보증은 불가능하다.

BaTiO₃의 큐리 온도를 상승시키는 방안으로는 Ba-site에 Pb를 고용시키는 방안이 있는데, Pb의 경우 환경 규제 물질로 분류되어 사용에 많은 제약이 있다.

그 외에 BaTiO₃ 재료와 Bi를 포함하는 페롭스카이트(perovskite) 재료인 Bi(Mg_0.5Ti_0.5)O₃, (Bi₀ _.5Na₀ _.5)TiO₃, Bi(Zn₀ _.5Ti₀ _.5)O₃, BiScO₃ 등의 재료들이 큐리 온도를 상승하면서 안정된 고온부 유전율이 구현된다고 알려졌으나, 이러한 재료들은 공기 분위기에서만 소성이 가능하다.

즉, Bi(Mg₀ _.5Ti₀ _.5)O₃, (Bi₀ _.5Na₀ _.5)TiO₃, Bi(Zn₀ _.5Ti₀ _.5)O₃, BiScO₃ 등의 재료들을 이용하여 Ni 내부 전극을 포함하는 적층 세라믹 캐패시터를 제조하는 경우, 환원 분위기에서 소성시 절연저항이 급격히 낮아져서 사용이 곤란하다는 문제가 있다.

환원분위기에서 소성 가능한 고온 캐패시터의 유전 재료로 Na(Nb,Ta)O₃가 알려져 있으나, Na(Nb,Ta)O₃의 출발 원료인 Nb 및 Ta의 가격이 매우 높기 때문에 대량 생산시 재료비의 큰 비중을 차지하는 단점이 있으며, BaTiO₃에 비해 절연 저항 특성이 취약하다는 문제가 있다.

그 밖에 BaTi₂O₅의 경우, 큐리 온도가 500도 정도로 알려져 있는데, BaTi₂O₅의 경우에도 공기 분위기에서만 소성이 가능하며, 내환원성 및 절연 저항이 취약한 문제가 있다.

따라서 환원분위기에서 소성을 하는 경우에도 BaTiO₃보다 큐리 온도가 높으면서 정상적인 절연 저항이 구현 가능한 유전체 재료의 개발이 필요한 실정이다.

일본 공개특허공보 제2007-211201호

본 발명은 환원분위기에서 소성을 하는 경우에도 BaTiO₃보다 큐리 온도가 높으면서 정상적인 절연 저항이 구현 가능한 유전체 자기 조성물, 이를 포함하는 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법을 제공하고자 한다.

또한, 본 발명은 환원분위기 소성이 가능하며, 동시에 높은 유전율, 높은 절연 저항 및 높은 큐리 온도와 같은 효과를 가질 수 있는 유전체 자기 조성물, 이를 포함하는 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법을 제공하고자 한다.

본 발명의 일 실시예에 따른 유전체 자기 조성물은 BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고, 상기 제1 및 제2 주성분을 포함하는 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때, 상기 x는 0.1 ≤ x ≤ 0.8이다.

본 발명의 다른 실시예에 따른 적층 세라믹 커패시터는 유전층과 및 내부 전극을 포함하는 세라믹 바디; 및 상기 세라믹 바디의 외측에 배치되며, 상기 내부 전극과 접속하는 외부 전극;을 포함하고, 상기 유전층은 제1 결정립 및 제2 결정립을 포함하고, 상기 제1 결정립은 함량비 Ti/Ba ＜ 1.5를 만족하는 결정립이라 하고, 상기 제2 결정립은 1.5 ≤ 함량비 Ti/Ba ≤ 2.5를 만족하는 결정립이라고 할 때, 전체 면적에 대해 상기 제2 결정립의 면적 비율은 9.5 % 내지 81.4 %이다.

본 발명의 또 다른 실시예에 따른 적층 세라믹 커패시터의 제조 방법은 BaTiO3로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하는 모재 분말을 이용하여 세라믹 시트를 제작하는 단계; 상기 세라믹 시트에 도전성 페이스트를 이용하여 내부 전극을 인쇄하고, 상기 세라믹 시트를 적층 및 압착하여 압착 바를 제작하는 단계; 상기 압착 바를 절단하여 칩을 제작하는 단계; 및 상기 칩을 환원분위기에서 소성하는 단계;를 포함하고, 상기 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때, x는 0.1 ≤ x ≤ 0.8이다.

본 발명의 일 실시예에 따른 유전체 자기 조성물, 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법을 따르면, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

도 1은 제1 결정립과 제2 결정립으로 이루어진 미세 구조 및 각 결정립 내에서 STEM/WDS 분석 또는 STEM/EELS 분석으로 Ba 및 Ti의 함량을 분석하는 위치 P1, P2, P3, P4에 대한 모식도이다.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 3는 도 2의 III-III`를 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

본 발명은 유전체 자기 조성물에 관한 것으로, 유전체 자기 조성물을 포함하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있으며, 이하에서는 유전체 자기 조성물 및 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.

본 발명에서 유전체 자기 조성물의 각 부성분의 함량은 모재 분말 100 mol당 각 부성분의 mol수로 표현할 수 있으며, 또는 at%로 표현할 수 있다.

본 발명의 부성분의 함량을 설명함에 있어서 at%는 모재 분말 1 mol에 포함되는 Ba 원자 개수에 대한, 각 부성분의 목표 원자수에 대한 백분율 값을 의미한다.

목표 원자란 원자가 가변 억셉터(Variable Valence Acceptor) 원자, 원자가 고정 억셉터(Fixed Valence Acceptor) 및 희토류 금속(Rare metal) 원자 등을 의미한다.

본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고, 제1 및 제2 주성분을 포함하는 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때, x는 0.1 ≤ x ≤ 0.8을 만족한다.

본 발명의 일 실시형태에 따른 유전체 자기 조성물은 EIA(Electronic Industries Association) 규격에서 명시한 X8R (-55℃~150℃, △C/C0±15%) 또는 X9S(-55℃~200℃, △C/C0±22%) 특성을 만족할 수 있다.

더 상세하게, 본 발명의 일 실시형태에 따르면 니켈(Ni)을 내부전극으로 사용하고, 상기 니켈(Ni)이 산화되지 않는 환원 분위기에서 소성하는 경우에도 절연 저항을 유지할 수 있는 유전체 자기 조성물을 제공한다.

또한, 이를 이용한 적층 세라믹 커패시터를 제공하여 높은 유전율, 높은 절연 저항 및 높은 큐리 온도의 각 효과를 동시에 구현할 수 있다.

특히, 본 발명에서는 유전율이 높은 BaTiO₃와 큐리 온도가 높은 BaTi₂O₅를 이용하고, 환원 분위기에서 소성할 수 있는 유전체 자기 조성물을 이용하여, 하나의 소결체 내에서 조성이 서로 다른 두 종류의 결정립으로 구성된 복합체 형태의 시료를 제작하고 이들 두 결정립의 면적 비율을 제어함으로써 본 발명의 목표 특성을 구현할 수 있다.

이하, 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 각 성분을 보다 구체적으로 설명하도록 한다.

a) 모재 분말

본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고, 제1 및 제2 주성분을 포함하는 모재 분말을 (1-x)BaTiO₃ - x BaTi₂O₅로 표시될 때, x는 0.1 ≤ x ≤ 0.8을 만족한다.

상기 제1 주성분은 BaTiO₃로 표시될 수 있으며, 상기 BaTiO₃는 일반적인 유전체 모재에 사용되는 재료로서, 큐리 온도가 대략 125도 정도인 강유전체 재료일 수 있다.

상기 제1 주성분은 BaTiO₃로 표시되는 성분뿐만 아니라 Ca, Zr 등이 일부 고용되어 수정된 (Ba₁ _- _xCa_x)(Ti₁ _- _yCa_y)O₃, Ba(Ti₁ _- _yZr_y)O₃ 등의 형태도 가능하다.

상기 제2 주성분은 BaTi₂O₅로 표시될 수 있다.

즉, 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 모재 분말은 유전율이 높은 BaTiO₃와 큐리 온도가 높은 BaTi₂O₅로 표시되는 재료를 일정 비율로 혼합한 형태일 수 있다.

본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 상기와 같이 일정 비율로 제1 주성분과 제2 주성분 재료를 혼합하여 모재 분말을 제작하여 이를 이용하기 때문에 환원분위기 소성이 가능하다.

도 1은 제1 결정립과 제2 결정립으로 이루어진 미세 구조 및 각 결정립 내에서 STEM/WDS 분석 또는 STEM/EELS 분석으로 Ba 및 Ti의 함량을 분석하는 위치 P1, P2, P3, P4에 대한 모식도이다.

도 1을 참조하면, 본 발명의 일 실시 형태에 따른 유전체 자기 조성물을 이용하여 제조(환원분위기, 소성온도: 1200℃)된 유전층의 미세구조는 함량비 Ti/Ba가 1.5 미만인 제1 결정립(10)과 함량비 Ti/Ba가 1.5 내지 2.5인 제2 결정립(20)을 포함한다.

하나의 결정립에서 Ti 및 Ba의 함량은 P1 내지 P4의 각 지점에서, Ti 및 Ba의 각 함량(at%)을 측정하여 4 곳의 데이터의 평균값으로 도출하였다.

본 발명의 일 실시 형태에 따른 유전체 자기 조성물을 이용한 유전층 및 적층 세라믹 커패시터는 높은 유전율, 높은 절연 저항 및 높은 큐리 온도의 각 효과를 동시에 가질 수 있다.

보다 상세하게, 본 발명의 일 실시형태에 따른 유전체 자기 조성물을 이용하여 제조된 유전층 및 이를 포함하는 적층 세라믹 커패시터는 제2 결정립의 면적비율이 전체 면적에 대해서 9.5 내지 81.4%을 가지기 때문에, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

또한, 본 발명의 일 실시형태에 따른 유전체 자기 조성물을 이용하여 제조된 유전층 및 이를 포함하는 적층 세라믹 커패시터는 제2 결정립의 면적비율이 전체 면적에 대해서 9.5 내지 81.4%을 가지기 때문에, EIA(Electronic Industries Association) 규격에서 명시한 X8R (-55℃~150℃, △C/C0±15%) 또는 X9S(-55℃~200℃, △C/C0±22%) 특성을 만족할 수 있다.

제2 결정립의 면적비율이 전체 면적에 대해서 9.5% 미만인 경우에는 X8R (-55℃~150℃, △C/C0±15%) 또는 X9S(-55℃~200℃, △C/C0±22%) 특성을 만족할 수 없으며, 81.4%를 초과하는 경우에는 상온 유전율이 150 미만이 되는 문제가 있다.

즉, 전체 면적에 대한 제2 결정립의 면적비율이 9.5 % 내지 81.4 %를 벗어나는 경우, 본 발명의 목표 특성 중 일부를 구현할 수는 없다.

상기 모재 분말은 특별히 제한되는 것은 아니나, 분말의 평균 입경은 300 nm 이하일 수 있다.

b) 제1 부성분

본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제1 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나 이상을 포함하는 산화물 혹은 탄산염을 더 포함할 수 있다. 예를 들어, 제1 부성분은 MnO₂ 또는 V₂O₅ 일 수 있다.

Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn는 원자가 가변 억셉터(Variable Valence Acceptor)이다.

제1 부성분은 모재 분말 100 mol에 대하여 0.2 mol 내지 5.0 mol 포함될 수 있다. 또는 제1 부성분에 포함되는 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 선택되는 적어도 하나 이상의 원자의 총합이 0.2 at% 내지 5.0 at%를 만족하도록 포함될 수 있다.

제1 부성분은 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 한다.

제1 부성분의 함량이 모재 분말 100 mol에 대하여 0.2 mol 미만이면 고온 내전압 특성이 저하될 수 있으며, 제1 부성분의 함량이 모재 분말 100 mol에 대하여 5.0 mol 를 초과하는 경우에도 고온 내전압 특성이 저하되는 문제가 발생할 수 있다.

즉, 본 발명의 일 실시형태에 따른 유전체 자기 조성물은 0.2 mol 내지 5.0 mol의 함량을 갖는 제1 부성분을 더 포함할 수 있으며, 이로 인하여 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

이때에도 후술하는 바와 같이 전체 면적에 대한 제2 결정립의 면적비율이 9.5 % 내지 81.4 %이다.

c) 제2 부성분

본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Ba 의 산화물 및 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하는 제2 부성분을 포함할 수 있다. 예를 들어, 제2 부성분은 BaCO₃ 일 수 있다.

제2 부성분은 모재 분말 100 mol 당 0.2 mol 내지 10.0 mol로 포함될 수 있다.

제2 부성분이 첨가되지 않거나, 과량으로 첨가되는 경우에 소결 밀도가 낮아져 고온 내전압이 50 V/㎛ 미만으로 감소하는 문제가 있다.

제2 부성분이 모재 분말 100 mol 당 0.2 mol 내지 10.0 mol로 포함되는 경우, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

d) 제3 부성분

본 발명의 일 실시형태에 따르면, 유전체 자기 조성물은 Si 원소의 산화물, Si 원소의 탄산염 및 Si 원소를 포함하는 글라스로 이루어진 군에서 선택되는 하나 이상을 포함하는 제3 부성분을 포함할 수 있다.

제3 부성분은 상기 모재 분말 100 mol에 대하여 0.2 내지 5.0 mol로 포함될 수 있다.

상기 제3 부성분의 함량이 유전체 모재 분말 100 mol에 대하여 0.2 mol 미만인 경우에는 소결 밀도가 낮아 고온내전압이 저하될 수 있으며, 5.0 mol를 초과하여 포함되는 경우 2차 상 생성에 의해 고온 내전압이 저하된다.

제3 부성분은 상기 모재 분말 100 mol에 대하여 0.2 내지 5.0 mol로 포함하는 경우, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

e) 제4 부성분

본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Y, Dy, Ho, La, Ce, Nd, Sm, Gd 및 Er 중 적어도 하나를 포함하는 산화물 또는 탄산염을 제4 부성분으로 더 포함할 수 있다.

제4 부성분의 함량은 모재 분말 100 mol에 대하여 0.25 mol 내지 5.0 mol 이하일 수 있다. 또는 제4 부성분에 포함되는 Y, Dy, Ho, La, Ce, Nd, Sm, Gd 및 Er 중 선택되는 적어도 하나 이상의 원자의 총 합이 0.5 at% 내지 10.0 at%를 만족하도록 포함될 수 있다.

제4 부성분은 본 발명의 일 실시형태에서 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 신뢰성 저하를 막는 역할을 수행할 수 있으며, 제4 부성분이 모재 분말 100 mol에 대하여 0.25 mol 내지 5.0 mol 이하로 포함되는 경우 높은 유전율이 구현되면서 고온 내전압 특성이 양호한 유전체 자기 조성물을 제공할 수 있다.

제4 부성분을 포함하는 경우에는 제4 부성분이 포함하지 않는 경우에 비하여 고온 내전압 특성이 향상된다. 제4 부성분의 함량이 모재 분말 100 mol에 대하여 5.0 mol을 초과하여 포함되는 경우에는 2차상 생성으로 인해 고온 내전압이 감소하는 문제가 있다.

제4 부성분이 모재 분말 100 mol에 대하여 0.25 mol 내지 5.0 mol 이하로 포함되는 경우, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

f) 제5 부성분

본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제5 부성분으로서, Mg를 포함하는 원자가 고정 억셉터(fixed-valence acceptor) 원소의 산화물 및 탄산염 중 하나 이상을 포함할 수 있다. 예를 들어, 제5 부성분은 MgCO₃일 수 있다.

상기 제5 부성분의 함량은 모재 분말 100 mol에 대하여 0.5 mol 내지 5.0 mol 이하일 수 있다.

제5 부성분으로 MgCO₃를 포함하면, 포함하지 않는 경우에 비해 상온 비저항 값이 높아지는 효과가 있다. 제5 부성분의 함량이 모재 분말 100 mol에 대하여 5.0 mol를 초과하는 경우에는 2차상 생성되어 고온 내전압이 낮아지는 문제가 있다.

즉, 제5 부성분의 함량은 모재 분말 100 mol에 대하여 0.5 mol 내지 5.0 mol 이하인 경우, 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

도 2은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)를 나타내는 개략적인 사시도이고, 도 3는 도 2의 III-III`를 따라 취한 적층 세라믹 커패시터(100)를 나타내는 개략적인 단면도이다.

도 2 및 도 3를 참조하면, 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터(100)는 유전층(111)과 제1 및 제2 내부 전극(121, 122)이 교대로 적층된 세라믹 바디(110)를 가진다. 세라믹 바디(110)의 양 단부에는 세라믹 바디(110)의 내부에 교대로 배치된 제1 및 제2 내부 전극(121, 122)과 각각 도통하는 제1 및 제2 외부 전극(131, 132)이 형성되어 있다.

세라믹 바디(110)의 형상에 특별히 제한은 없지만, 일반적으로 육면체 형상일 수 있다. 또한, 그 치수도 특별히 제한은 없고, 용도에 따라 적절한 치수로 할 수 있고, 예를 들면 (0.6∼5.6mm)×(0.3∼5.0mm)×(0.3∼1.9mm)일 수 있다.

유전층(111)의 두께는 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있는데, 본 발명의 일 실시예에서 소성 후 유전층의 두께는 1층당 바람직하게는 0.1㎛ 이상일 수 있다.

너무 얇은 두께의 유전층은 한층 내에 존재하는 결정립 수가 작아 신뢰성에 나쁜 영향을 미치기 때문에 유전층의 두께는 0.1 ㎛ 이상일 수 있다.

제1 및 제2 내부 전극(121, 122)은 각 단면이 세라믹 바디(110)의 대향하는 양 단부의 표면에 교대로 노출되도록 적층되어 있다.

상기 제1 및 제2 외부 전극(131, 132)은 세라믹 바디(110)의 양 단부에 형성되고, 교대로 배치된 제1 및 제2 내부 전극(121, 122)의 노출 단면에 전기적으로 연결되어 커패시터 회로를 구성한다.

제1 및 제2 내부 전극(121, 122)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 본 발명의 일 실시형태에 따른 유전층(111)은 본 발명의 일 실시 형태에 따른 유전체 자기 조성물을 이용하여 형성된다.

본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 BaTiO3로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고, 제1 및 제2 주성분을 포함하는 모재 분말을 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때, x는 0.1 ≤ x ≤ 0.8을 만족한다.

제1 및 제2 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 0.1 내지 5㎛ 또는 0.1∼2.5㎛일 수 있다.

상기 제1 및 제2 외부 전극(131, 132)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni), 구리(Cu), 또는 이들 합금을 이용할 수 있다.

상기 제1 및 제2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 10 내지 50㎛ 일 수 있다.

이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.

하기의 표 1, 표 3 및 표 5에 명시된 조성으로 에탄올과 톨루엔을 용매로 하여 분산제와 함께 혼합한 후, 바인더를 혼합하여 세라믹 시트를 제작하였다.

주성분 모재로서는 평균 입자크기가 300 nm인 BaTiO₃ 및 BaTi₂O₅ 분말을 사용하였다.

성형된 세라믹 시트에 니켈(Ni) 전극을 인쇄하여 21층을 적층하여 액티브 시트를 제작하고, 액티브 시트의 상부 및 하부에 위치하는 커버는 커버용 시트(10 ~ 13㎛)를 25층으로 적층 및 압착하여 압착 바(bar)를 제작하였다.

그 후, 압착 바(bar)를 절단기를 이용하여 3.2 mm × 1.6 mm 크기의 칩으로 절단하였다.

절단한 칩을 탈 바인더를 위해 가소한 후 환원분위기(1.0% H₂ / 99% N₂ (H₂O/H₂/N₂ 분위기)) 하에서 1200℃ 에서 소성을 진행하고, 소성된 칩에 Cu 페이스트로 외부 전극을 형성하였다.

상기와 같이 완성된 프로토 타입 적층 세라믹 커패시터(Proto-type MLCC) 시편에 대해 상온 정전용량 및 유전손실은 LCR meter 이용하여 1 kHz, AC 0.2V/㎛ 조건에서 용량을 측정하였다.

정전용량과 적층 세라믹 커패시터의 유전체 두께, 내부전극 면적, 적층수로부터 적층 세라믹 커패시터의 유전체의 유전율을 계산하였다.

상온 절연저항은 10개씩 샘플을 취하여 DC 10 V/㎛ 을 인가한 상태에서 60 초 경과 후 측정하였다.

온도에 따른 정전용량의 변화는 -55 ℃ 에서 200 ℃ 의 온도 범위에서 측정되었다.

고온 IR 승압 실험은 200℃에서 전압 단계를 5V/㎛씩 증가시키면서 저항 열화거동을 측정하였는데, 각 단계의 시간은 10분이며 5초 간격으로 저항값을 측정하였다.

고온 IR 승압 실험으로부터 고온 내전압을 도출하였는데, 200℃에서 유전체 단위 두께당 전압 스텝(voltage step) dc 5V/㎛를 10분간 인가하고 이 전압 스텝을 계속 증가시키면서 측정할 때, IR이 105Ω이상을 견디는 전압을 의미한다.

RC값은 AC 0.2V/㎛, 1kHz 에서 측정한 상온 용량값과 DC 10V/㎛에서 측정한 절연 저항값의 곱이다.

표 2, 4, 6은 표 1, 3, 5에 명시된 조성에 해당하는 니켈(Ni) 내부 전극이 적용된 프로토 타입 적층 세라믹 커패시터(Proto-type MLCC)의 특성을 나타낸다.

표 1의 실시예 1 ~ 12는 모재분말 (1-x) BaTiO₃ - xBaTi₂O₅ 100 mol 대비 제1 부성분 MnO₂: 0.5 mol, 제2 부성분 BaCO₃: 1.0 mol, 제3 부성분 SiO₂: 1.0 mol일 때, x에 따른 실시예를 나타낸 것이다. 표 2는 표 1의 실시예 1 ~ 12의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

BaTi₂O₅의 조성비 x 값이 0.05 미만인 경우(실시예 1, 2)에는 고온 150도 TCC(150℃)±15%를 초과하며, x 값이 0.9 이상으로 BaTi₂O₅가 과량인 경우(실시예 11, 12)에는 상온 비저항이 1E11 Ohm-cm 미만으로 낮아지고 고온(200℃) 내전압 50V/㎛ 미만으로 낮아지는 문제가 있다.

BaTi₂O₅의 조성비 x 값이 0.1 내지 0.8의 범위에 해당하는 경우(실시예 2 ~ 11)에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

본 발명 일 실시예에 따른 유전체 조성물을 이용하여 환원분위기(1.0% H2 / 99% N₂ (H₂O/H₂/N₂ 분위기))하에서 1200℃에서 소성하여 유전층을 제조하거나, 이에 니켈(Ni) 내부 전극을 인쇄하여 적층 세라믹 커패시터를 제조한 경우, 유전층의 미세구조는 제1 결정립 및 제2 결정립을 포함한다.

하나의 결정립 내에서 P1 내지 P4, 총 네 지점의 Ba 및 Ti의 함량을 STEM/WDS 혹은 STEM/EELS으로 분석하였다.

네 지점의 Ba 및 Ti 함량의 평균값을 이용하여 계산한 결과, 제1 결정립은 "함량비 Ti/Ba ＜ 1.5"를 만족하는 결정립으로 정의되고, 제2 결정립은 "1.5 ≤ 함량비 Ti/Ba ≤ 2.5"를 만족하는 결정립으로 정의된다.

표 1의 실시예 1 내지 12를 참조하면, 본 발명의 목표 특성을 달성하기 위해서 적층 세라믹 커패시터의 유전층은 제1 및 제2 결정립을 포함하고, 전체 면적에 대해 제2 결정립의 면적 비율은 9.5 % 내지 81.4 % 임을 알 수 있다.

즉, 적층 세라믹 커패시터의 유전층의 미세구조를 관찰할 때, 단위 면적당 제2 결정립의 면적비율이 9.5 % 내지 81.4 %인 경우에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

표 3의 실시예 13~20은 모재분말 0.5BaTiO₃ - 0.5BaTi₂O₅: 100 mol 대비 제2 부성분 BaCO₃: 1.0 mol, 제3 부성분 SiO₂: 1.0 mol일 때, 제1 부성분 MnO₂의 함량 변화에 따른 실시예를 나타낸 것이다. 표 4는 표 3의 실시예 13 ~ 20의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

제1 부성분 MnO₂가 첨가되지 않은 경우(실시예 13)에는 고온 내전압이 50V/㎛ 미만으로 낮아지는 문제가 발생하며, 제1 부성분 MnO₂가 모재분말 100 mol에 대하여 8 mol로 과량 첨가된 경우(실시예 20)에도 고온 내전압이 50V/㎛ 미만으로 낮아지는 문제가 발생하는 것을 알 수 있다.

즉, 제1 부성분 MnO₂의 함량이 모재 분말 100 mol에 대하여 0.2 mol 내지 5.0 mol인 경우(실시예 14 ~ 19)에 고온(200℃) 내전압이 50V/㎛ 이상인 우수한 특성을 가질 수 있다.

표 3의 실시예 21 ~ 23은 제2 부성분으로 MnO₂ 및 V₂O₅를 함께 포함하는 실시예를 나타내고, 표 4는 표 3의 실시예 13 ~ 20의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

제1 부성분으로 MnO₂를 단독으로 포함(실시예 15 및 19)하거나, MnO₂ 및 V₂O₅를 함께 포함(실시예 21 및 22) 경우에도, 제1 부성분으로 포함되는 Mn 및 V 원자의 총 합계의 at%가 동일한 경우에는 유사한 특성이 구현되는 것을 알 수 있다.

즉, Mn이 단독으로 0.5 at%로 포함되는 경우(실시예 15)와 Mn 및 V가 함께 0.5 at% (Mn: 0.25 at%, V: 0.25 at%) 포함되는 경우(실시예 21)가 서로 유사한 특성을 가지는 것을 알 수 있다.

또한, Mn이 단독으로 5.0 at%로 포함되는 경우(실시예 19)와 Mn 및 V가 함께 5.0 at% (Mn: 2.5 at%, V: 2.5 at%) 포함되는 경우(실시예 22)가 서로 유사한 특성을 가지는 것을 알 수 있다.

제2 부성분으로 포함되는 원자가 가변 억셉터(Variable Valence Acceptor)의 총 함량이 at%를 기준으로 0.2 내지 5.0 at%인 경우(실시예 14~19,21 및 22)에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

이때에도 전체 면적에 대한 제2 결정립의 면적비율이 9.5 % 내지 81.4 %를 만족하는 것을 알 수 있다.

표 3의 실시예 24 ~ 32은 모재분말 0.5BaTiO₃ - 0.5BaTi₂O₅: 100 mol 대비 제1 부성분 MnO₂: 0.5 mol, 제3 부성분 SiO₂: 1.0 mol일 때, 제2 부성분 BaCO₃의 함량 변화에 따른 실시예를 나타낸 것이다. 표 4는 표 3의 실시예 24 ~ 32의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

제2 부성분 BaCO₃가 첨가되지 않는 경우(실시예 24) 또는 제2 부성분 BaCO₃가 모재 분말 100 mol에 대하여 15 mol 정도로 과량으로 첨가된 경우(실시예 32)에는 소결 밀도가 낮아 고온 내전압이 50 V/㎛ 미만으로 낮아지는 문제가 발생한다.

즉, 제2 부성분 BaCO₃의 함량이 모재 분말 100 mol에 대하여 0.2 mol 내지 10 mol인 경우(실시예 25 ~ 31)에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

표 3의 실시예 33 ~ 39은 모재분말 0.5BaTiO₃ - 0.5BaTi₂O₅: 100 mol 대비 제1 부성분 MnO₂: 0.5 mol, 제2 부성분 BaCO₃: 1.0 mol일 때, 제3 부성분 SiO₂의 함량 변화에 따른 실시예를 나타낸 것이다. 표 4는 표 3의 실시예 33 ~ 39의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

제3 부성분 SiO₂의 함량이 모재 분말 100 mol에 대하여 0.1 mol 이하인 경우(실시예 33 및 34)에는 소결 밀도가 낮아 고온 내전압이 50V/㎛ 미만으로 낮아지는 문제가 발생하며, 제3 부성분 SiO₂의 함량이 모재 분말 100 mol에 대하여 7.0 mol 수준으로 과량인 경우(실시예 39)에는 2차상 생성 등에 의해 고온 내전압이 50V/㎛ 미만으로 낮아지는 문제가 발생한다.

즉, 제3 부성분 SiO2의 함량이 모재 분말 100 mol에 대하여 0.2 mol 내지 5.0 mol인 경우(실시예 35 ~ 38)에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

표 5의 실시예 40 ~ 46은 모재분말 0.5BaTiO₃ - 0.5BaTi₂O₅: 100 mol 대비 제1 부성분 MnO₂: 0.5 mol, 제2 부성분 BaCO₃: 1.0 mol, 제3 부성분 SiO₂: 1.0 mol일 때, 제4 부성분 Y₂O₃의 함량 변화에 따른 실시예를 나타낸 것이다. 표 6는 표 5의 실시예 40 ~ 46의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

제4 부성분 Y₂O₃가 첨가되지 않은 경우(실시예 7)에 비해 제4 부성분으로 Y₂O₃가 첨가되면 고온 내전압 특성이 향상되는 것을 알 수 있다. 그러나 제4 부성분 Y₂O₃가 모재 분말 100 mol에 대하여 7 mol로 과량으로 첨가되는 경우(실시예 46)에는 2차상 생성 등에 의해 고온 내전압이 50V/㎛ 미만으로 낮아지는 문제가 있다.

표 5의 실시예 47 ~ 49은 모재분말 0.5BaTiO₃ - 0.5BaTi₂O₅: 100 mol 대비 제1 부성분 MnO₂: 0.5 mol, 제2 부성분 BaCO₃: 1.0 mol, 제3 부성분 SiO₂: 1.0 mol일 때, 제4 부성분 Dy₂O₃의 함량 변화에 따른 실시예를 나타낸 것이다. 표 6는 표 5의 실시예 47 ~ 49의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

실시예 42와 47, 실시예 45와 48, 실시예 46과 49를 서로 비교하여 보면, at%를 기준으로 제4 부성분에 포함된 희토류 원소의 함량이 동일하면, 희토류 원소의 종류와 무관하게 유사한 특성이 구현되는 것을 알 수 있다.

즉, 제4 부성분이 모재 분말 100 mol에 대해서 0.25 mol 내지 5.0 mol 포함되거나, at%를 기준으로 제4 부성분의 희토류 원소가 0.5 at% 내지 10 at% 포함되는 경우(실시예 40 ~ 45, 47 및 48)에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

표 5의 실시예 50 ~ 55는 모재분말 0.5BaTiO₃ - 0.5BaTi₂O₅: 100 mol 대비 제1 부성분 MnO₂: 0.5 mol, 제2 부성분 BaCO₃: 1.0 mol, 제3 부성분 SiO₂: 1.0 mol, 제4 부성분 Y₂O₃: 2.0 mol일 때, 제5 부성분 MgCO₃의 함량 변화에 따른 실시예를 나타낸 것이다. 표 6는 표 5의 실시예 50 ~ 55의 유전체 자기 조성물을 이용하여 제작한 유전층 및 니켈(Ni) 내부 전극을 포함하는 환원분위기에서 소성한 프로토 타입 적층 세라믹 커패시터의 특성을 나타낸다.

제5 부성분 MgCO₃가 첨가되는 경우에 제5 부성분 MgCO₃가 첨가되지 않는 경우(실시예 7)에 비해 상온 비저항값이 향상되는 효과가 있다. 하지만, 제5 부성분 MgCO₃가 모재 분말 100 mol에 대해서 7 mol 정도로 과량으로 첨가되는 경우(실시예 55)에는 2차상 생성 등에 의해 고온 내전압이 50 V/㎛ 미만으로 낮아지는 문제가 발생함을 확인할 수 있다.

즉, 제5 부성분 MgCO₃가 모재 분말 100 mol에 대해서 0.5 mol 내지 5.0 mol 포함되는 경우(실시예 50 ~ 54)에 본 발명의 목표 특성인 상온 비저항이 1E11 Ohm-cm 이상, 고온 200도 내전압 50V/㎛ 이상, TCC(150℃)±15% 미만, TCC(200℃)±22% 미만, 그리고 상온 유전율 150 이상의 모든 특성의 동시 구현이 가능하다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

100: 적층 세라믹 커패시터 110: 세라믹 바디
111: 유전층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극

Claims

BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고,
상기 제1 및 제2 주성분을 포함하는 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때,
상기 x는 0.1 ≤ x ≤ 0.8인 유전체 자기 조성물.
제1항에 있어서,
제1 부성분을 더 포함하고,
상기 제1 부성분은 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn의 원자가 가변 억셉터 원소의 산화물 혹은 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하고,
상기 제1 부성분에 포함되는 원자가 가변 억셉터 원소의 총합이 0.2 at% 내지 5.0 at%인 유전체 자기 조성물.
제1항에 있어서,
제2 부성분을 더 포함하고,
상기 제2 부성분은 Ba의 산화물 및 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하고,
상기 제2 부성분의 함량은 모재 분말 100 mol 당 0.2 mol 내지 10.0 mol인 유전체 자기 조성물.
제1항에 있어서,
제3 부성분을 더 포함하고,
상기 제3 부성분은 Si 원소의 산화물, Si 원소의 탄산염 및 Si 원소를 포함하는 글라스로 이루어진 군에서 선택되는 하나 이상을 포함하고,
상기 제3 부성분의 함량은 모재 분말 100 mol에 대하여 0.2 내지 5.0 mol인 유전체 자기 조성물.
제1항에 있어서,
제4 부성분을 더 포함하고,
상기 제4 부성분은 Y, Dy, Ho, La, Ce, Nd, Sm, Gd 및 Er 의 희토류 원소의 산화물 또는 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하고,
상기 제4 부성분에 포함되는 희토류 원소의 총합이 0.5 at% 내지 10.0 at%인 유전체 자기 조성물.
제1항에 있어서,
제5 부성분을 더 포함하고,
상기 제5 부성분은 Mg를 포함하는 원자가 고정 억셉터 원소의 산화물 및 탄산염 중 하나 이상을 포함하고,
상기 제5 부성분의 함량은 모재 분말 100 mol에 대하여 0.5 mol 내지 5.0 mol 이하인 유전체 자기 조성물.
유전층과 및 내부 전극을 포함하는 세라믹 바디; 및
상기 세라믹 바디의 외측에 배치되며, 상기 내부 전극과 접속하는 외부 전극;을 포함하고,
상기 유전층은 제1 결정립 및 제2 결정립을 포함하고,
상기 제1 결정립은 함량비 Ti/Ba ＜ 1.5를 만족하는 결정립이라 하고, 상기 제2 결정립은 1.5 ≤ 함량비 Ti/Ba ≤ 2.5를 만족하는 결정립이라고 할 때,
전체 면적에 대해 상기 제2 결정립의 면적 비율은 9.5 % 내지 81.4 %인 적층 세라믹 커패시터.
제7항에 있어서,
상기 유전층은 BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하고,
상기 제1 및 제2 주성분을 포함하는 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때,
x는 0.1 ≤ x ≤ 0.8인 적층 세라믹 커패시터.
제7항에 있어서,
상기 내부 전극은 니켈(Ni)을 포함하는 적층 세라믹 커패시터.
제7항에 있어서,
상온 비저항이 1E11 Ohm-cm 이상;
고온 200도 내전압 50V/㎛ 이상;
TCC(150℃)±15% 미만;
TCC(200℃)±22% 미만; 및
상온 유전율 150 이상;을 만족하는 적층 세라믹 커패시터.
BaTiO₃로 표시되는 제1 주성분 및 BaTi₂O₅로 표시되는 제2 주성분을 포함하는 모재 분말을 이용하여 세라믹 시트를 제작하는 단계;
상기 세라믹 시트에 도전성 페이스트를 이용하여 내부 전극을 인쇄하고, 상기 세라믹 시트를 적층 및 압착하여 압착 바를 제작하는 단계;
상기 압착 바를 절단하여 칩을 제작하는 단계; 및
상기 칩을 환원분위기에서 소성하는 단계;를 포함하고,
상기 모재 분말이 (1-x)BaTiO₃ - x BaTi₂O₅ 로 표시될 때,
x는 0.1 ≤ x ≤ 0.8인 적층 세라믹 커패시터의 제조 방법.
제11항에 있어서,
상기 소성하는 단계는 1.0% H₂ / 99% N₂ (H₂O/H₂/N₂ 분위기) 하에서 수행되는 적층 세라믹 커패시터의 제조 방법.
제11항에 있어서,
상기 소성하는 단계는 1200 ℃에서 수행되는 적층 세라믹 커패시터의 제조 방법.