KR20170059964A - 지지 유리 기판 및 이것을 사용한 적층체 - Google Patents

지지 유리 기판 및 이것을 사용한 적층체 Download PDF

Info

Publication number
KR20170059964A
KR20170059964A KR1020177001233A KR20177001233A KR20170059964A KR 20170059964 A KR20170059964 A KR 20170059964A KR 1020177001233 A KR1020177001233 A KR 1020177001233A KR 20177001233 A KR20177001233 A KR 20177001233A KR 20170059964 A KR20170059964 A KR 20170059964A
Authority
KR
South Korea
Prior art keywords
glass substrate
substrate
supporting
less
semiconductor package
Prior art date
Application number
KR1020177001233A
Other languages
English (en)
Other versions
KR102270441B1 (ko
Inventor
히로키 카타야마
Original Assignee
니폰 덴키 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 덴키 가라스 가부시키가이샤 filed Critical 니폰 덴키 가라스 가부시키가이샤
Publication of KR20170059964A publication Critical patent/KR20170059964A/ko
Application granted granted Critical
Publication of KR102270441B1 publication Critical patent/KR102270441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Abstract

반도체 패키지의 고밀도화에 기여할 수 있는 지지 기판 및 이것을 사용한 적층체를 창안한다. 본 발명의 지지 유리 기판은 표면에 연마면을 갖고, 전체 판 두께 편차가 2.0㎛ 미만인 것을 특징으로 한다.

Description

지지 유리 기판 및 이것을 사용한 적층체{SUPPORTING GLASS SUBSTRATE AND LAMINATE USING SAME}
본 발명은 지지 유리 기판 및 이것을 사용한 적층체에 관한 것이며, 구체적으로는 반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 지지 유리 기판 및 이것을 사용한 적층체에 관한 것이다.
휴대 전화, 노트형 PC, PDA(Personal Data Assistance) 등의 휴대형 전자 기기에는 소형화 및 경량화가 요구되어 있다. 이에 따라 이들 전자 기기에 사용되는 반도체 칩의 실장 스페이스도 엄격하게 제한되어 있어 반도체 칩의 고밀도한 실장이 과제가 되어 있다. 그래서, 최근에는 3차원 실장 기술, 즉 반도체 칩끼리를 적층하고, 각 반도체 칩 사이를 배선 접속함으로써 반도체 패키지의 고밀도 실장을 도모하고 있다.
또한, 종래의 웨이퍼 레벨 패키지(WLP)는 범프를 웨이퍼의 상태로 형성한 후 다이싱으로 개편화함으로써 제작되어 있다. 그러나, 종래의 WLP는 핀 수를 증가시키기 어려운 것에 추가해서 반도체 칩의 이면이 노출된 상태로 실장되기 때문에 반도체 칩의 결함 등이 발생하기 쉽다는 문제가 있었다.
그래서, 새로운 WLP로서 fan out형의 WLP가 제안되어 있다. fan out형의 WLP는 핀 수를 증가시키는 것이 가능하며, 또한 반도체 칩의 단부를 보호함으로써 반도체 칩의 결함 등을 방지할 수 있다.
fan out형의 WLP로는 복수의 반도체 칩을 수지의 밀봉재로 몰드하여 가공 기판을 형성한 후에 가공 기판의 한쪽 표면에 배선하는 공정, 땜납 범프를 형성하는 공정 등을 갖는다.
이들 공정은 약 200℃의 열처리를 수반하기 때문에 밀봉재가 변형해서 가공 기판이 치수 변화될 우려가 있다. 가공 기판이 치수 변화되면 가공 기판의 한쪽 표면에 대해서 고밀도로 배선하는 것이 곤란해지고, 또한 땜납 범프를 정확하게 형성하는 것도 곤란해진다.
가공 기판의 치수 변화를 억제하기 위해서 가공 기판을 지지하기 위한 지지 기판을 사용하는 것이 유효하다. 그러나, 지지 기판을 사용한 경우이어도 가공 기판의 한쪽 표면에 대해서 고밀도로 배선하는 것이 곤란해지는 경우가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 그 기술적 과제는 반도체 패키지의 고밀도화에 기여할 수 있는 지지 기판 및 이것을 사용한 적층체를 창안하는 것이다.
본 발명자는 여러 가지 실험을 반복한 결과, 지지 기판으로서 유리 기판을 채택함과 아울러 이 유리 기판의 표면을 연마면으로서 전체 판 두께 편차를 저감함으로써 상기 기술적 과제를 해결할 수 있는 것을 발견하여 본 발명으로서 제안하는 것이다. 즉, 본 발명의 지지 유리 기판은 표면에 연마면을 갖고, 전체 판 두께 편차가 5.0㎛ 미만인 것을 특징으로 한다. 여기에서, 「전체 판 두께 편차」는 지지 유리 기판 전체의 최대 판 두께와 최소 판 두께의 차이며, 예를 들면 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 측정 가능하다.
유리 기판은 표면을 평활화하기 쉽고, 또한 강성을 갖는다. 따라서, 지지 기판으로서 유리 기판을 사용하면 가공 기판을 강고하며, 또한 정확하게 지지하는 것이 가능해진다. 특히, 유리 기판의 전체 판 두께 편차가 작을수록 가공 기판이 정확하게 지지되기 때문에 가공 처리의 정밀도를 높이기 쉬워진다. 또한, 유리 기판은 자외광 등의 광을 투과하기 쉽다. 따라서, 지지 기판으로서 유리 기판을 사용하면 접착층 등을 형성함으로써 가공 기판과 지지 유리 기판을 용이하게 고정할 수 있다. 또한, 박리층 등을 형성함으로써 가공 기판과 지지 유리 기판을 용이하게 분리할 수도 있다.
제 2로 본 발명의 지지 유리 기판은 전체 판 두께 편차가 2.0㎛ 미만인 것이 바람직하다.
제 3으로 본 발명의 지지 유리 기판은 휨량이 60㎛ 이하인 것이 바람직하다. 여기에서, 「휨량」은 지지 유리 기판 전체에 있어서의 최고위점과 최소 2승 초점면 사이의 최대 거리의 절대값과 최저위점과 최소 2승 초점면의 절대값의 합계를 가리키고, 예를 들면 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 측정 가능하다.
제 4로 본 발명의 지지 유리 기판은 표면에 연마면을 갖고, 전체 판 두께 편차가 2.0㎛ 미만이며, 오버플로우 다운드로우법으로 성형되어 이루어지는 것을 특징으로 한다.
제 5로 본 발명의 지지 유리 기판은 반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 것이 바람직하다.
제 6으로 본 발명의 지지 유리 기판은 영률이 65㎬ 이상인 것이 바람직하다. 여기에서, 「영률」은 굽힘 공진법에 의해 측정한 값을 가리킨다. 또한, 1㎬는 약 101.9Kgf/㎟에 상당한다.
제 7로 본 발명의 적층체는 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 적층체로서, 지지 유리 기판이 상기 지지 유리 기판인 것이 바람직하다.
제 8로 본 발명의 적층체는 가공 기판이 적어도 밀봉재로 몰드된 반도체 칩을 구비하는 것이 바람직하다.
제 9로 본 발명의 반도체 패키지의 제조 방법은 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 적층체를 준비하는 공정과, 적층체를 반송하는 공정과, 가공 기판에 대해서 가공 처리를 행하는 공정을 가짐과 아울러 지지 유리 기판이 상기 지지 유리 기판인 것이 바람직하다. 또한, 「적층체를 반송하는 공정」과 「가공 기판에 대해서 가공 처리를 행하는 공정」은 별도로 행할 필요는 없고, 동시이어도 좋다.
제 10으로 본 발명의 반도체 패키지의 제조 방법은 가공 처리가 가공 기판의 한쪽 표면에 배선하는 공정을 포함하는 것이 바람직하다.
제 11로 본 발명의 반도체 패키지의 제조 방법은 가공 처리가 가공 기판의 한쪽 표면에 땜납 범프를 형성하는 공정을 포함하는 것이 바람직하다.
제 12로 본 발명의 반도체 패키지는 상기 반도체 패키지의 제조 방법에 의해 제작된 것이 바람직하다.
제 13으로 본 발명의 전자 기기는 반도체 패키지를 구비하는 전자 기기로서, 반도체 패키지가 상기 반도체 패키지인 것이 바람직하다.
도 1은 본 발명의 적층체의 일례를 나타내는 개념 사시도이다.
도 2는 fan out형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 3은 [실시예 1]에 의한 연마 처리 전의 샘플 1의 표면 상태를 나타내는 3D 화상이다.
도 4는 [실시예 1]에 의한 연마 처리 후의 샘플 1의 표면 상태를 나타내는 3D 화상이다.
본 발명의 지지 유리 기판은 표면에 연마면을 갖고, 바람직하게는 표면의 50% 이상이 연마면이며, 보다 바람직하게는 표면의 70% 이상이 연마면이며, 더 바람직하게는 표면의 90% 이상이 연마면이다. 이와 같이 하면 전체 판 두께 편차를 저감하기 쉬워지고, 또한 휨량도 저감하기 쉬워진다.
연마 처리의 방법으로서는 여러 가지 방법을 채용할 수 있지만, 유리 기판의 양면을 한쌍의 연마 패드로 끼워 넣고, 유리 기판과 한쌍의 연마 패드를 함께 회전시키면서 유리 기판을 연마 처리하는 방법이 바람직하다. 또한, 한쌍의 연마 패드는 외경이 상이한 것이 바람직하고, 연마 시에 간헐적으로 유리 기판의 일부가 연마 패드로부터 돌출되도록 연마 처리하는 것이 바람직하다. 이것에 의해 전체 판 두께 편차를 저감하기 쉬워지고, 또한 휨량도 저감하기 쉬워진다. 또한, 연마 처리에 있어서 연마 깊이는 특별히 한정되지 않지만, 연마 깊이는 바람직하게는 50㎛ 이하, 30㎛ 이하, 20㎛ 이하, 특히 10㎛ 이하이다. 연마 깊이가 작을수록 지지 유리 기판의 생산성이 향상된다.
본 발명의 지지 유리 기판에 있어서, 전체 판 두께 편차는 5㎛ 미만이며, 바람직하게는 2㎛ 미만, 1.5㎛ 이하, 1㎛ 이하, 1㎛ 미만, 0.8㎛ 이하, 0.1~0.9㎛, 특히 0.2~0.7㎛이다. 전체 판 두께 편차가 작을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히, 배선 정밀도를 높일 수 있기 때문에 고밀도의 배선이 가능해진다. 또한, 지지 유리 기판의 강도가 향상되어 지지 유리 기판 및 적층체가 파손되기 어려워진다. 또한, 지지 유리 기판의 재이용 횟수를 늘릴 수 있다.
휨량은 바람직하게는 60㎛ 이하, 55㎛ 이하, 50㎛ 이하, 1~45㎛, 특히 5~40㎛이다. 휨량이 작을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히, 배선 정밀도를 높일 수 있기 때문에 고밀도의 배선이 가능해진다. 또한, 지지 유리 기판의 재이용 횟수를 늘릴 수 있다.
산술 평균 거칠기 Ra는 바람직하게는 10㎚ 이하, 5㎚ 이하, 2㎚ 이하, 1㎚ 이하, 특히 0.5㎚ 이하이다. 산술 평균 거칠기 Ra가 작을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히, 배선 정밀도를 높일 수 있기 때문에 고밀도의 배선이 가능해진다. 또한, 지지 유리 기판의 강도가 향상되어 지지 유리 기판 및 적층체가 파손되기 어려워진다. 또한, 지지 유리 기판의 재이용 횟수를 늘릴 수 있다. 또한, 「산술 평균 거칠기 Ra」는 원자간력 현미경(AFM)에 의해 측정 가능하다.
본 발명의 지지 유리 기판은 대략 원판형상 또는 웨이퍼형상이 바람직하고, 그 직경은 100㎜ 이상 500㎜ 이하, 특히 150㎜ 이상 450㎜ 이하가 바람직하다. 이와 같이 하면 반도체 패키지의 제조 공정에 적용하기 쉬워진다. 필요에 따라, 그 이외의 형상, 예를 들면 직사각형 등의 형상으로 가공해도 좋다.
본 발명의 지지 유리 기판에 있어서 판 두께는 바람직하게는 2.0㎜ 미만, 1.5㎜ 이하, 1.2㎜ 이하, 1.1㎜ 이하, 1.0㎜ 이하, 특히 0.9㎜ 이하이다. 판 두께가 얇아질수록 적층체의 질량이 가벼워지기 때문에 핸들링성이 향상된다. 한편, 판 두께가 지나치게 얇으면 지지 기판 자체의 강도가 저하되어 지지 기판의 기능을 하기 어려워진다. 따라서, 판 두께는 바람직하게는 0.1㎜ 이상, 0.2㎜ 이상, 0.3㎜ 이상, 0.4㎜ 이상, 0.5㎜ 이상, 0.6㎜ 이상, 특히 0.7㎜ 초과이다.
본 발명의 지지 유리 기판은 이하의 특성을 갖는 것이 바람직하다.
본 발명의 지지 유리 기판에 있어서 30~380℃의 온도 범위에 있어서의 평균 열팽창 계수는 0×10-7/℃ 이상이며, 또한 120×10-7/℃ 이하가 바람직하다. 이것에 의해 가공 기판과 지지 유리 기판의 열팽창 계수를 정합시키기 쉬워진다. 그리고, 양쪽의 열팽창 계수가 정합되면 가공 처리 시에 가공 기판의 치수 변화(특히, 휨 변형)를 억제하기 쉬워진다. 결과적으로 가공 기판의 한쪽 표면에 대해서 고밀도로 배선하는 것이 가능해지고, 또한 땜납 범프를 정확하게 형성하는 것도 가능해진다. 또한, 「30~380℃의 온도 범위에 있어서의 평균 열팽창 계수」는 딜라토미터로 측정 가능하다.
30~380℃의 온도 범위에 있어서의 평균 열팽창 계수는 가공 기판 내에서 반도체 칩의 비율이 적고, 밀봉재의 비율이 많은 경우에는 상승시키는 것이 바람직하고, 반대로 가공 기판 내에서 반도체 칩의 비율이 많고, 밀봉재의 비율이 적은 경우에는 저하시키는 것이 바람직하다.
30~380℃의 온도 범위에 있어서의 평균 열팽창 계수를 0×10-7/℃ 이상이며, 또한 50×10-7/℃ 미만으로 할 경우 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 55~75%, Al2O3 15~30%, Li2O 0.1~6%, Na2O+K2O 0~8%, MgO+CaO+SrO+BaO 0~10%를 함유하는 것이 바람직하고, 또는 SiO2 55~75%, Al2O3 10~30%, Li2O+Na2O+K2O 0~0.3%, MgO+CaO+SrO+BaO 5~20%를 함유하는 것도 바람직하다. 30~380℃의 온도 범위에 있어서의 평균 열팽창 계수를 50×10-7/℃ 이상이며, 또한 75×10-7/℃ 미만으로 할 경우, 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 55~70%, Al2O3 3~15%, B2O3 5~20%, MgO 0~5%, CaO 0~10%, SrO 0~5%, BaO 0~5%, ZnO 0~5%, Na2O 5~15%, K2O 0~10%를 함유하는 것이 바람직하다. 30~380℃의 온도 범위에 있어서의 평균 열팽창 계수를 75×10-7/℃ 이상이며, 또한 85×10-7/℃ 이하로 할 경우 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 60~75%, Al2O3 5~15%, B2O3 5~20%, MgO 0~5%, CaO 0~10%, SrO 0~5%, BaO 0~5%, ZnO 0~5%, Na2O 7~16%, K2O 0~8%를 함유하는 것이 바람직하다. 30~380℃의 온도 범위에 있어서의 평균 열팽창 계수를 85×10-7/℃ 초과이며, 또한 120×10-7/℃ 이하로 할 경우 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 55~70%, Al2O3 3~13%, B2O3 2~8%, MgO 0~5%, CaO 0~10%, SrO 0~5%, BaO 0~5%, ZnO 0~5%, Na2O 10~21%, K2O 0~5%를 함유하는 것이 바람직하다. 이와 같이 하면 열팽창 계수를 소망의 범위로 규제하기 쉬워짐과 아울러, 내실투성이 향상되기 때문에 전체 판 두께 편차가 작은 유리 기판을 성형하기 쉬워진다.
본 발명의 지지 유리 기판에 있어서 영률은 바람직하게는 65㎬ 이상, 67㎬ 이상, 68㎬ 이상, 69㎬ 이상, 70㎬ 이상, 71㎬ 이상, 72㎬ 이상, 특히 73㎬ 이상이다. 영률이 지나치게 낮으면 적층체의 강성을 유지하기 어려워져 가공 기판의 변형, 휨, 파손이 발생하기 쉬워진다.
액상 온도는 바람직하게는 1150℃ 미만, 1120℃ 이하, 1100℃ 이하, 1080℃ 이하, 1050℃ 이하, 1010℃ 이하, 980℃ 이하, 960℃ 이하, 950℃ 이하, 특히 940℃ 이하이다. 이와 같이 하면 다운드로우법, 특히 오버플로우 다운드로우법으로 유리 기판을 성형하기 쉬워지기 때문에 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 성형 후의 전체 판 두께 편차를 저감할 수 있다. 또한, 성형 시에 실투 결정이 발생하기 어려워진다. 결과적으로 소량의 연마에 의해 전체 판 두께 편차를 2.0㎛ 미만까지 저감하기 쉬워진다. 여기에서, 「액상 온도」는 표준체 30메시(500㎛)를 통과하고, 50메시(300㎛)에 남는 유리 분말을 백금 보트에 넣은 후 온도 구배로 중에 24시간 유지하여 결정이 석출되는 온도를 측정함으로써 산출 가능하다.
액상 온도에 있어서의 점도는 바람직하게는 104. 6dPa·s 이상, 105. 0dPa·s 이상, 105. 2dPa·s 이상, 105. 4dPa·s 이상, 105. 6dPa·s 이상, 특히 105. 8dPa·s 이상이다. 이와 같이 하면 다운드로우법, 특히 오버플로우 다운드로우법으로 유리 기판을 성형하기 쉬워지기 때문에 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 성형 후의 전체 판 두께 편차를 저감할 수 있다. 또한, 성형 시에 실투 결정이 발생하기 어려워진다. 결과적으로 소량의 연마에 의해 전체 판 두께 편차를 2.0㎛ 미만까지 저감하기 쉬워진다. 여기에서, 「액상 온도에 있어서의 점도」는 백금구 인상법으로 측정 가능하다. 또한, 액상 온도에 있어서의 점도는 성형성의 지표이며, 액상 온도에 있어서의 점도가 높을수록 성형성이 향상된다.
102. 5dPa·s에 있어서의 온도는 바람직하게는 1580℃ 이하, 1500℃ 이하, 1450℃ 이하, 1400℃ 이하, 1350℃ 이하, 특히 1200~1300℃이다. 102. 5dPa·s에 있어서의 온도가 높아지면 용융성이 저하되고, 유리 기판의 제조 비용이 오른다. 여기에서, 「102. 5dPa·s에 있어서의 온도」는 백금구 인상법에 의해 측정 가능하다. 또한, 102. 5dPa·s에 있어서의 온도는 용융 온도에 상당하고, 이 온도가 낮을수록 용융성이 향상된다.
본 발명의 지지 유리 기판에 있어서, 판 두께 방향, 파장 300㎚에 있어서의 자외선 투과율은 바람직하게는 40% 이상, 50% 이상, 60% 이상, 70% 이상, 특히 80% 이상이다. 자외선 투과율이 지나치게 낮으면 자외광의 조사에 의해 접착층에 의해 가공 기판과 지지 기판을 접착하기 어려워지는 것에 추가해서 박리층에 의해 가공 기판으로부터 지지 기판을 박리하기 어려워진다. 또한, 「판 두께 방향, 파장 300㎚에 있어서의 자외선 투과율」은, 예를 들면 더블 빔형 분광 광도계를 사용해서 파장 300㎚의 분광 투과율을 측정함으로써 평가 가능하다.
본 발명의 지지 유리 기판은 다운드로우법, 특히 오버플로우 다운드로우법으로 성형되어 이루어지는 것이 바람직하다. 오버플로우 다운드로우법은 내열성의 홈통형상 구조물의 양측으로부터 용융 유리를 넘치게 하고, 넘친 용융 유리를 홈통형상 구조물의 하부 맨 꼭대기에서 합류시키면서 하방으로 연신 성형해서 유리 기판을 제조하는 방법이다. 오버플로우 다운드로우법에서는 유리 기판의 표면이 되어야 할 면은 홈통형상 내화물에 접촉하지 않고 자유 표면의 상태로 성형된다. 이 때문에, 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 전체 판 두께 편차를 저감할 수 있고, 결과적으로 소량의 연마에 의해 전체 판 두께 편차를 2.0㎛ 미만까지 저감하기 쉬워진다. 또한, 홈통형상 구조물의 구조나 재질은 소망의 치수나 표면 정밀도를 실현할 수 있는 것이면 특별히 한정되지 않는다. 또한, 하방으로의 연신 성형을 행할 때에 힘을 인가하는 방법도 특별히 한정되지 않는다. 예를 들면, 충분히 큰 폭을 갖는 내열성 롤을 유리에 접촉시킨 상태로 회전시켜서 연신하는 방법을 채용해도 좋고, 복수의 쌍이 된 내열성 롤을 유리의 단면 근방에만 접촉시켜서 연신하는 방법을 채용해도 좋다.
유리 기판의 성형 방법으로서 오버플로우 다운드로우법 이외에도, 예를 들면 슬롯 다운법, 리드로우법, 플로트법, 롤 아웃법 등을 채택할 수도 있다.
본 발명의 지지 유리 기판은 표면에 연마면을 갖고, 오버플로우 다운드로우법으로 성형되어 이루어지는 것이 바람직하다. 이와 같이 하면 연마 처리 전의 전체 판 두께 편차가 작아지기 때문에 소량의 연마에 의해 전체 판 두께 편차를 가급적으로 저감하는 것이 가능해진다. 예를 들면, 전체 판 두께 편차를 2.0㎛ 미만, 특히 1.0㎛ 이하로 저감하는 것이 가능해진다.
본 발명의 지지 유리 기판은 이온 교환 처리가 행해져 있지 않은 것이 바람직하고, 표면에 압축 응력층을 갖지 않는 것이 바람직하다. 이온 교환 처리를 행하면 지지 유리 기판의 제조 비용이 오른다. 또한, 교환 처리를 행하면 지지 유리 기판의 전체 판 두께 편차를 저감하기 어려워진다. 또한, 본 발명의 지지 유리 기판은 이온 교환 처리를 행하고, 표면에 압축 응력층을 형성하는 형태를 배제하는 것은 아니다. 기계적 강도를 높이는 관점으로부터 말하면 이온 교환 처리를 행하여 표면에 압축 응력층을 형성하는 것이 바람직하다.
본 발명의 적층체는 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 적층체로서, 지지 유리 기판이 상기 지지 유리 기판인 것을 특징으로 한다. 여기에서, 본 발명의 적층체의 기술적 특징(적합한 구성, 효과)은 본 발명의 지지 유리 기판의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 적층체는 가공 기판과 지지 유리 기판 사이에 접착층을 갖는 것이 바람직하다. 접착층은 수지인 것이 바람직하고, 예를 들면 열경화성 수지, 광경화성 수지(특히 자외선 경화 수지) 등이 바람직하다. 또한, 반도체 패키지의 제조 공정에 있어서의 열처리에 견디는 내열성을 갖는 것이 바람직하다. 이것에 의해 반도체 패키지의 제조 공정에 의해 접착층이 융해되기 어려워져 가공 처리의 정밀도를 높일 수 있다.
본 발명의 적층체는 가공 기판과 지지 유리 기판 사이에, 보다 구체적으로는 가공 기판과 접착층 사이에 박리층을 더 갖는 것이 바람직하다. 이와 같이 하면 가공 기판에 대해서 소정의 가공 처리를 행한 후에 가공 기판을 지지 유리 기판으로부터 박리하기 쉬워진다. 가공 기판의 박리는 생산성의 관점으로부터 레이저 광 등의 조사 광에 의해 행하는 것이 바람직하다.
박리층은 레이저 광 등의 조사 광에 의해 「층내 박리」또는 「계면 박리」가 발생하는 재료로 구성된다. 즉, 일정 강도의 광을 조사하면 원자 또는 분자에 있어서의 원자간 또는 분자간의 결합력이 소실 또는 감소하여 어블레이션(ablation) 등을 발생시켜 박리를 생기게 하는 재료로 구성된다. 또한, 조사 광의 조사에 의해 박리층에 포함되는 성분이 기체가 되어서 방출되어서 분리에 이르는 경우와, 박리층이 광을 흡수해서 기체가 되고, 그 증기가 방출되어서 분리에 이르는 경우가 있다.
본 발명의 적층체에 있어서, 지지 유리 기판은 가공 기판보다 큰 것이 바람직하다. 이것에 의해 가공 기판과 지지 유리 기판을 지지할 때에 양자의 중심 위치가 약간 이간된 경우이어도 지지 유리 기판으로부터 가공 기판의 가장자리부가 돌출되기 어려워진다.
본 발명의 반도체 패키지의 제조 방법은 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 적층체를 준비하는 공정과, 적층체를 반송하는 공정과, 가공 기판에 대해서 가공 처리를 행하는 공정을 가짐과 아울러, 지지 유리 기판이 상기 지지 유리 기판인 것을 특징으로 한다. 여기에서, 본 발명의 반도체 패키지의 제조 방법의 기술적 특징(적합한 구성, 효과)은 본 발명의 지지 유리 기판 및 적층체의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 반도체 패키지의 제조 방법에 있어서, 가공 처리는 가공 기판의 한쪽 표면에 배선하는 처리 또는 가공 기판의 한쪽 표면에 땜납 범프를 형성하는 처리가 바람직하다. 본 발명의 반도체 패키지의 제조 방법에서는 지지 유리 기판의 전체 판 두께 편차가 작기 때문에 이들 공정을 적정하게 행할 수 있다.
가공 처리로서 상기 이외에도 가공 기판의 한쪽 표면(통상, 지지 유리 기판과는 반대측의 표면)을 기계적으로 연마 처리하는 처리, 가공 기판의 한쪽 표면(통상, 지지 유리 기판과는 반대측의 표면)을 드라이 에칭하는 처리, 가공 기판의 한쪽 표면(통상, 지지 유리 기판과는 반대측의 표면)을 웨트 에칭하는 처리 중 어느 하나이어도 좋다. 또한, 본 발명의 반도체 패키지의 제조 방법에서는 가공 기판에 휨이 발생하기 어려움과 아울러, 적층체의 강성을 유지할 수 있다. 결과적으로 상기 가공 처리를 적정하게 행할 수 있다.
본 발명의 반도체 패키지는 상기 반도체 패키지의 제조 방법에 의해 제작된 것을 특징으로 한다. 여기에서, 본 발명의 반도체 패키지의 기술적 특징(적합한 구성, 효과)은 본 발명의 지지 유리 기판, 적층체 및 반도체 패키지의 제조 방법의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 전자 기기는 반도체 패키지를 구비하는 전자 기기로서, 반도체 패키지가 상기 반도체 패키지인 것을 특징으로 한다. 여기에서, 본 발명의 전자 기기의 기술적 특징(적합한 구성, 효과)은 본 발명의 지지 유리 기판, 적층체, 반도체 패키지의 제조 방법, 반도체 패키지의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
도면을 참작하면서 본 발명을 더 설명한다.
도 1은 본 발명의 적층체(1)의 일례를 나타내하는 개념 사시도이다. 도 1에서는 적층체(1)는 지지 유리 기판(10)과 가공 기판(11)을 구비하고 있다. 지지 유리 기판(10)은 가공 기판(11)의 치수 변화를 방지하기 위해서 가공 기판(11)에 점착되어 있다. 지지 유리 기판(10)과 가공 기판(11) 사이에는 박리층(12)과 접착층(13)이 배치되어 있다. 박리층(12)은 지지 유리 기판(10)과 접촉되어 있고, 접착층(13)은 가공 기판(11)과 접촉되어 있다.
도 1로부터 알 수 있는 바와 같이 적층체(1)는 지지 유리 기판(10), 박리층(12), 접착층(13), 가공 기판(11)의 순서대로 적층 배치되어 있다. 지지 유리 기판(10)의 형상은 가공 기판(11)에 따라 결정되지만, 도 1에서는 지지 유리 기판(10) 및 가공 기판(11)의 형상은 모두 대략 원판형상이다. 박리층(12)은 비정질 실리콘(a-Si) 이외에도 산화규소, 규산 화합물, 질화규소, 질화알루미늄, 질화티탄 등이 사용된다. 박리층(12)은 플라스마 CVD, 졸겔법에 의한 스핀 코팅 등에 의해 형성된다. 접착층(13)은 수지로 구성되어 있고, 예를 들면 각종 인쇄법, 잉크젯법, 스핀 코팅법, 롤 코팅법 등에 의해 도포 형성된다. 접착층(13)은 박리층(12)에 의해 가공 기판(11)으로부터 지지 유리 기판(10)이 박리된 후, 용제 등에 의해 용해 제거된다.
도 2는 fan out형의 WLP의 제조 공정을 나타내는 개념 단면도이다. 도 2(a)는 지지 부재(20)의 한쪽 표면 상에 접착층(21)을 형성한 상태를 나타내고 있다. 필요에 따라 지지 부재(20)와 접착층(21) 사이에 박리층을 형성해도 좋다. 이어서, 도 2(b)에 나타내는 바와 같이 접착층(21) 상에 복수의 반도체 칩(22)을 부착한다. 그때, 반도체 칩(22)의 액티브측의 면을 접착층(21)에 접촉시킨다. 이어서, 도 2(c)에 나타내는 바와 같이 반도체 칩(22)을 수지의 밀봉재(23)로 몰드한다. 밀봉재(23)는 압축 성형 후의 치수 변화, 배선을 성형할 때의 치수 변화가 적은 재료가 사용된다. 계속해서, 도 2(d), 도 2(e)에 나타내는 바와 같이 지지 부재(20)로부터 반도체 칩(22)이 몰드된 가공 기판(24)을 분리한 후 접착층(25)을 통해 지지 유리 기판(26)과 접착 고정시킨다. 그때, 가공 기판(24)의 표면 내 반도체 칩(22)이 매입된 측의 표면과는 반대측의 표면이 지지 유리 기판(26)측에 배치된다. 이와 같이 해서 적층체(27)를 얻을 수 있다. 또한, 필요에 따라 접착층(25)과 지지 유리 기판(26) 사이에 박리층을 형성해도 좋다. 또한, 얻어진 적층체(27)를 반송한 후에 도 2(f)에 나타내는 바와 같이 가공 기판(24)의 반도체 칩(22)이 매입된 측의 표면에 배선(28)을 형성한 후 복수의 땜납 범프(29)를 형성한다. 최후에 지지 유리 기판(26)으로부터 가공 기판(24)을 분리한 후에 가공 기판(24)을 반도체 칩(22)마다 절단하여 후의 패키징 공정에 제공된다(도 2(g)).
실시예 1
이하, 본 발명을 실시예에 의거하여 설명한다. 또한, 이하의 실시예는 단순한 예시이다. 본 발명은 이하의 실시예에 조금도 한정되지 않는다.
유리 조성으로서 질량%로 SiO2 65.7%, Al2O3 22%, Li2O 3.7%, Na2O 0.3%, K2O 0.3%, MgO 0.7%, BaO 1%, TiO2 2%, ZrO2 2.7%, P2O5 1.4%, SnO2 0.2%가 되도록 유리 원료를 조합한 후, 유리 용융로에 공급하여 1500~1600℃에서 용융하고, 이어서 용융 유리를 롤 아웃 성형 장치에 공급하고, 판 두께가 0.7㎜가 되도록 성형하고, 최후에 대략 원판형상으로 보링 가공했다. 얻어진 유리 기판에 대해서 30~380℃의 온도 범위에 있어서의 평균 열팽창 계수를 측정한 결과 44×10-7/℃이었다. 또한, 얻어진 유리 기판(7샘플)에 대해서 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 중앙부의 판 두께(Center Thickness), 최대 판 두께(Maximum Thickness), 최소 판 두께(Minimum Thickness), 평균 판 두께(Average Thickness), 전체 판 두께 편차(TTV) 및 휨량(Warp)을 측정했다. 그 결과를 표 1, 도 3에 나타낸다. 또한, 도 3은 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 얻어진 3D 화상이다.
계속해서, 유리 기판의 표면을 연마 장치에 의해 연마 처리했다. 구체적으로는 유리 기판의 양쪽 표면을 외경이 상위한 한쌍의 연마 패드로 끼워 넣고, 유리 기판과 한쌍의 연마 패드를 함께 회전시키면서 유리 기판의 양쪽 표면을 연마 처리했다. 연마 처리 시 때때로 유리 기판의 일부가 연마 패드로부터 돌출되도록 제어했다. 또한, 연마 패드는 우레탄제, 연마 처리 시에 사용한 연마 슬러리의 평균 입경은 2.5㎛, 연마 속도는 15m/분이었다. 얻어진 연마 처리 완료 유리 기판(7샘플)에 대해서 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 중앙부의 판 두께(Center Thickness), 최대 판 두께(Maximum Thickness), 최소 판 두께(Minimum Thickness), 평균 판 두께(Average Thickness), 전체 판 두께 편차(TTV) 및 휨량(Warp)을 측정했다. 그 결과를 표 2, 도 4에 나타낸다. 또한, 도 4는 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 얻어진 3D 화상이다.
Figure pct00001
Figure pct00002
표1, 표 2, 도 3, 도 4로부터 명백한 바와 같이 연마 처리가 완료된 유리 기판은 전체 판 두께 편차와 휨량이 작기 때문에 지지 유리 기판으로서 적합한 것으로 여겨진다.
실시예 2
우선, 표 3에 기재된 시료 No. 1~7의 유리 조성이 되도록 유리 원료를 조합한 후, 유리 용융로에 공급해서 1500~1600℃에서 용융하고, 이어서 용융 유리를 오버플로우 다운드로우 성형 장치에 공급하여 판 두께가 0.8㎜가 되도록 각각 성형했다. 얻어진 각 유리 기판에 대해서 30~380℃의 온도 범위에 있어서의 평균 열팽창 계수 α30 ~380, 밀도 ρ, 왜점 Ps, 서랭점 Ta, 연화점 Ts, 고온 점도 104. 0dPa·s에 있어서의 온도, 고온 점도 103. 0dPa·s에 있어서의 온도, 고온 점도 102. 5dPa·s에 있어서의 온도, 고온 점도 102. 0dPa·s에 있어서의 온도, 액상 온도 TL 및 영률 E를 평가했다. 또한, 성형 후의 각 유리 기판에 대해서 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 전체 판 두께 편차와 휨량을 측정한 결과, 전체 판 두께 편차가 각각 3㎛이며, 휨량이 각각 70㎛이었다.
Figure pct00003
30~380℃의 온도 범위에 있어서의 평균 열팽창 계수α30 ~380은 딜라토미터로 측정한 값이다.
밀도 ρ는 주지의 아르키메데스법에 의해 측정한 값이다.
왜점 Ps, 서랭점 Ta, 연화점 Ts는 ASTM C336의 방법에 의거하여 측정한 값이다.
고온 점도 104. 0dPa·s, 103. 0dPa·s, 102. 5dPa·s에 있어서의 온도는 백금구 인상법에 의해 측정한 값이다.
액상 온도 TL은 표준체 30메시(500㎛)를 통과하여 50메시(300㎛)에 남는 유리 분말을 백금 보트에 넣어서 온도 구배로 중에 24시간 유지한 후 결정이 석출되는 온도를 현미경 관찰에 의해 측정한 값이다.
영률 E는 공진법에 의해 측정한 값을 가리킨다.
계속해서, 유리 기판의 표면을 연마 장치에 의해 연마 처리했다. 구체적으로는 유리 기판의 양쪽 표면을 외경이 상위한 한쌍의 연마 패드로 끼워 넣고, 유리 기판과 한쌍의 연마 패드를 함께 회전시키면서 유리 기판의 양쪽 표면을 연마 처리했다. 연마 처리 시 때때로 유리 기판의 일부가 연마 패드로부터 돌출되도록 제어했다. 또한, 연마 패드는 우레탄제, 연마 처리 시에 사용한 연마 슬러리의 평균 입경은 2.5㎛, 연마 속도는 15m/분이었다. 얻어진 각 연마 처리가 완료된 유리 기판에 대해서 Kobelco Research Institute, Inc.제의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 전체 판 두께 편차와 휨량을 측정했다. 그 결과, 전체 판 두께 편차가 각각 0.45㎛이며, 휨량이 각각 35㎛이었다.
1, 27 : 적층체 10, 26 : 지지 유리 기판
11, 24 : 가공 기판 12 : 박리층
13, 21, 25 : 접착층 20 : 지지 부재
22 : 반도체 칩 23 : 밀봉재
28 : 배선 29 : 땜납 범프

Claims (13)

  1. 표면에 연마면을 갖고, 전체 판 두께 편차가 5.0㎛ 미만인 것을 특징으로 하는 지지 유리 기판.
  2. 제 1 항에 있어서,
    전체 판 두께 편차가 2.0㎛ 미만인 것을 특징으로 하는 지지 유리 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    휨량이 60㎛ 이하인 것을 특징으로 하는 지지 유리 기판.
  4. 표면에 연마면을 갖고, 전체 판 두께 편차가 2.0㎛ 미만이며, 오버플로우 다운드로우법으로 성형되어 이루어지는 것을 특징으로 하는 지지 유리 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 것을 특징으로 하는 지지 유리 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    영률이 65㎬ 이상인 것을 특징으로 하는 지지 유리 기판.
  7. 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 적층체로서,
    지지 유리 기판이 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 지지 유리 기판인 것을 특징으로 하는 적층체.
  8. 제 7 항에 있어서,
    가공 기판이 적어도 밀봉재로 몰드된 반도체 칩을 구비하는 것을 특징으로 하는 적층체.
  9. 적어도 가공 기판과 가공 기판을 지지하기 위한 지지 유리 기판을 구비하는 적층체를 준비하는 공정과,
    적층체를 반송하는 공정과,
    가공 기판에 대해서 가공 처리를 행하는 공정을 가짐과 아울러 지지 유리 기판이 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 지지 유리 기판인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    가공 처리가 가공 기판의 한쪽 표면에 배선하는 공정을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    가공 처리가 가공 기판의 한쪽 표면에 땜납 범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 기재된 반도체 패키지의 제조 방법에 의해 제작된 것을 특징으로 하는 반도체 패키지.
  13. 반도체 패키지를 구비하는 전자 기기로서,
    반도체 패키지가 제 12 항에 기재된 반도체 패키지인 것을 특징으로 하는 전자 기기.
KR1020177001233A 2014-09-25 2015-06-05 지지 유리 기판 및 이것을 사용한 적층체 KR102270441B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-194598 2014-09-25
JP2014194598 2014-09-25
PCT/JP2015/066325 WO2016047210A1 (ja) 2014-09-25 2015-06-05 支持ガラス基板及びこれを用いた積層体

Publications (2)

Publication Number Publication Date
KR20170059964A true KR20170059964A (ko) 2017-05-31
KR102270441B1 KR102270441B1 (ko) 2021-06-29

Family

ID=55580751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001233A KR102270441B1 (ko) 2014-09-25 2015-06-05 지지 유리 기판 및 이것을 사용한 적층체

Country Status (7)

Country Link
US (3) US20180226311A1 (ko)
JP (1) JP6674147B2 (ko)
KR (1) KR102270441B1 (ko)
CN (2) CN106573833A (ko)
SG (1) SG11201702158SA (ko)
TW (1) TWI722998B (ko)
WO (1) WO2016047210A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016087311A2 (de) * 2014-12-01 2016-06-09 Schott Ag Elektrisches speichersystem mit einem scheibenförmigen diskreten element, diskretes scheibenförmiges element, verfahren zu dessen herstellung sowie dessen verwendung
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
CN107108344A (zh) * 2015-03-10 2017-08-29 日本电气硝子株式会社 半导体用支承玻璃基板及使用其的层叠基板
US10429892B1 (en) * 2016-01-12 2019-10-01 Apple Inc. Electronic devices with thin display housings
TWI560123B (en) * 2016-06-02 2016-12-01 Chipmos Technologies Inc Disk-like semiconductor package structure and combination thereof with tray
KR102268543B1 (ko) * 2016-08-03 2021-06-23 신에쓰 가가꾸 고교 가부시끼가이샤 열전도성 실리콘 조성물
CN206541281U (zh) * 2016-10-12 2017-10-03 肖特玻璃科技(苏州)有限公司 一种电子器件结构及其使用的超薄玻璃板
DE102018209589B4 (de) * 2017-06-22 2023-05-04 Schott Ag Verbund aus einem Bauteil, insbesondere einem elektronischen Bauteil, und einem Glas- oder Glaskeramikmaterial sowie Verfahren zu dessen Herstellung
KR102515860B1 (ko) 2017-10-27 2023-03-29 쇼오트 아게 판유리 제조 장치 및 방법
WO2023026770A1 (ja) * 2021-08-24 2023-03-02 日本電気硝子株式会社 支持ガラス基板、積層体、積層体の製造方法及び半導体パッケージの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006176341A (ja) * 2004-12-20 2006-07-06 Hoya Corp マスクブランクス用ガラス基板の製造方法，マスクブランクスの製造方法，露光用マスクの製造方法，及び，半導体装置の製造方法
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法
WO2013134237A1 (en) * 2012-03-05 2013-09-12 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP2014517805A (ja) * 2011-05-27 2014-07-24 コーニング インコーポレイテッド 未研磨ガラスウェハ、未研磨ガラスウェハを使用して半導体ウェハを薄厚化する薄厚化システム及び方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141313A (ja) * 2000-08-22 2002-05-17 Nikon Corp Ｃｍｐ装置及び半導体デバイスの製造方法
WO2002076675A1 (fr) * 2001-03-27 2002-10-03 Nippon Sheet Glass Co., Ltd. Substrat pour support d'enregistrement d'informations et procede de production dudit substrat, support d'enregistrement d'informations et feuille de verre ebauche
US7662665B2 (en) * 2007-01-22 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5327702B2 (ja) * 2008-01-21 2013-10-30 日本電気硝子株式会社 ガラス基板の製造方法
US8535978B2 (en) * 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
JP5573422B2 (ja) * 2010-06-29 2014-08-20 富士通株式会社 半導体装置の製造方法
JP5555373B2 (ja) * 2011-09-30 2014-07-23 ＡｖａｎＳｔｒａｔｅ株式会社 フラットパネルディスプレイ用ガラス基板の製造方法
JP5826000B2 (ja) * 2011-11-30 2015-12-02 昭和電工株式会社 磁気記録媒体用基板、磁気記録媒体、磁気記録媒体用基板の製造方法及び表面検査方法
JP5574454B2 (ja) * 2012-04-06 2014-08-20 ＡｖａｎＳｔｒａｔｅ株式会社 ガラス基板の製造方法
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
WO2016088868A1 (ja) * 2014-12-04 2016-06-09 日本電気硝子株式会社 ガラス板
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006176341A (ja) * 2004-12-20 2006-07-06 Hoya Corp マスクブランクス用ガラス基板の製造方法，マスクブランクスの製造方法，露光用マスクの製造方法，及び，半導体装置の製造方法
JP2014517805A (ja) * 2011-05-27 2014-07-24 コーニング インコーポレイテッド 未研磨ガラスウェハ、未研磨ガラスウェハを使用して半導体ウェハを薄厚化する薄厚化システム及び方法
WO2013134237A1 (en) * 2012-03-05 2013-09-12 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20210358822A1 (en) 2021-11-18
US11749574B2 (en) 2023-09-05
CN116813198A (zh) 2023-09-29
TWI722998B (zh) 2021-04-01
CN106573833A (zh) 2017-04-19
TW201613028A (en) 2016-04-01
WO2016047210A1 (ja) 2016-03-31
JP6674147B2 (ja) 2020-04-01
US20180226311A1 (en) 2018-08-09
SG11201702158SA (en) 2017-04-27
JPWO2016047210A1 (ja) 2017-07-06
US20230352355A1 (en) 2023-11-02
KR102270441B1 (ko) 2021-06-29

Similar Documents

Publication Publication Date Title
TWI704032B (zh) 玻璃板、積層體、半導體封裝及其製造方法、電子機器
US11749574B2 (en) Method of manufacturing semiconductor package
JP6892000B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6742593B2 (ja) 支持ガラス基板の製造方法及び積層体の製造方法
TWI641573B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝及其製造方法以及電子設備
TWI673836B (zh) 支持玻璃基板、積層體、半導體封裝及其製造方法、電子機器以及玻璃基板
US10737965B2 (en) Method of manufacturing glass sheet
TW201637144A (zh) 玻璃基板及使用其的積層體
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
TW201910285A (zh) 支持玻璃基板及使用此之層積基板
JP6813813B2 (ja) ガラス板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant