KR20170046150A - 인쇄회로기판 및 그 설계 방법 - Google Patents

인쇄회로기판 및 그 설계 방법 Download PDF

Info

Publication number
KR20170046150A
KR20170046150A KR1020177007448A KR20177007448A KR20170046150A KR 20170046150 A KR20170046150 A KR 20170046150A KR 1020177007448 A KR1020177007448 A KR 1020177007448A KR 20177007448 A KR20177007448 A KR 20177007448A KR 20170046150 A KR20170046150 A KR 20170046150A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
solder mask
printed circuit
screw hole
Prior art date
Application number
KR1020177007448A
Other languages
English (en)
Other versions
KR102156471B1 (ko
Inventor
지안영 푸
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170046150A publication Critical patent/KR20170046150A/ko
Application granted granted Critical
Publication of KR102156471B1 publication Critical patent/KR102156471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/28—Clamped connections, spring connections
    • H01R4/30—Clamped connections, spring connections utilising a screw or nut clamping member
    • H01R4/34—Conductive members located under head of screw
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/58—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation characterised by the form or material of the contacting members
    • H01R4/64—Connections between or with conductive parts having primarily a non-electric function, e.g. frame, casing, rail
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 기술분야에 관한 것으로, 특히 다중 나사 홀 타입 인쇄회로기판의 디자인 방법에 관한 것인데, 당해 방법은, 상기 인쇄회로기판에 순차적으로 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층, 바닥층 및 소정 개수의 상기 인쇄회로기판을 관통하는 나사 홀 설치부 및 그 베어 구리 영역을 레이아웃 배치하고, 상기 인쇄회로기판 상에 회로기판 기하학적 윤곽층 및 배선 금지층을 레이아웃 배치하는 단계; 상기 배선 금지층 상에서, 상기 나사 홀 설치부에 대응되게 횡단면이 상기 나사 홀보다 큰 제 1 원형부를 레이아웃 배치하는 단계; 상기 회로기판 기하학적 윤곽층 상에서, 상기 나사 홀 설치부에 대응되게 횡단면 크기가 상기 나사 홀과 동일한 제 2 원형부를 레이아웃 배치하는 단계; 및 상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층과 대응되는 베어 구리 영역에 각각 동박을 레이아웃 배치하되, 상기 동박 면적은 상기 베어 구리 영역 면적보다 작지 않게 마련되는 단계를 포함한다.

Description

인쇄회로기판 및 그 설계 방법{PRINTED CIRCUIT BOARD AND METHOD FOR DESIGNING SAME}
본 발명은 인쇄회로기판에 관한 것으로, 특히 다공성 인쇄회로기판 및 그 설계의 개선 방안에 관한 것이다.
전자 제품 업계의 경우, 인쇄회로기판(PCB 플레이트) 상에는 고정 역할을 일으키는 나사 홀이 언제나 필수적인데, 통상적으로 하나 또는 두개의 나사 홀로 구성되며, 일반 나사 홀의 경우 지면과의 보다 우수한 연통성을 위하여 나사 홀의 내벽에 통상적으로 한 층의 전기 전도성 금속재가 코팅된다. 나사 조음 시 나사와의 접촉을 통해 지면과 상호 연결됨으로써 정전기 방출(ESD) 및 전자기 간섭(EMI)을 감소하는데, 실험을 통한 검증에 의하면, 이와 같은 설계의 흠결이라면 나사 조음시 나사 홀의 내벽을 긁어 손상시키는 경우 파손에까지 이어지는 경우가 존재할 수 있다는 것이다. 나사 홀의 파손은 나사의 비고정화를 직접적으로 초래하여 좌우로 흔들리게 되어 제품의 사용에 영향을 미친다. 이러한 현상을 개선하기 위하여, PCB 플레이트 설계 시, 나사 홀의 내벽에 전기 전도성 금속재를 코팅하지 않고, PCB 플레이트 베이스재를 직접 노출시킨다. PCB 플레이트 설계 작업자는 설계시 PCB 플레이트 패키징 완제품 상의 각각의 소자로 하여금 회로도 상의 소자와 일대일로 대응시키도록 하는데, 이와 같은 소자를 업계 용어로는 "DECAL"로 일컫는다. 따라서, PCB 플레이트 설계에 앞서, 그 정상적인 도입 사용이 가능해지도록 먼저 DECAL를 구축하는 것이 필요하다.
현재의 C-board 는 통상적으로 3개 및 3개 이상의 나사 홀인데, PCB 소프트웨어는 DECAL 구축을 만족시킬 수 없다. 이 때, PCB 플레이트 설계 작업자는 일반적으로 PAD 가 강제 적층(PAD는 바로 부속품 pin 리드)되게 하는데, 이러한 설계는 설계규칙과 상호 위배되어져 DRC 에러가 발생한다. 이와 같은 DRC 에러는 기존의 소프트웨어로는 해소할 방법이 없으며, 인위적으로 무시하는 수 밖에 없다.
본 발명은 인쇄회로기판에 다중 나사 홀을 설계할 때 종래의 소프트웨어에 대해 DECAL를 구축하지 못할 경우의 해결방안을 제공함으로써 기판 공장의 공정 자문으로 인한 프로잭트 지연을 감소하고, 인쇄회로기판 완제품의 에러율을 감소하여 제품 양품율을 향상시킨다.
상술한 문제를 해결하기 위하여 본 발명은 다중 나사 홀 타입 인쇄회로기판의 설계 방법을 제공하는데, 하기 단계들이 포함된다.
A. 상기 인쇄회로기판에 순차적으로 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층, 바닥층 및 소정 개수의 상기 인쇄회로기판을 관통하는 나사 홀 설치부 및 그 베어(bare) 구리 영역을 레이아웃 배치하고, 상기 인쇄회로기판 상에 회로기판 기하학적 윤곽층 및 배선 금지층을 레이아웃 배치한다.
B. 상기 배선 금지층 상에서, 상기 나사 홀 설치부에 대응되게 횡단면이 상기 나사 홀보다 큰 제 1 원형부를 레이아웃 배치한다.
C. 상기 회로기판 기하학적 윤곽층 상에서, 상기 나사 홀 설치부에 대응되게 횡단면 크기가 상기 나사 홀과 동일한 제 2 원형부를 레이아웃 배치한다.
D. 상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층과 대응되는 베어 구리 영역에 각각 동박을 레이아웃 배치하되, 상기 동박 면적은 상기 베어 구리 영역 면적보다 작지 않다.
여기서, 상기 제 1 원형부 직경은 상기 제 2 원형부 직경보다 적어도 0.2mm 증가된다.
그 중, 상기 동박과 상기 베어 구리 영역의 면적은 동일하다.
여기서, 상기 D 단계 중 동박은 동적 상태로 설치된다.
그 중, 상기 동박은 상기 제 1 원형부와 상기 제 2 원형부 사이에 설치된다.
본 발명은 인쇄회로기판을 더 제공하는데, 위로부터 아래의 순서로 순차적으로 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층, 바닥층 및 소정 개수의 상기 인쇄회로기판을 관통하는 나사 홀 설치부 및 그 베어 구리 영역을 포함하되, 상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층과 대응되는 베어 구리 영역에 각각 동박이 레이아웃 배치되며, 상기 동박 면적은 상기 베어 구리 영역 면적보다 작지 않다.
여기서, 상기 동박과 상기 베어 구리 영역의 면적은 동일하다.
그 중, 상기 동박은 상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층 표면에 설치된다.
여기서, 상기 베어 구리 영역이 위치되는 원주 직경은 상기 나사 홀 개방 설치부가 위치되는 원주 직경보다 적어도 0.2mm 크다.
본 발명은 종래기술의 미흡면과 흠결을 해소하였는바, 인쇄회로기판에 다중 나사 홀을 설계할 때 종래의 소프트웨어에 대해 DECAL를 구축하지 못할 경우의 해결방안을 제공함으로써 기판 공장의 공정 자문으로 인한 프로잭트 지연을 감소하고, 인쇄회로기판 완제품의 에러율을 감소하여 제품 양품율을 향상시킨다.
도 1은 본 발명의 인쇄회로기판의 각 층의 부분 설계의 모식도이다.
도 2는 본 발명의 인쇄회로기판의 헤드층 나사 홀의 부분 디자인의 평면모식도이다.
이하, 구체적인 실시예를 통해 본 발명을 상세히 설명한다.
본 발명은 다중 나사 홀 타입 인쇄회로기판의 디자인 방법에 관한 것으로, 바람직하게는 ALLEGRO 디자인 소프트웨어를 통해 구현되는데, 구체적으로 하기 단계들을 포함한다.
A. 우선, ALLEGRO 를 실행하며, 동박을 정적 상태로 설치한다. 도 1에 도시된 바와 같이, 헤드층(11), 솔더 마스크 상층(12), 배선층(13), 솔더 마스크 하층(14), 바닥층(15), 그리고 약간 수량의 상기 인쇄회로기판을 관통하는 나사 홀 설치부 및 그 베어 구리 영역(17)이 상기 인쇄회로기판(10)에 순차적으로 레이아웃 배치된다. 즉, 상술한 각각의 기능층 상에는 모두 스크류 바를 안착하기 위한 나사 홀(16)이 레이아웃 배치되었으며, 기능층의 적층을 통해 완전한 나사 홀이 형성된다. 인쇄회로기판(10)의 표면에는 회로 및 각이한 종류의 소자(도면 중 미도시)가 부착 설치되어 있으며, 나사 캡(도면 중 미도시)과 인쇄회로기판(10)이 그라운드(접지) 연통을 형성하도록 하기 위해서는 나사 홀(16) 상에 필요한 베어 구리 면적을 부착 설치해야 하므로, 각각의 기능층 상에는 모두 베어 구리 영역(17)이 설치되어 있는데, "GND"로 명명할 수 있다.
B. 그다음, 다시 상기 인쇄회로기판(10) 상에 회로기판 기하학적 윤곽층(BOARD GEOMETRY OUTLINE; 도면 중 미도시) 및 배선 금지층(ROUTE KEEPOUT ALL; 도면 중 미도시)을 레이아웃 배치한다. 상기 기하학적 윤곽층 및 배선 금지층은 ALLEGRO 소프트웨어 중에서 임의의 기능층 중에 나타날 수 있다. 예를 들어, 기하학적 윤곽층의 기능은 상기 인쇄회로기판의 외측 테두리를 정의하기 위해 이용될 수 있다.
C. ALLEGRO 소프트웨어를 적용하여 상기 배선 금지층 상에서 상기 나사 홀 설치부에 대응되게 나사 홀 원주 중심을 원심으로 하여 구리 피복을 증가하는 방식으로 횡단면이 상기 나사 홀(16)보다 큰 제 1 원형부(18)를 레이아웃 배치한다. 배선 금지층 상에 제 1 원형부(18)를 레이아웃 배치함으로써, 각각의 기능층 상에서 구체적으로 개방 설치된 나사 홀 개방 설치부를 구획한 것에 해당되어, 나사 홀 개방 설치부로 하여금 실질적으로 기타 소자들과 구분되게 한다. 제 1 원형부(18) 이내는 나사 홀 및 그 베어 구리 영역을 레이아웃 배치하기 위해 이용되고, 제 1 원형부(18) 이외의 영역은 인쇄회로기판(10)의 정상 동작 영역이다. 이와 같은 설치에 의해, 단계(A) 진행 시 정상적으로 회피하게 되어 기판 공장의 공정 흐름을 만족시켜준다. 나아가, 바람직한 실시방안으로서, 당해 제 1 원형부(19)의 직경은 나사 홀(16) 횡단면의 직경보다 0.2mm 크다. 이에 의해, 나사 홀 설치부는 충족한 베어 구리 면적을 가지게 된다.
D. ALLEGRO 소프트웨어를 적용하여 상기 회로기판 기하학적 윤곽층 상에서 상기 나사 홀 설치부에 대응되게 나사 홀(16) 원주 중심을 원심으로 하여 2차원 라인(2D line)을 증가하는 방식으로 횡단면 크기가 상기 나사 홀(16)과 동일한 제 2 원형부를 레이아웃 배치한다(도 2에 도시된 것과 동일함). 상기 기하학적 윤곽층 상에서 제 2 원형부를 레이아웃 배치함으로써 상술한 인쇄회로기판(10)에 관통 홀을 설치한 것에 해당되며, 상기 홀의 직경은 곧 제 2 원형부(16) 직경이다. 제 1 원형부(18)와 제 2 원형부(16)는 동심원이고, 제 2 원형부(16) 내의 영역은 바로 나사 홀을 설치할 부위이며, 제 1 원형부(18)와 제 2 원형부(16) 사이의 영역은 동박을 레이아웃 배치하기 위해 이용될 수 있다. 예를 들어, 제 2 원형부(19) 직경은 3.4mm 로서, 실제 나사 홀(16)의 홀 개방 크기이며, 바람직하게 제 1 원형부(18)의 직경은 3.6mm 일 수 있다.
E. 상기 헤드층(11), 솔더 마스크 상층(12), 배선층(13), 솔더 마스크 하층(14) 및 바닥층(15) 각각에 상기 나사 홀 설치부의 베어 구리 영역(17)과 대응되게 동박을 레이아웃 배치하되, 상기 동박 면적은 상기 베어 구리 영역(17 ) 면적보다 작지 않다. 나아가, 바람직한 실시방안으로서, 상기 동박과 상기 베어 구리 영역(17)의 면적은 동일하다. 본 실시예의 동박은 바람직하게 상술한 기능층의 표면에 부착 설치되는 바, 기능층의 내측에 절곡 설치되지 않는데, 나사 캡의 회전으로 인해 동박이 긁혀 손상되어 나사 캡이 풀리는 경우를 회피할 수 있다.
상술한 방안을 통해 설계된 후의 인쇄회로기판에 대해 배선층의 기타 기능을 완벽화 한 뒤 기판 공장으로 운송시켜 완제품을 제작한다. 이렇게, ALLEGRO 소프트웨어를 통해 디자인된 인쇄회로기판(10)은 소정 개수의 나사 홀 설치가 필요한 영역에 나사 홀 설치부를 간편하게 설계할 수 있는 바, 더이상 기판 공장과 여러번의 소통을 진행하여 공정 재작업 또는 공정 지연 문제를 초래할 소지가 없게 되어, 인쇄회로기판으로 하여금 고효율적이면서도 간편하게 다중 나사 홀 구조를 실현할 수 있도록 한다.
본 실시예의 설계 방법은, ALLEGRO 실행 시, 동박을 정적 상태로 설치한 경우에, 단계(A)~단계(D)가 순차적으로 진행되어야 한다. 만약 동박을 동적 상태로 설치한다면 단계(B)~단계(D)의 선후 순서는 본 발명의 기술효과에 대해 영향을 미치지 않는다.
11: 헤드층 12: 솔더 마스크 상층
13: 배선층 14: 솔더 마스크 하층
15: 바닥층 16: 나사 홀
17: 베어 구리 영역 18: 제1 원형부
19: 제2 원형부

Claims (9)

  1. 다중 나사 홀 타입 인쇄회로기판의 설계 방법에 있어서,
    A. 상기 인쇄회로기판에 순차적으로 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층, 바닥층 및 소정 개수의 상기 인쇄회로기판을 관통하는 나사 홀 설치부 및 그 베어 구리 영역을 레이아웃 배치하고, 상기 인쇄회로기판 상에 회로기판 기하학적 윤곽층 및 배선 금지층을 레이아웃 배치하는 단계;
    B. 상기 배선 금지층 상에서, 상기 나사 홀 설치부에 대응되게 횡단면이 상기 나사 홀(16)보다 큰 제 1 원형부를 레이아웃 배치하는 단계;
    C. 상기 회로기판 기하학적 윤곽층 상에서, 상기 나사 홀 설치부에 대응되게 횡단면 크기가 상기 나사 홀과 동일한 제 2 원형부를 레이아웃 배치하는 단계; 및
    D. 상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층과 대응되는 베어 구리 영역에 각각 동박을 레이아웃 배치하되, 상기 동박 면적은 상기 베어 구리 영역 면적보다 작지 않게 마련되는 단계; 를 포함하는 것을 특징으로 하는 설계 방법.
  2. 제1항에 있어서,
    상기 제 1 원형부 직경은 상기 제 2 원형부 직경보다 적어도 0.2mm 증가된 것을 특징으로 하는 설계 방법.
  3. 제1항에 있어서,
    상기 동박과 상기 베어 구리 영역의 면적은 동일한 것을 특징으로 하는 설계 방법.
  4. 제1항에 있어서,
    상기 D 단계 중 동박은 동적 상태로 설치되는 것을 특징으로 하는 설계 방법.
  5. 제3항에 있어서,
    상기 동박은 상기 제 1 원형부와 상기 제 2 원형부 사이에 설치되는 것을 특징으로 하는 설계 방법.
  6. 인쇄회로기판에 있어서,
    위로부터 아래로 가면서 순차적으로 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층, 바닥층 및 소정 개수의 상기 인쇄회로기판을 관통하는 나사 홀 설치부 및 그 베어 구리 영역을 포함하되,
    상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층과 대응되는 베어 구리 영역에 각각 동박이 레이아웃 배치되며, 상기 동박 면적은 상기 베어 구리 영역 면적보다 작지 않은 것을 특징으로 하는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 동박과 상기 베어 구리 영역의 면적은 동일한 것을 특징으로 하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 동박은 상기 헤드층, 솔더 마스크 상층, 배선층, 솔더 마스크 하층 및 바닥층 표면에 설치되는 것을 특징으로 하는 인쇄회로기판.
  9. 제6항에 있어서,
    상기 베어 구리 영역이 위치되는 원주 직경은 상기 나사 홀 개방 설치부가 위치되는 원주 직경보다 적어도 0.2mm 큰 것을 특징으로 하는 인쇄회로기판.
KR1020177007448A 2014-08-18 2014-08-27 인쇄회로기판 및 그 설계 방법 KR102156471B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410407289.9 2014-08-18
CN201410407289.9A CN104185360B (zh) 2014-08-18 2014-08-18 一种印刷电路板及其设计方法
PCT/CN2014/085300 WO2016026161A1 (zh) 2014-08-18 2014-08-27 一种印刷电路板及其设计方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008615A Division KR20190034365A (ko) 2014-08-18 2014-08-27 인쇄회로기판 및 그 설계 방법

Publications (2)

Publication Number Publication Date
KR20170046150A true KR20170046150A (ko) 2017-04-28
KR102156471B1 KR102156471B1 (ko) 2020-09-15

Family

ID=51966001

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197008615A KR20190034365A (ko) 2014-08-18 2014-08-27 인쇄회로기판 및 그 설계 방법
KR1020177007448A KR102156471B1 (ko) 2014-08-18 2014-08-27 인쇄회로기판 및 그 설계 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197008615A KR20190034365A (ko) 2014-08-18 2014-08-27 인쇄회로기판 및 그 설계 방법

Country Status (7)

Country Link
US (1) US9521739B2 (ko)
JP (1) JP6523434B2 (ko)
KR (2) KR20190034365A (ko)
CN (1) CN104185360B (ko)
GB (1) GB2543987B (ko)
RU (1) RU2663185C1 (ko)
WO (1) WO2016026161A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211997A (ja) * 1994-01-26 1995-08-11 Melco:Kk プリント基板およびその設計用ｃａｄ装置
US20050016768A1 (en) * 2003-07-24 2005-01-27 Zollo James A. Inverted microvia structure and method of manufacture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182994U (ja) * 1983-05-25 1984-12-06 富士通株式会社 プリント配線基板
US5414223A (en) * 1994-08-10 1995-05-09 Ast Research, Inc. Solder pad for printed circuit boards
JPH08236878A (ja) * 1995-02-24 1996-09-13 Sony Tektronix Corp 回路基板のビス穴構体
US6493233B1 (en) * 2001-08-21 2002-12-10 Intel Corporation PCB-to-chassis mounting schemes
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
JP2009123896A (ja) * 2007-11-14 2009-06-04 Fujikura Ltd 回路基板
TWI358175B (en) * 2008-01-16 2012-02-11 Delta Electronics Inc Ground terminal
JP2011146408A (ja) * 2008-03-28 2011-07-28 Nec Corp 配線基板、半導体パッケージおよび配線基板の製造方法
CN101600293B (zh) * 2008-06-05 2012-05-16 鸿富锦精密工业（深圳）有限公司 印刷电路板
RU2449417C2 (ru) * 2009-06-01 2012-04-27 Государственное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ охлаждения полупроводниковых тепловыделяющих электронных компонентов через биметаллические термоэлектрические электроды
JP5250502B2 (ja) * 2009-08-04 2013-07-31 新光電気工業株式会社 半導体装置及びその製造方法
CN201563292U (zh) * 2009-11-23 2010-08-25 英业达股份有限公司 电路板接地结构
CN103167721A (zh) * 2011-12-09 2013-06-19 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN103533746A (zh) * 2013-10-08 2014-01-22 上海斐讯数据通信技术有限公司 改进叠层结构的高密度互连集成印制电路板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211997A (ja) * 1994-01-26 1995-08-11 Melco:Kk プリント基板およびその設計用ｃａｄ装置
US20050016768A1 (en) * 2003-07-24 2005-01-27 Zollo James A. Inverted microvia structure and method of manufacture

Also Published As

Publication number Publication date
GB201702184D0 (en) 2017-03-29
JP2017526182A (ja) 2017-09-07
KR102156471B1 (ko) 2020-09-15
WO2016026161A1 (zh) 2016-02-25
US9521739B2 (en) 2016-12-13
KR20190034365A (ko) 2019-04-01
GB2543987A (en) 2017-05-03
GB2543987B (en) 2021-01-06
JP6523434B2 (ja) 2019-05-29
CN104185360B (zh) 2017-05-24
US20160050747A1 (en) 2016-02-18
CN104185360A (zh) 2014-12-03
RU2663185C1 (ru) 2018-08-02

Similar Documents

Publication Publication Date Title
TWI531281B (zh) 柔性電路板及其製作方法
JP2014131017A (ja) 多層基板
US20030196832A1 (en) Reconfigurable multilayer printed circuit board
US20150092373A1 (en) Mounting solution for components on a very fine pitch array
CN105472864A (zh) 带有劣化检测用布线图案的印制电路板以及其制造方法
TWI419631B (zh) 多層電路板以及靜電放電保護結構
CN105764234A (zh) 电路板结构及其制作方法
US9769925B2 (en) Relieved component pad for 0201 use between vias
TW202031106A (zh) 多層印刷基板
US9247632B2 (en) Cover structure and manufacturing method thereof
US20160095249A1 (en) Printed circuit board and electronic component package having the same
JP5527700B2 (ja) チップレベル電磁（ｅｍｉ）シールド構造及び製造方法
KR20170046150A (ko) 인쇄회로기판 및 그 설계 방법
US10729050B2 (en) Fine pitch component placement on printed circuit boards
JP4901302B2 (ja) 半導体集積回路
CN105704918A (zh) 一种高密度印制电路板
US20130092427A1 (en) Printed circuit board capable of limiting electromagnetic interference
US10624208B1 (en) Landing pattern for ball grid array
US9345132B2 (en) Substrate structure and the process manufacturing the same
JP2017526182A5 (ko)
TWI526908B (zh) 電容式觸控板及其製法
TWM556054U (zh) 線路板
KR102414834B1 (ko) 인쇄회로기판 패널
KR102105399B1 (ko) 인쇄회로기판 및 그 제조 방법
JPH03228393A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000995; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190325

Effective date: 20200130

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant