JP5527700B2 - チップレベル電磁（ｅｍｉ）シールド構造及び製造方法 - Google Patents
チップレベル電磁（ｅｍｉ）シールド構造及び製造方法 Download PDFInfo
- Publication number
- JP5527700B2 JP5527700B2 JP2011098167A JP2011098167A JP5527700B2 JP 5527700 B2 JP5527700 B2 JP 5527700B2 JP 2011098167 A JP2011098167 A JP 2011098167A JP 2011098167 A JP2011098167 A JP 2011098167A JP 5527700 B2 JP5527700 B2 JP 5527700B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor substrate
- emi
- layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000010410 layer Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 21
- 230000008707 rearrangement Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電磁（ＥＭＩ）シールド構造に関し、特に、チップレベル（ｃｈｉｐ ｌｅｖｅｌ）電磁（ＥＭＩ）シールド構造及び製造方法であって、且つ、電磁干渉（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）抑制効果を図るためにウエハ裏面にコンフォーマルシールド（ｃｏｎｆｏｒｍａｌ ｓｈｉｅｌｄｉｎｇ）を直接形成することができるチップレベル電磁（ＥＭＩ）シールド構造及び製造方法に関するものである。
集積回路産業は、主に集積回路設計、集積回路製造及びチップ構造に分類される。チップ構造は、集積回路自身の電気性能、機械性能、熱性能及び光性能に直接影響を与え、集積回路の安定性にとっては極めて重要である。チップ構造は、電子製品に密接に係っており、電子工業のコア技術となっている。
現在のチップは、主に印刷回路板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）を基板とし、チップを基板上に設け、基板を介してチップの電気ピンを外部に接続する。基板上には、電磁干渉を抑制するための接地層又は金属層を設ける。通常、金属層は、基板の表面又は内層に形成されるが、電子製品の軽薄短小という設計の流れに伴い、従来のチップ電磁干渉の設計は、現在の要求を満たすことができなくなっている。
本発明は、ウエハの裏面及び側壁に、コンフォーマルシールドを形成するための接地層及び接続構造を形成させることにより、電磁干渉抑制効果を達成することができるとともに、チップの寸法を縮小することができるチップレベル電磁（ＥＭＩ）シールド構造及び製造方法を提供することを課題とする。
本発明は、少なくとも一つのチップが設けられるチップレベル電磁（ＥＭＩ）シールド構造であって、半導体基材と、少なくとも一つの接地リードと、接地層と、接続構造と、を備え、半導体基材の第１の面には再配置層が、第２の面には接地層が設けられている。接地リードは、半導体基材の第１の面に設けられ、接地リードは、半導体基材の周縁に位置し、接続構造は、半導体基材の側壁に設けられ、接地リード及び接地層を接続する。
本発明に係る一つの実施態様において、前記半導体基材は、シリコン基材であり、前記接続構造は、無電気めっき製造工程により半導体基材の側壁に形成されており、前記再配置層は、少なくとも一つのチップに電気的に接続するための複数の金属リードを備える。
本発明に係る一つの実施態様において、前記チップは、前記半導体基材の第１の面に設けられており、チップレベル電磁（ＥＭＩ）シールド構造は、前記チップを被覆するための保護層をさらに備える。保護層には、再配置層に電気的に接続するための複数の金属リードが設けられている。
また、本発明は、チップレベル電磁（ＥＭＩ）シールド構造の製造方法を提供しており、まず、ウエハの第１の面に再配置層を形成し、次に、ウエハの第１の面に少なくとも一つの接地リードを形成し、そして、ウエハの第１の面に少なくとも一つのチップを形成し、チップの間に前記接地リードが位置するようにする。続いて、ウエハの第２の面に接地層を形成し、次に、ウエハを複数の半導体基材に切断し、前記接地リードが前記半導体基材の周縁に位置するようにする。最後に、前記半導体基材における第１の半導体基材の側壁に、前記第１の半導体基材に対応する前記接地リード及び接地層を接続するための接続構造を形成する。
本発明に係るチップレベル電磁（ＥＭＩ）シールド構造及び製造方法によれば、半導体の裏面及び側面にシールドを直接形成するための金属層を電気めっきし、実装体に回路を直接レイアウトすることにより、印刷回路板が一つ減少するため、製造コスト及び体積を抑制することができる。
（第１の実施例）
図１は、本発明に係る第１の実施例のチップレベル電磁（ＥＭＩ）シールド構造の模式図である。チップレベル電磁（ＥＭＩ）シールド構造は、主に半導体基材１１０と、接地層１１１と、接続構造１１２と、接地リード１２１と、保護層１４０とを備える。半導体基材１１０の上表面（第１の面）にチップ１３１〜１３４を接続するための再配置層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ、ＲＤＬ）が設けられ、再配置層には、チップ１３１〜１３４の接続又は電気信号の伝送を行うための複数の金属リード１５１、１５２が設けられている。接地リード１２１は、半導体基材１１０の第１の面に設けられ、且つ、半導体基材１１０の周縁に位置している。半導体基材１１０の下表面（第２の面）には、接地層１１１である全面の金属層が設けられている。接続構造１１２は、半導体基材１１０の側壁に形成され、接地層１１１は、コンフォーマルシールドを形成するために接続構造１１２により接地リード１２１に接続される。ここで注意すべき点は、上記接地層１１１、接続構造１１２及び接地リード１２１は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）により形成されてもよいが、本発明はこれに限定されるものではない。
図１は、本発明に係る第１の実施例のチップレベル電磁（ＥＭＩ）シールド構造の模式図である。チップレベル電磁（ＥＭＩ）シールド構造は、主に半導体基材１１０と、接地層１１１と、接続構造１１２と、接地リード１２１と、保護層１４０とを備える。半導体基材１１０の上表面（第１の面）にチップ１３１〜１３４を接続するための再配置層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ、ＲＤＬ）が設けられ、再配置層には、チップ１３１〜１３４の接続又は電気信号の伝送を行うための複数の金属リード１５１、１５２が設けられている。接地リード１２１は、半導体基材１１０の第１の面に設けられ、且つ、半導体基材１１０の周縁に位置している。半導体基材１１０の下表面（第２の面）には、接地層１１１である全面の金属層が設けられている。接続構造１１２は、半導体基材１１０の側壁に形成され、接地層１１１は、コンフォーマルシールドを形成するために接続構造１１２により接地リード１２１に接続される。ここで注意すべき点は、上記接地層１１１、接続構造１１２及び接地リード１２１は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）により形成されてもよいが、本発明はこれに限定されるものではない。
チップ１３１〜１３４の接地線は、再配置層を介して接地リード１２１に接続されてもよい。接地層１１１及び接地リード１２１により、金属シールド効果が形成され、電磁干渉抑制の効果（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）を達成することができる。接続構造１１２は、例えば無電気めっき製造工程及びレーザ技術により半導体基材１１０の側壁に形成され、主に半導体基材１１０の上下表面の接地リード１２１及び接地層１１１を接続する。また、チップ１３１〜１３４の接地ピンは、再配置層により接地リード１２１に接続されてもよい。
チップ１３１〜１３４は、フリップチップ技術により半導体基材１１０の上表面に配置され、保護層１４０は、チップ１３１〜１３４上に被覆され、チップ１３１〜１３４を保護する。保護層１４０は、モールド複合材料（Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）である。また、保護層１４０は、ドリル又は貫通孔めっきにより金属リード１５１が形成され、チップ１３１〜１３４の出力／入力（Ｉ／Ｏ）ピンを保護層１４０の上方の金属リード１５２に接続する。半導体基材１１０は、例えばシリコン基材又はシリコンウエハから切断されてなる基材であってもよい。
本発明によれば、シールドを形成するために半導体基材１１０の裏面に全面の金属層を直接形成しているため、印刷回路を別途形成する必要がない。従って、本発明に係るチップレベル電磁（ＥＭＩ）シールド構造によれば、チップ寸法を縮小することができるとともに、パッケージ工程の簡素化及び製造コストの低下を図ることができる。
また、チップ１３１〜１３４のピンは、金属リード１５１により保護層１４０の上方の金属リード１５２に接続され、外部の回路は、金属リード１５１、１５２によりチップ１３１〜１３４と電気的に接続される。本実施例においては、電気的接続のために保護層１４０に回路をレイアウトする。こうした構造は、集積回路基板に取って代わるとともに、製造コスト及び体積を低減することができる利点を有している。ここで注意すべき点は、半導体基材１１０の側壁にある接続構造１１２は、主に半導体基材１１０の裏面にある接地層１１１と正面にある接地リード１２１とを接続する点である。本発明において、接続構造１１２の形成方法及び形状は、設計の必要に応じて決められてよく、本発明は、その形成方法及び形状に限定されない。また、上記の実施例の説明によれば、この技術分野において通常知識を有する者は、その他の実施態様を推知することができるため、ここでは詳しい説明を省略する。
（第２の実施例）
上述のチップレベル電磁（ＥＭＩ）シールド構造を実現するために、本発明は、チップレベル電磁（ＥＭＩ）シールド構造の製造方法を提供する。図２は、本発明に係る第２の実施例のチップパッケージ製造工程の模式図である。図２を参照して、まず、半導体基材１１０（又はウエハ）に再配置層及び接地リード１２１を形成する。接地リード１２１は、半導体基材１１０の周縁に設けられる。接地リード１２１がウエハ上に形成された場合、接地リード１２１は、別のチップ接地領域との間に設けられる。ウエハが切断された後、接地リード１２１も同様に、切断された半導体基材１１０の周縁に位置する。チップ１３１〜１３４は、フリップチップにより半導体基材１１０（構造２１０を参照）に設けられる。次に、半導体基材１１０に保護層１４０を形成する。保護層１４０は、チップ１３１〜１３４（構造２２０を参照）を保護するためのモールド複合材料である。ここで注意すべき点は、ウエハの切断前に、製品の厚さを低減するためのチップ研磨を行うことができる点である。研磨のタイミングは、再配置層の形成前又は形成後であってよく、本実施例は、これに限定されない。また、その研磨後のチップの厚さは、製品の必要に応じて決められてよく、本実施例を限定するものではない。
上述のチップレベル電磁（ＥＭＩ）シールド構造を実現するために、本発明は、チップレベル電磁（ＥＭＩ）シールド構造の製造方法を提供する。図２は、本発明に係る第２の実施例のチップパッケージ製造工程の模式図である。図２を参照して、まず、半導体基材１１０（又はウエハ）に再配置層及び接地リード１２１を形成する。接地リード１２１は、半導体基材１１０の周縁に設けられる。接地リード１２１がウエハ上に形成された場合、接地リード１２１は、別のチップ接地領域との間に設けられる。ウエハが切断された後、接地リード１２１も同様に、切断された半導体基材１１０の周縁に位置する。チップ１３１〜１３４は、フリップチップにより半導体基材１１０（構造２１０を参照）に設けられる。次に、半導体基材１１０に保護層１４０を形成する。保護層１４０は、チップ１３１〜１３４（構造２２０を参照）を保護するためのモールド複合材料である。ここで注意すべき点は、ウエハの切断前に、製品の厚さを低減するためのチップ研磨を行うことができる点である。研磨のタイミングは、再配置層の形成前又は形成後であってよく、本実施例は、これに限定されない。また、その研磨後のチップの厚さは、製品の必要に応じて決められてよく、本実施例を限定するものではない。
続いて、ドリル、孔埋め又は貫通孔めっき等により、保護層１４０に金属リード１５１を形成し、そして金属リード１５１によりチップ１３１〜１３４を保護層１４０の上方の金属リード１５２（構造２３０を参照）に接続する。次に、半導体基材１１０の側壁に金属シールドを形成するために、半導体基材１１０の両面の接地リード１２１及び接地層１１１を接続するための接続構造１１２を形成する。ここで注意すべき点は、上記構造は、ウエハ上に直接応用してもよいが、この場合、保護層１４０を形成した後、ウエハを複数の半導体基材１１０に切断し、切断後に接地リード１２１が半導体基材１１０の周縁に位置するようにレイアウトを予め決定する必要がある点である。本実施例において、接地リード１２１がチップ間に設けられているため、ウエハが切断された後、接地リード１２１が自然に半導体基材１１０に位置することとなる。図３を参照して、図３は、本発明に係る第２の実施例のウエハの模式図であり、図３（ｂ）は図３（ａ）における領域３０５の拡大図である。チップ設置領域３１０及び３２０は、ウエハ３０１上にチップが設けられる領域（図３（ａ）を参照）である。接地リード１２１は、チップ設置領域３１０とチップ設置領域３２０との間（図３（ｂ）を参照）に設けられている。チップ設置領域に沿って切断した後、接地リード１２１は、チップ設置領域３１０の周縁、即ち半導体基材１１０の周縁に位置することとなる。最後に、半導体基材１１０の側壁に、接地リード１２１と他面の接地層１１１とを接続するための接続構を形成する。
（第３の実施例）
次に、本発明に係るチップレベル電磁（ＥＭＩ）シールド構造の製造方法をフローに基づいて説明する。図４は、本発明に係る第３の実施例の製造方法フローを示す。図３及び図４を参照して、まず、ウエハの第１の面に再配置層を形成し（ステップＳ４１０）、そしてウエハの第１の面に少なくとも一つの接地リード１２１を形成する（ステップＳ４２０）。次に、ウエハの第１の面に少なくとも一つのチップ１３１〜１３４を形成するとともに、接地リード１２１がチップ１３１〜１３４の間に位置するようにする（ステップＳ４３０）。続いて、ウエハの第２の面に接地層１１１を形成する（ステップＳ４４０）。次に、ウエハにそれらのチップ１３１〜１３４を被覆するための保護層１４０を形成する（ステップＳ４５０）。保護層１４０及び金属リード１５１、１５２を形成した後、ウエハを複数の半導体基材１１０に切断し、接地リード１２１がそれぞれ半導体基材１１０の周縁に位置（ステップＳ４６０）することとなる。最後に、それらの半導体基材１１０の側壁に、シールドを形成するためにそれらの半導体基材１１０の接地リード１２１と接地層１１１とを接続するための接続構造１１２を形成する。本実施例のチップレベル電磁（ＥＭＩ）シールド構造の製造方法におけるその他の実施の詳細は、上述の図１〜図３の説明の通りであるため、ここでは詳しい説明を省略する。
次に、本発明に係るチップレベル電磁（ＥＭＩ）シールド構造の製造方法をフローに基づいて説明する。図４は、本発明に係る第３の実施例の製造方法フローを示す。図３及び図４を参照して、まず、ウエハの第１の面に再配置層を形成し（ステップＳ４１０）、そしてウエハの第１の面に少なくとも一つの接地リード１２１を形成する（ステップＳ４２０）。次に、ウエハの第１の面に少なくとも一つのチップ１３１〜１３４を形成するとともに、接地リード１２１がチップ１３１〜１３４の間に位置するようにする（ステップＳ４３０）。続いて、ウエハの第２の面に接地層１１１を形成する（ステップＳ４４０）。次に、ウエハにそれらのチップ１３１〜１３４を被覆するための保護層１４０を形成する（ステップＳ４５０）。保護層１４０及び金属リード１５１、１５２を形成した後、ウエハを複数の半導体基材１１０に切断し、接地リード１２１がそれぞれ半導体基材１１０の周縁に位置（ステップＳ４６０）することとなる。最後に、それらの半導体基材１１０の側壁に、シールドを形成するためにそれらの半導体基材１１０の接地リード１２１と接地層１１１とを接続するための接続構造１１２を形成する。本実施例のチップレベル電磁（ＥＭＩ）シールド構造の製造方法におけるその他の実施の詳細は、上述の図１〜図３の説明の通りであるため、ここでは詳しい説明を省略する。
ここで注意すべき点は、本実施例は、各種設計に応じてウエハの所定領域に接地層及び接地リードを選択的に接地することができるため、所定の半導体基材に、必要とするシールドを形成することができ、電磁干渉抑制の効果を図ることができる点である。本発明は、接地層１１１及び接地リード１２１の領域、形状や数量になんら限定されるものではない。
上述のように、本発明は、ウエハの裏面及び側壁に金属層及び接続構造を直接形成することによりシールド効果を図ることができるため、本発明に係るチップレベル電磁（ＥＭＩ）シールド構造は、下記の利点を有している。
１、 チップレベル電磁（ＥＭＩ）シールド構造の簡素化及びチップ寸法の低減を図ることができる。
２、 製造コストを低減することができる。
３、 チップの安定性を向上することができる。
１、 チップレベル電磁（ＥＭＩ）シールド構造の簡素化及びチップ寸法の低減を図ることができる。
２、 製造コストを低減することができる。
３、 チップの安定性を向上することができる。
上述したものは、本発明の好ましい具体的実施例の詳細説明や図面に過ぎず、所属する技術分野において通常知識を有する者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能である。なお、そうした修正や変更は、本発明の特許請求の範囲に属するものである。
１１０ 半導体基材
１１１ 接地層
１１２ 接続構造
１２１ 接地リード
１３１〜１３４ チップ
１４０ 保護層
１５１、１５２ 金属リード
２１０〜２４０ 構造
３０１ ウエハ
３０５ 領域
３１０、３２０ チップ設置領域
Ｓ４１０〜Ｓ４７０ フローステップ
１１１ 接地層
１１２ 接続構造
１２１ 接地リード
１３１〜１３４ チップ
１４０ 保護層
１５１、１５２ 金属リード
２１０〜２４０ 構造
３０１ ウエハ
３０５ 領域
３１０、３２０ チップ設置領域
Ｓ４１０〜Ｓ４７０ フローステップ
Claims (8)
- 少なくとも一つのチップが設けられるチップレベル電磁（ＥＭＩ）シールド構造であって、
半導体基材と、
前記半導体基材の第１の面に設けられ、前記半導体基材の周縁に位置する少なくとも一つの接地リードと、
前記半導体基材の第２の面に設けられる接地層と、
前記半導体基材の側壁に設けられ、前記少なくとも一つの接地リード及び前記接地層を接続するための接続構造と、
前記少なくとも一つのチップを被覆するための保護層を備え、
前記保護層には前記少なくとも一つのチップに電気的に接続するための複数の金属リードが設けられていることを特徴とするチップレベル電磁（ＥＭＩ）シールド構造。 - 前記半導体基材は、シリコン基材であり、前記半導体基材の前記第１の面は、前記少なくとも一つのチップに接続される再配置層を有することを特徴とする請求項１に記載のチップレベル電磁（ＥＭＩ）シールド構造。
- 前記接続構造は、無電気めっき製造工程により前記半導体基材の前記側壁に形成されることを特徴とする請求項１に記載のチップレベル電磁（ＥＭＩ）シールド構造。
- 前記再配置層は、前記少なくとも一つのチップに電気的に接続するための複数の金属リードを備えることを特徴とする請求項１に記載のチップレベル電磁（ＥＭＩ）シールド構造。
- ウエハの第１の面に少なくとも一つの接地リードを形成する工程と、
前記ウエハの第１の面に少なくとも一つのチップを設け、前記少なくとも一つのチップの間に前記少なくとも一つの接地リードが位置するようにする工程と、
前記ウエハの第２の面に接地層を形成する工程と、
前記ウエハを複数の半導体基材に切断し、前記複数の半導体基材の周縁に前記少なくとも一つの接地リードがそれぞれ位置するようにする工程と、
前記複数の半導体基材における第１の半導体基材の側壁に、前記第１の半導体基材に対応する前記少なくとも一つの接地リード及び接地層を接続するための接続構造を形成する工程と、
前記ウエハに前記少なくとも一つのチップを被覆するための保護層を形成する工程と、前記保護層に前記少なくとも一つのチップにそれぞれ接続される複数の金属リードを形成する工程と、
を備えることを特徴とするチップレベル電磁（ＥＭＩ）シールド構造の製造方法。 - 前記ウエハは、シリコンウエハであることを特徴とする請求項５に記載のチップレベル電磁（ＥＭＩ）シールド構造の製造方法。
- 前記接続構造は、無電気めっき製造工程により前記第１の半導体基材の前記側壁に形成されることを特徴とする請求項５に記載のチップレベル電磁（ＥＭＩ）シールド構造の製造方法。
- ウエハの第１の面に前記少なくとも一つのチップに電気的に接続するための複数の金属リードを含む再配置層を形成する工程をさらに備えることを特徴とする請求項５に記載のチップレベル電磁（ＥＭＩ）シールド構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099134475A TWI491009B (zh) | 2010-10-08 | 2010-10-08 | 晶片級電磁干擾屏蔽結構及製造方法 |
| TW099134475 | 2010-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012084839A JP2012084839A (ja) | 2012-04-26 |
| JP5527700B2 true JP5527700B2 (ja) | 2014-06-18 |
Family
ID=45924488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011098167A Active JP5527700B2 (ja) | 2010-10-08 | 2011-04-26 | チップレベル電磁（ｅｍｉ）シールド構造及び製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9287218B2 (ja) |
| JP (1) | JP5527700B2 (ja) |
| TW (1) | TWI491009B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791571B1 (en) * | 2013-03-14 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for preventing etch arcing during semiconductor processing |
| US10134682B2 (en) * | 2015-10-22 | 2018-11-20 | Avago Technologies International Sales Pte. Limited | Circuit package with segmented external shield to provide internal shielding between electronic components |
| US10163808B2 (en) | 2015-10-22 | 2018-12-25 | Avago Technologies International Sales Pte. Limited | Module with embedded side shield structures and method of fabricating the same |
| US10229887B2 (en) * | 2016-03-31 | 2019-03-12 | Intel Corporation | Systems and methods for electromagnetic interference shielding |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135103A (ja) | 1995-11-10 | 1997-05-20 | Oki Electric Ind Co Ltd | 高周波回路基板 |
| US6509807B1 (en) * | 1997-04-08 | 2003-01-21 | X2Y Attenuators, Llc | Energy conditioning circuit assembly |
| JP4459498B2 (ja) | 1999-09-06 | 2010-04-28 | パルス・エムイーエムエス・アンパルトセルスカブ | シリコンベースのセンサーシステム |
| US6297551B1 (en) * | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
| US6960490B2 (en) * | 2002-03-14 | 2005-11-01 | Epitactix Pty Ltd. | Method and resulting structure for manufacturing semiconductor substrates |
| JP3923368B2 (ja) * | 2002-05-22 | 2007-05-30 | シャープ株式会社 | 半導体素子の製造方法 |
| JP4178880B2 (ja) | 2002-08-29 | 2008-11-12 | 松下電器産業株式会社 | モジュール部品 |
| US7187060B2 (en) * | 2003-03-13 | 2007-03-06 | Sanyo Electric Co., Ltd. | Semiconductor device with shield |
| JP4834369B2 (ja) | 2005-10-07 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4816647B2 (ja) * | 2005-11-28 | 2011-11-16 | 株式会社村田製作所 | 回路モジュールの製造方法および回路モジュール |
| US7701040B2 (en) * | 2007-09-24 | 2010-04-20 | Stats Chippac, Ltd. | Semiconductor package and method of reducing electromagnetic interference between devices |
| TWI358116B (en) * | 2008-02-05 | 2012-02-11 | Advanced Semiconductor Eng | Packaging structure and packaging method thereof |
| US7989928B2 (en) * | 2008-02-05 | 2011-08-02 | Advanced Semiconductor Engineering Inc. | Semiconductor device packages with electromagnetic interference shielding |
| JP5324191B2 (ja) * | 2008-11-07 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5565548B2 (ja) | 2009-03-23 | 2014-08-06 | Ｔｄｋ株式会社 | 樹脂封止型電子部品及びその製造方法 |
-
2010
- 2010-10-08 TW TW099134475A patent/TWI491009B/zh active
-
2011
- 2011-03-22 US US13/053,528 patent/US9287218B2/en active Active
- 2011-04-26 JP JP2011098167A patent/JP5527700B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9287218B2 (en) | 2016-03-15 |
| US20120086108A1 (en) | 2012-04-12 |
| JP2012084839A (ja) | 2012-04-26 |
| TW201216437A (en) | 2012-04-16 |
| TWI491009B (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459521B (zh) | 半導體封裝件及其製法 | |
| CN105304582B (zh) | 封装结构及其制法 | |
| JP6076559B1 (ja) | 半導体パッケージのｅｍｉシールド処理工法 | |
| EP2973696B1 (en) | Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages | |
| TWI469283B (zh) | 封裝結構以及封裝製程 | |
| US20080179717A1 (en) | Semiconductor package with electromagnetic shield | |
| US7646091B2 (en) | Semiconductor package and method using isolated Vss plane to accommodate high speed circuitry ground isolation | |
| JP2008211175A (ja) | 接地能力を高めたアンテナ内蔵の３ｄパッケージ構造 | |
| JP5527700B2 (ja) | チップレベル電磁（ｅｍｉ）シールド構造及び製造方法 | |
| US20140175672A1 (en) | Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same | |
| US20120012991A1 (en) | Integrated shielding for a package-on-package system | |
| US20130093067A1 (en) | Wafer level applied rf shields | |
| US9257394B2 (en) | Shield, package structure and semiconductor package having the shield and fabrication method of the semiconductor package | |
| KR101762627B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20090184404A1 (en) | Electromagnetic shilding structure and manufacture method for multi-chip package module | |
| TW201344865A (zh) | 封裝載板 | |
| JP5884854B2 (ja) | 半導体装置および半導体モジュール | |
| US20140124913A1 (en) | Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity | |
| CN105657962A (zh) | 一种多层pcb电路板 | |
| TW201316477A (zh) | 具電磁干擾屏蔽之封裝模組 | |
| CN102456669B (zh) | 芯片级电磁干扰屏蔽结构及制造方法 | |
| TWI623486B (zh) | 封裝結構 | |
| US9826632B2 (en) | Substrate structure and the process manufacturing the same | |
| CN105720021B (zh) | 集成电路封装件及其制造方法 | |
| KR102295103B1 (ko) | 회로기판 및 회로기판 조립체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140404 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5527700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |