JP2017526182A - プリント基板及びそのレイアウト方法 - Google Patents

プリント基板及びそのレイアウト方法 Download PDF

Info

Publication number
JP2017526182A
JP2017526182A JP2017508596A JP2017508596A JP2017526182A JP 2017526182 A JP2017526182 A JP 2017526182A JP 2017508596 A JP2017508596 A JP 2017508596A JP 2017508596 A JP2017508596 A JP 2017508596A JP 2017526182 A JP2017526182 A JP 2017526182A
Authority
JP
Japan
Prior art keywords
layer
printed circuit
circuit board
solder mask
screw hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017508596A
Other languages
English (en)
Other versions
JP6523434B2 (ja
JP2017526182A5 (ja
Inventor
符儉泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017526182A publication Critical patent/JP2017526182A/ja
Publication of JP2017526182A5 publication Critical patent/JP2017526182A5/ja
Application granted granted Critical
Publication of JP6523434B2 publication Critical patent/JP6523434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/28Clamped connections, spring connections
    • H01R4/30Clamped connections, spring connections utilising a screw or nut clamping member
    • H01R4/34Conductive members located under head of screw
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/58Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation characterised by the form or material of the contacting members
    • H01R4/64Connections between or with conductive parts having primarily a non-electric function, e.g. frame, casing, rail
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10409Screws
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】プリント基板に複数のネジ孔を設けるようレイアウトする場合のDECALを確立できない状況に対して、これを解決するための方法を提供し、プリント基板製造工場の工程の質問項目を減少させることで遅れが発生しないようにし、プリント基板完成品のエラー発生率を減少させ、製品の歩留まりを高めるプリント基板及びそのレイアウト方法を提供する。【解決手段】 最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域とを設けてなるプリント基板上に、キープアウト層とボード・ジメトリー・アウトライン層とを配置するステップAと、該アウトキープ層上に、該ネジ孔穿設部に対応し、かつネジ孔)の横断面より大きい第1円を配置するステップBと、該ボード・ジメトリー・アウトライン層上に、該ネジ孔穿設部に対応し、かつ該ネジ孔の横断面と大きさが等しい第2円を配置するステップCと、該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層とのそれぞれに対応する裸銅領域に銅箔を設け、かつ該銅箔の面積が該裸銅領域の面積よりも狭くならないようにするステップDと、を含む。【選択図】図1

Description

この発明は、プリント基板に関し、特に複数のネジ孔を有するプリント基板と、そのレイアウト方法に関する
電子製品の業界にとって言えば、プリント基板(PCB)上には、どうしても固定作用を得るためのネジ孔は欠かせない。通常は一つ、もしくは二つのネジの孔によって構成される。スタンダードなネジ孔は、アースとの好ましい接続性を得るために、ネジ孔の内壁に導電性の金属材をメッキすることにより、ネジを螺挿する場合、ネジとアースが接続する。ここから静電気放電(ESD)と電磁妨害(EMI)とを減少させられることが実験で証明されている。但し、係る設計は、螺子を螺挿する場合に内壁が擦れて傷つくという欠点を有する。即ち、ネジ孔が損壊し、このためネジで固定できなくなり、左右に揺れ動くといった状況を直接招き、製品の使用に影響を与える。係る現象を改善するために、プリント基板のレイアウトする場合、ネジ孔の内壁に導電性金属材をメッキすることなく、プリント基板の基材を直接露出させる。プリント基板の設計者がレイアウトする場合、プリント基板のパッケージ完成品上のそれぞれのディスクリート部品は回路図上の素子一つ一つと対応している。係るディスクリート部品は技術用語でDECALと称する。したがって、プリント基板をレイアウトする前に、予めDECALを確立して、正常に導入、使用されるようにしなければならない。
目下、我々のC−Boardには、通常3つ及び/もしくは3つ以上のネジ孔が形成される。PCBソフトウエアは、DECALの確率を満足させられない。この場合、プリント基板の設計者は、通常PADを強制的に重畳させる(PADと素子のピン)。係るレイアウトは設計ルールに背向する。このためDRCエラーが出現する。係るDRCエラーは目下のソフトウエアでは除去することができず、人的な見落としとするしかない。
この発明は、プリント基板に複数のネジ孔を設けるようレイアウトする場合のDECALを確立できない状況に対して、これを解決するための方法を提供し、プリント基板製造工場の工程の質問項目を減少させることで遅れが発生しないようにし、プリント基板完成品のエラー発生率を減少させ、製品の歩留まりを高めることのできる複数のネジ孔を有するプリント基板及びそのレイアウト方法を提供すること、を課題とする。
そこで、本発明者は従来のプリント基板に係る技術に見られる欠点に鑑み鋭意研究を重ねた結果、最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域とを設けてなるプリント基板上に、キープアウト層とボード・ジメトリー・アウトライン層とを配置するステップAと、
該アウトキープ層上に、該ネジ孔穿設部に対応し、かつネジ孔の横断面より大きい第1円を配置するステップBと、
該ボード・ジメトリー・アウトライン層上に、該ネジ孔穿設部に対応し、かつ該ネジ孔の横断面と大きさが等しい第2円を配置するステップCと、
該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層とのそれぞれに対応する裸銅領域に銅箔を設け、かつ該銅箔の面積が該裸銅領域の面積よりも狭くならないようにするステップDと、を含むプリント基板のレイアウト方法、及びそのプリント基板によって課題を解決でできる点に着眼し、係る知見に基づいて本発明を完成させた。
以下この発明について説明する。請求項1に記載する複数のネジ孔を有するプリント基板のレイアウト方法は、最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域とを設けてなるプリント基板上に、キープアウト層とボード・ジメトリー・アウトライン層とを配置するステップAと、
該アウトキープ層上に、該ネジ孔穿設部に対応し、かつネジ孔(16)の横断面より大きい第1円を配置するステップBと、
該ボード・ジメトリー・アウトライン層上に、該ネジ孔穿設部に対応し、かつ該ネジ孔の横断面と大きさが等しい第2円を配置するステップCと、
該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層とのそれぞれに対応する裸銅領域に銅箔を設け、かつ該銅箔の面積が該裸銅領域の面積よりも狭くならないようにするステップDと、を含む。
請求項2に記載するプリント基板のレイアウト方法は、請求項1における第1円の直径は、該第2円に比して少なくとも0.2mm以上大きくする。
請求項3に記載するプリント基板のレイアウト方法は、請求項1における銅箔と該裸銅領域との面積が同一である。
請求項4に記載するプリント基板のレイアウト方法は、請求項1におけるステップDにおける銅箔の設置が動態である。
請求項5に記載するプリント基板のレイアウト方法は、請求項1における銅箔が、該第1円と該第2円との間に設置される。
請求項6に記載するプリント基板は、最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域とを設けてなるプリント基板であって、
該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層との対応するそれぞれの裸銅領域に銅箔を配置し、かつ該銅箔の面積が該裸銅領域の面積より少なくならない。
請求項7に記載するプリント基板は、請求項6における銅箔と該裸銅領域との面積が同一である。
請求項8に記載するプリント基板は、請求項7における銅箔が、該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層の表面に設置される・
請求項9に記載するプリント基板は、請求項6における裸銅領域における円周の直径が、該ネジ孔穿設部における円周の直径に比して少なくとも0.2mm以上大きい。
この発明によるプリント基板の各層局部の説明図である。 この発明によるプリント基板の最上層のネジ孔を示した説明図である。
この発明は、プリント基板に複数のネジ孔を設けるようレイアウトする場合のDECALを確立できない状況に対して、これを解決するための方法を提供し、プリント基板製造工場の工程の質問項目を減少させることで遅れが発生しないようにし、プリント基板完成品のエラー発生率を減少させ、製品の歩留まりを高めることのできるプリント基板及びそのレイアウト方法を提供するものであって、その製造方法は、最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域と、を設けてなるプリント基板上に、キープアウト層とボード・ジメトリー・アウトライン層とを配置するステップAと、該アウトキープ層上に、該ネジ孔穿設部に対応し、かつネジ孔の横断面より大きい第1円を配置するステップBと、該ボード・ジメトリー・アウトライン層上に、該ネジ孔穿設部に対応し、かつ該ネジ孔の横断面と大きさが等しい第2円を配置するステップCと、該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層とのそれぞれに対応する裸銅領域に銅箔を設け、かつ該銅箔の面積が該裸銅領域の面積よりも狭くならないようにするステップDと、を含む。係る複数のネジ孔を有するプリント基板及びそのレイアウト方法の特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
この発明の提供する複数のネジ孔を有するプリント基板のレイアウト方法は、優先的にALLEGROソフトウエアを通じて実現する。具体的には、次に掲げるステップを含む。
Aのステップにおいて、先ずALLEGROを作動させ、銅箔を静態に設置する。図1に開示するように、プリント基板10は順に配置する最上層11と、上ソルダーマスク層12と、配線層13と、下ソルダーマスク層14と、ベース層15と、及び該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域17とを含む。即ち、これら機能層のいずれにもネジの挿通に供するネジ孔16が配置され、かつ機能層を重畳することによって完全なネジ孔を形成する。プリント基板10の表面には回路と各種素子(図示しない)とを配置する。ナット(図示しない)とプリント基板10とがアース接続を形成するためには、ネジ孔16には必要とする裸銅面積を配置する必要がある。よって、それぞれの機能層上には、いずれも裸銅領域17を設ける。これをGNDと称する。
次いで、Bのステップにおいて、プリント基板10上にボード・ジメトリー・アウトライン層(BOARD GEMETRY OUTLINE)(図示しない)と、キープアウト層(ROUTE KEEPOUT ALL)(図示しない)を配置する。ボード・ジメトリー・アウトライン層とキープアウト層は、ALLEGROレイアウトソフトウエアにおいて、任意の一機能層に出現させることができる。例えば、ボード・ジメトリー・アウトライン層の機能をプリント基板の外フレームの定義に用いることができる。
次いで、Cのステップにおいては、ALLEGROレイアウトソフトウエアを用いて、該アウトキープ層上に対応する該ネジ孔穿設部を配置し、ネジ孔の円の中心を円心とするとともに、銅シートを増加する方式でネジ孔16の横断面大の第1円18を配置する。キープアウト層上に第1円18を配置することは、それぞれの機能層上に具体的なネジ孔穿設部を定義することに相当し、ネジ孔穿設部とその他素子とを真の意味で区別することになる。第1円18以内ではネジ孔とその裸銅領域を配置し、第1円18以外の領域はプリント基板10の正常な作動領域とする。かかる配置によって、Aのステップを行う場合に正常な待避を行うことができ、プリント基板製造工場の技術の工程を満足させることができる。さらに一歩進んで、好ましい実施の形態として、第1円18は直径をネジ孔16の横断面の直径より0.2mm大きくする、よって、ネジ孔穿設部が十分な裸銅面積を得ることができる。
Dのステップにおいては、ALLEGROレイアウトソフトウエアを用いて、基板の該ボード・ジメトリー・アウトライン層上に対応する該ネジ孔穿設部を配置し、ネジ孔16の円の中心を円心とするとともに、図2に開示するように。2Dライン(2D line)を追加する方式で、該ネジ孔16の横断面と同じ大きさの第2円19を配置する。該ボード・ジメトリー・アウトライン層上に第2円を配置することは、プリント基板10上に貫通する孔部を配置したことに相当し、該孔部の直径が第2円19の直径である。第1円18と第2円19とは同心円であって、第2円19内の領域は、即ち後続のステップでネジ孔を配置する箇所である。第1円18と第2円16との間の領域は銅箔を設ける領域とすることができる。例えば第2円19は直径が3.4mmであって、即ち実質的なネジ孔16の大きさであって、第1円18の直径は、優先的に3.6mmとしてもよい。
Eのステップにおいて、最上層11と、上ソルダーマスク層12と、配線層13と、下ソルダーマスク層14と、ベース層15とのそれぞれに対応するネジ孔穿設部の裸銅領域17に銅箔を設ける。該銅箔の面積は裸銅領域17の面積よりも狭くならないようにする。さらに一歩進んで、好ましい実施の形態では、該銅箔と裸銅領域17との面積を等しくする。実施例において銅箔は、該機能層の表面に優先して設け、機能層の内側には折り曲げないで設ける。よって、ナットの回転によって銅箔が擦れ、ナットが緩む状況を防ぐことができる。
上述する実施の形態に基づき設計されたプリント基板は、さらに配線層のその他機能を完全に完成させて、プリント基板製造工場に送り製品にする。このように、ALLEGROソフトウエアでレイアウトしたプリント基板10は、若干のネジ孔を穿設する必要のある領域において、ネジ孔穿設部の配置が便利であって、プリント基板製造工場と再三にわたり複数回の意思の疎通を図る必要がなくなり、このため工程の手直し、工程の遅延などの問題が発生せず、高い効率と利便性を以って複数のネジ孔を有するプリント基板の構造を実現することができる。
実施例による方法は、ALLEGROソフトウエアを作動させる場合に銅箔を静態に設ける状況下では、前記AからDのステップは順に実行する。銅箔を動態に設ける場合、BからDのステップの順序は、この発明の技術的効果に影響を与えない。
10 プリント基板
11 最上層
12 上ソルダーマスク層
13 配線層
14 下ソルダーマスク層
15 ベース層
16 ネジ孔
17 裸銅領域
18 第1円
19 第2円

Claims (9)

  1. 最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域とを設けてなるプリント基板上に、キープアウト層とボード・ジメトリー・アウトライン層とを配置するステップAと、
    該アウトキープ層上に、該ネジ孔穿設部に対応し、かつネジ孔(16)の横断面より大きい第1円を配置するステップBと、
    該ボード・ジメトリー・アウトライン層上に、該ネジ孔穿設部に対応し、かつ該ネジ孔の横断面と大きさが等しい第2円を配置するステップCと、
    該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層とのそれぞれに対応する裸銅領域に銅箔を設け、かつ該銅箔の面積が該裸銅領域の面積よりも狭くならないようにするステップDと、を含むことを特徴とする複数のネジ孔を有するプリント基板のレイアウト方法。
  2. 前記第1円は、該第2円に比して少なくとも直径が0.2mm以上増加することを特徴とする請求項1に記載のプリント基板のレイアウト方法。
  3. 前記銅箔と該裸銅領域との面積が同一であることを特徴とする請求項1に記載の複数のプリント基板のレイアウト方法。
  4. 前記ステップDにおける銅箔の設置が動態であることを特徴とする請求項1に記載のプリント基板のレイアウト方法。
  5. 前記銅箔が、該第1円と該第2円との間に設置されることを特徴とする請求項3に記載のプリント基板のレイアウト方法。
  6. 最上層と、上ソルダーマスク層と、配線層と、下ソルダーマスク層と、ベース層とを順に設け、かつ該プリント基板を貫通する若干のネジ孔穿設部及びその裸銅領域とを設けてなるプリント基板であって、
    該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層との対応するそれぞれの裸銅領域に銅箔を配置し、かつ該銅箔の面積が該裸銅領域の面積より狭くならないことを特徴とするプリント基板。
  7. 前記銅箔と該裸銅領域との面積が同一であることを特徴とする請求項6に記載のプリント基板。
  8. 前記銅箔が、該最上層と、該上ソルダーマスク層と、該配線層と、該下ソルダーマスク層と、該ベース層の表面に設置されることを特徴とする請求項7に記載のプリント基板。
  9. 前記裸銅領域における円周の直径が、該ネジ孔穿設部における円周の直径に比して少なくとも0.2mm以上大きいことを特徴とする請求項6に記載のプリント基板。
JP2017508596A 2014-08-18 2014-08-27 プリント基板及びそのレイアウト方法 Active JP6523434B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410407289.9 2014-08-18
CN201410407289.9A CN104185360B (zh) 2014-08-18 2014-08-18 一种印刷电路板及其设计方法
PCT/CN2014/085300 WO2016026161A1 (zh) 2014-08-18 2014-08-27 一种印刷电路板及其设计方法

Publications (3)

Publication Number Publication Date
JP2017526182A true JP2017526182A (ja) 2017-09-07
JP2017526182A5 JP2017526182A5 (ja) 2019-01-10
JP6523434B2 JP6523434B2 (ja) 2019-05-29

Family

ID=51966001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017508596A Active JP6523434B2 (ja) 2014-08-18 2014-08-27 プリント基板及びそのレイアウト方法

Country Status (7)

Country Link
US (1) US9521739B2 (ja)
JP (1) JP6523434B2 (ja)
KR (2) KR20190034365A (ja)
CN (1) CN104185360B (ja)
GB (1) GB2543987B (ja)
RU (1) RU2663185C1 (ja)
WO (1) WO2016026161A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182994U (ja) * 1983-05-25 1984-12-06 富士通株式会社 プリント配線基板
JPH07211997A (ja) * 1994-01-26 1995-08-11 Melco:Kk プリント基板およびその設計用cad装置
JPH08236878A (ja) * 1995-02-24 1996-09-13 Sony Tektronix Corp 回路基板のビス穴構体
JP2009123896A (ja) * 2007-11-14 2009-06-04 Fujikura Ltd 回路基板
JP2011035269A (ja) * 2009-08-04 2011-02-17 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011146408A (ja) * 2008-03-28 2011-07-28 Nec Corp 配線基板、半導体パッケージおよび配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414223A (en) * 1994-08-10 1995-05-09 Ast Research, Inc. Solder pad for printed circuit boards
US6493233B1 (en) * 2001-08-21 2002-12-10 Intel Corporation PCB-to-chassis mounting schemes
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
TWI358175B (en) * 2008-01-16 2012-02-11 Delta Electronics Inc Ground terminal
CN101600293B (zh) * 2008-06-05 2012-05-16 鸿富锦精密工业(深圳)有限公司 印刷电路板
RU2449417C2 (ru) * 2009-06-01 2012-04-27 Государственное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ охлаждения полупроводниковых тепловыделяющих электронных компонентов через биметаллические термоэлектрические электроды
CN201563292U (zh) * 2009-11-23 2010-08-25 英业达股份有限公司 电路板接地结构
CN103167721A (zh) * 2011-12-09 2013-06-19 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN103533746A (zh) * 2013-10-08 2014-01-22 上海斐讯数据通信技术有限公司 改进叠层结构的高密度互连集成印制电路板及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182994U (ja) * 1983-05-25 1984-12-06 富士通株式会社 プリント配線基板
JPH07211997A (ja) * 1994-01-26 1995-08-11 Melco:Kk プリント基板およびその設計用cad装置
JPH08236878A (ja) * 1995-02-24 1996-09-13 Sony Tektronix Corp 回路基板のビス穴構体
JP2009123896A (ja) * 2007-11-14 2009-06-04 Fujikura Ltd 回路基板
JP2011146408A (ja) * 2008-03-28 2011-07-28 Nec Corp 配線基板、半導体パッケージおよび配線基板の製造方法
JP2011035269A (ja) * 2009-08-04 2011-02-17 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
GB201702184D0 (en) 2017-03-29
KR102156471B1 (ko) 2020-09-15
WO2016026161A1 (zh) 2016-02-25
KR20170046150A (ko) 2017-04-28
US9521739B2 (en) 2016-12-13
KR20190034365A (ko) 2019-04-01
GB2543987A (en) 2017-05-03
GB2543987B (en) 2021-01-06
JP6523434B2 (ja) 2019-05-29
CN104185360B (zh) 2017-05-24
US20160050747A1 (en) 2016-02-18
CN104185360A (zh) 2014-12-03
RU2663185C1 (ru) 2018-08-02

Similar Documents

Publication Publication Date Title
TWI528871B (zh) 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構
KR101547500B1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
US9357631B2 (en) Flexible printed circuit board and method for making same
US20100319979A1 (en) Printed circuit board and method for drilling hole therein
JP2014131017A (ja) 多層基板
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
CN206851157U (zh) 一种阻焊开窗结构、印刷电路板及电子设备
US20150092373A1 (en) Mounting solution for components on a very fine pitch array
US20130016480A1 (en) Printed circuit board having heat gathering structures and manufacturing process thereof
CN105101685A (zh) 一种多层pcb的制作方法及多层pcb
US9769925B2 (en) Relieved component pad for 0201 use between vias
JP2005311289A (ja) 回路接続構造体とその製造方法
JP2017526182A (ja) プリント基板及びそのレイアウト方法
WO2023109048A1 (zh) Pcb及其制作方法
JP2017526182A5 (ja)
JP2005354030A (ja) 回路板の製法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
KR20180075171A (ko) Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법
KR20130044554A (ko) 인쇄회로기판 및 그 제조방법
CN109673099B (zh) 多层线路结构及其制作方法
US10383226B2 (en) Multi-layer circuit structure and manufacturing method thereof
TWI526908B (zh) 電容式觸控板及其製法
US9622348B2 (en) Multilayer circuit board
KR102149797B1 (ko) 기판 및 그 제조 방법
KR20110112670A (ko) 다층 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180905

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20181118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190425

R150 Certificate of patent or registration of utility model

Ref document number: 6523434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250