KR20170029511A - 다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법 - Google Patents

다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법 Download PDF

Info

Publication number
KR20170029511A
KR20170029511A KR1020177001322A KR20177001322A KR20170029511A KR 20170029511 A KR20170029511 A KR 20170029511A KR 1020177001322 A KR1020177001322 A KR 1020177001322A KR 20177001322 A KR20177001322 A KR 20177001322A KR 20170029511 A KR20170029511 A KR 20170029511A
Authority
KR
South Korea
Prior art keywords
tape
sets
chip
contacts
removal contacts
Prior art date
Application number
KR1020177001322A
Other languages
English (en)
Other versions
KR102274157B1 (ko
Inventor
김 몬 궝
곡 여오 림
지치앙 마오
Original Assignee
매뉴팩쳐링 인테그레이션 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매뉴팩쳐링 인테그레이션 테크놀로지 리미티드 filed Critical 매뉴팩쳐링 인테그레이션 테크놀로지 리미티드
Publication of KR20170029511A publication Critical patent/KR20170029511A/ko
Application granted granted Critical
Publication of KR102274157B1 publication Critical patent/KR102274157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

다단 이젝터를 이용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법이 개시되어 있다. 다단 이젝터 내의 하우징이 복수 세트의 테이프 제거 콘택트를 수용한다. 픽업 및 배치 유닛이 칩과 접촉하도록 천천히 움직인다. 진공원이 테이프를 흡착하기 위해 진공을 생성하는 데 이용된다. 내부, 중간 및 외부 콘택트와 같은 복수 세트의 콘택트는 독립적으로 또는 함께 콘택트의 각각의 구동 메커니즘을 이용하여 여러 단계에서 테이프 아래로 움직인다. 제어기가 칩으로부터 테이프를 효과적으로 제거 또는 느슨해지게 하기 위해 각 콘택트의 움직임을 독립적으로 제어할 수 있다. 픽업 및 배치 유닛은 그 후 칩에 어떠한 손상 없이 칩을 쉽게 픽업할 수 있다.

Description

다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법{SYSTEM AND METHOD FOR PEELING A SEMICONDUCTOR CHIP FROM A TAPE USING A MULTISTAGE EJECTOR}
본 발명은 통상적으로 반도체 칩에 관한 것이다. 본 개시내용의 실시예들은 다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법에 관한 것이다.
반도체 칩의 제조 시에, 원하는 반도체 집적 회로(IC)를 생산하기 위해 여러 가지 처리 단계가 단일 웨이퍼에 대해 동시에 수행된다. 일반적으로, IC는 포토리소그래피(photolithography)와 같은 프로세스를 통해 반도체 급 실리콘(EGS: Electronic-Grade Silicon) 또는 다른 반도체 재료의 단일 웨이퍼 상에 크게 일괄 생산된다. 웨이퍼는 다수의 단편으로 절단("다이스(diced)")되며, 각 단편은 회로의 하나의 카피(copy)를 포함한다. 웨이퍼를 절단하는 프로세스는 다이싱(dicing) 또는 싱귤레이션(singulation)이라고 하며, 각 단편은 다이(die) 또는 칩(chip)이라고 한다.
싱귤레이션 프로세스 동안, 웨이퍼로부터 개별 칩의 분리가 칩에 손상을 야기할 수도 있으므로, 칩을 손상으로부터 보호하는 것이 필요하다. 칩을 보호하고 그러한 손상을 감소시키기 위해, 통상적으로 싱귤레이션 전에 웨이퍼의 바닥 표면에 접착 테이프가 먼저 도포된다. 싱귤레이션 프로세스 후에, 접착 테이프가 칩으로부터 제거된다. 얇은 다이(예를 들면, 40㎛의 최소 두께의)로부터 접착 테이프의 제거로 인해 다이 균열이 생겨 결과적으로 생산 손실을 초래한다. 이러한 문제점을 극복하기 위해 종래 기술분야에서는 여러 가지 방법이 시도되어 왔다.
미국 특허 출원 US 2009/0101282 A1호에는, 반도체 다이를 픽업(picking-up)하기 위한 장치 및 방법이 개시되어 있다. 이 장치 및 방법은 다이 스테이지의 부착 표면의 내외로 이동하는 팁 단부(tip end)를 갖는 와이퍼 및 부착 표면 내에 형성되는 흡착 윈도우(suction window)를 차단하는 동안 와이퍼로 이동되는 셔터를 이용한다. 반도체 다이를 픽업할 때, 와이퍼의 팁 단부는 다이의 제1 단부와 정렬되고, 와이퍼는 부착 표면을 따라 이동되면서 와이퍼의 팁 단부는 다이가 콜릿(collet)에 의해 흡착 유지되어 있는 상태로 부착 표면으로부터 돌출된다. 흡착 구는 와이퍼가 이동됨에 따라 흡착 윈도우의 제1 단부 표면과 와이퍼의 시트 표면 사이에서 순차적으로 개방되고, 다이에 부착되는 다이싱 시트는 개방된 흡착 개구로 흡착되어 다이로부터 순차적으로 박리된다. 이 기술분야에서, 와이퍼 슬라이딩 속도는 박리 프로세스의 전파 속도보다 더 느려야 하며, 박리 프로세스는 일 측면에서 타 측면으로 전파해야 한다. 따라서, 써클 타임(circle time)이 제한된다.
US 특허 7,238,258호는 테이프로부터 반도체 칩을 박리하는 시스템을 개시한다. 이 시스템은 하우징 상에 노우즈(nose)를 구비한다. 노우즈는 타깃 칩의 횡방향 치수보다 더 작은 횡방향 치수를 갖는다. 하우징으로부터 노우즈를 통해 개구가 제공된다. 하우징 내에 노우즈에 인접하게 진공 포트가 제공된다. 진공 원이 개구 및 진공 포트에 제어 가능하게 연결된다. 노우즈는 타깃 칩에 대향하는 측면 상에 부착되는 테이프에 인접하게 위치된다. 진공이 가해져서 테이프가 노우즈 및 하우징의 인접 부분을 향해 끌어 당겨져서 타깃 칩의 중앙에 테이프를 지지하면서 타깃 칩의 주변 에지로부터 테이프가 박리된다.
이러한 종래 기술에서, 수직 사출 도구가 푸시 업(push-up) 니들(needle) 및 푸시 업 2단 블록을 포함한다. 모든 니들이 동시에 움직이기 때문에, 칩이 박리되기 전에 칩의 중앙에 고압이 생성되며, 그에 따라 칩이 손상될 가능성이 증가한다. 또한, 기울어진 테이프와 칩 표면 사이의 각도가 작고, 이것이 감소된 프로세스 흐름 및 사출 시퀀스를 유발할 수 있다.
따라서, 상기 결함을 극복하는 테이프로부터 반도체 칩을 박리하기 위한 개선된 시스템 및 방법에 대한 수요가 존재한다.
이하의 요약은 개시된 실시예에 특유한 혁신적인 특징의 일부의 이해를 용이하게 위해 제공된 것이며, 완전한 설명이 되도록 의도되는 것은 아니다. 본 명세서에 개시된 실시예들의 여러 가지 양태의 완전한 평가는 전체 명세서, 청구항, 도면 및 요약을 전체적으로 고려함으로써 얻어질 수 있다.
따라서, 개시된 실시예의 하나의 목적은 테이프로부터 반도체 칩을 박리하는 시스템을 제공하는 것이다. 이 시스템은 상기 칩이 부착되는 상기 테이프 아래쪽에 상부 표면이 위치하도록 상부 표면을 갖는 하우징, 상기 하우징의 상부 표면의 중앙에 제공되는 복수 세트의 테이프 제거 콘택트로서, 상기 복수 세트의 테이프 제거 콘택트의 각각은 독립적으로 또는 다른 세트와 함께 움직일 수 있는, 복수 세트의 테이프 제거 콘택트, 상기 복수 세트의 테이프 제거 콘택트를 둘러싸는 복수의 진공 채널, 상기 복수의 진공 채널에 결합되어 상기 테이프를 견고하게 유지시키도록 진공을 생성하는 진공원, 및 상기 진공원이 턴 온되면 상기 복수 세트의 테이프 제거 콘택트의 동시 움직임으로 인해 상기 칩이 상기 테이프로부터 제거되도록 상기 진공원 및 상기 복수 세트의 테이프 제거 콘택트를 제어하는 제어기를 포함한다.
개시된 실시예의 다른 목적은 상기 복수 세트의 테이프 제거 콘택트가 상기 하우징의 상부 표면의 중앙에 위치하는 내부 콘택트 세트, 상기 내부 콘택트 세트를 둘러싸는 중간 콘택트 세트, 및 상기 중간 콘택트 세트를 둘러싸는 외부 콘택트 세트를 포함하여, 상기 제어기가 상기 내부 콘택트 세트, 중간 콘택트 세트 및 외부 콘택트 세트의 개별적인 또는 집합적인 움직임을 트리거하게 하는 것이다.
개시된 실시예의 또 다른 목적은 복수 세트의 테이프 제거 콘택트의 각 세트가 상기 제어기로부터 수신되는 트리거에 기초하여 상기 콘택트 세트의 움직임을 용이하게 하는 각각의 구동 메커니즘에 결합되는 것이다.
개시된 실시예의 또 다른 목적은 상기 복수 세트의 테이프 제거 콘택트의 콘택트가 적어도 하나의 핀 또는 니들을 포함하는 것이다.
개시된 실시예의 또 다른 목적은 상기 칩의 자유 표면에 동작 가능하게 결합되는 픽업 및 배치 유닛을 제공하여, 상기 픽업 및 배치 유닛이 상기 칩이 상기 테이프로부터 느슨해지면 상기 테이프로부터 상기 칩을 제거하게 하는 것이다.
개시된 실시예의 또 다른 목적은 페퍼 폿(pepper pot)인 하우징을 제공하는 것이다.
개시된 실시예의 또 다른 목적은 동심원 형상인 복수의 진공 채널을 제공하는 것이다.
개시된 실시예의 또 다른 목적은 테이프로부터 반도체 칩을 박리하는 방법을 제공하는 것이다. 이 방법은 상기 칩이 부착되는 상기 테이프 아래쪽에 복수 세트의 테이프 제거 콘택트를 배치하는 단계로서, 상기 복수 세트의 테이프 제거 콘택트가 비활성 위치에 있게 하는 단계, 상기 칩의 자유 표면에 픽업 및 배치 유닛을 결합하는 단계, 하우징의 상부 표면에 상기 테이프를 견고하게 유지시키기 위해 진공을 생성하는 단계, 상기 복수 세트의 테이프 제거 콘택트를 위쪽 방향으로 제1의 미리 정의된 거리만큼 움직이는 단계, 동시에, 상기 픽업 및 배치 유닛을 위쪽 방향으로 상기 제1의 미리 정의된 거리만큼 움직이는 단계, 상기 복수 세트의 테이프 제거 콘택트 중 적어도 하나의 세트를 아래쪽 방향으로 선택적으로 움직여, 상기 복수 세트의 테이프 제거 콘택트의 모든 세트가 아래쪽 방향으로 움직일 때까지 보조를 맞추어 상기 칩으로부터 상기 테이프를 효과적으로 느슨해지게 하는 단계, 및 상기 복수 세트의 테이프 제거 콘택트의 모든 세트가 아래쪽 방향으로 움직인 후에 상기 픽업 및 배치 유닛을 이용하여 상기 칩을 제거하는 단계를 포함한다.
개시된 실시예의 또 다른 목적은 테이프로부터 반도체 칩을 박리하는 방법을 제공하는 것이다. 이 방법은 상기 칩이 부착되는 상기 테이프 아래쪽에 복수 세트의 테이프 제거 콘택트를 배치하는 단계로서, 상기 복수 세트의 테이프 제거 콘택트가 비활성 위치에 있게 하는 단계, 상기 칩의 자유 표면에 픽업 및 배치 유닛을 결합하는 단계, 하우징의 상부 표면에 상기 테이프를 견고하게 유지시키기 위해 진공을 생성하는 단계, 상기 복수 세트의 테이프 제거 콘택트를 위쪽 방향으로 제1의 미리 정의된 거리만큼 움직이는 단계, 동시에, 상기 픽업 및 배치 유닛을 위쪽 방향으로 상기 제1의 미리 정의된 거리만큼 움직이는 단계, 상기 복수 세트의 테이프 제거 콘택트 중 적어도 하나의 세트를 제2 및 제3의 미리 정의된 거리에 보조를 맞춰 더욱 위쪽 방향으로 움직이는 단계, 및 상기 복수 세트의 테이프 제거 콘택트의 마지막 세트만 상기 테이프에 부착되어 있을 때 상기 픽업 및 배치 유닛을 이용하여 상기 칩을 제거하는 단계를 포함한다.
개시된 실시예의 또 다른 목적은 테이프로부터 반도체 칩을 박리하는 방법을 제공하는 것이다. 이 방법은 상기 칩이 부착되는 상기 테이프 아래쪽에 복수 세트의 테이프 제거 콘택트를 배치하는 단계로서, 상기 복수 세트의 테이프 제거 콘택트가 비활성 위치에 있게 하는 단계, 상기 칩의 자유 표면에 픽업 및 배치 유닛을 결합하는 단계, 하우징의 상부 표면에 상기 테이프를 견고하게 유지시키기 위해 진공을 생성하는 단계, 상기 복수 세트의 테이프 제거 콘택트의 교호 세트를 위쪽 방향으로 제1의 미리 정의된 거리만큼 움직이는 단계, 동시에, 상기 픽업 및 배치 유닛을 위쪽 방향으로 상기 제1의 미리 정의된 거리만큼 움직이는 단계, 상기 복수 세트의 테이프 제거 콘택트의 교호 세트 중 적어도 하나의 세트를 아래쪽 방향으로 상기 제1의 미리 정의된 거리만큼, 그리고 상기 복수 세트의 테이프 제거 콘택트의 교호 세트 중 나머지 세트를 위쪽 방향으로 제2의 미리 정의된 거리만큼 선택적으로 움직이는 단계, 중간 콘택트 세트 및 상기 복수 세트의 테이프 제거 콘택트의 상기 교호 세트 중 상기 나머지 세트를 위쪽 방향으로 제3의 미리 정의된 거리만큼 움직여서, 위쪽 방향으로 움직인 상기 복수 세트의 테이프 제거 콘택트의 모두가 아래쪽 방향으로 움직일 때까지 보조를 맞추어 상기 칩으로부터 상기 테이프를 효과적으로 느슨해지게 하는 단계, 및 상기 복수 세트의 테이프 제거 콘택트의 모든 세트가 아래쪽 방향으로 움직인 후에 상기 픽업 및 배치 유닛을 이용하여 상기 칩을 제거하는 단계를 포함한다.
상기 요약뿐만 아니라 예시적인 실시예의 아래의 상세한 설명은 첨부된 도면과 함께 볼 때 더 잘 이해된다. 본 개시 내용을 예시하기 위하여, 개시 내용의 예시적인 구성이 도면에 도시되어 있다. 그러나, 개시 내용은 본 명세서에 개시된 특정 방법 및 수단에 한정되는 것은 아니다. 또한, 당업자는 도면들이 일정 비율로 되어 있지 않음을 이해할 것이다. 가능하면 어디든지, 같은 구성요소는 동일 번호로 표시되어 있다.
도 1은 개시된 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 데 이용되는 다단 이젝터의 측면도이다.
도 2는 개시된 실시예에 따르는 다단 이젝터의 하우징의 측면도이다.
도 3은 개시된 실시예에 따르는 도 2에 도시된 하우징의 사시도다이다.
도 4는 개시된 실시예에 따르는 도 1의 다단 이젝터의 사시도다이다.
도 5는 개시된 실시예에 따르는 도 1에 도시된 다단 이젝터의 분해도이다.
도 6a 내지 도 6f는 본 발명의 제1 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 데 이용되는 여러 단계들을 도시한다.
도 7a 내지 도 7e는 본 발명의 제2 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 데 이용되는 여러 단계들을 도시한다.
도 8a 내지 도 8e는 본 발명의 제3 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 데 수반되는 여러 단계들을 도시한다.
도 9a 내지 도 9e는 본 발명의 제4 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 데 수반되는 여러 단계들을 도시한다.
도 10a 내지 도 10e는 본 발명의 제5 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 데 수반되는 여러 단계들을 도시한다.
도 11은 개시된 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 방법에 관한 플로우차트이다.
도 12는 개시된 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 다른 방법에 관한 플로우차트이다.
도 13은 개시된 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 또 다른 방법에 관한 플로우차트이다.
이하의 기재에서 논의되는 특정 구성들은 변경 가능하고, 단지 적어도 하나의 실시예를 예시하기 위해 예를 든 것일 뿐 그 범위를 제한하고자 의도되는 것은 아닌 비제한적인 예들이다.
본 개시물은 다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법을 제공한다. 다단 이젝터는 제거될 칩으로부터 테이프를 느슨하게 하기 위해 이용되고, 그 후에 픽업 및 배치 유닛(pickup and place unit)이 테이프로부터 칩을 제거한다. 다단 이젝터의 하우징은 칩이 부착될 테이프 아래쪽에 위치되는 복수 세트의 테이프 제거 콘택트를 수용한다. 일 실시예에서는, 복수 세트의 테이프 제거 콘택트가 내부 콘택트 세트(inner set of cotacts), 중간 콘택트 세트(middle set of contacts) 및 외부 콘택트 세트(outer set of contacts)를 포함한다. 이들 3 세트의 테이프 제거 콘택트가 테이프 아래쪽에서 독립적으로 또는 함께 움직일 수 있다. 복수 세트의 테이프 제거 콘택트가 움직여서 칩으로부터 테이프가 느슨하게 하도록 유도하고 그 후 칩이 제거되는 동안 하우징에 테이프를 흡착하기 위해 하우징 내에 진공이 생성된다.
도 1을 참조하면, 다단 이젝터(100)의 측면도가 도시되어 있다. 다단 이젝터(100)는 상부 표면(104)을 갖는 하우징(102)을 포함한다. 일 실시예에서는, 하우징(102)이 페퍼 폿(pepper pot)일 수도 있다. 복수 세트의 테이프 제거 콘택트(106)의 어셈블리가 다단 이젝터(100)의 액추에이터 상에 장착된다. 다단 이젝터(100)는 진공 연결부(108) 및 다수의 액추에이터 연결부(110) 예를 들면, 각각의 테이프 제거 콘택트로의 구동 메커니즘의 연결부를 갖는다. 일 실시예에서는, 복수 세트의 테이프 제거 콘택트(106)가 내부 콘택트 세트, 중간 콘택트 세트 및 외부 콘택트 세트를 포함한다. 본 발명은 3 세트의 테이프 제거 콘택트를 이용하여 설명되어 있지만, 칩으로부터 테이프를 쉽고 효율적으로 제거하기 위해 필요한 다단 사출을 달성하기 위해 2 이상의 세트의 테이프 제거 콘택트를 이용하여 본 발명의 개시를 개량하는 것도 가능하다.
진공 연결부(108)는 (도 2에 도시되는) 복수의 진공 채널을 (도면에 도시되지 않은) 진공원에 연결한다. 진공원은 도 1에 도시된 바와 같이, 진공 연결부(108)를 통해 하우징 내에 진공을 생성한다. 구동 메커니즘(112)이 액추에이터 연결부(110) 중 하나를 통해 외부 콘택트 세트에 연결되어, 외부 세트의 콘택트를 위쪽 방향 또는 아래쪽 방향으로 움직임으로써 외부 세트의 콘택트를 필요한 위치로 운전한다. 유사하게, 내부 및 중간 콘택트 세트는 이들 각각의 구동 메커니즘(도면에는 도시되지 않음)에 의해 운전되어 내부 및 중간 콘택트 세트가 원하는 대로 위쪽 방향 또는 아래쪽 방향으로 움직인다. 진공원 및 각각의 구동 메커니즘은 이들의 기능을 위한 명령을 전송하는 제어기(도면에는 도시되지 않음)에 의해 제어된다. 예를 들면, 제어기는 진공원을 턴 온하도록 진공원에 트리거(trigger)를 전송할 수도 있다. 다른 예에 따르면, 제어기는 외부 콘택트 세트를 위쪽 방향으로 움직이도록 구동 메커니즘(112)을 트리거할 수도 있다. 주의할 점은 다단 이젝터(100)의 필수 구성요소만이 명확하게 하기 위해 기재되어 있으며, 임의의 추가의 요소가 본 발명의 개시내용에 따라 이용될 수도 있다는 것이다.
도 2는 도 1에 도시된 다단 이젝터(100)의 하우징(102)의 사시도를 나타낸다. 하우징(102)은 복수 세트의 테이프 제거 콘택트(106) 및 복수의 진공 채널(208)을 포함한다. 복수 세트의 테이프 제거 콘택트(106)는 테이프의 최대 흡착을 용이하게 하기 위해 하우징(102)의 중앙에 배치되며, 그 아래쪽에 상부 표면(104)이 위치된다. 그러나, 복수 세트의 테이프 제거 콘택트(106)가 또한 방사상으로 배치될 수 있다. 진공 채널(208)은 복수 세트의 테이프 제거 콘택트(106)에 인접해 있으므로, 진공 채널(208)이 복수 세트의 테이프 제거 콘택트(106)를 둘러싸고 있다. 예시적인 실시예에서는, 복수 세트의 테이프 제거 콘택트(106)가 내부 콘택트 세트(202), 중간 콘택트 세트(204) 및 외부 콘택트 세트(206)를 포함한다. 더 많은 세트의 콘택트로 본 발명의 개시내용을 개량하는 것이 가능하다. 콘택트는 황동으로 제작되며 매우 작은 폭을 갖는다. 일례로서, 콘택트는 칩을 손상시키는 문제를 피하기 위해 니들 보다는 핀일 수도 있다. 각각의 세트의 콘택트는 다른 세트의 콘택트와 독립적으로 또는 집합적으로 움직일 수 있다. 내부 콘택트 세트(202), 중간 콘택트 세트(204) 및 외부 콘택트 세트(206)는 제어기에 의해 제어되는 그들 세트 각각의 구동 메커니즘을 통해 움직인다.
예시적인 실시예에서는, 내부 콘택트 세트(202), 중간 콘택트 세트(204) 및 외부 콘택트 세트(206)가 아래와 같이 배치된다: 내부 콘택트 세트(202)는 중간 콘택트 세트(204)에 의해 둘러싸이고 이어서 외부 콘택트 세트(206)에 의해 둘러싸이는 하우징(102)의 상부 표면(104)의 중앙에 배치된다. 복수 세트의 테이프 제거 콘택트(106)는 칩의 하부 표면으로부터 테이프의 쉬운 제거를 용이하게 하는 임의의 형상을 취할 수 있고, 제한 없이 원형, 사각형, 삼각형 등을 포함할 수 있다. 상부 표면(104)은 칩이 부착되고 박리될 필요가 있는 테이프 아래쪽에 위치된다.
도 3은 하우징(102)의 상면도이다. 도 2에 설명된 바와 같이, 복수 세트의 테이프 제거 콘택트(106)가 단일 유닛으로서 하우징(102)의 상부 표면(104)의 중앙에 위치하는 것을 볼 수 있다. 일례로서, 내부 콘택트 세트(202)가 원형으로 배치되고, 중간 콘택트 세트(204)가 사각형으로 배치되면서 외부 콘택트 세트(206)가 삼각형으로 배치된다. 진공 채널(208)은 상부 표면(104)의 직경을 따라 동심원으로서 제공되므로, 진공 채널(208)이 아래쪽에 어떠한 채널도 없이 복수 세트의 테이프 제거 콘택트(106)를 둘러싸게 된다. 주의해야 할 점은 진공 하에서 진공 채널이 복수 세트의 테이프 제거 콘택트(106)를 조작할 때에 테이프를 견고하게 유지한다는 것이다.
도 4는 개시된 실시예에 따르는, 비활성 위치에 복수 세트의 테이프 제거 콘택트(106)를 갖는 다단 이젝터(100)의 사시도를 도시한다. 이 도면에서, 다단 이젝터(100)는 하우징(102)(페퍼 폿) 및 복수 세트의 테이프 제거 콘택트(106)를 장착 상태로 나타낸다. 비활성화 상태에서, 복수 세트의 테이프 제거 콘택트(106)는 하우징(102)(페퍼 폿)의 상부 표면(104)과 동일 평면에 있다. 3개의 구동 메커니즘 중 2개(402 및 404)가 도면에 도시되어 있다. 일 실시예에서는, 구동 메커니즘이 인코더 어셈블리일 수도 있다. 인코더 어셈블리는 복수 세트의 테이프 제거 콘택트(106)의 정확하고 고속의 움직임을 제공하기 위해 선형 인코더 어셈블리일 수도 있다. 고장 검출 유닛(406)이 임의의 조작 단계에서 구동 메커니즘 내의 임의의 고장을 검출할 수도 있다.
각 구동 메커니즘은 그 각각의 세트의 콘택트 예를 들면, 내부 콘택트 세트(202), 외부 콘택트 세트(206) 또는 중간 콘택트 세트(204)를 독립적으로 움직일 수 있다. 주의해야 할 점은 구동 메커니즘이 소프트웨어를 통해 콘택트의 개별 움직임을 제어한다는 것이다. 예를 들면, 제어기는 칩의 하부에서 테이프를 제거하거나 느슨하게 하기 위해 복수 세트의 테이프 제거 콘택트(106)의 각 세트의 컨텍트를 조작하기 위한 명령의 세트를 포함할 수도 있다. 테이프가 느슨해지면, 픽업 및 배치 유닛이 칩에 어떠한 손상을 야기하지 않고 칩을 쉽게 수집할 수 있다. 다단 이젝터(100)의 분해도가 도 5에 도시되어 있다. 진공원(도시되지 않음)이 테이프를 흡착하기 위해 진공을 생성하는 데 이용된다.
도 6a 내지 도 6f는 본 발명의 제1 실시예에 따르는, 테이프(606)로부터 반도체 칩(604)을 박리하는 데 수반되는 여러 단계들을 나타낸다. 싱귤레이션 프로세스 후에, 각 칩(604)이 부착될 접착 테이프(606)로부터 안전하게 분리되어야 한다. 개시된 실시예들에 따르면, 칩(604)은 도 1에 도시된 다단 이젝터(100)를 이용하여 제거된다. 칩(604)의 하부 표면이 접착 테이프(606)에 부착되는 한편 그 상부 표면은 구속되지 않으며 따라서, 자유 표면이라고 한다. 도 6a에 도시되어 있는 바와 같이, 칩(604)의 자유 표면이 픽업 및 배치 유닛(602)에 결합될 수도 있다. 복수 세트의 테이프 제거 콘택트(106)의 내부, 중간 및 외부 콘택트 세트(202, 204, 및 206)는 각각 칩(604)이 테이프(606)에 부착되는 위치에 테이프(606)의 아래쪽에 위치된다. 따라서, 테이프(606)의 일 부분은 칩(604)과 복수 세트의 테이프 제거 콘택트(106) 사이에 샌드위치된다. 테이프(606)의 나머지 부분 아래쪽에, 진공 채널(208)이 위치한다. 이 단계에서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)는 각각 비활성 위치에 즉, 진공 채널과 동일 평면에 있다.
칩 박리 프로세스의 개시 시에, 진공원이 턴 온된다. 그 후, 도 6b에 도시되어 있는 바와 같이, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 제1의 미리 정의된 거리만큼 픽업 및 배치 유닛(602)과 함께 위로 움직인다. 일 실시예에서는, 단계 1에서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)와 픽업 및 배치 유닛이 칩(604)에 대한 손상을 피하기 위해 함께 움직인다. 내부, 중간 및 외부 콘택트 세트(202, 204 및 206) 각각과 픽업 및 배치 유닛의 움직임은 제어기에 의해 트리거될 수도 있다. 도면으로부터 알 수 있는 바와 같이, 진공으로 인해, 테이프(606)의 중간 부분 아래쪽에 위치하는 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 상승할 때, 테이프(606)의 단부가 진공 채널(208)에 부착된 상태를 유지한다. 또한, 이 위치에서, 테이프(606)가 칩(604)의 단부에서 및 진공 채널(208)의 내측 단부 근처에서 느슨해진다.
도 6c에 도시되어 있는 다음 단계로서, 외부 콘택트 세트(206)가 미리 정의된 거리만큼 아래쪽 방향으로 움직인다. 이로 인해, 진공 채널(208)과 중간 콘택트 세트(204) 사이의 테이프(606)의 부분이 칩(604)으로부터 박리된다/느슨해진다. 그 후, 도 6d 내지 도 6e에 도시되어 있는 바와 같이, 중간 콘택트 세트(204) 및 내부 콘택트 세트(202)가 각각, 칩(604)의 하부 표면에 부착된 테이프(606)를 더욱 느슨해지게 하기 위해 미리 정의된 거리만큼 아래로 움직인다. 3 세트의 콘택트(202, 204 및 206)가 모두 아래로 움직이면, 테이프(606)는 칩(604)의 하부 표면으로부터 거의 박리되고/느슨해지고, 결국 도 6f에 도시되어 있는 바와 같이, 픽업 및 배치 유닛(602)이 칩에 어떠한 손상을 야기하지 않고 테이프(606)로부터 칩(604)을 쉽게 제거할 수도 있다. 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)를 차례로 미리 정해진 거리만큼 움직이면, 결국 3개의 콘택트가 모두 비활성 위치에 유지된다.
주의할 점은 본 발명을 이용함으로써 칩의 상부 표면에 가해지는 압력이 단일 단 이젝터와는 대조적으로 최소로 될 수 있다는 것이다. 또한, 본 발명의 박리 각도(가장 느슨해진 위치의 테이프와 칩의 하부 표면 사이의 각도)가 매우 크므로 칩의 쉬운 제거를 보증한다.
도 7a 내지 도 7e는 본 발명의 제2 실시예에 따르는, 테이프(606)로부터 반도체 칩(604)을 박리하는 데 수반되는 여러 단계를 나타낸다. 도 7a에 도시되어 있는 바와 같이, 칩(604)의 자유 표면이 픽업 및 배치 유닛(602)에 결합될 수도 있다. 복수 세트의 테이프 제거 콘택트(106)의 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 칩(604)이 테이프(606)에 부착되는 위치에 테이프(606)의 아래쪽에 위치한다. 따라서, 테이프(606)의 일 부분이 칩(604)과 복수 세트의 테이프 제거 콘택트(106) 사이에 샌드위치된다. 테이프(606)의 나머지 부분 아래쪽에, 진공 채널(208)이 위치한다. 이 단계에서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)는 각각 비활성 위치에 있다.
칩 박리 프로세스를 개시하기 위해, 진공원(도시되지 않음)이 턴 온된다. 그 후, 도 7b에 도시되어 있는 바와 같이, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 픽업 및 배치 유닛(602)과 함께 제1의 미리 정의된 거리만큼 위로 움직인다. 이것이 칩(604)의 단부에서 테이프(606)를 박리시킨다. 도 7c에 도시되어 있는 바와 같이, 중간 콘택트 세트(204) 및 내부 콘택트 세트(202)가 제2의 미리 정의된 거리만큼 위로 움직인다. 이것이 칩(604)으로부터 테이프(606)를 더욱 박리시킨다. 마지막으로, 도 7d에 도시되어 있는 바와 같이, 내부 콘택트 세트(202)가 제3의 미리 정의된 거리만큼 단독으로 위로 움직여서, 칩(604)으로부터 테이프(606)를 더욱 박리시키고, 픽업 및 배치 유닛(602)이 도 7e에서 손상 없이 테이프(606)로부터 칩(604)을 제거한다. 일 실시예에서는, 제1, 제2 및 제3의 미리 정의된 거리는 예를 들면, 1mm이다.
도 8a 내지 도 8e는 본 발명의 제3 실시예에 따르는, 테이프(606)로부터 반도체 칩(604)을 박리하는 데 수반되는 여러 단계를 나타낸다. 이 실시예에서는 구동 메커니즘과 함께, 복수 세트의 테이프 제거 콘택트(106)가 복수 세트의 테이프 제거 콘택트(106)를 움직일 때 테이프(606)를 유지시키기 위해 진공원에 연결된다. 도 8a에 도시되어 있는 바와 같이, 칩(604)의 자유 표면이 픽업 및 배치 유닛(602)에 결합될 수도 있다. 복수 세트의 테이프 제거 콘택트(106)의 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 칩(604)이 테이프(606)에 부착되는 위치에 테이프(606)의 아래쪽에 위치한다. 따라서, 테이프(606)의 일 부분이 칩(604)과 복수 세트의 테이프 제거 콘택트(106) 사이에 샌드위치된다. 테이프(606)의 나머지 부분 아래쪽에, 진공 채널(208)이 위치한다. 이 단계에서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)는 각각 비활성 위치에 있다.
칩 박리 프로세스를 개시하기 위해, 진공원(도시되지 않음)이 턴 온된다. 그 후, 도 8b에 도시되어 있는 바와 같이, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 픽업 및 배치 유닛(602)과 함께 제1의 미리 정의된 거리만큼 위로 움직인다. 이것이 진공 채널(208)의 내측 단부에서 및 칩(604)의 측면에서 테이프(606)를 느슨해지게 한다. 도 8c에서는, 외부 콘택트 세트(206)가 제1의 미리 정의된 거리만큼 아래로 움직이고, 내부 및 중간 콘택트 세트(202 및 204)가 다시 제2의 미리 정의된 거리만큼 위로 움직인다. 이로 인해, 외부 콘택트 세트(206)의 폭에 대응하는 테이프(606)의 부분이 칩(604)의 하부 표면으로부터 박리된다. 테이프(606)의 이 박리된 부분을 유지하기 위해 외부 콘택트 세트(206) 상에서 진공 흡착이 증가한다. 도 8d에서는, 내부 콘택트 세트(202)가 제3의 미리 정의된 거리만큼 위로 움직여서 칩(604)의 하부 표면으로부터 테이프를 더욱 느슨해지게 한다. 테이프(606)의 이러한 더욱 박리된 부분을 유지하기 위해 중간 콘택트 세트(204) 상에서 진공 흡착이 이제 증가한다. 마지막으로, 도 8e에 도시되어 있는 바와 같이, 내부 콘택트 세트(202) 및 중간 콘택트 세트(204)가 아래로 움직여서, 3개의 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)의 각각이 모두 비활성 위치에 있다. 내부 콘택트 세트(202)를 아래로 움직임으로써, 테이프(606)가 칩(604)의 하부 표면으로부터 제거되고 픽업 및 배치 유닛(602)이 손상 없이 칩(604)을 쉽게 수집할 수 있다.
도 9a 내지 도 9e는 본 발명의 제4 실시예에 따르는, 테이프(606)로부터 반도체 칩(604)을 박리하는 데 수반되는 여러 단계를 나타낸다. 이 실시예에서는 구동 메커니즘과 함께, 복수 세트의 테이프 제거 콘택트(106)가 복수 세트의 테이프 제거 콘택트(106)를 움직일 때 테이프(606)를 유지시키기 위해 진공원에 연결된다. 도 9a에 도시되어 있는 바와 같이, 칩(604)의 자유 표면이 픽업 및 배치 유닛(602)에 결합되어 있다. 복수 세트의 테이프 제거 콘택트(106)의 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 칩(604)이 테이프(606)에 부착되는 위치에 테이프(606)의 아래쪽에 위치한다. 따라서, 테이프(606)의 일 부분이 칩(604)과 복수 세트의 테이프 제거 콘택트(106) 사이에 샌드위치된다. 테이프(606)의 나머지 부분 아래쪽에, 진공 채널(208)이 위치한다. 이 단계에서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)는 각각 비활성 위치에 있다.
칩 박리 프로세스를 개시하기 위해, 진공원(도시되지 않음)이 턴 온된다. 그 후, 도 9b에 도시되어 있는 바와 같이, 내부 및 외부 콘택트 세트(202 및 206)가 각각, 픽업 및 배치 유닛(602)과 함께 제1의 미리 정의된 거리만큼 위로 움직인다. 이것이 비활성 상태에서 중간 콘택트 세트(204)에 결합되어 있던 칩(604)의 하부 표면의 부분에서 및 칩(604)의 측면에서 테이프(606)를 박리시킨다. 더욱이, 흡착 효과로 인해, 중간 콘택트 세트(204)에 결합되어 있는 테이프(606)의 부분이 비활성 위치에 있는 중간 콘택트 세트(204)에 여전히 부착되어 있다. 도 9c에서는, 외부 콘택트 세트(206)가 제1의 미리 정의된 거리만큼 아래로 움직이고, 내부 콘택트 세트(202)가 제2의 미리 정의된 거리만큼 위로 움직인다. 이로 인해, 외부 콘택트 세트(206) 및 중간 콘택트 세트(204)의 폭에 대응하는 테이프(606)의 실질적인 부분이 칩(604)의 하부 표면으로부터 박리된다. 도 9d에 도시되어 있는 바와 같이 흡착 효과에 의해 테이프(606)의 느슨해진 부분을 견고하게 유지함으로써 테이프(606)의 느슨해진 부분을 부착하기 위해, 중간 콘택트 세트(204)가 제1의 미리 정의된 거리만큼 위로 움직이는 동시에, 내부 콘택트 세트(202)가 제3의 미리 정의된 거리만큼 위로 움직인다. 마지막으로, 도 9e에 도시되어 있는 바와 같이, 내부 콘택트 세트(202) 및 중간 콘택트 세트(204)가 비활성 상태와 동일한 위치까지 아래로 움직임으로써, 테이프(606)를 칩(604)의 하부 표면으로부터 제거하고 픽업 및 배치 유닛(602)이 손상 없이 칩(604)을 수집한다.
도 10a 내지 도 10e는 본 발명의 제5 실시예에 따르는, 테이프(606)로부터 반도체 칩(604)을 박리하는 데 수반되는 여러 단계를 나타낸다. 이 실시예에서는 구동 메커니즘과 함께, 복수 세트의 테이프 제거 콘택트(106)가 복수 세트의 테이프 제거 콘택트(106)를 움직일 때 테이프(606)를 유지시키기 위해 진공원에 연결된다. 도 10a에 도시되어 있는 바와 같이, 칩(604)의 자유 표면이 픽업 및 배치 유닛(602)에 결합되어 있다. 복수 세트의 테이프 제거 콘택트(106)의 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 칩(604)이 테이프(606)에 부착되는 위치에 테이프(606)의 아래쪽에 위치한다. 따라서, 테이프(606)의 일 부분이 칩(604)과 복수 세트의 테이프 제거 콘택트(106) 사이에 샌드위치된다. 테이프(606)의 나머지 부분 아래쪽에, 진공 채널(208)이 위치한다. 이 실시예에서의 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)는 각각 상기 실시예들에 도시되어 있는 핀과는 대조적으로 하나 이상의 니들을 포함한다. 이 단계에서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)는 각각 비활성 위치에 있다.
칩 박리 프로세스를 개시하기 위해, 진공원(도시되지 않음)이 턴 온된다. 그 후, 도 10b에 도시되어 있는 바와 같이, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각, 픽업 및 배치 유닛(602)과 함께 제1의 미리 정의된 거리만큼 위로 움직인다. 진공 흡착으로 인해, 테이프는 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)의 표면 상의 편평한 부분에 부착된 상태를 유지한다. 따라서, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각 위로 움직인 후에, 테이프(606)가 다수의 부분 즉, 진공 채널(208)의 내측 단부, 칩(604)의 단부 및 내부, 중간 및 외부 콘택트 세트(202, 204 및 206) 각각의 표면 상의 편평한 부분에서 칩(604)의 하부 표면으로부터 느슨해진다. 도 10c에서는, 외부 콘택트 세트(206)가 제1의 미리 정의된 거리만큼 아래로 움직이고, 중간 및 내부 콘택트 세트(202 및 204)가 제2의 미리 정의된 거리만큼 위로 움직인다. 이로 인해, 외부 콘택트 세트(206) 및 칩(604)의 단부의 폭에 대응하는 테이프(606)의 부분이 칩(604)의 하부 표면으로부터 박리된다. 그 후에, 도 10d에 도시되어 있는 바와 같이 칩(604)의 하부 표면으로부터 테이프(606)를 더욱 느슨해지게 하기 위해, 내부 콘택트 세트(202)가 제3의 미리 정의된 거리만큼 위로 움직인다. 마지막으로, 도 10e에 도시되어 있는 바와 같이, 내부 콘택트 세트(202) 및 중간 콘택트 세트(204)가 비활성 상태와 동일한 위치까지 아래로 움직임으로써, 테이프(606)를 칩(604)의 하부 표면으로부터 제거하고 픽업 및 배치 유닛(602)이 손상 없이 칩(604)을 수집한다.
주의할 점은 도 8a 내지 도 8e에서 및 도 10a 내지 도 10e에서 수반되는 단계는 동일하지만, 도 8a 내지 도 8e에서는, 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각 핀인 반면에, 도 10a 내지 도 10e에서는 내부, 중간 및 외부 콘택트 세트(202, 204 및 206)가 각각 하나 이상의 니들이라는 것이다.
도 11은 개시된 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 하나의 방법에 관한 플로우차트(1100)를 도시한다. 블록 1102에서, 내부, 중간 및 외부 콘택트 세트는 아래쪽 또는 반도체 칩이 반대편에 부착되어 있는 테이프 아래의 비활성 위치에 유지된다. 따라서, 테이프는 칩과 복수 세트의 테이프 제거 핀 사이에 샌드위치된다. 이 위치에서, 내부, 중간 및 외부 콘택트 세트는 하우징의 상부 표면과 동일한 레벨에 있다. 그 후, 블록 1104에 도시되어 있는 바와 같이 다단 이젝터의 진공원이 턴 온된다. 하우징의 상부 표면에 테이프를 견고하게 유지시키기 위해 진공이 생성된다. 블록 1106에 언급된 바와 같이 픽업 및 배치 유닛이 칩의 자유 단부에 천천히 결합된다. 주의해야 할 점은 다단 이젝터가 다양한 핀 움직임을 수행한 후에 칩의 하부 표면 아래의 테이프를 느슨해지게 하거나 제거하는 데 이용되며, 그 후 픽업 및 배치 유닛이 아래의 단계들에서 설명되는 바와 같이 테이프로부터 칩을 쉽게 제거할 수 있다는 것이다.
그 후, 블록 1108에 도시되어 있는 바와 같이, 내부, 중간 및 외부 콘택트 세트가 픽업 및 배치 유닛과 함께 제1의 미리 정의된 거리만큼 천천히 위로 움직인다. 이것이 칩의 단부에서 테이프가 느슨해지게 한다. 블록 1110에서, 복수 세트의 제거 콘택트 중 적어도 하나의 세트가 보조를 맞춰 칩으로부터 테이프가 효과적으로 느슨해지게 하기 위해 아래쪽 방향으로 선택적으로 움직인다. 예를 들면, 도 6c 내지 도 6e에서, 먼저 외부 콘택트 세트가 아래쪽 방향으로 움직이고 이어서 중간 콘택트 세트가, 그리고 마지막으로 내부 콘택트 세트가 각각 움직인다. 블록 1110은 3개의 콘택트 세트에 관하여 설명되어 있지만, 더 많은 콘택트 세트가 존재하는 경우, 2 이상의 세트가 한꺼번에 아래로 이동될 수 있는 것이 가능하다. 블록 1110은 복수의 세트의 테이프 제거 콘택트의 모든 세트가 제1의 미리 정의된 거리만큼 아래쪽 방향으로 이동될 때까지 반복된다.
그 후, 블록 1112에서, 픽업 및 배치 유닛이 칩을 천천히 제거하고, 진공원이 블록 1114에서 턴 오프된다.
도 12는 대체 실시예에 따르는, 테이프로부터 반도체 칩을 박리하는 대체 방법에 관한 플로우차트(1200)를 도시한다. 블록 1202에서, 내부, 중간 및 외부 콘택트 세트는 아래쪽 또는 반도체 칩이 반대편에 부착되어 있는 테이프 아래의 비활성 위치에 유지된다. 따라서, 테이프는 칩과 복수 세트의 테이프 제거 핀 사이에 샌드위치된다. 블록 1204에서 다단 이젝터 내의 진공원이 턴 온된다. 하우징의 상부 표면에 테이프를 견고하게 유지시키기 위해 진공이 생성된다. 블록 1206에 언급된 바와 같이 픽업 및 배치 유닛이 칩의 자유 단부에 천천히 결합된다. 그 후, 블록 1208에서, 내부, 중간 및 외부 콘택트 세트가 픽업 및 배치 유닛과 함께 제1의 미리 정의된 거리만큼 천천히 위로 움직인다. 이것이 칩의 단부에서 테이프가 느슨해지게 한다.
블록 1210에 도시되어 있는 바와 같이, 복수 세트의 테이프 제거 콘택트가 제2의 미리 정의된 거리에 보조를 맞춰 더욱 위로 움직인다. 그러한 각 단계에서, 복수 세트의 테이프 제거 콘택트의 수는 이전 단계에 비해 하나씩 줄어든다. 예를 들면(또한 도 7c 내지 도 7e에 도시되어 있는), 내부 및 중간 콘택트 세트가 칩에 부착되는 테이프를 느슨해지게 하기 위해 픽업 및 배치 유닛과 함께 제2의 미리 정의된 거리만큼 더욱 위쪽 방향으로 움직인다. 그 후, 내부 콘택트 세트가 테이프를 더욱 느슨해지게 하기 위해 제3의 미리 정해진 거리만큼 단독으로 위로 움직인다. 따라서, 상기 2개의 단계의 각각에서, 세트들의 후속하는 위쪽 방향 움직임마다 이전 세트보다 한 세트 덜 가졌다. 도 8c 내지 도 8e 및 도 10c 내지 도 10e는 블록 1208 및 1210의 예시적인 도면이다. 마지막으로, 블록 1212에서, 픽업 및 배치 유닛은 칩을 픽업하여 칩을 픽업한 후에 천천히 움직이며, 블록 1214에서 진공원이 턴 오프된다.
도 13은 개시된 실시예에 따르는 테이프로부터 반도체 칩을 박리하는 또 다른 방법에 관한 플로우차트(1300)를 도시한다. 블록 1302에서, 내부, 중간 및 외부 콘택트 세트는 아래쪽 또는 반도체 칩이 반대편에 부착되어 있는 테이프 아래의 비활성 위치에 유지된다. 따라서, 테이프는 칩과 복수 세트의 테이프 제거 핀 사이에 샌드위치된다. 그 후, 블록 1304에 도시되어 있는 바와 같이 다단 이젝터의 진공원이 턴 온된다. 하우징의 상부 표면에 테이프를 견고하게 유지시키기 위해 진공이 생성된다. 블록 1306에 언급된 바와 같이 픽업 및 배치 유닛이 칩의 자유 단부에 천천히 결합된다.
그 후, 블록 1308에 도시되어 있는 바와 같이, 복수 세트의 테이프 제거 콘택트 중의 교호 세트가 제1의 미리 정의된 거리만큼 위쪽 방향으로 움직인다. 예를 들면, 도 9b에 도시되어 있는 바와 같이, 내부 및 외부 콘택트 세트가 제1의 미리 정의된 거리만큼 천천히 위로 움직인다. 이것이 칩의 단부에서 테이프를 느슨해지게 한다. 또한, 픽업 및 배치 유닛이 동시에 동일한 거리만큼 위쪽 방향으로 움직인다. 블록 1310에서, 복수 세트의 테이프 제거 콘택트 중 위쪽 방향으로 움직인 교호 세트의 적어도 하나의 세트는 아래쪽 방향으로 움직이고, 동시에 복수 세트의 테이프 제거 콘택트 중 위쪽 방향으로 움직인 교호 세트의 나머지 세트는 보조를 맞춰 칩으로부터 테이프를 효과적으로 느슨해지게 하기 위해 제2의 미리 정해진 거리만큼 위쪽 방향으로 움직인다. 예를 들면, 도 9c 및 도 9e에서, 외부 및 내부 콘택트 세트가 각각 아래쪽으로 움직인다. 이 프로세스는 복수 세트의 테이프 제거 콘택트 중 위쪽 방향으로 움직인 교호 세트의 모두가 아래쪽 방향으로 움직일 때까지 반복된다. 선택적으로, 예를 들면, 도 9d에 도시되어 있는 바와 같이, 중간 콘택트 세트는, 내부 콘택트 세트가 중간 세트를 통해 가해지는 흡착 효과로 인해 느슨해진 테이프를 견고하게 유지하기 위해 아래쪽 방향으로 움직이기 전에 위쪽 방향으로 움직일 수도 있다.
그 후, 블록 1312에서, 픽업 및 배치 유닛이 칩을 천천히 제거하고, 블록 1314에서 진공원이 턴 오프된다.
상기 개시된 및 다른 특징 및 기능의 변형 또는 그 대안이 다수의 다른 상이한 시스템 또는 어플리케이션에 바람직하게 결합될 수도 있음을 이해할 것이다. 또한, 여러 가지 현재 예측되지 않거나 기대하지 않은 대안, 수정, 변형 또는 개량이 당업자에 의해 결국 만들어질 수도 있으며, 이는 아래의 청구항들에 의해 포함되도록 또한 의도된다.
현재의 개시 내용의 실시예들은 가능한 양태를 커버하도록 광범위하게 상당히 상세히 기재되어 있지만, 당업자는 다른 버전의 개시 내용이 또한 가능함을 인지할 것이다.

Claims (17)

  1. 테이프로부터 반도체 칩을 박리하는 시스템으로서:
    상기 칩이 부착되는 상기 테이프 아래쪽에 위치하는 상부 표면을 갖는 하우징;
    상기 하우징의 상부 표면의 중앙에 제공되는 복수 세트의 테이프 제거 콘택트로서, 상기 복수 세트의 테이프 제거 콘택트의 각각은 독립적으로 또는 다른 세트와 함께 움직일 수 있는, 복수 세트의 테이프 제거 콘택트;
    상기 복수 세트의 테이프 제거 콘택트를 둘러싸는 복수의 진공 채널;
    상기 복수의 진공 채널에 결합되어 상기 테이프를 견고하게 유지시키도록 진공을 생성하는 진공원; 및
    상기 진공원 및 상기 복수 세트의 테이프 제거 콘택트를 제어하는 제어기를 포함하며,
    상기 칩은 상기 진공원이 턴 온되면 상기 복수 세트의 테이프 제거 콘택트의 동시 움직임으로 인해 상기 테이프로부터 제거되는, 테이프로부터 반도체 칩을 박리하는 시스템.
  2. 제1항에 있어서, 상기 복수 세트의 테이프 제거 콘택트는:
    상기 하우징의 상부 표면의 중앙에 위치하는 내부 콘택트 세트;
    상기 내부 콘택트 세트를 둘러싸는 중간 콘택트 세트; 및
    상기 중간 콘택트 세트를 둘러싸는 외부 콘택트 세트를 포함하며;
    상기 제어기는 상기 내부 콘택트 세트, 중간 콘택트 세트 및 외부 콘택트 세트의 개별적인 또는 집합적인 움직임을 트리거(trigger)하는, 테이프로부터 반도체 칩을 박리하는 시스템.
  3. 제1항에 있어서, 복수 세트의 테이프 제거 콘택트의 각 세트는 상기 제어기로부터 수신되는 트리거에 기초하여 상기 콘택트 세트의 움직임을 용이하게 하는 각각의 구동 메커니즘에 결합되는, 테이프로부터 반도체 칩을 박리하는 시스템.
  4. 제1항에 있어서, 상기 복수 세트의 테이프 제거 콘택트의 콘택트는 적어도 하나의 핀 또는 니들(needle)을 포함하는, 테이프로부터 반도체 칩을 박리하는 시스템.
  5. 제1항에 있어서, 상기 칩의 자유 표면에 동작 가능하게 결합되는 픽업 및 배치 유닛을 더 포함하고, 상기 픽업 및 배치 유닛은 상기 칩이 상기 테이프로부터 느슨해지면 상기 테이프로부터 상기 칩을 제거하는, 테이프로부터 반도체 칩을 박리하는 시스템.
  6. 제1항에 있어서, 상기 하우징은 페퍼 폿(pepper pot)을 포함하는, 테이프로부터 반도체 칩을 박리하는 시스템.
  7. 제1항에 있어서, 상기 복수의 진공 채널은 동심원 형상인, 테이프로부터 반도체 칩을 박리하는 시스템.
  8. 테이프로부터 반도체 칩을 박리하는 방법으로서:
    상기 칩이 부착되는 상기 테이프 아래쪽에 복수 세트의 테이프 제거 콘택트를 배치하는 단계로서, 상기 복수 세트의 테이프 제거 콘택트는 비활성 위치에 있는, 단계;
    상기 칩의 자유 표면에 픽업 및 배치 유닛을 결합하는 단계;
    하우징의 상부 표면에 상기 테이프를 견고하게 유지시키기 위해 진공을 생성하는 단계;
    상기 복수 세트의 테이프 제거 콘택트를 위쪽 방향으로 제1의 미리 정의된 거리만큼 움직이는 단계;
    동시에, 상기 픽업 및 배치 유닛을 위쪽 방향으로 상기 제1의 미리 정의된 거리만큼 움직이는 단계;
    상기 복수 세트의 테이프 제거 콘택트 중 적어도 하나의 세트를 아래쪽 방향으로 선택적으로 움직여, 상기 복수 세트의 테이프 제거 콘택트의 모든 세트가 아래쪽 방향으로 움직일 때까지 보조를 맞추어 상기 칩으로부터 상기 테이프를 효과적으로 느슨해지게 하는 단계; 및
    상기 복수 세트의 테이프 제거 콘택트의 모든 세트가 아래쪽 방향으로 움직인 후에 상기 픽업 및 배치 유닛을 이용하여 상기 칩을 제거하는 단계를 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  9. 제8항에 있어서, 상기 복수 세트의 테이프 제거 콘택트 중 하나의 세트를 선택적으로 움직이는 것은:
    상기 복수 세트의 테이프 제거 콘택트 중 외부 콘택트 세트를 아래쪽 방향으로 움직이는 것;
    이어서 상기 복수 세트의 테이프 제거 콘택트 중 중간 콘택트 세트를 아래쪽 방향으로 움직이는 것; 및
    그 후 상기 복수 세트의 테이프 제거 콘택트 중 내부 콘택트 세트를 아래쪽 방향으로 움직여, 상기 픽업 및 배치 유닛에 결합되는 상기 칩을 남기는 것을 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  10. 제8항에 있어서, 상기 복수 세트의 테이프 제거 콘택트 중 하나의 세트를 선택적으로 움직이는 것은 제어기의 제어 하에서 선택적으로 움직이는 것을 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  11. 제8항에 있어서, 상기 칩이 제거된 후에 진공원을 턴 오프시키는 단계를 더 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  12. 테이프로부터 반도체 칩을 박리하는 방법으로서:
    상기 칩이 부착되는 상기 테이프 아래쪽에 복수 세트의 테이프 제거 콘택트를 배치하는 단계로서, 상기 복수 세트의 테이프 제거 콘택트는 비활성 위치에 있는, 단계;
    상기 칩의 자유 표면에 픽업 및 배치 유닛을 결합하는 단계;
    하우징의 상부 표면에 상기 테이프를 견고하게 유지시키기 위해 진공을 생성하는 단계;
    상기 복수 세트의 테이프 제거 콘택트를 위쪽 방향으로 제1의 미리 정의된 거리만큼 움직이는 단계;
    동시에, 상기 픽업 및 배치 유닛을 위쪽 방향으로 상기 제1의 미리 정의된 거리만큼 움직이는 단계;
    상기 복수 세트의 테이프 제거 콘택트 중 적어도 하나의 세트를 제2 및 제3의 미리 정의된 거리에 보조를 맞춰 더욱 위쪽 방향으로 움직이는 단계; 및
    상기 복수 세트의 테이프 제거 콘택트의 마지막 세트만 상기 테이프에 부착되어 있을 때 상기 픽업 및 배치 유닛을 이용하여 상기 칩을 제거하는 단계를 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  13. 제12항에 있어서, 상기 복수 세트의 테이프 제거 콘택트를 보조를 맞춰 위쪽 방향으로 움직이는 것은:
    상기 복수 세트의 테이프 제거 콘택트 중 중간 및 내부 콘택트 세트를 상기 제2의 미리 정의된 거리만큼 위쪽으로 움직이고, 이어서 상기 복수 세트의 테이프 제거 콘택트 중 상기 내부 콘택트 세트를 상기 제3의 미리 정의된 거리만큼 위쪽으로 움직이는 것을 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  14. 제12항에 있어서, 상기 복수 세트의 테이프 제거 콘택트 중 적어도 하나의 세트를 제2 및 제3의 미리 정의된 거리에 보조를 맞춰 움직일 때 상기 복수 세트의 테이프 제거 콘택트의 수를 이전 단계에 비해 하나씩 줄이는 단계를 더 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  15. 제12항에 있어서, 상기 복수 세트의 테이프 제거 콘택트를 움직이는 것은 제어기의 제어 하에서 움직이는 것을 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  16. 제12항에 있어서, 상기 칩이 제거된 후에 진공원을 턴 오프시키는 단계를 더 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
  17. 테이프로부터 반도체 칩을 박리하는 방법으로서,
    상기 칩이 부착되는 상기 테이프 아래쪽에 복수 세트의 테이프 제거 콘택트를 배치하는 단계로서, 상기 복수 세트의 테이프 제거 콘택트는 비활성 위치에 있는, 단계;
    상기 칩의 자유 표면에 픽업 및 배치 유닛을 결합하는 단계;
    하우징의 상부 표면에 상기 테이프를 견고하게 유지시키기 위해 진공을 생성하는 단계;
    상기 복수 세트의 테이프 제거 콘택트의 교호 세트를 위쪽 방향으로 제1의 미리 정의된 거리만큼 움직이는 단계;
    동시에, 상기 픽업 및 배치 유닛을 위쪽 방향으로 상기 제1의 미리 정의된 거리만큼 움직이는 단계;
    상기 복수 세트의 테이프 제거 콘택트의 교호 세트 중 적어도 하나의 세트를 아래쪽 방향으로 상기 제1의 미리 정의된 거리만큼, 그리고 상기 복수 세트의 테이프 제거 콘택트의 교호 세트 중 나머지 세트를 위쪽 방향으로 제2의 미리 정의된 거리만큼 선택적으로 움직이는 단계;
    중간 콘택트 세트 및 상기 복수 세트의 테이프 제거 콘택트의 상기 교호 세트 중 상기 나머지 세트를 위쪽 방향으로 제3의 미리 정의된 거리만큼 움직여서, 위쪽 방향으로 움직인 상기 복수 세트의 테이프 제거 콘택트의 모두가 아래쪽 방향으로 움직일 때까지 보조를 맞추어 상기 칩으로부터 상기 테이프를 효과적으로 느슨해지게 하는 단계; 및
    상기 복수 세트의 테이프 제거 콘택트의 모든 세트가 아래쪽 방향으로 움직인 후에 상기 픽업 및 배치 유닛을 이용하여 상기 칩을 제거하는 단계를 포함하는, 테이프로부터 반도체 칩을 박리하는 방법.
KR1020177001322A 2014-06-18 2015-05-13 다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법 KR102274157B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10201403372SA SG10201403372SA (en) 2014-06-18 2014-06-18 System and method for peeling a semiconductor chip from a tape using a multistage ejector
SG10201403372S 2014-06-18
PCT/SG2015/050109 WO2015195045A1 (en) 2014-06-18 2015-05-13 System and method for peeling a semiconductor chip from a tape using a multistage ejector

Publications (2)

Publication Number Publication Date
KR20170029511A true KR20170029511A (ko) 2017-03-15
KR102274157B1 KR102274157B1 (ko) 2021-07-09

Family

ID=54935881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001322A KR102274157B1 (ko) 2014-06-18 2015-05-13 다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법

Country Status (8)

Country Link
US (1) US9929036B2 (ko)
KR (1) KR102274157B1 (ko)
CN (1) CN106463341B (ko)
MY (1) MY188507A (ko)
PH (1) PH12016502349B1 (ko)
SG (1) SG10201403372SA (ko)
TW (1) TWI664068B (ko)
WO (1) WO2015195045A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034600A (ko) * 2018-09-21 2020-03-31 파스포드 테크놀로지 주식회사 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법
KR20200051322A (ko) * 2018-11-05 2020-05-13 세메스 주식회사 다이 이젝팅 장치
KR20210153584A (ko) * 2019-03-25 2021-12-17 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20230073463A (ko) * 2021-11-19 2023-05-26 (주)큐엠씨 멀티-레벨 이젝트핀
US11728189B2 (en) 2018-09-28 2023-08-15 Rohinni, Inc. Apparatus to control transfer parameters during transfer of semiconductor devices

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6797569B2 (ja) * 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN108666257B (zh) * 2017-03-31 2021-03-09 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
KR102617347B1 (ko) 2018-10-04 2023-12-26 삼성전자주식회사 다이 이젝터 및 상기 다이 이젝터를 포함하는 다이 공급 장치
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
DE102018125682B4 (de) * 2018-10-16 2023-01-19 Asm Assembly Systems Gmbh & Co. Kg Ejektorvorrichtung sowie Verfahren zum Unterstützen eines Ablösens eines auf einer Haltefolie angeordneten elektrischen Bauteils
KR102700207B1 (ko) * 2019-03-12 2024-08-28 삼성전자주식회사 칩 이젝팅 장치
CN113594079B (zh) * 2020-04-30 2024-01-16 先进科技新加坡有限公司 用于将电子元件从粘性载体分离的顶出器单元
US11600516B2 (en) * 2020-05-13 2023-03-07 Asmpt Singapore Pte. Ltd. Die ejector height adjustment
TWI740643B (zh) * 2020-09-11 2021-09-21 健策精密工業股份有限公司 均熱片的包裝盒與包裝方法
JP7039675B2 (ja) * 2020-11-18 2022-03-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7145557B1 (ja) * 2021-02-17 2022-10-03 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
KR20080112127A (ko) * 2007-06-19 2008-12-24 가부시끼가이샤 르네사스 테크놀로지 반도체 집적 회로 장치의 제조 방법
US8470130B2 (en) * 2009-10-20 2013-06-25 Asm Assembly Automation Ltd Universal die detachment apparatus
KR20130111366A (ko) * 2012-03-30 2013-10-10 베시 스위처랜드 아게 포일로부터 반도체 칩을 탈착시키기 위한 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7238258B2 (en) 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
US7665204B2 (en) * 2006-10-16 2010-02-23 Asm Assembly Automation Ltd. Die detachment apparatus comprising pre-peeling structure
US8221583B2 (en) * 2007-01-20 2012-07-17 Stats Chippac Ltd. System for peeling semiconductor chips from tape
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2009064938A (ja) 2007-09-06 2009-03-26 Shinkawa Ltd 半導体ダイのピックアップ装置及びピックアップ方法
MY150953A (en) * 2008-11-05 2014-03-31 Esec Ag Die-ejector
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
KR20080112127A (ko) * 2007-06-19 2008-12-24 가부시끼가이샤 르네사스 테크놀로지 반도체 집적 회로 장치의 제조 방법
US8470130B2 (en) * 2009-10-20 2013-06-25 Asm Assembly Automation Ltd Universal die detachment apparatus
KR20130111366A (ko) * 2012-03-30 2013-10-10 베시 스위처랜드 아게 포일로부터 반도체 칩을 탈착시키기 위한 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034600A (ko) * 2018-09-21 2020-03-31 파스포드 테크놀로지 주식회사 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법
US11728189B2 (en) 2018-09-28 2023-08-15 Rohinni, Inc. Apparatus to control transfer parameters during transfer of semiconductor devices
KR20200051322A (ko) * 2018-11-05 2020-05-13 세메스 주식회사 다이 이젝팅 장치
KR20210153584A (ko) * 2019-03-25 2021-12-17 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
US11569118B2 (en) 2019-03-25 2023-01-31 Fasford Technology Co., Ltd. Semiconductor manufacturing apparatus and manufacturing method for semiconductor device
KR20230073463A (ko) * 2021-11-19 2023-05-26 (주)큐엠씨 멀티-레벨 이젝트핀

Also Published As

Publication number Publication date
WO2015195045A1 (en) 2015-12-23
CN106463341A (zh) 2017-02-22
CN106463341B (zh) 2019-03-26
KR102274157B1 (ko) 2021-07-09
MY188507A (en) 2021-12-17
TW201600312A (zh) 2016-01-01
SG10201403372SA (en) 2016-01-28
TWI664068B (zh) 2019-07-01
PH12016502349A1 (en) 2017-02-13
PH12016502349B1 (en) 2017-02-13
US20170133259A1 (en) 2017-05-11
US9929036B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
KR102274157B1 (ko) 다단 이젝터를 사용하여 테이프로부터 반도체 칩을 박리하는 시스템 및 방법
JP3209736B2 (ja) ペレットピックアップ装置
TWI419213B (zh) 通用晶粒分離裝置
JP5488966B2 (ja) ダイエジェクタ
JP4530966B2 (ja) ボンディング装置及びボンディング方法
JP4816654B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP2013065757A (ja) 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP2014011416A (ja) 半導体チップのピックアップ装置およびピックアップ方法
KR100817068B1 (ko) 박형의 반도체 칩 픽업 장치 및 방법
JP2004311880A (ja) 半導体チップのピックアップ装置およびピックアップ方法ならびに吸着剥離ツール
KR20160006790A (ko) 반도체 칩의 픽업 장치
JP6366223B2 (ja) 半導体チップのピックアップ装置
JP4668361B2 (ja) チップ剥離方法、チップ剥離装置、及び半導体装置製造方法
KR102580580B1 (ko) 웨이퍼 상에 다이들을 본딩하기 위한 장치 및 방법
JP2010087359A (ja) ピックアップ装置
JP4875263B2 (ja) ダイボンディング方法
JP5602784B2 (ja) ピックアップ方法およびピックアップ装置
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP5060273B2 (ja) 電子部品剥離装置
KR100592338B1 (ko) 전자부품 픽업 장치, 전자부품 픽업 방법 및 전자부품픽업 프로그램
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
JP2004039865A (ja) 半導体チップ剥離装置およびその方法
JP5980875B2 (ja) チップ剥離装置及びチップ剥離方法
JP7458773B2 (ja) 電子部品のピックアップ装置及び実装装置
JP2012084685A (ja) チップ剥離装置およびチップ剥離方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right