KR20170019460A - 부착물의 제거 방법 및 드라이 에칭 방법 - Google Patents

부착물의 제거 방법 및 드라이 에칭 방법 Download PDF

Info

Publication number
KR20170019460A
KR20170019460A KR1020177001588A KR20177001588A KR20170019460A KR 20170019460 A KR20170019460 A KR 20170019460A KR 1020177001588 A KR1020177001588 A KR 1020177001588A KR 20177001588 A KR20177001588 A KR 20177001588A KR 20170019460 A KR20170019460 A KR 20170019460A
Authority
KR
South Korea
Prior art keywords
gas
etching
substrate
iodine
chamber
Prior art date
Application number
KR1020177001588A
Other languages
English (en)
Other versions
KR101955829B1 (ko
Inventor
아키오우 기쿠치
마사노리 와타리
켄지 카메다
신 히야마
야스토시 츠보타
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55580957&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20170019460(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20170019460A publication Critical patent/KR20170019460A/ko
Application granted granted Critical
Publication of KR101955829B1 publication Critical patent/KR101955829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B9/00—Cleaning hollow articles by methods or apparatus specially adapted thereto 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

칠플루오린화 아이오딘을 포함하는 에칭 가스를 이용한 에칭 시의 불편을 억제한다. 챔버를 구성하는 부재 또는 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법이 제공된다. 또한, 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여 기판 표면을 에칭하는 공정과, 기판 표면을 에칭한 후, 챔버를 구성하는 부재 또는 챔버에 접속된 배관의 표면에 부착한 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 공정을 포함하는 드라이 에칭 방법이 제공된다.

Description

부착물의 제거 방법, 드라이 에칭 방법, 및 기판 처리 장치{METHOD FOR REMOVING ADHERING MATTER, DRY ETCHING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 챔버의 내부 및 배기 배관에 부착한, 아이오딘 산화물이나 아이오딘 화합물 등의 아이오딘 함유물의 제거 방법 등에 관한 것이다.
실리콘 화합물은 반도체 분야에 있어 중요하고 불가결한 재료이다. 예를 들면, 반도체 소자의 게이트 절연막으로서의 실리콘 산화막, 박막 트랜지스터로서의 아몰퍼스 실리콘막 및 질화 실리콘막 등을 비롯하여, MEMS 등의 삼차원 구조 소자에 사용되는 폴리 실리콘 재료, 저소비 전력의 트랜지스터 등 용도의 탄화규소(SiC) 등에서와 같이, 폭넓은 분야에 있어서 사용되고 있다. 특히, DRAM나 플래시 메모리에 포함되는 트랜지스터 등으로 대표되는 반도체소자는 해마다 집적화가 진행되고 있으므로, 실리콘 반도체 디바이스가 주목 받고 있다.
통상, 반도체 제조 공정에 있어서, 실리콘이나 실리콘 화합물은 소정의 형상으로 가공될지의 최종 공정 등 소정의 공정에서 제거된다. 이러한 실리콘 화합물의 가공이나 제거를 실시하는 경우, 종래부터 드라이 에칭이 넓게 이용되어 왔다.
본 발명자 등은, 에칭 재료로 칠플루오린화 아이오딘을 이용하는 것으로 실리콘을 선택적으로 에칭할 수 있는 것을 찾아냈다(특허 문헌 1을 참조). 그러나, 이러한 수법으로는 챔버 내부 및 배기 배관에 수분이 있는 상태에서 에칭을 실시하면 아래와 같이 반응에 의해, 화학식 IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)으로 표현되는 아이오딘 산화물이 생성되어, 챔버 내부 및 배기 배관의 벽면에 부착하는 경우가 있었다.
반응식: IF7+nH2O → IxOyF-+HF
또한, 칠플루오린화 아이오딘을 이용하여 기판 상의 실리콘 박막을 에칭할 때의 반응은, 다음의 식으로 표현된다.
Si+2IF7 → SiF4+2IF5
에칭 시에, 부생성물이나, 에칭 가스의 분해에 의해, 오플루오린화 아이오딘(IF5) 등의 아이오딘 화합물이 챔버 내부 및 배기 배관의 벽면에 부착하거나 기판의 표면에 퇴적하거나 하는 경우가 있었다.
챔버 내부 및 배기 배관의 벽면에 아이오딘 산화물이나 아이오딘 화합물(이하, 아이오딘 산화물과 아이오딘 화합물을 아울러 아이오딘 함유물이라고 부르는 경우가 있음)이 부착한 상태에서 Si웨이퍼 등의 기판을 챔버 내에 도입하면, 챔버 내를 진공으로 하여, 불활성 가스로 치환했을 때에 휘발한 아이오딘 함유물이 Si웨이퍼 등의 기판에 부착한다. 기판에 부착한 아이오딘 함유물의 영향으로, 에칭 속도의 저하나 에칭이 진행되지 않는 등의 불편이 생긴다고 하는 문제점이 있었다.
또한, 기판의 표면에, 에칭 시에 발생한 아이오딘 화합물이 퇴적한 채로 있으면, 기판 표면에 아이오딘 오염이 남게 된다. 또한, 그대로의 상태로 기판 표면이 대기에 노출되면, 아이오딘 화합물이 대기중의 수분과 반응하여, 아이오딘화 수소(HI)나 아이오딘산(HIO3) 등을 발생시키고, 챔버 내부 및 배기 배관 등의 금속 부재의 부식을 유발할 가능성이 있다고 하는 문제점이 있었다.
특허 문헌 2에서는, 칠플루오린화 아이오딘을 이용한 에칭을 수행하는 방법으로서 반응성 가스(할로겐간 화합물, 및 플루오린화 수소)와 불활성 가스를 혼합시켜, 챔버까지의 가스 공급로를 냉각, 단열 팽창시키면서 챔버 내에서 분출하는 것으로, 반응성 클러스터를 챔버 내에서 생성하고, 그것을 이용하여 에칭 및 클리닝을 수행하는 방법이 개시되어 있다. 특허 문헌 2에서는, 반응성 가스를 클러스터화하는 것으로, 에칭 속도를 향상시키고 있다.
그렇지만, 특허 문헌 2에서는 반응성 가스로서 할로겐간 화합물, 및 HF가 기재되어 있고 그 중의 하나로서 칠플루오린화 아이오딘의 기재가 있으나, 부생하는 아이오딘 함유물에 관한 기재 및 아이오딘 함유물이 에칭에 미치는 영향에 대한 개시는 없다. 특허 문헌 2의 수법에서도 챔버 내부 및 배기 배관의 수분의 영향에 의해 아이오딘 산화물이 생성되기 때문에, 에칭의 불편을 억제하지 못하며, 에칭 시의 불편의 억제 및 생산성의 향상이라는 과제를 해결할 수 없었다.
또한, 특허 문헌 3에는, 진공 배기 배관의 클리닝 방법으로서 할로겐간 화합물을 이용한 반도체 성막 장치 및 진공 펌프와 관련되는 흡기 배관의 클리닝 방법이 개시되어 있다. 그렇지만, 특허 문헌 3에서는, 반응성 가스로서 칠플루오린화 아이오딘의 기재가 있지만, 부생하는 아이오딘 함유물에 관한 기재 및 아이오딘 함유물이 에칭에 미치는 영향에 대한 개시는 없다. 또한, 특허 문헌 3에서는, 아몰퍼스 실리콘 또는 이산화 규소나 불순물의 퇴적막을 클리닝하고 있으나, 반응성 가스 유래의 아이오딘 함유물에 대해서는 언급하고 있지 않다.
또한, 특허 문헌 4에는, 산화물 반도체막의 드라이 에칭 방법으로서 In, Ga, Zn를 포함하는 산화물 반도체막에 대해, Cl2 또는 Cl2/Ar를 이용하여 다음과 같은 조건(챔버 압력: 0.6 Pa 이상 5 Pa 이하, 기판 측에 인가하는 바이어스 RF파워 밀도: 0.02 W/cm2보다 큼)으로 에칭하는 방법이 개시되어 있다. 종래 기술인 리프트 오프법과 비교하여, 포토레지스트를 제거할 때의 피증착막의 패턴단의 벗겨져 올라감을 억제할 수 있기 때문에, 제품 비율을 향상할 수 있는 것이 기재되어 있다. 그렇지만, 특허 문헌 4의 제거 대상의 막은 In, Ga, Zn을 포함하는 산화물 반도체막이며, 아이오딘 함유물의 제거에 관한 기재는 없다. 게다가 특허 문헌 4 기재의 조건으로 아이오딘 함유물을 제거하면 에칭 장치의 구성 재료인 Al계 재료의 부식으로 연결되기 때문에 바람직하지 않다.
선행 기술 문헌
특허 문헌
특허 문헌 1: 특개 2014-150169호 공보
특허 문헌 2: 특개 2013-46001호 공보
특허 문헌 3: 특개 2011-208193호 공보
특허 문헌 4: 특허 제 4999400호 공보
이상과 같이, 챔버 내부 및 배기 배관의 수분에 의한 아이오딘 산화물의 발생에 관한 기재는 없으며, 아이오딘 산화물의 발생에 의한 에칭의 불편이나 생산성의 저하 등의 문제도 알려져 있지 않았었다. 또한, 현재 상태에서는, 이러한 아이오딘 산화물이나 에칭 시에 발생하는 아이오딘 화합물을 포함하는 아이오딘 함유물이 원인이 되는 에칭의 불편에 대한 대처 방법에 대해서도 알려지지 않았고, 아이오딘 함유물의 제거를 실시하기 위해서는 챔버를 해체하고 세정을 실시할 필요가 있다고 하는 문제점이 있었다.
본 발명은, 상기의 문제점을 고려한 것으로, 칠플루오린화 아이오딘 등을 포함하는 에칭 가스를 이용하는 에칭 시의 불편을 억제하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법이 있다.
본 발명의 다른 형태는, 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여 기판 표면을 에칭하는 공정과, 상기 기판 표면을 에칭한 후, 상기 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착한 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 공정을 포함하는 드라이 에칭 방법이다.
본 발명의 또 다른 형태는, 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 화합물을 포함하는 부착물을, 아이오딘을 포함하지 않는 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법이다.
본 발명의 또 다른 형태는, 기판 상의 막을 아이오딘 함유 가스에 의해 제거하는 에칭 공정과, 상기 에칭 공정으로 생성되는 아이오딘 화합물을 제거하는 후처리 공정을 가지고, 상기 후처리 공정에서는, 상기 기판의 표면에 아이오딘을 포함하지 않는 불소 함유 가스를 포함하는 후처리용 가스를 공급하여, 상기 아이오딘 화합물을 제거하는 드라이 에칭 방법이다.
본 발명의 또 다른 형태에서는, 적어도 실리콘을 주성분으로 하는 실리콘 함유막이 형성된 기판을 수용하는 챔버와, 상기 챔버에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부와, 상기 챔버에 불소 함유 가스를 포함하는 클리닝 가스를 공급하는 클리닝 가스 공급부와, 적어도 상기 에칭 가스 공급부와 상기 클리닝 가스 공급부를 제어해, 상기 에칭 가스를 공급하여, 상기 기판을 에칭한 후, 상기 챔버의 내부에 부착한 아이오딘 산화물을 포함하는 부착물을 상기 클리닝 가스를 이용하여 제거하는 장치 콘트롤러를 가지는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에서는, 적어도 실리콘을 주성분으로 하는 실리콘 함유막이 형성된 기판을 수용하는 챔버와, 상기 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부와, 상기 챔버 내에 불소 함유 가스를 포함하는 후처리용 가스를 공급하는 후처리용 가스 공급부와, 적어도 상기 에칭 가스 공급부와 상기 후처리용 가스 공급부를 제어해, 상기 에칭 가스를 상기 챔버에 공급하여, 상기 기판을 상기 에칭 가스에 노출시키고, 상기 실리콘 함유막을 제거하며, 그 후, 상기 후처리용 가스를 상기 챔버에 공급하여, 상기 기판에 퇴적한 아이오딘 화합물을 제거하도록 제어하는 제어부를 가지는 기판 처리 장치가 제공된다.
본 발명에 의하면 칠플루오린화 아이오딘 등의 에칭 가스를 이용하여 에칭한 후에, 생성된 아이오딘 함유물을 제거하기 때문에, 에칭 시의 불편을 억제할 수 있다.
도 1은 제1 실시 형태 및 제2 실시 형태에서 이용한 에칭 장치(1)의 개략도이다.
도 2는 시차열, 열중량 측정 장치(21)의 개략도이다.
도 3은 I2O5의 반응성 조사로의 ClF3 가스 흐름 통과 하의 중량 변화의 온도 의존성을 나타내는 도면이다.
도 4는 I2O5의 반응성 조사로의 20%F2/N2 가스 흐름 통과 하의 중량 변화의 온도 의존성을 나타내는 도면이다.
도 5는 I2O5의 반응성 조사로의 IF7 가스 흐름 통과 하의 중량 변화의 온도 의존성을 나타내는 도면이다.
도 6은 제1 실시 형태 및 제2 실시 형태와 관련되는 에칭 장치를 이용한 드라이 에칭 처리를 나타내는 도면이다.
도 7은 실시예 1과 비교예 1에 있어서의 에칭 시험을 반복했을 때의 에칭 속도의 추이를 나타내는 도면이다.
도 8은 제3 실시 형태와 관련되는 에칭 장치를 이용한 드라이 에칭 처리를 나타내는 도면이다.
도 9는 제3 실시 형태와 관련되는 에칭 장치의 기판 처리 시의 개략도이다.
도 10은 제3 실시 형태와 관련되는 에칭 장치의 기판 반송 시의 개략도이다.
도 11은 제3 실시 형태와 관련되는 에칭 장치의 제어장치의 구성도이다.
도 12는 제3 실시 형태와 관련되는 드라이 에칭 공정에 있어서의 가스 공급의 타임 차트를 나타내는 도면이다.
도 13은 제3 실시 형태와 관련되는 드라이 에칭의 실험 결과를 나타내는 도면이다.
(제1 실시 형태)
이하, 본 발명의 실시 형태를 상세하게 설명한다.
본 발명의 제1 실시 형태는, 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법이다.
또한, 상기 아이오딘 산화물은, 화학식: [IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)]으로 표현되는 것이 바람직하고, 이 화학식에서 표현되는 아이오딘 산화물 중에서 가장 안정한 것이 I2O5이며, I2O5를 제거할 수 있으면 다른 아이오딘 산화물도 제거할 수 있는 경우가 많다. 또한, 부착물 내에는, IxOyFz로 표현되는 아이오딘 산화물 중에서, 조성이 다른 복수 종류의 아이오딘 산화물이 포함될 수도 있다.
클리닝 가스 내에 포함되는 불소 함유 가스는, HF, F2, XFn(X는 Cl, Br, I 중 어떠한 것을 나타내고, n은 1 이상 7 이하의 정수를 나타냄)으로 구성되는 군에서 선택되는 적어도 일종의 가스인 것이 바람직하고, 불소 함유 가스로서는, HF, F2, ClF, ClF3, ClF5, BrF, BrF3, BrF5, IF, IF3, IF5, IF7를 사용할 수 있다.
클리닝 가스는, 20℃ 이상 300℃ 이하의 온도 영역, 보다 바람직하게는 40℃ 이상 200℃ 이하의 온도 영역에서 아이오딘 산화물과 접촉시키는 것이 바람직하다. 클리닝 가스를 고온으로 하면 챔버 내부 및 배기 배관의 스테인리스강 등의 금속 부재와 반응하기 때문에 바람직하지 않다. 또한, 반응 온도를 과도하게 낮게 하면, 클리닝 가스와 아이오딘 산화물과의 반응이 진행하지 않고, 부착물의 제거를 할 수 없거나, 제거에 시간이 너무 걸리기 때문에 바람직하지 않다.
특히, 클리닝 가스 내에 포함되는 불소 함유 가스로서는, F2와 ClF와 IF7로부터 구성되는 군에서 선택되는 하나 이상의 가스를 사용하는 것이 바람직하다. 도 3에 나타낸 것처럼, ClF3는, 760 torr(=101 kPa)에서는 25℃에서부터 I2O5와 반응하는 것이 후술하는 반응성 조사에서 분명해졌기 때문에, 클리닝 가스 내에 ClF3를 포함시키는 경우에는, 25℃ 이상 200℃ 이하의 온도 영역에서 아이오딘 산화물과 접촉시키는 것이 바람직하다. 200℃를 넘으면, ClF3와 스테인리스강과의 반응성이 높아져, 챔버 내부 및 배기 배관에 부식을 일으킬 가능성이 높아진다. 클리닝 가스 내에 ClF3를 포함시키는 것으로, 저온에서도 아이오딘 산화물을 제거할 수 있다. 도 3에서 나타낸 것처럼, 25℃에서부터 I2O5의 중량 변화가 생기고 있으며 75℃에서는 완전하게 I2O5와 ClF3과의 반응이 종료하고 있다. 이러한 결과로부터, 특히, 짧은 가열 시간에서, 높은 반응속도를 달성할 수 있도록 하기 위해, 온도 영역은 40℃ 이상 75℃ 이하인 것이 바람직하다.
도 4에서 나타낸 것처럼, F2는, 760 torr(=101 kPa)에서는 120℃에서부터 I2O5와 반응하는 것이 후술하는 F2를 20체적% 포함하는 질소 희석의 가스를 이용한 반응성 조사에서 분명해졌기 때문에, 클리닝 가스 내에 F2를 포함시키는 경우에는, 120℃ 이상 200℃ 이하의 온도 영역에서 아이오딘 산화물과 접촉시키는 것이 바람직하다. 200℃을 넘으면, F2와 스테인리스강과의 반응성이 높아져, 챔버 내에 부식을 일으킬 가능성이 높아진다. 클리닝 가스 내에 F2를 포함시키는 것으로, 비교적 저온에서도 아이오딘 산화물을 제거할 수 있다.
도 5에서 나타낸 것처럼, IF7은, 760 torr(=101 kPa)에서는 230℃에서부터 I2O5와 반응하는 것이 후술하는 반응성 조사에서 분명해졌기 때문에, 클리닝 가스 내에 IF7를 포함시키는 경우에는, 230℃ 이상 300℃ 이하의 온도 영역에서 아이오딘 산화물과 접촉시키는 것이 바람직하다. IF7가 300℃을 넘으면, IF5와 F2로 분해되기가 쉬워지고, 특히 F2가 스테인리스강과 반응하여 챔버 내부 및 배기 배관에 부식을 일으킬 가능성이 높아진다.
또한, 클리닝 가스는, 66 Pa 이상 101 kPa 이하의 압력 영역, 보다 바람직하게는 66 Pa 이상 40 kPa 이하의 압력 영역에서 아이오딘 산화물과 접촉시키는 것이 바람직하다. 압력이 너무 높으면, 감압 환경 하에서 사용하는 것을 전제로 하는 에칭 장치에 불편을 야기할 수도 있다. 한편, 압력이 너무 낮으면 반응이 진행되지 않고, 부착물의 제거가 곤란하게 되거나 과도하게 시간이 걸리게 된다.
클리닝 가스에는, 아이오딘 산화물을 제거하는데 충분한 불소 함유 가스가 포함되어 있으면 좋지만, 불소 함유 가스가 5 체적% 이상 포함되는 것이 바람직하고, 20 체적% 이상 포함되는 것이 보다 바람직하고, 90 체적% 이상 포함되는 것이 특히 바람직하다. 특히, 실질적으로 불소 함유 가스가 100 체적%, 즉, 실질적으로 불소 함유 가스 이외의 성분을 포함하지 않게 하는 것이 바람직하다.
제1 실시 형태에 있어서는, 챔버 내부 및 배기 배관의 아이오딘 산화물을, 챔버를 해체 세정하는 일 없이, 클리닝 가스를 도입하는 것으로 제거할 수 있으므로 칠플루오린화 아이오딘을 이용한 드라이 에칭 방법을 효율적으로 실시할 수 있다.
(제2 실시 형태)
또한, 본 발명의 제2 실시 형태는, 기판 표면을 에칭하는 공정과 부착물을 제거하는 공정을 포함하는 드라이 에칭 방법이다.
제2 실시 형태와 관련되는 드라이 에칭 방법은, 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여 기판 표면을 에칭하는 에칭 공정과, 상기 기판 표면을 에칭한 후, 상기 챔버의 내부에 부착한 아이오딘 산화물을 포함하는 부착물을, 적어도 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물 제거 공정을 포함하는 것을 특징으로 한다.
클리닝 가스 내에 불소나 칠플루오린화 아이오딘을 포함하는 경우는, 아이오딘 산화물을 포함하는 부착물을 효율적으로 제거하기 위해, 챔버 내부 및 배기 배관을 가열하는 것이 바람직하다. 한편, 클리닝 가스 내에 ClF3를 포함시키는 경우에는, 저온에서도 아이오딘 산화물을 제거할 수 있으며, 또한, 예를 들면, 칠플루오린화 아이오딘으로의 에칭과 ClF3로의 부착물 제거를, 동일한 정도의 온도에서 실시할 수 있다. 따라서, ClF3를 클리닝 가스로서 이용하는 경우, 특히, 장치에의 부담이 적게 되므로, 스루풋(throughput) 향상에 기여하는 점에서 바람직하다.
또한, 제2 실시 형태에 있어서는, 에칭 공정의 뒤에 부착물 제거 공정을 매회 실시할 필요는 없고, 여러 차례의 에칭 공정을 실시한 후에 부착물 제거 공정을 실시할 수도 있다. 부착물 제거 공정의 횟수를 줄이면 장치의 이용 효율을 향상시킬 수 있다.
부착물 제거 공정은, 제1 실시 형태와 같은 방법을 이용할 수 있다. 또한, 에칭 공정에 대해 반응하지 않았던 아이오딘 산화물을 부착물 제거 공정에서 제거하기 위해, 부착물 제거 공정에서 IF7을 포함하는 클리닝 가스를 이용하는 경우에는, 에칭 공정보다 온도 또는 압력을 높게 하여 부착물 제거 공정을 실시하는 것이 바람직하다.
(에칭 공정)
에칭 공정에서는, 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여 기판 표면을 에칭한다. 아이오딘 함유 가스로서는, 실리콘을 선택적으로 에칭 할 수 있는 것으로서, 특히 칠플루오린화 아이오딘을 이용하는 것이 바람직하다. 에칭 공정에 있어서, 칠플루오린화 아이오딘에의 첨가 가스는 필수의 요건은 아니며 칠플루오린화 아이오딘은 단독으로도 사용될 수 있으나, 에칭 공정의 효과를 손상시키지 않는 범주에서, 적당히 필요에 따라서 다른 첨가 가스를 더할 수도 있다. 통상, 칠플루오린화 아이오딘은 에칭 가스 내에서, 적어도 50 체적% 이상, 바람직하게는, 80 체적% 이상 포함된다. 특히, 높은 면내 균일성과 에칭 속도를 양립시키기 위해서는, 실질적으로 칠플루오린화 아이오딘을 100 체적%, 즉, 실질적으로 칠플루오린화 아이오딘 이외의 성분을 포함하지 않도록 하는 것이 더 바람직하다.
또한, "실질적으로 칠플루오린화 아이오딘 이외의 성분을 포함하지 않는다"는 것은, 에칭에 이용하는 칠플루오린화 아이오딘 이외의 성분을 별도 첨가하지 않는 것을 의미하며, 일반적인 칠플루오린화 아이오딘의 제조 공정 등에서 혼입하는 원료에서 유래하는, 미량 성분의 오플루오린화 아이오딘, 불소, 플루오린화 수소 등은 포함되어 있을 수도 있다.
칠플루오린화 아이오딘 이외에 에칭 가스 내에 첨가하는 가스로서는, 에칭의 성능을 조정하기 위해서, 필요에 따라서, 산화성 가스나 불활성 가스를 더할 수도 있다. 통상, 첨가 가스가 더해지는 경우, 칠플루오린화 아이오딘의 함유율은, 1 체적% 이상 100 체적% 이하의 범위가 되도록 적절하게 조정된다.
산화성 가스로서는, O2, O3, CO2, N2O, NO, NO2 등의 산소 함유 가스, F2, NF3, Cl2, Br2, I2, YFn(Y는 Cl, Br, I 중 어떠한 것을 나타내고, n은 1 이상 5 이하의 정수를 나타냄) 등의 할로겐 가스가 예시된다. 이러한 것들 중에서, 입수가 용이한 점이나, 칠플루오린화 아이오딘과 혼합했을 때에 안정함을 이유로, O2, F2, NF3, Cl2가 바람직하다. 또한, 산화성 가스의 첨가량은, 사용하는 에칭 장치의 성능, 형상 및 에칭 조건에 의존하여 적당히 조정된다.
칠플루오린화 아이오딘은, 기존의 실리콘의 에칭 가스와 비교하여, 그 화학적 성질에서 실리콘을 에칭하여 가공할 때의 마스크 재료 등의 내(耐)에칭 부재와의 선택비가 매우 우수한 것이 발견되었다. 한편, 내에칭 부재란, 본 실시의 형태에서 사용하는 칠플루오린화 아이오딘 가스를 포함하는 에칭 가스와의 반응성이, 기존의 실리콘의 에칭 가스와 비교하여 지극히 낮은 부재이다.
제2 실시 형태의 드라이 에칭 방법의 처리 대상물이 되는 것은, 실리콘이라면 특별히 제한되지 않지만, 아몰퍼스 실리콘, 폴리 실리콘, 단결정 실리콘 등을 들 수 있다. 특히 처리 대상물로서는, 실리콘막을 가지는 기판의 표면이 바람직하고, 또한, 적어도 실리콘막, 칠플루오린화 아이오딘과 지극히 반응하기 어려운 내에칭 부재를 포함하는 반도체소자 등의 구조체가 매우 적합하다. 또한, 실리콘 단독으로부터 구성되는 처리 대상물에도 적용 가능하고, 실리콘 기판의 표면 가공에도 이용할 수 있는, 예를 들면, 실리콘 기판에의 트렌치나 홀 형성에도 사용할 수 있다.
실리콘막으로서는, 반도체소자 형성에 사용되는 실리콘막이 매우 적합하고, 예를 들면, 아몰퍼스 실리콘막, 폴리 실리콘막, 단결정 실리콘막 등을 들 수 있다. 또한, 내에칭 부재는, 실리콘막을 소정의 형상으로 가공하기 위한 마스크로서 이용하는 경우나, 처리 대상물의 실리콘막을 제거하고, 내에칭 부재 자신을 삼차원 구조 등 소정의 형상으로 형성하여, 내에칭 부재를 반도체소자의 구조체로서 이용하는 경우를 들 수 있다.
내에칭 부재를 마스크로서 이용하는 경우, 실리콘막의 표면에 소정 형상으로 패터닝 된 마스크를 이용하고, 에칭 가스를 이용하여 실리콘막을 선택적으로 에칭하는 방법을 적용할 수 있다. 마스크에 이용하는 재료는, 칠플루오린화 아이오딘과 지극히 반응하기 어려운 재료이면 특별히 제한되지 않지만, 예를 들면, SiO2, SiOC, SiON, SiN, TiN, TiO2, 포토레지스트, 탄소계 재료, 또한, Ru, Cu, Ni, Co, Hf, Zr 및 그러한 산화물 등의 금속재료를 들 수 있다. 그 중에서도, SiO2, SiN, TiN 등의 재료가 특히 바람직하다.
또한, 동일하게 내에칭 부재 자신을 반도체소자의 구조체로서 이용하는 경우, 내에칭 부재의 재질은, 칠플루오린화 아이오딘과 지극히 반응하기 어려운 재료가 이용되며, SiO2, SiN, TiN으로부터 선택되는 적어도 1개 이상의 재료를 매우 적합하게 사용할 수 있다.
다음으로, 제2 실시 형태의 에칭 공정의 반응 조건에 대해 설명한다.
에칭 가스를 실리콘막에 접촉시킬 때의 챔버 내의 프로세스 압력은, 0.1 Pa 이상 101 kPa 이하이며, 0.1 Pa 이상 10 kPa 이하인 것이 바람직하고, 10 Pa 이상 500 Pa 이하인 것이 보다 바람직하다.
에칭 가스를 처리 대상물의 실리콘막에 접촉시킬 때의 기판 온도는, 통상, -40℃ 이상 150℃ 이하이며, 또한, 20℃ 이상 90℃ 이하인 것이 에칭 속도와 관련하여보다 높은 면내 균일성을 얻는 데에 있어서 바람직하고, 30℃ 이상 50℃ 이하인 것이 바람직하다.
에칭 시간은 특별히 제한되는 것은 아니지만, 반도체소자 제조 프로세스의 효율을 고려하면, 60분 이내인 것이 바람직하다. 여기에서, 에칭 시간이란, 에칭 처리를 하는 기판이 마련되어 있는 프로세스 챔버의 내부에 에칭 가스를 도입하고, 그 후, 에칭 처리를 끝내기 위해 프로세스 챔버 내의 에칭 가스를 진공 펌프 등에 의해 배기할 때까지의 시간을 가리킨다. 한편, 기판은, 그 표면이 실리콘의 기판, 또한, 표면에, 적어도 실리콘과, 실리콘보다 칠플루오린화 아이오딘과 반응하기 어려운 부재를 포함하는 반도체소자 등의 구조체를 가지는 기판일 수도 있다.
제2 실시 형태에 해당하는 드라이 에칭 방법은, 도 1에서 나타내는 반도체 제조 공정에 사용되는 일반적인 에칭 장치에 적용할 수 있으며, 특별히 사용되는 에칭 장치의 구성이 한정되는 것은 아니다. 또한, 가스 공급관과 챔버에 배치하는 반도체소자 등의 피처리물의 위치 관계 역시 특별히 제한은 없다.
또한, 에칭 공정을 실시하는 챔버로서는, 사용하는 불소계 가스에 대한 내성이 있으며, 소정의 압력으로 감압할 수 있는 것이면 한정되지는 않지만, 통상, 반도체의 에칭 장치에 대비될 수 있는 일반적인 챔버 등이 적용된다. 또한, 칠플루오린화 아이오딘을 소정의 압력으로 유지하여 공급하는 공급관이나 그 외의 배관 등도 불소계 가스에 대한 내성에 있는 것이면 특별히 한정되지 않으며, 일반적인 것이 사용될 수 있다.
[실시예 1]
이하, 실시예 1에 의해 본 발명의 주요한 제1 실시 형태와 제2 실시 형태를 상세하게 설명하지만, 본 발명은 관련된 실시예 1으로 한정되는 것은 아니다.
[반응성 조사]
IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄) 중에서 가장 안정한, I2O5의 반응성 조사를 실시하였다.
도 2에서 나타낸 것과 같은 시차열, 열중량 측정 장치 내에, 시험 샘플 22로서 I2O5를, 참조 샘플 23으로서 Al2O3를 각각 칭량하여 샘플 스테이지에 마련하였다. 이하의 조건으로 가스를 흘리면서 스테이지 온도를 올려 스테이지 온도에 대한 샘플 온도, 중량 변화량을 측정하였다. 도 3 내지 도 5에서, I2O5의 반응성 조사로의 다른 반응성 가스 흐름 통과 하의 중량 변화의 온도 의존성을 나타내었고, 각각의 반응성 가스 흐름 통과 하의 반응 개시 온도를 표 1에 나타내었다.
반응성 가스: ClF3, 20%F2/N2, IF7, O2 중 어떠한 것
가스 유량: 20 sccm(standard cubic centimeter per minutes)
스테이지 온도: 실온 → 300℃(승온 속도: 3℃／min.)
프로세스 압력: 760 torr(=101 kPa)
그 결과, 이하의 표 1과 같이, I2O5는 ClF3와의 반응성이 가장 높고, O2와는 300℃에서도 반응하지 않는 것을 확인하였다.
반응성 가스의 종류 ClF3 20%F2/N2 IF7 O2
반응 개시 온도[℃] 25 120 230 -
또한, 도 2에서 나타낸 것과 같은 시차열, 열중량 측정 장치(21)는, 시험 샘플 22과 참조 샘플 23을, 열전대(24)에서 온도를 측정하면서, 천칭부(25)로, 중량 변화를 측정할 수 있다. 측정 시에는 가스 도입구(26) 로부터 도입 가스를 도입하고, 배기구(27)로부터 배기하면서, 히터(28)로 시험 샘플 22과 참조 샘플 23을 가열하면서, 시차열과 열중량을 동시에 측정할 수 있다.
[실시예 1, 비교예 1]
부착물 제거 공정에 의한 효과를 확인하기 위해, 부착물 제거 공정과 에칭 공정을 반복하는 실시예 1과 부착물 제거 공정을 실시하지 않고 에칭 공정을 반복한 비교예 1을 수행하였다. 도 1은, 실시예 1에서 사용한 에칭 장치(1)의 개략도를 나타낸다. 또한, 실시예 1과 비교예 1의 차이는, 에칭 공정에 부착물 제거 공정을 부가한 제어 프로그램(이후, 제1 제어 프로그램이라고 칭하는 경우가 있음)을 실행하는 장치 콘트롤러(17)를 가지는 점에 있다. 또한, 이러한 제어 수단으로서의 장치 콘트롤러는, 이러한 제1 제어 프로그램을 실행하는 것으로서, 후술하는 도 6에 나타내는 에칭 공정 및 부착물 제거 공정을 나타내는 플로우를 실현한다.
에칭 장치(1)는 에칭 공정이나 부착물 제거 공정을 수행하는 챔버(2)를 가지고, 챔버(2)는, 시료(3)를 지지하기 위한 스테이지(4)를 가진다. 시료(3)로서 실리콘 기판 상에 실리콘 산화막(20 nm)이 형성되고 그 위에 폴리 실리콘막(30μm)이 더 형성된 것을 사용하였다. 스테이지(4)에는, 스테이지의 온도를 조절 제어 가능한 스테이지 온도 조정기(16)를 가진다.
챔버(2)에는, 에칭 가스 공급계(6)와, 클리닝 가스 공급계(8)와, 불활성 가스 공급계(10)이, 각각 밸브(7)과, 밸브(9)와, 밸브(11)를 통해 접속된다. 또한, 챔버(2)는, 챔버 내의 기체를 외부에 배출하기 위한 배기 배관(12)를 가지고 있으며 배기 배관(12)에는 밸브(13)를 통해 진공 펌프(15)가 접속된다. 챔버(2) 내부의 압력은 밸브(13)를 제어하는 압력 콘트롤러(14)에 의해 제어된다. 또한, 장치 콘트롤러(17)는, 에칭 가스 공급계(6), 클리닝 가스 공급계(8), 불활성 가스 공급계(10), 압력 콘트롤러(14), 온도 조정기(16) 등과 접속하며, 이것들을 제어 가능하다.
다음으로, 도 6을 이용하여 에칭 공정 및 부착물 제거 공정(클리닝 공정)에 대해 설명한다. 우선, 에칭 공정에 있어서의 에칭 장치(1)의 사용 방법에 대해 설명한다. 우선, 스테이지(4) 상에 시료(3)를 마련하였다. 챔버(2) 내를 1 Pa 미만까지 감압한 후, 스테이지(4)의 온도를 50℃으로 하였다. 그 후, 밸브(7)를 개방하여, 에칭 가스 공급계(6)에 의해 챔버(2) 내에 에칭 가스로서 칠플루오린화 아이오딘을 101 kPa의 압력으로 공급하였다. 이 때의 에칭 가스의 유량을 100 sccm로 하고, 프로세스 압력은 200 torr(=26.7 kPa)로 하였다. 에칭 가스를 도입하고 나서 2 분 후, 에칭 가스의 도입을 정지하고, 챔버(2)의 내부를 진공으로 하고 불활성 가스로 치환한 후에 시료(3)를 꺼냈다.
또한, 부착물 제거 공정에 있어서의 에칭 장치(1)의 사용 방법에 대해 설명한다. 챔버(2)에서 시료(3)를 꺼낸 후, 챔버(2) 내를 1 Pa 미만까지 감압하고 나서, 스테이지(4) 및 챔버(2)의 온도를 50℃으로 하였다. 그 후, 밸브(9)를 개방하여, 클리닝 가스 공급계(8)에 의해 챔버 내부 및 배기 배관에 클리닝 가스로서 ClF3을 공급하였다. 이 때의 클리닝 가스의 유량을 100 sccm로 하고, 프로세스 압력은 300 torr(=40. 0 kPa)로 하였다. 클리닝 가스를 도입하고 나서 2 분 후, 클리닝 가스의 도입을 정지하고, 챔버(2)의 내부를 진공으로 하고 불활성 가스로 치환하였다.
실시예 1에 있어서는, 에칭 공정 → 부착물 제거 공정 → 에칭 공정의 순서로, 에칭 공정을 100회 실시하고, 100장의 시료(3)에 에칭을 수행하였다. 또한, 비교예 1에 있어서는, 에칭 공정 → 에칭 공정의 순서로, 에칭 공정을 100회 실시하고, 100장의 시료(3)에 에칭을 수행하였다.
폴리 실리콘막 실리콘 기판(시료(3))을 이용하였고, 에칭 전의 폴리 실리콘막의 막두께와 에칭 후의 폴리 실리콘막의 막두께를 각각 복수 개소에서 측정하여, 각 측정 개소에 있어서의 에칭량(에칭막과 에칭 후의 막두께 차이)을 구하였다. 각 측정 개소의 에칭량의 평균과 에칭 시간으로부터 Si에칭 속도를 산출하였다. 실시예 1과 비교예 1의 각 회에서의 Si에칭 속도를 이하의 표 2에 정리하였고 도 7에서는 에칭 시험을 반복했을 때의 Si에칭 속도의 추이를 나타냈다.
횟수 Si 에칭 속도[μm/min]
실시예 1 비교예 1
1 14.1 14.2
10 13.6 13.4
20 13.9 13.6
30 13.8 2.4
40 14.2 0.8
50 14.6 0
60 14.2 0
80 13.9 0
100 14.3 0
그 결과, 에칭 공정 만을 반복한 비교예 1에서는, 30번째에서 Si에칭 속도가 저하하여, 50번째 이후에서는 에칭이 진행되지 않게 되었다. 한편, 에칭 공정 후에 부착물 제거 공정을 실시한 실시예 1에서는, 100회 경과 시에도 Si에칭 속도의 저하는 확인되지 않았다. 따라서, 실시예 1에서는, 부착물 제거 공정을 실시하는 것에 의해, 챔버의 해체 세정을 하지 않고도 에칭 속도를 유지한 채로 에칭 공정을 반복하여 실시할 수 있었다.
위에서 설명한 바와 같이, 에칭 공정 만을 반복하면, 소정 횟수 이후에 Si에칭 속도가 저하하여, 에칭 불량이 일어나 버리는 문제를 해결하기 위해, 본 발명자 등은, I-O, I-F의 결합 에너지(I-O: 174 kJ/mol, I-F: 277.5 kJ/mol)에 주목하였다. 챔버 내부 및 배기 배관의 부착물의 아이오딘 산화물에 대해, 불소 함유 가스를 작용시키는 것에 의해, 챔버 내부 및 배기 배관의 아이오딘 산화물과 불소 함유 가스를 반응시켰다. 이것에 의해, HF, O2, IF5 등의 가스가 생성되기 때문에, 챔버 내부 및 배기 배관의 부착물을 효율적으로 제거할 수 있다. 이와 같이, 본 실시의 형태에 있어서는, 챔버 내부 및 배기 배관의 아이오딘 산화물을, 챔버를 해체 세정하는 일 없이, 클리닝 가스를 도입하는 것에 의해 제거할 수 있으므로, 칠플루오린화 아이오딘을 이용한 드라이 에칭 방법을 효율적으로 실시할 수 있다.
본 실시의 형태에 의하면, 종래에는, 챔버 내부 및 배기 배관의 벽면에 아이오딘 산화물이 부착한 상태로 Si웨이퍼 등의 기판을 챔버 내에 도입하면, 챔버 내를 진공으로 하여, 불활성 가스로 치환했을 때에 휘발한 아이오딘 산화물이 Si웨이퍼 등의 기판에 부착하고, 그 상태에서 칠플루오린화 아이오딘을 이용하여 에칭하면, 에칭 속도의 저하나 에칭이 진행하지 않는 등의 불편이 생긴다고 하는 문제점이 있었지만, 불소 함유 가스를 포함하는 클리닝 가스에 의한 부착물 제거 공정(클리닝 공정)을 실시하는 것에 의해, 에칭 시의 불편이 훌륭하게 해소되었다. 따라서, 본 실시 형태에 의하면, 종래 기술에서 발생하는 에칭의 불편을 일으키는 일 없이 생산하는 것이 가능해지고, 생산성의 향상을 기대할 수 있다.
제1 실시 형태 및 제2 실시 형태에 있어서, 적어도 (a)~(h)중 하나 이상의 효과를 상주한다.
(a) 본 실시의 형태에 있어서는, 챔버 내부 및 배기 배관의 아이오딘 산화물을, 챔버를 해체 세정하는 일 없이, 클리닝 가스를 도입하는 것으로 제거할 수 있으므로 칠플루오린화 아이오딘을 이용한 드라이 에칭 방법을 효율적으로 실시할 수 있다.
(b) 본 실시의 형태에 있어서는, 클리닝 가스를 20℃ 이상 300℃ 이하의 온도 영역과 66 Pa 이상 101 kPa 이하의 압력 영역에서 아이오딘 산화물과 접촉시키는 것이 바람직하다. 이러한 클리닝 조건에 있어서, 챔버 내부 및 배기 배관의 부착물인 아이오딘 산화물에 대해, 불소 함유 가스를 작용시키는 것에 의해, 챔버 내부 및 배기 배관의 아이오딘 산화물과 불소 함유 가스가 반응하여, 챔버 내부 및 배기 배관의 부착물을 효율적으로 제거할 수 있다.
[0071]
(c) 본 실시의 형태에 있어서는, 불소 함유 가스가 ClF3인 경우에는, 온도 영역이 25℃ 이상 200℃ 이하인 것이 바람직하고, 불소 함유 가스가 F2인 경우에는, 온도 영역이 120℃ 이상 200℃ 이하인 것이 바람직하고, 불소 함유 가스가 IF7인 경우에는, 온도 영역이 230℃ 이상 300℃ 이하인 것이 바람직하다. 이러한 클리닝 조건에 있어서, 챔버 내부 및 배기 배관의 부착물인 IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)로 표현되는 아이오딘 산화물에 대해, 각각의 불소 함유 가스를 작용시키는 것에 의해, 챔버 내부 및 배기 배관의 아이오딘 산화물과 불소 함유 가스가 반응하여, 챔버 내부 및 배기 배관의 부착물을 효율적으로 제거할 수 있다.
(d) 본 실시의 형태에 있어서는, 챔버 내부 및 배기 배관에 부착하는 부착물인 IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)로 표현되는 아이오딘 산화물 가운데, 가장 안정적인 I2O5와 불소 함유 가스를 반응시키는 클리닝 조건이 되기 때문에, 챔버 내부 및 배기 배관의 부착물을 효율적으로 제거할 수 있다.
(e) 에칭 공정의 뒤에 부착물 제거 공정을 매회 실시하지 않으면 안되는 것은 아니며, 여러 차례의 에칭 공정을 실시한 후에 부착물 제거 공정을 실시할 수도 있다. 이와 같이, 부착물 제거 공정의 횟수를 줄이면 장치의 이용 효율을 향상시킬 수 있다.
(f) 특히, 칠플루오린화 아이오딘(IF7)을 에칭 가스로서 사용했을 경우, IF7는 결합 에너지가 높고 화합물로서 안정적이므로, ClF3나 XeF2와 비교하여 마스크 재료와의 반응성이 낮기 때문에 마스크 재료에 대해서의 반응성이 낮게 된다. 이것에 의해, 실리콘막 이외의 막과의 선택성이 우수하여, 실리콘 이외의 막을 포함하는 반도체소자 등의 구조체에 적용할 수 있다.
(g) 특히, 클리닝 가스가 ClF3를 포함하고, 상기 클리닝 가스를 온도 영역이 25℃ 이상 200℃ 이하 한편 66 Pa 이상 101 kPa 이하의 압력 영역에서 아이오딘 산화물과 접촉시키는 것에 의해, 챔버 내부 및 배기 배관의 부착물을 효율적으로 제거할 수 있다. 이것에 의해, 에칭 효율을 유지한 채로, 에칭 공정을 반복할 수 있다.
(h) 특히, 클리닝 가스 내에 ClF3를 포함시키는 경우에는, 저온에서도 아이오딘 산화물을 제거할 수 있기 때문에, 칠플루오린화 아이오딘으로의 에칭과 ClF3로의 부착물 제거를, 동일한 정도의 온도로 실시할 수 있으므로 에칭 장치에의 부담이 적은 점에서 바람직하다.
(제3 실시 형태)
본 발명의 제3 실시 형태는, 아이오딘 함유 가스에 의해 실리콘을 제거하는 에칭 처리와 에칭 처리로 생기는 아이오딘 화합물을 제거하는 후처리를 포함하는 드라이 에칭 기술이다.
이하, 본 발명의 실시 형태를 상세하게 설명한다.
본 발명의 제3 실시 형태는, 기판 상의 막을 아이오딘 함유 가스에 의해 제거하는 에칭 공정과, 상기 에칭 공정으로 생성되는 아이오딘 화합물을 제거하는 후처리 공정을 가지고, 후처리 공정에서는, 기판의 표면에 아이오딘(I)를 포함하지 않는 불소 함유 가스를 포함하는 후처리용 가스를 접촉시키고, 상기 기판의 표면에 퇴적한 아이오딘 화합물을 제거하는 드라이 에칭 방법이다. 특히, 아이오딘 함유 가스로서 칠플루오린화 아이오딘(IF7)이 바람직하고, 또한, 불소 함유 가스로서 삼플루오린화 염소(ClF3), 불소(F2)가 바람직하다. 또한, 후처리 공정에 있어서는, 에칭 공정 시보다 기판 온도를 상승시키는 것이 바람직하다. 이것은, 부생성물로서 기판 상에 퇴적한 오플루오린화 아이오딘(IF5) 등의 아이오딘 화합물을 효율적으로 제거할 수 있기 때문이다.
또한, 제3 실시 형태에 있어서의 기판 처리의 개요를 설명한다.
제3 실시 형태에 해당하는 기판 처리 공정은, 기판을 처리실 내에 반입하는 공정과, 처리실 내의 압력을 소정의 압력으로 조정하는 공정과, 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하고, 기판 상의 실리콘막을 제거하는 에칭 공정과, 상기 아이오딘을 포함하지 않는 불소 함유 가스를 공급하고, 상기 기판의 표면에 부착한 아이오딘 화합물을 제거하는 후처리 공정과, 기판을 처리실 내로부터 반출하는 공정을 가진다. 또한, 후처리 공정의 후에, 기판의 온도를 아이오딘 화합물의 승화 온도 이상으로 가열하는 것에 의해, 상기 아이오딘 화합물을 보다 효과적으로 제거하는 가열 공정을 실시할 수 있다.
또한, 본 발명의 제3 실시 형태에 있어서, 기판 상의 박막을 에칭 반응은, 다음의 식으로 표현된다.
Si+2IF7 → SiF4+2IF5
에칭 공정 후, 아이오딘 함유 가스를 포함하는 에칭 가스(여기에서는, IF7)의 공급이, 정지된다. 이 때, 기판의 표면에는, 오플루오린화 아이오딘(IF5) 등의 아이오딘 화합물이 퇴적된다. 따라서, 본 실시 형태에 있어서는, 후처리 공정을 실시하여, 삼플루오린화 염소(ClF3) 등의 불소 함유 가스를 공급하는 것으로 아이오딘 화합물을 효율적으로 제거하고 있다.
이와 같이, 에칭 공정 후, 후처리 공정을 행하는 것에 의해, 적어도 기판의 표면에 부착한 아이오딘 화합물을 제거할 수 있다.
또한, 제1 실시 형태 또는 제2 실시 형태와 같이, 기판을 챔버로부터 꺼낸 후, 부착물 제거 공정을 실시할 수도 있다. 이 때, 부착물 제거 공정은, 제1 실시 형태 또는 제2 실시 형태와 같은 방법을 이용할 수 있으므로 상세한 설명은 생략 한다. 또한, 부착물 제거 공정에 있어서, 본 실시 형태(제3 실시 형태)에 있어서의 에칭 방법을 이용할 수 있는 점은 당연하다. 부착물 제거 공정과, 여기서 설명하는 에칭 처리와의 차이는, 챔버 내부에 기판이 존재하지 않는 것뿐이기 때문에 설명은 생략한다. 또한, 부착물 제거 공정에 있어서는, 챔버 내부 및 배기 배관에 부착한 오플루오린화 아이오딘 등의 아이오딘 화합물을 포함하는 부착물도 제거된다.
또한, 제3 실시 형태에 해당하는 드라이 에칭 방법은, 도 9 및 도 10에서 나타내는 반도체 제조 공정에 사용되는 일반적인 에칭 장치에 적용할 수 있으며, 특별히 사용되는 에칭 장치의 구성이 한정되는 것은 아니다. 예를 들면, 복수의 기판을 보관 유지한 상태에서 보트를 처리로(爐)에 장입하는 공정과, 기판에 소정이 처리를 가하는 공정과 처리 후, 상기 보트를 처리로로부터 반출하는 공정을 가지는 반도체 장치의 제조 방법으로 사용되는 기판 처리 장치에도 적용할 수 있다.
[실시예 2]
도 9 및 도 10을 이용하여, 제3 실시 형태에 대해 사용되는 에칭 장치(100)의 개략에 대해 설명한다.
(1) 기판 처리 장치의 구성
도 9는, 반도체 장치의 제조 방법을 실시하기 위한 매엽식 기판 처리 장치(이하 단지, 기판 처리 장치라고 함)에 있어서의 기판 처리 용기의 개략적인 종단면도이며, 기판 처리 시의 상태를 나타낸다. 도 10은, 같은 기판 처리 용기의 개략적인 종단면도이며, 기판 반송 시의 상태를 나타낸다. 도 10에서는, 서셉터가, 하강하여 반송 공정을 실시하는 것이 가능한 반송 위치에 있다.
도 9 및 도 10에서 나타낸 것처럼, 에칭 장치(100)에서의 기판 처리 장치는, 실리콘 웨이퍼 등의 원형의 기판(101)을 처리하는 처리 용기(챔버)(130)와 처리 용기(130)와 인접하여 이것과의 사이에서 기판(101)이 반송되는 기판 반송 용기(139)를 가진다. 처리 용기(130)는, 상부가 개구한 용기 본체(131)와 용기 본체(131)의 상부 개구를 차지하는 덮개(132)로부터 구성되고, 내부에 밀폐 구조의 처리실(50)을 형성하고 있다. 또한, 처리실(50)을, 덮개(132)로 서셉터(102)로 둘러싸인 공간(처리 공간)에서 형성하도록 해도 좋다. 본 실시 형태의 예에서는, 용기 본체(131), 덮개(132), 처리실(50)은, 모두, 표면시(윗쪽에서 본 형태)가 대략적으로 원형이다.
(가스 공급부)
덮개(132)에는, 샤워 헤드(105)와 처리 가스 공급 라인(106a, 106b)로 불활성 가스 공급 라인(112)가 마련된다. 샤워 헤드(105)는, 처리실(50) 내의 기판(101)과 대향해서 마련되어 처리 가스 공급 라인(106a, 106b)으로부터의 처리 가스를, 처리실(50) 내에 공급한다. 이 샤워 헤드(105)는, 덮개(132)의 내면 상부에 마련되고 다수의 가스구멍을 가지며 가스를 샤워장에 분산시키는 가스 분산판(도시 생략)과 복수의 가스를 혼합하는 혼합실(도시 생략)을 포함하도록 구성된다. 예를 들면, 처리 가스 공급 라인(106a, 106b)으로부터 처리 가스를 공급하는 경우에는, 상기 혼합실에서 불활성 가스 등의 희석 가스가 혼합된다.
처리 가스 공급 라인(106a, 106b)은, 샤워 헤드(105)에 접속된다. 구체적으로는, 처리 가스 공급 라인(106a, 106b)을 구성하는 처리 가스 공급관(115a, 115b)는, 샤워 헤드(105)의 상부에서, 상기 혼합실로 개구한다.
또한, 불활성 가스 공급 라인(112)은, 샤워 헤드(105)를 관통해서 마련된다. 예를 들면, 불활성 가스 공급 라인(112)을 구성하는 불활성 가스 공급관(120)은, 기판(101)의 중심부와 대향하는 샤워 헤드(105)의 중심부를 관통하고, 처리실(50)로 개구한다.
이와 같이, 처리 가스 공급 라인(106a, 106b)은, 샤워 헤드(105)에 접속되어, 샤워 헤드(105)를 통해, 기판 처리실(50) 내에, 처리 가스를 공급하도록 구성되어 있다. 또한, 불활성 가스 공급 라인(112)은, 샤워 헤드(105)를 관통해서 마련되어 샤워 헤드(105)를 통하는 일 없이, 기판 처리실(50) 내에, 불활성 가스를 공급하도록 구성되어 있다.
처리 가스 공급 라인(106a, 106b)은, 구체적으로는, 각각, 샤워 헤드(105)에 접속되어 상기 혼합실과 연통하는 처리 가스 공급관(115a, 115b)과 처리 가스 공급관(115a, 115b)에 마련된 가스 유량 제어기(매스 프로 콘트롤러: MFC)(116a, 116b)를 갖추고, 기판 처리실(50) 내에 소망한 가스종을 소망한 가스 유량, 소망한 가스 유량 비율로 공급하는 것이 가능해지도록 구성되어 있다. 이러한 처리 가스는, 본 실시의 형태에서는, 아이오딘 함유 가스이며, 예를 들면, IF7 가스이다. 또한, 처리 가스로서 예를 들면 아이오딘 함유 가스를 불활성 가스(예를 들면, N2가스)로 희석한 가스를 이용할 수도 있다. 특히, 아이오딘 함유 가스의 일종인 IF7 가스는, 실리콘을 주성분으로 하는 실리콘막을 선택적으로 제거시킬 수 있다. 여기서, "선택적"이란, 예를 들면, 실리콘막의 에칭 레이트를 다른 막(예를 들면 금속막, 산화막, 질화막, 산질화막 등)의 에칭 레이트보다 높게 하는 것을 말한다. 여기서, 실리콘을 주성분으로 하는 실리콘막이란, 실리콘 성분이 적어도 50 질량% 이상의 실리콘막을 말한다.
또한, 기판 처리의 내용에 따라, 처리 가스 공급 라인(106a, 106b)으로부터, 서로 다른 처리 가스를 공급하도록 구성하는 것도 가능하다. 또한, 처리 가스 공급 라인(106a, 106b)의 어느쪽이든 한쪽으로부터, 캐리어 가스나 희석 가스로서의 불활성 가스를 공급하도록 구성하는 것도 가능하다.
불활성 가스 공급 라인(112)은, 불활성 가스 공급관(120)과 MFC(121)를 갖추고 있어 처리실(50) 내에 공급하는 불활성 가스의 유량을 소망한 가스 유량으로 공급하는 것이 가능해지도록 구성되어 있다. 불활성 가스 공급 라인(112)은, 또한, 가열부(123)를 갖추고 있어 처리실(50) 내에 공급하는 불활성 가스의 온도를 가열한다. 가열부(123)는, 후술의 콘트롤러(500)에 접속되어 콘트롤러(500)로부터의 제어를 받고, 불활성 가스의 온도를 소망한 온도로 하는 것이 가능하다. 본 실시의 형태에서는, 불활성 가스 공급 라인(112)으로부터 공급되는 불활성 가스는, N2(질소) 가스이다.
처리 가스 공급관(115a, 115b)과 MFC(116a, 116b)로 샤워 헤드(105)를 포함하도록, 처리 가스 공급부가 구성된다. 또한, 처리 가스 공급원(117a, 117b)를 처리 가스 공급부(처리 가스 공급 라인)에 포함시키는 구성일 수도 있다. 또한, 불활성 가스 공급관(120)과 MFC(121)를 포함하도록, 불활성 가스 공급부가 구성된다. 또한, 불활성 가스 공급원(122)을 불활성 가스 공급부(불활성 가스 공급 라인)에 포함시키는 구성일 수도 있다. 그리고, 처리 가스 공급부와 불활성 가스 공급부로부터 가스 공급부가 구성된다.
또한, 변성층(자연 산화막)을 제거 가능한 플루오린화 수소 가스 등의 제거제를 기판(101)에 공급하는 제거제 공급 라인이나, 클리닝용 가스(예를 들면, 삼플루오린화 염소(ClF3) 가스 등)를 공급하는 클리닝 가스 공급 라인, 후술하는 후처리용 가스를 공급하는 후처리용 가스 공급 라인 등을, 그 필요에 따라서 덮개(132)에 마련하여 가스 공급부의 일부로 하는 것도 가능하다.
용기 본체(131)의 위쪽부에는, 배기구(107)가 마련된다. 배기구(107)는, 용기 본체(131)의 상부 내주에 형성된 환상로(114)와 연통하고, 환상로(114)를 통해 기판 처리실(50) 내를 배기하도록 구성되어 있다. 환상로(114)는, 표면시가 환상이다. 배기구(107)에는, 배기 배관(142)이 접속되고 배기 배관(142)에는 APC 밸브(V)(자동 압력 조정 밸브)와 진공 펌프(P)가 마련된다. APC 밸브(V)와 상기 가스 공급부의 MFC에 의해 가스 공급량과 배기량을 조정함으로써, 처리실(50)의 압력이 소망한 값으로 제어된다. 또한, 배기구(107)와 환상로(114)는, 덮개(132)의 하측부에 마련될 수도 있다.
또한, 용기 본체(131)의 배기구(107)보다 하부의 일측부에는, 반송구(108)가 마련된다. 반송구(108)는, 반송 용기(139) 내에 형성되는 기판 반송실(140)로부터, 처리 용기(130) 내의 기판 처리실(50)에, 반송구(108)을 통해 처리 전의 기판(101)을 반입하거나, 또는 기판 처리실(50)로부터 기판 반송실(140)로 처리 후의 기판(101)을 반출하도록 구성되어 있다. 또한, 용기 본체(131)의 반송구(108)에는, 기판 반송실(140)과 기판 처리실(50)의 분위기 격리를 수행하는 개폐변(109)이, 개폐 자유롭게 마련되어 있다.
[또한, 처리 용기(130) 내에, 히터 유닛(H)(도시 생략)을 내장한 서셉터(기판 재치대)(102)가 마련된다. 서셉터(102)는, 처리 용기(130)의 기판 처리실(50) 내에, 승강 자유롭게 마련되어 서셉터(102)의 표면에서 기판(101)이 보관 유지된다. 기판(101)은, 히터 유닛(H)에 의해서 가열되도록 되어 있다.
기판 지지 핀 상하 기구(111)에 복수의 지지 핀(104)이 입설된다. 이러한 지지 핀(104)은, 히터 유닛(H) 및 서셉터(102)를 관통 가능하게 되어 있어 서셉터(102)및 기판 지지 핀 상하 기구(111)의 승강에 따라 서셉터(102)의 표면으로부터 출몰 자유롭게 되도록 구성되어 있다.
기판 처리 장치는, 서셉터(102)가 하강하여 반송 공정을 실시하는 것이 가능한 위치에 있을 때(도 10에서 나타낸 위치. 이하, 이 위치를 반송 위치(A)라고 함), 복수의 지지 핀(104)이 서셉터(102)로부터 돌출하여, 복수의 지지 핀(104) 상에 기판(101)을 지지 가능하게 하고, 기판 처리실(50)과 기판 반송실(140)의 사이에서 반송구(108)를 통해, 기판(101)의 반송과 반출을 실시할 수 있도록 구성되어 있다. 또한, 기판 처리 장치는, 서셉터(102)가 상승하고, 반송 위치(A)보다 위쪽의 중간 위치를 거쳐 처리 공정을 실시하는 것이 가능한 위치에 있을 때(도 9에 나타낸 위치. 이하, 이러한 위치를 기판 처리 위치(B)라고 함), 지지 핀(104)은 기판(101)의 지지에 관여하지 않고, 서셉터(102) 상에 기판(101)이 재치되도록 구성되어 있다.
서셉터(102)는, 그 지지축(124)가 승강기구(UD)(도시 생략)에 연결되어 기판 처리실(50) 내를 승강하도록 마련되어 있다. 지지축(124)의 외주에는, 상하 운동하는 지지축(124)를 씰하기 위한 벨로즈(도시 생략)가 마련된다. 승강기구(UD)는, 기판 반입 공정, 기판 처리 공정, 기판 반출 공정 등의 각 공정에서, 기판 처리실(50) 의 서셉터(102)의 상하 방향의 위치(반송 위치(A), 기판 처리 위치(B) 등)를 다단계로 정할 수 있도록 구성되어 있다.
또한, 서셉터(102)는 수평 방향으로 회전 가능하게 되어 있다. 즉, 전술한 상자 모양의 지지축(124)을 회전 기구(R)(도시 생략)에 의해 회전 자유롭게 하고, 지지축(124)을 회전축으로서 서셉터(102)를 회전 자유롭게 마련하여, 기판(101)을 보관 유지한 상태로 서셉터(102)를 임의의 속도로 회전할 수 있도록 구성되어 있다. 한편, 서셉터(102) 내에 마련된 저항 가열의 히터 유닛(H)은 고정으로 하고, 상자 모양의 지지축(124) 내에 삽통(揷通)한 고정부(도시 생략)에 의해 지지되어 있다. 이와 같이 서셉터(102)를 회전 자유롭게 하여, 저항 가열 히터(H)를 고정으로 하는 것에 의해, 저항 가열 히터(H)에 대해 서셉터(102)를 상대적으로 회전시키도록 되어 있다.
또한, 승강기구(UD), 회전 기구(R), 저항 가열 히터(H), MFC(121, 116(116a, 116b)) 등의 각부를 제어하는 제어 수단으로서의 콘트롤러(500)의 구성예는 후술하는 도 11에 나타낸다.
상술한 것 같은 기판 처리 장치에서 기판 상의 박막을 제거하려면, 반송 공정에서 기판(101)을 처리실(50) 내에 반입하고, 처리 공정에서 처리실(50) 내에 반입된 기판(101)에 샤워 헤드(105)를 통해 처리 가스(에칭 가스)를 공급하여 기판(101)을 처리하고, 반출 공정에서 처리된 기판(101)을 처리실(50) 내로부터 반출한다.
반입 공정에서, 서셉터(102)는 반송 위치(A)에 있고, 기판(101)을 지지 핀(104)이 받을 수 있는 상태에 있어서, 처리 용기(130)의 개폐변(109)은 열려 있다. 적어도 실리콘을 포함하는 막이 형성된 기판(101)은, 반송 기구(T)(도시 생략)에 의해, 기판 반송실(140)로부터 기판 처리실(50)에, 반송구(108)을 통해 반입되어 복수의 지지 핀(104)에 지지된다(도 10). 개폐변(109)은 기판 반입 후에 닫혀진다. 진공 펌프(P)에 의해, 배기구(107)로부터 환상로(114)를 통해 기판 처리실(50) 내부가 배기된다.
처리 공정에서, 우선 승강기구(UD)에 의해, 서셉터(102)는 반송 위치(A)(도 10)로부터 기판 처리 위치(B)(도 9)까지 상승하지만, 기판 처리 위치(B)에 도달하기 전에 기판(101)이 지지 핀(104)으로부터 서셉터(102)로 이재되고, 히터 유닛(H)에 의해 서셉터(102)를 통해 기판(101)은 가열되게 된다. 기판 처리 위치(B)로 서셉터(102) 상에서 이재된 기판(101)은, 샤워 헤드(105)에 대면한다(도 9). 이 상태에서, 필요에 따라 서셉터(102)를 회전 기구(R)에 의해 회전시켜 기판(101)을 회전시킨다.
그리고, 처리실(50) 내의, 회전하는 기판(101)의 표면에 샤워 헤드(105)를 통해 처리 가스 공급 라인(106)(106a, 106b)으로부터, 도 9의 화살표로 나타낸 것처럼 처리 가스를 공급하면서 배기구(107)로부터 배기한다. 이 과정에서, 기판(101)상에 형성되어 있던 실리콘막이 제거된다. 실리콘막의 제거 후, 에칭 가스로서의 처리 가스와 같이, 본 실시의 형태에 있어서, 반응 부생성물을 제거하기 위한 처리 가스(이후, 후처리용 가스라고 부름)가, 처리 가스 공급 라인(106a, 106b)으로부터 도 9의 화살표로 나타낸 것처럼 공급된다. 여기서, 처리 가스는, 처리 가스 공급 라인(106a, 106b)으로부터, 샤워 헤드(105) 내에 도입된다. 또한, 불활성 가스는, 기판(101)의 중심부에 대향하는 샤워 헤드(105)의 중심부에 접속된 불활성 가스 공급 라인(112)으로부터 처리실(50) 내로 공급된다.
이 때, 샤워 헤드(105) 내에 도입된 처리 가스는, 샤워 헤드(105)로부터 처리실(50) 내에 도입된 불활성 가스에 의해, 그 흐름이 제어되도록 구성할 수도 있다. 예를 들면, 불활성 가스 공급 라인(112)에 마련된 MFC(121)에 의해, 불편이 생기기 쉬운 기판(101)의 중심부에 있어서의 막두께 혹은 막질의 조정이 최적화되도록, 불활성 가스 공급관(120)을 통과하는 불활성 가스의 유량이 조정된다.
기판 처리 후, 반출 공정에서, 서셉터(102)는 반송 위치(A)까지 강하한다(도 10). 강하 시에, 지지 핀(104)은 다시 기판(101)을 밀어 올려 서셉터(102)와 기판(101) 의 사이에 반송을 위한 간극을 만든다. 처리 종료 후의 기판(101)은, 반송구(108) 로부터 반송 기구(T)에 의해 기판 반송실(140)에 옮겨져 나온다.
(2) 콘트롤러 구성의 설명
콘트롤러(500)은, 상술의 반입 공정, 처리 공정, 반출 공정을 실시하도록, 상술의 각부를 제어한다.
도 11에서 나타낸 것처럼, 제어부(제어 수단)인 콘트롤러(500)는, CPU(Central Processing Unit)(500a), RAM(Random Access Memory)(500b), 기억장치(500c), I/O포트(500d)를 갖춘 컴퓨터로서 구성되어 있다. RAM(500b), 기억장치(500c), I/O포트(500d)는, 내부 버스(500e)를 통해, CPU(500a)와 데이터 교환이 가능하도록 구성되어 있다. 콘트롤러(500)에는, 예를 들면 터치 패널 등으로서 구성된 입출력 장치(501)가 접속되어 있다.
기억장치(500c)는, 예를 들면, 플래시 메모리, HDD(Hard Disk Drive) 등의 기억 매체로 구성되어 있다. 기억장치(500c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이, 독출 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정(에칭 처리 공정)에 있어서의 각 순서를 콘트롤러(500)에서 실행시켜, 소정의 결과를 얻을 수 있도록 구성된 것이며, 프로그램으로서 기능한다. 이하에서, 이러한 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단지 프로그램이라고도 한다. 또한, 본 명세서에 대해 프로그램이라는 말을 사용했을 경우에는, 프로세스 레시피 일체 만을 포함하는 경우, 제어 프로그램 일체 만을 포함하는 경우, 또는, 그 양쪽 모두를 포함하는 경우가 있다. 또한, RAM(500b)는, CPU(500a)에 의해 독출된 프로그램이나 데이터 등이 일시적으로 보관 유지되는 메모리 영역(워크 에어리어)로서 구성되어 있다. 또한, 제1 실시 형태 및 제2 실시 형태에서 사용된 제1 제어 프로그램에 대해, 본 실시의 형태에 있어서의 제어 프로그램을 제2 제어 프로그램이라고 부르는 경우가 있다.
I/O포트(500d)는, 상술의 히터 유닛(H), 기판 지지 핀 상하 기구(111), 가열부(123), 반송 기구(T), APC 밸브(V), 배기 펌프(진공 펌프)(P), 개폐변(109), MFC(121, 116a, 116b), 회전 기구(R), 승강기구(UD) 등에 접속되어 있다.
CPU(500a)는, 기억장치(500c)로부터 제어 프로그램을 독출하여 실행함과 동시에, 입출력 장치(501)로부터의 조작 커맨드의 입력 등에 따라 기억장치(500c)로부터 프로세스 레시피를 독출하여 실행하도록 구성되어 있다. 그리고, CPU(500a)는, 독출한 프로세스 레시피의 내용에 따라, 기판 지지 핀 상하 기구(111)에 의한 지지 핀(104)의 상하 동작, 히터 유닛(H)에 의한 기판(101)의 가열, 냉각 동작, MFC(121, 116a, 116b)에 의한 처리 가스의 유량 조정 동작, 등을 제어하도록 구성되어 있다.
또한, 콘트롤러(500)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어 있을 수도 있다. 예를 들면, 상술의 프로그램을 저장한 외부 기억장치(예를 들면, 자기테이프, 플렉서블 디스크(flexible disk)나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광디스크, MO 등의 광학 자기 디스크, USB 메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리)(502)를 준비하고, 관계되는 외부 기억장치(502)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨 하는 것 등에 의해, 본 실시 형태와 관련되는 콘트롤러(500)를 구성할 수 있다.
또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억장치(502)를 통해 공급하는 경우에 한정되지 않는다. 예를 들면, 인터넷이나 전용회선 등의 통신 수단을 이용하여 외부 기억장치(502)를 통하지 않고 프로그램을 공급하도록 할 수도 있다. 또한, 기억장치(500c)나 외부 기억장치(502)는, 컴퓨터 독출 가능한 매체로서 구성된다. 이하, 이것들을 총칭하여, 단지 기록 매체라고도 한다. 또한, 본 명세서에 대해 기록 매체라는 말을 사용했을 경우는, 기억장치(500c) 일체 만을 포함하는 경우, 외부 기억장치(502) 일체 만을 포함하는 경우, 또는, 그 양쪽 모두를 포함하는 경우가 있다.
(3) 에칭 처리 공정(드라이 에칭 공정)
계속해서, 도 8을 이용하여, 본 실시 형태에 해당하는 반도체 제조 공정의 한 공정으로서 실시되는 기판 처리 공정(에칭 처리 공정)에 대해 설명한다. 해당하는 공정은, 상술의 기판 처리 장치에 의해 실시된다. 또한, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각부의 동작은, 콘트롤러(500)에 의해 제어된다.
(기판의 반입 공정(S10))
우선, 실리콘을 주성분으로 하는 막을 적어도 가지는 기판(101)이, 기판 반송실(140)으로부터 반송 기구(T)에 의해, 반송구(108)를 통해, 처리실(50) 내에 반송된 후, 지지 핀(104) 상에서 지지된다.
(실리콘막 제거 공정(S20))
다음으로, 서셉터(102) 또는 서셉터(102) 및 기판 지지 핀 상하 기구(111)를 상승시켜, 기판 처리 위치(B)에 이동시키고, 서셉터(102) 상에 기판(101)이 재치되도록 한다. 서셉터(102)에 구비된 히터(H)는, 미리 소정의 온도로 가열되고 있으며 기판(101)을 소정의 기판 온도가 되도록 가열한다. 필요에 따라, 과잉인 열(반응열)을 배열하기 위한 냉각 기구를 병용하는 것이 바람직하다.
기판(101)이 소정 온도에 이른 후, 소정 시간, 처리 가스 공급 라인(106a, 106b)으로부터 소정의 에칭 가스를, 샤워 헤드(105)를 통해 기판(101)에 공급하고, 예를 들면, 기판 온도 50℃ 이하에서, 기판(101) 상의 실리콘막의 에칭 처리를 실시한다. 에칭 가스의 온도는, 예컨대, 실온이다. 이 때, 불활성 가스 공급관(120)으로부터, 불활성 가스를 기판(101)에 공급하도록 할 수도 있다. 에칭 처리에 이용된 에칭 가스는, 처리실(50)의 측면에서 마련된, 환상로(114)로 연통하는 배기구(107)에 의해 배출된다.
에칭 가스의 공급과 동시에, APC 밸브(V)에 의해 배기량을 조정함으로써, 처리실(50)내의 압력을 소정의 압력으로 유지한다. 또한, 에칭 가스가 공급되는 대로, 실리콘막의 에칭이 개시되므로, 압력이나 가스 유량은 신속하게 소정의 값으로 설정되는 것이 바람직하다.
에칭 가스는, 아이오딘(I) 함유 가스가 이용된다. 예를 들면, 아이오딘(I)의 할로겐 원소를 포함하는 가스이다. 바람직하게는, 칠플루오린화 아이오딘(IF7) 가스가 선택된다. 또한, IF7 가스는, 실온에서, 실리콘 산화막, 아몰퍼스 카본막, 실리콘 질화막에 대한 에칭 레이트가 거의 제로임에 비해, 실리콘막에 대해서는, 1분당 1μm 이상의 매우 큰 에칭 레이트를 가진다.
또한, 본 실시의 형태에 있어서, 실리콘막 제거 공정(S20)은, 아이오딘 함유 가스(에칭 가스)에 의해 실리콘막을 제거한 후, 에칭 가스와 실리콘막의 반응으로 생성되는 반응 부생성물을 제거하는 후처리 공정을 포함한다. 구체적으로는, 후처리 공정에서는, 에칭 가스와 같이, APC 밸브(V)에 의해 배기량을 조정하는 것에 의해, 처리실(50) 내의 압력을 소정의 압력으로 유지하면서, 처리 가스 공급 라인(106a, 106b)으로부터 소정의 후처리용 가스가, 샤워 헤드(105)를 통해 기판(101)에 공급된다.
또한, 실리콘막 상에, 수 개의 원자 정도의 변성층이 형성되고 있는 경우, 처리 가스(에칭 가스)를 공급하기 전에, 변성층을 제거하기 위한 변성층 제거 가스(예를 들면, 플루오린화 수소 가스)를 기판에 공급하는 것이 바람직하다. 여기서, 변성층이란, 실리콘막 상에 형성된 자연 산화막이다. 이러한 자연 산화막은, 수 개의 원자층의 두께이더라도 상술한 처리 가스로는 제거하지 못하며, 실리콘막의 제거를 저해한다. 변성층 제거 가스를 공급하는 것에 의해, 다른 막구성을 유지한 채로 실리콘막 상의 변성층을 제거할 수 있고 처리 가스에 의한 실리콘막의 미세한 제거를 가능하게 한다.
소정 시간, 제거 공정(S20)를 실시한 후, 처리 가스의 공급을 정지하고, 처리 용기(130) 내의 분위기(가스)를, 배기구(107)로부터 배출한다.
(퍼지 공정(S30))
제거 공정(에칭 공정)(S20)의 종료 후, 불활성 가스 공급관(120)으로부터, 샤워 헤드(105)를 통해, 기판(101) 상에 불활성 가스인, 예컨대, 질소 가스가 공급된다. 이 때, 공급되는 질소 가스는, 가열부(123)에 의해 가열된 상태, 예를 들면 90℃ 이상으로 가열되어 공급되는 것이 바람직하다. 불활성 가스를 에칭 공정에서 발생한 부생성물의 승화 온도보다 높은 온도에 가열할 수 있으면, 에칭 시에 발생하는 부생성물의 제거 효율을 향상시키는 것이 가능해진다.
또한, 본 실시의 형태에 있어서는, 퍼지 공정(S30)은, 후처리용 가스에 의한 부생성물을 제거한 후, 더욱, 기판의 온도를 전술의 소정의 기판 온도 이상으로 가열하는 가열 공정을 포함한다. 구체적으로는, 실리콘막 제거 공정으로 생성되는 부생성물(예를 들면, IF5)의 승화 온도 이상으로 가열된다.
종래에는, 기판(101) 상의 실리콘의 에칭 시에 있어서, 실리콘과 에칭 가스와의 화합물인 부생성물이 발생하는 것에 대한 대책으로서 에칭 처리 후에 기판(101)을 아닐 챔버로 이동시켜, 기판(101) 상에 부생성물이 승화하는 온도까지 기판(101)을 가열하였다. 그 결과, 기판(101)을 아닐 챔버에서 아닐 처리하는데 시간이 걸리므로, 생산성의 향상에 지장이 되고 있었다. 그러나, 본 실시 형태에서는, 상기 부생성물의 문제를, 불활성 가스를 가열부(123)에 의해 가열된 상태로 공급하는 것에 의해 개선할 수 있다.
(기판 반출 공정(S40))
퍼지 공정(S30)의 종료 후, 불활성 가스의 공급을 정지하는 것과 동시에, 처리 용기(130) 내의 분위기를, 배기구(107)로부터 배출한다. 또한, 지지 핀(104)을 상승시켜, 기판(101)을 서셉터(102)로부터 이격하여 반송 가능한 온도까지 냉각한다.
기판(101)이 반송 가능한 온도까지 냉각되어 처리실(50)로부터 반출할 준비가 갖추어진 후, 상술의 기판 반입 공정(S10)의 반대의 순서로 반출된다.
도 12는, 도 8에서 나타낸 기판 처리 공정인 S20 및 S30의 상세를 나타낸 도면이다.
도 12에서 나타낸 본 실시의 형태와 관련된 에칭 처리 공정은, 전(前) 퍼지 공정(S101), 에칭 공정(S102), 진공 퍼지 공정(S103), 트리트먼트(후처리) 공정(S104), 승온 퍼지 공정(S105), 가열 공정(S106), 강온 퍼지 공정(S107)의 7개의 공정을 포함한다. 또한, 에칭 공정(S20)은, 적어도 에칭 공정(S102)과 트리트먼트 공정(S104)을 포함하고, 퍼지 공정(S30)은, 가열 공정(S106)을 포함한다. 이와 같이, 퍼지 공정(S30)에 가열 공정(S106)을 더하는 것이, 아이오딘 화합물 제거라고 하는 관점에서는 바람직하다. 다만, 기판 온도의 변화가 수반되므로, 스루풋의 관점에서는 조금 뒤떨어져 버리기 때문에, 적당히 가열 공정의 실시가 선택되도록 구성되어 있다. 또한, 도 12에서는 각각의 공정이 같은 시간 축으로 되어 있으나, 실제의 각 공정 시간이 다른 것은 당연하다. 이하, 각 공정에 대해 설명한다. 또한, 도 12에서 나타낸 각 공정이 제어 프로그램을 실행하는 것에 의해서 수행되는 것은 당연하다.
전 퍼지 공정(S101)은, 다음 공정인 에칭 처리를 위한 준비를 하는 공정이며, 소정의 기판 온도, 소정의 압력이 유지된다. 본 실시의 형태에서는, 온도 30℃, 압력 50 Pa, 그리고, 불활성 가스의 유량은 1 SLM이다. 소정의 기판 온도, 소정의 압력으로 안정화되면, 다음 공정(S102)으로 이행한다. 여기서, 소정의 기판 온도란, 처리 가스(에칭 가스)가 충분히 기화하고 있는 온도대이며, 기판(101)에 형성된 막특성이 변질하지 않는 온도로 한다. 예를 들면, 20℃ 이상 90℃ 이하, 바람직하게는, 30℃ 이상 50℃ 이하의 온도로 보지(保持)된다. 또한, 소정의 압력으로서 예를 들면, 0.1 Pa 이상 200 Pa 이하의 압력으로 유지된다.
에칭 공정(S102)에서는, 처리실(50)에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여, 기판(101) 상의 실리콘막을 제거한다. 특히, 아이오딘 함유 가스로서는 칠플루오린화 아이오딘(IF7)가 바람직하다. 에칭 가스 유량은, 0.1 SLM(standard liter per minutes) 이상 10 SLM 이하 정도의 범위 내의, 소정의 유량으로 설정한다. 예를 들면, 1 SLM로 설정한다. 또한, 필요에 따라, 일단, 처리실(50)의 분위기를 배기하고 나서 에칭 가스를 공급할 수도 있다. 본 실시의 형태에서는, 예를 들면, 온도 30℃, 압력 200 Pa, 그리고, IF7 가스의 유량 및 불활성 가스의 유량은 각각 1 SLM 이다. 또한, 에칭의 시간은, 에칭 대상의 실리콘의 막두께에 의해 적당히 결정된다. 미리 설정된 시간, IF7 가스가 공급된 후, 다음 공정(S103)으로 이행한다.
진공 퍼지 공정(S103)에서는, 에칭 가스의 공급이 정지된다. 또한, 불활성 가스(예를 들면, N2가스)의 공급이 정지되고 진공으로 배기하는 진공 배기 공정을 수행한다. 다음으로, 불활성 가스(예를 들면, 0.5 SLM)를 공급하여, 처리실(50) 내를 퍼지하는 공정을 수행함과 동시에, 온도 및 압력이 소정 시간 안정화되면, 다음 공정(S104)으로 이행한다. 또한, 본 실시의 형태에 의하면, 온도 30℃, 압력 50 Pa이 유지된다.
트리트먼트(후처리) 공정(S104)에서는, 온도 30℃, 압력 200 Pa, 그리고, 후처리용 가스(예를 들면, ClF3 가스)의 유량 및 불활성 가스의 유량은 각각 1 SLM이다. 이러한 후처리 공정은, 기판(101) 또는 처리실(50)의 내벽 등에 부착한 아이오딘 화합물을 제거하는 공정이다. 이러한 에칭 공정 시의 부생성물을 제거하는 공정에서는, 아이오딘을 포함하지 않는 불소 함유 가스를 이용하는 것이 바람직하다. 예를 들면, 상기 불소 함유 가스는, 불소(F2), 삼플루오린화 염소(ClF3) 등이다.
승온 퍼지 공정(S105)에서는, 온도가 목표 온도까지 승온된다. 이 때, 불활성 가스의 유량은 정지한 채로, 처리실(50) 내부가 진공으로 당겨진 공정(진공 배기 공정)과 불활성 가스의 유량을, 예를 들면, 0.5 SLM 공급하면서, 압력 50 Pa을 일정하게 유지하는 공정(압력 유지 공정)을 거치고, 온도가 (30℃)에서부터 목표 온도(200℃)까지 승온된다. 이러한 목표 온도는, 아이오딘 화합물의 승화 온도 이상으로 설정되는 것이 바람직하다. 또한, 예를 들면, 아이오딘 화합물이 IF5이면, 승화 온도는 95℃ 정도이므로, 100℃ 이상이 바람직하다. 다만, 온도를 높게 하면, 승온 시간이 소요되므로, 목표 온도가 너무 높은 것 또한 스루풋 의 관점에서는 바람직하지 않다. 또한, 본 실시의 형태에 있어서의 후처리에서, 예를 들면, ClF3를 이용했을 경우에는, 만일, 부생성물이 발생해도 부착하지 않는 온도(200℃ 정도) 이하로 하는 것이 바람직하다. 소정의 목표 온도에 도달하면 다음 공정(S106)으로 이행한다.
가열 공정(S106)에서는, 기판 표면에 퇴적된 아이오딘 화합물의 승화 온도 이상이기 때문에, 불활성 가스(예를 들면, 1 SLM)가 공급되는 것에 의해, 승화한 아이오딘 화합물이 불활성 가스와 함께 배기되므로, 부생성물인 아이오딘 화합물이 효율적으로 저감된다. 소정의 시간 경과 후, 다음 공정(S107)으로 이행한다.
강온 퍼지 공정(S107)에서는, 목표 온도(본 실시의 형태에 있어서는 200℃)로부터, 승온 전의 온도(본 실시의 형태에서는 30℃)로 강온된다. 승온 전의 온도에 도달하면, 본 실시의 형태에 있어서의 드라이 에칭 처리가 종료한다.
도 13은, 에칭 처리 공정 후의 기판 표면에 있어서의 아이오딘(I) 강도의 온도 의존성을 나타낸다. 세로축이, 아이오딘(I) 강도를 나타내고, 가로축아 기판 온도이다. 흰색 동그라미로 나타낸 데이터는, 도 12에서 나타낸 것과 같은 순서를 실행한 결과이며, 검은색 동그라미로 나타낸 데이터는, 삼플루오린화 염소(ClF3)에 의한 후처리를 실시하지 않고, 아닐 처리만을 실행한 결과이다.
이것에 의해, 에칭 후의 기판 표면에 있어서의 아이오딘(I) 강도가, 아닐 온도의 상승에 따라 저감되고 있는 상태를 알 수 있다. 또한, 아닐 처리뿐만 아니라, 삼플루오린화 염소(ClF3)에 의한 후처리를 조합시키는 것에 의해, 아이오딘(I) 강도가 효율적으로 저감시킬 수 있는 것을 알 수 있다.
종래에는, 기판 상의 막을 칠플루오린화 아이오딘 가스에 의해 에칭하는 공정에 있어서, 칠플루오린화 아이오딘(IF7) 가스의 분해나, 칠플루오린화 아이오딘과 실리콘의 반응에 의해 오플루오린화 아이오딘(IF5) 등의 부생성물이 생성되어 기판을 처리하는 챔버 내부 및 배기 배관에 부착하거나 기판 표면에 퇴적하거나 하였다. 이들 부생성물은 상온에서 안정되어 있기 때문에 휘발되기 어렵고, 에칭 후의 불활성 가스에 의한 퍼지로는 제거되지 못하며, 기판 표면에는 아이오딘 오염이 남게 된다. 여기에서, 챔버 내부, 배기 배관, 혹은 기판 표면이 대기에 노출되면, 아이오딘 화합물을 포함하는 부생성물이 대기 중의 수분과 반응하여, 아이오딘화 수소(HI), 아이오딘산(HIO3) 등을 발생시키고, 기판 표면이나 챔버 내부, 배기 배관의 금속 부재의 부식을 유발시키는 리스크가 존재하게 된다는 문제가 있었으나, 본 실시의 형태에 의하면, 에칭 공정에서 생성되는 아이오딘 화합물을 포함하는 부생성물을 효율적으로 제거할 수 있으므로, 이러한 문제를 해결할 수 있다.
본 실시의 형태(제3 실시 형태)에서는, 제1 실시 형태 및 제2 실시 형태에 있어서의 효과에 더하여 이하의 기재의 적어도(a) 내지 (c)중 하나 이상의 효과를 상주한다.
(a) 본 실시의 형태에서는, 에칭 공정 후에 후처리 공정을 마련하는 것에 의해, 적어도 챔버 내에 부착, 또는 기판의 표면에 퇴적한 아이오딘 화합물을 제거할 수 있는 동시에 챔버 내부 및 배기 배관에 부착한 아이오딘 산화물도 제거할 수 있으므로, 부착물 제거 공정의 횟수를 줄일 수 있을 수 있고 장치 가동률이 향상된다.
(b) 본 실시의 형태에서는, 또한, 에칭 공정 후에 후처리 공정을 마련하는 것에 의해, 기판 표면의 아이오딘 화합물을 제거할 수 있기 때문에, 에칭을 연속하여 처리했을 경우에, 에칭 불량을 억제할 수 있다.
(c) 본 실시의 형태에서는, 또한, 에칭 공정 후에 후처리 공정을 마련하는 것에 의해, 챔버 내의 벽면 및 기판의 표면에 퇴적한 아이오딘 화합물을 제거할 수 있으므로, 유지보수 시에 처리실을 개방하는 일이 있더라도, 대기 중의 수분과의 반응에 의한 아이오딘화 수소(HI), 아이오딘산(HIO3) 등의 발생에 수반하는 챔버 내의 금속 부식을 억제할 수 있다.
<본 발명에 있어서의 효과>
종래부터, 더 고집적화를 도모하기 위해 패턴의 미세화가 진행되고 있으나, 미세화가 진행됨에 따라, 미세화한 패턴 고유의 문제가 발생하고 있다. 그 일례로서 Ÿ‡ 에칭 시의 액체의 표면장력에 의한 패턴 붕괴를 들 수 있다. 예를 들면, 실리콘(Si)의 제거 공정에서는, 수산화 테트라 메틸 암모늄 수용액(TMAH) 등에 의한 에칭 후에 순수한 물로 세정하고, 순수한 물보다 표면장력의 작은 이소프로필 알콜(IPA)로 치환하면서 건조를 실시하는 것으로 세정액의 표면장력에 의한 패턴의 도괴를 방지하고 있었다. 그렇지만, 패턴의 미세화에 수반하여, 이 방법을 이용하더라도 패턴의 도괴를 전부 막을 수는 없게 되었다. 이러한 문제를 해결하는 수단으로서 본 발명에 있어서의 에칭 가스에 의한 실리콘의 제거를 실시하는 드라이 에칭에 따르면, 향후의 패턴의 미세화에도 적용이 가능하다.
또한, NAND 플래시 메모리 등의 3D구조의 디바이스의 제조에 있어서, 종래의 플라스마를 이용한 반응성 이온 에칭에서는, 폴리 실리콘(Poly-Si) 막을 폴리 실리콘 이외의 막(예를 들면, 실리콘 산화(SiO2) 막, 실리콘 질화(SiN) 막, 실리콘산질화(SiON) 막, 카본(C) 막 등)에 대해 고선택으로 제거하는 것은 곤란하였다. 즉, 폴리 실리콘(Poly-Si) 막과 실리콘 산화(SiO2) 막의 적층 구조에서 관통 도랑을 도려낸 후에 측벽에 노출한 폴리 실리콘(Poly -Si) 막과 실리콘 산화(SiO2) 막의 층 가운데, 폴리 실리콘(Poly-Si) 막만을 에칭하는 것은, 종래의 플라스마를 이용한 반응성 이온 에칭으로는, 폴리 실리콘 이외의 막과의 선택성의 문제나, 등방성 에칭이 필요하게 되는 점 때문에 매우 곤란하였다. 또한, 하드 마스크막(예를 들면, 카본막 등 )과의 선택성의 문제도 존재하였다. 이러한 패턴의 미세화에 수반하는 디바이스 구조의 번잡화에의 대응이 곤란하였다. 이러한 문제를 해결하는 수단으로서 본 발명에 있어서의 에칭 가스에 의한, 플라즈마리스(plasmaless)로의 등방성 에칭에 의해, 실리콘의 제거를 실시하는 드라이 에칭에 의하면, 향후의 패턴의 미세화에도 적용이 가능하다. 특히, 에칭 가스로서 칠플루오린화 아이오딘을 포함하는 아이오딘 함유 가스를 이용하는 것에 의해, 기존의 에칭 가스와 비교하여, 그 화학적 성질로부터 실리콘 이외의 막과의 선택성이 좋게, 실리콘의 제거를 실시할 수 있다. 따라서, 향후의 패턴의 미세화에 수반하는 디바이스 구조의 번잡화에 적용할 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명했으나, 본 발명은 상술의 실시 형태로 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다. 예를 들면, 상술의 실시 형태에서는, 한 장씩의 기판을 처리하는 처리실을 가지는 장치가 기재되어 있으나, 이러한 형태에 한정하지 않고, 다매엽장치나 종형장치와 같이, 복수의 기판을 일괄처리(배치처리) 하는 처리실을 가지는 장치라도 관계 없다는 것은 당연하다.
또한, 본 발명은, 본 실시 형태와 관련되는 기판 처리 장치와 같은 반도체 웨이퍼를 처리하는 반도체 제조 장치 등에 한정하지 않고, 유리 기판을 처리하는 LCD(Liquid Crystal Display) 제조 장치, 태양전지 제조 장치 등의 기판 처리 장치에도 적용할 수 있다. 예를 들면, LCD를 구동시키는 트랜지스터나, 태양전지에 이용되는 단결정 실리콘, 다결정 실리콘, 아몰퍼스 실리콘을 가공하는 처리에도 적용할 수 있다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대해 부기한다.
<부기 1>
본 발명의 일 측면에 의하면,
챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법이 제공된다.
<부기 2>
부기 1 기재의 부착물의 제거 방법에 있어서,
상기 클리닝 가스를, 20℃ 이상 300℃ 이하의 온도 영역과 66 Pa 이상 101 kPa 이하의 압력 영역에서 상기 부착물과 접촉시키는 부착물의 제거 방법이 제공된다.
<부기 3>
부기 2 기재의 부착물의 제거 방법에 있어서,
상기 클리닝 가스에 포함되는 불소 함유 가스가 ClF3이며, 상기 온도 영역이 25℃ 이상 200℃ 이하인 부착물의 제거 방법이 제공된다.
<부기 4>
부기 2 기재의 부착물의 제거 방법에 있어서,
상기 클리닝 가스에 포함되는 불소 함유 가스가 F2이며, 상기 온도 영역이 120℃ 이상 200℃ 이하인 부착물의 제거 방법이 제공된다.
<부기 5>
부기 2 기재의 부착물의 제거 방법에 있어서,
상기 클리닝 가스에 포함되는 불소 함유 가스가 IF7이며, 상기 온도 영역이 230℃ 이상 300℃ 이하인 부착물의 제거 방법이 제공된다.
<부기 6>
부기 1 내지 부기 5중 어느 하나의 기재의 부착물의 제거 방법에 있어서,
상기 클리닝 가스에 포함되는 불소 함유 가스는, HF, F2, XFn(X는 Cl, Br, I 중 어떠한 것을 나타내고, n은 1 이상 7 이하의 정수를 나타냄)으로 구성되는 군에서 선택되는 적어도 하나의 불소(F)를 포함하는 불소 함유 가스인 부착물의 제거 방법이 제공된다.
<부기 7>
부기 1 내지 부기 6중 어느 하나의 기재의 부착물의 제거 방법에 있어서,
상기 부착물 내에 포함되는 상기 아이오딘 산화물은, 화학식: [IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)]으로 표현되는 아이오딘 산화물인 부착물의 제거 방법이 제공된다.
<부기 8>
부기 1 또는 부기 2 또는 부기 7 기재의 부착물의 제거 방법에 있어서,
상기 아이오딘 산화물이, I2O5인 부착물의 제거 방법이 제공된다.
<부기 9>
본 발명의 다른 형태에 의하면,
챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여 기판 표면을 에칭하는 공정과,
상기 기판 표면을 에칭한 후, 상기 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착한 아이오딘 산화물을 포함하는 부착물을, 적어도 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 공정을 포함하는 드라이 에칭 방법이 제공된다.
<부기 10>
부기 9 기재의 드라이 에칭 방법에 있어서,
상기 클리닝 가스를, 20℃ 이상 300℃ 이하의 온도 영역과 66 Pa 이상 101 kPa 이하의 압력 영역에서 상기 부착물과 접촉시키는 드라이 에칭 방법이 제공된다.
<부기 11>
부기 9 또는 부기 10 기재의 드라이 에칭 방법에 있어서,
상기 클리닝 가스에 포함되는 상기 불소 함유 가스는, HF, F2, XFn(X는 Cl, Br, I 중 어떠한 것을 나타내고, n은 1 이상 7 이하의 정수를 나타냄)으로 구성되는 군에서 선택되는 적어도 하나의 불소(F)를 포함하는 불소 함유 가스인 드라이 에칭 방법이 제공된다.
<부기 12>
부기 11 기재의 드라이 에칭 방법에 있어서,
상기 클리닝 가스에 포함되는 상기 불소 함유 가스는, ClF3인 드라이 에칭 방법이 제공된다.
<부기 13>
부기 9 기재의 드라이 에칭 방법에 있어서,
상기 부착물 내에 포함되는 상기 아이오딘 산화물은, 화학식: [IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)]으로 표현되는 아이오딘 산화물인 드라이 에칭 방법이 제공된다.
<부기 14>
부기 9 또는 부기 10 기재의 드라이 에칭 방법에 있어서,
상기 불소 함유 가스가, 불소(F2), 삼플루오린화 염소(ClF3), 칠플루오린화 아이오딘(IF7)으로부터 선택되는 하나인 드라이 에칭 방법이 제공된다.
<부기 15>
본 발명의 또 다른 형태에 의하면,
챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 화합물을 포함하는 부착물을, 아이오딘을 포함하지 않는 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법이 제공된다.
<부기 16>
부기 15 기재의 부착물의 제거 방법에 있어서,
상기 클리닝 가스에 포함되는 상기 불소 함유 가스가, 불소(F2), 삼플루오린화 염소(ClF3)인 부착물의 제거 방법이 제공된다.
<부기 17>
부기 15 기재의 부착물의 제거 방법에 있어서,
상기 부착물에 포함되는 아이오딘 화합물이 오플루오린화 아이오딘(IF5)인 부착물의 제거 방법이 제공된다.
<부기 18>
본 발명의 또 다른 형태에 의하면,
기판 상의 막을 아이오딘 함유 가스를 포함하는 에칭 가스에 의해 제거하는 에칭 공정과, 상기 에칭 공정으로 생성되는 아이오딘 화합물을 제거하는 후처리 공정을 가지고, 상기 후처리 공정에서는, 상기 기판의 표면에 아이오딘을 포함하지 않는 불소 함유 가스를 포함하는 후처리용 가스를 공급하여, 상기 아이오딘 화합물을 제거하는 드라이 에칭 방법이 제공된다.
<부기 19>
부기 18 기재의 드라이 에칭 방법에 있어서,
상기 후처리 공정의 뒤에, 상기 기판을 가열하는 것에 의해, 상기 기판 표면에 퇴적한 아이오딘 화합물을 제거하는 가열 공정을 더 가지는 것을 특징으로 하는 드라이 에칭 방법이 제공된다.
<부기 20>
부기 18 기재의 드라이 에칭 방법에 있어서,
상기 후처리용 가스에 포함되는 상기 불소 함유 가스가, 불소(F2), 삼플루오린화 염소(ClF3), 칠플루오린화 아이오딘(IF7)인 드라이 에칭 방법이 제공된다.
<부기 21>
본 발명의 또 다른 형태에 의하면, 적어도 실리콘을 주성분으로 하는 실리콘 함유막이 형성된 기판을 수용하는 챔버와,
상기 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부와,
상기 챔버 내에 불소 함유 가스를 포함하는 클리닝 가스를 공급하는 클리닝 가스 공급부와,
적어도 상기 에칭 가스 공급부와 상기 클리닝 가스 공급부를 제어해, 상기 제 1 에칭 가스를 공급하여, 상기 기판을 에칭한 후, 상기 챔버의 내부에 부착한 아이오딘 산화물을 포함하는 부착물을 상기 클리닝 가스를 이용하여 제거하는 장치 콘트롤러를 가지는 기판 처리 장치가 제공된다.
<부기 22>
본 발명의 또 다른 형태에 의하면, 적어도 실리콘을 주성분으로 하는 실리콘 함유막이 형성된 기판을 수용하는 챔버와,
상기 기판에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부와,
상기 기판에 불소 함유 가스를 포함하는 후처리용 가스를 공급하는 후처리용 가스 공급부와,
적어도 상기 에칭 가스 공급부와 상기 후처리용 가스 공급부를 제어해, 상기 제 1 에칭 가스를 상기 챔버 내에 공급하여, 상기 기판을 상기 제 1 에칭 가스에 노출시키고, 상기 실리콘 함유막을 제거하며, 그 후, 상기 후처리용 가스를 상기 챔버 내에 공급하여, 상기 기판에 퇴적한 아이오딘 화합물을 제거하도록 제어하는 제어부를 가지는 기판 처리 장치가 제공된다.
<부기 23>
본 발명의 또 다른 형태에 의하면,
기판을 챔버 내에 반입하는 공정과,
챔버 내의 압력을 소정의 압력으로 조정하는 공정과,
아이오딘 함유 가스를 포함하는 에칭 가스를 공급하고, 기판 상의 실리콘막을 제거하는 에칭 공정과,
상기 에칭 가스와는 다른 불소 함유 가스를 공급하고, 상기 기판의 표면에 부착한 아이오딘 화합물을 제거하는 후처리 공정과,
기판을 챔버 내로부터 반출하는 공정을 가지는 반도체 장치의 제조 방법이 제공된다.
<부기 24>
부기 23의 반도체 장치의 제조 방법에 있어서,
상기 후처리 공정에서는, 기판의 온도를 아이오딘 화합물의 승화 온도 이상으로 하는 반도체 장치의 제조 방법이 제공된다.
<부기 25>
본 발명의 또 다른 형태에 의하면,
아이오딘 함유 가스를 포함하는 제1 에칭 가스(에칭 가스)를 공급하여, 기판을 에칭하는 순서와,
챔버 내부 및 배기 배관에 부착한 아이오딘 산화물을 포함하는 부착물을 적어도 불소 함유 가스를 포함하는 제2 에칭 가스(클리닝 가스)를 이용하여 제거하는 순서를 컴퓨터에서 실행시키는 프로그램 및 프로그램이 컴퓨터 독출 가능한 기록 매체가 제공된다.
<부기 26>
본 발명의 또 다른 형태에 의하면,
아이오딘 함유 가스를 포함하는 에칭 가스를 공급하고, 기판 상의 실리콘막을 제거하는 순서와,
상기 에칭 가스와는 다른 불소 함유 가스를 공급하고, 상기 기판의 표면에 부착한 아이오딘 화합물을 제거하는 순서를 컴퓨터에서 실행시키는 프로그램 및 프로그램이 컴퓨터 독출 가능한 기록 매체가 제공된다.
<부기 27>
바람직하게는, 부기 26 기재의 프로그램 및 프로그램이 컴퓨터 독출 가능한 기록 매체에 있어서,
상기 기판의 온도를 상승시켜, 상기 아이오딘 화합물의 승화 온도 이상으로 하는 순서를 가지는 프로그램 및 프로그램이 컴퓨터 독출 가능한 기록 매체가 제공된다.
1 에칭 장치
2 챔버
3 시료
4 스테이지
5 압력계
6 에칭 가스 공급계
7 밸브
8 클리닝 가스 공급계
9 밸브
10 불활성 가스 공급계
11 밸브
12 배기 배관
13 밸브
14 압력 콘트롤러
15 진공 펌프
16 온도 콘트롤러(온도 조정기)
17 장치 콘트롤러
21 시차열, 열중량 측정 장치
22 시험 샘플
23 참조 샘플
24 열전대
25 천칭부
26 가스 도입구
27 배기구
28 히터
50 처리실
100 에칭 장치
101 기판
102 서셉터
130 챔버(처리 용기)
142 배기 배관
500 콘트롤러

Claims (21)

  1. 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법.
  2. 제1항에 있어서,
    상기 클리닝 가스를, 20℃ 이상 300℃ 이하의 온도 영역과 66 Pa 이상 101 kPa 이하의 압력 영역에서 상기 부착물과 접촉시키는 것을 특징으로 하는 부착물의 제거 방법.
  3. 제2항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스가 ClF3이며, 상기 온도 영역이 25℃ 이상 200℃ 이하인 것을 특징으로 하는 부착물의 제거 방법.
  4. 제2항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스가 F2이며, 상기 온도 영역이 120℃ 이상 200℃ 이하인 것을 특징으로 하는 부착물의 제거 방법.
  5. 제2항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스가 IF7이며, 상기 온도 영역이 230℃ 이상 300℃ 이하인 것을 특징으로 하는 부착물의 제거 방법.
  6. 제1항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스는, HF, F2, XFn(X는 Cl, Br, I 중 어떠한 것을 나타내고, n은 1 이상 7 이하의 정수를 나타냄)으로 구성되는 군에서 선택되는 적어도 하나의 불소(F)를 포함하는 불소 함유 가스인 것을 특징으로 하는 부착물의 제거 방법.
  7. 제1항에 있어서,
    상기 부착물 내에 포함되는 상기 아이오딘 산화물은, 화학식: [IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)]으로 표현되는 것을 특징으로 하는 부착물의 제거 방법.
  8. 제7항에 있어서,
    상기 아이오딘 산화물이, I2O5인 것을 특징으로 하는, 부착물의 제거 방법.
  9. 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하여 기판 표면을 에칭하는 공정과,
    상기 기판 표면을 에칭한 후, 상기 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착한 아이오딘 산화물을 포함하는 부착물을, 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 공정
    을 포함하는 드라이 에칭 방법.
  10. 제9항에 있어서,
    상기 클리닝 가스를, 20℃ 이상 300℃ 이하의 온도 영역과 66 Pa 이상 101 kPa 이하의 압력 영역에서 상기 부착물과 접촉시키는 것을 특징으로 하는 드라이 에칭 방법.
  11. 제9항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스는, HF, F2, XFn(X는 Cl, Br, I 중 어떠한 것을 나타내고, n은 1 이상 7 이하의 정수를 나타냄)으로 구성되는 군에서 선택되는 적어도 하나의 불소(F)를 포함하는 불소 함유 가스인 것을 특징으로 하는 드라이 에칭 방법.
  12. 제10항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스는, ClF3인 드라이 에칭 방법.
  13. 제9항에 있어서,
    상기 부착물 내에 포함되는 상기 아이오딘 산화물은, 화학식: [IxOyFz(x는 1 또는 2의 정수를 나타내고, y는 1 이상 5 이하의 정수를 나타내고, z는 0 또는 1의 정수를 나타냄)]으로 표현되는 것을 특징으로 하는 드라이 에칭 방법.
  14. 챔버를 구성하는 부재 또는 상기 챔버에 접속된 배관의 표면에 부착하고 있는, 아이오딘 화합물을 포함하는 부착물을, 아이오딘을 포함하지 않는 불소 함유 가스를 포함하는 클리닝 가스를 이용하여 제거하는 부착물의 제거 방법.
  15. 제14항에 있어서,
    상기 클리닝 가스에 포함되는 불소 함유 가스가, F2, ClF3인 부착물의 제거 방법.
  16. 제14항에 있어서,
    상기 아이오딘 화합물이 IF5인 것을 특징으로 하는 부착물의 제거 방법.
  17. 기판 상의 막을 아이오딘 함유 가스를 포함하는 에칭 가스에 의해 제거하는 에칭 공정과,
    상기 에칭 공정으로 생성되는 아이오딘 화합물을 제거하는 후처리 공정을 가지고,
    상기 후처리 공정에서는, 상기 기판의 표면에 아이오딘을 포함하지 않는 불소 함유 가스를 포함하는 후처리용 가스를 공급하여, 상기 아이오딘 화합물을 제거하는 드라이 에칭 방법.
  18. 제17항에 있어서,
    상기 후처리 공정의 뒤에, 상기 기판을 가열하는 것에 의해, 상기 기판의 표면에 퇴적한 아이오딘 화합물을 제거하는 가열 공정을 더 가지는 것을 특징으로 하는, 드라이 에칭 방법.
  19. 제17항에 있어서,
    상기 후처리용 가스에 포함되는 불소 함유 가스가, F2, ClF3인 드라이 에칭 방법.
  20. 적어도 실리콘을 주성분으로 하는 실리콘 함유막이 형성된 기판을 수용하는 챔버와,
    상기 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부와,
    상기 챔버 내에 불소 함유 가스를 포함하는 클리닝 가스를 공급하는 클리닝 가스 공급부와,
    적어도 상기 에칭 가스 공급부와 상기 클리닝 가스 공급부를 제어해, 상기 에칭 가스를 공급하여, 상기 기판을 에칭한 후, 상기 챔버의 내부에 부착한 아이오딘 산화물을 포함하는 부착물을 상기 클리닝 가스를 이용하여 제거하는 장치 콘트롤러를 가지는 기판 처리 장치.
  21. 적어도 실리콘을 주성분으로 하는 실리콘 함유막이 형성된 기판을 수용하는 챔버와,
    상기 챔버 내에 아이오딘 함유 가스를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부와,
    상기 챔버 내에 불소 함유 가스를 포함하는 후처리용 가스를 공급하는 후처리용 가스 공급부와,
    적어도 상기 에칭 가스 공급부와 상기 후처리용 가스 공급부를 제어해, 상기 에칭 가스를 상기 챔버 내에 공급하여, 상기 기판을 상기 에칭 가스에 노출시키고, 상기 실리콘 함유막을 제거하며, 그 후, 상기 후처리용 가스를 상기 챔버 내에 공급하여, 상기 기판에 퇴적한 아이오딘 화합물을 제거하도록 제어하는 제어부를
    가지는 기판 처리 장치.
KR1020177001588A 2014-09-24 2015-09-07 부착물의 제거 방법 및 드라이 에칭 방법 KR101955829B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014193435A JP6210039B2 (ja) 2014-09-24 2014-09-24 付着物の除去方法及びドライエッチング方法
JPJP-P-2014-193435 2014-09-24
PCT/JP2015/075368 WO2016047429A1 (ja) 2014-09-24 2015-09-07 付着物の除去方法、ドライエッチング方法、及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20170019460A true KR20170019460A (ko) 2017-02-21
KR101955829B1 KR101955829B1 (ko) 2019-03-07

Family

ID=55580957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001588A KR101955829B1 (ko) 2014-09-24 2015-09-07 부착물의 제거 방법 및 드라이 에칭 방법

Country Status (5)

Country Link
US (1) US10153153B2 (ko)
JP (1) JP6210039B2 (ko)
KR (1) KR101955829B1 (ko)
CN (1) CN106663626B (ko)
WO (1) WO2016047429A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133012A (ko) * 2017-03-27 2019-11-29 칸토 덴카 코교 가부시키가이샤 드라이 에칭 방법 또는 드라이 클리닝 방법
KR20200027995A (ko) * 2017-07-14 2020-03-13 샌트랄 글래스 컴퍼니 리미티드 산 불화금속의 처리 방법 및 클리닝 방법
KR20200073153A (ko) * 2018-12-13 2020-06-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 표면 처리 방법, 기판 처리 장치, 및 프로그램
KR20200136944A (ko) * 2018-03-29 2020-12-08 샌트랄 글래스 컴퍼니 리미티드 기판 처리용 가스, 보관 용기 및 기판 처리 방법
KR20210092813A (ko) * 2018-12-25 2021-07-26 쇼와 덴코 가부시키가이샤 부착물 제거 방법 및 성막 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043446A1 (ja) 2016-08-31 2018-03-08 国立大学法人 横浜国立大学 半導体製造用チャンバのクリーニング方法
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7058520B2 (ja) * 2018-03-05 2022-04-22 東京エレクトロン株式会社 シリコン膜の成膜方法及び基板処理装置
CN110491770B (zh) * 2018-05-15 2024-04-09 东京毅力科创株式会社 基板处理方法、存储介质以及基板处理装置
JP7072440B2 (ja) * 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7174180B2 (ja) * 2018-05-16 2022-11-17 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
TWI694872B (zh) * 2019-01-18 2020-06-01 弘塑科技股份有限公司 批次基板乾燥設備及其基板乾燥風刀裝置
WO2021079780A1 (ja) * 2019-10-25 2021-04-29 昭和電工株式会社 窒化ケイ素のエッチング方法及び半導体素子の製造方法
IL292568A (en) * 2020-02-26 2022-06-01 Showa Denko Kk A dry etching method, a semiconductor element manufacturing method, and a cleaning method
JP7258826B2 (ja) * 2020-06-30 2023-04-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7430677B2 (ja) * 2021-09-21 2024-02-13 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN115318761B (zh) * 2022-08-16 2023-10-13 长鑫存储技术有限公司 腔室清洗方法
WO2024203583A1 (ja) * 2023-03-31 2024-10-03 東京エレクトロン株式会社 測定方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185489B1 (ko) * 1995-02-03 1999-04-15 스기야마 카즈히코 반도체장치의 제조방법
JP2000200782A (ja) * 1998-10-26 2000-07-18 Hitachi Ltd 半導体製造装置のクリ―ニング方法
KR20040037162A (ko) * 2002-07-01 2004-05-04 자이단호우진 치큐칸쿄 산교기쥬츠 켄큐키코 불소 가스에 의한 세정 기구를 구비하는 ｃｖｄ 장치 및ｃｖｄ 장치의 불소 가스에 의한 세정 방법
KR20040065154A (ko) * 2001-12-13 2004-07-21 쇼와 덴코 가부시키가이샤 반도체 제조장치용 클리닝가스 및 이 가스를 사용한클리닝방법
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3378337A (en) 1965-05-17 1968-04-16 Lithium Corp Preparation of iodic acid and derivatives thereof
US5213622A (en) * 1991-10-11 1993-05-25 Air Products And Chemicals, Inc. Cleaning agents for fabricating integrated circuits and a process for using the same
JP2000058515A (ja) 1997-08-08 2000-02-25 Mitsui Chemicals Inc 金属酸化物／フォトレジスト膜積層体のドライエッチング方法
US20010008227A1 (en) 1997-08-08 2001-07-19 Mitsuru Sadamoto Dry etching method of metal oxide/photoresist film laminate
JP3926033B2 (ja) * 1998-05-28 2007-06-06 三井化学株式会社 ドライエッチング装置およびその運転方法
JP4197783B2 (ja) 1998-11-20 2008-12-17 関東電化工業株式会社 フッ素化ハロゲン化合物の製造方法
CN100342952C (zh) 2003-01-29 2007-10-17 昭和电工株式会社 分解氟化合物的方法
JP2004249285A (ja) * 2003-01-29 2004-09-09 Showa Denko Kk フッ素化合物の分解方法
US6953705B2 (en) 2003-07-22 2005-10-11 E. I. Du Pont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2009188257A (ja) 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
JP5550412B2 (ja) 2010-03-29 2014-07-16 岩谷産業株式会社 真空吸気配管のクリーニング方法
JP5785818B2 (ja) 2011-08-26 2015-09-30 岩谷産業株式会社 クラスタによる加工方法
JP6032033B2 (ja) 2013-02-01 2016-11-24 セントラル硝子株式会社 シリコンのドライエッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185489B1 (ko) * 1995-02-03 1999-04-15 스기야마 카즈히코 반도체장치의 제조방법
JP2000200782A (ja) * 1998-10-26 2000-07-18 Hitachi Ltd 半導体製造装置のクリ―ニング方法
KR20040065154A (ko) * 2001-12-13 2004-07-21 쇼와 덴코 가부시키가이샤 반도체 제조장치용 클리닝가스 및 이 가스를 사용한클리닝방법
KR20040037162A (ko) * 2002-07-01 2004-05-04 자이단호우진 치큐칸쿄 산교기쥬츠 켄큐키코 불소 가스에 의한 세정 기구를 구비하는 ｃｖｄ 장치 및ｃｖｄ 장치의 불소 가스에 의한 세정 방법
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133012A (ko) * 2017-03-27 2019-11-29 칸토 덴카 코교 가부시키가이샤 드라이 에칭 방법 또는 드라이 클리닝 방법
KR20200027995A (ko) * 2017-07-14 2020-03-13 샌트랄 글래스 컴퍼니 리미티드 산 불화금속의 처리 방법 및 클리닝 방법
US11359278B2 (en) 2017-07-14 2022-06-14 Central Glass Company, Limited Treatment method and cleaning method for metal oxyfluorides
KR20200136944A (ko) * 2018-03-29 2020-12-08 샌트랄 글래스 컴퍼니 리미티드 기판 처리용 가스, 보관 용기 및 기판 처리 방법
KR20200073153A (ko) * 2018-12-13 2020-06-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 표면 처리 방법, 기판 처리 장치, 및 프로그램
KR20210092813A (ko) * 2018-12-25 2021-07-26 쇼와 덴코 가부시키가이샤 부착물 제거 방법 및 성막 방법

Also Published As

Publication number Publication date
JP6210039B2 (ja) 2017-10-11
WO2016047429A1 (ja) 2016-03-31
JP2016066658A (ja) 2016-04-28
CN106663626A (zh) 2017-05-10
US20170200602A1 (en) 2017-07-13
CN106663626B (zh) 2019-11-05
US10153153B2 (en) 2018-12-11
KR101955829B1 (ko) 2019-03-07

Similar Documents

Publication Publication Date Title
KR101955829B1 (ko) 부착물의 제거 방법 및 드라이 에칭 방법
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
TWI815898B (zh) 蝕刻方法及蝕刻裝置
KR101217778B1 (ko) 패터닝 방법
US9012331B2 (en) Etching method and non-transitory storage medium
US9613823B2 (en) Etching method and storage medium
JP6262333B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TWI436421B (zh) Substrate processing method and substrate processing device
US20060228900A1 (en) Method and system for removing an oxide from a substrate
US20160153085A1 (en) Substrate processing apparatus
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2011176095A (ja) 半導体装置の製造方法及び基板処理方法及び基板処理装置
WO2015016149A1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
TWI588297B (zh) Attachment removal method and dry etching method
US20070039924A1 (en) Low-temperature oxide removal using fluorine
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
US20190144994A1 (en) Cleaning method and film forming method
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
JP6559902B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2016072465A (ja) 半導体装置の製造方法および基板処理装置
US10388762B2 (en) Method of manufacturing semiconductor device
WO2017026001A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP7149890B2 (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right