KR20160126035A - 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들 - Google Patents

향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들 Download PDF

Info

Publication number
KR20160126035A
KR20160126035A KR1020167026364A KR20167026364A KR20160126035A KR 20160126035 A KR20160126035 A KR 20160126035A KR 1020167026364 A KR1020167026364 A KR 1020167026364A KR 20167026364 A KR20167026364 A KR 20167026364A KR 20160126035 A KR20160126035 A KR 20160126035A
Authority
KR
South Korea
Prior art keywords
die
packaging substrate
omn
implemented
devices
Prior art date
Application number
KR1020167026364A
Other languages
English (en)
Other versions
KR102428141B1 (ko
Inventor
러스 알란 라이스너
조엘 리차드 킹
지브 알론
틴 와이 콴
알렉세이 에이. 리알린
샤오동 수
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20160126035A publication Critical patent/KR20160126035A/ko
Application granted granted Critical
Publication of KR102428141B1 publication Critical patent/KR102428141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0453—Resources in frequency domain, e.g. a carrier in FDMA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/04—Large scale networks; Deep hierarchical networks
    • H04W84/042—Public Land Mobile systems, e.g. cellular systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

향상된 무선-주파수(RF) 모듈들에 관한 시스템들, 디바이스들 및 방법들이 개시된다. 일부 실시예들에서, RF 모듈은 패키징 기판, 패키징 기판상에 탑재된 제1 다이상에 구현된 전력 증폭기(PA) 어셈블리, 및 제1 다이상에 탑재된 제2 다이상에 구현된 제어기 회로를 포함할 수 있다. 제어기 회로는 PA 어셈블리의 적어도 일부 제어를 제공하도록 구성될 수 있다. RF 모듈은 패키징 기판상에 탑재되고 PA 어셈블리에 대한 출력 정합 기능을 제공하도록 구성된 하나 이상의 출력 정합 네트워크(OMN) 디바이스들을 더 포함할 수 있다. RF 모듈은 각각의 OMN 디바이스상에 탑재된 대역 선택 스위치 디바이스를 더 포함할 수 있다.

Description

향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들{SYSTEMS, DEVICES AND METHODS RELATED TO IMPROVED RADIO-FREQUENCY MODULES}
관련 출원(들)에 대한 상호 참조
본 출원은 SYSTEMS, DEVICES AND METHODS RELATED TO IMPROVED RADIO-FREQUENCY MODULES이란 명칭으로 2014년 2월 25일 출원된 미국 가출원 제61/944,563호에 대한 우선권을 주장하고, 그 개시내용이 참조로 본 명세서에 전체적으로 명백하게 통합된다.
본 개시내용은 무선-주파수(RF) 모듈들에 관한 것이다.
무선-주파수(RF) 애플리케이션들에서, 증폭 신호들의 송신 및/또는 수신 신호들의 프로세싱과 같은 기능들을 제공하는 회로들 및 컴포넌트들이 패키징된 모듈의 부품들로서 구현될 수 있다. 그 후, 이러한 모듈은 전화 보드와 같은 회로 보드상에 탑재될 수 있다.
일부 구현들에 따르면, 본 개시내용은 복수의 컴포넌트들을 수용하도록 구성된 패키징 기판을 포함하는 무선-주파수(RF) 모듈에 관한 것이다. RF 모듈은 패키징 기판상에 탑재된 제1 다이상에 구현된 전력 증폭기(PA) 어셈블리, 및 제1 다이상에 탑재된 제2 다이상에 구현된 제어기 회로를 더 포함한다. 제어기 회로는 PA 어셈블리의 적어도 일부 제어를 제공하도록 구성된다. RF 모듈은 패키징 기판상에 탑재되고 PA 어셈블리에 대한 출력 정합 기능을 제공하도록 구성된 하나 이상의 출력 정합 네트워크(OMN) 디바이스들을 더 포함한다. RF 모듈은 각각의 OMN 디바이스상에 탑재된 대역 선택 스위치 디바이스를 더 포함한다.
일부 실시예들에서, 제1 다이는 갈륨 비소(GaAs) 다이일 수 있다. GaAs 다이는 복수의 헤테로접합 바이이폴라 트랜지스터(HBT) PA들의 구현을 위해 구성될 수 있다. HBT PA들은 3G/4G 동작을 위해 구성된 복수의 PA들을 포함할 수 있다. 3G/4G 동작을 위해 구성된 PA들은 4개 이상의 PA들을 포함할 수 있다. HBT PA들은 2G 동작을 위해 구성된 복수의 PA들을 더 포함할 수 있다.
일부 실시예들에서, 제2 다이는 실리콘(Si) 다이일 수 있다. 제어기 회로는 3G/4G 동작 및 2G 동작 중 어느 하나 또는 양자를 위한 제어 기능을 포함할 수 있다.
일부 실시예들에서, GaAs 다이 및 Si 다이는 복수의 와이어본드들(wirebonds)에 의해 상호연결될 수 있다. 일부 실시예들에서, Si 다이 및 패키징 기판은 복수의 와이어본드들에 의해 상호연결될 수 있다. 일부 실시예들에서, GaAs 다이 및 패키징 기판은 복수의 와이어본드들에 의해 상호연결될 수 있다.
일부 실시예들에서, 하나 이상의 OMN 디바이스들은 3G/4G 동작을 위해 구성된 제1 OMN 디바이스를 포함할 수 있다. 제1 OMN 디바이스는 플립-칩 구성으로 구현된 집적 패시브 디바이스(IPD)일 수 있다. IPD 플립-칩 디바이스는 탑재 측과는 반대 편의 표면을 포함할 수 있고, 이 표면은 대역 선택 스위치 디바이스를 수용하도록 구성된다. 대역 선택 스위치 디바이스는 실리콘-온-인슐레이터(SOI) 다이와 같은 다이상에 구현된다. 일부 실시예들에서, 대역 선택 스위치 다이 및 패키징 기판은 복수의 와이어본드들에 의해 상호연결될 수 있다.
일부 실시예들에서, RF 모듈은 IPD 플립-칩 디바이스의 표면상에 구현된 튜닝 회로를 더 포함할 수 있다. 튜닝 회로는 IPD로서 구현될 수 있다. 튜닝 회로는 고조파 탱크 회로를 포함할 수 있다.
일부 실시예들에서, 제2 다이상의 제어기 회로 및 대역 선택 스위치 다이는 하나 이상의 플라잉(flying) 와이어본드들에 의해 상호연결될 수 있다.
일부 실시예들에서, 패키징 기판은 라미네이트(laminate) 패키징 기판을 포함할 수 있다. 라미네이트 패키징 기판은 제1 개수의 라미네이트 층들을 포함할 수 있고, 제1 개수는 하나 이상의 OMN 디바이스들이 없는 모듈과 연관된 라미네이트 층들의 제2 개수 미만이다.
일부 실시예들에서, RF 모듈은 패키징 기판상에 탑재된 복수의 듀플렉서들을 더 포함할 수 있다. RF 모듈은 패키징 기판상에 탑재된 복수의 필터 디바이스들을 더 포함할 수 있다. 필터 디바이스들 중 적어도 일부는 패키징 기판상의 제1 영역과 제2 영역 사이의 RF 차폐를 용이하게 하도록 구성될 수 있다.
다수의 교시들에서, 본 개시내용은 무선-주파수(RF) 모듈을 제조하는 방법에 관한 것이다. 방법은 복수의 컴포넌트들을 수용하도록 구성된 패키징 기판을 제공하거나 형성하는 단계를 포함한다. 방법은 패키징 기판상에 전력 증폭기(PA) 다이를 탑재하는 단계, 및 PA 다이상에 제어기 회로를 적층하는 단계를 더 포함한다. 방법은 패키징 기판상에 하나 이상의 출력 정합 네트워크(OMN) 디바이스들을 탑재하는 단계, 및 각각의 OMN 디바이스상에 대역 선택 스위치를 적층하는 단계를 더 포함한다.
일부 구현들에서, 본 개시내용은 무선-주파수(RF) 신호를 생성하도록 구성된 트랜시버, 및 트랜시버와 통신하는 프런트-엔드 모듈(FEM)을 포함하는 무선 디바이스에 관한 것이다. FEM은 복수의 컴포넌트들을 수용하도록 구성된 패키징 기판, 패키징 기판상에 탑재된 제1 다이상에 구현된 전력 증폭기(PA) 어셈블리를 포함하고, PA 어셈블리는 RF 신호를 증폭하도록 구성된다. FEM은 제1 다이상에 탑재된 제2 다이상에 구현된 제어기 회로를 더 포함하고, 제어기 회로는 PA 어셈블리의 적어도 일부 제어를 제공하도록 구성된다. FEM은 패키징 기판상에 탑재되고 PA 어셈블리에 대한 출력 정합 기능을 제공하도록 구성된 하나 이상의 출력 정합 네트워크(OMN) 디바이스들, 및 각각의 OMN 디바이스상에 탑재된 대역 선택 스위치 디바이스를 더 포함한다. 무선 디바이스는 FEM과 통신하고 증폭된 RF 신호를 송신하도록 구성된 안테나를 더 포함한다.
일부 실시예들에서, FEM은 FEM이 듀플렉서-포함-FEM(FEMiD)이도록 복수의 듀플렉서들을 더 포함할 수 있다.
개시내용을 요약하기 위해, 본 발명의 특정한 양태들, 이점들, 및 신규한 특징들이 본 명세서에 설명되었다. 모든 이러한 이점들이 본 발명의 임의의 특정한 실시예에 따라 반드시 달성될 수 있는 것은 아니라는 것을 이해해야 한다. 따라서, 본 발명은 본 명세서에 교시 또는 제시될 수 있는 바와 같은 다른 이점들을 반드시 달성하지 않고 본 명세서에 교시된 바와 같은 하나의 이점 또는 이점들의 그룹을 달성하거나 최적화하는 방식으로 실시 또는 수행될 수 있다.
도 1은 무선-주파수(RF) 신호들의 송신 및/또는 수신을 용이하게 할 수 있는 다수의 컴포넌트들을 갖는 모듈을 도시한다.
도 2는 예를 들어, 갈륨 비소(GaAs) 기판과 같은 반도체 기판상에 구현된 3G/4G 동작들을 위해 구성된 다중 전력 증폭기(PA)들을 갖는 예시적인 PA 다이를 도시한다.
도 3은 예를 들어, 실리콘(Si) 기판상에 구현된 하나 이상의 제어기 회로들을 갖는 예시적인 다이를 도시한다.
도 4는 PA 다이가 라미네이트 패키징 기판상에 탑재되고, Si 제어기 다이가 PA 다이상에 탑재되는 구성을 도시한다.
도 5a 및 도 5b는 도 4의 Si 제어기 다이, PA 다이, 및 라미네이트 기판 사이의 연결들이 와이어본드들로서 구현될 수 있는 예시적인 구성의 측면도 및 평면도를 도시한다.
도 6은 정합 네트워크 디바이스들에서 구현될 수 있는 다양한 회로들의 예시적인 구성을 도시한다.
도 7은 증폭 프로세스 동안 RF 신호가 이동할 수 있는 예시적인 경로를 도시한다.
도 8은 출력 정합 네트워크(OMN) 디바이스가 라미네이트 기판상에 탑재될 수 있으며, 대응하는 대역 선택 스위치가 OMN 디바이스 위에 적층될 수 있다는 것을 도시한다.
도 9a 및 도 9b는 대역 선택 스위치, OMN 디바이스, 및 라미네이트 기판 사이의 연결들이 플립-칩 연결들 및 와이어본드들로서 구현될 수 있는 예시적인 구성의 측면도 및 평면도를 도시한다.
도 10a 및 도 10b는 OMN 디바이스가 PA 다이에 상대적으로 근접하게 위치될 수 있는 예시적인 구성의 평면도 및 측면도를 도시한다.
도 11a 및 도 11b는 튜닝 회로와 같은 추가의 디바이스가 OMN 디바이스상에 적층될 수 있는 예시적인 구성의 측면도 및 평면도를 도시한다.
도 12는 본 명세서에 설명한 바와 같이 컴포넌트들을 적층함으로써 제공되는 공간 절약으로부터 발생할 수 있는 모듈의 측방향 치수들의 감소의 예를 도시한다.
도 13은 다수의 라미네이트 층들을 갖는 예시적인 라미네이트 기판을 도시하고, 정합 네트워크 회로들 중 일부 또는 모두는 이러한 라미네이트 층들 중 하나 이상에서 구현된다.
도 14는 본 명세서에 설명한 바와 같은 라미네이트 기판상에 구현된 OMN 디바이스가 측방향 공간의 양 및 라미네이트 기판과 연관된 층들의 개수의 감소를 허용한다는 것을 도시한다.
도 15는 도 1을 참조하여 설명한 모듈의 예시적인 레이아웃과 유사한 구성을 도시하고, 여기서, RF 차폐 기능이 모듈내의 상이한 위치들 사이에 제공될 수 있다.
도 16은 본 명세서에 설명한 하나 이상의 바람직한 특징들을 갖는 예시적인 무선 디바이스를 도시한다.
도 17은 본 명세서에 설명한 바와 같은 제어기 다이와 본 명세서에 또한 설명한 바와 같은 PA 다이 사이에서 구현될 수 있는 상호연결 구성의 블록도를 도시한다.
도 18은 구현될 수 있는 상호연결 구성의 더욱 구체적인 예를 도시한다.
도 19는 도 18의 상호연결 예의 동작을 용이하게 하기 위해 활용될 수 있는 트리-레벨 로직 상태들의 예들을 도시한다.
도 20은 기준 전류(Iref)가 예를 들어, PA 다이와 Si 제어기 다이 사이의 I/O 연결들의 감소, 연관된 필터들의 개수 및/또는 사이즈의 감소, 및 PA 및/또는 제어기 다이의 사이즈들의 감소를 제공하도록 드라이버 스테이지들 및 출력 스테이지들 사이에서 공유될 수 있는 PA 제어 구성을 도시한다.
도 21은 예를 들어, 도 20의 공유된 Iref 특징 및 도 18 및 도 19의 트리-레벨 로직 특징을 포함하고/하거나 용이하게 하도록 구현될 수 있는 예시적인 PA 제어 아키텍처를 도시한다.
도 22는 예를 들어, 적층된 Si 제어기 다이로 통합된 CMOS 디바이스로서 구현될 수 있는 입력 스위치를 포함할 수 있는 예시적인 PA 구성을 도시한다.
도 23a는 Y1 커패시턴스가 복수의 PA들 중에 공유될 수 있는 예시적인 PA 구성을 도시한다.
도 23b는 3개의 예시적인 PA들 각각이 그 자체의 개별 Y1 커패시턴스를 가질 수 있는 예시적인 PA 구성을 도시한다.
도 24a 내지 도 24d는 예를 들어, 도 11a 및 도 11b의 튜닝 회로에서 구현될 수 있는 고조파 탱크 회로들의 예들을 도시한다.
본 명세서에 제공된 표제들은 만약 존재한다면, 단지 편의를 위한 것이며, 청구하는 발명의 범위 또는 의미에 반드시 영향을 미치지는 않는다.
무선 디바이스들의 설계들은 높은 성능 레벨들을 유지하면서, 전력 증폭기(PA) 회로들 및 다른 무선-주파수(RF) 회로들을 포함하는 다양한 컴포넌트들에서 더 작은 폼-팩터들을 계속 요구하고 있다. 예를 들어, 더 작은 폼-팩터들 및 높은 전력 추가 효율(PAE) 사양들을 갖는 듀플렉서-포함-PA(PAiD) 모듈들이 바람직하다. 이러한 특징은 예를 들어, 평균-전력-트랙킹(APT) 및 엔벨로프-트랙킹(ET) 3G/4G PA 애플리케이션들에 적용할 수 있다.
도 1은 RF 신호들의 송신 및/또는 수신을 용이하게 할 수 있는 다수의 컴포넌트들을 갖는 모듈(100)을 개략적으로 도시한다. 모듈(100)은 복수의 컴포넌트들을 수용하도록 구성된 패키징 기판(102)을 포함하도록 도시되어 있다. 이러한 패키징 기판은 예를 들어, 라미네이트 기판을 포함할 수 있다. 다양한 예들이 이러한 라미네이트 기판의 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 다른 타입들의 패키징 기판들을 활용하여 또한 구현될 수 있다는 것이 이해될 것이다.
모듈(100)은 헤테로접합 바이폴라 트랜지스터(HBT) 프로세스 기술로 구현된 갈륨 비소(GaAs) 다이와 같은 PA 다이(160)를 포함하도록 도시되어 있다. HBT PA들의 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 다른 타입들의 반도체 재료들 및/또는 다른 트랜지스터 프로세스 기술들을 포함하는, 다른 타입들의 PA 다이에서 또한 구현될 수 있다는 것이 이해될 것이다.
도 1은 실리콘(Si) 다이(162) 상에 구현된 제어기 회로가 HBT PA 다이(160)상에 탑재될 수 있다는 것을 도시한다. Si 제어기 다이(162)가 HBT PA 다이(160)상에 탑재되는 이러한 구성에 관한 예들이 본 명세서에 더욱 상세히 설명된다.
모듈(100)은 출력 정합 네트워크(OMN) 디바이스(140), 및 OMN 디바이스(150)를 더 포함하도록 도시되어 있다. 본 명세서에 설명한 바와 같이, 대역 스위치 회로가 이러한 OMN 디바이스들 중 일부 또는 모두 위에 구현되고 적층될 수 있다. 더욱 구체적으로, 스위치 회로 다이(142)가 OMN 디바이스(140) 위에 적층되도록 도시되어 있으며; 스위치 회로 다이(152)가 OMN 디바이스(150) 위에 적층되도록 도시되어 있다. 스위치 회로 다이(142 또는 152)가 OMN 디바이스(140 또는 150)상에 탑재되는 이러한 구성에 관한 예들이 본 명세서에 더욱 상세히 설명된다.
일부 실시예들에서, OMN 디바이스들(140, 150)은 3G/4G 대역들에 대한 정합 기능을 제공하도록 구성될 수 있다. 이러한 3G/4G 대역들의 예들이 본 명세서에 더욱 상세히 설명된다.
일부 실시예들에서, 모듈(100)은 2G 대역들용 정합 네트워크 디바이스(130)를 더 포함할 수 있다. 저역 통과 필터(LPF: 132)와 같은 필터 디바이스가 2G 정합 네트워크 디바이스(130) 위에 적층되도록 도시되어 있다.
도 1에서, 복수의 필터 디바이스들 및 복수의 듀플렉서 디바이스들이 패키징 기판(102)상에 탑재되도록 또한 도시되어 있다. 예를 들어, 대역 B1(106), 대역 B3(110), 대역 B17(118) 및 대역 B25(112)에 대한 대역 통과 필터들이 패키징 기판(102)상에 탑재되도록 도시되어 있다. 다른 예에서, 대역 B4(104), 대역 B8(116), 대역 B20(120) 및 대역 B26(114)에 대한 듀플렉서들이 패키징 기판(102)상에 탑재되도록 도시되어 있다. 이러한 대역들의 예시적인 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 대역들의 다른 조합들을 갖는 모듈들 뿐만 아니라, 더 많거나 적은 대역들을 갖는 모듈들에 또한 적용될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 도 1의 HBT PA 다이(160)는 3G/4G 동작들을 용이하게 하기 위해 다중 PA들을 포함할 수 있다. 예를 들어, 4개의 PA들이 다중 대역들을 통해 더 양호한 성능을 달성하기 위해 2개의 PA들 대신에 구현될 수 있다. 다중 PA 구성(예를 들어, 4개의 PA들)에서, 각각의 PA는 상대적으로 좁은 대역폭을 위해 설계될 수 있다. 그에 따라, 고조파 트랩들 및 인터-스테이지 정합 네트워크들과 같은 RF 신호 컨디셔닝 회로들이 더욱 효율적으로 튜닝된 방식으로 구현될 수 있다.
도 2는 예를 들어, GaAs 기판(200)상에 구현된 3G/4G 동작들을 위해 구성된 다중 PA들을 갖는 예시적인 HBT PA 다이(160)를 도시한다. 예를 들어, PA(202)는 B1 및 B25 대역들에서의 동작을 위해 구성될 수 있고; PA(204)는 B3 및 B4 대역들에서의 동작을 위해 구성될 수 있고; PA(206)는 낮은 대역(LB) 동작을 위해 구성될 수 있으며; PA(208)는 매우 낮은 대역(VLB) 동작을 위해 구성될 수 있다. 이러한 예시적인 대역들에서 설명되지만, HBT PA 다이(160)가 더 많거나 더 적은 수의 3G/4G PA들을 포함할 수 있으며, 이러한 PA들이 대역들의 다른 조합들에서의 동작들을 위해 구성될 수 있다는 것이 이해될 것이다.
도 2의 예에서, 2G 동작들을 위한 하나 이상의 PA들이 GaAs 기판(200)상에 구현될 수 있다. 예를 들어, 2개의 2G PA들(210, 212)이 구현될 수 있으며; 이러한 PA들은 레거시 2G 대역들에서의 동작들을 용이하게 할 수 있다.
도 3은 예를 들어, 실리콘(Si) 기판(230)상에 구현된 하나 이상의 제어기 회로들을 갖는 예시적인 다이(162)를 도시한다. 예를 들어, 제어기 회로(232)가 3G/4G 동작들을 위해 구성될 수 있으며; 제어기 회로(234)가 2G 동작들을 위해 구성될 수 있다. 이러한 2개의 제어기 회로들의 문맥에서 설명되지만, 더 많거나 더 적은 수의 제어기 회로들이 Si 제어기 다이(162)상에 구현될 수 있다는 것이 이해될 것이다.
도 2를 참조하여 설명한 바와 같이, 예시적인 HBT PA 다이(160)는 6개의 PA들을 포함할 수 있고, 4개의 PA들은 3G/4G 동작들을 위해 구성되고, 2개의 PA들은 2G 동작들을 위해 구성된다. 도 3을 참조하여 설명한 바와 같이, 예시적인 Si 제어기 다이(162)는 HBT PA 다이(160)의 6개의 PA들에 대한 2개의 제어기 회로들을 포함할 수 있고, 하나의 제어기 회로는 4개의 3G/4G PA들을 제어하도록 구성되며, 다른 제어기 회로는 2개의 2G PA들을 제어하도록 구성된다.
도 4는 일부 실시예들에서, HBT PA 다이(160)가 라미네이트 기판(102)과 같은 패키징 기판상에 탑재될 수 있으며, Si 제어기 다이(162)가 HBT PA 다이(160) 위에 적층될 수 있다는 것을 도시한다. 도 5a 및 도 5b는 다양한 동작들을 용이하게 하기 위해 형성될 수 있는 전기적 연결들 뿐만 아니라 HBT PA 다이(160) 및 Si 제어기 다이(162)의 상술한 스택에 대한 예시적인 구성의 측면도 및 평면도를 도시한다.
도 4의 예에서, HBT PA 다이(160)는 라미네이트 패키징 기판(102)상에 탑재되도록 도시되어 있다. Si 제어기 다이(162)는 HBT PA 다이(160)상에 탑재되도록 도시되어 있다. HBT PA 다이(160)는 예를 들어, 전기적 연결들이 와이어본드들을 포함할 수 있는 와이어본딩 구성을 포함하는 다수의 방식들로 구성될 수 있다. 이러한 와이어본딩 구성의 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들은 HBT PA 다이(160)에 대한 다른 다이 구성에서 또한 구현될 수 있다는 것이 이해될 것이다.
Si 제어기 다이(162)는 예를 들어, 전기적 연결들이 와이어본드들을 포함할 수 있는 와이어본딩 구성을 포함하는 다수의 방식들로 구성될 수 있다. 이러한 와이어본딩 구성의 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들은 Si 제어기 다이(162)에 대한 다른 다이 구성에서 또한 구현될 수 있다는 것이 이해될 것이다.
도 5a 및 도 5b는 Si 제어기 다이(162), HBT PA 다이(160), 및 라미네이트 기판(102) 사이의 연결들이 와이어본드들로서 구현되는 예시적인 구성(240)의 측면도 및 평면도를 도시한다. 예를 들어, 도 5a의 단순화된 도면에 도시되어 있는 바와 같이, 와이어본드들(244)은 다양한 전기적 연결들을 제공하기 위해 Si 제어기 다이(162)와 HBT PA 다이(160) 사이에 형성될 수 있다. HBT PA 다이(160)와 라미네이트 기판(102) 사이의 전기적 연결들은 와이어본드들(242)에 의해 제공될 수 있다. Si 제어기 다이(162)와 라미네이트 기판(102) 사이의 직접 전기적 연결들은 와이어본드들(246)에 의해 제공될 수 있다.
도 5b의 예시적인 레이아웃 구성에 도시되어 있는 바와 같이, 상술한 와이어본드 연결들은 Si 제어기 다이(162), HBT PA 다이(160), 및 라미네이트 기판(102)상에 형성된 접촉 패드들 사이에 형성될 수 있다. 도 5b에 도시된 예에서, HBT PA 다이(160)와 라미네이트 기판(102) 사이의 와이어본드들(242)은 실선들로 도시되어 있고; 이러한 와이어본드들은 HBT PA 다이(160)상에 형성된 접촉 패드들(256)과 라미네이트 기판(102)상에 형성된 접촉 패드들(258) 사이에 형성될 수 있다. Si 제어기 다이(162)와 HBT PA 다이(160) 사이의 와이어본드들(244)은 점선들로 도시되어 있고; 이러한 와이어본드들은 HBT PA 다이(160)와 Si 제어기 다이(162) 상에 형성된 접촉 패드들(250) 사이에 형성될 수 있다. Si 제어기 다이(162)와 라미네이트 기판(102) 사이의 와이어본드들(246)은 파선으로 도시되어 있고; 이러한 와이어본드들은 Si 제어기 다이(162)상에 형성된 접촉 패드들(252)과 라미네이트 기판(102)상에 형성된 접촉 패드들(260) 사이에 형성될 수 있다.
도 5b의 예시적인 레이아웃 구성에 더 도시되어 있는 바와 같이, 접지 패드(262)가 접지 연결들이 HBT PA 다이(160) 및/또는 Si 제어기 다이(162)로부터 형성되게 하도록 라미네이트 기판(102)상에 제공될 수 있다. 또한, 와이어본드 길이들 및 접촉 패드 배열들이 예를 들어, 일부 전기적 연결들에서 원하는 인덕턴스들을 제공하도록 구성될 수 있다는 것이 이해될 것이다. 예를 들어, 연결에서 원하는 인덕턴스를 산출하기 위해 공통 접촉 패드에 복수의 와이어본드들을 제공하는 것이 바람직할 수 있다.
도 6은 정합 네트워크 디바이스들(130, 140, 150)에서 구현될 수 있는 다양한 회로들의 예시적인 구성(270)을 도시한다. 2G 정합 네트워크 디바이스(130)가 2개의 2G 출력 정합 네트워크(OMN) 회로들(272, 274)을 포함하도록 도시되어 있다. 2개의 OMN 디바이스들(140, 150)이 본 명세서에 설명한 바와 같은 예시적인 3G/4G 대역들을 커버하도록, 2개의 3G/4G OMN 디바이스들(140, 150) 각각이 2개의 OMN 회로들을 포함할 수 있다. 예를 들어, 제1 OMN 디바이스(140)는 B1/B25 및 B3/B4 대역들에 대한 정합 기능들을 제공하도록 구성된 OMN 회로들(282, 284)을 포함할 수 있다. 제2 OMN 디바이스(150)는 낮은 대역(LB) 및 매우 낮은 대역(VLB)에 대한 정합 기능들을 제공하도록 구성된 OMN 회로들(292, 294)을 포함할 수 있다.
도 6에서, HBT PA 다이(160)가 상술한 3G/4G 대역들에 대응하는 4개의 PA 회로들(202, 204, 206, 208), 및 2G 대역들에 대응하는 2개의 PA 회로들(210, 212)을 포함하는 것으로서 도시되어 있다. 일부 실시예들에서, 정합 네트워크 디바이스들(130, 140, 150)은 HBT PA 다이(160)에 상대적으로 근접하게 위치될 수 있다. 각각의 OMN 회로들 및 PA들은, 각각의 PA 스테이지들의 출력 어레이들이 OMN 회로들의 입력 포트들과 근접하게 이격되고 정렬되도록 구성될 수 있다. 이러한 구성은 RF 신호 경로들을 더 짧게 할 수 있어서, 손실들을 감소시킨다.
도 7은 증폭 프로세스 동안 RF 신호가 이동할 수 있는 예시적인 경로를 개략적으로 도시한다. 입력 신호(RF_IN)가 예를 들어, 드라이버 스테이지(302) 및 출력 스테이지(304)를 포함할 수 있는 PA(310)에 의해 수신되는 것으로 도시되어 있다. 일부 실시예들에서, 인터-스테이지 정합 네트워크가 2개의 예시적인 스테이지들 사이에 제공될 수 있다. 출력 스테이지(304)로부터의 증폭된 RF 신호는 출력 정합 네트워크(OMN)(306) 및 대역 선택 스위치(308)를 통해 RF_OUT으로서 출력되도록 도시되어 있다. 도 6을 참조하여 설명한 바와 같이, OMN 디바이스들은, 출력-스테이지들의 출력들이 OMN 회로들의 입력들에 상대적으로 근접하도록 PA 다이에 관하여 적절하게 구성되고 위치될 수 있다.
도 7에 도시되어 있는 바와 같이, OMN(306)에 상대적으로 근접한 대역 선택 스위치(308)를 갖는 것이 바람직할 수 있다. 본 명세서에 설명한 바와 같이, 이러한 대역 선택 스위치는 모듈의 전체 측방향 면적을 감소시킬 뿐만 아니라 이러한 근접성을 제공하기 위해 OMN 디바이스 위에 적층될 수 있다.
도 8은 도 1 및 도 6의 OMN 디바이스들(140, 150) 중 어느 하나 또는 양자가 라미네이트 기판(102)과 같은 패키징 기판상에 탑재될 수 있으며, 그들 각각의 대역 선택 스위치들(142, 152)이 OMN 디바이스들(140, 150) 위에 적층될 수 있다는 것을 도시한다. 도 9a 및 도 9b는 다양한 동작들을 용이하게 하기 위해 형성될 수 있는 전기적 연결들 뿐만 아니라 OMN 디바이스(140 또는 150) 및 대역 선택 스위치(142 또는 152)의 상술한 스택에 대한 예시적인 구성의 측면도 및 평면도를 도시한다.
도 8에서, OMN 디바이스(140 또는 150)가 라미네이트 패키징 기판(102)상에 탑재되도록 도시되어 있다. 대역 선택 스위치(142 또는 152)가 OMN 디바이스상에 탑재되도록 도시되어 있다. OMN 디바이스들(140, 150) 중 어느 하나 또는 양자는, 예를 들어, 전기적 연결들이 범프 솔더들을 통해 일반적으로 이루어지는 플립-칩 구성을 포함하는 다수의 방식들로 구성될 수 있다. 이러한 플립-칩 구성의 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 OMN 디바이스들(140, 150)에 대한 다른 구성들에서 또한 구현될 수 있다는 것이 이해될 것이다. 대역 선택 스위치들(142, 152)은 예를 들어, 전기적 연결들이 와이어본드들을 포함할 수 있는 와이어본딩 구성을 갖는 다이를 포함하는 다수의 방식들로 구성될 수 있다. 이러한 와이어본딩 구성의 문맥에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 대역 선택 스위치들(142, 152)에 대한 다른 다이 구성들에서 또한 구현될 수 있다는 것이 이해될 것이다.
본 명세서에 설명한 바와 같은 OMN 디바이스들(예를 들어, 140, 150)로서 구현될 수 있는 OMN 회로들 및 디바이스들의 예들이, 그 전체가 참조로 명백하게 통합되고, 본 출원의 명세서의 일부로 고려되는 AUTOTRANSFORMER-BASED IMPEDANCE MATCHING CIRCUITS AND METHODS FOR RADIO-FREQUENCY APPLICATIONS라는 명칭의 미국 특허 출원 공개 번호 제2014/0320205호에 설명되어 있다.
도 9a 및 도 9b는 대역 선택 스위치(142 또는 152), OMN 디바이스(140 또는 150), 및 라미네이트 기판(102) 사이의 연결들이 플립-칩 연결들 및 와이어본드들로서 구현되는 예시적인 구성(320)의 측면도 및 평면도를 도시한다. 예를 들어, 도 9a의 단순 도면에 도시되어 있는 바와 같이, 와이어본드들(324)은 다양한 전기적 연결들을 제공하기 위해 대역 선택 스위치(142 또는 152)와 라미네이트 기판(102) 사이에 형성될 수 있다. OMN 디바이스(140 또는 150)와 라미네이트 기판(102) 사이의 전기적 연결들 및 기계적 탑재 기능이 범프 솔더들(322)에 의해 제공될 수 있다.
도 9b의 예시적인 레이아웃 구성에 도시되어 있는 바와 같이, 상술한 와이어본드 연결들은 대역 선택 스위치 다이(142 또는 152) 및 라미네이트 기판(102)상에 형성된 접촉 패드들 사이에 형성될 수 있다. 도 9b에 도시된 예에서, 대역 선택 스위치 다이(142 또는 152)와 라미네이트 기판(102) 사이의 와이어본드들(324)은 대역 선택 스위치 다이상에 형성된 접촉 패드들(326)과 라미네이트 기판(102)상에 형성된 접촉 패드들(328) 사이에 형성될 수 있다.
일부 실시예들에서, OMN 디바이스들(140, 150) 중 어느 하나 또는 양자가 플립-칩 구성으로 패키징된 집적 패시브 디바이스(IPD)로서 구현될 수 있다. 도 9a에 도시된 바와 같이 라미네이트 기판(102)에 탑재될 때, OMN 디바이스들(140 또는 150)의 상부 표면은 대응하는 대역 선택 스위치 다이(142 또는 152)에 대한 탑재 표면을 제공할 수 있다.
일부 실시예들에서, (예를 들어, 도 1 및 도 6의) 2G 정합 네트워크 디바이스(130)는 논-플립-칩(non-flip-chip) IPD로서 구현될 수 있으며, 이러한 IPD는 도 6을 참조하여 설명한 바와 같이 예시적인 정합 기능들을 제공하도록 구성될 수 있으며, 도 1을 참조하여 설명한 바와 같이 예시적인 필터링 기능을 또한 포함할 수 있다.
도 6을 참조하여 설명한 바와 같이, HBT PA 다이 및 OMN 디바이스는 바람직하게는, 서로에 상대적으로 근접하게 위치된다. 도 10a 및 도 10b는 OMN 디바이스(140 또는 150)가 HBT PA 다이(160)에 상대적으로 근접하게 위치되도록 도시된 예시적인 구성(330)의 평면도 및 측면도를 도시한다. 더욱 구체적으로, OMN 디바이스 위에 적층된 대역 선택 스위치(142 또는 152)와 HBT PA 다이(160) 위에 적층된 제어기 다이(162) 사이의 전기적 연결들은 "플라잉" 와이어본드들(334)에 의해 구현될 수 있다. 이러한 와이어본드들은 대역 선택 스위치(142 또는 152)상의 접촉 패드들(332)과 제어기 다이(162)상의 접촉 패드들(336) 사이에 형성되도록 도시되어 있다. 이러한 와이어본드들은 실제로, 라미네이트 기판(102) 위의 공간에서 다른 라우팅 층을 생성할 수 있다.
설명을 위해, 상대적으로 근접한 도 6 및 도 10의 PA 다이(160) 및 OMN 디바이스(140 또는 150)는 예를 들어, PA 다이(160) 및 OMN 디바이스가 서로에 근접하게 위치된 구성, 단일 와이어본드가 PA 다이(160)와 연관된 스택과 OMN 디바이스(140 또는 150)와 연관된 스택 사이의 전기적 상호연결을 제공할 수 있는 구성, 또는 이들의 임의의 조합을 포함할 수 있다는 것이 이해될 것이다. 2개의 스택들을 상호연결하는 단일 와이어본드의 문맥에서, 이러한 와이어본드는 예를 들어, 도 10a 및 도 10b를 참조하여 설명한 플라잉 와이어본드일 수 있다. 이러한 단일 와이어본드는 2개의 스택들을 수반하는 다른 구성들을 또한 포함할 수 있다는 것이 이해될 것이다. 예를 들어, 이러한 단일 와이어본드는 제1 스택의 임의의 층과 제2 스택의 임의의 층 사이의 상호연결을 제공할 수 있다.
본 명세서에 설명한 바와 같이, OMN 디바이스들(140, 150)의 플립-칩 구성은 예를 들어, 하나 이상의 대역 스위치 다이를 적층하는 상대적으로 큰 플랫폼을 제공할 수 있다. 일부 실시예들에서, 대역 스위치 다이 이외에 다른 디바이스를 적층하기 위해 이러한 플립-칩 OMN 디바이스상에 충분한 공간이 있을 수 있다.
도 11a 및 도 11b는 추가의 디바이스가 OMN 디바이스(140 또는 150)상에 적층되는 예시적인 구성(340)의 측면도 및 평면도를 도시한다. 대역 스위치 다이(142 또는 152)가 OMN 디바이스상에 적층되도록 또한 도시되어 있다. 일부 실시예들에서, 이러한 추가의 디바이스는 예를 들어, 튜닝 회로를 포함할 수 있다. 이러한 튜닝 회로는 예를 들어, 고조파 탱크들을 포함할 수 있으며, 듀플렉서-튜닝 IPD로서 구현될 수 있다. OMN 디바이스 위에 이러한 IPD를 위치시키는 것은 라미네이트 기판(102)상에서 추가의 공간 절약을 제공한다.
도 12는 본 명세서에 설명한 바와 같이 컴포넌트들을 적층함으로써 제공되는 공간 절약으로부터 발생할 수 있는 모듈의 측방향 치수들의 감소의 예를 도시한다. 본 명세서에 설명한 바와 같은 하나 이상의 특징들을 갖는 모듈(100)이 이러한 특징들이 없는 모듈(10)에 비교된다. 모듈(10)은 d1' × d2'의 측방향 치수를 갖도록 도시되어 있지만, 모듈(100)은 d1 × d2의 감소된 치수를 갖도록 도시되어 있다. 예를 들어, 본 명세서에 설명한 바와 같은 적층 특징들을 갖지 않는 멀티모드, 멀티대역(MMMB) PA 모듈이 대략 5mm × 7mm의 측방향 치수를 가질 수 있다. (향상된 성능을 위한 2개의 추가의 3G/4G 경로들을 포함하는) 본 명세서에 설명한 바와 같은 하나 이상의 적층 특징들을 사용하여 구현된 PA 모듈은 대략 4mm × 7mm의 측방향 치수를 가질 수 있으며, 이는 측방향 사이즈의 대략 20% 감소이다.
도 13 및 도 14는 본 명세서에 설명한 바와 같은 하나 이상의 특징들을 갖는 모듈들을 발생시킬 수 있는 다른 바람직한 특징을 도시한다. 도 13은 이러한 특징들이 없는 예시적인 구성(20)을 도시하며, 도 14는 이러한 특징들을 갖는 예시적인 구성(350)을 도시한다. 특히, 도 13은 예를 들어, 6개의 라미네이트 층들을 갖는 라미네이트 기판(12)을 도시한다. 일반적으로 이해되는 바와 같이, 정합 네트워크 회로들 중 일부 또는 모두는 이러한 라미네이트 층들 중 하나 이상에서 구현될 수 있다. 그에 따라, 예시적인 출력 정합 네트워크(OMN)(22)가 라미네이트 기판(12)의 일부인 것으로서 도시되어 있다.
도 14에서, OMN 디바이스(140 또는 150)는 라미네이트 기판(102)상에 구현될 수 있다. 이러한 OMN 디바이스가 OMN(22)(도 13)의 기판내 부분과 연관된 컴포넌트들 및/또는 기능들 중 일부 또는 모두를 포함할 수 있기 때문에, 측방향 공간의 양 및/또는 라미네이트 층의 층들이 감소될 수 있다. 예를 들어, 도 13의 예에서 라미네이트 기판(12)은 6개의 층들을 포함하는 반면에; 도 14의 예에서 라미네이트 기판(102)은 4개의 층들을 포함한다. 라미네이트 층들의 개수의 이러한 충분한 감소는, 모듈의 높이의 감소 및 모듈과 연관된 비용(예를 들어, 라미네이트 기판과 연관된 비용)의 감소를 포함하는 다수의 이점들을 제공할 수 있다.
일부 실시예들에서, 본 명세서에 설명한 바와 같은 하나 이상의 특징들을 갖는 모듈은 RF 차폐 특징들을 포함할 수 있다. 이러한 차폐 특징들은 예를 들어, 등각(conformal) 차폐, 차폐 와이어본드들, 상위 차폐층과 접지면 사이에 접지 연결(들)을 제공하는 컴포넌트들, 또는 이들의 일부 조합을 포함할 수 있다.
도 15는 도 1을 참조하여 설명한 모듈(100)의 예시적인 레이아웃과 유사한 구성(370)을 도시한다. 예시적인 구성(370)에서, 필터 디바이스들(예를 들어, B1 필터(106), B3 필터(110), B25 필터(112) 및 B17 필터(118)) 중 일부 또는 모두는 그들의 상부들과 하부들 사이에 도전 경로들을 제공하도록 구성될 수 있어서, 차폐 기능을 용이하게 한다. 이러한 차폐에 관한 추가의 상세사항들이 그 전체가 참조로 명백하게 통합되고, 본 출원의 명세서의 일부로 고려되는 APPARATUS AND METHODS RELATED TO GROUND PATHS IMPLEMENTED WITH SURFACE MOUNT DEVICES라는 명칭의 미국 특허 출원 공개 번호 제2014/0308907호에 설명되어 있다.
도 15의 예에서, 모듈(100)내의 구획된 차폐가 제공될 수 있다. 예를 들어, B17 대역의 동작으로부터의(예를 들어, 대역 스위치(152)와 연관된 영역(374)으로부터의) 3차 고조파 방사가 (예를 들어, B4 듀플렉서(104)와 연관된 영역(376)에서의) B4 Rx 동작의 동작과 간섭할 수 있다. 영역(374)으로부터 영역(376)으로의 이러한 바람직하지 못한 방사가 화살표(372)로서 도시되어 있다. 이러한 방사는 예를 들어, B1 필터(106) 및 B3 필터(110)의 배열에 의해 차폐되거나 감소되도록 도시되어 있다.
일부 구현들에서, 본 명세서에 설명한 하나 이상의 특징들을 갖는 디바이스 및/또는 회로는 무선 디바이스와 같은 RF 디바이스에 포함될 수 있다. 이러한 디바이스 및/또는 회로는 무선 디바이스에 직접, 본 명세서에 설명한 바와 같은 모듈러 형태로, 또는 이들의 일부 조합으로 구현될 수 있다. 일부 실시예들에서, 이러한 무선 디바이스는 예를 들어, 셀룰러 폰, 스마트폰, 폰 기능을 갖거나 갖지 않은 핸드헬드 무선 디바이스, 무선 태블릿 등을 포함할 수 있다.
도 16은 본 명세서에 설명한 하나 이상의 바람직한 특징들을 갖는 예시적인 무선 디바이스(400)를 개략적으로 도시한다. 본 명세서에 설명한 바와 같은 하나 이상의 특징들을 갖는 모듈의 문맥에서, 이러한 모듈은 대시로 표시된 박스(100)에 의해 일반적으로 도시될 수 있으며, 듀플렉서-포함-FEM(FEMiD)과 같은 프런트-엔드 모듈(FEM)로서 구현될 수 있다.
PA들(310)은 증폭되고 송신될 RF 신호들을 생성하고, 수신된 신호들을 프로세싱하도록 구성되고 동작될 수 있는 트랜시버(410)로부터 각각의 RF 신호들을 수신할 수 있다. 트랜시버(410)는 사용자에 적합한 데이터 및/또는 음성 신호들과 트랜시버(410)에 적합한 RF 신호들 사이의 변환을 제공하도록 구성되는 기저대역 서브-시스템(408)과 상호작용하도록 도시되어 있다. 트랜시버(410)는 무선 디바이스의 동작을 위해 전력을 관리하도록 구성되는 전력 관리 컴포넌트(406)에 연결되도록 또한 도시되어 있다. 이러한 전력 관리는 기저대역 서브-시스템(408) 및 모듈(300)의 동작들을 또한 제어할 수 있다.
기저대역 서브-시스템(408)은 사용자에게 제공되고 사용자로부터 수신된 음성 및/또는 데이터의 다양한 입력 및 출력을 용이하게 하기 위해 사용자 인터페이스(402)에 연결되도록 도시되어 있다. 기저대역 서브-시스템(408)은 무선 디바이스의 동작을 용이하게 하고, 그리고/또는 사용자에 대한 정보의 스토리지를 제공하기 위해 데이터 및/또는 명령어들을 저장하도록 구성되는 메모리(404)에 또한 연결될 수 있다.
예시적인 무선 디바이스(400)에서, PA들(310)의 출력들은 (각각의 정합 회로들(306)을 통해) 정합되고, 대역 선택 스위치(308), 각각의 듀플렉서들(412) 및 안테나 스위치(414)를 통해 안테나(416)에 라우팅되도록 도시되어 있다. 일부 실시예들에서, 각각의 듀플렉서(412)는 송신 및 수신 동작들이 공통 안테나(예를 들어, 416)를 사용하여 동시에 수행되게 할 수 있다. 도 16에서, 수신된 신호들은 예를 들어, 저잡음 증폭기(LNA)를 포함할 수 있는 "Rx" 경로들(미도시)로 라우팅되도록 도시되어 있다.
다수의 다른 무선 디바이스 구성들이 본 명세서에 설명한 하나 이상의 특징들을 활용할 수 있다. 예를 들어, 무선 디바이스는 멀티-대역 디바이스일 필요가 없다. 다른 예에서, 무선 디바이스는 다이버시티 안테나와 같은 추가의 안테나, 및 Wi-Fi, 블루투스, 및 GPS와 같은 추가의 연결 특징들을 포함할 수 있다.
도 17 내지 도 24는 본 개시내용의 하나 이상의 특징들을 용이하게 하기 위해 구현될 수 있는 다양한 회로들, 디바이스들, 아키텍처들, 및/또는 방법들의 비제한적인 예들을 도시한다. 이러한 특징들의 문맥에서 설명되지만, 이러한 회로들, 디바이스들, 아키텍처들, 및/또는 방법들이 예를 들어, 다른 타입들의 PA 시스템들 및 패키징 애플리케이션들에서 또한 구현될 수 있다는 것이 이해될 것이다.
도 17은 본 명세서에 설명한 바와 같은 제어기 다이(162)와 본 명세서에 또한 설명한 바와 같은 PA 다이(160) 사이에서 구현될 수 있는 상호연결 구성(506)의 블록도를 도시한다. 제어기 다이(162)는 예를 들어, PA 다이(160)와의 상호연결을 용이하게 하도록 구성된 인터페이스부(502)를 포함할 수 있다. PA 다이(160)는 예를 들어, 제어기 다이(162)와의 상호연결을 용이하게 하도록 구성된 인터페이스부(500)를 포함할 수 있다.
도 17에서, 제어기 다이(162, 160)의 인터페이스들(502, 500) 사이의 상호연결은 라인(504)으로서 도시되어 있다. 도 18의 더욱 특정한 예에서 본 명세서에 설명한 바와 같이, 이러한 상호연결은 하나 이상의 와이어본드들(예를 들어, 도 5a 및 도 5b의 하나 이상의 와이어본드들(244))을 포함할 수 있다.
도 18은 구현될 수 있는 상호연결 구성(506)의 예를 도시한다. 제어기 다이 및 PA 다이에 대응하는 인터페이스부들(502, 500)이 표시되어 있다. 도 18의 예에서, 와이어본드(244)은 도 17의 상호연결(504)과 연관된 기능들을 제공할 수 있다. 도 18에 도시된 예시적인 구성은 적층된 Si 제어기 다이(예를 들어, 도 5a 및 도 5b의 162)와 HBT PA 다이(예를 들어, 도 5a 및 도 5b의 160) 사이의 입/출력 연결들의 개수를 감소시킬 수 있다. 그에 따라, 연결들의 개수에서의 이러한 감소는 제어기 다이 및 PA 다이 중 어느 하나 또는 양자에서 감소된 다이 사이즈(들)를 산출할 수 있다.
도 18의 예는 PA 다이에서 PA 회로의 다양한 동작들을 제어하는 트리-레벨 로직 상태들(tri-level logic states)을 산출하도록 구성되고 동작될 수 있다. 이러한 로직 출력들의 예가 도 19에 도시되어 있다. 예를 들어, 제1 레벨은 대략 0V의 V_input을 포함할 수 있으며; 이러한 전압 레벨이 인터페이스(500)에 제공될 때, 출력들(OUT1 및 OUT2) 양자가 하이 로직 상태들을 가질 수 있다. 제2 레벨은 대략 1.65V의 V_input을 포함할 수 있으며; 이러한 전압 레벨이 인터페이스(500)에 제공될 때, OUT1은 로우 로직 상태에 있을 수 있고, OUT2는 하이 로직 상태에 있을 수 있다. 제3 레벨은 대략 3V의 V_input을 포함할 수 있으며; 이러한 전압 레벨이 인터페이스(500)에 제공될 때, OUT1 및 OUT2 양자는 로우 로직 상태들을 가질 수 있다.
(예를 들어, 도 7을 참조하여) 본 명세서에 설명한 바와 같이, PA는 2개 이상의 증폭 스테이지들을 포함할 수 있다. 예를 들어, 드라이버 스테이지가 출력 스테이지에 후속할 수 있다. 도 20은 기준 전류(Iref)가 예를 들어, 드라이버 스테이지들 및 출력 스테이지 사이에서 공유될 수 있는 PA 제어 구성(510)을 도시한다. 이러한 구성은 HBT PA 다이와 Si 제어기 다이 사이의 I/O 연결들(예를 들어, 와이어본드들)의 감소, 연관된 필터들의 개수 및/또는 사이즈의 감소, 및 PA 및/또는 제어기 다이의 사이즈들을 포함하는, 다수의 바람직한 특징들을 제공할 수 있다.
도 21은 예를 들어, 도 20의 공유된 Iref 특징 및 도 18 및 도 19의 트리-레벨 로직 특징을 포함하고/하거나 용이하게 하도록 구현될 수 있는 예시적인 PA 제어 아키텍처(520)를 도시한다.
도 22는 입력 스위치(532)를 포함하는 예시적인 PA 구성(530)을 도시한다. 도 20에서, 이러한 입력 스위치는 532로서 또한 표시된다. 이러한 입력 스위치는 예를 들어, 적층된 Si 제어기 다이(예를 들어, 도 4 및 도 5의 162)로 통합된 CMOS 디바이스로서 구현될 수 있다. 개별 다이에서 구현하는 것이 모듈상에서 더 많은 공간을 소모할 수 있기 때문에, Si 제어기 다이의 일부인 이러한 입력 스위치가 바람직할 수 있다.
도 23a는 Y1 커패시턴스(예를 들어, 커패시터)(570)가 복수의 PA들 중에 공유될 수 있는 예시적인 PA 구성(540)을 도시한다. 도시된 예에서, 3개의 PA들(542, 552, 562)이 Y1 커패시턴스(570)를 공유한다. Y1 커패시턴스(570)는 통상적으로 큰 표면 탑재 디바이스(예를 들어, 통상적으로 10,000pF)이기 때문에, 이러한 커패시턴스의 공유가 모듈에서 공간을 절약할 수 있다.
일부 실시예들에서, 탱크 회로들(544, 554, 564)이 예를 들어, BiFET 스위치 누설로 인한 연관된 PA 주파수 대역을 차단하기 위해 제공되고 튜닝될 수 있다. 일부 실시예들에서, 스위치들(546, 556, 566)은 다른 대역들에서의 부하를 억제하거나 감소시키도록 제공되고 구성될 수 있다.
도 23b는 3개의 예시적인 PA들(582, 584, 586) 각각이 그 자체의 개별 Y1 커패시턴스(예를 들어, 커패시터)(592)를 가질 수 있는 예시적인 PA 구성(580)을 도시한다. 도 23a를 참조하여 설명한 바와 같이, 이러한 개별 Y1 커패시터들은 단일의 공통 Y1 커패시터 보다 많은 공간을 점유할 수 있다.
도 24a 내지 도 24d는 예를 들어, 도 11a 및 도 11b의 튜닝 회로(342)에서 구현될 수 있는 고조파 탱크 회로들의 예들을 도시한다. 도 24a는 예를 들어, 대역 B8의 2차 고조파 또는 대역 B26의 3차 고조파에 튜닝될 수 있는 예시적인 고조파 탱크 회로를 도시한다. 이러한 회로는 변압기-기반 IPD로서 구현될 수 있다. 도 24b는 예를 들어, 대역 B13의 2차 고조파 또는 대역 B17의 3차 고조파에 튜닝될 수 있는 예시적인 고조파 탱크 회로를 도시한다. 이러한 회로는 IPD로서 구현될 수 있으며, OMN 디바이스 위에 적층된 대역 스위치(예를 들어, SOI 스위치)와 함께 활용될 수 있다. 도 24c는 예를 들어, 대역 B2의 2차 고조파에 튜닝될 수 있는 예시적인 고조파 탱크 회로를 도시한다. 이러한 회로는 변압기-기반 IPD로서 구현될 수 있다. 도 24d는 예를 들어, 대역들 B3/B4의 2차 고조파에 튜닝될 수 있는 예시적인 고조파 탱크 회로를 도시한다. 이러한 회로는 변압기-기반 IPD로서 구현될 수 있다.
문맥이 명백하게 다르게 요구하지 않으면, 설명 및 청구항 전반적으로, 단어들 "포함한다", "포함하는" 등은, 배타적 또는 총망라적 관점과는 대조적으로, 포괄적인 관점, 즉, "포함하지만 제한되지 않는" 관점으로 해석되어야 한다. 단어 "결합된"은, 본 명세서에 일반적으로 사용된 바와 같이, 직접적으로 연결될 수 있거나, 하나 이상의 중간 엘리먼트들을 통해 연결될 수 있는 2개 이상의 엘리먼트들을 지칭한다. 추가로, 단어들 "본 명세서에서", "상기", "하기", 및 유사한 의미의 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정한 부분들이 아닌 전체적으로 본 출원을 지칭해야 한다. 문맥이 허용하는 경우에, 단수 또는 복수를 사용하는 상기 설명에서의 단어들은 복수 또는 단수를 각각 또한 포함할 수 있다. 2개 이상의 아이템들의 목록에 언급된 단어 "또는"은, 단어의 아래의 해석들: 목록에서 아이템들 중 임의의 아이템, 목록에서 아이템들 모두, 및 목록에서 아이템들의 임의의 조합을 커버한다.
본 발명의 실시예들의 상기 상세한 설명은 총망라적인 것으로 또는 본 발명을 상기 개시된 정밀한 형태로 제한하는 것으로 의도되지 않는다. 본 발명의 특정한 실시예들 및 본 발명에 대한 예들이 예시를 위해 설명되었지만, 관련 기술분야의 통상의 기술자가 인식하는 바와 같이, 다양한 등가의 변형들이 본 발명의 범위내에서 가능하다. 예를 들어, 프로세스들 또는 블록들이 소정의 순서로 제공되었지만, 대안의 실시예들은 상이한 순서로, 단계들을 갖는 루틴들을 수행할 수 있거나 블록들을 갖는 시스템들을 채용할 수 있으며, 일부 프로세스들 또는 블록들은 삭제되고, 이동되고, 추가되고, 세분되고, 조합되고, 그리고/또는 변경될 수 있다. 이들 프로세스들 또는 블록들 각각은 각종의 상이한 방식들로 구현될 수 있다. 또한, 프로세스들 또는 블록들이 직렬로 수행되는 것으로 종종 도시되지만, 이들 프로세스들 또는 블록들은 병렬로 대신 수행될 수 있거나, 상이한 시간들에 수행될 수 있다.
본 명세서에 제공된 본 발명의 교시들은 반드시 상술한 시스템이 아닌, 다른 시스템들에 적용될 수 있다. 상술한 다양한 실시예들의 엘리먼트들 및 작용들은 다른 실시예들을 제공하도록 조합될 수 있다.
본 발명의 일부 실시예들을 설명하였지만, 이들 실시예들은 단지 예로서 제공되었고, 본 개시내용의 범위를 제한하려 의도되지 않는다. 실제로, 본 명세서에 설명한 신규한 방법들 및 시스템들이 각종 다른 형태들로 실시될 수 있고; 또한, 본 명세서에 설명한 방법들 및 시스템들의 형태에서 다양한 생략들, 대체들 및 변화들이 본 개시내용의 사상을 벗어나지 않고 이루어질 수 있다. 첨부한 청구항들 및 그들의 등가물들은 본 개시내용의 범위 및 사상내에 들어오는 이러한 형태들 또는 변경들을 커버하도록 의도된다.

Claims (29)

  1. 무선-주파수(RF) 모듈로서,
    복수의 컴포넌트들을 수용하도록 구성된 패키징 기판;
    상기 패키징 기판상에 탑재된 제1 다이상에 구현된 전력 증폭기(PA) 어셈블리;
    상기 제1 다이상에 탑재된 제2 다이상에 구현된 제어기 회로 - 상기 제어기 회로는 상기 PA 어셈블리의 적어도 일부 제어를 제공하도록 구성됨 -;
    상기 패키징 기판상에 탑재되고 상기 PA 어셈블리에 대한 출력 정합 기능을 제공하도록 구성된 하나 이상의 출력 정합 네트워크(output matching network; OMN) 디바이스들; 및
    각각의 OMN 디바이스상에 탑재된 대역 선택 스위치 디바이스
    를 포함하는, RF 모듈.
  2. 제1항에 있어서,
    상기 제1 다이는 갈륨 비소(GaAs) 다이인, RF 모듈.
  3. 제2항에 있어서,
    상기 GaAs 다이는 복수의 헤테로접합 바이이폴라 트랜지스터(heterojunction bipolar transistor; HBT) PA들의 구현을 위해 구성되는, RF 모듈.
  4. 제3항에 있어서,
    상기 HBT PA들은 3G/4G 동작을 위해 구성된 복수의 PA들을 포함하는, RF 모듈.
  5. 제4항에 있어서,
    3G/4G 동작을 위해 구성된 상기 PA들은 4개 이상의 PA들을 포함하는, RF 모듈.
  6. 제4항에 있어서,
    상기 HBT PA들은 2G 동작을 위해 구성된 복수의 PA들을 더 포함하는, RF 모듈.
  7. 제2항에 있어서,
    상기 제2 다이는 실리콘(Si) 다이인, RF 모듈.
  8. 제7항에 있어서,
    상기 제어기 회로는 3G/4G 동작 및 2G 동작 중 어느 하나 또는 양자를 위한 제어 기능을 포함하는, RF 모듈.
  9. 제7항에 있어서,
    상기 GaAs 다이 및 상기 Si 다이는 복수의 와이어본드들(wirebonds)에 의해 상호연결되는, RF 모듈.
  10. 제7항에 있어서,
    상기 Si 다이 및 상기 패키징 기판은 복수의 와이어본드들에 의해 상호연결되는, RF 모듈.
  11. 제7항에 있어서,
    상기 GaAs 다이 및 상기 패키징 기판은 복수의 와이어본드들에 의해 상호연결되는, RF 모듈.
  12. 제1항에 있어서,
    상기 하나 이상의 OMN 디바이스들은 3G/4G 동작을 위해 구성된 제1 OMN 디바이스를 포함하는, RF 모듈.
  13. 제12항에 있어서,
    상기 제1 OMN 디바이스는 플립-칩 구성으로 구현된 집적 패시브 디바이스(integrated passive device: IPD)인, RF 모듈.
  14. 제13항에 있어서,
    IPD 플립-칩 디바이스는 탑재 측과는 반대 편의 표면을 포함하고, 상기 표면은 상기 대역 선택 스위치 디바이스를 수용하도록 구성되는, RF 모듈.
  15. 제14항에 있어서,
    상기 대역 선택 스위치 디바이스는 다이상에 구현되는, RF 모듈.
  16. 제15항에 있어서,
    상기 대역 선택 스위치를 위한 상기 다이는 실리콘-온-인슐레이터(silicon-on-insulator; SOI) 다이인, RF 모듈.
  17. 제15항에 있어서,
    상기 대역 선택 스위치 다이 및 상기 패키징 기판은 복수의 와이어본드들에 의해 상호연결되는, RF 모듈.
  18. 제17항에 있어서,
    상기 IPD 플립-칩 디바이스의 상기 표면상에 구현된 튜닝 회로를 더 포함하는, RF 모듈.
  19. 제18항에 있어서,
    상기 튜닝 회로는 IPD로서 구현되는, RF 모듈.
  20. 제18항에 있어서,
    상기 튜닝 회로는 고조파 탱크 회로(harmonic tank circuit)를 포함하는, RF 모듈.
  21. 제15항에 있어서,
    상기 제2 다이상의 상기 제어기 회로 및 상기 대역 선택 스위치 다이는 하나 이상의 플라잉(flying) 와이어본드들에 의해 상호연결되는, RF 모듈.
  22. 제1항에 있어서,
    상기 패키징 기판은 라미네이트(laminate) 패키징 기판을 포함하는, RF 모듈.
  23. 제22항에 있어서,
    상기 라미네이트 패키징 기판은 제1 개수의 라미네이트 층들을 포함하고, 상기 제1 개수는 상기 하나 이상의 OMN 디바이스들이 없는 모듈과 연관된 라미네이트 층들의 제2 개수 미만인, RF 모듈.
  24. 제1항에 있어서,
    상기 패키징 기판상에 탑재된 복수의 듀플렉서들을 더 포함하는, RF 모듈.
  25. 제24항에 있어서,
    상기 패키징 기판상에 탑재된 복수의 필터 디바이스들을 더 포함하는, RF 모듈.
  26. 제25항에 있어서,
    상기 필터 디바이스들 중 적어도 일부는 상기 패키징 기판상의 제1 영역과 제2 영역 사이의 RF 차폐를 용이하게 하도록 구성되는, RF 모듈.
  27. 무선-주파수(RF) 모듈을 제조하는 방법으로서,
    복수의 컴포넌트들을 수용하도록 구성된 패키징 기판을 제공하거나 형성하는 단계;
    상기 패키징 기판상에 전력 증폭기(PA) 다이를 탑재하는 단계;
    상기 PA 다이상에 제어기 회로 다이를 적층하는 단계;
    상기 패키징 기판상에 하나 이상의 출력 정합 네트워크(OMN) 디바이스들을 탑재하는 단계; 및
    각각의 OMN 디바이스상에 대역 선택 스위치를 적층하는 단계
    를 포함하는, RF 모듈을 제조하는 방법.
  28. 무선 디바이스로서,
    무선-주파수(RF) 신호를 생성하도록 구성된 트랜시버;
    상기 트랜시버와 통신하는 프런트-엔드 모듈(front-end module; FEM) - 상기 FEM은 복수의 컴포넌트들을 수용하도록 구성된 패키징 기판을 포함하고, 상기 FEM은 상기 패키징 기판상에 탑재된 제1 다이상에 구현된 전력 증폭기(PA) 어셈블리를 더 포함하고, 상기 PA 어셈블리는 상기 RF 신호를 증폭하도록 구성되고, 상기 FEM은 상기 제1 다이상에 탑재된 제2 다이상에 구현된 제어기 회로를 더 포함하고, 상기 제어기 회로는 상기 PA 어셈블리의 적어도 일부 제어를 제공하도록 구성되고, 상기 FEM은 상기 패키징 기판상에 탑재되고 상기 PA 어셈블리에 대한 출력 정합 기능을 제공하도록 구성된 하나 이상의 출력 정합 네트워크(OMN) 디바이스들을 더 포함하고, 상기 FEM은 각각의 OMN 디바이스상에 탑재된 대역 선택 스위치 디바이스를 더 포함함 -; 및
    상기 FEM과 통신하고 상기 증폭된 RF 신호를 송신하도록 구성된 안테나
    를 포함하는, 무선 디바이스.
  29. 제26항에 있어서,
    상기 FEM이 듀플렉서-포함-FEM(FEM-including-duplexer; FEMiD)이도록 상기 FEM이 복수의 듀플렉서들을 더 포함하는, 무선 디바이스.
KR1020167026364A 2014-02-25 2015-02-24 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들 KR102428141B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461944563P 2014-02-25 2014-02-25
US61/944,563 2014-02-25
PCT/US2015/017291 WO2015130670A1 (en) 2014-02-25 2015-02-24 Systems, devices and methods related to improved radio-frequency modules

Publications (2)

Publication Number Publication Date
KR20160126035A true KR20160126035A (ko) 2016-11-01
KR102428141B1 KR102428141B1 (ko) 2022-08-02

Family

ID=54009545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026364A KR102428141B1 (ko) 2014-02-25 2015-02-24 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들

Country Status (5)

Country Link
US (3) US9344140B2 (ko)
KR (1) KR102428141B1 (ko)
CN (1) CN106464218B (ko)
TW (2) TWI694586B (ko)
WO (1) WO2015130670A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9344140B2 (en) 2014-02-25 2016-05-17 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
JP2016042700A (ja) * 2014-08-17 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. モード又は周波数によって分離された入力に対応する電力増幅器インターフェース
US10033336B2 (en) * 2015-10-05 2018-07-24 Skyworks Solutions, Inc. Power amplification system with adaptive bias control
US10256863B2 (en) * 2016-01-11 2019-04-09 Qualcomm Incorporated Monolithic integration of antenna switch and diplexer
CN106160756B (zh) * 2016-06-25 2019-12-10 唯捷创芯(天津)电子技术股份有限公司 射频前端发射方法及发射模块、芯片和通信终端
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
US11277165B2 (en) * 2017-06-23 2022-03-15 Vanchip (Tianjin) Technology Co., Ltd. Radio frequency front-end transmission module, chip, and communications terminal
CN110809859B (zh) * 2017-06-27 2021-08-13 株式会社村田制作所 通信模块
US10554177B2 (en) 2017-11-27 2020-02-04 Skyworks Solutions, Inc. Quadrature combined doherty amplifiers
WO2019103899A1 (en) 2017-11-27 2019-05-31 Skyworks Solutions, Inc. Wideband power combiner and splitter
EP3729640A4 (en) * 2017-12-19 2021-07-14 Telefonaktiebolaget LM Ericsson (publ) POWER AMPLIFIER AND RADIO FREQUENCY DEVICE WITH IT
WO2019146284A1 (ja) * 2018-01-25 2019-08-01 株式会社村田製作所 高周波モジュールおよび通信装置
CN110137682A (zh) 2018-02-02 2019-08-16 康普技术有限责任公司 用于调节电调天线的组件以及电调天线系统
US11146269B1 (en) 2018-02-05 2021-10-12 Rambus Inc. Low power cryogenic switch
CN109672411B (zh) * 2018-12-19 2023-02-28 重庆邮电大学 一种适用于5G低频段全频段的非对称宽带Doherty功率放大器
JP6947153B2 (ja) 2018-12-20 2021-10-13 株式会社村田製作所 高周波モジュールおよび通信装置
JP6888606B2 (ja) * 2018-12-21 2021-06-16 株式会社村田製作所 高周波モジュール
US11469725B2 (en) 2019-06-07 2022-10-11 Skyworks Solutions, Inc. Apparatus and methods for power amplifier output matching
JP2021052379A (ja) * 2019-09-20 2021-04-01 株式会社村田製作所 高周波モジュールおよび通信装置
CN110768634A (zh) * 2019-09-23 2020-02-07 广州慧智微电子有限公司 一种射频前端架构
US11973033B2 (en) 2020-01-03 2024-04-30 Skyworks Solutions, Inc. Flip-chip semiconductor-on-insulator transistor layout
WO2021174550A1 (zh) * 2020-03-06 2021-09-10 华为技术有限公司 一种收发机装置、无线通信装置及芯片组
TWI785503B (zh) 2020-03-11 2022-12-01 日商村田製作所股份有限公司 Ｒｆ電路模組及其製造方法
JP2021145288A (ja) * 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158554A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158556A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021175053A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021197569A (ja) 2020-06-09 2021-12-27 株式会社村田製作所 高周波モジュールおよび通信装置
JP2022090612A (ja) 2020-12-07 2022-06-17 スカイワークス ソリューションズ，インコーポレイテッド 共通フィルタを備える高周波フロントエンドモジュール
WO2022124203A1 (ja) * 2020-12-11 2022-06-16 株式会社村田製作所 高周波モジュール及び通信装置
JP2022092959A (ja) 2020-12-11 2022-06-23 株式会社村田製作所 高周波モジュール
WO2022130740A1 (ja) * 2020-12-14 2022-06-23 株式会社村田製作所 高周波モジュールおよび通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052674A (ko) * 2005-11-17 2007-05-22 세이코 엡슨 가부시키가이샤 가변 인덕터를 갖는 다층 회로 및 그 제조 방법
KR20110129399A (ko) * 2009-02-18 2011-12-01 레이스팬 코포레이션 메타 재료 전력 증폭기 시스템
KR20120046279A (ko) * 2009-07-24 2012-05-09 퀄컴 인코포레이티드 멀티 모드 동작에 대한 스위칭된 출력 매칭을 갖는 전력 증폭기
KR20130069444A (ko) * 2011-12-14 2013-06-26 인피니언 테크놀로지스 아게 무선 주파수 스위치용 시스템 및 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
US7167688B2 (en) * 2003-07-30 2007-01-23 Chi Mei Communication Systems, Inc. RF transceiver module formed in multi-layered ceramic
JP2005117497A (ja) * 2003-10-09 2005-04-28 Kyocera Corp 高周波モジュール及びそれを搭載した無線通信装置
JP2005235825A (ja) * 2004-02-17 2005-09-02 Renesas Technology Corp 電子回路モジュール
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
JP2007188916A (ja) * 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US20090189269A1 (en) * 2008-01-24 2009-07-30 Lap-Wai Lydia Leung Electronic Circuit Package
CN102301610B (zh) * 2009-01-28 2014-02-12 株式会社村田制作所 天线共用模块
JP5234071B2 (ja) * 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
JP5087118B2 (ja) * 2010-09-28 2012-11-28 株式会社東芝 通信機器
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
CN103650337B (zh) 2011-05-13 2016-09-21 天工方案公司 用于偏置功率放大器的装置和方法
KR101208241B1 (ko) * 2011-07-12 2012-12-04 삼성전기주식회사 반도체 패키지
KR102052307B1 (ko) * 2011-11-09 2019-12-04 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
KR101899509B1 (ko) * 2011-11-11 2018-09-20 스카이워크스 솔루션즈, 인코포레이티드 높은 전력 부가 효율을 갖는 플립칩 선형 전력 증폭기
US20130214979A1 (en) 2012-02-17 2013-08-22 Emily B. McMilin Electronic Device Antennas with Filter and Tuning Circuitry
US9048284B2 (en) * 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
US9620424B2 (en) * 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
US9344140B2 (en) 2014-02-25 2016-05-17 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052674A (ko) * 2005-11-17 2007-05-22 세이코 엡슨 가부시키가이샤 가변 인덕터를 갖는 다층 회로 및 그 제조 방법
KR20110129399A (ko) * 2009-02-18 2011-12-01 레이스팬 코포레이션 메타 재료 전력 증폭기 시스템
KR20120046279A (ko) * 2009-07-24 2012-05-09 퀄컴 인코포레이티드 멀티 모드 동작에 대한 스위칭된 출력 매칭을 갖는 전력 증폭기
KR20130069444A (ko) * 2011-12-14 2013-06-26 인피니언 테크놀로지스 아게 무선 주파수 스위치용 시스템 및 방법

Also Published As

Publication number Publication date
TW201933576A (zh) 2019-08-16
TWI694586B (zh) 2020-05-21
US20150303971A1 (en) 2015-10-22
US10033423B2 (en) 2018-07-24
US20160254838A1 (en) 2016-09-01
US9344140B2 (en) 2016-05-17
TWI657562B (zh) 2019-04-21
US20170338847A1 (en) 2017-11-23
CN106464218A (zh) 2017-02-22
CN106464218B (zh) 2019-05-10
KR102428141B1 (ko) 2022-08-02
TW201537720A (zh) 2015-10-01
WO2015130670A1 (en) 2015-09-03
US9628134B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
KR102428141B1 (ko) 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들
US11817895B2 (en) Methods related to radio-frequency filters on silicon-on-insulator substrate
US10263594B2 (en) Impedance matching circuit for radio-frequency amplifier
US10553570B2 (en) Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
TWI664810B (zh) 與多模多頻段功率放大器之低功率效能改進有關之系統、電路及方法
US20160126199A1 (en) Signal paths for radio-frequency modules
US20220416084A1 (en) Radio-frequency switch having redistribution layer inductance
US20160095224A1 (en) Apparatus and methods related to ceramic device embedded in laminate substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant