KR20160061338A - 향상된 다공화 - Google Patents
향상된 다공화 Download PDFInfo
- Publication number
- KR20160061338A KR20160061338A KR1020167007456A KR20167007456A KR20160061338A KR 20160061338 A KR20160061338 A KR 20160061338A KR 1020167007456 A KR1020167007456 A KR 1020167007456A KR 20167007456 A KR20167007456 A KR 20167007456A KR 20160061338 A KR20160061338 A KR 20160061338A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- electrode
- edge
- silicon
- current
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 289
- 239000010703 silicon Substances 0.000 claims abstract description 289
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 281
- 239000000758 substrate Substances 0.000 claims abstract description 279
- 238000000034 method Methods 0.000 claims description 84
- 230000002093 peripheral effect Effects 0.000 claims description 55
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 10
- 125000002091 cationic group Chemical group 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 9
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 boron Chemical compound 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000012857 repacking Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/12—Etching of semiconducting materials
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/16—Polishing
- C25F3/30—Polishing of semiconducting materials
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/0203—Making porous regions on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
- Weting (AREA)
- Sustainable Energy (AREA)
- Battery Electrode And Active Subsutance (AREA)
Abstract
규소 기판 상에 다공성 층의 형성. 다공성 층의 형성은 제1 규소 기판을 용액 내에 배치하는 단계 - 제1 전극이 규소 기판의 에지에 대해 임계 거리 내에 있음 - 를 포함할 수 있다. 그것은 제1 전류를 규소 기판을 통해 전도시키는 단계 - 제1 전극은 에지에 대해 위치될 수 있어서, 제1 규소 기판의 에지를 따른 실질적으로 균일한 다공화를 허용할 수 있음 - 를 추가로 포함할 수 있다.
Description
본 명세서에 기술된 주제의 실시예는 일반적으로 반도체, 규소 기판(silicon substrate) 및 태양 전지(solar cell)에 관한 것이다. 보다 구체적으로, 본 주제의 실시예는 반도체, 태양 전지 및 제조 공정에 관한 것이다.
반도체 및 규소-기반 기판은 다양한 응용 및 장치를 위해 반도체 및 전자장치 산업에서 널리 사용되는 잘 알려진 장치이다. 예로서, 일종의 반도체 유형 장치인 태양 전지는 태양 방사선을 전기 에너지로 변환시키기 위한 잘 알려진 장치이다. 태양 전지는 반도체 처리 기술을 사용하여 반도체 웨이퍼 상에 제조될 수 있다. 광기전 전지(photovoltaic cell) 또는 태양 전지는 P-형 및 N-형 확산 영역(diffusion region)을 포함한다. 태양 전지에 충돌하는 태양 방사선은 확산 영역으로 이동하는 전자 및 정공을 생성함으로써, 확산 영역들 사이에 전압차를 생성한다. 배면 접점(backside contact) 태양 전지에서, 확산 영역 및 그것에 결합된 금속 접촉 핑거(metal contact finger) 둘 모두가 태양 전지의 배면 상에 있다. 접점 영역 및 접촉 핑거는 외부 전기 회로가 태양 전지에 결합되고 그것에 의해 전력을 공급받도록 허용한다. 하나 이상의 실시예가 광기전 전지 또는 태양 전지 및 광기전 제조 공정에 관련된다. 그러한 공정은 하기에 기술되는 바와 같은 후속 태양 전지 공정에 대한 준비로 규소 기판을 처리하는 것을 포함할 수 있다.
규소 기판 상에 다공성 층(porous layer)을 형성하기 위한 방법이 개시된다. 본 방법은 제1 규소 기판을 용액 내에 배치하는 단계 - 제1 전극이 제1 규소 기판의 제1 에지로부터 임계 거리(threshold distance) 내에 있음 - 를 포함할 수 있다. 본 방법은 제1 전류를 제1 규소 기판을 통해 전도시키는 단계 - 제1 에지로부터 임계 거리 내에의 제1 전극의 배치는 제1 규소 기판의 제1 에지를 따른 실질적으로 균일한 다공화(porosification)를 허용함 - 를 추가로 포함할 수 있다. 본 방법은 제1 규소 기판의 제2 에지로부터 임계 거리(동일하거나 상이함) 내에 제1 전극을 배치 - 이는 제1 규소 기판의 제2 에지를 따른 실질적으로 균일한 다공화를 허용함 - 하는 단계를 또한 포함할 수 있다.
규소 기판 상에 다공성 층을 형성하는 다른 방법이 개시된다. 본 방법은 제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 규소 기판은 제2 전극과 제3 전극 사이에 위치되며, 제1 전극이 제1 규소 기판의 제1 주연부 에지(perimeter edge)를 따라 위치됨 -를 포함할 수 있다. 본 방법은 제1 전류를 제1 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 제1 주연부 에지에 대한(예컨대, 그것으로부터 임계 거리 내에의) 제1 전극의 배치는 제1 규소 기판의 제1 주연부 에지를 따른 실질적으로 균일한 다공화를 허용함 ― 를 추가로 포함할 수 있다. 본 방법은 제1 규소 기판의 제2 주연부 에지에 대해(예컨대, 그것으로부터 임계 거리 내에) 제1 전극을 배치 - 이는 제1 규소 기판의 제2 주연부 에지를 따른 실질적으로 균일한 다공화를 허용함 - 하는 단계를 포함할 수 있다.
규소 기판 상에 다공성 층을 형성하는 또 다른 방법이 개시된다. 본 방법은 제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 규소 기판은 제2 전극과 제3 전극 사이에 위치되며, 제1 전극이 제1 규소 기판의 주연부 에지들을 둘러쌈 - 를 포함할 수 있다. 본 방법은 제1 전류를 제1 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 주연부 에지들에 대한(예컨대, 그것들로부터 임계 거리 내에의) 제1 전극의 배치는 제1 규소 기판의 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용함 ― 를 추가로 포함할 수 있다.
하기 도면과 함께 고려될 때 상세한 설명 및 청구범위를 참조함으로써 본 주제의 보다 완전한 이해가 얻어질 수 있으며, 도면에서 유사한 도면 부호는 도면 전체에 걸쳐 유사한 요소를 지시한다.
도 1은 몇몇 실시예에 따른, 규소 기판 상에 다공성 층을 형성하기 위한 예시적인 방법의 흐름도 표현.
도 2는 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 3은 일 실시예에 따른, 제1 및 제2 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 4 내지 도 6은 몇몇 실시예에 따른, 제1 전극 및 제1 규소 기판의 개략 평면도.
도 7은 일 실시예에 따른, 제1 및 제2 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 8은 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 9는 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하기 위한 방법에 따른 다공화 장비(porosification setup)의 단면을 예시하는 도면.
도 10은 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하기 위한 방법에 따른 다른 다공화 장비의 단면을 예시하는 도면.
도 11은 다공화를 위한 개시된 기술에 따라 제조된 예시적인 태양 전지의 단면을 예시하는 도면.
도 12는 다공화를 위한 개시된 기술에 따라 제조된 다른 예시적인 태양 전지의 단면을 예시하는 도면.
도 1은 몇몇 실시예에 따른, 규소 기판 상에 다공성 층을 형성하기 위한 예시적인 방법의 흐름도 표현.
도 2는 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 3은 일 실시예에 따른, 제1 및 제2 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 4 내지 도 6은 몇몇 실시예에 따른, 제1 전극 및 제1 규소 기판의 개략 평면도.
도 7은 일 실시예에 따른, 제1 및 제2 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 8은 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하는 단면을 예시하는 도면.
도 9는 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하기 위한 방법에 따른 다공화 장비(porosification setup)의 단면을 예시하는 도면.
도 10은 일 실시예에 따른, 제1 규소 기판 상에 다공성 층을 형성하기 위한 방법에 따른 다른 다공화 장비의 단면을 예시하는 도면.
도 11은 다공화를 위한 개시된 기술에 따라 제조된 예시적인 태양 전지의 단면을 예시하는 도면.
도 12는 다공화를 위한 개시된 기술에 따라 제조된 다른 예시적인 태양 전지의 단면을 예시하는 도면.
하기의 상세한 설명은 본질적으로 단지 예시적인 것이며, 본 주제 또는 본 출원의 실시예 및 그러한 실시예의 사용을 제한하도록 의도되지 않는다. 본 명세서에 사용된 바와 같이, 단어 "예시적인"은 "예, 사례, 또는 실례로서의 역할을 하는" 것을 의미한다. 본 명세서에 예시적인 것으로 기술된 임의의 구현예는 반드시 다른 구현예에 비해 바람직하거나 유리한 것으로 해석되어야 하는 것은 아니다. 또한, 전술한 기술분야, 배경기술, 발명의 내용, 또는 하기의 발명을 실시하기 위한 구체적인 내용에서 제시되는 임의의 명시적 또는 묵시적 이론에 의해 구애되도록 의도되지 않는다.
본 명세서는 "일 실시예" 또는 "실시예"에 대한 언급을 포함한다. 문구 "일 실시예에서" 또는 "실시예에서"의 출현은 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정한 특징, 구조, 또는 특성이 본 발명과 일치하는 임의의 적합한 방식으로 조합될 수 있다.
용어. 하기 단락은 본 명세서(첨부된 청구범위를 포함함)에서 발견되는 용어에 대한 정의 및/또는 문맥을 제공한다.
"포함하는". 이 용어는 개방형(open-ended)이다. 첨부된 청구범위에 사용된 바와 같이, 이 용어는 추가의 구조 또는 단계를 배제하지 않는다.
"~하도록 구성되는". 다양한 유닛 또는 구성요소가 작업 또는 작업들을 수행"하도록 구성되는" 것으로 기술되거나 청구될 수 있다. 그러한 문맥에서, "~하도록 구성되는"은 유닛/구성요소가 작동 동안 그러한 작업 또는 작업들을 수행하는 구조를 포함하는 것을 나타냄으로써 구조를 함축하는 데 사용된다. 그렇기 때문에, 유닛/구성요소는 특정된 유닛/구성요소가 현재 작동 중이 아닐 때에도(예컨대, 온(on)/활성(active) 상태가 아님) 작업을 수행하도록 구성되는 것으로 언급될 수 있다. 유닛/회로/구성요소가 하나 이상의 작업을 수행"하도록 구성된다"고 기재하는 것은 해당 유닛/구성요소에 대해 35 U.S.C. §112, 6번째 단락을 적용하지 않도록 명백히 의도된다.
"제1", "제2" 등. 본 명세서에 사용된 바와 같이, 이들 용어는 이들 용어가 선행하는 명사에 대한 표지로서 사용되며, 어떤 유형의 순서화(예컨대, 공간적, 시간적, 논리적 등)도 암시하지 않는다. 예를 들어, "제1" 태양 전지에 대한 언급은 반드시 이러한 태양 전지가 순서에 있어서 첫 번째 태양 전지임을 암시하지는 않으며; 대신에 용어 "제1"은 이러한 태양 전지를 다른 태양 전지(예컨대, "제2" 태양 전지)와 구별하는 데 사용된다.
"결합된" - 하기의 설명은 함께 "결합되는" 요소들 또는 노드(node)들 또는 특징부들을 언급한다. 본 명세서에 사용된 바와 같이, 명시적으로 달리 언급되지 않는 한, "결합된"은 하나의 요소/노드/특징부가, 반드시 기계적으로는 아니게, 다른 요소/노드/특징부에 직접적으로 또는 간접적으로 결합됨(또는 그것과 직접적으로 또는 간접적으로 연결됨)을 의미한다.
또한, 소정 용어가 또한 단지 참조의 목적으로 하기 설명에 사용될 수 있으며, 이에 따라 제한적인 것으로 의도되지 않는다. 예를 들어, "상부", "하부", "위", 및 "아래"와 같은 용어는 참조되는 도면에서의 방향을 지칭한다. "전방", "뒤", "후방", "측방", "외측", 및 "내측"과 같은 용어는 논의 중인 구성요소를 기술하는 본문 및 관련 도면을 참조함으로써 명확해지는 일관된 그러나 임의적인 좌표계 내에서의, 구성요소의 부분들의 배향 및/또는 위치를 기술한다. 그러한 용어는 상기에 구체적으로 언급된 단어, 그것의 파생어, 및 유사한 의미의 단어를 포함할 수 있다.
본 개시 내용의 많은 부분이 이해의 용이함을 위해 규소 기판 및 반도체 장치에 관해서 기술되지만, 개시된 기술 및 구조는 규소 웨이퍼와 같은 다른 반도체 구조물 및 광기전 전지 또는 태양 전지와 같은 그것의 응용에 동일하게 적용된다.
규소 기판을 위한 다공화 공정이 직면하는 공통적인 문제는 에지들을 따라 다공성 층을 균일하게 형성하는 것을 포함한다. 예에서, 몇몇 다공화 기술은 규소 기판의 표면 내 또는 표면 상과 비교할 때 에지들을 따라 보다 높은 다공화를 생성할 수 있다. 다른 예에서, 몇몇 다공화 기술은 규소 기판의 표면 내 또는 표면 상과 비교할 때 에지들에서 보다 낮은 다공화를 생성할 수 있다. 몇몇 기술은 원형 규소 기판을 사용하는 것, 및 원하는 형상 및 크기의 규소 웨이퍼를 형성하기 위해 과잉의 에지들을 제거하는 것을 포함할 수 있다. 그러한 기술은 많은 비용이 들 수 있고, 규소 웨이퍼 형성 공정에 추가의 단계를 부가할 수 있다. 상기의 어려움을 해소하기 위해, 규소 기판 상에 실질적으로 균일한 다공성 층을 형성하기 위한 다양한 기술이 제시된다.
도 1은 규소 기판 상에 다공성 층을 형성하는 예시적인 방법에 대한 실시예의 흐름도를 예시한다. 다양한 실시예에서, 도 1의 방법은 예시된 것 이외의 추가의(또는 그보다 적은) 블록을 포함할 수 있다.
160에 나타난 바와 같이, 규소 기판이 용액 내에 배치될 수 있으며, 여기서 전극이 규소 기판의 에지에 인접하고/하거나 그것으로부터 임계 거리 내에 있을 수 있다. 예에서, 에지는 주연부 에지로 지칭될 수 있으며, 여기서 에지들은 주연부 에지들을 지칭할 수 있다. 몇몇 실시예에서, 규소 기판은 비-원형 규소 기판일 수 있다. 다른 실시예에서, 규소 기판은 정사각형, 직사각형, 삼각형, 사다리꼴 또는 임의의 다각형-유형 형상일 수 있다. 예에서, 규소 기판은 대략 100 마이크로미터 내지 1 밀리미터의 범위의 두께를 가질 수 있다.
실시예에서, 규소 기판은 다공화 용액 내에 배치될 수 있다. 몇몇 실시예에서, 규소 기판은 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학물질로 구성된 용액 내에 배치될 수 있다. 실시예에서, 용액은 불화수소산(HF)과 아이소프로필 알코올(IPA), 또는 불화수소산(HF)과 에탄올의 조합을 포함할 수 있다.
일 실시예에서, 전극(예컨대, 제1 전극)이 규소 기판의 에지에 대해 위치될 수 있다. 기판 및 그것의 에지(들)가 전극에 대해 유사하게 위치될 수 있음(예컨대, 전극이 제자리에 고정된 경우)에 유의한다. 일 실시예에서, 전극은 규소 기판의 에지 또는 제1 에지로부터, 0.5 내지 5 밀리미터와 같은, 임계 거리 내에 위치될 수 있다. 실시예에서, 전극은 규소 기판의 다른 에지 또는 제2 에지에 대해 배치될 수 있다. 예를 들어, 전극은 제1 에지로부터와 동일한, 제2 에지에 대한 임계 거리 범위 내에 있을 수 있다. 다른 실시예에서, 상이한 임계 거리가 제2 에지에 대해 적용될 수 있다. 예를 들어, 제1 임계치는 0.5 내지 2 mm일 수 있고 제2 임계치는 1 내지 5 mm일 수 있다. 규소 기판의 제1 및 제2 에지가 전극으로부터 각각 1 mm 및 3 mm에 위치되면, 둘 모두의 에지가 전극으로부터 그것들 각자의 임계 거리 내에 있다.
실시예에서, 규소 기판은 2개의 전극 사이에 위치될 수 있다. 일 실시예에서, 제2 규소 기판이 용액 내에 배치될 수 있다. 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적(non-planar)일 수 있다. 제2 규소 기판은 제1 규소 기판과 전극들 중 하나 사이에 배치될 수 있다.
예에서, 제1 및 제2 규소 기판은 웨이퍼 카세트(wafer cassette)에 의해 일렬로 유지될 수 있다. 일례에서, 다수의 규소 기판이 웨이퍼 카세트에 의해 일렬로 제자리에 유지될 수 있다.
162에서, 제1 전류가 규소 기판을 통해 전도될 수 있으며, 여기서 제1 전극 또는 기판의 배치(예컨대, 기판의 에지(들)가 전극으로부터 임계 거리 내에 있음)는 규소 기판의 에지를 따른 실질적으로 균일한 다공화를 허용한다. 실시예에서, 다공화를 위한 전류 밀도는 0.1 내지 50 mA/㎠의 범위일 수 있다. 일 실시예에서, 실질적으로 균일한 다공화는 에지들을 따른 그리고 규소 기판의 표면 상의 균질한 다공화로 정의될 수 있다. 규소 기판의 표면은 주연부 에지들에 의해 둘러싸인 평평한 상부 또는 하부 표면일 수 있다.
실시예에서, 제1 전극은 규소 기판의 적어도 하나의 에지로부터 전류를 인출할 수 있다. 실시예에서, 제1 전극은 제2 전류를 제1 규소 기판의 제1 에지를 따라 전도시킬 수 있다. 제2 작업(162)은 또한 제1 전극이 제1 규소 기판의 주연부 에지들을 둘러싸는 것을 포함할 수 있다. 둘러싸는 것이 반드시 (예컨대, 도 4에 도시된 바와 같이) 각각의 주연부 에지 모두를 둘러싸는 것을 포함하지는 않을 수 있음에 유의한다. 또한, (예컨대, 도 3에 도시된 바와 같은) 몇몇 실시예에서, 제2 전극(130)은 애노드(anode)일 수 있고 제1 및 제3 전극(133, 132)은 캐소드(cathode)일 수 있다.
상기의 실시예에서, 에지(들)에 대한 제1 전극의 배치는 규소 기판의 에지들을 따른 실질적으로 균일한 다공화를 허용할 수 있다.
도 2를 참조하면, 제1 전류를 제1 규소 기판을 통해 전도시키는 것이 도시된다. 제1 전류를 전도시키는 것은 제1 전류(134)를 제1 규소 기판(100)을 통해 전도시키는 것을 포함할 수 있다. 예시된 실시예에 도시된 바와 같이, 제1 규소 기판(100)은 제2 전극(130)과 제3 전극(132) 사이에 위치된다. 제1 규소 기판(100)의 주연부 에지(114, 116)에 대한(예컨대, 그것으로부터 임계 거리 내에의) 제1 전극(133)의 배치는 주연부 에지(114, 116)를 따른 실질적으로 균일한 다공화를 허용하여, 다공성 층(110)을 생성할 수 있다. 실시예에서, 제1 전류(134)를 전도시키는 것은 제1 전극(133)이 제1 규소 기판(100)의 제1 에지(114, 116)로부터 전류를 인출하는 결과를 가져올 수 있다.
도 3은 도 2의 예를 계속한다. 도시된 바와 같이, 제2 규소 기판(101)이 제1 규소 기판(100)과 제3 전극(132) 사이에 배치될 수 있다. 제2 규소 기판(101)은 제1 규소 기판(100)에 실질적으로 평행하고 비-평면적일 수 있다. 일 실시예에서, 제1 전류는 제1 및 제2 규소 기판을 통해 전도될 수 있다. 또한, 제1 전극(133)의 배치는 제1 규소 기판(100) 및 제2 규소 기판(101) 둘 모두의 제1 에지(114, 116)를 따른 실질적으로 균일한 다공화를 허용하여, 제1 및 제2 규소 기판(100, 101) 둘 모두에 대한 균일한 다공성 층(110, 101)을 생성한다. 도 3의 구성은 다수의 규소 기판이 제2 전극(130)과 제3 전극(132) 사이에 배치되도록 허용할 수 있다. 시프 전극(thief electrode)으로 또한 지칭될 수 있는 제1 전극(133)은 제2 전류(136)가 제1 규소 기판(100)으로부터 균일하게 나오도록 허용할 수 있다. 따라서, 기술된 방법 및 구성은 다공화 공정이 다수의 규소 기판에 대해 수행되도록 허용한다.
도 4 내지 도 6을 참조하면, 규소 기판 및 제1 전극에 대한 다양한 배치 구성이 예시된다. 도 4는 전극이 제1 규소 기판(100)의 다수의 에지(120, 121, 122, 123, 124, 125, 126, 127)를 둘러쌀 수 있는 제1 전극(133a)의 구성을 도시한다. 주연부 에지들로부터 임계 거리 내에의 제1 전극(133a) 또는 시프 전극의 배치는 제1 규소 기판의 주연부 에지(120, 121, 122, 123, 124, 125, 126, 127)를 따른 실질적으로 균일한 다공화를 허용하여, 전류를 제1 규소 기판(100)을 통해 전도시킬 때 주연부 에지들 주위에 균일한 다공성 층을 생성할 수 있다.
도 5에서, 제1 전극(133b)은 제1 규소 기판(100)의 제1 에지(120)로부터 임계 거리 내에 있을 수 있다. 따라서, 제1 에지(120)로부터 임계 거리 내에의 제1 전극(133b)의 배치는, 전류를 제1 규소 기판(100)을 통해 전도시킬 때, 제1 규소 기판(100)의 제1 에지(120)를 따른 실질적으로 균일한 다공화를 허용할 수 있다. 실시예에서, 제1 규소 기판(100)의 제2 에지(121)로부터 임계 거리(제1 에지에 대해 사용하는 임계 거리와 동일하거나 상이함) 내에의 제1 전극(133b)의 배치는, 전류를 제1 규소 기판(100)을 통해 전도시킬 때, 제1 규소 기판(100)의 제2 에지(121)를 따른 실질적으로 균일한 다공화를 허용하는 것을 추가로 포함할 수 있다.
도 6은 제1 규소 기판(100)의 둘러싸는 주연부 에지의 대략 절반(120, 121, 122, 123, 124)이 제1 전극(133c)으로부터 임계 거리 내에 위치되는 다른 구성을 도시한다. 다수의 배치 및 구성이 존재할 수 있고 방법 및 장치가 기술된 것으로 제한되지 않는다.
도 7은 제1 전류를 제1 및 제2 규소 기판을 통해 전도시키기 위한 다른 실시예를 예시한다. 도 3에 묘사된 것과 유사하게, 제1 전류(134)를 전도시키기 전에, 제2 규소 기판(101)이 제1 규소 기판(100)과 제3 전극(132) 사이에 위치될 수 있다. 제2 규소 기판(101)은 제1 규소 기판(100)에 실질적으로 평행하고 비-평면적일 수 있다. 제1 전류(134)는 제1 및 제2 규소 기판을 통해 전도될 수 있다. 몇몇 실시예에서, 제2 전류는 제1 전류와 동일하다(예컨대, 암페어의 면에서 동일하거나 거의 동일함, 동일하거나 거의 동일한 방향 등). 다른 실시예에서, 제2 전류는 제1 전류와는 상이하다(예컨대, 상이한 암페어, 상이한 방향 등). 도 3과는 대조적으로, 도 7의 예는 각각 제1 및 제2 규소 기판(100, 101) 둘 모두의 주연부 에지(114, 116)에 대한 임계 거리 내에의 제1 전극(133)의 배치를 예시한다. 예를 들어, 제1 전극(133) 또는 시프 전극은 제1 및 제2 규소 기판(100, 101) 둘 모두의 에지(114, 116) 또는 주연부 에지들을 가로질러 연장될 수 있다. 다른 실시예에서, 다수의 시프 전극이, 시프 전극들 중 하나 이상이 제1 및 제2 규소 기판(100, 101)의 에지(114, 116)에 인접하도록 사용될 수 있다. 유사하게, 도 7의 제1 전극(133)은 다수의 규소 기판에 대해 다수의 에지에 인접하도록 연장될 수 있다.
도 8을 참조하면, 제1 전류를 제1 규소 기판을 통해 전도시키기 위한 또 다른 실시예가 도시된다. 상기와 유사하게, 제1 전류(134)를 전도시키는 것은 제1 전류(134)를 제1 규소 기판(100) - 제1 규소 기판(100)은 제2 전극(130)과 제3 전극(132) 사이에 위치됨 - 을 통해 전도시키는 것을 포함할 수 있으며, 여기서 제1 규소 기판(100)의 주연부 에지(114, 116)에 대한 제1 전극(133)의 배치는 제1 규소 기판(100)의 제1 에지(114, 116)를 따른 실질적으로 균일한 다공화를 허용한다. 도시된 바와 같이, 제1 전극(133)은 제3 전류(135)를 제1 규소 기판(100)의 제1 에지(114, 116)를 따라 전도시킬 수 있다. 실시예에서, 전류는 제2 전극과 제3 전극 사이에 인가되는 전류의 +/-10% 허용오차 내에 있을 수 있다. 제3 전류는 제1 규소 기판(100)의 제1 에지(114, 116)를 따른 실질적으로 균일한 다공화를 허용할 수 있다. 유사하게, 제1 규소 기판(100)의 제2 에지에 대한(예컨대, 그것으로부터 임계 거리 내에의) 제1 전극(133)의 배치는 제1 규소 기판(100)의 제2 에지를 따른 실질적으로 균일한 다공화를 허용하여, 균일한 다공성 층(110)을 생성하는 것을 추가로 포함할 수 있다. 또한, 몇몇 실시예에서, 제1 및 제2 전극(133, 130)은 애노드일 수 있고 제3 전극(132)은 캐소드일 수 있다.
몇몇 실시예에서, 제2 규소 기판(101)이 제1 규소 기판(100)과 제3 전극(132) 사이에 위치될 수 있다. 도 3에 묘사된 것과 유사하게, 제2 규소 기판(101)은 제1 규소 기판(100)에 실질적으로 평행하고 비-평면적일 수 있다. 제1 전류(134) 및 제2 전류(136)(제1 전류와 동일할 수 있음)는, 각각, 제1 및 제2 규소 기판을 통해 전도될 수 있다. 도 8에 묘사된 구성 및 방법은 다수의 규소 기판이 제1 규소 기판(100)과 제3 전극(132) 사이에 배치되도록 허용한다. 제1 전극(133)은 제2 전류(136)가 제1 규소 기판(100)을 통해 다음의 규소 기판, 예를 들어 도 3에 예시된 제2 규소 기판을 향해 균일하게 나오도록 허용한다. 따라서, 기술된 방법 및 구성은 다공화 공정이 다수의 규소 기판에 대해 수행되도록 허용할 수 있다.
도 9는 다른 다공화 장비를 예시한다. 다공화 장비(140)는 용액(142)(예컨대, 다공화 용액)을 포함한다. 용액은 다른 예들 중에서도 불화수소산(HF), 아이소프로필 알코올(IPA), 에탄올과 같은 화학물질일 수 있다. 제1 커넥터(138)가 제1 전극(133)을 제자리에 유지하고 또한 전류 흐름을 위한 도관으로서의 역할을 할 수 있다. 제2 커넥터(137)가 제2 전극(130)을 제자리에 유지할 수 있으며, 여기서 전류가 또한 제2 커넥터(137)로부터 제2 전극(130)으로 흐를 수 있다. 유사하게, 제3 커넥터(139)가 제3 전극(132)을 제자리에 유지할 수 있으며, 여기서 제3 커넥터(139)는 또한 전류 흐름을 위한 도관으로서의 역할을 할 수 있다. 제1 규소 기판(100)이 제2 전극(130)과 제3 전극(132) 사이에 위치될 수 있으며, 여기서 제1 규소 기판(100)의 제1 에지(114, 116)에 대한(예컨대, 그것으로부터 임계 거리 내에의) 제1 전극(133)의 배치는 상기의 방법에서 기술된 바와 같이 제1 규소 기판(100)의 제1 에지(114, 116)를 따른 실질적으로 균일한 다공화를 허용한다. 다공화 탱크(144)가 다공화 장비를 둘러싸고 유지할 수 있다.
실시예에서, 다수의 규소 기판이 다공화 탱크 내에 배치될 수 있다. 일 실시예에서, 지그(jig) 또는 평면형 지그가 다수의 규소 기판을 동일한 기하학적 평면 내에 함께 유지하는 데 사용될 수 있다. 실시예에서, 규소 기판들은 평면형 지그에 의해 함께 유지될 수 있다. 일례에서, 평면형 지그 내의 각각의 규소 기판은 실질적으로 평행하고 평면적일 수 있다. 예에서, 다수의 전극, 예를 들어 제1 전극이 평면형 지그 내의 규소 기판들의 에지들로부터 임계 거리 또는 거리들 내에 있을 수 있다. 제1 전류를 평면형 지그에 의해 유지되는 규소 기판들을 통해 전도시키는 과정에서, 전극은 규소 기판들의 에지들을 따른 실질적으로 균일한 다공화를 허용한다. 다른 실시예에서, 다수의 규소 기판이, 예를 들어 카세트 내에, 일렬로 함께 유지될 수 있다. 일례에서, 카세트 내의 각각의 규소 기판은 실질적으로 평행하고 비-평면적이다. 예에서, 제1 전극이 제1 규소 기판의 에지들로부터 임계 거리 내에 있을 수 있다. 제1 전류를 카세트 내의 규소 기판들을 통해 전도시킬 때, 제1 전극은 규소 기판들의 에지들을 따른 실질적으로 균일한 다공화를 허용할 수 있다. 다수의 규소 기판을 위한 배치 처리(batch processing)의 다양한 조합이 사용될 수 있으며, 여기서 언급된 응용이 제한적인 것으로 해석되어서는 안되며, 다수의 규소 기판을 처리하기 위한 다른 기술이 또한 적용될 수 있다.
도 10을 참조하면, 다른 다공화 장비가 도시된다. 다공화 장비(141)가 또한 도 9에서 논의된 것과 유사한 용액(142) 또는 다공화 용액을 포함한다. 제1 커넥터(138)가 제1 전극(133)을 제자리에 유지하고 또한 전류 흐름을 위한 도관으로서의 역할을 할 수 있다. 제2 커넥터(137)가 제2 전극(130)을 제자리에 유지할 수 있으며, 여기서 전류가 제2 커넥터(137)로부터 제2 전극(130)으로 흐를 수 있다. 유사하게, 제3 커넥터(139)가 제3 전극(132)을 제자리에 유지할 수 있으며, 여기서 제3 커넥터(139)는 또한 전류 흐름을 위한 도관으로서의 역할을 할 수 있다. 제1 규소 기판(100)이 제2 전극(130)과 제3 전극(132) 사이에 위치될 수 있으며, 여기서 제1 규소 기판(100)의 제1 에지(114, 116)에 대한 제1 전극(133)의 배치는 상기의 방법에서 기술된 바와 같이 제1 규소 기판(100)의 제1 에지(114, 116)를 따른 실질적으로 균일한 다공화를 허용한다. 다공화 탱크(144)가 다공화 장비를 둘러싸고 유지할 수 있다. 도 9와는 대조적으로, 양이온성 멤브레인(cationic membrane)(148)이 제3 전극(132)을 제1 규소 기판(100), 제1 전극(133) 및 제2 전극(130)으로부터 분리시킬 수 있다. 양이온성 멤브레인(148)은 다공화 탱크(144)의 별개의 영역들 사이의 물리적 분리를 제공할 수 있다. 제1 전류(134)와 동일할 수 있는 제2 전류(136)는 여전히 양이온성 멤브레인(148)을 통해 제3 전극(132)으로 통과할 수 있다. 다른 실시예에서, 양이온성 멤브레인은 제2 전극(130)과 제1 규소 기판(100) 사이에 배치될 수 있다. 또 다른 실시예에서, 양이온성 멤브레인은 제1 전극(133)을 다공화 용액(142)으로부터 분리시켜, 제1 전극(133)을 둘러싸는 동시에 전류가 제1 전극(133)으로 인출되거나 그것에 의해 전도되도록 허용할 수 있다. 또 다른 실시예에서, 다수의 양이온성 멤브레인이 다공화 장비(141)에 사용되는 다수의 규소 기판을 분리시키는 데 사용될 수 있다.
도 11은 상기에 기술된 규소 기판 상의 개시된 다공성 층을 사용함으로써 제조되는 예시적인 태양 전지를 예시한다. 다공성 층을 형성한 후에, 에피-규소 층(epi-silicon layer)이 다공성 층 위에 형성될 수 있다. 일 실시예에서, 다공성 층은 1 내지 10 마이크로미터의 범위일 수 있다. 실시예에서, 에피-규소 층은 10 내지 150 마이크로미터의 범위일 수 있다. 에피-규소 층을 형성한 후에, 에피-규소 층은 다공성 층 및 규소 기판으로부터 제거되어, 규소 웨이퍼(102)를 생성할 수 있다. 규소 웨이퍼(102)는 태양 전지 제조 공정과 같은 후속 제조 공정의 준비로 세정 및 에칭될 수 있다.
예를 들어, 도 11의 예시적인 태양 전지의 경우, 제1 도핑된 영역(doped region)(190) 및 제2 도핑된 영역(192)이 열 공정을 통해 규소 웨이퍼(102) 상에 형성될 수 있다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192)은 각각 붕소와 같은 포지티브-형 도펀트(positive-type dopant) 또는 인과 같은 네거티브-형 도펀트(negative-type dopant)인, 그러나 이로 제한되지 않는, 도핑 재료를 포함한다. 제1 유전체 층(dielectric layer)(194)이 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 실시예에서, 제1 유전체 층(194)은 질화규소(SiN)로 구성된다. 제1 및 제2 도핑된 영역(190, 192)을 형성하기 전에, 제2 유전체 층(196)이 규소 웨이퍼(102) 위에 형성될 수 있다. 실시예에서, 제2 유전체 층(196)은 터널 산화물(tunnel oxide)로 구성된다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192) 둘 모두는 상호맞물린 패턴의 확산 영역들을 포함한다. 실시예에서, 제1 및 제2 도핑된 영역은 대신에 제1 및 제2 도핑된 폴리실리콘 영역이다.
일 실시예에서, 트렌치 영역(trench region)(198)이 제1 및 제2 도핑된 영역(190, 192) 둘 모두를 분리시키기 위해 형성될 수 있으며, 이는 계면에서의 재결합(recombination)을 감소시킬 수 있다. 실시예에서, 트렌치 영역(198)은 태양 전지(400a)의 배면으로부터의 추가의 광 수집을 위한 텍스처화된 표면(textured surface)을 포함한다. 복수의 접점 구멍이 제1 유전체 층(194)을 관통하여 그리고 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 접점 구멍은 화학적 에칭, 어블레이션(ablation) 또는 임의의 산업 표준 리소그래피 공정을 통해 형성될 수 있다. 전기도금 공정이 제1 및 제2 복수의 상호맞물린 금속 접촉 핑거(180, 182)를 형성하기 위해 수행될 수 있으며, 여기서 제1 및 제2 복수의 상호맞물린 금속 접촉 핑거(180, 182)는, 각각, 제1 및 제2 도핑된 영역(190, 192) 상의 제1 유전체 층(194)을 관통하는 접점 구멍에 전기적으로 결합된다. 실시예에서, 증가된 태양 방사선 수집을 위해 태양 전지(104a)의 전면(front side) 상에 텍스처화된 영역이 형성될 수 있다. 텍스처화된 영역은, 입사광을 산란시키기 위한 규칙적인 또는 불규칙적인 형상화된 표면을 가져서, 태양 전지(104a)의 표면으로부터 다시 반사되는 광량을 감소시키는 영역이다. 다른 실시예에서, 제3 유전체 층이 태양 전지(104a)의 전면 상의 텍스처화된 영역 상에 형성될 수 있다. 일 실시예에서, 제3 유전체 층은 질화규소(SiN)로 구성된다. 몇몇 실시예에서, 제1 유전체 층(194) 및 제3 유전체 층은 반사-방지 층이다.
이제 도 12를 참조하면, 상기의 규소 기판 상의 개시된 다공성 층을 사용하여 제조되는 예시적인 태양 전지가 도시된다. 도 11에 묘사된 것과 유사하게, 에피-규소 층이 다공성 층 위에 형성될 수 있다. 일 실시예에서, 다공성 층은 대략 1 내지 10 마이크로미터의 범위일 수 있다. 실시예에서, 에피-규소 층은 대략 10 내지 150 마이크로미터의 범위일 수 있다. 에피-규소 층을 형성한 후에, 에피-규소 층은 다공성 층 및 규소 기판으로부터 제거되어, 규소 웨이퍼(102)를 생성할 수 있다. 규소 웨이퍼(102)는 태양 전지 제조 공정과 같은 후속 제조 공정의 준비로 세정 및 에칭될 수 있다.
예시적인 태양 전지 제조 공정에서, 제1 도핑된 영역(190) 및 제2 도핑된 영역(192)이 열 공정을 통해 규소 웨이퍼(102) 상에 형성될 수 있다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192)은 각각 붕소와 같은 포지티브-형 도펀트 또는 인과 같은 네거티브-형 도펀트인, 그러나 이로 제한되지 않는, 도핑 재료를 포함한다. 제1 유전체 층(194)이 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 실시예에서, 제1 유전체 층(194)은 질화규소(SiN)로 구성된다. 제1 및 제2 도핑된 영역(190, 192)을 형성하기 전에, 제2 유전체 층이 규소 웨이퍼(102) 위에 형성될 수 있다. 실시예에서, 제2 유전체 층은 터널 산화물로 구성된다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192) 둘 모두는 상호맞물린 패턴의 확산 영역들을 포함한다. 일 실시예에서, 복수의 접점 구멍이 제1 유전체 층(194)을 관통하여 그리고 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 접점 구멍은 화학적 에칭, 어블레이션 또는 임의의 산업 표준 리소그래피 공정을 통해 형성될 수 있다. 전기도금 공정이 제1 및 제2 복수의 상호맞물린 금속 접촉 핑거(180, 182)를 형성하기 위해 수행될 수 있으며, 여기서 제1 및 제2 복수의 상호맞물린 금속 접촉 핑거(180, 182)는, 각각, 제1 및 제2 도핑된 영역(190, 192) 상의 제1 유전체 층(194)을 관통하는 접점 구멍에 전기적으로 결합된다. 실시예에서, 증가된 태양 방사선 수집을 위해 태양 전지(104b)의 전면 상에 텍스처화된 영역이 형성될 수 있다. 텍스처화된 영역은, 입사광을 산란시키기 위한 규칙적인 또는 불규칙적인 형상화된 표면을 가져서, 태양 전지(104b)의 표면으로부터 다시 반사되는 광량을 감소시키는 영역이다. 일 실시예에서, 제3 유전체 층이 태양 전지(104b)의 전면 상의 텍스처화된 영역 상에 형성될 수 있다. 다른 실시예에서, 제3 유전체 층은 질화규소(SiN)로 구성된다. 또 다른 실시예에서, 제1 유전체 층(194) 및 제3 유전체 층은 반사-방지 층이다.
규소 기판 상의 다공성 층의 형성 및 후속하는 태양 전지 제조 공정과 관련하여 수행되는 다양한 작업은 임의의 수의 추가적인 또는 대안적인 작업을 포함할 수 있다는 것이 인식되어야 한다. 도 1 내지 도 12에 도시된 작업은 예시된 순서로 수행될 필요는 없으며, 추가적인 단계가 본 명세서에 상세히 기술되지 않은 추가적인 기능을 갖는 보다 포괄적인 절차 또는 공정에 포함될 수 있다.
특정 실시예가 상기에 기술되었지만, 이러한 실시예는 본 발명의 범주를 제한하도록 의도되지 않는다 - 단일 실시예만이 특정한 특징에 대해 기술되는 경우에도 -. 본 명세서에 제공된 특징의 예는, 달리 언급되지 않는 한, 제한적이기보다는 예시적인 것으로 의도된다. 상기의 설명은, 본 개시 내용의 이익을 갖는 당업자에게 명백할 바와 같이, 그러한 대안, 변경 및 등가물을 포괄하도록 의도된다.
본 발명의 범주는, 본 명세서에서 다루어진 문제들 중 임의의 것 또는 전부를 완화시키든지 또는 그렇지 않든지 간에, (명시적으로 또는 묵시적으로) 본 명세서에 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 새로운 청구항이 본 출원(또는 이에 대한 우선권을 주장하는 출원)의 절차 진행 동안 임의의 그러한 특징들의 조합에 대해 만들어질 수 있다. 특히, 첨부된 청구범위와 관련하여, 종속 청구항으로부터의 특징이 독립 청구항의 특징과 조합될 수 있고, 각자의 독립 청구항으로부터의 특징들이 단지 첨부된 청구범위에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.
실시예에서, 규소 기판 상에 다공성 층을 형성하기 위한 방법은 제1 규소 기판을 용액 내에 배치하는 단계 - 제1 전극이 제1 규소 기판의 제1 에지로부터 임계 거리 내에 있음 - 를 포함한다. 본 방법은 제1 전류를 제1 규소 기판을 통해 전도시키는 단계 - 제1 에지로부터 임계 거리 내에 있는 제1 전극의 위치는 제1 규소 기판의 제1 에지를 따른 실질적으로 균일한 다공화를 허용함 - 를 또한 포함한다.
일 실시예에서, 제1 규소 기판의 제2 에지로부터 제2 임계 거리 내에 있는 제1 전극의 위치는 제1 규소 기판의 제2 에지를 따른 실질적으로 균일한 다공화를 허용한다.
일 실시예에서, 상기 전도시키는 단계는 제1 전극이 제1 규소 기판의 제1 에지로부터 전류를 인출하는 결과를 가져온다.
일 실시예에서, 본 방법은 제1 전극이 제2 전류를 제1 규소 기판의 제1 에지를 따라 전도시키는 단계를 추가로 포함한다.
일 실시예에서, 제1 전극은 제1 규소 기판의 주연부 에지들을 적어도 부분적으로 둘러싸며, 여기서 주연부 에지들에 대한 제1 전극의 위치는 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용한다.
일 실시예에서, 제1 규소 기판을 용액 내에 배치하는 단계는 비-원형 규소 기판을 용액 내에 배치하는 단계를 포함한다.
일 실시예에서, 제1 규소 기판을 용액 내에 배치하는 단계는 제1 규소 기판을 다공화 용액 내에 배치하는 단계를 포함한다.
일 실시예에서, 제1 규소 기판을 용액 내에 배치하는 단계는 제1 규소 기판을 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학물질로 구성된 용액 내에 배치하는 단계를 포함한다.
일 실시예에서, 본 방법은 제2 규소 기판을 용액 내에 배치하는 단계 ― 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적임 ― 를 추가로 포함하며, 제1 전류를 전도시키는 단계는 제1 전류를 제1 및 제2 규소 기판을 통해 전도시키는 단계를 포함하고, 제1 전극의 배치는 제1 및 제2 규소 기판 둘 모두의 제1 에지를 따른 실질적으로 균일한 다공화를 허용한다.
일 실시예에서, 제1 전극의 배치는 제1 및 제2 규소 기판 둘 모두의 제2 에지를 따른 실질적으로 균일한 다공화를 허용한다.
실시예에서, 규소 기판 상에 다공성 층을 형성하는 방법은 제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 규소 기판은 제2 전극과 제3 전극 사이에 위치되며, 제1 전극이 제1 규소 기판의 제1 주연부 에지를 따라 위치됨 -를 포함한다. 본 방법은 제1 전류를 제1 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 제1 주연부 에지에 대한 제1 전극의 배치는 제1 규소 기판의 제1 주연부 에지를 따른 실질적으로 균일한 다공화를 허용함 ― 를 또한 포함한다.
일 실시예에서, 제1 규소 기판의 제2 주연부 에지에 대한 제1 전극의 배치는 제1 규소 기판의 제2 주연부 에지를 따른 실질적으로 균일한 다공화를 허용한다.
일 실시예에서, 본 방법은 제2 규소 기판을 제1 규소 기판과 제3 전극 사이에 배치하는 단계 ― 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적임 ― 를 추가로 포함하며, 제1 전류를 전도시키는 단계는 제1 전류를 제1 및 제2 규소 기판을 통해 전도시키는 단계를 포함하고, 제1 전극의 배치는 제1 및 제2 규소 기판 둘 모두의 각자의 제1 주연부 에지를 따른 실질적으로 균일한 다공화를 허용한다.
일 실시예에서, 제1 전극의 배치는 각각 제1 및 제2 규소 기판의 각자의 제1 주연부 에지들에 대해 제1 및 제2 임계 거리 내에 있어서, 제1 및 제2 규소 기판의 제1 주연부 에지들 둘 모두를 따른 실질적으로 균일한 다공화를 허용한다.
일 실시예에서, 제1 임계 거리는 제2 임계 거리와는 상이하다.
일 실시예에서, 본 방법은 제1 전극이 제2 전류를 제1 규소 기판의 제1 주연부 에지를 따라 전도시키는 단계를 추가로 포함한다.
실시예에서, 규소 기판 상에 다공성 층을 형성하는 방법은 제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 규소 기판은 제2 전극과 제3 전극 사이에 위치되며, 제1 전극이 양이온성 멤브레인에 의해 용액으로부터 물리적으로 분리되고 제1 규소 기판의 주연부 에지들을 적어도 부분적으로 둘러쌈 - 를 포함한다. 본 방법은 제1 전류를 제1 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 주연부 에지들에 대한 제1 전극의 배치는 제1 규소 기판의 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용함 ― 를 또한 포함한다.
일 실시예에서, 본 방법은 제2 규소 기판을 제1 규소 기판과 제3 전극 사이에 배치하는 단계 ― 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적이며, 양이온성 멤브레인은 제1 규소 기판을 제2 규소 기판으로부터 물리적으로 분리시킴 -, 및 제1 전류를 제1 및 제2 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 제1 규소 기판의 주연부 에지들에 대한 제1 전극의 배치는 제1 및 제2 규소 기판의 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용함 ― 를 또한 포함한다.
일 실시예에서, 상기 전도시키는 단계는 제1 전극이 규소 기판의 주연부 에지들로부터 전류를 인출하는 결과를 가져온다.
일 실시예에서, 본 방법은 제1 전극이 제2 전류를 제1 규소 기판의 주연부 에지들을 따라 전도시키는 단계를 추가로 포함한다.
Claims (20)
- 규소 기판 상에 다공성 층(porous layer)을 형성하기 위한 방법으로서,
제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 전극이 제1 규소 기판의 제1 에지로부터 임계 거리(threshold distance) 내에 있음 -; 및
제1 전류를 제1 규소 기판을 통해 전도시키는 단계 ― 제1 에지로부터 임계 거리 내에 있는 제1 전극의 위치는 제1 규소 기판의 제1 에지를 따른 실질적으로 균일한 다공화(porosification)를 허용함 ―
를 포함하는, 방법. - 제1항에 있어서, 제1 규소 기판의 제2 에지로부터 제2 임계 거리 내에 있는 제1 전극의 위치는 제1 규소 기판의 제2 에지를 따른 실질적으로 균일한 다공화를 허용하는, 방법.
- 제1항에 있어서, 상기 전도시키는 단계는 제1 전극이 제1 규소 기판의 제1 에지로부터 전류를 인출하는 결과를 가져오는, 방법.
- 제1항에 있어서, 제1 전극이 제2 전류를 제1 규소 기판의 제1 에지를 따라 전도시키는 단계를 추가로 포함하는, 방법.
- 제1항에 있어서, 제1 전극은 제1 규소 기판의 주연부 에지(perimeter edge)들을 적어도 부분적으로 둘러싸고, 주연부 에지들에 대한 제1 전극의 위치는 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용하는, 방법.
- 제1항에 있어서, 제1 규소 기판을 용액 내에 배치하는 단계는 비-원형 규소 기판을 용액 내에 배치하는 단계를 포함하는, 방법.
- 제1항에 있어서, 제1 규소 기판을 용액 내에 배치하는 단계는 제1 규소 기판을 다공화 용액 내에 배치하는 단계를 포함하는, 방법.
- 제1항에 있어서, 제1 규소 기판을 용액 내에 배치하는 단계는 제1 규소 기판을 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학물질로 구성된 용액 내에 배치하는 단계를 포함하는, 방법.
- 제1항에 있어서,
제2 규소 기판을 용액 내에 배치하는 단계 ― 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적(non-planar)임 ―
를 추가로 포함하며,
제1 전류를 전도시키는 단계는 제1 전류를 제1 및 제2 규소 기판을 통해 전도시키는 단계를 포함하고, 제1 전극의 배치는 제1 및 제2 규소 기판 둘 모두의 제1 에지를 따른 실질적으로 균일한 다공화를 허용하는, 방법. - 제9항에 있어서, 제1 전극의 배치는 제1 및 제2 규소 기판 둘 모두의 제2 에지를 따른 실질적으로 균일한 다공화를 허용하는, 방법.
- 규소 기판 상에 다공성 층을 형성하는 방법으로서,
제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 규소 기판은 제2 전극과 제3 전극 사이에 위치되며, 제1 전극이 제1 규소 기판의 제1 주연부 에지를 따라 위치됨 -; 및
제1 전류를 제1 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 제1 주연부 에지에 대한 제1 전극의 배치는 제1 규소 기판의 제1 주연부 에지를 따른 실질적으로 균일한 다공화를 허용함 ―
를 포함하는, 방법. - 제11항에 있어서, 제1 규소 기판의 제2 주연부 에지에 대한 제1 전극의 배치는 제1 규소 기판의 제2 주연부 에지를 따른 실질적으로 균일한 다공화를 허용하는, 방법.
- 제11항에 있어서,
제2 규소 기판을 제1 규소 기판과 제3 전극 사이에 배치하는 단계 ― 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적임 ―
를 추가로 포함하며,
제1 전류를 전도시키는 단계는 제1 전류를 제1 및 제2 규소 기판을 통해 전도시키는 단계를 포함하고, 제1 전극의 배치는 제1 및 제2 규소 기판 둘 모두의 각자의 제1 주연부 에지를 따른 실질적으로 균일한 다공화를 허용하는, 방법. - 제11항에 있어서, 제1 전극의 배치는 각각 제1 및 제2 규소 기판의 각자의 제1 주연부 에지들에 대해 제1 및 제2 임계 거리 내에 있어서, 제1 및 제2 규소 기판의 제1 주연부 에지들 둘 모두를 따른 실질적으로 균일한 다공화를 허용하는, 방법.
- 제14항에 있어서, 제1 임계 거리는 제2 임계 거리와는 상이한, 방법.
- 제11항에 있어서, 제1 전극이 제2 전류를 제1 규소 기판의 제1 주연부 에지를 따라 전도시키는 단계를 추가로 포함하는, 방법.
- 규소 기판 상에 다공성 층을 형성하는 방법으로서,
제1 규소 기판을 용액 내에 배치하는 단계 ― 제1 규소 기판은 제2 전극과 제3 전극 사이에 위치되며, 제1 전극이 양이온성 멤브레인(cationic membrane)에 의해 용액으로부터 물리적으로 분리되고 제1 규소 기판의 주연부 에지들을 적어도 부분적으로 둘러쌈 -; 및
제1 전류를 제1 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 주연부 에지들에 대한 제1 전극의 배치는 제1 규소 기판의 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용함 ―
를 포함하는, 방법. - 제17항에 있어서,
제2 규소 기판을 제1 규소 기판과 제3 전극 사이에 배치하는 단계 ― 제2 규소 기판은 제1 규소 기판에 실질적으로 평행하고 비-평면적이며, 양이온성 멤브레인은 제1 규소 기판을 제2 규소 기판으로부터 물리적으로 분리시킴 -; 및
제1 전류를 제1 및 제2 규소 기판을 통해 제2 전극으로부터 제3 전극으로 전도시키는 단계 ― 제1 규소 기판의 주연부 에지들에 대한 제1 전극의 배치는 제1 및 제2 규소 기판의 주연부 에지들을 따른 실질적으로 균일한 다공화를 허용함 ―
를 추가로 포함하는, 방법. - 제17항에 있어서, 상기 전도시키는 단계는 제1 전극이 규소 기판의 주연부 에지들로부터 전류를 인출하는 결과를 가져오는, 방법.
- 제17항에 있어서, 제1 전극이 제2 전류를 제1 규소 기판의 주연부 에지들을 따라 전도시키는 단계를 추가로 포함하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/040,116 US9217206B2 (en) | 2013-09-27 | 2013-09-27 | Enhanced porosification |
| US14/040,116 | 2013-09-27 | ||
| PCT/US2014/056415 WO2015047879A1 (en) | 2013-09-27 | 2014-09-18 | Enhanced porosification |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160061338A true KR20160061338A (ko) | 2016-05-31 |
| KR102333502B1 KR102333502B1 (ko) | 2021-11-30 |
Family
ID=52739023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167007456A KR102333502B1 (ko) | 2013-09-27 | 2014-09-18 | 규소 기판 상에 다공성 층을 형성하기 위한 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9217206B2 (ko) |
| JP (1) | JP2016533647A (ko) |
| KR (1) | KR102333502B1 (ko) |
| CN (1) | CN105518871B (ko) |
| DE (1) | DE112014004401T5 (ko) |
| MY (1) | MY174757A (ko) |
| TW (1) | TWI646694B (ko) |
| WO (1) | WO2015047879A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD822890S1 (en) | 2016-09-07 | 2018-07-10 | Felxtronics Ap, Llc | Lighting apparatus |
| US10775030B2 (en) | 2017-05-05 | 2020-09-15 | Flex Ltd. | Light fixture device including rotatable light modules |
| USD872319S1 (en) | 2017-08-09 | 2020-01-07 | Flex Ltd. | Lighting module LED light board |
| USD833061S1 (en) | 2017-08-09 | 2018-11-06 | Flex Ltd. | Lighting module locking endcap |
| USD862777S1 (en) | 2017-08-09 | 2019-10-08 | Flex Ltd. | Lighting module wide distribution lens |
| USD877964S1 (en) | 2017-08-09 | 2020-03-10 | Flex Ltd. | Lighting module |
| USD846793S1 (en) | 2017-08-09 | 2019-04-23 | Flex Ltd. | Lighting module locking mechanism |
| USD832494S1 (en) | 2017-08-09 | 2018-10-30 | Flex Ltd. | Lighting module heatsink |
| USD832495S1 (en) | 2017-08-18 | 2018-10-30 | Flex Ltd. | Lighting module locking mechanism |
| USD862778S1 (en) | 2017-08-22 | 2019-10-08 | Flex Ltd | Lighting module lens |
| USD888323S1 (en) | 2017-09-07 | 2020-06-23 | Flex Ltd | Lighting module wire guard |
| DE102018129594A1 (de) | 2018-11-23 | 2020-05-28 | Infineon Technologies Ag | Teilweises entfernen eines halbleiterwafers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353972A (en) * | 1976-10-26 | 1978-05-16 | Matsushita Electric Ind Co Ltd | Anodic treatment method |
| US20050150776A1 (en) * | 2003-11-05 | 2005-07-14 | Canon Kabushiki Kaisha | Electrolytic etching method and apparatus |
| JP2012119571A (ja) * | 2010-12-02 | 2012-06-21 | Dainippon Screen Mfg Co Ltd | 陽極化成装置 |
| WO2013126033A2 (en) * | 2010-11-03 | 2013-08-29 | Solexel, Inc. | Apparatus and methods for uniformly forming porous semiconductor on a substrate |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63317700A (ja) * | 1987-06-19 | 1988-12-26 | Nissan Motor Co Ltd | 電解エッチング装置 |
| JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
| JP3777668B2 (ja) | 1996-09-04 | 2006-05-24 | ソニー株式会社 | 薄膜太陽電池の製造方法 |
| JPH11214725A (ja) | 1998-01-21 | 1999-08-06 | Canon Inc | 光電変換装置の製造方法 |
| JP2000223725A (ja) | 1999-01-29 | 2000-08-11 | Canon Inc | 光電変換装置および半導体層の分離方法 |
| DE19914905A1 (de) * | 1999-04-01 | 2000-10-05 | Bosch Gmbh Robert | Elektrochemische Ätzanlage und Verfahren zur Ätzung eines Ätzkörpers |
| JP3619053B2 (ja) | 1999-05-21 | 2005-02-09 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP3542521B2 (ja) * | 1999-06-08 | 2004-07-14 | キヤノン株式会社 | 半導体基体及び太陽電池の製造方法と陽極化成装置 |
| JP2002134782A (ja) * | 2000-10-30 | 2002-05-10 | Canon Inc | 単結晶基体、それを用いた光電変換装置、放射線撮像装置、画像表示装置、太陽電池モジュール及び単結晶基体の製造方法 |
| CN100440489C (zh) * | 2006-11-28 | 2008-12-03 | 北京大学 | 一种多孔硅片及其制备方法 |
| US7842173B2 (en) * | 2007-01-29 | 2010-11-30 | Semitool, Inc. | Apparatus and methods for electrochemical processing of microfeature wafers |
| KR101374932B1 (ko) * | 2007-09-28 | 2014-03-17 | 재단법인서울대학교산학협력재단 | 확산 제한 식각과정에 의한 수평 변환 다공성 실리콘 광학필터의 제조방법 및 그에 의한 필터구조 |
| WO2010083422A1 (en) | 2009-01-15 | 2010-07-22 | Solexel, Inc. | Porous silicon electro-etching system and method |
| US8999058B2 (en) * | 2009-05-05 | 2015-04-07 | Solexel, Inc. | High-productivity porous semiconductor manufacturing equipment |
| US8883543B2 (en) * | 2011-05-17 | 2014-11-11 | Sumco Corporation | Method of producing wafer for solar cell, method of producing solar cell, and method of producing solar cell module |
| CN102953113A (zh) * | 2012-10-19 | 2013-03-06 | 天津大学 | 一种硅基纳米尺寸有序多孔硅的制备方法 |
-
2013
- 2013-09-27 US US14/040,116 patent/US9217206B2/en active Active
-
2014
- 2014-09-18 WO PCT/US2014/056415 patent/WO2015047879A1/en active Application Filing
- 2014-09-18 CN CN201480047866.6A patent/CN105518871B/zh active Active
- 2014-09-18 MY MYPI2016000501A patent/MY174757A/en unknown
- 2014-09-18 JP JP2016545762A patent/JP2016533647A/ja active Pending
- 2014-09-18 KR KR1020167007456A patent/KR102333502B1/ko active IP Right Grant
- 2014-09-18 DE DE112014004401.6T patent/DE112014004401T5/de active Pending
- 2014-09-26 TW TW103133379A patent/TWI646694B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353972A (en) * | 1976-10-26 | 1978-05-16 | Matsushita Electric Ind Co Ltd | Anodic treatment method |
| US20050150776A1 (en) * | 2003-11-05 | 2005-07-14 | Canon Kabushiki Kaisha | Electrolytic etching method and apparatus |
| WO2013126033A2 (en) * | 2010-11-03 | 2013-08-29 | Solexel, Inc. | Apparatus and methods for uniformly forming porous semiconductor on a substrate |
| JP2012119571A (ja) * | 2010-12-02 | 2012-06-21 | Dainippon Screen Mfg Co Ltd | 陽極化成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015047879A1 (en) | 2015-04-02 |
| DE112014004401T5 (de) | 2016-07-14 |
| KR102333502B1 (ko) | 2021-11-30 |
| CN105518871B (zh) | 2018-01-23 |
| US20150090606A1 (en) | 2015-04-02 |
| US9217206B2 (en) | 2015-12-22 |
| TW201521209A (zh) | 2015-06-01 |
| CN105518871A (zh) | 2016-04-20 |
| MY174757A (en) | 2020-05-13 |
| JP2016533647A (ja) | 2016-10-27 |
| TWI646694B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102333502B1 (ko) | 규소 기판 상에 다공성 층을 형성하기 위한 방법 | |
| US9249523B2 (en) | Electro-polishing and porosification | |
| KR102397342B1 (ko) | 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지 이미터 영역 제조 | |
| KR102482564B1 (ko) | 이온 주입을 사용한 태양 전지 이미터 영역 제조 | |
| US9640676B2 (en) | Methods and structures for improving the structural integrity of solar cells | |
| EP2522031B1 (en) | Solar panel module and method for manufacturing such a solar panel module | |
| CN110047946B (zh) | 薄硅太阳能电池的金属箔辅助制造 | |
| KR20050113177A (ko) | 개선된 광전지 및 그 제조 | |
| KR102554563B1 (ko) | 태양 전지 내의 상대적 도펀트 농도 레벨 | |
| KR20160061337A (ko) | 금속화를 위한 정렬 | |
| CA2731158A1 (en) | Crystalline silicon pv cell with selective emitter produced with low temperature precision etch back and passivation process | |
| US10079319B2 (en) | Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells | |
| JP6410951B2 (ja) | 太陽電池セルおよび太陽電池セルの製造方法 | |
| US9397239B2 (en) | Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells | |
| KR101160116B1 (ko) | 후면 접합 태양전지의 제조방법 | |
| KR102581702B1 (ko) | 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법 | |
| JP2012524386A (ja) | 細長太陽電池及びエッジ接触部 | |
| JP4467337B2 (ja) | 太陽電池モジュール | |
| WO2015027269A1 (en) | Photovoltaic device with selective emitter structure and method of producing same | |
| US20130284248A1 (en) | Solar cell having three dimensional junctions and a method of forming the same | |
| JP2009071340A (ja) | 太陽電池モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |