KR20160029981A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20160029981A KR20160029981A KR1020140119294A KR20140119294A KR20160029981A KR 20160029981 A KR20160029981 A KR 20160029981A KR 1020140119294 A KR1020140119294 A KR 1020140119294A KR 20140119294 A KR20140119294 A KR 20140119294A KR 20160029981 A KR20160029981 A KR 20160029981A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- channel
- gate
- guide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000005452 bending Methods 0.000 claims abstract description 16
- 238000000926 separation method Methods 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 233
- 230000015654 memory Effects 0.000 description 79
- 239000011229 interlayer Substances 0.000 description 33
- 238000003860 storage Methods 0.000 description 21
- 230000000903 blocking effect Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 206010010144 Completed suicide Diseases 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 101001026137 Cavia porcellus Glutathione S-transferase A Proteins 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910004172 HfTa Inorganic materials 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 229910017414 LaAl Inorganic materials 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 실시예에 따른 반도체 장치는, 기판 상에 제1 방향으로 서로 이격되어 분리 영역을 사이에 두고 배치되는 게이트 적층물들, 게이트 적층물들을 관통하며, 각각의 게이트 적층물 내에 배치되는 채널 영역들, 및 분리 영역에 인접하게 배치되며 게이트 적층물들의 적어도 일부를 관통하고, 분리 영역을 향하여 구부러진 벤딩부를 갖는 가이드 영역을 포함한다.
Description
본 발명은 반도체 장치에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 장치의 집적도를 증가시킬 필요가 있다. 반도체 장치의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 반도체 장치가 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 신뢰성이 향상된 반도체 장치를 제공하는 것이다.
본 발명의 실시예들에 따른 반도체 장치는, 기판 상에 제1 방향으로 서로 이격되어 분리 영역을 사이에 두고 배치되는 게이트 적층물들; 상기 게이트 적층물들을 관통하며, 각각의 상기 게이트 적층물 내에 배치되는 채널 영역들; 및 상기 분리 영역에 인접하게 배치되며 상기 게이트 적층물들의 적어도 일부를 관통하고, 상기 분리 영역을 향하여 구부러진 벤딩(bending)부를 갖는 가이드 영역을 포함할 수 있다.
일 예로, 상기 가이드 영역은 상기 게이트 적층물의 상부로부터 상기 기판을 향하여 연장되고, 상기 벤딩부는 상기 기판에 가까운 상기 가이드 영역의 하부에 위치할 수 있다.
일 예로, 상기 가이드 영역은 상기 채널 영역들의 배치와 동일한 규칙으로 배치될 수 있다.
일 예로, 상기 채널 영역들은 각각의 상기 게이트 적층물 내에 복수의 열로 배치되고, 상기 가이드 영역은 복수의 열을 이루는 상기 채널 영역들의 외측에 배치될 수 있다.
일 예로, 상기 가이드 영역은, 상기 제1 방향에 수직한 제2 방향을 따라 적어도 일 열로 배치될 수 있다.
일 예로, 상기 가이드 영역은, 각각의 상기 게이트 적층물 내에 배치되어 상기 게이트 적층물로 둘러싸일 수 있다.
일 예로, 상기 가이드 영역은, 적어도 일부가 상기 분리 영역을 통해 노출될 수 있다.
일 예로, 상기 벤딩부가 상기 분리 영역을 통해 노출될 수 있다.
일 예로, 상기 가이드 영역은, 상기 분리 영역의 상면으로부터의 깊이가 상기 채널 영역의 깊이보다 작을 수 있다.
일 예로, 상기 가이드 영역은, 상기 기판과 연결되지 않을 수 있다.
일 예로, 상기 가이드 영역은, 상기 기판의 상부면에 평행한 평면 상에서, 상기 채널 영역과 동일하거나 상기 채널 영역보다 작은 크기를 가질 수 있다.
일 예로, 상기 채널 영역들 및 상기 가이드 영역은, 채널층 및 게이트 유전층의 적어도 일부를 포함하고, 기둥 형상을 가질 수 있다.
일 예로, 상기 채널 영역 내의 상기 채널층과 전기적으로 연결되는 비트 라인을 더 포함하고, 상기 가이드 영역의 상기 채널층은 상기 비트 라인과 전기적으로 연결되지 않을 수 있다.
일 예로, 상기 분리 영역에 배치되며 상기 제1 방향에 수직하게 연장되는 소스 영역을 더 포함할 수 있다.
일 예로, 상기 게이트 적층물은, 상기 기판 상에 수직하게 이격되어 배치되는 게이트 전극들 및 상기 게이트 전극들과 교대로 적층되는 층간 절연층들을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 장치는, 기판 상에 제1 방향으로 서로 이격되어 배치되는 게이트 적층물들; 상기 게이트 적층물들을 관통하며, 각각의 상기 게이트 적층물 내에 배치되는 채널 영역들; 서로 이격된 상기 게이트 적층물들의 사이에 배치되는 소스 영역; 및 상기 게이트 적층물들의 적어도 일부를 관통하고, 상기 소스 영역을 향하여 구부러진 영역을 갖는 가이드 영역을 포함할 수 있다.
일 예로, 상기 가이드 영역은 상기 소스 영역에 인접하게 배치될 수 있다.
일 예로, 상기 가이드 영역은 상기 채널 영역들의 배치와 동일한 규칙으로 배치될 수 있다.
일 예로, 상기 채널 영역들 및 상기 가이드 영역은 채널층을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 장치는, 복수의 열을 이루어 배치되며, 채널층을 포함하는 채널 영역들; 및 복수의 열을 이루는 상기 채널 영역들의 외측에 배치되며, 상기 채널 영역들을 향하는 방향과 반대 방향으로 구부러진 영역을 가지는 가이드 영역을 포함할 수 있다.
채널 영역의 외측에 가이드 영역을 배치함으로써, 신뢰성이 향상된 반도체 장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 블록 다이어그램이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 어레이의 등가회로도이다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 스트링들의 구조를 나타내는 개략적인 사시도이다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 스트링들의 구조를 나타내는 개략적인 단면도이다.
도 6a 내지 도 6c는 예시적인 실시예들에 따른 게이트 유전층을 설명하기 위한 단면도들로서 도 4의 'A' 영역에 대응되는 영역이 도시된다.
도 7 내지 도 12는 예시적인 실시예들에 따른 반도체 장치를 개략적으로 도시한다.
도 13 내지 도 20은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 21은 예시적인 실시예들에 따른 반도체 장치의 개략적인 사시도이다.
도 22는 예시적인 실시예들에 따른 반도체 장치를 포함하는 저장 장치를 나타낸 블록도이다.
도 23은 예시적인 실시예들에 따른 반도체 장치를 포함하는 전자 기기를 나타낸 블록도이다.
도 24는 예시적인 실시예들에 따른 반도체 장치를 포함하는 시스템을 보여주는 개략도이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 어레이의 등가회로도이다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 스트링들의 구조를 나타내는 개략적인 사시도이다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 스트링들의 구조를 나타내는 개략적인 단면도이다.
도 6a 내지 도 6c는 예시적인 실시예들에 따른 게이트 유전층을 설명하기 위한 단면도들로서 도 4의 'A' 영역에 대응되는 영역이 도시된다.
도 7 내지 도 12는 예시적인 실시예들에 따른 반도체 장치를 개략적으로 도시한다.
도 13 내지 도 20은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 21은 예시적인 실시예들에 따른 반도체 장치의 개략적인 사시도이다.
도 22는 예시적인 실시예들에 따른 반도체 장치를 포함하는 저장 장치를 나타낸 블록도이다.
도 23은 예시적인 실시예들에 따른 반도체 장치를 포함하는 전자 기기를 나타낸 블록도이다.
도 24는 예시적인 실시예들에 따른 반도체 장치를 포함하는 시스템을 보여주는 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위해 사용된 것이며, 본 발명을 한정하기 위한 것이 아니다. 단수의 표현은 문맥상 명백하게 다르게 지적하는 것이 아니라면, 복수의 표현을 포함한다. 본 명세서에서 사용되는 경우 "포함하다", "구비하다", 또는 "가지다" 등과 같은 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합이 존재함을 특정하려는 것이며, 하나 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 해석되어야 한다. 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 블록 다이어그램이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(10)는 메모리 셀 어레이(20), 구동 회로(30), 읽기/쓰기(read/write) 회로(40) 및 제어 회로(50)를 포함할 수 있다.
메모리 셀 어레이(20)는 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 행들과 열들을 따라 배열될 수 있다. 메모리 셀 어레이(20)에 포함되는 복수의 메모리 셀들은, 워드 라인(Word Line, WL), 공통 소스 라인(Common Source Line, CSL), 스트링 선택 라인(String Select Line, SSL), 접지 선택 라인(Ground Select Line, GSL) 등을 통해 구동 회로(30)와 연결될 수 있으며, 비트 라인(Bit Line, BL)을 통해 읽기/쓰기 회로(40)와 연결될 수 있다. 예시적인 실시예들에서, 동일한 행을 따라 배열되는 복수의 메모리 셀들은 동일한 워드 라인(WL)에 연결되고, 동일한 열을 따라 배열되는 복수의 메모리 셀들은 동일한 비트 라인(BL)에 연결될 수 있다.
메모리 셀 어레이(20)에 포함되는 복수의 메모리 셀들은 복수의 메모리 블록들로 구분될 수 있다. 각 메모리 블록은 복수의 워드 라인들(WL), 복수의 스트링 선택 라인들(SSL), 복수의 접지 선택 라인들(GSL), 복수의 비트 라인들(BL)과 적어도 하나의 공통 소스 라인(CSL)을 포함할 수 있다.
구동 회로(30)와 읽기/쓰기 회로(40)는 제어 회로(50)에 의해 동작될 수 있다. 일 실시예로, 구동 회로(30)는 외부로부터 어드레스(address) 정보를 수신하고, 수신한 어드레스 정보를 디코딩하여 메모리 셀 어레이에 연결된 워드 라인(WL), 공통 소스 라인(CSL), 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 중 적어도 일부를 선택할 수 있다. 구동 회로(30)는 워드 라인(WL), 스트링 선택 라인(SSL), 공통 소스 라인(CSL) 각각에 대한 구동 회로를 포함할 수 있다.
읽기/쓰기 회로(40)는 제어 회로(50)로부터 수신하는 명령에 따라 메모리 셀 어레이(20)에 연결되는 비트 라인(BL) 중 적어도 일부를 선택할 수 있다. 읽기/쓰기 회로(40)는 선택한 적어도 일부의 비트 라인(BL)과 연결된 메모리 셀에 저장된 데이터를 읽어오거나, 선택한 적어도 일부의 비트 라인(BL)과 연결된 메모리 셀에 데이터를 기입할 수 있다. 읽기/쓰기 회로(40)는 상기와 같은 동작을 수행하기 위해, 페이지 버퍼, 입/출력 버퍼, 데이터 래치 등과 같은 회로를 포함할 수 있다.
제어 회로(50)는 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 구동 회로(30) 및 읽기/쓰기 회로(40)의 동작을 제어할 수 있다. 메모리 셀 어레이(20)에 저장된 데이터를 읽어오는 경우, 제어 회로(50)는 읽어오고자 하는 데이터가 저장된 워드 라인(WL)에 읽기 동작을 위한 전압을 공급하도록 구동 회로(30)의 동작을 제어할 수 있다. 읽기 동작을 위한 전압이 특정 워드 라인(WL)에 공급되면, 제어 회로(50)는 읽기/쓰기 회로(40)가 읽기 동작을 위한 전압이 공급된 워드 라인(WL)과 연결된 메모리 셀에 저장된 데이터를 읽어오도록 제어할 수 있다.
한편, 메모리 셀 어레이(20)에 데이터를 쓰는 경우, 제어 회로(50)는 데이터를 쓰고자 하는 워드 라인(WL)에 쓰기 동작을 위한 전압을 공급하도록 구동 회로(30)의 동작을 제어할 수 있다. 쓰기 동작을 위한 전압이 특정 워드 라인(WL)에 공급되면, 제어 회로(50)는 쓰기 동작을 위한 전압이 공급된 워드 라인(WL)에 연결된 메모리 셀에 데이터를 기록하도록 읽기/쓰기 회로(40)를 제어할 수 있다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 어레이의 등가회로도이다.
도 2는 수직 구조의 반도체 장치(100A)에 포함되는 메모리 셀 어레이의 3차원 구조를 나타낸 등가회로도이다. 도 2를 참조하면, 본 실시예에 따른 메모리 셀 어레이는, 서로 직렬로 연결되는 n 개의 메모리 셀 소자(MC1~MCn), 메모리 셀 소자(MC1~MCn)의 양단에 직렬로 연결되는 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)를 포함하는 복수의 메모리 셀 스트링들을 포함할 수 있다.
서로 직렬로 연결되는 n 개의 메모리 셀 소자(MC1~MCn)는 메모리 셀 소자(MC1~MCn) 중 적어도 일부를 선택하기 위한 워드 라인(WL1~WLn)에 각각 연결될 수 있다.
접지 선택 트랜지스터(GST)의 게이트 단자는 접지 선택 라인(GSL)과 연결되고, 소스 단자는 공통 소스 라인(CSL)에 연결될 수 있다. 한편, 스트링 선택 트랜지스터(SST)의 게이트 단자는 스트링 선택 라인(SSL)에 연결되고, 소스 단자는 메모리 셀 소자(MCn)의 드레인 단자에 연결될 수 있다. 도 2에서는 서로 직렬로 연결되는 n 개의 메모리 셀 소자(MC1~MCn)에 접지 선택 트랜지스터(GST)와 스트링 선택 트랜지스터(SST)가 하나씩 연결되는 구조를 도시하였으나, 이와 달리 복수의 접지 선택 트랜지스터들(GST) 또는 복수의 스트링 선택 트랜지스터들(SST)이 연결될 수도 있다.
스트링 선택 트랜지스터(SST)의 드레인 단자는 비트 라인(BL1~BLm)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)의 게이트 단자에 스트링 선택 라인(SSL)을 통해 신호가 인가되면, 비트 라인(BL1~BLm)을 통해 인가되는 신호가 서로 직렬로 연결된 n 개의 메모리 셀 소자(MC1~MCn)에 전달됨으로써 데이터 읽기 또는 쓰기 동작이 실행될 수 있다. 또한, 소스 단자가 공통 소스 라인(CSL)에 연결된 게이트 선택 트랜지스터(GST)의 게이트 단자에 게이트 선택 라인(GSL)을 통해 신호를 인가함으로써, n 개의 메모리 셀 소자(MC1~MCn)에 저장된 전하를 모두 제거하는 소거(erase) 동작이 실행될 수 있다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 3을 참조하면, 수직 구조의 반도체 장치(100)에 포함되는 메모리 셀 어레이 영역의 일부 구성 요소에 대한 개략적인 평면도가 도시된다. 반도체 장치(100)는, 게이트 적층물(GS), 게이트 적층물(GS)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GU), 인접하는 게이트 적층물들(GS)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)을 포함할 수 있다.
게이트 적층물(GS)은 도 2를 참조하여 상술한 메모리 셀 소자(MC1~MCn), 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)의 게이트 전극을 포함할 수 있으며, 채널 영역(CH)은 메모리 셀 소자(MC1~MCn), 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)의 채널(channel) 영역을 포함할 수 있다.
게이트 적층물(GS)은 도시되지 않은 방향으로 적층된 복수의 메모리 셀 어레이의 트랜지스터들의 게이트 전극들을 포함할 수 있다. 게이트 적층물(GS)은 x 방향에서 소정 단위로 이격되어 배치될 수 있다. 또한, 게이트 적층물(GS)은 y 방향을 따라 연장될 수 있으며, 도시되지 않은 영역에서 주변 회로 영역의 회로들과 연결될 수 있다.
채널 영역(CH)은 게이트 적층물(GS)을 관통하며, 하나의 게이트 적층물(GS) 내에서 x 방향으로 2개가 나란히 배치되고 y 방향을 따라 4열로 배치될 수 있다. 서로 인접한 열들의 채널 영역들(CH)은 서로 엇갈리도록 시프트되어 배치될 수 있다. 반도체 장치(100)에서, 각각의 채널 영역(CH)을 중심으로 하나의 메모리 셀 스트링이 구성될 수 있다. 본 실시예에서, 채널 영역들(CH)은 제1 및 제2 방향(OR1, OR2)을 따라 4개씩 나란히 배치될 수 있다. 다만, 채널 영역들(CH)의 배치는 실시예들에 따라 다양하게 변경될 수 있으며, 일 방향으로 배열된 채널 영역들(CH)의 개수는 도시된 것에 한정되지 않는다.
가이드 영역(GU)은 게이트 적층물(GS)의 적어도 일부를 관통하며, x 방향에서 게이트 적층물(GS)의 단부에 인접하게 배치될 수 있다. 가이드 영역(GU)은 게이트 적층물(GS)의 양 단에서, 분리 영역(SR)에 인접하여 y 방향을 따라 일 열로 배치될 수 있다. 예시적인 실시예들에서, 가이드 영역(GU)은 복수의 열로 배치될 수도 있다. 가이드 영역(GU)은 게이트 적층물(GS)의 일 단부로부터 소정거리(S1)만큼 내측으로 위치할 수 있다. 예시적인 실시예들에서, 가이드 영역(GU)은 게이트 적층물(GS)의 일 단부와 접할 수도 있다. 가이드 영역들(GU)이 채널 영역들(CH)이 밀집된 영역 외측에 배치됨으로써, 채널 영역(CH)의 형성 시 벤딩과 같은 불량을 방지할 수 있으며, 분리 영역(SR)의 형성 시 채널 영역(CH)과 분리 영역(SR)이 만나게 되어 발생되는 불량을 방지할 수 있다.
가이드 영역(GU)은 채널 영역들(CH)과 동일한 규칙으로 배치될 수 있다. 가이드 영역(GU)은 채널 영역들(CH)과 동일한 배열 방식으로 배열되며, 제1 및 제2 방향(OR1, OR2)을 따라, 채널 영역들(CH)과 일직선 상에 나란히 배치될 수 있다.
가이드 영역(GU)은 x-y 평면 상에서 채널 영역(CH)과 유사하거나 작은 크기를 가질 수 있다. 가이드 영역(GU)은 y 방향으로의 길이가 긴 직사각형 또는 타원형일 수 있으며, y 방향으로의 길이(D2)는 채널 영역(CH)의 길이(D1)와 동일하거나 작을 수 있다. x 방향으로의 길이(D3)는 채널 영역(CH)의 크기(D1)보다 작을 수 있다. 가이드 영역(GU)의 크기는 반도체 장치(100)의 집적도, 게이트 적층물(GS)의 높이, 채널 영역(CH)의 크기 등을 고려하여 결정될 수 있다.
분리 영역(SR)은 이격된 게이트 적층물들(GS)의 사이에 배치되며, y 방향으로 연장될 수 있다. 실시예에 따라, 분리 영역(SR)에는 공통 소스 라인(CSL)(도 2 참조) 또는 공통 소스 라인(CSL)과 연결되는 콘택 플러그가 배치될 수 있다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 스트링들의 구조를 나타내는 개략적인 사시도이다. 도 4는 도 3의 절단선 A-A'를 따라 절단된 면을 포함하여 일부 영역을 도시한다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 메모리 셀 스트링들의 구조를 나타내는 개략적인 단면도이다. 도 5는 도 4의 절단선 B-B'를 따라 절단된 면을 도시한다.
도 4 및 도 5에서는 상부의 배선 구조와 같은 일부 구성 요소들은 생략하고 도시한다.
도 4 및 도 5를 참조하면, 반도체 장치(100)는, 기판(101), 기판(101) 상면에 수직한 방향으로 배치된 복수의 채널층들(140) 및 채널층들(140)의 외측벽을 따라 적층된 복수의 층간 절연층(120) 및 복수의 게이트 전극(130)을 포함할 수 있다. 또한, 반도체 장치(100)는 채널층(140)과 게이트 전극(130)의 사이에 배치되는 게이트 유전층(150), 채널층(140) 상부의 채널 패드(160) 및 소스 영역(105)을 더 포함할 수 있다.
반도체 장치(100)에서, 각각의 채널층(140)을 중심으로 하나의 메모리 셀 스트링이 구성될 수 있으며, 복수의 메모리 셀 스트링이 x 방향과 y 방향으로 열과 행을 이루며 배열될 수 있다. 게이트 적층물(GS)은 게이트 전극들(130)을 포함할 수 있으며, 층간 절연층(120)을 더 포함할 수 있다. 채널 영역(CH)은 채널층들(140)을 포함할 수 있다. 분리 영역(SR)은 제2 절연층(184)을 포함할 수 있으며, 소스 영역(105)을 더 포함할 수 있다. 또한, 가이드 영역(GU)은 벤딩부(B)를 가질 수 있다.
기판(101)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 산화물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(101)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다.
복수의 게이트 전극(131-138: 130)이 채널층(140) 각각의 측면을 따라 기판(101)으로부터 z 방향으로 이격되어 배치될 수 있다. 도 2를 함께 참조하면, 게이트 전극들(130) 각각은 접지 선택 트랜지스터(GST), 복수의 메모리 셀(MC1~MCn) 및 스트링 선택 트랜지스터(SST)의 게이트를 이룰 수 있다. 게이트 전극(130)은 워드 라인들(WL1~ WLn)을 이루며 연장될 수 있고, x 방향 및 y 방향으로 배열된 소정 단위의 인접한 메모리 셀 스트링들에서 공통으로 연결될 수 있다. 예시적인 실시예들에서, 메모리 셀들(MC1~MCn)의 게이트 전극들(132-136)은 5개가 배열될 수 있으나, 이에 한정되지 않으며, 반도체 장치(100)의 용량에 따라서 메모리 셀들(MC1~MCn)을 이루는 게이트 전극들(130)의 개수가 결정될 수 있다. 예컨대, 메모리 셀들(MC1~MCn)을 이루는 게이트 전극들(130)의 개수는 2n개(n은 자연수)일 수 있다.
접지 선택 트랜지스터(GST)의 게이트 전극(131)은 y 방향으로 연장되어 접지 선택 라인(GSL)을 형성할 수 있다. 접지 선택 트랜지스터(GST)의 기능을 위하여, 게이트 전극(131) 하부의 기판(101) 내에도 소정의 불순물이 도핑될 수 있다.
스트링 선택 트랜지스터(SST)의 게이트 전극들(137, 138)은 y 방향으로 연장되어 스트링 선택 라인(SSL)을 형성할 수 있다. x 방향으로 일직선 상에 배치되는 스트링 선택 트랜지스터(SST)의 게이트 전극들(137, 138)은 상부에 도시되지 않은 배선 구조에 의해, 인접한 메모리 셀 스트링들이 서로 다른 비트 라인(BL1~BLm)(도 2 참조)에 각각 연결될 수 있다. 예시적인 실시예들에서, 스트링 선택 트랜지스터(SST)의 게이트 전극들(137, 138)은 x 방향으로 인접한 메모리 셀 스트링들 사이에서 서로 분리되어 서로 다른 스트링 선택 라인(SSL)을 이루도록 형성될 수도 있다. 실시예에 따라, 스트링 선택 트랜지스터(SST)의 게이트 전극들(137, 138) 및 접지 선택 트랜지스터(GST)의 게이트 전극(131)은 각각 1개 또는 2개 이상일 수 있으며, 메모리 셀들(MC1~MCn)의 게이트 전극들(132-136)과 상이한 구조를 가질 수도 있다.
또한, 일부 게이트 전극들(130), 예를 들어, 접지 선택 트랜지스터(GST)의 게이트 전극(131) 또는 스트링 선택 트랜지스터(SST)의 게이트 전극들(137, 138)에 인접한 게이트 전극들(130)은 더미 게이트 전극일 수 있다. 예를 들어, 접지 선택 트랜지스터(GST)의 게이트 전극(131)과 인접한 게이트 전극(132)은 더미 게이트 전극일 수 있다. 이하에서, '더미(dummy)'의 용어는, 다른 구성 요소와 동일하거나 유사한 구조 및 형상을 가지지만, 반도체 장치(100) 내에서 실질적인 기능을 하지 않고, 단지 패턴으로 존재하는 구성을 지칭하는 용도로 사용된다. 따라서, '더미' 구성 요소에는 전기적 신호가 인가되지 않거나, 인가되더라도 전기적으로 동일한 기능을 수행하지는 않는다.
게이트 전극들(130)은 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 상기 금속 실리사이드 물질은, 예컨대, Co, Ni, Hf, Pt, W 및 Ti 중에서 선택되는 금속의 실리사이드 물질 또는 이들의 조합일 수 있다. 실시예에 따라, 게이트 전극들(130)은 금속 물질, 예컨대 텅스텐(W)을 포함할 수도 있다. 또한, 별도로 도시되지는 않았지만, 게이트 전극들(130)은 확산 방지막(diffusion barrier)을 더 포함할 수 있으며, 예컨대, 상기 확산 방지막은 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조합을 포함할 수 있다.
복수의 층간 절연층들(121-129: 120)이 게이트 전극들(130)의 사이에 배열될 수 있다. 층간 절연층들(120)도 게이트 전극들(130)과 마찬가지로 z 방향으로 서로 이격되고 y 방향으로 연장되도록 배열될 수 있다. 층간 절연층들(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있다.
채널 영역(CH)과 가이드 영역(GU)은 구성하는 층들의 구성이 동일하거나 유사할 수 있다. 채널 영역(CH) 및 가이드 영역(GU)은 모두 채널층(140)을 포함할 수 있다. 또한, 채널 영역(CH) 및 가이드 영역(GU)은 게이트 유전층(150), 제1 절연층(182) 및 채널 패드(160)를 더 포함할 수 있다. 다만, 가이드 영역(GU)은 채널 영역(CH)과 달리 분리 영역(SR)을 향하는 방향으로 구부러진 벤딩부(B)를 가질 수 있다. 벤딩부(B)는 기판(101)의 상면에 수직한 방향, z 방향에서 벗어난 영역을 지칭할 수 있으며, 기판(101)에 가까운 가이드 영역(GU)의 하부에 위치할 수 있다. 벤딩부(B)의 구부러진 정도, 시작점의 위치 및 하면의 형상 등은 도시된 것에 한정되지 않으며, 실시예들에 따라 다양하게 변경될 수 있다. 벤딩부(B)로 인해 가이드 영역(GU) 내의 채널층(140), 게이트 유전층(150) 및 제1 절연층(182)도 일 영역에서 구부러진 형태로 배치될 수 있다.
기둥 형상의 채널층(140)이 기판(101)의 상면에 수직한 방향(z 방향)으로 연장되도록 배치될 수 있다. 채널층(140)은 내부의 제1 절연층(182)을 둘러싸는 환형(annular)으로 형성될 수 있으나, 실시예에 따라 제1 절연층(182)이 없는 원기둥 또는 각기둥과 같은 기둥 형상을 가질 수도 있다. 또한, 채널층(140)은 종횡비에 따라 기판(101)에 가까울수록 좁아지는 경사진 측면을 가질 수 있다. 채널층(140)은 x 방향과 y 방향으로 서로 이격되고, y 방향을 열을 이루도록 배치될 수 있다. 다만, 채널층(140)의 배치는 실시예에 따라 다양할 수 있으며, 도시된 형태에 한정되지 않는다.
채널층(140)은 하면에서 기판(101)과 연결될 수 있다. 채널층(140)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있으며, 상기 반도체 물질은 도핑되지 않은 물질이거나, p-형 또는 n-형 불순물을 포함하는 물질일 수 있다.
게이트 유전층(150)이 게이트 전극들(130)과 채널층(140)의 사이에 배치될 수 있다. 도 4의 확대도 내에 도시된 것과 같이, 게이트 유전층(150)은 채널층(140)로부터 순차적으로 적층된 터널링층(152), 전하 저장층(154), 및 블록킹층(156)을 포함할 수 있다. 본 실시예에서, 게이트 유전층(150)은 채널층(140)을 따라 기판(101) 상으로 수직하게 연장될 수 있다.
터널링층(152)은 F-N 터널링 방식으로 전하를 전하 저장층(154)으로 터널링시킬 수 있다. 터널링층(152)은 예를 들어, 실리콘 산화물을 포함할 수 있다. 전하 저장층(154)은 전하 트랩층 또는 플로팅 게이트 도전층일 수 있다. 예컨대, 전하 저장층(154)은 유전 물질, 양자 도트(quantum dots) 또는 나노 크리스탈(nanocrystals)을 포함할 수 있다. 여기서, 상기 양자 도트 또는 나노 크리스탈은 도전체, 예를 들면 금속 또는 반도체의 미세 입자들로 구성될 수 있다. 예시적인 실시예들에서, 전하 저장층(154)이 전하 트랩층인 경우, 전하 저장층(154)은 실리콘 질화물로 이루어질 수 있다. 블록킹층(156)은 고유전율(high-k) 유전물을 포함할 수 있다. 여기서, 고유전율 유전물이란 실리콘 산화막보다 높은 유전 상수(dielectric constant)를 가지는 유전 물질을 의미한다.
메모리 셀 스트링의 상단에서, 채널 패드(160)가 제1 절연층(182)의 상면을 덮고 채널층(140)과 전기적으로 연결되도록 배치될 수 있다. 채널 패드(160)는 예컨대, 도핑된 다결정 실리콘을 포함할 수 있다. 채널 패드(160)는 스트링 선택 트랜지스터(SST)(도 2 참조)의 드레인 영역으로 작용할 수 있다. 채널 패드(160)는 비트 라인(BL1~BLm)(도 2 참조)과 전기적으로 연결될 수 있으며, 채널 패드(160)와 비트 라인(BL1~BLm)의 사이에는 도전성의 콘택 플러그가 더 배치될 수도 있다.
상기 메모리 셀 스트링의 하단에서, x 방향으로 배열된 접지 선택 트랜지스터들(GST)(도 2 참조)의 소스 영역(105)이 배치될 수 있다. 소스 영역(105)은 기판(101)의 상면에 인접하여 y 방향으로 연장되면서 x 방향으로 소정 단위로 이격되어 배열될 수 있다. 예를 들어, 소스 영역(105)은 x 방향으로 채널 영역(CH) 2개마다 하나씩 배열될 수 있으나, 이에 한정되지 않는다. 소스 영역(105) 상에는 제2 절연층(184)이 배치될 수 있다. 예시적인 실시예들에서, 소스 영역(105) 상에는 공통 소스 라인(CSL)(도 2 참조) 또는 공통 소스 라인(CSL)과 연결되는 콘택 플러그를 이루는 도전층이 더 배치될 수 있다. 상기 도전층은 텅스텐(W), 알루미늄(Al) 또는 구리(Cu)를 포함할 수 있다.
소스 영역(105)이 기판(101)과 반대의 도전형을 갖는 경우, 소스 영역(105)은 인접한 접지 선택 트랜지스터들(GST)의 소스로 작용할 수 있다. 소스 영역(105)이 기판(101)과 동일한 도전형을 갖는 경우, 소스 영역(105)은 메모리 셀 스트링들의 블록 단위의 소거 동작을 위한 포켓 P 웰(pocket P well) 콘택으로 작용할 수도 있다. 이 경우, 상기 포켓 P 웰 콘택을 통해 고전압이 기판(101)에 인가됨으로써, 기판(101)의 해당 메모리 셀 블록 내의 모든 메모리 셀에 저장된 데이터가 소거될 수 있다.
도 6a 내지 도 6c는 예시적인 실시예들에 따른 게이트 유전층을 설명하기 위한 단면도들로서 도 4의 'A' 영역에 대응되는 영역이 도시된다.
도 6a를 참조하면, 메모리 셀 스트링들의 게이트 전극(132), 게이트 유전층(150a) 및 채널층(140)이 도시된다. 게이트 유전층(150a)은 채널층(140)로부터 순차적으로 터널링층(152), 전하 저장층(154) 및 블록킹층(156a)이 적층된 구조를 가질 수 있다. 게이트 유전층(150a)을 이루는 상기 층들의 상대적인 두께는 도면에 도시된 것에 한정되지 않으며 다양하게 변화될 수 있다.
특히, 본 실시예의 게이트 유전층(150a)은 도 4의 실시예에서와 달리, 터널링층(152) 및 전하 저장층(154)은 채널층(140)을 따라 수직하게 연장되도록 배치되지만, 블록킹층(156a)은 게이트 전극층(132)을 둘러싸도록 배치될 수 있다.
터널링층(152)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합을 포함할 수 있다.
전하 저장층(154)은 전하 트랩층 또는 플로팅 게이트 도전막일 수 있다. 전하 저장층(154)이 플로팅 게이트 도전막인 경우에는, 예를 들어 LPCVD(Low Pressure Chemical Vapor Deposition)에 의하여 다결정 실리콘을 증착하여 형성할 수 있다. 전하 저장층(154)이 전하 트랩층인 경우에는, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 하프늄 알루미늄 산화물(HfAlxOy), 하프늄 탄탈륨 산화물(HfTaxOy), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 질화물(AlxNy), 알루미늄 갈륨 질화물(AlGaxNy) 또는 이들의 조합을 포함할 수 있다.
블록킹층(156a)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 고유전율 유전 물질 또는 이들의 조합을 포함할 수 있다. 상기 고유전율 유전 물질은, 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나일 수 있다.
도 6b를 참조하면, 메모리 셀 스트링들의 게이트 전극(132), 게이트 유전층(150b) 및 채널층(140)이 도시된다. 게이트 유전층(150b)은 채널층(140)로부터 순차적으로 터널링층(152), 전하 저장층(154) 및 블록킹층(156b)이 적층된 구조를 가질 수 있다.
특히, 본 실시예의 게이트 유전층(150b)은 도 4 및 도 5a의 실시예에서와 달리, 블록킹층(156b)이 두 개의 층(156b1, 156b2)을 포함하며, 제1 블록킹층(156b1)은 채널층(140)과 같이 수직으로 연장되고, 제2 블록킹층(156b2)은 게이트 전극층(132)을 둘러싸도록 배치될 수 있다. 예를 들어, 제1 블록킹층(156b1)은 상대적으로 저유전율층이고, 제2 블록킹층(156b2)은 고유전율층일 수 있다. 이 경우, 제1 블록킹층(156b1)이 제2 블록킹층(156b2)의 측면에 배치됨으로써, 베리어(barrier) 높이와 같은 에너지 밴드를 조절하여 반도체 장치의 특성, 예컨대 소거(erase) 특성을 향상시킬 수 있다.
도 6c를 참조하면, 메모리 셀 스트링들의 게이트 전극(132), 게이트 유전층(150c) 및 채널층(140)이 도시된다. 게이트 유전층(150c)은 채널층(140)로부터 순차적으로 터널링층(152c), 전하 저장층(154c) 및 블록킹층(156c)이 적층된 구조를 가질 수 있다.
특히, 본 실시예의 게이트 유전층(150c)은 도 3, 도 5a 및 도 5b의 실시예에서와 달리, 터널링층(152c), 전하 저장층(154c) 및 블록킹층(156c)이 모두 게이트 전극층(132)을 둘러싸도록 배치될 수 있다.
도 7 내지 도 12는 예시적인 실시예들에 따른 반도체 장치를 개략적으로 도시한다. 도 7, 도 8 및 도 9a는 개략적인 평면도이고, 도 9b, 도 10 내지 도 12는 개략적인 단면도이다.
도 7을 참조하면, 반도체 장치(100a)는, 게이트 적층물(GS), 게이트 적층물(GS)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GUa), 인접하는 게이트 적층물들(GS)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)을 포함할 수 있다.
본 실시예의 가이드 영역(GUa)은 도 3의 실시예에서와 달리, 원형의 단면을 가질 수 있다. 가이드 영역(GUa)은 x-y 평면 상에서 채널 영역(CH)과 유사하거나 작은 크기를 가질 수 있다. 가이드 영역(GUa)의 크기(D4)는 채널 영역(CH)의 크기(D1)와 동일하거나 작을 수 있다.
가이드 영역(GUa)은 채널 영역들(CH)과 동일한 규칙으로 배치될 수 있다. 가이드 영역(GUa)은 채널 영역들(CH)과 동일한 배열 방식으로 배열되며, 제1 및 제2 방향(OR1, OR2)을 따라, 채널 영역들(CH)과 일직선 상에 나란히 배치될 수 있다.
도 8을 참조하면, 반도체 장치(100b)는, 게이트 적층물(GS), 게이트 적층물(GS)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GUb), 인접하는 게이트 적층물들(GS)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)을 포함할 수 있다.
본 실시예의 게이트 적층물(GSb)은 도 3 및 도 7의 실시예에서보다 적은 개수가 배열될 수 있다. 따라서, 가이드 영역(GUb)은 채널 영역들(CH)과 정확히 동일한 규칙으로 배치되지 않을 수 있다. 이 경우에도, 가이드 영역들(GUb)은 y 방향을 따라 일정한 간격으로 배열될 수 있다.
가이드 영역(GUb)은 y 방향으로의 길이가 긴 직사각형 또는 타원형일 수 있으며, y 방향으로의 길이(D5)는 채널 영역(CH)의 길이(D1)보다 클 수 있다. x 방향으로의 길이(D6)는 채널 영역(CH)의 크기(D1)보다 작을 수 있다.
도 9a 및 도 9b를 참조하면, 반도체 장치(100c)는, 게이트 적층물(GSa), 게이트 적층물(GSa)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GUc), 인접하는 게이트 적층물들(GSa)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)을 포함할 수 있다.
본 실시예의 가이드 영역(GUc)은 도 3의 실시예에서와 달리, 게이트 적층물(GSa)의 단부 상에 배치될 수 있다. 가이드 영역(GUc)은 게이트 적층물(GSa)에 의해 완전히 둘러싸이지 않고 일부만 둘러싸여 다른 일부가 분리 영역(SR)으로 노출될 수 있다. 가이드 영역(GUc)은 게이트 적층물(GS)의 일 단부로부터 소정거리(S2)만큼 분리 영역(SR)으로 돌출되어 위치할 수 있다. 가이드 영역(GUc)이 돌출된 거리(S2)는 실시예들에서 다양하게 변경될 수 있다.
도 9b에 도시된 것과 같이, 분리 영역(SR)을 통해 가이드 영역(GUc)의 일부가 노출될 수 있으며, 노출된 영역은 제1 절연층(182)으로 덮일 수 있다.
도 10을 참조하면, 반도체 장치(100d)는, 게이트 적층물(GSb), 게이트 적층물(GSb)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GUd), 인접하는 게이트 적층물들(GSb)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)(도 9a 참조)을 포함할 수 있다.
본 실시예에서는, 가이드 영역(GUd)의 일부만이 분리 영역(SR)을 통해 노출될 수 있다. 노출되는 영역은 벤딩부(B)가 형성된 가이드 영역(GUd)의 하부의 일부일 수 있다.
도 11을 참조하면, 반도체 장치(100e)는, 게이트 적층물(GS), 게이트 적층물(GS)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GUe), 인접하는 게이트 적층물들(GS)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)(도 9a 참조)을 포함할 수 있다.
본 실시예의 가이드 영역(GUe)은 도 3의 실시예에서와 달리, 게이트 적층물(GS)의 일부만을 관통하여, 기판(101)과 연결되지 않을 수 있다. 게이트 적층물(GS)의 상부면 또는 분리 영역(SR)을 이루는 제2 절연층(184)의 상면으로부터의 가이드 영역(GUe)의 깊이(D7)는 게이트 적층물(GS)의 높이보다 작을 수 있으며, 실시예들에서 다양하게 변화될 수 있다.
가이드 영역(GUe)의 하부에서, 가이드 영역(GUe)에 의해 관통되지 않은 층간 절연층(120) 및 게이트 전극이(130)이 x 방향으로 연장될 수 있다.
도 12를 참조하면, 반도체 장치(100f)는, 게이트 적층물(GS), 게이트 적층물(GS)을 관통하여 배치되는 복수의 채널 영역들(CH) 및 가이드 영역들(GUf), 인접하는 게이트 적층물들(GS)의 사이에서 일 방향, 예를 들어 y 방향으로 연장되는 분리 영역(SR)(도 9a 참조)을 포함할 수 있다.
본 실시예의 가이드 영역(GUf)은 도 3의 실시예에서와 달리, 채널 영역(CH)과 그 구조가 상이할 수 있다. 가이드 영역(GUf)은 채널층(140)을 포함하지 않고, 매립층(185)을 포함할 수 있다. 매립층(185)은 절연성 물질로 이루어질 수 있으나, 이에 한정되지는 않는다. 예시적인 실시예들에서, 매립층(185)은 게이트 유전층(150)의 적어도 일부로 이루어질 수도 있다.
도 13 내지 도 20은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 도 13 내지 도 20에서는, 도 4의 사시도에서 x-z 단면에 대응되는 영역이 도시될 수 있다.
도 13을 참조하면, 기판(101) 상에 희생층들(111-118: 110) 및 층간 절연층들(120)을 교대로 적층할 수 있다.
층간 절연층들(120)과 희생층들(110)은 도시된 것과 같이 제1 층간 절연층(121)을 시작으로 기판(101) 상에 서로 교대로 적층될 수 있다. 희생층들(110)은 층간 절연층들(120)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 즉, 희생층들(110)은, 희생층들(110)을 식각하는 공정 중에 층간 절연층들(120)의 식각을 최소화하면서 식각될 수 있는 물질로 형성될 수 있다. 이러한 식각 선택성(etch selectivity) 또는 식각 선택비는 층간 절연층(120)의 식각 속도에 대한 희생층(110)의 식각 속도의 비율을 통해 정량적으로 표현될 수 있다. 예를 들면, 층간 절연층(120)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생층(110)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택되는 층간 절연층(120)과 다른 물질로 이루어질 수 있다.
도시된 바와 같이, 예시적인 실시예들에서 층간 절연층들(120)의 두께는 모두 동일하지 않을 수 있다. 층간 절연층들(120) 중 최하부의 층간 절연층(121)은 상대적으로 얇게 형성되고, 최상부의 층간 절연층(129)은 상대적으로 두껍게 형성될 수 있다. 예시적인 실시예들에서, 도 2의 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn)의 사이에 배치되는 층간 절연층들(122, 127)은 메모리 셀들(MC1~MCn) 사이에 배치되는 층간 절연층들(123-126)보다 상대적으로 두껍게 형성될 수 있다. 층간 절연층들(120) 및 희생층들(110)의 두께는 도시된 것으로부터 다양하게 변형될 수 있으며, 층간 절연층들(120) 및 희생층들(110)을 구성하는 막들의 개수 역시 다양하게 변경될 수 있다.
예시적인 실시예들에서, 게이트 전극(131)(도 4 참조)이 배치될 영역의 하부에 대응되는 기판(101) 내에는, 소스 영역(105)과 접지 선택 트랜지스터(GST) 사이의 전기적인 작용을 위하여 소정 양의 불순물이 도핑될 수 있다.
도 14를 참조하면, 희생층들(110) 및 층간 절연층들(120)을 관통하는 홀(hole) 형태의 제1 개구부들(OP1, OP')을 형성할 수 있다. 제1 개구부들(OP1, OP')은 도 3 및 도 4를 참조하여 상술한 채널 영역(CH) 및 가이드 영역(GU)에 대응되는 배치를 갖도록 형성될 수 있다.
제1 개구부들(OP1, OP')은 도시하지 않은 마스크층을 이용하여 희생층들(110) 및 층간 절연층들(120)을 이방성 식각하여 형성할 수 있다. 두 종류의 서로 다른 막들을 포함한 적층 구조물을 식각하기 때문에, 제1 개구부들(OP1, OP')의 측벽은 기판(101)의 상부면에 수직하지 않을 수 있다. 예를 들어, 제1 개구부들(OP1, OP')의 폭은 기판(101)의 상부면에 가까울수록 감소될 수 있다. 제1 개구부들(OP1, OP')에 의해 기판(101)의 일부가 리세스될 수 있다.
제1 개구부들(OP1, OP')은 채널 영역(CH)이 형성될 제1 개구부들(OP1) 및 가이드 영역(GU)이 형성될 제1 개구부들(OP1')을 포함할 수 있다. 채널 영역(CH)의 제1 개구부(OP1)와 가이드 영역(GU)의 제1 개구부들(OP1')는 서로 다른 크기를 가질 수 있다. 예를 들어, 채널 영역(CH)의 제1 개구부(OP1)의 크기(S3)는 가이드 영역(GU)의 제1 개구부들(OP1')의 크기(S4)보다 크거나 이와 동일할 수 있다. 가이드 영역(GU)의 제1 개구부들(OP1')은 기판(101)에 가까운 영역에서 인접하는 제1 개구부(OP1')를 향하여 벤딩될 수 있다. 이러한 벤딩은, 제1 개구부들(OP1, OP')이 형성되는 영역과 형성되지 않는 영역에서의 패턴 밀도의 차이에 의하여, 상기 마스크층의 잔여 높이가 달라짐에 따라 식각 과정에서 전하 축적이 발생하고 이에 따라 이온 플럭스(ion flux)가 발생하여 형성될 수 있다.
예시적인 실시예들에서, 기판(101)의 리세스된 영역 상에 에피택시얼층을 더 형성할 수 있다. 상기 에피택시얼층은 상부면이 접지 선택 트랜지스터(GST)(도 2 참조)의 게이트 전극(131)으로 대체되는 희생층(111)의 상부면보다 높게 형성될 수 있다.
도 15를 참조하면, 제1 개구부들(OP1, OP') 내에 게이트 유전층(150), 채널층(140) 및 채널 패드(160)를 형성할 수 있다. 이에 의해 각각 제1 개구부들(OP1, OP') 내에 채널 영역(CH) 및 가이드 영역(GU)이 형성될 수 있다. 채널 영역(CH) 및 가이드 영역(GU)을 구성하는 채널층(140) 및 게이트 유전층(150)의 두께는 동일하거나 다를 수 있으며, 도시된 것에 한정되지 않는다.
게이트 유전층(150)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 사용하여 균일한 두께를 가지도록 형성될 수 있다. 본 단계에서 게이트 유전층(150)은 전부 또는 일부만 형성될 수 있으며, 도 6a 내지 도 6c를 참조하여 상술한 실시예들과 같이, 채널층(140)을 따라 기판(101)에 수직하게 연장되는 부분이 본 단계에서 형성될 수 있다.
채널층(140)은 기판(101)과 직접 접촉되도록 형성하기 위하여, 제1 개구부들(OP1) 내에서 기판(101)의 상부면에 형성된 게이트 유전층(150)을 일부 제거할 수 있다.
제1 절연층(182)은 제1 개구부들(OP1, OP')을 매립하도록 형성되며, 절연 물질일 수 있다. 다만, 일부 실시예들에서는, 제1 절연층(182)이 아닌 도전성 물질로 채널층(140) 사이를 매립할 수도 있다.
채널 패드(160)는 도전성 물질로 이루어질 수 있다. 채널 패드(160)는 채널층(140)과 전기적으로 연결될 수 있으며, 채널층(140)을 후속에서 형성되는 비트 라인(BL1~BLm)(도 2 참조)과 전기적으로 연결할 수 있다.
도 16을 참조하면, 희생층들(110) 및 층간 절연층들(120)의 적층물을 소정 간격으로 분리하는 제2 개구부(OP2)를 형성할 수 있다.
제2 개구부(OP2)의 형성 전에, 최상부의 층간 절연층(129) 및 채널 패드(160) 상에 추가로 제3 절연층(186)을 형성하여, 채널 패드(160) 및 그 하부의 채널층(140) 등의 손상을 방지할 수 있다.
제2 개구부(OP2)는 포토 리소그래피 공정을 이용하여 마스크층을 형성하고, 희생층들(110) 및 층간 절연층들(120)의 적층물을 이방성 식각함으로써 형성될 수 있다. 제2 개구부(OP2)는 y 방향(도 4 참조)으로 연장되는 트랜치로 형성될 수 있다. 제2 개구부(OP2)는 채널층들(140)의 사이에서 기판(101)을 노출시킬 수 있다. 제2 개구부(OP2)를 형성함으로써, 게이트 적층물(GS)(도 3 및 도 4 참조)이 서로 분리될 수 있다.
본 단계에서, 제2 개구부(OP2)은, 도 3을 참조하여 상술한 분리 영역(SR)과 같이, 가이드 영역들(GU)의 사이에 형성될 수 있다. 따라서, 제2 개구부(OP2)는 가이드 영역들(GU)에 의해 자기-정렬(self-align)될 수 있다. 즉, 가이드 영역들(GU)이 미리 형성되어 있기 때문에, 제2 개구부(OP2) 자체에 벤딩이 발생하는 것을 방지할 수 있다.
도 17을 참조하면, 희생층들(110)을 식각 공정에 의해 제거할 수 있다.
제2 개구부(OP2)를 통해 유입된 식각제에 의해, 희생층들(110)이 선택적으로 제거될 수 있다. 희생층들(110)을 제거함에 층간 절연층들(120) 사이에 복수의 측면 개구부들이 형성될 수 있다. 상기 측면 개구부들을 통해 게이트 유전층(150)의 일부 측벽들이 노출될 수 있다.
예시적인 실시예들에서, 도 13을 참조하여 상술한 공정에서, 희생층들(110) 대신 게이트 전극으로 사용하는 도전층들을 층간 절연층들(120)과 교대로 적층하는 경우, 본 단계의 희생층들(110)의 제거 공정 및 도 18을 참조하여 설명하는 게이트 전극(130)의 형성 공정은 생략될 수 있다.
도 18을 참조하면, 게이트 전극(130)을 희생층(110)이 제거된 상기 측면 개구부들 내에 형성하고, 제3 개구부(OP3)를 형성할 수 있다.
게이트 전극(130)은 금속, 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 상기 금속 실리사이드 물질은, 예컨대, Co, Ni, Hf, Pt, W 및 Ti 중에서 선택되는 금속의 실리사이드 물질 또는 이들의 조합일 수 있다. 게이트 전극(130)이 금속 실리사이드 물질로 이루어지는 경우, 실리콘(Si)을 상기 측면 개구부들 내에 매립한 후, 별도의 금속층을 형성하여 실리사이드화 공정을 수행함으로써 게이트 전극(130)을 형성할 수 있다.
도 6a 내지 도 6c를 참조하여 상술한 실시예들과 같이, 게이트 유전층(150)의 일부를 포함하는 층들이 게이트 전극(130)을 둘러싸도록 배치되는 실시예들의 경우, 본 단계에서 게이트 전극(130)의 형성 전에 게이트 유전층(150) 등을 먼저 형성함으로써 이를 제조할 수 있다.
게이트 전극(130)을 형성한 후, 상기 측면 개구부들 내에만 게이트 전극(130)이 배치되도록, 제2 개구부(OP2) 내에 형성된 게이트 전극(130)을 이루는 물질을 추가적인 공정을 통하여 제거하여 제3 개구부(OP3)를 형성할 수 있다. 다만, 이러한 공정은 이후의 공정 단계에서 수행될 수도 있다.
도 19를 참조하면, 제3 개구부(OP3) 내의 기판(101)에 소스 영역(105)을 형성하고, 소스 영역(105) 상에 제2 절연층(184)을 형성할 수 있다.
먼저, 제3 개구부(OP3)에 의해 노출된 기판(101) 내에 불순물을 주입함으로써 소스 영역(105)이 형성될 수 있다. 다음으로, 제3 개구부(OP3)의 측벽에 제2 절연층(184)을 형성할 수 있다. 예시적인 실시예들에서, 소스 영역(105)은 제2 절연층(184)을 형성한 후 형성될 수도 있다. 예시적인 실시예들에서, 소스 영역(105) 상에 공통 소스 라인(CSL)(도 2 참조) 또는 공통 소스 라인(CSL)과 연결되는 콘택 플러그가 더 배치될 수 있다.
도 20을 참조하면, 콘택 플러그(165) 및 배선라인(170)을 형성할 수 있다.
먼저, 제4 절연층(187)을 형성하고, 제3 및 제4 절연층(186, 187)을 관통하여 채널 패드(160)와 연결되는 콘택 플러그(165)를 형성할 수 있다. 제3 및 제4 절연층(186, 187)을 관통하는 콘택홀을 형성한 후, 상기 콘택홀 내에 도전성 물질을 형성하여 제1 콘택 플러그(165)를 형성할 수 있다. 콘택 플러그(165)는 가이드 영역(GU)의 채널 패드(160) 상에는 형성되지 않을 수 있다. 예시적인 실시예에서, 가이드 영역(GU)의 채널 패드(160) 상에 콘택 플러그(165)는 형성되고, 콘택 플러그(165)와 연결되는 배선라인(170)은 형성되지 않을 수도 있다.
다음으로, 제5 절연층(188)을 형성하고, 콘택 플러그(165)와 연결되도록 배선라인(170)을 형성할 수 있다. 배선라인(170)은 비트 라인(BL1~BLm)(도 2 참조)이거나, 비트 라인(BL1~BLm)과 연결되는 배선일 수 있다.
콘택 플러그(165) 및 배선라인(170)은 도전성 물질을 포함할 수 있으며, 예를 들어, 텅스텐(W), 알루미늄(Al) 또는 구리(Cu)를 포함할 수 있다.
도 21은 예시적인 실시예들에 따른 반도체 장치의 개략적인 사시도이다.
도 21을 참조하면, 반도체 장치(200)는 셀 영역(CELL) 및 주변 회로(peripheral circuit) 영역(PERI)을 포함할 수 있다.
셀 영역(CELL)은 도 1의 메모리 셀 어레이(20)가 배치되는 영역에 해당할 수 있으며, 주변 회로 영역(PERI)은 도 1의 메모리 셀 어레이(20)의 구동 회로(30)가 배치되는 영역에 해당할 수 있다. 셀 영역(CELL)은 주변 회로 영역(PERI)의 상단에 배치될 수 있다. 예시적인 실시예들에서, 셀 영역(CELL)은 주변 회로 영역(PERI)의 하단에 배치될 수도 있다.
셀 영역(CELL)은, 기판(101), 기판(101) 상면에 수직한 방향으로 배치된 복수의 채널층들(140) 및 채널층들(140)의 외측벽을 따라 적층된 복수의 층간 절연층(120) 및 복수의 게이트 전극(130)을 포함할 수 있다. 또한, 셀 영역(CELL)은 채널층(140)과 게이트 전극(130)의 사이에 배치되는 게이트 유전층(150), 소스 영역(105) 상에 배치되는 공통 소스 라인(107) 및 채널층(140) 상부의 채널 패드(160)를 더 포함할 수 있다. 공통 소스 라인(107)은 텅스텐(W), 알루미늄(Al) 또는 구리(Cu)를 포함할 수 있다.
본 실시예에서, 셀 영역(CELL)은 공통 소스 라인(107)을 제외하고 도 4의 실시예와 동일한 구조를 갖는 것으로 도시되었으나, 이에 한정되지 않는다. 셀 영역(CELL)은 예를 들어, 도 7 내지 도 12를 참조하여 상술한 것과 같은 본 발명의 다양한 실시예에 따른 반도체 장치를 포함할 수 있다.
주변 회로 영역(PERI)은, 기저 기판(201), 기저 기판(201) 상에 배치된 회로 소자들(230), 콘택 플러그들(250) 및 배선 라인들(260)을 포함할 수 있다.
기저 기판(201)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 기저 기판(201)은 소자분리층(210)이 형성되어 활성 영역이 정의될 수 있다. 상기 활성 영역의 일부에는 불순물을 포함하는 도핑 영역(205)이 배치될 수 있다. 기저 기판(201)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 산화물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기저 기판(201)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다.
회로 소자(230)는 수평 트랜지스터를 포함할 수 있다. 각각의 회로 소자(230)는 회로 게이트 절연층(232), 스페이서층(234) 및 회로 게이트 전극(235)을 포함할 수 있다. 회로 게이트 전극(235)의 양 측에서 기저 기판(201) 내에는 도핑 영역(205)이 배치되어, 회로 소자(230)의 소스 영역 또는 드레인 영역으로 작용할 수 있다.
복수의 주변 영역 절연층들(244, 246, 248)이 기저 기판(201) 상에서 회로 소자(230) 상에 배치될 수 있다. 주변 영역 절연층(244)은 복수의 회로 소자(230) 사이의 공간을 효율적으로 채우기 위해 HDP(High Density Plasma) 산화막을 포함할 수 있다.
콘택 플러그들(250)은 주변 영역 절연층(244)을 관통하여 도핑 영역(205)에 연결될 수 있다. 콘택 플러그들(250)에 의해 회로 소자(230)에 전기적 신호가 인가될 수 있다. 도시되지 않은 영역에서, 회로 게이트 전극(235)에도 콘택 플러그들(250)가 연결될 수 있다. 배선 라인들(260)은 콘택 플러그들(250)과 연결될 수 있으며, 예시적인 실시예들에서, 복수의 층으로 배치될 수 있다.
주변 회로 영역(PERI)이 먼저 제조된 후에, 셀 영역(CELL)의 기판(101)이 그 상부에 형성되어 셀 영역(CELL)이 제조될 수 있다. 기판(101)은 기저 기판(201)과 동일한 크기를 갖거나, 기저 기판(201)보다 작게 형성될 수 있다. 기판(101)은 다결정 실리콘으로 형성되거나, 비정질 실리콘으로 형성된 후 단결정화될 수도 있다.
셀 영역(CELL) 및 주변 회로 영역(PERI)은 도시되지 않은 영역에서 서로 연결될 수 있다. 예를 들어, 게이트 전극(130)의 y 방향에서의 일단은 회로 소자(230)와 전기적으로 연결될 수 있다.
본 실시예의 반도체 장치(200)는, 셀 영역(CELL) 및 주변 회로 영역(PERI)이 상하로 배치되어 소형화된 장치의 구현이 가능하다.
도 22는 예시적인 실시예들에 따른 반도체 장치를 포함하는 저장 장치를 나타낸 블록도이다.
도 22를 참조하면, 본 실시예에 따른 저장 장치(1000)는 호스트(HOST)와 통신하는 컨트롤러(1010) 및 데이터를 저장하는 메모리(1020-1, 1020-2, 1020-3)를 포함할 수 있다. 각 메모리(1020-1, 1020-2, 1020-3)는, 도 1 내지 도 21을 참조하여 상술한 것과 같은 본 발명의 다양한 실시예에 따른 반도체 장치를 포함할 수 있다.
컨트롤러(1010)와 통신하는 호스트(HOST)는 저장 장치(1000)가 장착되는 다양한 전자 기기일 수 있으며, 예를 들어 스마트폰, 디지털 카메라, 데스크 톱, 랩톱, 미디어 플레이어 등일 수 있다. 컨트롤러(1010)는 호스트(HOST)에서 전달되는 데이터 쓰기 또는 읽기 요청을 수신하여 메모리(1020-1, 1020-2, 1020-3)에 데이터를 저장하거나, 메모리(1020-1, 1020-2, 1020-3)로부터 데이터를 인출하기 위한 명령(CMD)을 생성할 수 있다.
도 19에 도시한 바와 같이, 저장 장치(1000) 내에 하나 이상의 메모리(1020-1, 1020-2, 1020-3)가 컨트롤러(1010)에 병렬로 연결될 수 있다. 복수의 메모리(1020-1, 1020-2, 1020-3)를 컨트롤러(1010)에 병렬로 연결함으로써, SSD(Solid State Drive)와 같이 큰 용량을 갖는 저장 장치(1000)를 구현할 수 있다.
도 23은 예시적인 실시예들에 따른 반도체 장치를 포함하는 전자 기기를 나타낸 블록도이다.
도 23을 참조하면, 본 실시예에 따른 전자 기기(2000)는 통신부(2010), 입력부(2020), 출력부(2030), 메모리(2040) 및 프로세서(2050)를 포함할 수 있다.
통신부(2010)는 유/무선 통신 모듈을 포함할 수 있으며, 무선 인터넷 모듈, 근거리 통신 모듈, GPS 모듈, 이동통신 모듈 등을 포함할 수 있다. 통신부(2010)에 포함되는 유/무선 통신 모듈은 다양한 통신 표준 규격에 의해 외부 통신망과 연결되어 데이터를 송수신할 수 있다.
입력부(2020)는 사용자가 전자 기기(2000)의 동작을 제어하기 위해 제공되는 모듈로서, 기계식 스위치, 터치스크린, 음성 인식 모듈 등을 포함할 수 있다. 또한, 입력부(2020)는 트랙 볼 또는 레이저 포인터 방식 등으로 동작하는 마우스, 또는 핑거 마우스 장치를 포함할 수도 있으며, 그 외에 사용자가 데이터를 입력할 수 있는 다양한 센서 모듈을 더 포함할 수도 있다.
출력부(2030)는 전자 기기(2000)에서 처리되는 정보를 음성 또는 영상의 형태로 출력하며, 메모리(2040)는 프로세서(2050)의 처리 및 제어를 위한 프로그램이나, 또는 데이터 등을 저장할 수 있다. 메모리(2040)는 도 1 내지 도 21을 참조하여 상술한 것과 같은 본 발명의 다양한 실시예에 따른 반도체 장치를 하나 이상 포함할 수 있으며, 프로세서(2050)는 필요한 동작에 따라 메모리(2040)에 명령어를 전달하여 데이터를 저장 또는 인출할 수 있다.
메모리(2040)는 전자 기기(2000)에 내장되거나 또는 별도의 인터페이스를 통해 프로세서(2050)와 통신할 수 있다. 별도의 인터페이스를 통해 프로세서(2050)와 통신하는 경우, 프로세서(2050)는 SD, SDHC, SDXC, MICRO SD, USB 등과 같은 다양한 인터페이스 규격을 통해 메모리(2040)에 데이터를 저장하거나 또는 인출할 수 있다.
프로세서(2050)는 전자 기기(2000)에 포함되는 각부의 동작을 제어한다. 프로세서(2050)는 음성 통화, 화상 통화, 데이터 통신 등과 관련된 제어 및 처리를 수행하거나, 멀티미디어 재생 및 관리를 위한 제어 및 처리를 수행할 수도 있다. 또한, 프로세서(2050)는 입력부(2020)를 통해 사용자로부터 전달되는 입력을 처리하고 그 결과를 출력부(2030)를 통해 출력할 수 있다. 또한, 프로세서(2050)는 앞서 설명한 바와 같이 전자 기기(2000)의 동작을 제어하는데 있어서 필요한 데이터를 메모리(2040)에 저장하거나 메모리(2040)로부터 인출할 수 있다.
도 24는 예시적인 실시예들에 따른 반도체 장치를 포함하는 시스템을 보여주는 개략도이다.
도 24를 참조하면, 시스템(3000)은 제어기(3100), 입/출력 장치(3200), 메모리(3300) 및 인터페이스(3400)를 포함할 수 있다. 시스템(3000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.
제어기(3100)는 프로그램을 실행하고, 시스템(3000)을 제어하는 역할을 할 수 있다. 제어기(3100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다.
입/출력 장치(3200)는 시스템(3000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(3000)은 입/출력 장치(3200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(3200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다.
메모리(3300)는 제어기(3100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(3100)에서 처리된 데이터를 저장할 수 있다. 메모리(3300)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 장치를 포함할 수 있다.
인터페이스(3400)는 시스템(3000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(3100), 입/출력 장치(3200), 메모리(3300) 및 인터페이스(3400)는 버스(3500)를 통하여 서로 통신할 수 있다.
제어기(3100) 또는 메모리(3300) 중 적어도 하나는 도 1 내지 도 21을 참조하여 상술한 것과 같은 반도체 장치를 하나 이상 포함할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판
105: 소스 영역
107: 공통 소스 라인 110: 희생층
120: 층간 절연층 130: 게이트 전극
140: 채널 영역 150: 게이트 유전층
152: 터널링층 154: 전하 저장층
156: 블록킹층 160: 채널 패드
165: 콘택 플러그 170: 배선라인
182: 제1 절연층 184: 제2 절연층
185: 매립층
107: 공통 소스 라인 110: 희생층
120: 층간 절연층 130: 게이트 전극
140: 채널 영역 150: 게이트 유전층
152: 터널링층 154: 전하 저장층
156: 블록킹층 160: 채널 패드
165: 콘택 플러그 170: 배선라인
182: 제1 절연층 184: 제2 절연층
185: 매립층
Claims (10)
- 기판 상에 제1 방향으로 서로 이격되어 분리 영역을 사이에 두고 배치되는 게이트 적층물들;
상기 게이트 적층물들을 관통하며, 각각의 상기 게이트 적층물 내에 배치되는 채널 영역들; 및
상기 분리 영역에 인접하게 배치되며 상기 게이트 적층물들의 적어도 일부를 관통하고, 상기 분리 영역을 향하여 구부러진 벤딩부를 갖는 가이드 영역을 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 가이드 영역은 상기 게이트 적층물의 상부로부터 상기 기판을 향하여 연장되고, 상기 벤딩부는 상기 기판에 가까운 상기 가이드 영역의 하부에 위치하는 반도체 장치.
- 제1 항에 있어서,
상기 가이드 영역은 상기 채널 영역들의 배치와 동일한 규칙으로 배치되는 반도체 장치.
- 제1 항에 있어서,
상기 채널 영역들은 각각의 상기 게이트 적층물 내에 복수의 열로 배치되고, 상기 가이드 영역은 복수의 열을 이루는 상기 채널 영역들의 외측에 배치되는 반도체 장치.
- 제1 항에 있어서,
상기 가이드 영역은, 상기 제1 방향에 수직한 제2 방향을 따라 적어도 일 열로 배치되는 반도체 장치.
- 제1 항에 있어서,
상기 가이드 영역은, 적어도 일부가 상기 분리 영역을 통해 노출되는 반도체 장치.
- 제6 항에 있어서,
상기 벤딩부가 상기 분리 영역을 통해 노출되는 반도체 장치.
- 제1 항에 있어서,
상기 가이드 영역은, 상기 분리 영역의 상면으로부터의 깊이가 상기 채널 영역의 깊이보다 작은 반도체 장치.
- 제8 항에 있어서,
상기 가이드 영역은, 상기 기판과 연결되지 않는 반도체 장치.
- 복수의 열을 이루어 배치되며, 채널층을 포함하는 채널 영역들; 및
복수의 열을 이루는 상기 채널 영역들의 외측에 배치되며, 상기 채널 영역들을 향하는 방향과 반대 방향으로 구부러진 영역을 갖는 가이드 영역을 포함하는 반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140119294A KR102150251B1 (ko) | 2014-09-05 | 2014-09-05 | 반도체 장치 |
| US14/841,328 US10192881B2 (en) | 2014-09-05 | 2015-08-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140119294A KR102150251B1 (ko) | 2014-09-05 | 2014-09-05 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160029981A true KR20160029981A (ko) | 2016-03-16 |
| KR102150251B1 KR102150251B1 (ko) | 2020-09-02 |
Family
ID=55438230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140119294A KR102150251B1 (ko) | 2014-09-05 | 2014-09-05 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10192881B2 (ko) |
| KR (1) | KR102150251B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9786673B1 (en) | 2016-08-22 | 2017-10-10 | SK Hynix Inc. | Semiconductor memory device including pillars |
| US11145594B2 (en) | 2019-07-23 | 2021-10-12 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10056400B2 (en) * | 2015-09-08 | 2018-08-21 | Toshiba Memory Corporation | Stacked semiconductor device |
| KR102609516B1 (ko) * | 2016-05-04 | 2023-12-05 | 삼성전자주식회사 | 반도체 장치 |
| KR102608180B1 (ko) * | 2016-06-01 | 2023-12-01 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
| US9953839B2 (en) | 2016-08-18 | 2018-04-24 | International Business Machines Corporation | Gate-stack structure with a diffusion barrier material |
| US10483277B2 (en) * | 2016-09-13 | 2019-11-19 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
| JP2018152496A (ja) * | 2017-03-14 | 2018-09-27 | 東芝メモリ株式会社 | 半導体記憶装置 |
| KR102411067B1 (ko) | 2017-05-10 | 2022-06-21 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| KR102342853B1 (ko) * | 2017-07-21 | 2021-12-23 | 삼성전자주식회사 | 수직형 메모리 소자를 구비한 집적회로 소자 |
| KR20210031022A (ko) * | 2019-09-10 | 2021-03-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| US11563027B2 (en) * | 2020-09-09 | 2023-01-24 | Micron Technology, Inc. | Microelectronic devices with tiered decks of differing pillar density and related methods and systems |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110233648A1 (en) * | 2010-03-26 | 2011-09-29 | Samsung Electronics Co., Ltd. | Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same |
| KR20120060480A (ko) * | 2010-12-02 | 2012-06-12 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101226685B1 (ko) | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
| KR100985882B1 (ko) | 2008-05-28 | 2010-10-08 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 제조 방법 |
| US8541831B2 (en) | 2008-12-03 | 2013-09-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
| JP5383241B2 (ja) | 2009-02-16 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| KR20110015337A (ko) | 2009-08-07 | 2011-02-15 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 제조 방법 |
| JP4922370B2 (ja) | 2009-09-07 | 2012-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
| KR101691092B1 (ko) | 2010-08-26 | 2016-12-30 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| US8553466B2 (en) | 2010-03-04 | 2013-10-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device, erasing method thereof, and memory system including the same |
| JP2011187794A (ja) | 2010-03-10 | 2011-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US20110297912A1 (en) | 2010-06-08 | 2011-12-08 | George Samachisa | Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof |
| KR101682666B1 (ko) | 2010-08-11 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템 |
| KR101855324B1 (ko) | 2011-05-04 | 2018-05-09 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
| KR20130080983A (ko) | 2012-01-06 | 2013-07-16 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102002802B1 (ko) | 2012-09-05 | 2019-07-23 | 삼성전자주식회사 | 반도체 장치 |
-
2014
- 2014-09-05 KR KR1020140119294A patent/KR102150251B1/ko active IP Right Grant
-
2015
- 2015-08-31 US US14/841,328 patent/US10192881B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110233648A1 (en) * | 2010-03-26 | 2011-09-29 | Samsung Electronics Co., Ltd. | Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same |
| KR20120060480A (ko) * | 2010-12-02 | 2012-06-12 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9786673B1 (en) | 2016-08-22 | 2017-10-10 | SK Hynix Inc. | Semiconductor memory device including pillars |
| US11145594B2 (en) | 2019-07-23 | 2021-10-12 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| US11823999B2 (en) | 2019-07-23 | 2023-11-21 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102150251B1 (ko) | 2020-09-02 |
| US10192881B2 (en) | 2019-01-29 |
| US20160071855A1 (en) | 2016-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10854623B2 (en) | Memory device | |
| KR102188501B1 (ko) | 반도체 장치 | |
| KR102307059B1 (ko) | 반도체 장치 | |
| KR102150251B1 (ko) | 반도체 장치 | |
| KR102150253B1 (ko) | 반도체 장치 | |
| KR102421728B1 (ko) | 메모리 장치 및 그 제조 방법 | |
| KR102282139B1 (ko) | 반도체 장치 | |
| CN106601746B (zh) | 半导体器件及其制造方法 | |
| US10211220B2 (en) | Semiconductor device | |
| KR102039708B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR102565716B1 (ko) | 메모리 장치 | |
| KR20170070355A (ko) | 수직형 메모리 장치 | |
| KR20170014036A (ko) | 반도체 장치 | |
| KR20160000512A (ko) | 메모리 장치 | |
| KR20160038145A (ko) | 메모리 장치 및 그 제조 방법 | |
| KR102378821B1 (ko) | 반도체 장치 | |
| KR20170055077A (ko) | 메모리 장치 및 그 제조 방법 | |
| KR102427646B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102427647B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |