KR20160024896A - 실리콘-함유 박막의 제조 방법 - Google Patents

실리콘-함유 박막의 제조 방법 Download PDF

Info

Publication number
KR20160024896A
KR20160024896A KR1020160018501A KR20160018501A KR20160024896A KR 20160024896 A KR20160024896 A KR 20160024896A KR 1020160018501 A KR1020160018501 A KR 1020160018501A KR 20160018501 A KR20160018501 A KR 20160018501A KR 20160024896 A KR20160024896 A KR 20160024896A
Authority
KR
South Korea
Prior art keywords
thin film
gas
silicon
substrate
less
Prior art date
Application number
KR1020160018501A
Other languages
English (en)
Other versions
KR101699775B1 (ko
Inventor
한원석
고원용
Original Assignee
주식회사 유피케미칼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유피케미칼 filed Critical 주식회사 유피케미칼
Publication of KR20160024896A publication Critical patent/KR20160024896A/ko
Application granted granted Critical
Publication of KR101699775B1 publication Critical patent/KR101699775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium

Abstract

본원은 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)로서 표시되는 클로로실란 화합물을 사용하여 실리콘-함유 박막을 제조하는 방법에 관한 것으로서, 특히 약 560℃ 이하의 낮은 온도에서 암모니아 기체를 사용한 원자층 증착법에 의하여 종횡비가 큰 요철이 있는 표면에 균일한 두께로 품질이 우수한 실리콘 질화물 박막을 형성할 수 있다.

Description

실리콘-함유 박막의 제조 방법 {FORMING METHOD OF SILICON-CONTAINING THIN FILM}
본원은 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)로서 표시되는 클로로실란 화합물을 사용하여 실리콘-함유 박막을 제조하는 방법에 관한 것이다.
실리콘 질화물 박막은 반도체 소자를 제조할 때 여러 목적으로 사용되어 왔다. 반도체 소자의 미세화가 계속되면서 최근 30 nm 이하, 심지어 10 nm 이하의 실리콘 질화물 박막이 필요하게 되었다. 예를 들어, 한국공개특허 제10-2011-0102686호 (국제공개특허 제2010/025024호)에서 격리 트렌치의 라이너 물질로 실리콘 질화물 같은 유전 물질이 바람직하고, 두께는 20 Å 내지 100 Å, 즉 2 nm 내지 10 nm의 두께로 형성한다고 개시하였다. 또한, 미국공개특허 제2012/0085733호에서 리소그라피 공정 후에 패턴 밀도를 높이기 위해 요철이 있는 표면을 일정한 두께 스페이서 층으로 덮을 때, 스페이서 층의 물질로 실리콘 질화물을 사용할 수 있다고 개시하였다. 반-피치 (half-pitch)가 15 nm인 반도체 소자 제조용 패턴을 형성하려면 요철이 있는 표면에 질화물 스페이서를 약 15 nm 두께로 형성할 필요가 있다 [Chen Y, Xu P, Miao L, et al.; "Self-aligned triple patterning for continuous is scaling to half-pitch 15 nm" SPIE Advanced Lithography. 0001; 79731P-8. doi: 10.1117/12.881645].
미국특허 제8,143,131호에서, 트랜지스터의 게이트 적층 구조 (gate stack) 위에 실리콘 산화물 스페이서 (spacer)를 형성한 다음 그 실리콘 산화물 스페이서 위에 실리콘 질화물 스페이서를 20 Å 내지 200 Å, 즉 2 nm 내지 20 nm 두께로 형성하는 방법을 개시하였다. 막을 형성하는 기체 원료들을 기질 표면에 교대로 접촉시키는 원자층 증착 방법은 폭이 좁고 종횡비가 큰 홈이 있는 표면에 일정한 두께의 막을 형성하는 데에 특별한 장점이 있다. 게이트 적층 구조 위에 형성되는 스페이서는 두께를 정밀하게 제어할 필요가 있다. 기존의 저압 화학 증착법 대신 낮은 온도에서 실리콘 질화물 박막을 형성하는 원자층 증착법이 활발히 연구되고 있다 [Raaijmakers I; "Current and Future Applications of ALD in Micro-electronics" ECS Transactions, Volume 41, Issue 2, pp 3-17 (2011). doi: 10.1149/1.3633649].
그러나 이러한 필요에도 불구하고 560℃ 이하, 520℃ 이하, 500℃ 이하, 또는 450℃ 이하의 온도에서 물성이 우수한 실리콘 질화물 박막을 원자층 증착법 (ALD)에 의하여 폭이 좁고 종횡비가 큰 홈이 있는 표면에 일정한 두께로서 형성하는 방법은 알려져 있지 않다.
본원은 미세한 홈 등 요철을 가지는 기재의 표면에 균일한 두께의 실리콘-함유 박막을 형성하는 방법을 제공하고자 한다.
또한, 본원은 요철이 있는 기재의 표면에 약 100 nm 이하의 균일한 두께의 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 형성하는 방법을 제공하고자 한다.
또한, 본원은 요철이 있는 기재의 표면에 일정한 두께의 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 약 800℃ 이하의 온도에서 형성하는 방법을 제공하고자 한다.
또한, 본원은 요철이 있는 기재의 표면에 일정한 두께의 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 약 560℃ 이하, 약 520℃ 이하, 약 500℃ 이하, 또는 약 450℃ 이하의 낮은 온도에서 형성하는 방법을 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 일 측면은, 종횡비가 약 1 이상이고 폭이 약 1 ㎛ 이하인 홈을 하나 이상 포함하는 기재에 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체; 및, 질소 원소, 산소 원소, 탄소 원소 및 이들의 조합들로 이루어진 군에서 선택되는 원소를 함유하는 반응 기체를 접촉시키는 것을 포함하는, 실리콘-함유 박막의 제조 방법을 제공한다.
본원에 의하여 미세한 홈 등 요철을 가지는 기재의 표면에 균일한 두께의 다양한 실리콘-함유 박막을 형성할 수 있다.
본원의 일 구현예에 의하여 요철이 있는 기재의 표면에 약 100 nm 이하의 균일한 두께의 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 형성할 수 있다.
본원의 일 구현예에 의하여 요철이 있는 기재의 표면에 일정한 두께의 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막 등 다양한 실리콘-함유 박막을 약 800℃ 이하의 온도에서 형성할 수 있다.
본원의 일 구현예에 의하여 요철이 있는 기재의 표면에 일정한 두께의 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막 등 다양한 실리콘-함유 박막을 약 560℃ 이하, 약 520℃ 이하, 약 500℃ 이하, 또는 약 450℃ 이하의 낮은 온도에서 형성하는 방법을 제공할 수 있다.
본원의 일 구현예에 의하여, 화학 기상 증착법 (chemical vapor deposition; CVD) 또는 원자층 증착법 (atomic layer deposition; ALD)에 의하여 약 100 nm 이하 두께의 실리콘 산화물 박막, 실리콘 질화물 박막 또는 실리콘 탄질화물 박막 등 다양한 실리콘-함유 박막을 균일한 두께로 제조할 수 있다.
본원의 일 구현예에 의하여, 원자층 증착법에 의하여 약 100 nm 이하 두께의 실리콘 산화물 박막, 실리콘 질화물 박막 또는 실리콘 탄질화물 박막 등 다양한 실리콘-함유 박막을 균일한 두께로 제조할 수 있다.
이렇게 형성된 본원에 따른 상기 다양한 실리콘-함유 박막은 게이트 스페이서, 격리 트렌치의 라이너, 리소그라피 공정 후에 패턴 밀도를 증가시키는 스페이서 등으로서 사용될 수 있다.
도 1a 및 도 1b는, 실리콘 기재를 520℃로 유지하고 하나의 원자층 증착 주기 안에서 옥타클로로트리실란(octachlorotrisilane, OCT) 기체 노출량과 암모니아 기체 노출량을 각각 변화시키는 것에 따른 원자층 증착법의 막 성장을 나타낸 그래프이다.
도 2는, 본원의 실시예 1, 실시예 2 및 비교예 1에 따라 다양한 클로로실란 기체를 사용하여 상이한 기재 온도에서 형성된 실리콘 질화물 박막의 막 성장을 나타낸 그래프이다.
도 3a 및 도 3b는, 본원의 실시예 1에서 상이한 기재 온도에서 형성된 실리콘 질화물 막의 두께 및 굴절률을 막 형성 직후, 1 일 후, 3 일 후, 및 6 일 후에 각각 측정하여 나타낸 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합(들)"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B"의 기재는, "A 또는 B, 또는 A 및 B"를 의미한다.
본원 명세서 전체에서 용어 "실리콘-함유 박막"은 실리콘 원소와 함께 산소, 질소 및 탄소로 이루어진 군에서 선택되는 하나 이상의 원소를 함유하여 형성된 박막을 나타내며, 상기 실리콘 외에 필요에 따라 반도체 분야에서 통상 사용되는 실리콘과 다른 금속 원소의 복합 박막을 형성하는 추가 금속 원소를 함유할 수 있다. 예를 들어, 상기 실리콘-함유 박막은 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원 명세서 전체에서 용어 "반응 기체", "추가 반응 기체" 또는 "제 2 반응 기체"는 클로로실란 화합물-함유 반응 기체 외에 사용되는 반응 기체를 의미하며, 예를 들어, 질소 원소, 산소 원소, 탄소 원소 및 이들의 조합들로 이루어진 군에서 선택되는 원소를 포함하는 기체일 수 있으나, 이에 제한되지 않을 수 있다.
이하, 본원의 실리콘-함유 박막을 형성하는 방법에 대하여 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.
본원의 제 1 측면은, 종횡비가 약 1 이상이고 폭이 약 1 ㎛ 이하인 홈을 하나 이상 포함하는 기재에 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체; 및, 질소 원소, 산소 원소, 탄소 원소 및 이들의 조합들로 이루어진 군에서 선택되는 원소를 포함하는 반응 기체를 접촉시키는 것을 포함하는, 실리콘-함유 박막의 제조 방법을 제공한다.
상기 종횡비는, 예를 들어, 약 1 이상, 약 5 이상, 약 10 이상, 약 15 이상, 또는 약 20 이상일 수 있으며, 상기 폭은, 예를 들어, 약 1 ㎛ 이하, 약 0.5 ㎛ 이하, 또는 약 0.1 ㎛ 이하일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 박막은 화학 기상 증착법 (chemical vapor deposition; CVD) 또는 원자층 증착법 (atomic layer deposition; ALD)에 의하여 형성될 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 실리콘-함유 박막의 두께가 약 100 nm 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 실리콘-함유 박막의 두께가 약 30 nm 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 상온 내지 약 800℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 상온 내지 약 560℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 상온 내지 약 520℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 약 190℃ 이상 내지 약 560℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 약 280℃ 이상 내지 약 520℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 약 300℃ 이상 내지 약 450℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 질소 원소, 산소 원소, 탄소 원소 및 이들의 조합들로 이루어진 군에서 선택되는 원소를 포함하는 반응 기체는 상기 클로로실란 화합물과 반응할 수 있는 것이면 특별히 제한되지 않는다. 예를 들어, 상기 질소 원소를 함유한 반응 기체는 암모니아 (NH3)-함유 기체, 또는 알킬아민-함유 기체를 포함하는 것일 수 있으나, 이에 제한되지 않는다. 상기 알킬아민-함유 기체에 있어서, 상기 알킬 아민은 탄소수 약 1 내지 약 10의 알킬기를 포함하는 아민, 탄소수 약 1 내지 약 8의 알킬기를 포함하는 아민, 탄소수 약 1 내지 약 6의 알킬기를 포함하는 아민, 또는 탄소수 약 1 내지 약 4의 알킬기를 포함할 수 있으며, 상기 알킬기는 선형 또는 분지형일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 알킬 아민은 메틸아민, 에틸아민, 이소프로필아민, t-부틸아민 및 이들의 이성질체들로 이루어진 군에서 선택되는 기체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
예를 들어, 상기 산소 원소를 함유한 반응 기체는, 산소 (O2)-함유 기체, 오존 (O3)-함유 기체, 수증기 (H2O)-함유 기체 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
예를 들어, 상기 탄소 원소를 함유한 반응 기체는, 알킬아민-함유 기체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 알킬아민-함유 기체에 있어서, 상기 알킬 아민은 탄소수 약 1 내지 약 10의 알킬기를 포함하는 아민, 탄소수 약 1 내지 약 8의 알킬기를 포함하는 아민, 탄소수 약 1 내지 약 6의 알킬기를 포함하는 아민, 또는 탄소수 약 1 내지 약 4의 알킬기를 포함할 수 있으며, 상기 알킬기는 선형 또는 분지형일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 알킬 아민은 메틸아민, 에틸아민, 이소프로필아민, t-부틸아민 및 이들의 이성질체들로 이루어진 군에서 선택되는 기체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 실리콘-함유 박막의 제조 방법은, 상기 클로로실란 화합물을 함유한 기체; 및, 질소 원소, 산소 원소, 탄소 원소 및 이들의 조합들로 이루어진 군에서 선택되는 원소를 포함하는 반응 기체를 교대로 기재에 접촉시키는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 클로로실란 화합물이 Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 실리콘-함유 박막은 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 반응 기체가 암모니아를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 암모니아를 함유하는 기체가 반응기체로서 사용되는 경우, 실리콘 질화물 박막이 형성될 수 있다. 상기 알킬아민을 함유하는 기체가 반응기체로서 사용되는 경우, 실리콘 탄질화물 박막이 형성될 수 있다.
본원의 일 구현예에 따르면, 상기 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물은 그의 선형 또는 분지형 이성질체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 상기 클로로실란 화합물을 전구체로서 이용하여 CVD 또는 ALD 방법에 의하여 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막 등 다양한 실리콘-함유 박막을 균일한 두께로 형성할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 실리콘-함유 박막의 두께가 약 100 nm 이하, 약 80 nm 이하, 약 50 nm 이하, 약 30 nm 이하, 약 10 nm 이하, 약 5 nm 이하, 또는 약 1 nm 이하일 수 있으나, 이에 제한되지 않을 수 있다. 본원의 일 구현예에 있어서, 실리콘 질화물 박막의 경우 두께가 약 100 nm 이하, 약 80 nm 이하, 약 50 nm 이하, 약 30 nm 이하, 약 10 nm 이하, 약 5 nm 이하, 또는 약 1 nm 이하일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체 및 암모니아를 함유한 기체를 기재와 접촉시키는 것을 포함하는, 실리콘 질화물 박막 형성 방법을 제공한다. 상기 클로로실란 화합물을 함유한 기체 및 상기 암모니아를 함유한 기체를 동시에 기재에 접촉시키는 화학 기상 증착법 또는, 상기 클로로실란 화합물을 함유한 기체 및 상기 암모니아를 함유한 기체를 교대로 기재에 접촉시키는 원자층 증착법을 이용하여 상기 실리콘 질화물 박막을 형성할 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 클로로실란 화합물은 Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체 및 산소를 함유한 기체를 기재와 접촉시키는 것을 포함하는, 실리콘 산화물 박막 형성 방법을 제공한다. 상기 클로로실란 화합물을 함유한 기체 및 상기 산소를 함유한 기체를 동시에 기재에 접촉시키는 화학 기상 증착법 또는, 상기 클로로실란 화합물을 함유한 기체 및 상기 반응 교대로 기재에 접촉시키는 원자층 증착법을 이용하여 상기 실리콘 산화물 박막을 형성할 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 클로로실란 화합물은 Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체를 기재와 상기 질소 원소 및 상기 탄소 원소를 함유한 기체와 접촉시키는 것을 포함하는, 실리콘 탄질화물 박막 형성 방법을 제공한다. 상기 질소 원소 및 상기 탄소 원소를 함유한 기체로는 상기 알킬아민을 함유하는 기체를 사용할 수 있다. 상기 실리콘 탄질화물 박막은 화학 기상 증착법 또는 원자층 증착법을 이용하여 수행될 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 클로로실란 화합물은 Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
요철이 있는, 특히 폭이 좁고 종횡비가 큰 홈이 있는 기재 표면에 균일한 두께의 막을 형성할 필요가 있는 경우 원자층 증착법이 더 바람직하다. 원자층 증착법을 사용하는 경우, 각 원료 기체를 순차적으로 공급하는 통상의 시분할 원자층 증착 장치를 사용할 수 있다. 또한, 상기 클로로실란 화합물 함유 기체가 채워진 제 1 공간과 추가 반응 기체가 채워진 제 2 공간을 기재가 순차적으로 들어갔다가 나오는 것을 반복하는 공간 분할 원자층 증착 장치를 사용할 수도 있다.
반도체 소자 제조에 있어서, 예를 들어, 실리콘 질화물 박막 형성 시 상기 추가 반응 기체로서 질소 소스인 암모니아 (NH3)를 함유한 기체를 주로 사용할 수 있다. 질소 기체 (N2)는 반응성이 너무 낮아서 사용할 수 없고, 히드라진 (N2H4)은 폭발 위험성이 있기 때문에 반도체 공정에서 사용하기에 부적합하다. 암모니아 기체는 고온에서는 반응성이 높지만, 약 550℃ 이하의 온도에서는 반응성이 낮아지기 때문에, 암모니아 기체를 질소 소스로서 이용하여 약 550℃ 이하의 온도에서 물성이 우수한 실리콘 질화물 박막을 형성하는 것은 어렵다. 암모니아 기체보다 반응성이 더 큰 히드라진 등과 같은 질소 소스를 폭발 위험성 등의 이유 때문에 반도체 제조에 사용할 수 없다면, 암모니아를 사용하고도 물성이 우수한 실리콘 질화물 박막을 형성할 수 있는 새로운 방법이 필요하다. 약 550℃ 이하의 낮은 온도에서 암모니아의 반응성이 낮다면, 이 온도에서 반응성이 더 큰 실리콘 원료를 사용하여 물성이 우수한 실리콘 질화물 박막을 형성할 수 있다.
상기 SinCl2n +2 (이때, n은 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물이 열분해 하면 반응성이 큰 SiCl2, SiCl 기체가 형성될 수 있다. Si3Cl8 기체를 원료로서 사용함으로써 SiCl4 기체를 사용한 경우보다 훨씬 낮은 온도에서 SiC를 형성할 수 있는 가능성이 이론적으로 제시된바 있다 [V. G. Sevast'yanov, Yu. S. Ezhov, R. G. Pavelko, and N. T. Kuznetsov, "Perchlorosilanes and Perchlorocarbosilanes as Precursors for SiC Synthesis", Inorganic Materials, 2007, Vol. 43, No. 4, pp. 369-372]. 상기 논문에서는 계산화학적 방법으로 SiCl4 기체가 열분해 하지 않는 낮은 온도에서 Si3Cl8 기체가 열분해 하여 SiCl2 및 SiCl3 기체가 형성될 것을 예측하고 이 때문에 낮은 온도에서도 SiC를 형성할 가능성을 제시한바 있다. 실리콘 원자는 4 개의 결합을 이룰 때 가장 안정하므로 SiCl4보다는 SiCl3가, SiCl3보다는 SiCl2가, SiCl2보다는 SiCl이, SiCl보다는 Si가 더 반응성이 크다. 고온에서 기재의 표면이나, 기체 상태에서 Si-Si 결합이 끊어지는 것을 예상하면 SinCl2n +2로서 표시되는 클로로실란 화합물에서 n이 약 3 이상, 약 4 이상, 또는 약 5 이상일 때, 반응성이 큰 SiCl2, SiCl, Si가 형성될 것을 하기 스킴 (scheme)과 같이 예상할 수 있다:
[ 스킴 ]
Cl3Si-SiCl3 → 2SiCl3;
Cl3Si-SiCl2-SiCl3 → 2SiCl3 + SiCl2;
Cl3Si-SiCl2-SiCl2-SiCl3 → 2SiCl3 + 2SiCl2;
Cl3Si-SiCl(SiCl3)-SiCl3 → 3SiCl3 + SiCl;
Cl3Si-SiCl2-SiCl2-SiCl2-SiCl3 → 2SiCl3 + 3SiCl2;
Cl3Si-SiCl(SiCl3)-SiCl2-SiCl3 → 3SiCl3 + SiCl2 + SiCl;
Cl3Si-Si(SiCl3)2-SiCl3 → 4SiCl3 + Si.
본원의 일 구현예에 따르면, 상기 기재의 온도가 상온 내지 약 800℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 SinCl2n +2 (이때, n은 약 3, 또는 약 3 이상 내지 약 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체를 사용하는 경우 상기 기재의 온도는 특별히 제한되지 않을 수 있다.
본원에 따르면 상기 n이 약 3 또는 약 3 이상 내지 약 10 이하인 SinCl2n +2의 화학식으로서 표시되는 클로로실란 화합물을 사용하여 약 560℃ 이하, 약 520℃ 이하, 약 450℃ 이하 또는 약 450℃ 미만의 온도와 같은 낮은 온도에서 양질의 실리콘-함유 박막을 형성할 수 있다.
본원의 일 구현예에 따르면, 상기 기재의 온도가 상온 내지 약 560℃ 이하, 또는 상온 내지 약 520℃ 이하, 또는 약 190℃ 이상 내지 약 560℃ 이하, 또는 약 280℃ 이상 내지 약 520℃ 이하, 또는 약 300℃ 이상 내지 약 450℃ 이하로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재의 온도가 상온 내지 약 560℃ 이하, 또는 상온 내지 약 520℃ 이하, 또는 약 190℃ 이상 내지 약 560℃ 이하, 또는 약 450℃ 이하 또는 미만, 또는 약 300℃ 이상 내지 약 450℃ 이하 또는 미만, 예를 들어, 약 150℃ 내지 약 520℃, 약 280℃ 내지 약 520℃, 약 300℃ 내지 약 520℃, 약 320℃ 내지 약 520℃, 약 350℃ 내지 약 520℃, 약 370℃ 내지 약 520℃, 약 400℃ 내지 약 520℃, 약 420℃ 내지 약 520℃, 약 150℃ 내지 약 450℃, 약 170℃ 내지 약 450℃, 약 200℃ 내지 약 450℃, 약 220℃ 내지 약 450℃, 약 250℃ 내지 약 450℃, 약 270℃ 내지 약 450℃, 약 300℃ 내지 약 450℃, 약 320℃ 내지 약 450℃, 약 350℃ 내지 약 450℃, 약 370℃ 내지 약 450℃, 약 400℃ 내지 약 450℃, 약 150℃ 내지 약 440℃, 약 170℃ 내지 약 440℃, 약 200℃ 내지 약 440℃, 약 220℃ 내지 약 440℃, 약 250℃ 내지 약 440℃, 약 270℃ 내지 약 440℃, 약 300℃ 내지 약 440℃, 약 320℃ 내지 약 440℃, 약 350℃ 내지 약 440℃, 약 370℃ 내지 약 440℃, 또는 약 400℃ 내지 약 440℃로 유지되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 클로로실란 화합물이 Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 분자량이 너무 큰 클로로실란 화합물은 증기압이 낮아 화학 기상 증착법이나 원자층 증착법에 적용하기 곤란하다. 따라서, 본원에 따른 상기 클로로실란 화합물은 SinCl2n +2의 화학식에서 n이 약 3 이상인 클로로실란 화합물 중 n이 약 10 이하의 정수를 포함할 수 있다. 예를 들어, 상기 클로로실란 화합물은 상기 n이 약 3 내지 약 5의 정수인 클로로실란 화합물일 수 있으나, 이에 제한되지 않을 수 있다.
이하, 실시예를 이용하여 본원에 대해 구체적으로 설명한다. 그러나, 본원이 이에 제한되지 않을 수 있다.
[ 실시예 ]
< 실시예 1> OCT ( Si 3 Cl 8 ) 기체와 암모니아 기체를 사용하여 원자층 증착법에 의한 실리콘 질화물 박막의 형성
옥타클로로트리실란 (OCT, Si3Cl8)을 65℃로 가열한 용기에 담고 여기서 기화하는 OCT 기체와 암모니아 기체를 교대로 원자층 증착 챔버 안에 놓인 실리콘 기재에 접촉시켰다. 별도의 운반기체 없이 65℃로 가열한 OCT 기체를 공급할 때 챔버 내부 압력은 0.5 Torr, 암모니아 기체만을 흘렸을 때 챔버 내부 압력은 9.5 Torr를 유지하였다. 실리콘 기재의 온도는 150℃ 내지 600℃의 범위에서 일정하게 유지하였다. OCT 기체 공급 -> 진공배기 -> Ar 기체 공급 40 초 -> 진공배기 -> 암모니아 기체 공급 -> 진공배기 -> Ar 기체 공급 40 초 -> 진공배기의 원자층 증착 주기를 40 회 반복한 후에 형성된 실리콘 질화물 박막의 두께와 특성을 분석하였다. 원자층 증착 주기에서 운반 기체를 사용하는 경우, OCT 기체 대신 OCT 기체와 운반 기체의 혼합 기체가 사용될 수 있다. 다른 이유로 OCT 기체와 불활성 기체의 혼합 기체를 사용할 수 있다. 암모니아 기체 대신 암모니아 기체 및 불활성 기체의 혼합 기체를 사용할 수도 있다.
도 1a 및 도 1b는, 본 실시예에 따라 실리콘 기재를 520℃로 유지하고, 하나의 원자층 증착 주기 안에서 OCT 기체 노출량과 암모니아 기체 노출량을 각각 변화시키는 것에 따른 원자층 증착법의 막 성장을 나타낸 것이다. 여기서 노출량 단위 L은 1 랭뮤어 (1 langmuir = 1 × 10-6 Torr × 1 초)이다. 따라서, OCT 노출량 단위 6 × 107 L 은 기재를 OCT 기체 0.5 Torr 압력에서 120 초 동안 노출시킨 것을 나타낸다. 암모니아 노출량 2 × 108 L은 기재를 암모니아 기체 9.5 Torr 압력에서 22 초 동안 노출시킨 것을 나타낸다. 기재 온도 520℃에서 OCT 노출량을 6 × 107 L 이상으로 증가시키거나, 암모니아 노출량을 2 × 108 L 이상으로 증가시켜도 막 성장이 증가하지 않으므로 520℃에서 원자층 증착이 가능하다는 것을 알 수 있다.
OCT 기체 공급 시간을 120 초, 암모니아 기체 공급 시간을 110 초로 유지하며, 사용하여 상이한 기재 온도에서 원자층 증착 실험을 수행하고 기재 온도에 따른 막 성장을 도 2에 나타내었다. 도 2는 본 실시예에 따라 상이한 기재 온도에서 형성된 실리콘 질화물 박막의 막 성장을 나타낸 그래프이다. 기재 온도 282℃ 내지 520℃ 구간에서는 OCT 기체와 암모니아 기체의 노출량에 무관하게 원자층 증착 주기당 일정한 두께의 막을 얻을 수 있었다.
폭이 40 nm, 깊이가 2 ㎛인 종횡비 50:1의 홈이 있는 실리콘 웨이퍼 표면에 위의 조건으로 OCT 및 암모니아 기체를 사용하여 520℃에서 20 회 원자층 증착 주기를 반복하여 실리콘 질화물 박막을 형성하고 이것을 투과전자현미경 (TEM)으로 관찰하였다. 실리콘 질화물 박막의 두께는 홈의 입구에서 4.62 nm, 홈의 바닥에서 4.36 nm로 측정되어 단차피복성이 94% (= 4.36/4.62)로 이상적인 100%에 매우 가까운 값을 보임을 확인할 수 있었다.
OCT와 암모니아 기체를 사용하여 상이한 기재 온도에서 형성한 실리콘 질화물 박막의 두께와 굴절률을, 막 형성 직후, 1 일 후, 3 일 후, 및 6 일 후에 각각 측정하여 도 3a 및 도 3b에 나타내었다. 도 3a 및 도 3b는, 본 실시예에 따라 상이한 기재 온도에서 형성된 실리콘 질화물 막의 두께 및 굴절률을 막 형성 직후, 1 일 후, 3 일 후, 및 6 일 후에 각각 측정하여 나타낸 그래프이다. 282℃ 이하에서 형성한 실리콘 질화물 박막의 두께는 시간 경과에 따라 증가했지만, 372℃ 이상에서 형성한 실리콘 질화물 박막의 두께는 시간이 지나도 거의 변하지 않았다. 높은 기재 온도에서 형성한 실리콘 질화물 박막의 굴절률이 질화 실리콘의 굴절률 2.0에 더 가깝게 나타났다. 282℃ 이하에서 형성한 실리콘 질화물 박막의 굴절률은 시간 경과에 따라 감소하였다. 282℃ 이하에서 형성한 실리콘 질화물 박막의 조성은 안정한 Si3N4에 가까운 조성이 아니어서 공기 중의 수분이나 산소 (O2) 기체와 반응하여 실리콘 산질화물 (silicon oxynitride)로 전환되기 때문에 굴절률이 실리콘 산화물 (SiO2)의 굴절률 1.45에 가깝게 변한다고 해석할 수 있다.
이 결과로부터 OCT를 실리콘 원료로서 사용하여 조성이 안정한 실리콘 질화물 박막을 형성하는 데에는 기재 온도 300℃ 내지 520℃ 구간이 바람직하다는 것을 알 수 있다.
< 실시예 2> DCT ( Si 4 Cl 10 ) 기체와 암모니아 기체를 사용하여 원자층 증착법에 의한 실리콘 질화물 박막의 형성
도데카클로로테트라실란 (DCT, Si4Cl10)을 80℃로 가열한 용기에 담고 여기서 기화하는 DCT 기체와 암모니아 기체를 교대로 원자층 증착 챔버 안에 놓인 실리콘 기재에 접촉시켰다. 별도의 운반기체 없이 80℃로 가열한 DCT 기체를 공급할 때 챔버 내부 압력은 0.1 Torr, 암모니아 기체만을 흘렸을 때 챔버 내부 압력은 9.5 Torr를 유지하였다. 실리콘 기재의 온도는 190℃ 내지 560℃의 범위에서 일정하게 유지하였다. DCT 기체 공급 100 초 -> 진공배기 -> Ar 기체 공급 40 초 -> 진공배기 -> 암모니아 기체 공급 110 초 -> 진공배기 -> Ar 기체 공급 40 초 -> 진공배기의 원자층 증착 주기를 40 회 반복한 후에 형성된 실리콘 질화물 막의 두께를 분석하였다. 원자층 증착 주기에서 운반 기체를 사용하는 경우, DCT 기체 대신 DCT 기체와 운반 기체의 혼합 기체가 사용될 수 있다. 다른 이유로 DCT 기체와 불활성 기체의 혼합 기체를 사용할 수 있다. 암모니아 기체 대신 암모니아 기체 및 불활성 기체의 혼합 기체를 사용할 수도 있다.
DCT와 암모니아 기체를 사용하여 다른 기재 온도에서 원자층 증착 실험을 수행하고 기재 온도에 따른 막 성장을 도 2에 나타내었다. 도 2는 본 실시예에 따라 상이한 기재 온도에서 실리콘 질화물 박막의 막 성장을 나타낸 것이다. 기재 온도 190℃ 내지 560℃ 구간에서는 DCT 기체와 암모니아 기체의 노출량에 무관하게 원자층 증착 주기 당 일정한 두께의 막을 얻을 수 있었다.
< 비교예 1> 헥사클로로디실란 ( hexachlorodisilane ; HCD , Si 2 Cl 6 ) 또는 다이클로로실란 ( dichlorosilane ; DCS, SiH 2 Cl 2 ) 기체와 암모니아 기체를 사용하여 원자층 증착법에 의한 실리콘 질화물 박막의 형성
OCT 대신 HCD 또는 DCS를 사용한 것을 제외하고는 실시예 1과 같은 조건에서 실리콘 질화물 박막을 형성하였다. 다른 기재 온도에서 원자층 증착 실험을 수행하고 기재 온도에 따른 막 성장을 도 2에 나타내었다. OCT, DCT 기체와 암모니아 기체의 노출량에 무관하게 원자층 증착 주기 당 일정한 두께의 막을 얻을 수 있었던 실시예 1 및 실시예 2와 달리, HCD 또는 DCS를 사용해서는 원자층 증착 주기당 일정한 두께의 막을 얻을 수 있는 온도 구간이 존재하지 않았다. 이는 HCD 또는 DCS와 암모니아 기체를 사용하여 ALD 공정을 수행할 수 없음을 나타내고, ALD 공정이 불가능하다면 특히 폭이 좁고 종횡비가 큰 홈이 있는 기재 표면에 종횡비가 매우 큰 패턴에 일정한 두께의 실리콘 질화물 박막을 형성할 수 없다.
실시예 1 및 실시예 2와 비교예 1로부터 560℃ 이하의 온도에서 요철이 있는 기재, 특히 폭이 좁고 종횡비가 큰 홈이 있는 기재에 실리콘 질화물 박막을 일정한 두께로 형성하는 목적에는 본원에 따른 클로로실란 화합물 기체 및 암모니아 기체를 사용한 원자층 증착법이, HCD 또는 DCS 기체 및 암모니아 기체를 사용한 원자층 증착법보다 훨씬 더 바람직하다는 것을 알 수 있다.
상온 내지 약 560℃ 온도에서, 또는 약 300℃ 내지 약 560℃ 온도에서 약 8 nm 두께의 실리콘 질화물 박막을 원자층 증착법에 의하여 형성할 수 있다. 따라서 종횡비가 1 이상이고 폭이 1 ㎛ 이하인 홈을 하나 이상 구비한, 요철이 있는 기재에도 100 nm 이하, 30 nm 이하, 심지어 10 nm 이하 두께의 실리콘 질화물 박막을 균일한 두께로 형성할 수 있다.
< 실시예 3> Si 4 Cl 10 기체를 사용하여 원자층 증착법에 의한 실리콘 산화물 박막의 형성
Si4Cl10 를 용기에 저장하였다. 상기 용기를 90℃에서 가열하였고, N2를 유속 50 sccm 하에 캐리어 기체로 사용하였다. 상기 용기의 압력은 50 Torr에서 제어되었다. O3를 산소 공급원으로서 사용하였다. 실리콘 기재를 350℃에서 가열하였다. 제 1 단계 동안, Si4Cl10 를 2 초 동안 반응 챔버에 도입하였다. 그 후, 5 초의 N2 퍼징을 제 2 단계로서 수행하였다. 그 후, 제 3 단계로서 O3 퍼징을 2 초 동안 반응 챔버에 도입한 다음, 2 초 동안 N2 퍼징을 제 4 단계로서 수행하였다. 이러한 4 개의 단계를 100 회 반복하는 원자층 증착법에 의하여 SiO2 박막을 수득하였다.
< 실시예 4> Si 4 Cl 10 기체를 사용하여 화학 기상 증착법에 의한 실리콘 산화물 박막의 형성
Si4Cl10 를 용기에 저장하였다. 상기 용기를 90℃에서 가열하였고, N2를 유속 50 sccm 하에 캐리어 기체로 사용하였다. 상기 용기의 압력은 50 Torr에서 제어되었다. Si4Cl10를 반응 챔버 내에서 O2/N2 기체 혼합물과 혼합하였다. 실리콘 기재를 500℃에서 가열하였다. 반응 챔버 내의 압력은 100 Torr로 설정되었다. 이러한 공정에 의하여 SiO2 박막을 수득하였다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (11)

  1. 종횡비가 1 이상이고 폭이 1 ㎛ 이하인 미세한 홈을 하나 이상 포함하는 기재에 SinCl2n +2 (이때, n은 3 이상 내지 10 이하의 정수)의 화학식으로서 표시되는 클로로실란 화합물을 함유한 기체; 및, 질소 원소, 산소 원소, 탄소 원소 및 이들의 조합들로 이루어진 군에서 선택되는 원소를 함유하는 반응 기체를 접촉시키는 것을 포함하며,
    상기 클로로실란 화합물을 함유한 기체, 및 상기 반응 기체를 교대로 기재에 접촉시키는 것을 포함하는 것이고,
    상기 미세한 홈을 포함하는 기재의 표면에 균일한 두께의 실리콘-함유 박막을 형성하는 것인,
    실리콘-함유 박막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 실리콘-함유 박막의 두께가 100 nm 이하인 것인, 실리콘-함유 박막의 제조 방법.
  3. 제 1 항에 있어서,
    상기 실리콘-함유 박막의 두께가 30 nm 이하인 것인, 실리콘-함유 박막의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기재의 온도가 상온 내지 800℃ 이하로 유지되는 것인, 실리콘-함유 박막의 제조 방법.
  5. 제 1 항에 있어서,
    상기 기재의 온도가 상온 내지 560℃ 이하로 유지되는 것인, 실리콘-함유 박막의 제조 방법.
  6. 제 1 항에 있어서,
    상기 기재의 온도가 280℃ 이상 내지 520℃ 이하로 유지되는 것인, 실리콘-함유 박막의 제조 방법.
  7. 제 1 항에 있어서,
    상기 기재의 온도가 300℃ 이상 내지 450℃ 이하로 유지되는 것인, 실리콘-함유 박막의 제조 방법.
  8. 제 1 항에 있어서,
    상기 반응 기체는, 암모니아 (NH3)-함유 기체, 알킬아민-함유 기체, 산소 (O2)-함유 기체, 오존 (O3)-함유 기체, 수증기 (H2O)-함유 기체 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 실리콘-함유 박막의 제조 방법.
  9. 제 1 항에 있어서,
    상기 실리콘-함유 박막은 실리콘 산화물 박막, 실리콘 질화물 박막, 또는 실리콘 탄질화물 박막을 포함하는 것인, 실리콘-함유 박막의 제조 방법.
  10. 제 1 항에 있어서,
    상기 클로로실란 화합물이 Si3Cl8, Si4Cl10, 및 Si5Cl12로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 실리콘-함유 박막의 제조 방법.
  11. 제 1 항에 있어서,
    상기 반응 기체가 암모니아를 포함하는 것이고, 상기 실리콘-함유 박막이 실리콘 질화물 박막을 포함하는 것인, 실리콘-함유 박막의 제조 방법.
KR1020160018501A 2012-11-07 2016-02-17 실리콘-함유 박막의 제조 방법 KR101699775B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20120125562 2012-11-07
KR1020120125562 2012-11-07
KR1020130033892A KR20140059107A (ko) 2012-11-07 2013-03-28 실리콘 질화물 박막 제조 방법
KR1020130033892 2013-03-28
KR1020130074297 2013-06-27
KR1020130074297A KR20140059115A (ko) 2012-11-07 2013-06-27 실리콘-함유 박막의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135071A Division KR20140059155A (ko) 2012-11-07 2013-11-07 실리콘-함유 박막의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160024896A true KR20160024896A (ko) 2016-03-07
KR101699775B1 KR101699775B1 (ko) 2017-01-25

Family

ID=50889123

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020130033892A KR20140059107A (ko) 2012-11-07 2013-03-28 실리콘 질화물 박막 제조 방법
KR1020130074297A KR20140059115A (ko) 2012-11-07 2013-06-27 실리콘-함유 박막의 제조 방법
KR1020130135071A KR20140059155A (ko) 2012-11-07 2013-11-07 실리콘-함유 박막의 제조 방법
KR1020160018501A KR101699775B1 (ko) 2012-11-07 2016-02-17 실리콘-함유 박막의 제조 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020130033892A KR20140059107A (ko) 2012-11-07 2013-03-28 실리콘 질화물 박막 제조 방법
KR1020130074297A KR20140059115A (ko) 2012-11-07 2013-06-27 실리콘-함유 박막의 제조 방법
KR1020130135071A KR20140059155A (ko) 2012-11-07 2013-11-07 실리콘-함유 박막의 제조 방법

Country Status (4)

Country Link
US (1) US10290493B2 (ko)
JP (1) JP6526562B2 (ko)
KR (4) KR20140059107A (ko)
CN (1) CN104769705B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090654A (ko) * 2017-03-29 2020-07-29 (주)디엔에프 비스(아미노실릴)알킬아민 화합물을 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238295B1 (ko) * 2014-04-01 2021-04-12 주성엔지니어링(주) 실리콘계 절연막의 제조방법
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
WO2017200908A1 (en) * 2016-05-17 2017-11-23 Dow Corning Corporation Aminochlorohydridodisilanes
US9865456B1 (en) * 2016-08-12 2018-01-09 Micron Technology, Inc. Methods of forming silicon nitride by atomic layer deposition and methods of forming semiconductor structures
CN109585267B (zh) 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
JP6946989B2 (ja) * 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028321A (ko) * 2003-09-17 2005-03-22 도쿄 엘렉트론 가부시키가이샤 성막 방법 및 열처리 장치
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
JP2008244490A (ja) * 1999-01-08 2008-10-09 Toshiba Corp 半導体装置の製造方法
KR20100079149A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 Ｓｔｉ구조에서의 실리콘 질화막 라이너 형성방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6528430B2 (en) * 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
JP2002367990A (ja) 2001-06-04 2002-12-20 Tokyo Electron Ltd 半導体装置の製造方法
JP4607637B2 (ja) 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR100685742B1 (ko) * 2005-07-27 2007-02-22 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
KR100660890B1 (ko) * 2005-11-16 2006-12-26 삼성전자주식회사 Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US20090155606A1 (en) 2007-12-13 2009-06-18 Asm Genitech Korea Ltd. Methods of depositing a silicon nitride film
KR101436564B1 (ko) 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 비정질 실리콘 박막 형성 방법
JP5102393B2 (ja) * 2008-06-03 2012-12-19 エア プロダクツ アンド ケミカルズ インコーポレイテッド ケイ素含有フィルムの低温堆積
US7998832B2 (en) * 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
JP5518499B2 (ja) * 2009-02-17 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
US8143131B2 (en) 2009-03-31 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating spacers in a strained semiconductor device
JP5366743B2 (ja) 2009-09-28 2013-12-11 理想科学工業株式会社 メンテナンス装置
KR101156441B1 (ko) 2010-03-11 2012-06-18 삼성모바일디스플레이주식회사 박막 증착 장치
US20120085733A1 (en) 2010-10-07 2012-04-12 Applied Materials, Inc. Self aligned triple patterning
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
KR101657341B1 (ko) * 2011-04-25 2016-09-13 도쿄엘렉트론가부시키가이샤 성막 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244490A (ja) * 1999-01-08 2008-10-09 Toshiba Corp 半導体装置の製造方法
KR20050028321A (ko) * 2003-09-17 2005-03-22 도쿄 엘렉트론 가부시키가이샤 성막 방법 및 열처리 장치
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
KR20100079149A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 Ｓｔｉ구조에서의 실리콘 질화막 라이너 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090654A (ko) * 2017-03-29 2020-07-29 (주)디엔에프 비스(아미노실릴)알킬아민 화합물을 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법

Also Published As

Publication number Publication date
US20150235834A1 (en) 2015-08-20
JP2016500762A (ja) 2016-01-14
US10290493B2 (en) 2019-05-14
KR101699775B1 (ko) 2017-01-25
CN104769705B (zh) 2018-03-30
KR20140059155A (ko) 2014-05-15
JP6526562B2 (ja) 2019-06-05
KR20140059115A (ko) 2014-05-15
CN104769705A (zh) 2015-07-08
KR20140059107A (ko) 2014-05-15

Similar Documents

Publication Publication Date Title
KR101699775B1 (ko) 실리콘-함유 박막의 제조 방법
TWI757922B (zh) 用於形成含矽及含氧薄膜之氣相沉積方法
KR100443085B1 (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
KR20090016403A (ko) 실리콘 산화막 증착 방법
US20050080286A1 (en) Composition and method for low temperature chemical vapor deposition of silicon-containing films including silicon carbonitride and silicon oxycarbonitride films
KR102308644B1 (ko) 실리콘 전구체 화합물, 제조 방법, 및 이를 이용하는 실리콘-함유 막 형성 방법
TWI711624B (zh) 矽烷胺化合物、含彼之用於沉積含矽薄膜的組合物、以及使用該組合物製造含矽薄膜的方法
KR101934773B1 (ko) 저온에서의 실리콘-함유 박막 형성방법
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
KR20220159438A (ko) 규소-함유 필름을 제조하기 위한 전구체 및 방법
WO2014073892A1 (ko) 실리콘-함유 박막의 제조 방법
TWI776109B (zh) 在550°C或更高的溫度下使用ALD沈積含Si膜之先質及製程
TWI246719B (en) Low temperature deposition of silicon nitride

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant