KR102238295B1 - 실리콘계 절연막의 제조방법 - Google Patents

실리콘계 절연막의 제조방법 Download PDF

Info

Publication number
KR102238295B1
KR102238295B1 KR1020140038782A KR20140038782A KR102238295B1 KR 102238295 B1 KR102238295 B1 KR 102238295B1 KR 1020140038782 A KR1020140038782 A KR 1020140038782A KR 20140038782 A KR20140038782 A KR 20140038782A KR 102238295 B1 KR102238295 B1 KR 102238295B1
Authority
KR
South Korea
Prior art keywords
silicon
insulating film
film
based insulating
deposition
Prior art date
Application number
KR1020140038782A
Other languages
English (en)
Other versions
KR20150114628A (ko
Inventor
김두영
강대원
김가람
서승훈
유진혁
이동엽
이성광
조병하
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020140038782A priority Critical patent/KR102238295B1/ko
Publication of KR20150114628A publication Critical patent/KR20150114628A/ko
Application granted granted Critical
Publication of KR102238295B1 publication Critical patent/KR102238295B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/08—Compounds containing halogen
    • C01B33/107—Halogenated silanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 실리콘 소스로서 하기 화학식 1:
Figure 112014031401592-pat00004

(상기 화학식 1에서 X1 내지 X10은 각각 독립적으로 할로겐 물질임)
로 표현되는 화합물을 이용하여 증착 공정을 통해서 실리콘계 절연막을 제조하는 방법에 관한 것이다.

Description

실리콘계 절연막의 제조방법{Method for manufacturing Silicon based insulating film}
본 발명은 실리콘계 절연막에 관한 것으로서, 보다 구체적으로는 저온 공정으로 형성가능한 실리콘계 절연막에 관한 것이다.
절연막은 도체들 사이를 절연시키는 막으로서 반도체 소자 및 디스플레이 장치 등에 필수적으로 이용된다. 이와 같은 절연막으로서 실리콘계 절연막이 널리 사용되고 있다.
실리콘계 절연막은 실리콘 질화물 또는 실리콘 산화물 등의 절연물질로 이루어지는데, 일반적으로 실리콘 소스와 질화물 또는 산화물 소스를 반응시켜 형성한다. 상기 실리콘계 절연막을 형성하는 구체적인 형성 공정으로는 화학적 기상 증착 공정(Chemical Vapor Deposition)이 널리 이용되고 있다.
종래의 화학적 기상 증착 공정을 통한 실리콘계 절연막은 상기 실리콘 소스로서 실란(Silane) 가스를 이용하고 상기 질화물 또는 산화물 소스로서 질소 또는 산소 가스를 이용하여 보통 750℃ 이상의 고온의 증착 공정을 통해 형성하였다.
그러나, 이와 같은 종래의 실리콘계 절연막 형성 공정은 저온 공정 진행이 어려운 단점이 있었다. 따라서, 종래의 경우 저온 공정 진행이 어렵기 때문에 다양한 종류의 기판을 사용하는데 제약이 있었다.
또한, 종래의 경우에는 공정 조건을 변경한다 하더라도 얻어지는 실리콘계 절연막의 특성 조절이 어려운 단점이 있었다. 예를 들어, 종래의 경우에는 요구 특성에 맞게 실리콘계 절연막의 식각률 또는 스트레스 등의 특성 조절이 어려운 단점이 있었다.
본 발명은 전술한 종래의 단점을 해결하기 위해서 고안된 것으로서, 본 발명의 일 목적은 저온 공정 진행이 가능한 실리콘계 절연막의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 실리콘계 절연막의 특성 조절이 용이한 실리콘계 절연막의 제조방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위해서, 실리콘 소스로서 하기 화학식 1:
Figure 112014031401592-pat00001
(상기 화학식 1에서 X1 내지 X10은 각각 독립적으로 할로겐 물질임)
로 표현되는 화합물을 이용하여 증착 공정을 통해서 실리콘계 절연막을 제조하는 방법을 제공한다.
상기 증착 공정은 300℃ 내지 600℃의 온도 범위에서 수행할 수 있다.
상기 증착 공정은 500W 내지 2000W의 RF파워 범위에서 수행할 수 있다.
상기 증착 공정은 전체 반응 가스 대비 상기 화학식 1로 표현되는 화합물을 3 부피% 내지 50 부피% 범위로 포함하여 수행할 수 있다.
상기 증착 공정은 0.8 Torr 내지 3Torr의 압력 범위에서 수행할 수 있다.
상기 증착 공정은 4 rpm 내지 20 rpm의 회전수로 회전하는 기판 상에서 수행할 수 있다.
이상과 같은 본 발명에 따르면, 상기 화학식 1로 표현되는 화합물을 실리콘 소스로 이용함으로써 600℃ 이하의 온도에서 증착 공정을 수행하더라도 막 특성이 저하되지 않는 실리콘계 절연막을 얻을 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 화학식 1로 표현되는 화합물을 실리콘 소스로 이용함으로써, RF 파워, 소스 가스의 함량, 챔버 압력, 공정 온도, 및 기판의 회전수와 같은 공정 조건 조절을 통해서 증착 속도, 식각 속도, 막의 두께 균일도, 및 막의 스트레스 정도를 최적화할 수 있다.
이하, 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
본 발명의 일 실시예에 따른 실리콘계 절연막은 실리콘 소스로서 하기 화학식 1로 표현되는 화합물을 이용하는 것에 특징이 있다.
화학식 1
Figure 112014031401592-pat00002
상기 화학식 1에서 X1 내지 X10은 각각 독립적으로 F, Cl, B, 및 I와 같은 할로겐 물질이다. 바람직하게는 X1 내지 X10은 각각 Cl이다.
상기 화학식 1로 표현되는 화합물은 예로서 질소 또는 산소를 포함하는 화합물과 반응하여 실리콘계 절연막을 형성하게 된다. 상기 화학식 1로 표현되는 화합물이 상기 질소 또는 산소를 포함하는 화합물과 반응하는 과정에서, 상기 X1 내지 X10과 상기 Si의 결합이 끊어지게 되고, 그에 따라 상기 X1 내지 X10의 결합 자리가 상기 질소 또는 산소를 포함하는 화합물의 성분으로 치환된다.
상기 화학식 1로 표현되는 화합물이 질소를 포함하는 화합물과 반응하게 되면 실리콘 질화막이 얻어지게 된다. 상기 질소를 포함하는 화합물은 N2 또는 NH3 등과 같은 당업계에 공지된 다양한 화합물이 이용될 수 있다.
또한, 상기 화학식 1로 표현되는 화합물이 산소를 포함하는 화합물과 반응하게 되면 실리콘 산화막이 얻어지게 된다. 상기 산소를 포함하는 화합물은 O2 또는 CO2 등과 같은 당업계에 공지된 다양한 화합물이 이용될 수 있다.
상기 화학식 1로 표현되는 화합물과 질소 또는 산소를 포함하는 화합물 사이의 반응은 원자층 증착법(ALD), 플라즈마 촉진 원자층 증착법(PEALD), 플라즈마 보조 원자층 증착법(PAALD), 화학적 기상 증착법(CVD), 플라즈마 촉진 화학적 증기 증착법(PECVD), 및 저압 화학적 증기 증착법(LPCVD) 등과 같은 당업계에 공지된 공정을 통해서 수행할 수 있다. 이와 같은 공정에 의해서 형성되는 실리콘계 절연막의 두께는 10Å 내지 10um의 범위일 수 있지만, 반드시 그에 한정되는 것은 아니다.
이와 같이 상기 화학식 1로 표현되는 화합물을 반응시켜 얻어지는 실리콘계 절연막을 다음과 같은 특징이 있다.
우선, 상기 실리콘계 절연막을 형성하기 위한 공정 온도를 종래에 비하여 낮출 수 있다. 구체적으로, 상기 화학식 1로 표현되는 화합물을 이용하여 실리콘계 절연막을 형성할 경우에는 600℃ 이하의 온도 범위에서 공정을 수행할 수 있다.
종래와 같이 실란(Silane) 가스를 실리콘 소스로서 이용할 경우에 있어서 600℃ 이하의 온도 범위에서 공정을 수행하게 되면 굴절률과 같은 절연막에 필요한 막 특성이 떨어지게 된다. 그러나, 본 발명에서와 같이 상기 화학식 1로 표현되는 화합물을 실리콘 소스로서 이용할 경우에는 600℃ 이하의 온도 범위에서 공정을 수행한다 하더라도 굴절률과 같은 절연막에 필요한 막 특성이 떨어지지 않는다. 이에 대해서는 후술하는 실험예 1를 통해 살펴보기로 한다.
또한, 본 발명에서와 같이 상기 화학식 1로 표현되는 화합물을 실리콘 소스로서 이용할 경우에는 RF 파워, 소스 가스의 함량, 챔버 압력, 공정 온도, 및 기판의 회전수를 조절함으로써, 증착 속도, 식각 속도, 막의 두께 균일도, 및 막의 스트레스 정도를 최적화할 수 있다.
구체적으로, 상기 RF파워와 관련해서는, RF파워가 증가할수록 증착 속도는 증가하지만 식각 속도 및 막의 두께 균일도는 감소하고 막의 스트레스는 증가하게 된다. 따라서, 증착 속도, 식각 속도, 막의 두께 균일도, 및 막의 스트레스를 모두 고려할 때, RF파워는 500W 내지 2000W 범위인 것이 바람직하다.
상기 소스 가스의 함량과 관련해서는, 전체 반응 가스에서 상기 화학식 1로 표현되는 화합물의 함량이 증가할수록 증착 속도, 식각 속도, 및 막의 두께 균일도가 증가한다. 다만, 상기 화학식 1로 표현되는 화합물의 함량이 너무 크게 되면 최종적으로 원하는 조성의 실리콘계 절연막을 얻지 못할 수 있다. 따라서, 증착 속도, 식각 속도, 및 막의 두께 균일도와 더불어 최종적으로 원하는 실리콘계 절연막의 조성을 고려할 때, 상기 화학식 1로 표현되는 화합물은 전체 반응 가스 대비 3부피% 내지 50부피% 범위인 것이 바람직하다.
상기 챔버 압력과 관련해서는, 챔버 압력이 증가할수록 식각 속도는 증가하지만 막의 두께 균일도는 감소하게 된다. 따라서, 식각 속도 및 막의 두께 균일도를 모두 고려할 때, 챔버 압력은 0.8Torr 내지 3Torr 범위인 것이 바람직하다.
상기 공정 온도와 관련해서는, 공정 온도가 증가할수록 증착 속도 및 식각 속도는 감소하지만 막의 두께 균일도는 증가하고 막의 스트레스는 감소하게 된다. 따라서, 증착 속도, 식각 속도, 막의 두께 균일도, 및 막의 스트레스를 모두 고려할 때, 공정 온도는 300℃ 내지 600℃의 범위인 것이 바람직하다.
상기 기판의 회전수와 관련해서는, 기판의 회전수가 증가할수록 증착 속도 및 막의 두께 균일도는 증가하지만 식각 속도는 감소하게 된다. 따라서, 증착 속도, 식각 속도 및 막의 두께 균일도를 모두 고려할 때, 기판의 회전수는 4 rpm 내지 20 rpm의 범위인 것이 바람직하다.
이상과 같은 소스 가스의 함량, RF 파워, 챔버 압력, 공정 온도, 및 기판의 회전수에 대해서는 후술하는 실험예 2 내지 실험예 5를 통해 살펴보기로 한다.
이하, 실험예를 통해서 본 발명의 일 실시예에 따른 실리콘계 절연막의 특징에 대해서 살펴보기로 한다.
1. 실험예 1
실리콘 소스 및 공정 온도를 변경하면서 원자층 증착법(ALD)을 이용하여 실리콘 질화막을 형성한 후 그 굴절률을 평가하였고, 그 결과는 아래 표 1과 같다.
실리콘 소스 질소 소스 공정 온도(℃) 굴절률
실시예 1 Si4Cl10 NH3 350 1.92
실시예 2 Si4Cl10 NH3 425 1.94
실시예 3 Si4Cl10 NH3 550 1.95
비교예 1 SiH4 NH3 600 1.83
비교예 2 SiH4 NH3 750 1.95
위의 표 1과 같이, 실리콘 소스로서 Si4Cl10를 이용한 실시예 1 내지 실시예 3은 600℃ 이하의 공정 온도에서 증착 공정을 수행하여도 굴절률이 각각 1.92, 1.94, 및 1.95로 양호하다. 그에 반하여, 실리콘 소스로서 SiH4를 이용한 비교예 1 및 비교예 2는 750℃의 공정 온도에서 증착 공정을 수행할 경우에는 굴절률이 1.95로 양호하지만, 600℃의 공정 온도에서 증착 공정을 수행할 경우에는 굴절률이 1.83으로 떨어져 절연막으로 이용할 수 없게 된다.
2. 실험예 2
실리콘 소스로서 Si4Cl10를 이용하고 질소 소스로서 NH3를 이용하여 아래 표 2와 같이 RF 파워를 변경하면서 원자층 증착법(ALD)을 통해 실리콘 질화막을 형성하였다. 각각의 경우에 있어서 증착속도, 식각 속도, 및 막의 두께 균일도를 측정하였으며, 그 결과는 아래 표 2와 같다.
RF파워(W) 증착속도(Å/sec) 식각속도(Å/sec) 두께 균일도(%)
실시예 4 500 0.055 0.22 3.0
실시예 5 750 0.057 0.19 2.5
실시예 6 1000 0.059 0.17 1.8
위의 표 2에서 알 수 있듯이, RF파워(W)가 증가할수록 증착 속도는 증가하지만 식각 속도 및 막의 두께 균일도는 감소함을 알 수 있다.
3. 실험예 3
실리콘 소스로서 Si4Cl10를 이용하고 질소 소스로서 NH3를 이용하여 아래 표 3과 같이 Si4Cl10의 함량 및 NH3의 함량을 다양하게 변경하면서 원자층 증착법(ALD)을 통해 실리콘 질화막을 형성하였다. 각각의 경우에 있어서 증착속도, 식각 속도, 및 막의 두께 균일도를 측정하였으며, 그 결과는 아래 표 3과 같다.
Si4Cl10
(sccm)		 NH3
(sccm)		 증착속도(Å/sec) 식각속도(Å/sec) 두께 균일도(%)
실시예 7 1000 3000 0.054 0.16 1.8
실시예 8 2000 3000 0.055 0.17 2.0
실시예 9 3000 3000 0.055 0.21 2.5
위의 표 3에서 알 수 있듯이, Si4Cl10의 함량이 증가할수록 증착 속도, 식각 속도, 및 막의 두께 균일도가 증가함을 알 수 있다.
4. 실험예 4
실리콘 소스로서 Si4Cl10를 이용하고 질소 소스로서 NH3를 이용하여 아래 표 4와 같이 챔버 압력을 변경하면서 원자층 증착법(ALD)을 통해 실리콘 질화막을 형성하였다. 각각의 경우에 있어서 증착속도, 식각 속도, 및 막의 두께 균일도를 측정하였으며, 그 결과는 아래 표 4와 같다.
챔버 압력(Torr) 증착속도(Å/sec) 식각속도(Å/sec) 두께 균일도(%)
실시예 10 0.98 0.055 0.16 2.8
실시예 11 1.2 0.056 0.17 2.5
실시예 12 1.4 0.055 0.21 1.8
실시예 13 1.6 0.056 0.24 1.8
위의 표 4에서 알 수 있듯이, 챔버 압력이 증가할수록 식각 속도는 증가하지만 막의 두께 균일도는 대체적으로 감소함을 알 수 있다. 한편, 증착속도는 챔버 압력이 증가하여도 큰 변화가 없음을 알 수 있다.
5. 실험예 5
실리콘 소스로서 Si4Cl10를 이용하고 질소 소스로서 NH3를 이용하여 아래 표 5과 같이 공정 온도를 다양하게 변경하면서 원자층 증착법(ALD)을 통해 실리콘 질화막을 형성하였다. 각각의 경우에 있어서 증착속도, 식각 속도, 및 막의 두께 균일도를 측정하였으며, 그 결과는 아래 표 5와 같다.
공정온도(℃) 증착속도(Å/sec) 식각속도(Å/sec) 두께 균일도(%)
실시예 14 350 0.070 3.2 1.8
실시예 15 425 0.062 1.4 2.1
실시예 16 550 0.055 0.17 2.3
위의 표 5에서 알 수 있듯이, 공정 온도가 증가할수록 증착 속도 및 식각 속도는 감소하지만 막의 두께 균일도는 증가함을 알 수 있다.
6. 실험예 6
실리콘 소스로서 Si4Cl10를 이용하고 질소 소스로서 NH3를 이용하여 아래 표 6과 같이 기판의 회전수를 다양하게 변경하면서 원자층 증착법(ALD)을 통해 실리콘 질화막을 형성하였다. 각각의 경우에 있어서 증착속도, 식각 속도, 및 막의 두께 균일도를 측정하였으며, 그 결과는 아래 표 6과 같다.
회전수(rpm) 증착속도(Å/sec) 식각속도(Å/sec) 두께 균일도(%)
실시예 17 5 0.055 0.17 1.8
실시예 18 10 0.095 0.21 2.2
실시예 19 15 0.130 0.23 2.9
위의 표 6에서 알 수 있듯이, 기판의 회전수가 증가할수록 증착 속도 및 막의 두께 균일도는 증가하지만 식각 속도는 감소함을 알 수 있다.
7. 실험예 7
실리콘 소스로서 Si4Cl10를 이용하고 질소 소스로서 NH3를 이용하여 아래 표 7과 같이 RF 파워 및 공정 온도를 다양하게 변경하면서 원자층 증착법(ALD)을 통해 실리콘 질화막을 형성하였다. 각각의 경우에 있어서 막의 스트레스는 표 7과 같다.
RF파워(W) 온도(℃) Compressive Stress(MPa)
실시예 20 1000 350 410
실시예 21 1500 350 1200
실시예 22 2000 350 2570
실시예 23 1000 425 320
실시예 24 1500 425 1020
실시예 25 2000 425 2040
실시예 26 1000 550 300
실시예 27 1500 550 830
실시예 28 2000 550 1830
표 7에서 스트레스는 압축 스트레스(compressive stress)이다.
위의 표 7에서 알 수 있듯이, RF파워(W)가 증가할수록 막의 스트레스가 증가하고, 또한, 공정 온도(℃)가 증가할수록 막의 스트레스가 감소함을 알 수 있다.

Claims (6)

  1. 실리콘 소스로서 하기 화학식 1:
    Figure 112020093701770-pat00003

    (상기 화학식 1에서 X1 내지 X10은 각각 독립적으로 할로겐 물질임)
    로 표현되는 화합물을 이용하여 증착 공정을 통해서 수행하고,
    상기 증착 공정은 상기 화학식 1로 표현되는 화합물과 질소를 포함하는 화합물 사이의 부피비가 1:1~1:3의 범위가 되도록 하는 실리콘계 절연막을 제조하는 방법.
  2. 제1항에 있어서,
    상기 증착 공정은 300℃ 내지 600℃의 온도 범위에서 수행하는 것을 특징으로 하는 실리콘계 절연막을 제조하는 방법.
  3. 제1항에 있어서,
    상기 증착 공정은 500W 내지 2000W의 RF파워 범위에서 수행하는 것을 특징으로 하는 실리콘계 절연막을 제조하는 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 증착 공정은 0.8Torr 내지 3Torr의 압력 범위에서 수행하는 것을 특징으로 하는 실리콘계 절연막을 제조하는 방법.
  6. 제1항에 있어서,
    상기 증착 공정은 4 rpm 내지 20 rpm의 회전수로 회전하는 기판 상에서 수행하는 것을 특징으로 하는 실리콘계 절연막을 제조하는 방법.
KR1020140038782A 2014-04-01 2014-04-01 실리콘계 절연막의 제조방법 KR102238295B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140038782A KR102238295B1 (ko) 2014-04-01 2014-04-01 실리콘계 절연막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140038782A KR102238295B1 (ko) 2014-04-01 2014-04-01 실리콘계 절연막의 제조방법

Publications (2)

Publication Number Publication Date
KR20150114628A KR20150114628A (ko) 2015-10-13
KR102238295B1 true KR102238295B1 (ko) 2021-04-12

Family

ID=54348065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140038782A KR102238295B1 (ko) 2014-04-01 2014-04-01 실리콘계 절연막의 제조방법

Country Status (1)

Country Link
KR (1) KR102238295B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416069B1 (ko) * 2012-04-02 2014-07-07 주식회사 아이브이웍스 저온 박막 증착 방법
KR20140059107A (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
우성주. 실리콘 질화막의 저온 원자층 증착을 위한 실리콘 전구체의 비교 연구. 세종대학교 대학원. 2013*

Also Published As

Publication number Publication date
KR20150114628A (ko) 2015-10-13

Similar Documents

Publication Publication Date Title
JP6325613B2 (ja) 化学気相成長用組成物
KR102013412B1 (ko) 규소-함유 막의 고온 원자층 증착
TWI374887B (en) Precursors for depositing silicon-containing films and methods for making and using same
US20080124946A1 (en) Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
TWI345592B (en) Process for producing silicon oxide films from organoaminosilane precursors
JP2010147485A5 (ja) アミノシラン、シリコン含有膜の形成用前駆体、シリコン含有膜の形成用組成物
JP2018528615A (ja) コンフォーマルな金属又はメタロイド窒化ケイ素膜を堆積するための方法及びその結果として得られる膜
JP2013513235A5 (ko)
JP2008533731A5 (ko)
WO2012044622A2 (en) Low-temperature dielectric film formation by chemical vapor deposition
KR20140035830A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102190532B1 (ko) 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 제조방법
KR20090016403A (ko) 실리콘 산화막 증착 방법
TW201528370A (zh) 用於增加硬度及模數的低ｋ膜之以二氧化碳及一氧化碳介入的固化
KR102238295B1 (ko) 실리콘계 절연막의 제조방법
KR101934773B1 (ko) 저온에서의 실리콘-함유 박막 형성방법
TWI774299B (zh) 用於製造含矽薄膜之前驅物及方法
TWI823050B (zh) 無氫二氧化矽
CN115867689A (zh) 硅前体化合物及形成含硅膜的方法
JP2013008828A (ja) シリコン絶縁膜の形成方法
TWI830206B (zh) 矽前驅物化合物及形成含矽膜之方法
KR102645319B1 (ko) 박막 형성용 조성물, 이를 이용한 박막 및 그 제조방법
KR20110007262A (ko) 개선된 균일도를 가지는 하프늄막의 금속유기화학적 증착방법
US20060222864A1 (en) Method of forming boron-doped and fluorine-doped organosilicate glass films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant