KR20140035830A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20140035830A
KR20140035830A KR1020130107938A KR20130107938A KR20140035830A KR 20140035830 A KR20140035830 A KR 20140035830A KR 1020130107938 A KR1020130107938 A KR 1020130107938A KR 20130107938 A KR20130107938 A KR 20130107938A KR 20140035830 A KR20140035830 A KR 20140035830A
Authority
KR
South Korea
Prior art keywords
layer
raw material
gas
substrate
temperature
Prior art date
Application number
KR1020130107938A
Other languages
English (en)
Other versions
KR101615419B1 (ko
Inventor
요시로 히로세
아츠시 사노
가츠요시 하라다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20140035830A publication Critical patent/KR20140035830A/ko
Application granted granted Critical
Publication of KR101615419B1 publication Critical patent/KR101615419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명의 과제는, 실리콘막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성하는 것이다.
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 소정 원소 및 할로겐기를 포함하는 제1층을 형성하는 공정과, 기판에 대해 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 갖고, 사이클을 소정 횟수 행하는 공정에서는, 기판의 온도를, 제2 원료에 있어서의 소정 원소로부터 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 리간드가 제1층에 있어서의 할로겐기와 반응하여 제1층으로부터 할로겐기를 제거함과 함께, 분리된 리간드가 제1층에 있어서의 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 제2 원료에 있어서의 리간드가 분리된 소정 원소가 제1층에 있어서의 소정 원소와 결합하는 온도로 한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium}
본 발명은, 기판 상에 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 소정 원소, 예를 들어 실리콘(Si)을 포함하는 실리콘 산화막(SiO막)이나 실리콘 질화막(SiN막) 등의 박막을 기판 상에 형성하는 공정이 행해지는 경우가 있다. SiO막은, 절연성, 저유전성 등이 우수하여, 절연막이나 층간막으로서 널리 사용되고 있다. 또한, SiN막은, 절연성, 내식성, 유전성, 막 스트레스 제어성 등이 우수하여, 절연막이나 마스크막, 전하 축적막, 스트레스 제어막으로서 널리 사용되고 있다. 또한, 이들 박막에 탄소(C)를 첨가하여, 실리콘 탄질화막(SiCN막), 실리콘 산탄질화막(SiOCN막), 실리콘 산탄화막(SiOC막) 등의 박막을 형성하는 기술도 알려져 있다. 박막 중에 탄소를 첨가함으로써, 불화수소(HF)에 대한 박막의 웨트 에칭 내성을 향상시키는 것이 가능해진다. 또한, 박막 중에 탄소를 첨가함으로써, 박막의 유전율이나 굴절률을 변화시킬 수 있고, 탄소를 첨가한 박막을, 인접하는 막과는 굴절률이 다른 광학적 기능막 등으로서 이용하는 것도 가능해진다.
최근, 반도체 장치의 미세화나 다양화에 수반하여, 박막을 형성할 때의 성막 온도의 저온화에 대한 요구가 높아지고 있다. 성막 온도의 저온화에 관한 연구는 왕성하게 행해지고 있지만, 현 시점에서는 그 목적이 충분하게는 달성되어 있지 않다. 예를 들어, 모노실란(SiH4) 가스나 디실란(Si2H6) 가스를 사용한 실리콘막(Si막)의 성막 처리는, 종래, 500℃ 미만의 저온 영역에서 행하는 것은 곤란하였다.
또한, HF에 대한 웨트 에칭 내성에 관해서는, SiN막이나 SiCN막은 SiO막보다도 높은 내성을 갖고 있고, Si막은 SiN막이나 SiCN막보다도 더욱 높은 내성을 갖고 있다. 즉, Si막은, SiO막 등과 비교하여 가공 특성(예를 들어, 웨트 에칭 내성 등)이 크게 다른 막으로, SiO막 등을 가공할 때의 가공용 막(예를 들어, HF를 사용하여 기초의 SiO막 등을 에칭할 때의 에칭 마스크용 막 등)으로서 적절하게 사용할 수 있다. 현 시점에서는, SiO막 등과 비교하여 가공 특성이 크게 다른 막을 저온 영역에서 형성하는 것은 곤란하고, 그 종류는 한정되어 있다. 따라서, 소정 원소, 예를 들어 Si를 포함하는 Si막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성할 수 있으면, 가공용 막의 선택지를 증가시키는 것이 가능해져, 가공 방법의 선택지를 증가시키는 것이 가능해진다.
따라서, 본 발명의 목적은, 실리콘막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성할 수 있는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체를 제공하는 것에 있다.
본 발명의 일 형태에 따르면,
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 공정과,
상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 갖고,
상기 사이클을 상기 소정 횟수 행하는 공정에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 따르면,
기판을 수용하는 처리실과,
상기 처리실 내의 기판에 대해, 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계와,
상기 처리실 내의 기판에 대해, 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계와,
상기 처리실 내의 기판을 가열하는 히터와,
상기 처리실 내의 기판에 대해 상기 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 처리와, 상기 기판에 대해 상기 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 처리를 포함하는 사이클을 상기 소정 횟수 행하고, 그때, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 히터를 제어하는 제어부를 갖는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면,
기판 처리 장치의 처리실 내의 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 순서와,
상기 처리실 내의 상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 순서를 포함하는 사이클을 상기 소정 횟수 행하는 순서를 컴퓨터에 실행시키고,
상기 사이클을 상기 소정 횟수 행하는 순서에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
본 발명에 따르면, 실리콘막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성하는 것이 가능한 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체를 제공할 수 있다.
도 1은 본 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로 부분을 종단면도로 도시하는 도면.
도 2는 본 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도.
도 4는 본 실시 형태의 성막 시퀀스에 있어서의 성막 플로우를 나타내는 도면.
도 5는 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍을 나타내는 도면.
도 6은 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예 1을 도시하는 도면.
도 7은 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예 2를 도시하는 도면.
도 8은 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예 3을 도시하는 도면.
도 9는 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍의 변형예 4를 도시하는 도면.
도 10은 본 발명의 실시예 1에 따른 XPS 측정 결과를 나타내는 그래프도.
도 11의 (a)는 본 발명의 실시예 2에 따른 TEM 화상, (b) 및 (c)는 그 부분 확대 화상.
<본 발명의 일 실시 형태>
이하에, 본 발명의 일 실시 형태를 도면에 기초하여 설명한다.
(1) 기판 처리 장치의 구성
도 1은 본 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로(202) 부분을 종단면도로 도시하고 있다. 도 2는 본 실시 형태에서 바람직하게 사용되는 종형 처리로의 개략 구성도로서, 처리로(202) 부분을 도 1의 A-A선 단면도로 도시하고 있다. 또한, 본 발명은, 본 실시 형태에 따른 기판 처리 장치에 한정되지 않고, 매엽식, Hot Wall형, Cold Wall형의 처리로를 갖는 기판 처리 장치에도 바람직하게 적용할 수 있다.
도 1에 도시되어 있는 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 또한, 히터(207)는, 후술하는 바와 같이 가스를 열로 활성화시키는 활성화 기구로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단부가 폐색되고 하단부가 개방된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c)이 반응관(203)의 하부를 관통하도록 설치되어 있다. 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c)에는, 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제3 가스 공급관(232c)이, 각각 접속되어 있다. 또한, 제3 가스 공급관(232c)에는, 제4 가스 공급관(232d)이 접속되어 있다. 이와 같이, 반응관(203)에는 3개의 노즐(249a, 249b, 249c)과, 4개의 가스 공급관(232a, 232b, 232c, 232d)이 설치되어 있고, 처리실(201) 내에 복수 종류, 여기서는 4종류의 가스를 공급할 수 있도록 구성되어 있다.
또한, 반응관(203)의 하방에, 반응관(203)을 지지하는 금속제의 매니홀드를 설치하고, 각 노즐을, 이 금속제의 매니홀드의 측벽을 관통하도록 설치하도록 하여도 된다. 이 경우, 이 금속제의 매니홀드에, 후술하는 배기관(231)을 더 설치하도록 하여도 된다. 또한, 이 경우라도, 배기관(231)을 금속제의 매니홀드가 아닌, 반응관(203)의 하부에 설치하도록 하여도 된다. 이와 같이, 처리로(202)의 노 입구부를 금속제로 하고, 이 금속제의 노 입구부에 노즐 등을 장착하도록 하여도 된다.
제1 가스 공급관(232a)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a) 및 개폐 밸브인 밸브(243a)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 제1 불활성 가스 공급관(232e)이 접속되어 있다. 이 제1 불활성 가스 공급관(232e)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241e) 및 개폐 밸브인 밸브(243e)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 선단부에는, 상술한 제1 노즐(249a)가 접속되어 있다. 제1 노즐(249a)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해 수직 상승하도록 설치되어 있다. 즉, 제1 노즐(249a)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 제1 노즐(249a)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해 수직 상승하도록 설치되어 있다. 제1 노즐(249a)의 측면에는 가스를 공급하는 가스 공급 구멍(250a)이 형성되어 있다. 가스 공급 구멍(250a)은 반응관(203)의 중심을 향하도록 개방되어 있어, 웨이퍼(200)를 향해 가스를 공급하는 것이 가능하게 되어 있다. 이 가스 공급 구멍(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다. 주로, 제1 가스 공급관(232a), 매스 플로우 컨트롤러(241a), 밸브(243a)에 의해 제1 가스 공급계가 구성된다. 또한, 제1 노즐(249a)을 제1 가스 공급계에 포함시켜 생각하여도 된다. 또한, 주로, 제1 불활성 가스 공급관(232e), 매스 플로우 컨트롤러(241e), 밸브(243e)에 의해 제1 불활성 가스 공급계가 구성된다. 제1 불활성 가스 공급계는 퍼지 가스 공급계로서도 기능한다.
제2 가스 공급관(232b)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241b) 및 개폐 밸브인 밸브(243b)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 제2 불활성 가스 공급관(232f)이 접속되어 있다. 이 제2 불활성 가스 공급관(232f)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241f) 및 개폐 밸브인 밸브(243f)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 선단부에는, 상술한 제2 노즐(249b)이 접속되어 있다. 제2 노즐(249b)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해 수식 상승하도록 설치되어 있다. 즉, 제2 노즐(249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 제2 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해 수직 상승하도록 설치되어 있다. 제2 노즐(249b)의 측면에는 가스를 공급하는 가스 공급 구멍(250b)이 형성되어 있다. 가스 공급 구멍(250b)은 반응관(203)의 중심을 향하도록 개방되어 있어, 웨이퍼(200)를 향해 가스를 공급하는 것이 가능하게 되어 있다. 이 가스 공급 구멍(250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다. 주로, 제2 가스 공급관(232b), 매스 플로우 컨트롤러(241b), 밸브(243b)에 의해 제2 가스 공급계가 구성된다. 또한, 제2 노즐(249b)을 제2 가스 공급계에 포함시켜 생각하여도 된다. 또한, 주로, 제2 불활성 가스 공급관(232f), 매스 플로우 컨트롤러(241f), 밸브(243f)에 의해 제2 불활성 가스 공급계가 구성된다. 제2 불활성 가스 공급계는 퍼지 가스 공급계로서도 기능한다.
제3 가스 공급관(232c)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241c) 및 개폐 밸브인 밸브(243c)가 설치되어 있다. 또한, 제3 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 제4 가스 공급관(232d)이 접속되어 있다. 이 제4 가스 공급관(232d)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241d) 및 개폐 밸브인 밸브(243d)가 설치되어 있다. 또한, 제3 가스 공급관(232c)에 있어서의 제4 가스 공급관(232d)과의 접속 개소보다도 하류측에는, 제3 불활성 가스 공급관(232g)이 접속되어 있다. 이 제3 불활성 가스 공급관(232g)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241g) 및 개폐 밸브인 밸브(243g)가 설치되어 있다. 또한, 제3 가스 공급관(232c)의 선단부에는, 상술한 제3 노즐(249c)이 접속되어 있다. 제3 노즐(249c)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해 수직 상승하도록 설치되어 있다. 즉, 제3 노즐(249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 제3 노즐(249c)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해 수직 상승하도록 설치되어 있다. 제3 노즐(249c)의 측면에는 가스를 공급하는 가스 공급 구멍(250c)이 형성되어 있다. 가스 공급 구멍(250c)은 반응관(203)의 중심을 향하도록 개방되어 있어, 웨이퍼(200)를 향해 가스를 공급하는 것이 가능하게 되어 있다. 이 가스 공급 구멍(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다. 주로, 제3 가스 공급관(232c), 매스 플로우 컨트롤러(241c), 밸브(243c)에 의해 제3 가스 공급계가 구성된다. 또한, 제3 노즐(249c)을 제3 가스 공급계에 포함시켜 생각하여도 된다. 또한, 주로, 제4 가스 공급관(232d), 매스 플로우 컨트롤러(241d), 밸브(243d)에 의해 제4 가스 공급계가 구성된다. 또한, 제3 가스 공급관(232c)에 있어서의 제4 가스 공급관(232d)과의 접속부보다 하류측, 제3 노즐(249c)을 제4 가스 공급계에 포함시켜 생각하여도 된다. 또한, 주로, 제3 불활성 가스 공급관(232g), 매스 플로우 컨트롤러(241g), 밸브(243g)에 의해 제3 불활성 가스 공급계가 구성된다. 제3 불활성 가스 공급계는 퍼지 가스 공급계로서도 기능한다.
이와 같이, 본 실시 형태에 있어서의 가스 공급의 방법은, 반응관(203)의 내벽과, 적재된 복수매의 웨이퍼(200)의 단부로 정의되는 원호 형상의 세로로 긴 공간 내에 배치한 노즐(249a, 249b, 249c)을 경유하여 가스를 반송하고, 노즐(249a, 249b, 249c)에 각각 개방된 가스 공급 구멍(250a, 250b, 250c)으로부터 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시키고 있고, 반응관(203) 내에 있어서의 가스의 주된 흐름을 웨이퍼(200)의 표면과 평행한 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있어, 각 웨이퍼(200)에 형성되는 박막의 막 두께를 균일하게 할 수 있는 효과가 있다. 또한, 웨이퍼(200)의 표면 상을 흐른 가스, 즉, 반응 후의 잔류 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해 흐르지만, 이 잔류 가스의 흐름 방향은, 배기구의 위치에 따라 적절하게 특정되고, 수직 방향에 한정된 것은 아니다.
제1 가스 공급관(232a)으로부터는, 소정 원소 및 할로겐기를 포함하는 제1 원료로서, 예를 들어 적어도 실리콘(Si) 원소와 클로로기를 포함하는 제1 원료 가스인 클로로실란계 원료 가스가, 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)을 통해 처리실(201) 내에 공급된다. 여기서, 클로로실란계 원료라 함은, 클로로기를 갖는 실란계 원료를 말하며, 적어도 실리콘(Si) 및 염소(Cl)를 포함하는 원료이다. 즉, 여기서 말하는 클로로실란계 원료는, 할로겐화물의 일종이라고도 할 수 있다. 또한, 본 명세서에 있어서 「원료」라고 하는 용어를 사용한 경우는, 「액체 상태인 액체 원료」를 의미하는 경우, 「액체 원료를 기화한 원료 가스」를 의미하는 경우, 또는 그 양쪽을 의미하는 경우가 있다. 따라서, 본 명세서에 있어서 「클로로실란계 원료」라고 하는 용어를 사용한 경우는, 「액체 상태인 클로로실란계 원료」를 의미하는 경우, 「클로로실란계 원료 가스」를 의미하는 경우, 또는 그 양쪽을 의미하는 경우가 있다. 클로로실란계 원료 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭:HCDS) 가스를 사용할 수 있다. 또한, HCDS와 같이 상온 상압하에서 액체 상태인 액체 원료를 사용하는 경우는, 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 원료 가스(HCDS 가스)로서 공급하게 된다.
제2 가스 공급관(232b)으로부터는, 소정 원소 및 아미노기(아민기)를 포함하는 제2 원료로서, 예를 들어 적어도 실리콘(Si) 원소와 아미노기를 포함하는 제2 원료 가스인 아미노실란계 원료 가스가, 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)을 통해 처리실(201) 내에 공급된다. 여기서, 아미노실란계 원료라 함은, 아미노기를 갖는 실란계 원료(메틸기나 에틸기나 부틸기 등의 알킬기도 함유하는 실란계 원료이기도 함)를 말하며, 적어도 실리콘(Si), 탄소(C) 및 질소(N)를 포함하는 원료이다. 즉, 여기서 말하는 아미노실란계 원료는, 유기계의 원료라고도 할 수 있고, 유기 아미노실란계 원료라고도 할 수 있다. 또한, 본 명세서에 있어서 「아미노실란계 원료」라고 하는 용어를 사용한 경우는, 「액체 상태인 아미노실란계 원료」를 의미하는 경우, 「아미노실란계 원료 가스」를 의미하는 경우, 또는 그 양쪽을 의미하는 경우가 있다. 아미노실란계 원료로서는, 예를 들어 조성식 중에(1분자 중에) 1개의 아미노기를 포함하는 원료인 모노아미노실란(SiH3R)을 사용할 수 있다. 여기서, R은 리간드(배위자)를 나타내고 있고, 여기서는, 1개의 질소 원자(N)에, 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기가 1개 또는 2개 배위된 아미노기(NH2로 표현되는 아미노기의 H의 한쪽 또는 양쪽을 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기로 치환한 것)를 나타내고 있다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위되어 있는 경우는, 그 2개가 동일한 탄화수소기이어도 되고, 다른 탄화수소기이어도 된다. 또한, 탄화수소기는, 2중 결합이나 3중 결합 등의 불포화 결합을 포함하고 있어도 된다. 또한, 아미노기는 환상 구조를 갖고 있어도 된다. 예를 들어, SiH3R로서는, (에틸메틸아미노)실란(SiH3[N(CH3)(C2H5)]), (디메틸아민)실란(SiH3[N(CH3)2]), (디에틸피페리디노)실란(SiH3[NC5H8(C2H5)2]) 등을 사용할 수 있다. 또한, SiH3R과 같이 상온 상압하에서 액체 상태인 액체 원료를 사용하는 경우는, 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 원료 가스(SiH3R 가스)로서 공급하게 된다.
제3 가스 공급관(232c)으로부터는, 소정 원소를 포함하는 제3 원료로서, 예를 들어 실리콘(Si)을 포함하고, 염소(Cl), 탄소(C), 질소(N), 산소(O)를 포함하지 않는 제3 원료 가스인 실란계 원료 가스, 즉, 무기 실란계 원료 가스가, 매스 플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)을 통해 처리실(201) 내에 공급된다. 이 경우의 무기 실란계 원료 가스는, Cl, C, N, O 비함유의 실란계 원료 가스라고도 할 수 있다. 실란계 원료 가스(무기 실란계 원료 가스)로서는, 예를 들어 모노실란(SiH4) 가스를 사용할 수 있다.
제4 가스 공급관(232d)으로부터는, 소정 원소 및 아미노기(아민기)를 포함하는 제4 원료로서, 예를 들어 적어도 실리콘(Si) 원소와 아미노기를 포함하는 제4 원료 가스인 아미노실란계 원료 가스가, 매스 플로우 컨트롤러(241d), 밸브(243d), 제3 가스 공급관(232c), 제3 노즐(249c)을 통해 처리실(201) 내에 공급된다. 아미노실란계 원료 가스로서는, 예를 들어 조성식 중에(1분자 중에) 복수의 아미노기를 포함하는 원료인 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭:3DMAS) 가스를 사용할 수 있다. 3DMAS와 같이 상온 상압하에서 액체 상태인 액체 원료를 사용하는 경우는, 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 원료 가스(3DMAS 가스)로서 공급하게 된다.
불활성 가스 공급관(232e, 232f, 232g)으로부터는, 예를 들어 질소(N2) 가스가, 각각 매스 플로우 컨트롤러(241e, 241f, 241g), 밸브(243e, 243f, 243g), 가스 공급관(232a, 232b, 232c), 노즐(249a, 249b, 249c)을 통해 처리실(201) 내에 공급된다.
또한, 예를 들어 각 가스 공급관으로부터 상술한 바와 같은 가스를 각각 흘리는 경우, 제1 가스 공급계에 의해, 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계, 즉, 제1 원료 가스 공급계로서의 클로로실란계 원료 가스 공급계가 구성된다. 또한, 클로로실란계 원료 가스 공급계를, 간단히, 클로로실란계 원료 공급계라고도 칭한다. 또한, 제2 가스 공급계에 의해, 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계, 즉, 제2 원료 가스 공급계로서의 아미노실란계 원료 가스 공급계가 구성된다. 또한, 아미노실란계 원료 가스 공급계를, 간단히, 아미노실란계 원료 공급계라고도 칭한다. 또한, 제3 가스 공급계에 의해, 소정 원소를 포함하는 제3 원료를 공급하는 제3 원료 공급계, 즉, 제3 원료 가스 공급계로서의 실란계 원료 가스 공급계(무기 실란계 원료 가스 공급계)가 구성된다. 또한, 실란계 원료 가스 공급계(무기 실란계 원료 가스 공급계)를, 간단히, 실란계 원료 공급계(무기 실란계 원료 공급계)라고도 칭한다. 또한, 제4 가스 공급계에 의해, 소정 원소 및 아미노기를 포함하는 제4 원료를 공급하는 제4 원료 공급계, 즉, 제4 원료 가스 공급계로서의 아미노실란계 원료 가스 공급계가 구성된다. 또한, 아미노실란계 원료 가스 공급계를, 간단히, 아미노실란계 원료 공급계라고도 칭한다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 도 2에 도시하는 바와 같이, 횡단면에서 볼 때, 배기관(231)은, 반응관(203)의 제1 노즐(249a)의 가스 공급 구멍(250a), 제2 노즐(249b)의 가스 공급 구멍(250b) 및 제3 노즐(249c)의 가스 공급 구멍(250c)이 형성되는 측과 대향하는 측, 즉, 웨이퍼(200)를 사이에 두고 가스 공급 구멍(250a, 250b, 250c)과는 반대측에 설치되어 있다. 또한, 도 1에 도시하는 바와 같이 종단면에서 볼 때, 배기관(231)은, 가스 공급 구멍(250a, 250b, 250c)이 형성되는 개소보다도 하방에 설치되어 있다. 이 구성에 의해, 가스 공급 구멍(250a, 250b, 250c)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는, 수평 방향, 즉, 웨이퍼(200)의 표면과 평행한 방향을 향해 흐른 후, 하방을 향해 흘러, 배기관(231)으로부터 배기되게 된다. 처리실(201) 내에 있어서의 가스의 주된 흐름이 수평 방향을 향하는 흐름으로 되는 것은 상술한 바와 같다.
배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. 또한, APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 또한, 진공 펌프(246)를 배기계에 포함시켜 생각하여도 된다. 배기계는, 진공 펌프(246)를 작동시키면서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 APC 밸브(244)의 개방도를 조절함으로써, 처리실(201) 내의 압력이 소정의 압력(진공도)으로 되도록 진공 배기할 수 있도록 구성되어 있다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노 입구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은 반응관(203)의 하단에 수직 방향 하측으로부터 맞닿도록 구성되어 있다. 시일 캡(219)은, 예를 들어 스테인리스 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는, 후술하는 기판 유지구로서의 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은 시일 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 즉, 보트 엘리베이터(115)는, 보트(217), 즉, 웨이퍼(200)를, 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성된다.
기판 유지구로서의 보트(217)는, 예를 들어 석영이나 탄화규소 등의 내열성 재료로 이루어지고, 복수매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태에서 정렬시켜 다단으로 지지하도록 구성되어 있다. 또한, 보트(217)의 하부에는, 예를 들어 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열 부재(218)가 설치되어 있어, 히터(207)로부터의 열이 시일 캡(219)측으로 전달되기 어려워지도록 구성되어 있다. 또한, 단열 부재(218)는, 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수매의 단열판과, 이들 단열판을 수평 자세로 다단으로 지지하는 단열판 홀더에 의해 구성하여도 된다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 되도록 구성되어 있다. 온도 센서(263)는, 노즐(249a, 249b, 249c)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시되어 있는 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에 있어서의 각 순서를 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것으로, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 본 명세서에 있어서 프로그램이라고 하는 용어를 사용한 경우는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f, 241g), 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 그리고, CPU(121a)는, 판독한 프로세스 레시피의 내용을 따르도록, 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f, 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 APC 밸브(244)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
또한, 컨트롤러(121)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)를 준비하고, 이러한 외부 기억 장치(123)를 사용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해, 본 실시 형태에 따른 컨트롤러(121)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(123)를 통해 공급하는 경우에 한정되지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(123)를 통하지 않고 프로그램을 공급하도록 하여도 된다. 또한, 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 간단히, 기록 매체라고도 한다. 또한, 본 명세서에 있어서 기록 매체라고 하는 용어를 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
다음에, 상술한 기판 처리 장치의 처리로를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 소정 원소 단체로 구성되는 박막을 성막하는 시퀀스 예에 대해 도 4, 도 5를 참조하면서 설명한다. 도 4는, 본 실시 형태의 성막 시퀀스에 있어서의 성막 플로우를 나타내는 도면이다. 도 5는, 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍을 나타내는 도면이다. 또한, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 실시 형태의 성막 시퀀스에서는,
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 소정 원소 및 할로겐기를 포함하는 제1층을 형성하는 공정과,
기판에 대해 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 실시한다.
사이클을 소정 횟수 행하는 공정에서는, 기판의 온도를, 제2 원료에 있어서의 소정 원소로부터 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 리간드가 제1층에 있어서의 할로겐기와 반응하여 제1층으로부터 할로겐기를 제거함과 함께, 분리된 리간드가 제1층에 있어서의 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 제2 원료에 있어서의 리간드가 분리된 소정 원소가 제1층에 있어서의 소정 원소와 결합하는 온도로 함으로써, 기판상에, 소정 원소 단체로 구성되는 박막을 형성한다.
구체적으로는,
처리실(201) 내의 웨이퍼(200)에 대해 제1 원료로서 클로로실란계 원료를 공급함으로써, 실리콘 및 클로로기(염소)를 포함하는 제1층으로서 염소를 포함하는 실리콘 함유층을 형성하는 공정과,
처리실(201) 내의 웨이퍼(200)에 대해 제2 원료로서 아미노실란계 원료를 공급함으로써, 염소를 포함하는 실리콘 함유층을 개질하여, 제2층으로서 실리콘 단체로 구성되는 실리콘층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 실시한다.
사이클을 소정 횟수 행하는 공정에서는, 웨이퍼(200)의 온도를, 아미노실란계 원료에 있어서의 실리콘으로부터 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 리간드가 염소를 포함하는 실리콘 함유층에 있어서의 염소와 반응하여 염소를 포함하는 실리콘 함유층으로부터 염소를 제거함과 함께, 분리된 리간드가, 염소가 제거된 실리콘 함유층에 있어서의 실리콘과 결합하는 것을 저해하는 온도이며, 또한 아미노실란계 원료에 있어서의 리간드가 분리된 실리콘이, 염소가 제거된 실리콘 함유층에 있어서의 실리콘과 결합하는 온도로 함으로써, 웨이퍼(200) 상에 실리콘 단체로 구성되는 실리콘막을 형성한다.
여기서, 「제1층을 형성하는 공정과, 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행한다」라고 함은, 이 사이클을 1회 행하는 경우와, 이 사이클을 복수회 반복하는 경우의 양쪽을 포함한다. 즉, 이 사이클을 1회 이상(소정 횟수) 행하는 것을 의미한다.
이하, 본 실시 형태의 성막 시퀀스를 구체적으로 설명한다. 여기서는, 클로로실란계 원료 가스로서 HCDS 가스를, 아미노실란계 원료 가스로서 SiH3R 가스를 사용하여, 도 4의 성막 플로우 및 도 5의 성막 시퀀스에 의해, 웨이퍼(200) 상에 실리콘 단체로 구성되는 실리콘막(Si막)을 형성하는 예에 대해 설명한다.
또한, 본 명세서에 있어서 「웨이퍼」라고 하는 용어를 사용한 경우는, 「웨이퍼 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우(즉, 표면에 형성된 소정의 층이나 막 등을 포함하여 웨이퍼라고 칭하는 경우)가 있다. 또한, 본 명세서에 있어서 「웨이퍼의 표면」이라고 하는 용어를 사용한 경우는, 「웨이퍼 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에 있어서 「웨이퍼에 대해 소정의 가스를 공급한다」라고 기재한 경우는, 「웨이퍼 자체의 표면(노출면)에 대해 소정의 가스를 직접 공급하는」것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등에 대해, 즉, 적층체로서의 웨이퍼의 최표면에 대해 소정의 가스를 공급하는」것을 의미하는 경우가 있다. 또한, 본 명세서에 있어서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우는, 「웨이퍼 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성하는」것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성하는」 것을 의미하는 경우가 있다.
또한, 본 명세서에 있어서 「기판」이라고 하는 용어를 사용한 경우도, 「웨이퍼」라고 하는 용어를 사용한 경우와 마찬가지로, 그 경우, 상기 설명에 있어서, 「웨이퍼」를 「기판」으로 치환하여 생각하면 된다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 도 1에 도시되어 있는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어올려져 처리실(201) 내로 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220)을 통해 반응관(203)의 하단을 시일한 상태로 된다.
(압력 조정 및 온도 조정)
처리실(201) 내가 원하는 압력(진공도)으로 되도록 진공 펌프(246)에 의해 진공 배기된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에 의해 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다(압력 조정). 또한, 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 상시 작동시킨 상태를 유지한다. 또한, 처리실(201) 내가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다(온도 조정). 또한, 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 계속해서 행해진다. 계속해서, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도, 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 계속해서 행해진다.
〔실리콘막 형성 공정〕
그 후, 다음 2개의 스텝, 즉, 스텝 1, 2를 순차 실행한다.
[스텝 1]
(HCDS 가스 공급)
제1 가스 공급관(232a)의 밸브(243a)를 개방하여, 제1 가스 공급관(232a) 내에 HCDS 가스를 흘린다. 제1 가스 공급관(232a) 내를 흐른 HCDS 가스는, 매스 플로우 컨트롤러(241a)에 의해 유량 조정된다. 유량 조정된 HCDS 가스는 제1 노즐(249a)의 가스 공급 구멍(250a)으로부터 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대해 HCDS 가스가 공급되게 된다. 이때 동시에 밸브(243e)를 개방하여, 제1 불활성 가스 공급관(232e) 내에 N2 가스 등의 불활성 가스를 흘린다. 제1 불활성 가스 공급관(232e) 내를 흐른 N2 가스는, 매스 플로우 컨트롤러(241e)에 의해 유량 조정된다. 유량 조정된 N2 가스는 HCDS 가스와 함께 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 또한, 이때, 제2 노즐(249b), 제3 노즐(249c) 내로의 HCDS 가스의 침입을 방지하기 위해, 밸브(243f, 243g)를 개방하여, 제2 불활성 가스 공급관(232f), 제3 불활성 가스 공급관(232g) 내로 N2 가스를 흘린다. N2 가스는, 제2 가스 공급관(232b), 제3 가스 공급관(232c), 제2 노즐(249b), 제3 노즐(249c)을 통해 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다.
이때, APC 밸브(244)를 적정하게 조정하여, 처리실(201) 내의 압력을, 예를 들어 1∼13300㎩, 바람직하게는 20∼1330㎩의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241a)에서 제어하는 HCDS 가스의 공급 유량은, 예를 들어 1∼1000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241e, 241f, 241g)에서 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100∼10000sccm의 범위 내의 유량으로 한다. HCDS 가스를 웨이퍼(200)에 대해 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다.
이때, 웨이퍼(200)의 온도가 250℃ 미만이면, 웨이퍼(200) 상에 HCDS가 화학 흡착되기 어려워져, 실용적인 성막 속도가 얻어지지 않게 되는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 함으로써, 이것을 해소하는 것이 가능해진다. 또한, 웨이퍼(200)의 온도를 300℃ 이상, 나아가서는 350℃ 이상으로 함으로써, 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능해져, 보다 충분한 성막 속도가 얻어지게 된다. 또한, 웨이퍼(200)의 온도가 700℃를 초과하면 CVD 반응이 강해짐(기상 반응이 지배적으로 됨)으로써, 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해져 버린다. 웨이퍼(200)의 온도를 700℃ 이하로 함으로써, 막 두께 균일성의 악화를 억제할 수 있어, 그 제어가 가능해진다. 특히, 웨이퍼(200)의 온도를 650℃ 이하, 나아가서는 600℃ 이하로 함으로써, 표면 반응이 지배적으로 되고, 막 두께 균일성을 확보하기 쉬워져, 그 제어가 용이해진다. 이와 같이, 웨이퍼(200)의 온도가, 예를 들어 250∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도이면, 스텝 1에 있어서의 처리(후술하는 제1층의 형성)를 진행시키는 것이 가능해진다.
단, 상세에 대해서는 후술하겠지만, 웨이퍼(200)의 온도가 300℃ 미만이면, 후술하는 스텝 2에 있어서의 개질 반응(제1층의 개질 반응)이 진행되기 어려워진다. 웨이퍼(200)의 온도를 300℃ 이상으로 함으로써, 스텝 2에 있어서의 개질 반응을 진행시키기 쉽게 할 수 있다. 또한, 웨이퍼(200)의 온도를 350℃ 이상으로 함으로써, 스텝 2에 있어서의 개질 반응이 보다 활발해진다. 또한, 웨이퍼(200)의 온도가 450℃를 초과하면, 스텝 2에 있어서의 개질 반응을 적정하게 진행시키는 것이 어려워진다. 즉, 스텝 2에 있어서의 처리를 효율적이고 또한 적정하게 진행시키기 위해서는, 웨이퍼(200)의 온도를, 예를 들어 300∼450℃, 바람직하게는 350∼450℃의 범위 내의 온도로 할 필요가 있다.
이와 같이, 스텝 1과 스텝 2에서는 적합한 온도 조건이 서로 다르고, 스텝 1을 진행시키는 데 적합한 온도 범위 중에, 스텝 2를 진행시키는 데 적합한 온도 범위가 포함되는 형태로 된다. 여기서, 스텝 1, 2를 포함하는 사이클을 소정 횟수 행하는 실리콘막 형성 공정의 처리량을 향상시키기 위해서는, 스텝 1과 스텝 2에서 웨이퍼(200)의 온도를 동일한 온도 조건으로 하는 것이 바람직하다. 즉, 스텝 1에 있어서의 웨이퍼(200)의 온도 조건을, 스텝 2에 있어서의 웨이퍼(200)의 온도 조건과 동일하게 하는 것이 바람직하다. 따라서, 스텝 1에 있어서는, 웨이퍼(200)의 온도를, 예를 들어 300∼450℃, 바람직하게는 350∼450℃의 범위 내의 온도로 하는 것이 좋다. 이 온도대이면, 스텝 1에 있어서의 처리(제1층의 형성)와, 스텝 2에 있어서의 개질 처리(제1층의 개질)를, 각각 효율적이고 또한 적정하게 진행시키는 것이 가능해진다.
상술한 조건하에서 웨이퍼(200)에 대해 HCDS 가스를 공급함으로써, 웨이퍼(200)(표면의 기초막) 상에 제1층으로서, 예를 들어 1 원자층 미만으로부터 수 원자층 정도의 두께의 염소(Cl)를 포함하는 실리콘 함유층이 형성된다. Cl을 포함하는 실리콘 함유층은 HCDS 가스의 흡착층이어도 되고, Cl을 포함하는 실리콘층(Si층)이어도 되고, 그 양쪽을 포함하고 있어도 된다.
여기서, Cl을 포함하는 실리콘층이라 함은, 실리콘(Si)에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속적인 층이나, 이들을 겹쳐 생기는 Cl을 포함하는 실리콘 박막도 포함하는 총칭이다. 또한, Si에 의해 구성되고 Cl을 포함하는 연속적인 층을 Cl을 포함하는 실리콘 박막이라고 하는 경우도 있다. 또한, Cl을 포함하는 실리콘층을 구성하는 Si는, Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
또한, HCDS 가스의 흡착층은, HCDS 가스의 가스 분자의 연속적인 화학 흡착층 외에, 불연속적인 화학 흡착층도 포함한다. 즉, HCDS 가스의 흡착층은, HCDS 분자로 구성되는 1 분자층 혹은 1 분자층 미만의 두께의 화학 흡착층을 포함한다. 또한, HCDS 가스의 흡착층을 구성하는 HCDS(Si2Cl6) 분자는, Si와 Cl의 결합이 일부 끊긴 것(SixCly 분자)도 포함한다. 즉, HCDS 가스의 흡착층은, Si2Cl6 분자 및/또는 SixCly 분자의 연속적인 화학 흡착층이나 불연속적인 화학 흡착층을 포함한다.
또한, 1 원자층 미만의 두께의 층이라 함은, 불연속적으로 형성되는 원자층을 의미하고 있어, 1 원자층의 두께의 층이라 함은, 연속적으로 형성되는 원자층을 의미하고 있다. 또한, 1 분자층 미만의 두께의 층이라 함은, 불연속적으로 형성되는 분자층을 의미하고 있고, 1 분자층의 두께의 층이라 함은, 연속적으로 형성되는 분자층을 의미하고 있다.
HCDS 가스가 자기 분해(열분해)되는 조건하, 즉, HCDS의 열분해 반응이 발생하는 조건하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 Cl을 포함하는 실리콘층이 형성된다. HCDS 가스가 자기 분해(열분해)되지 않는 조건하, 즉, HCDS의 열분해 반응이 발생하지 않는 조건하에서는, 웨이퍼(200) 상에 HCDS 가스가 흡착됨으로써 HCDS 가스의 흡착층이 형성된다. 또한, 웨이퍼(200) 상에 HCDS 가스의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 Cl을 포함하는 실리콘층을 형성하는 쪽이, 성막률을 높게 할 수 있어, 바람직하다.
웨이퍼(200) 상에 형성되는 Cl을 포함하는 실리콘 함유층의 두께가 수 원자층을 초과하면, 후술하는 스텝 2에서의 개질의 작용이 Cl을 포함하는 실리콘 함유층의 전체에 도달하지 않게 된다. 또한, 웨이퍼(200) 상에 형성 가능한 Cl을 포함하는 실리콘 함유층의 두께의 최소값은 1 원자층 미만이다. 따라서, Cl을 포함하는 실리콘 함유층의 두께는 1 원자층 미만으로부터 수 원자층 정도로 하는 것이 바람직하다. 또한, Cl을 포함하는 실리콘 함유층의 두께를 1 원자층 이하, 즉, 1 원자층 또는 1 원자층 미만으로 함으로써, 후술하는 스텝 2에서의 개질 반응의 작용을 상대적으로 높일 수 있어, 스텝 2의 개질 반응에 필요로 하는 시간을 단축할 수 있다. 스텝 1의 Cl을 포함하는 실리콘 함유층 형성에 필요로 하는 시간을 단축할 수도 있다. 결과적으로, 1 사이클당의 처리 시간을 단축할 수 있어, 총 처리 시간을 단축하는 것도 가능해진다. 즉, 성막률을 높게 하는 것도 가능해진다. 또한, Cl을 포함하는 실리콘 함유층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능해진다.
(잔류 가스 제거)
Cl을 포함하는 실리콘 함유층이 형성된 후, 제1 가스 공급관(232a)의 밸브(243a)를 폐쇄하여, HCDS 가스의 공급을 정지한다. 이때, 배기관(231)의 APC 밸브(244)는 개방된 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 혹은 제1층 형성에 기여한 후의 HCDS 가스를 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243e, 243f, 243g)는 개방된 상태로 하여, 불활성 가스로서의 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 혹은 제1층 형성에 기여한 후의 HCDS 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
또한, 이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행해지는 스텝 2에 있어서 악영향이 발생하는 일은 없다. 이때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예를 들어 반응관(203)[처리실(201)]의 용적과 동일한 정도의 양을 공급함으로써, 스텝 2에 있어서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하여, 처리량을 향상시킬 수 있다. 또한, N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
클로로실란계 원료 가스로서는, 헥사클로로디실란(Si2Cl6, 약칭:HCDS) 가스 외에, 테트라클로로실란, 즉, 실리콘 테트라클로라이드(SiCl4, 약칭:STC) 가스, 트리클로로실란(SiHCl3, 약칭:TCS) 가스, 디클로로실란(SiH2Cl2, 약칭:DCS) 가스, 모노클로로실란(SiH3Cl, 약칭:MCS) 가스 등의 무기 원료를 사용하여도 된다. 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용하여도 된다.
[스텝 2]
(SiH3R 가스 공급)
스텝 1이 종료되고 처리실(201) 내의 잔류 가스를 제거한 후, 제2 가스 공급관(232b)의 밸브(243b)를 개방하여, 제2 가스 공급관(232b) 내에 SiH3R 가스를 흘린다. 제2 가스 공급관(232b) 내를 흐른 SiH3R 가스는, 매스 플로우 컨트롤러(241b)에 의해 유량 조정된다. 유량 조정된 SiH3R 가스는, 제2 노즐(249b)의 가스 공급 구멍(250b)으로부터 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대해 SiH3R 가스가 공급되게 된다. 이때 동시에 밸브(243f)를 개방하여, 제2 불활성 가스 공급관(232f) 내에 불활성 가스로서의 N2 가스를 흘린다. 제2 불활성 가스 공급관(232f) 내를 흐른 N2 가스는, 매스 플로우 컨트롤러(241f)에 의해 유량 조정된다. 유량 조정된 N2 가스는, SiH3R 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한, 이때, 제1 노즐(249a), 제3 노즐(249c) 내로의 SiH3R 가스의 침입을 방지하기 위해, 밸브(243e, 243g)를 개방하여, 제1 불활성 가스 공급관(232e), 제3 불활성 가스 공급관(232g) 내에 N2 가스를 흘린다. N2 가스는, 제1 가스 공급관(232a), 제3 가스 공급관(232c), 제1 노즐(249a), 제3 노즐(249c)을 통해 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다.
이때, APC 밸브(244)를 적정하게 조정하여, 처리실(201) 내의 압력을, 예를 들어 1∼13300㎩, 바람직하게는 20∼1330㎩의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241b)에서 제어하는 SiH3R 가스의 공급 유량은, 예를 들어 1∼1000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241f, 241e, 241g)에서 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100∼10000sccm의 범위 내의 유량으로 한다. SiH3R 가스를 웨이퍼(200)에 대해 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다.
이때의 히터(207)의 온도는, 스텝 1과 마찬가지로, 웨이퍼(200)의 온도가 예를 들어 300∼450℃, 바람직하게는 350∼450℃의 범위 내의 온도로 되도록 하는 온도로 설정한다.
웨이퍼(200)의 온도가 300℃ 미만이면, 웨이퍼(200)에 대해 공급하는 SiH3R 가스가 자기 분해(열분해)되기 어려워져, SiH3R 가스에 있어서의 실리콘으로부터 아미노기를 포함하는 리간드(R)가 분리되기 어려워진다. 즉, 스텝 1에서 형성된 제1층(Cl을 포함하는 실리콘 함유층)과 반응하는 리간드(R)의 수가 부족해지기 쉬워진다. 그 결과, 제1층으로부터의 Cl의 제거 반응이 발생하기 어려워진다.
웨이퍼(200)의 온도를 300℃ 이상으로 함으로써, 웨이퍼(200)에 대해 공급하는 SiH3R 가스가 열분해되기 쉬워져, SiH3R 가스에 있어서의 실리콘으로부터 아미노기를 포함하는 리간드(R)가 분리되기 쉬워진다. 그리고, 분리된 리간드(R)가 제1층에 있어서의 할로겐기(Cl)와 반응함으로써, 제1층으로부터의 Cl의 제거 반응이 발생하기 쉬워진다. 또한, 웨이퍼(200)의 온도를 350℃ 이상으로 함으로써, 웨이퍼(200)에 대해 공급하는 SiH3R 가스의 열분해가 보다 활발해져, SiH3R 가스에 있어서의 실리콘으로부터 분리되는 리간드(R)의 수가 증가하기 쉬워진다. 제1층에 있어서의 Cl과 반응하는 리간드(R)의 수가 증가함으로써, 제1층으로부터의 Cl의 제거 반응이 보다 활발해진다.
또한, SiH3R 가스에 있어서의 실리콘으로부터 분리된 아미노기를 포함하는 리간드(R)가, 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 실리콘, 즉, 제1층으로부터 Cl이 제거됨으로써 미결합수[댕글링 본드(dangling bond)]를 갖게 된 실리콘(쌍을 이루지 않은 실리콘), 혹은 미결합수를 갖고 있었던 실리콘(쌍을 이루고 있지 않았던 실리콘)과 결합하기 위해서는, 450℃를 초과하는 열에너지가 필요해진다. 따라서, 웨이퍼(200)의 온도를 450℃ 이하로 함으로써, SiH3R 가스에 있어서의 실리콘으로부터 분리된 아미노기를 포함하는 리간드(R)가, 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 쌍을 이루지 않은 실리콘, 혹은 쌍을 이루고 있지 않았던 실리콘과 결합하는 것을 저해할 수 있다. 즉, 웨이퍼(200)의 온도를 450℃ 이하로 함으로써, 아미노기를 포함하는 리간드(R)가, 제1층(Cl이 제거된 실리콘 함유층) 중으로 도입되는 것을 저해할 수 있다. 그 결과, 개질 후의 제1층, 즉, 후술하는 제2층에 있어서의 탄소(C)나 질소(N) 등의 불순물 함유량을 극히 적게 할 수 있다.
또한, 웨이퍼(200)의 온도를 이 온도대(300∼450℃의 온도대)로 함으로써, SiH3R 가스에 있어서의 리간드(R)가 분리된 실리콘, 즉, SiH3R 가스에 포함되어 있었던 미결합수(단글링 본드)를 갖게 된 실리콘(쌍을 이루지 않은 실리콘)이, 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 쌍을 이루지 않은 실리콘, 혹은 쌍을 이루고 있지 않았던 실리콘과 결합하여, Si-Si 결합을 형성할 수 있다.
또한, 웨이퍼(200)의 온도가 450℃도를 초과하면, SiH3R 가스에 있어서의 실리콘으로부터 분리된 아미노기를 포함하는 리간드(R)가, 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 쌍을 이루지 않은 실리콘, 혹은, 쌍을 이루고 있지 않았던 실리콘과 결합하기 쉬워진다. 즉, 아미노기를 포함하는 리간드(R)가, 제1층(Cl이 제거된 실리콘 함유층) 중으로 도입되기 쉬워진다. 그리고, 개질 후의 제1층, 즉, 후술하는 제2층에 있어서의 탄소(C)나 질소(N) 등의 불순물 함유량이 증가하기 쉬워진다.
따라서, 웨이퍼(200)의 온도는, 예를 들어 300∼450℃, 바람직하게는 350∼450℃의 범위 내의 온도로 하는 것이 좋다.
상술한 조건하에서 웨이퍼(200)에 대해 SiH3R 가스를 공급함으로써, 스텝 1에서 웨이퍼(200) 상에 형성된 제1층(Cl을 포함하는 실리콘 함유층)과 SiH3R 가스가 반응한다. 즉, 상술한 온도로 가열한 웨이퍼(200)에 대해 SiH3R 가스를 공급함으로써, SiH3R 가스에 있어서의 실리콘으로부터 아미노기를 포함하는 리간드(R)가 분리되고, 분리된 리간드(R)가, 제1층에 있어서의 Cl과 반응하여 제1층으로부터 Cl을 제거한다. 또한, 웨이퍼(200)를 상술한 온도로 가열함으로써, SiH3R 가스에 있어서의 실리콘으로부터 분리된 아미노기를 포함하는 리간드(R)가, 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 쌍을 이루지 않은 실리콘, 혹은 쌍을 이루고 있지 않았던 실리콘과 결합하는 것이 저해되고, 또한 SiH3R 가스에 있어서의 리간드(R)가 분리되어 쌍을 이루지 않은 실리콘이, 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 쌍을 이루지 않은 실리콘, 혹은 쌍을 이루고 있지 않았던 실리콘과 결합하여, Si-Si 결합을 형성한다. 이에 의해, 스텝 1에서 웨이퍼(200) 상에 형성된 제1층(Cl을 포함하는 실리콘 함유층)은, 실리콘을 포함하고, 염소(Cl)나 탄소(C)나 질소(N) 등의 불순물의 함유량이 극히 적은 제2층으로 변화된다(개질된다). 또한, 제2층은, 1 원자층 미만으로부터 수 원자층 정도의 두께의 층이며, 염소(Cl)나 탄소(C)나 질소(N) 등의 불순물의 함유량이 극히 적은 실리콘 단체로 구성되는 실리콘층(Si층)으로 된다. 이 Si층의 결정 구조는, 아몰퍼스 상태(비정질)로 되어, 이 Si층을 아몰퍼스 실리콘층(a-Si층)이라고 칭할 수도 있다.
또한, 제2층으로서의 Si층을 형성할 때, 개질 전의 제1층 중에 포함되어 있었던 Cl과, SiH3R 가스에 포함되어 있었던 아미노기를 포함하는 리간드(R)는, SiH3R 가스에 의한 제1층의 개질 반응의 과정에 있어서 그 대부분이 반응하여, 예를 들어 아미노염 등의 가스형상의 반응 생성물을 구성하고, 배기관(231)을 통해 처리실(201) 내로부터 배출된다. 이에 의해, 개질 후의 제1층, 즉, 제2층 중에 포함되는 Cl, C, N 등의 불순물의 양을 저감시킬 수 있게 된다. 또한, 아미노실란계 원료 가스로서 SiH3R 가스를 사용한 경우에는, 그 조성식 중에(1분자 중에) 포함되는 아미노기가 적으므로, 즉, 그 조성 중에 포함되는 C나 N의 양이 적으므로, 개질 후의 제1층, 즉, 제2층 중에 포함되는 C나 N 등의 불순물의 양을 저감시키기 쉬워져, 특히, N의 양을 대폭 저감시킬 수 있게 된다.
(잔류 가스 제거)
실리콘층이 형성된 후, 제2 가스 공급관(232b)의 밸브(243b)를 폐쇄하여, SiH3R 가스의 공급을 정지한다. 이때, 배기관(231)의 APC 밸브(244)는 개방된 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응, 혹은 제2층 형성에 기여한 후의 SiH3R 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243f, 243e, 243g)는 개방된 상태로 하여, 불활성 가스로서의 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응, 혹은 제2층 형성에 기여한 후의 SiH3R 가스나 반응 부생성물을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
또한, 이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행해지는 스텝 1에 있어서 악영향이 발생하는 일은 없다. 이때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예를 들어 반응관(203)[처리실(201)]의 용적과 동일한 정도의 양을 공급함으로써, 스텝 1에 있어서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하여, 처리량을 향상시킬 수 있다. 또한, N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
아미노실란계 원료로서는, 모노아미노실란(SiH3R) 외에, 디아미노실란(SiH2RR'), 트리아미노실란(SiHRR'R''), 테트라아미노실란(SiRR'R''R''') 등의 유기 원료를 사용하여도 된다. 여기서, R, R', R'', R''' 각각은 리간드(배위자)를 나타내고 있고, 여기서는, 1개의 질소 원자(N)에, 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기가 1개 또는 2개 배위된 아미노기(NH2로 표현되는 아미노기의 H의 한쪽 또는 양쪽을 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기로 치환한 것)를 나타내고 있다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위되어 있는 경우에, 그 2개가 동일한 탄화수소기이어도 되고, 다른 탄화수소기이어도 된다. 또한, 탄화수소기는, 2중 결합이나 3중 결합 등의 불포화 결합을 포함하고 있어도 된다. 또한, R, R', R'', R''' 각각의 아미노기는, 동일한 아미노기이어도 되고, 다른 아미노기이어도 된다. 또한, 아미노기는 환상 구조를 갖고 있어도 된다. 예를 들어, SiH2RR'로서는, 비스(디에틸아미노)실란(SiH2[N(C2H5)2]2, 약칭:BDEAS), 비스(터셔리부틸아미노)실란(SiH2[NH(C4H9)]2, 약칭:BTBAS), 비스(디에틸피페리디노)실란(SiH2[NC5H8(C2H5)2]2, 약칭:BDEPS) 등을 사용할 수 있다. 또한, 예를 들어 SiHRR'R''로서는, 트리스(디에틸아미노)실란(SiH[N(C2H5)2]3, 약칭:3DEAS), 트리스(디메틸아민)실란(SiH[N(CH3)2]3, 약칭:3DMAS) 등을 사용할 수 있다. 또한, 예를 들어 SiRR'R''R'''로서는, 테트라키스(디에틸아미노)실란(Si[N(C2H5)2]4, 약칭:4DEAS), 테트라키스(디메틸아민)실란(Si[N(CH3)2]4, 약칭:4DMAS) 등을 사용할 수 있다.
또한, 아미노실란계 원료로서는, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드의 수가 2 이하이며, 또한 클로로실란계 원료의 조성식 중에 있어서의 할로겐기를 포함하는 리간드의 수 이하인 유기 원료를 사용하는 것이 바람직하다.
예를 들어, 클로로실란계 원료로서, 그 조성식 중에 있어서의 할로겐기를 포함하는 리간드(Cl)의 수가 2 이상인 HCDS(Si2Cl6), STC(SiCl4), TCS(SiHCl3), DCS(SiH2Cl2)을 사용하는 경우에는, 아미노실란계 원료로서, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수가 1인 모노아미노실란(SiH3R) 외에, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수가 2인 디아미노실란(SiH2RR')을 사용하는 것이 바람직하다. 또한, 클로로실란계 원료로서, 그 조성식 중에 있어서의 할로겐기를 포함하는 리간드(Cl)의 수가 1인 MCS(SiH3Cl)를 사용하는 경우에는, 아미노실란계 원료로서, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수가 1인 모노아미노실란(SiH3R)을 사용하는 것이 바람직하다.
또한, 아미노실란계 원료의 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수는, 클로로실란계 원료의 조성식 중에 있어서의 할로겐기를 포함하는 리간드(Cl)의 수보다도 적은 것이 바람직하다. 따라서, 클로로실란계 원료로서, 그 조성식 중에 있어서의 할로겐기를 포함하는 리간드(Cl)의 수가 2인 DCS를 사용하는 경우에는, 아미노실란계 원료로서, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수가 2인 디아미노실란을 사용하는 것보다도, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수가 1인 모노아미노실란을 사용하는 것이 바람직하다.
또한, 아미노실란계 원료의 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수는, 1인 것이 보다 바람직하다. 따라서, 아미노실란계 원료로서는, 디아미노실란을 사용하는 것보다도, 모노아미노실란을 사용하는 것이 보다 바람직하다. 이 경우, 아미노실란계 원료의 조성식 중에 있어서의 아미노기를 포함하는 리간드(R)의 수가, 클로로실란계 원료의 조성식 중에 있어서의 할로겐기를 포함하는 리간드(Cl)의 수보다도 적어지도록 하기 위해, 클로로실란계 원료로서, 그 조성식 중에 있어서의 할로겐기를 포함하는 리간드(Cl)의 수가 2 이상인 HCDS, STC, TCS, DCS를 사용하는 것이 보다 바람직하다.
이와 같이 함으로써, 스텝 2에서 제1층(Cl을 포함하는 실리콘 함유층)에 대해 공급되는 SiH3R 가스에 포함되어 있는 아미노기를 포함하는 리간드(R)에 비해, 개질 전의 제1층(Cl을 포함하는 실리콘 함유층) 중에 포함되어 있는 Cl이, 많이 존재하게 된다. 이 경우, SiH3R 가스에 포함되어 있었던 아미노기를 포함하는 리간드(R)는, 제1층의 개질 반응의 과정에 있어서, 개질 전의 제1층 중에 포함되어 있는 Cl, 즉, 아미노기를 포함하는 리간드(R)보다도 많이 존재하는 Cl과 그 대부분이 반응하여, 예를 들어 아미노염 등의 가스상의 반응 생성물을 구성하고, 배기관(231)을 통해 처리실(201) 내로부터 배출되게 된다. 즉, SiH3R 가스에 포함되어 있었던 아미노기를 포함하는 리간드(R)는, 개질 후의 제1층, 즉, 제2층 중에 도입되는 일 없이, 그 대부분이 처리실(201) 내로부터 배출되어, 소실되게 된다. 그 결과, 개질 후의 제1층, 즉, 제2층을, C, N의 불순물의 양이 더욱 적은 실리콘층으로 변화시킬(개질할) 수 있게 된다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용하여도 된다.
(소정 횟수 실시)
상술한 스텝 1, 2를 1 사이클로 하고, 이 사이클을 1회 이상(소정 횟수) 행함으로써, 웨이퍼(200) 상에 염소(Cl)나 탄소(C)나 질소(N) 등의 불순물의 함유량이 극히 적은 소정 막 두께의 실리콘 단체로 구성되는 실리콘막(Si막)을 성막할 수 있다. 이 Si막의 결정 구조는 아몰퍼스 상태(비정질)로 되어, 이 Si막을 아몰퍼스 실리콘막(a-Si막)이라고 칭할 수도 있다. 또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성하는 Si층의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께로 될 때까지 복수회 반복하는 것이 바람직하다.
또한, 사이클을 복수회 행하는 경우, 적어도 2사이클째 이후의 각 스텝에 있어서, 「웨이퍼(200)에 대해 소정의 가스를 공급한다」라고 기재한 부분은, 「웨이퍼(200) 상에 형성되어 있는 층에 대해, 즉, 적층체로서의 웨이퍼(200)의 최표면에 대해 소정의 가스를 공급한다」는 것을 의미하고, 「웨이퍼(200) 상에 소정의 층을 형성한다」라고 기재한 부분은, 「웨이퍼(200) 상에 형성되어 있는 층의 위, 즉, 적층체로서의 웨이퍼(200)의 최표면 상에 소정의 층을 형성한다」는 것을 의미하고 있다. 이 점은, 상술한 바와 같다. 또한, 이 점은, 후술하는 변형예, 다른 실시 형태에 있어서도 마찬가지이다.
(퍼지 및 대기압 복귀)
소정 막 두께의 Si막을 형성하는 성막 처리가 행해지면, 밸브(243e, 243f, 243g)를 개방하여, 제1 불활성 가스 공급관(232e), 제2 불활성 가스 공급관(232f), 제3 불활성 가스 공급관(232g)의 각각으로부터 불활성 가스로서의 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개방됨과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 따른 효과
본 실시 형태에 따르면, 이하에 기재하는 하나 또는 복수의 효과를 발휘한다.
본 실시 형태의 성막 시퀀스에 따르면, 스텝 1, 2를 포함하는 사이클을 소정 횟수 행할 때, 웨이퍼(200)의 온도를, SiH3R에 있어서의 실리콘으로부터 아미노기를 포함하는 리간드(R)가 분리되는 온도이며, 분리된 리간드가 제1층(Cl을 포함하는 실리콘 함유층)에 있어서의 Cl과 반응하여 제1층으로부터 Cl을 제거함과 함께, 분리된 리간드가 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 실리콘과 결합하는 것을 저해하는 온도이며, 또한 SiH3R에 있어서의 리간드가 분리된 실리콘이 제1층(Cl이 제거된 실리콘 함유층)에 있어서의 실리콘과 결합하는 온도로 한다. 구체적으로는, 웨이퍼(200)의 온도를, 300∼450℃, 바람직하게는 350∼450℃의 범위 내의 온도로 한다.
이에 의해, 스텝 1에서 형성한 제1층(Cl을 포함하는 실리콘 함유층)을, Cl, C, N 등의 불순물의 함유량이 극히 적은 제2층(Si층)으로 개질시킬 수 있다. 그리고, 스텝 1, 2를 포함하는 사이클을 소정 횟수 행함으로써, 저온 영역에서, Cl, C, N 등의 불순물의 함유량이 극히 적은 양질의 실리콘막을 형성할 수 있게 된다. 또한, 발명자들의 예의 연구에 따르면, 스텝 1, 2를 포함하는 사이클을 소정 횟수 행할 때, 웨이퍼(200)의 온도를 450℃를 초과하는 온도로 하면, 막 중에 5％ 이상의 농도의 C가 관찰되는 경우가 있었다. 이에 대해, 웨이퍼(200)의 온도를 300∼450℃, 바람직하게는 350∼450℃의 범위 내의 온도로 함으로써, 불순물의 함유량이 극히 적은 양질의 실리콘막을 형성할 수 있는 것을 확인하였다.
또한, 이 성막 방법에 의해 형성한 실리콘막은, 예를 들어 HF 등에 대한 웨트 에칭 내성이 높은 치밀한 막으로 되어, 예를 들어 HF를 사용하여 기초의 SiO막 등을 에칭할 때의 에칭 마스크용의 막 등으로서 적절하게 사용할 수 있다. 단, 이 경우, 실리콘막은 SiO막이나 SiN막과 같은 절연막이 아니므로, 예를 들어 에칭 마스크용의 막으로서 사용한 후에는 제거할 필요가 있다.
또한, 본 실시 형태의 성막 시퀀스에 따르면, 스텝 2에 있어서, 아미노실란계 원료 가스로서, 그 조성식 중에(1분자 중에) 함유하는 아미노기가 적은 SiH3R 가스를 사용하고 있다. 구체적으로는, 그 조성식 중에(1분자 중에) 단일의 아미노기를 포함하는 원료 가스를 사용하고 있다. 이와 같이, 아미노실란계 원료 가스로서, 그 조성 중에 포함되는 C나 N의 양이 적은 원료 가스를 사용함으로써, 스텝 2에서 형성하는 제2층 중에 포함되는 C나 N 등의 불순물의 양을 저감시키기 쉬워져, 특히, N의 양을 대폭 저감시키는 것이 가능해진다. 그리고, 형성하는 실리콘막 중에 포함되는 C나 N 등의 불순물의 양을 저감시키기 쉬워져, 특히, N의 양을 대폭 저감시키는 것이 가능해진다.
또한, 본 실시 형태의 성막 시퀀스에 따르면, 클로로실란계 원료 및 아미노실란계 원료의 2개의 원료(실란 소스)를 사용함으로써, 저온 영역이라도 실리콘막을 형성할 수 있다. 또한, 발명자들의 실험에 따르면, 클로로실란계 원료 단체를 사용하는 경우, 500℃ 이하의 온도대에서는 생산 효율을 만족시키는 성막률로 웨이퍼 상에 실리콘을 퇴적시키는 것은 곤란하였다. 또한, 아미노실란계 원료 단체를 사용하는 경우, 500℃ 이하의 온도대에서는 웨이퍼 상으로의 실리콘의 퇴적도 확인되지 않았다. 그러나, 본 실시 형태의 방법에 따르면, 500℃ 이하의 저온 영역, 예를 들어 300∼450℃의 온도대에 있어서도, 생산 효율을 만족시키는 성막률로, 양질의 실리콘막을 형성하는 것이 가능해진다.
또한, 성막 온도를 저온화시키면, 통상, 분자의 운동 에너지가 저하되어, 클로로실란계 원료에 포함되는 염소나 아미노실란계 원료에 포함되는 아민의 반응이나 이탈이 일어나기 어려워져, 이들의 리간드가 웨이퍼 표면 상에 잔류하게 된다. 그리고 이들 잔류한 리간드가 입체 장해로 됨으로써, 웨이퍼 표면 상으로의 실리콘의 흡착이 저해되고, 실리콘 밀도가 저하되어, 막의 열화가 야기되어 버린다. 그러나, 그러한 반응이나 이탈이 진행되기 어려운 조건하에서도, 2개의 실란 소스, 즉 클로로실란계 원료와 아미노실란계 원료를 적정하게 반응시킴으로써, 그들의 잔류 리간드를 이탈시키는 것이 가능해진다. 그리고 그들 잔류 리간드의 이탈에 의해 입체 장해가 해소되고, 그것에 의해 개방된 사이트에 실리콘을 흡착시키는 것이 가능해져, 실리콘 밀도를 높이는 것이 가능해진다. 이와 같이 하여, 500℃ 이하의 저온 영역, 예를 들어 300∼450℃의 온도대에 있어서도 실리콘 밀도가 높은 막을 형성할 수 있게 된다고 생각된다.
또한, 본 실시 형태에 따르면, 저온 영역에서, 논 플라즈마의 분위기하에서(플라즈마를 사용하는 일 없이), 열적인 반응에 의해(열화학 반응에 의해), 양질의 실리콘막을 형성할 수 있다. 그리고, 플라즈마를 사용하지 않고 실리콘막을 형성할 수 있으므로, 플라즈마 데미지를 우려하는 공정에의 적용도 가능해진다.
또한, 본 실시 형태에 따르면, 웨이퍼(200)에 대해 클로로실란계 원료와 아미노실란계 원료를 교대로 공급하는 교호 공급법을 사용함으로써, 표면 반응이 지배적인 조건하에서 적정하게 반응을 진행시킬 수 있어, 실리콘막의 단차 피복성(스텝 커버리지 특성)을 향상시킬 수 있다. 또한, 실리콘막의 막 두께 제어의 제어성을 높일 수도 있다.
(4) 변형예
도 4, 도 5에 도시한 상술한 성막 시퀀스에서는, 스텝 1, 2를 포함하는 사이클을 소정 횟수 행함으로써 웨이퍼(200) 상에 소정 막 두께의 실리콘막을 형성하는 예에 대해 설명하였지만, 본 실시 형태에 따른 성막 시퀀스는 이러한 형태에 한정되지 않고, 이하에 나타내는 바와 같이 변경하여도 된다.
(변형예 1)
예를 들어, 도 6에 도시하는 바와 같이, 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 1, 2를 포함하는 사이클을 소정 횟수 행함으로써, Cl, C, N 등의 불순물의 함유량이 극히 적은 Si 단체로 구성되는 Si층을 초기층(시드층)으로서 형성한 후, 웨이퍼(200)에 대해 무기 실란계 원료 가스(예를 들어, SiH4 가스)를 공급하는 스텝을 행하고, CVD(Chemical Vapor Deposition)법에 의해 CVD-Si층을 형성하도록 하여도 된다. 이에 의해, 웨이퍼(200) 상에 Si층과 CVD-Si층이 적층되어 이루어지는 실리콘막을 형성할 수 있다.
CVD-Si층을 형성하기 위해서는, 제3 가스 공급관(232c)의 밸브(243c)를 개방하여, 제3 가스 공급관(232c) 내에 SiH4 가스를 흘린다. 제3 가스 공급관(232c) 내를 흐른 SiH4 가스는, 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. 유량 조정된 SiH4 가스는 제3 노즐(249c)의 가스 공급 구멍(250c)으로부터 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대해 SiH4 가스가 공급되게 된다. 이때 동시에 밸브(243g)를 개방하여, 불활성 가스 공급관(232g) 내에 N2 가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(232g) 내를 흐른 N2 가스는, 매스 플로우 컨트롤러(241g)에 의해 유량 조정된다. 유량 조정된 N2 가스는 SiH4 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한, 이때, 제1 노즐(249a), 제2 노즐(249b) 내로의 SiH4 가스의 침입을 방지하기 위해, 밸브(243e, 243f)를 개방하여, 제1 불활성 가스 공급관(232e), 제2 불활성 가스 공급관(232f) 내로 N2 가스를 흘린다. N2 가스는, 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제1 노즐(249a), 제2 노즐(249b)을 통해 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이때, APC 밸브(244)를 적정하게 조정하여, 처리실(201) 내의 압력을, 예를 들어 1∼1000㎩의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241c)에서 제어하는 SiH4 가스의 공급 유량은, 예를 들어 1∼1000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241g, 241e, 241f)에서 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100∼10000sccm의 범위 내의 유량으로 한다. 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 350∼700℃의 범위 내의 온도로 되도록 하는 온도로 설정한다. 상술한 조건하에서 웨이퍼(200)에 대해 SiH4 가스를 공급함으로써, 초기층(시드층)으로서의 Si층 상에 소정 두께의 CVD-Si층이 형성된다.
소정 두께의 CVD-Si층이 형성된 후, 제3 가스 공급관(232c)의 밸브(243c)를 폐쇄하여, SiH4 가스의 공급을 정지한다. 이때, 배기관(231)의 APC 밸브(244)는 개방된 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응, 혹은 CVD-Si층 형성에 기여한 후의 SiH4 가스를 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243g, 243e, 243f)는 개방된 상태로 하여, 불활성 가스로서의 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 미반응, 혹은 CVD-Si층 형성에 기여한 후의 SiH4 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
이상에 의해, 웨이퍼(200) 상에 Si층과 CVD-Si층이 적층되어 이루어지는 실리콘막이 형성된다. 또한, 원료 가스로서 Cl, C, N을 포함하지 않는 무기 실란계 원료 가스를 사용함으로써, CVD-Si층은, Cl, C, N 등의 불순물의 함유량이 극히 적은 층으로 된다. 즉, 실리콘막은, Cl, C, N 등의 불순물의 함유량이 극히 적은 막으로 된다.
본 변형예에 따르면, 웨이퍼(200) 상에 초기층(시드층)으로서 Si층을 미리 형성함으로써, 실리콘막의 웨이퍼 면내 막 두께 균일성을 향상시키는 것이 가능해진다. 가령, CVD법에 의해 웨이퍼 상에 직접 실리콘막을 형성하면, 실리콘 성장의 초기 단계에 있어서, 웨이퍼 상에 Si가 아일랜드 형상으로 성장하여, 실리콘막의 웨이퍼 면내 막 두께 균일성이 저하되는 경우가 있다. 이에 대해, 본 변형예에 따르면, 초기층으로서의 Si층을, 스텝 1, 2를 포함하는 사이클을 소정 횟수 행함으로써 피복성 좋게 형성할 수 있으므로, 실리콘막의 성막 초기에 있어서, 웨이퍼 표면에 Si가 아일랜드 형상으로 성장하는 것을 회피할 수 있어, 실리콘막의 웨이퍼 면내 막 두께 균일성을 향상시키는 것이 가능해진다. 또한, CVD법을 사용함으로써, 실리콘막의 성막 속도를 향상시키는 것도 가능해진다.
또한, 무기 실란계 원료 가스로서는, 모노실란(SiH4) 가스 외에, 디실란(Si2H6) 가스, 트리실란(Si3H8) 가스 등의 폴리실란(SinH2n +2(n>2)) 가스를 사용하여도 된다. 폴리실란은, 염소 비함유의 무기 실란계 원료 가스라고 칭할 수도 있다. 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용하여도 된다.
(변형예 2)
또한 예를 들어, 도 7에 도시하는 바와 같이, 무기 실란계 원료 가스(예를 들어, SiH4 가스)를 사용하여 CVD법에 의해 CVD-Si층을 형성한 후, 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 1, 2를 포함하는 사이클을 소정 횟수(n회) 행함으로써, Cl, C, N 등의 불순물의 함유량이 극히 적은 Si층을 형성하도록 하여도 된다. 이에 의해, 웨이퍼(200) 상에 CVD-Si층과 Si층이 적층되어 이루어지는 실리콘막을 형성할 수 있다.
(변형예 3)
또한 예를 들어, 도 8에 도시하는 바와 같이, 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 1, 2를 포함하는 사이클을 소정 횟수(m회) 행함으로써, Cl, C, N 등의 불순물의 함유량이 극히 적은 Si층을 초기층(시드층)으로서 형성한 후, 무기 실란계 원료 가스(예를 들어, SiH4 가스)를 사용하여 CVD법에 의해 CVD-Si층을 형성하고, 그 후, 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 1, 2를 포함하는 사이클을 소정 횟수(n회) 행함으로써, Cl, C, N 등의 불순물의 함유량이 극히 적은 Si층을 형성하도록 하여도 된다. 이에 의해, 웨이퍼(200) 상에 Si층, CVD-Si층, Si층이 적층되어 이루어지는 실리콘막을 형성할 수 있다.
(변형예 4)
또한 예를 들어, 도 9에 도시하는 바와 같이, 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 1, 2를 포함하는 사이클을 소정 횟수(m회) 행함으로써, Cl, C, N 등의 불순물의 함유량이 극히 적은 Si층을 초기층(시드층)으로서 형성한 후, 웨이퍼(200)에 대해 클로로실란계 원료 가스(예를 들어, HCDS 가스)를 공급하는 스텝 3과, 웨이퍼(200)에 대해 아미노실란계 원료 가스(예를 들어, 3DMAS 가스)를 공급하는 스텝 4를 포함하는 사이클을 소정 횟수(n회) 행함으로써, 실리콘 탄질화층(SiCN층)을 형성하도록 하여도 된다. 이에 의해, 웨이퍼(200) 상에 Si층과 SiCN층이 적층되어 이루어지는 층, 즉, 실리콘막(Si막)과 실리콘 탄질화막(SiCN막)이 적층되어 이루어지는 적층막을 형성할 수 있다. 이하에, 스텝 3, 4에 대해 설명한다.
[스텝 3]
(HCDS 가스 공급)
웨이퍼(200)에 대해 HCDS 가스를 공급하는 스텝 3은, 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 1과 마찬가지의 순서 및 처리 조건에서 행한다. 단, 웨이퍼(200)의 온도는, 예를 들어 250∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도로 한다. 이에 의해, 웨이퍼(200) 상에 형성된 Si층 상에, 예를 들어 1 원자층 미만으로부터 수 원자층 정도의 두께의 Cl을 포함하는 Si 함유층이 형성된다.
(잔류 가스 제거)
Cl을 포함하는 Si 함유층이 형성된 후, 스텝 1과 마찬가지의 순서 및 처리 조건에 의해, 처리실(201) 내에 잔류하는 미반응, 혹은 Cl을 포함하는 Si 함유층의 형성에 기여한 후의 HCDS 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
[스텝 4]
(3DMAS 가스 공급)
스텝 3이 종료되고 처리실(201) 내의 잔류 가스를 제거한 후, 제4 가스 공급관(232d)의 밸브(243d)를 개방하여, 제4 가스 공급관(232d) 내로 3DMAS 가스를 흘린다. 제4 가스 공급관(232d) 내를 흐른 3DMAS 가스는, 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 유량 조정된 3DMAS 가스는, 제3 가스 공급관(232c) 내를 흘러, 제3 노즐(249c)의 가스 공급 구멍(250c)으로부터 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대해 3DMAS 가스가 공급되게 된다. 이때 동시에 밸브(243g)를 개방하여, 불활성 가스 공급관(232g) 내로 N2 가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(232g) 내를 흐른 N2 가스는, 매스 플로우 컨트롤러(241g)에 의해 유량 조정된다. 유량 조정된 N2 가스는 3DMAS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한, 이때, 제1 노즐(249a), 제2 노즐(249b) 내로의 3DMAS 가스의 침입을 방지하기 위해, 밸브(243e, 243f)를 개방하여, 제1 불활성 가스 공급관(232e), 제2 불활성 가스 공급관(232f) 내로 N2 가스를 흘린다. N2 가스는, 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제1 노즐(249a), 제2 노즐(249b)을 통해 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이때, APC 밸브(244)를 적정하게 조정하여, 처리실(201) 내의 압력을, 예를 들어 1∼13300㎩, 바람직하게는 20∼1330㎩의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241d)에서 제어하는 3DMAS 가스의 공급 유량은, 예를 들어 1∼1000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241g, 241e, 241f)에서 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100∼10000sccm의 범위 내의 유량으로 한다. 3DMAS 가스를 웨이퍼(200)에 대해 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다. 웨이퍼(200)의 온도는, 예를 들어 250∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도로 한다.
상술한 조건하에서 웨이퍼(200)에 대해 3DMAS 가스를 공급함으로써, 웨이퍼(200) 상의 Si층 상에 형성된 Cl을 포함하는 Si 함유층과 3DMAS 가스가 반응한다. 이에 의해 Cl을 포함하는 Si 함유층은, 실리콘(Si), 탄소(C) 및 질소(N)를 포함하는 층, 즉, SiCN층으로 개질된다. SiCN층은, 1 원자층 미만으로부터 수 원자층 정도의 두께의 Si, C 및 N을 포함하는 층으로 된다. 또한, SiCN층은, Si 성분의 비율과 C 성분의 비율이 비교적 많은 층, 즉, Si 리치이며, 또한 C 리치인 층으로 된다.
(잔류 가스 제거)
SiCN층이 형성된 후, 제4 가스 공급관(232d)의 밸브(243d)를 폐쇄하여, 3DMAS 가스의 공급을 정지한다. 이때, 배기관(231)의 APC 밸브(244)는 개방된 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응, 혹은 SiCN층 형성에 기여한 후의 SiH4 가스를 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243g, 243e, 243f)는 개방된 상태로 하여, 불활성 가스로서의 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 미반응, 혹은 SiCN층 형성에 기여한 후의 HCDS 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
(소정 횟수 실시)
상술한 스텝 3, 4를 1 사이클로 하고, 이 사이클을 1회 이상(소정 횟수) 행함으로써, 초기층(시드층)으로서의 Si층 상에 소정 두께의 SiCN층을 형성할 수 있다. 그리고, 웨이퍼(200) 상에 Si층과 SiCN층이 적층되어 이루어지는 층, 즉, Si막과 SiCN막이 적층되어 이루어지는 적층막을 형성할 수 있다.
또한, 스텝 3에서 공급하는 클로로실란계 원료 가스로서는, HCDS 가스 외에, STC 가스, TCS 가스, DCS 가스, MCS 가스 등을 사용하여도 된다. 또한, 스텝 4에서 공급하는 아미노실란계 원료 가스로서는, 3DMAS 가스 외에, BDEAS 가스, BTBAS 가스, BDEPS 가스, 3DEAS 가스, 4DEAS 가스, 4DMAS 가스 등을 사용하여도 된다. 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용하여도 된다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였지만, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 각종 변경이 가능하다.
예를 들어, 상술한 실시 형태에서는, 처리실(201) 내의 웨이퍼(200)에 대해, 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하는 예에 대해 설명하였지만, 원료를 흘리는 방법은 반대이어도 된다. 즉, 아미노실란계 원료를 공급하고, 그 후, 클로로실란계 원료를 공급하도록 하여도 된다. 즉, 클로로실란계 원료 및 아미노실란계 원료 중 한쪽의 원료를 공급하고, 그 후, 다른 쪽의 원료를 공급하도록 하면 된다. 이와 같이, 원료를 흘리는 순서를 바꿈으로써, 형성되는 박막의 막질을 변화시키는 것도 가능하다.
또한, 예를 들어, 상술한 실시 형태에서는, 클로로실란계 원료와 아미노실란계 원료를 사용하는 예에 대해 설명하였지만, 클로로실란계 원료 대신에, 클로로실란계 원료 이외의 할로겐계의 리간드를 갖는 실란계 원료를 사용하여도 된다. 예를 들어, 클로로실란계 원료 대신에, 플루오로실란계 원료를 사용하여도 된다. 여기서, 플루오로 실란계 원료라 함은, 할로겐기로서의 플루오로기를 갖는 실란계 원료이며, 적어도 실리콘(Si) 및 불소(F)를 포함하는 원료를 말한다. 플루오로실란계 원료 가스로서는, 예를 들어 테트라플루오로실란, 즉, 실리콘테트라플루오라이드(SiF4) 가스나 헥사플루오로디실란(Si2F6) 가스 등의 불화규소 가스를 사용할 수 있다. 이 경우, 처리실(201) 내의 웨이퍼(200)에 대해, 플루오로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하거나, 아미노실란계 원료를 공급하고, 그 후, 플루오로실란계 원료를 공급하는 것으로 된다. 단, 원료의 증기압이나, 스텝 2에 있어서 생성되는 반응 생성물의 증기압의 관계에서, 할로겐기를 갖는 실란계 원료로서는 클로로실란계 원료를 사용하는 것이 바람직하다.
또한, 예를 들어 상술한 실시 형태에서는, 제2 원료(아미노실란계 원료)로서, 모노아미노실란(SiH3R)을 사용하는 예에 대해 설명하였지만, 본 발명은 이러한 형태에 한정되지 않는다. 즉, 제2 원료로서, 예를 들어 디아미노실란(SiH2RR'), 트리아미노실란(SiHRR'R''), 테트라아미노실란(SiRR'R''R''') 등의 유기 원료를 사용하여도 된다. 즉, 제2 원료로서, 그 조성식 중에(1분자 중에) 2개, 3개, 4개의 아미노기를 포함하는 원료를 사용하여도 된다. 이와 같이, 제2 원료로서, 그 조성식 중에(1분자 중에) 복수의 아미노기를 포함하는 원료를 사용하여도, 탄소(C)나 질소(N) 등의 불순물의 함유량이 적은 실리콘막을 저온 영역에서 형성할 수 있다.
단, 제2 원료의 조성식 중에 포함되는 아미노기의 수가 적을수록, 즉, 그 조성 중에 포함되는 탄소(C)나 질소(N)의 양이 적을수록, 제1층 중에 포함되는 탄소(C)나 질소(N) 등의 불순물의 양을 저감시키기 쉬워, 불순물의 함유량이 극히 적은 실리콘막을 형성하기 쉬워진다. 즉, 제2 원료로서 SiRR'R''R'''을 사용하는 것보다도, SiH3R이나 SiH2RR'이나 SiHRR'R''을 사용하는 쪽이, 실리콘막 중에 포함되는 불순물의 양을 저감시키기 쉬워져, 바람직하다. 또한, 제2 원료로서 SiHRR'R''을 사용하는 것보다도, SiH3R이나 SiH2RR'을 사용하는 쪽이, 실리콘막 중에 포함되는 불순물의 양을 저감시키기 쉬워져, 보다 바람직하다. 또한, 제2 원료로서 SiH2RR'을 사용하는 것보다도, SiH3R을 사용하는 쪽이, 실리콘막 중에 포함되는 불순물의 양을 저감시키기 쉬워져, 보다 바람직하다.
또한, 본 실시 형태의 방법에 의해 형성한 실리콘막을, 에치 스토퍼로서 사용함으로써, 가공성이 우수한 디바이스 형성 기술을 제공하는 것이 가능해진다. 또한, 본 실시 형태의 방법에 의해 형성한 실리콘막은, 반도체 메모리 장치의 플로팅 게이트 전극이나 컨트롤 게이트 전극, 채널 실리콘, 트랜지스터의 게이트 전극, DRAM의 캐패시터 전극이나, STI 라이너, 태양 전지 등의 다양한 용도에 대해 적절하게 적용 가능하다.
또한, 상술한 실시 형태에서는, 소정 원소를 포함하는 박막으로서, 반도체 원소인 실리콘을 포함하는 실리콘막(Si막)을 형성하는 예에 대해 설명하였지만, 본 발명은 티탄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 원소를 포함하는 금속계 박막을 형성하는 경우에도 적용할 수 있다.
이 경우, 상술한 실시 형태에 있어서의 클로로실란계 원료 대신에, 금속 원소 및 할로겐기를 포함하는 원료(제1 원료)를 사용하고, 아미노실란계 원료 대신에, 금속 원소 및 아미노기를 포함하는 원료(제2 원료)를 사용하여, 상술한 실시 형태와 마찬가지의 성막 시퀀스에 의해 성막을 행할 수 있다. 제1 원료로서는, 예를 들어 금속 원소 및 클로로기를 포함하는 원료나, 금속 원소 및 플루오로기를 포함하는 원료를 사용할 수 있다.
즉, 이 경우,
웨이퍼(200)에 대해 금속 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 금속 원소 및 할로겐기를 포함하는 제1층을 형성하는 공정과,
웨이퍼(200)에 대해 금속 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 실시한다.
사이클을 소정 횟수 행하는 공정에서는, 웨이퍼(200)의 온도를, 제2 원료에 있어서의 금속 원소로부터 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 리간드가 제1층에 있어서의 할로겐기와 반응하여 제1층으로부터 할로겐기를 제거함과 함께, 분리된 리간드가 제1층에 있어서의 금속 원소와 결합하는 것을 저해하는 온도이며, 또한 제2 원료에 있어서의 리간드가 분리된 금속 원소가 제1층에 있어서의 금속 원소와 결합하는 온도로 함으로써, 웨이퍼(200) 상에 금속 원소를 포함하는 금속계 박막으로서, 금속 원소 단체로 구성되는 금속 원소 박막, 즉, 금속막을 형성한다.
예를 들어, 금속계 박막으로서, Ti 단체로 구성되는 Ti계 박막인 Ti막을 형성하는 경우는, 제1 원료로서, 티타늄 테트라클로라이드(TiCl4) 등의 Ti 및 클로로기를 포함하는 원료나, 티타늄테트라플루오라이드(TiF4) 등의 Ti 및 플루오로기를 포함하는 원료를 사용할 수 있다. 제2 원료로서는, 테트라키스에틸메틸아미노티타늄(Ti[N(C2H5)(CH3)]4, 약칭:TEMAT), 테트라키스디메틸아미노티타늄(Ti[N(CH3)2]4, 약칭:TDMAT), 테트라키스디에틸아미노티타늄(Ti[N(C2H5)2]4, 약칭:TDEAT) 등의 Ti 및 아미노기를 포함하는 원료를 사용할 수 있다. 또한, 제2 원료로서는, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드의 수가 2 이하이며, 또한 제1 원료의 조성식 중에 있어서의 할로겐기를 포함하는 리간드의 수 이하인 Ti 및 아미노기를 포함하는 원료를 사용할 수도 있다. 또한, 제2 원료로서는, 그 조성식 중에 단일의 아미노기를 포함하는 원료를 사용하는 것이 바람직하다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
또한 예를 들어, 금속계 박막으로서, Zr 단체로 구성되는 Zr계 박막인 Zr막을 형성하는 경우는, 제1 원료로서, 지르코늄테트라클로라이드(ZrCl4) 등의 Zr 및 클로로기를 포함하는 원료나, 지르코늄테트라플루오라이드(ZrF4) 등의 Zr 및 플루오로기를 포함하는 원료를 사용할 수 있다. 제2 원료로서는, 테트라키스에틸메틸아미노지르코늄(Zr[N(C2H5)(CH3)]4, 약칭:TEMAZ), 테트라키스디메틸아미노지르코늄(Zr[N(CH3)2]4, 약칭:TDMAZ), 테트라키스디에틸아미노지르코늄(Zr[N(C2H5)2]4, 약칭:TDEAZ) 등의 Zr 및 아미노기를 포함하는 원료를 사용할 수 있다. 또한, 제2 원료로서는, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드의 수가 2 이하이며, 또한 제1 원료의 조성식 중에 있어서의 할로겐기를 포함하는 리간드의 수 이하인 Zr 및 아미노기를 포함하는 원료를 사용할 수도 있다. 또한, 제2 원료로서는, 그 조성식 중에 단일의 아미노기를 포함하는 원료를 사용하는 것이 바람직하다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
또한 예를 들어, 금속계 박막으로서, Hf 단체로 구성되는 Hf계 박막인 Hf막을 형성하는 경우는, 제1 원료로서, 하프늄테트라클로라이드(HfCl4) 등의 Hf 및 클로로기를 포함하는 원료나, 하프늄테트라플루오라이드(HfF4) 등의 Hf 및 플루오로기를 포함하는 원료를 사용할 수 있다. 제2 원료로서는, 테트라키스에틸메틸아미노하프늄(Hf[N(C2H5)(CH3)]4, 약칭:TEMAH), 테트라키스디메틸아미노하프늄(Hf[N(CH3)2]4, 약칭:TDMAH), 테트라키스디에틸아미노하프늄(Hf[N(C2H5)2]4, 약칭:TDEAH) 등의 Hf 및 아미노기를 포함하는 원료를 사용할 수 있다. 또한, 제2 원료로서는, 그 조성식 중에 있어서의 아미노기를 포함하는 리간드의 수가 2 이하이며, 또한 제1 원료의 조성식 중에 있어서의 할로겐기를 포함하는 리간드의 수 이하인 Hf 및 아미노기를 포함하는 원료를 사용할 수도 있다. 또한, 제2 원료로서는, 그 조성식 중에 단일의 아미노기를 포함하는 원료를 사용하는 것이 바람직하다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
이와 같이, 본 발명은 실리콘계 박막뿐만 아니라, 금속계 박막의 성막에도 적용할 수 있고, 이 경우라도 상술한 실시 형태와 마찬가지의 작용 효과가 얻어진다.
즉, 본 발명은, 반도체 원소나 금속 원소 등의 소정 원소를 포함하는 박막을 형성하는 경우에 적용할 수 있다.
또한, 상술한 실시 형태에서는, 한 번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용하여 박막을 성막하는 예에 대해 설명하였지만, 본 발명은 이것에 한정되지 않고, 한 번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용하여 박막을 성막하는 경우에도, 바람직하게 적용할 수 있다.
또한, 상술한 각 실시 형태나 각 변형예 등은, 적절하게 조합하여 사용할 수 있다.
또한, 본 발명은, 예를 들어 기존의 기판 처리 장치의 프로세스 레시피를 변경함으로써도 실현할 수 있다. 프로세스 레시피를 변경하는 경우는, 본 발명에 따른 프로세스 레시피를 전기 통신 회선이나 당해 프로세스 레시피를 기록한 기록 매체를 통해 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하여, 그 프로세스 레시피 자체를 본 발명에 따른 프로세스 레시피로 변경하는 것도 가능하다.
(실시예 1)
실시예로서, 상술한 실시 형태에 있어서의 기판 처리 장치를 사용하여, 상술한 도 4 및 도 5에 도시한 성막 시퀀스에 의해, 웨이퍼 상에 실리콘막을 형성하였다. 클로로실란계 원료 가스로서는 HCDS 가스를, 아미노실란계 원료 가스로서는 SiH3R 가스를 사용하였다. 성막시의 웨이퍼 온도는 450℃로 하였다. 그 밖의 처리 조건은 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 값으로 설정하였다. 또한, 비교예로서, 성막시의 웨이퍼 온도를 450℃ 초과의 온도인 500℃, 550℃로 하고, 실시예와 마찬가지의 원료 가스를 사용하여, 실시예와 마찬가지의 방법에 의해 성막을 행하였다. 그리고, 형성한 각각의 막 중에 포함되는 C, N, Si의 농도를, XPS(X선 광 전자 분광법)에 의해 측정하였다. 그 결과를 도 10에 나타낸다.
도 10은 제1 실시예에 따른 XPS 측정 결과를 나타내는 그래프도이다. 도 10의 횡축은 웨이퍼 온도(℃)를, 우측의 종축은 막 중 Si 농도(atomic％)를, 좌측의 종축은 막 중 C, N 농도(atomic％)를 각각 나타내고 있다. 또한, 도 10의 ○표는 막 중 C 농도를, △표는 막 중 N 농도를, □표는 막 중 Si 농도를 각각 나타내고 있다.
도 10에 나타내는 바와 같이, 본 실시예에 있어서 형성한 실리콘막 중에 포함되는 C, N 불순물 농도는, C가 2.7％ 이하, N이 검출 하한 미만으로, 모두 불순물 레벨로 되어, 양질의 실리콘막을 저온에서 형성할 수 있는 것을 확인하였다. 또한, 비교예에 있어서 웨이퍼 온도를 500℃로 하여 형성한 막 중에 포함되는 C, N 불순물 농도는, C가 15％ 이상, N이 2％ 이상으로 되었다. 또한, 비교예에 있어서 웨이퍼 온도를 550℃로 하여 형성한 막 중에 포함되는 C, N 불순물 농도는, C가 20％ 이상, N이 2.5％ 이상으로 되었다. 이와 같이, 비교예에 있어서는, 막 중에 잔류하는 탄소(C)의 양이 불순물 레벨을 초과하여, 탄소가 막을 구성하는 성분으로서 작용하여, 실리콘막이 형성되지 않게 되어 버리는 것, 즉, 실리콘막이 아닌 실리콘 탄화막(SiC막)이 형성되어 버리는 것을 확인하였다.
(실시예 2)
상술한 실시 형태에 있어서의 기판 처리 장치를 사용하여, 상술한 도 4 및 도 5에 나타낸 성막 시퀀스에 의해, 표면에 어스펙트비가 50 정도인 트렌치를 갖는 웨이퍼 상에 실리콘막을 형성하였다. 클로로실란계 원료 가스로서는 HCDS 가스를, 아미노실란계 원료 가스로서는 SiH3R 가스를 사용하였다. 성막시의 웨이퍼 온도는 450℃로 하였다. 그 밖의 처리 조건은 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 값으로 설정하였다. 그리고, 그 실리콘막의 단면을 TEM(투과형 전자 현미경)에 의해 관찰함과 함께, 스텝 커버리지를 측정하였다.
그 TEM 화상을 도 11에 나타낸다. 도 11의 (a)는 실시예 2에 따른 TEM 화상이고, (b)는 그 실선 범위 내의 부분 확대 화상을, (c)는 그 파선 범위 내의 부분 확대 화상을 각각 나타내고 있다. 도 11로부터, 본 실시예에 따르면, 표면에 어스펙트비가 50 정도인 트렌치를 갖는 웨이퍼에 대해, 우수한 평탄성 및 막 두께 균일성을 갖고, 높은 스텝 커버리지를 갖는 실리콘막을 형성할 수 있는 것을 알 수 있다. 또한, 이때의 본 실시예에 있어서의 실리콘막의 스텝 커버리지는 100％인 것을 확인하였다.
<본 발명의 바람직한 형태>
이하에, 본 발명의 바람직한 형태에 대해 부기한다.
(부기 1)
본 발명의 일 형태에 따르면,
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 공정과,
상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 갖고,
상기 사이클을 소정 횟수 행하는 공정에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 반도체 장치의 제조 방법이 제공된다.
(부기 2)
부기 1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 한다.
(부기 3)
부기 1 또는 2의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 기판의 온도를 350℃ 이상 450℃ 이하의 온도로 한다.
(부기 4)
본 발명의 다른 형태에 따르면,
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과,
상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 포함하는 사이클을, 상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하여, 소정 횟수 행함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 5)
부기 4의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 기판의 온도를 350℃ 이상 450℃ 이하의 온도로 한다.
(부기 6)
부기 1 내지 5 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료는, 그 조성식 중에(1분자 중에) 1개의 아미노기를 포함한다.
(부기 7)
부기 1 내지 6 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 소정 원소는 반도체 원소 또는 금속 원소를 포함한다.
(부기 8)
부기 1 내지 6 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 소정 원소는 실리콘 원소를 포함한다.
(부기 9)
부기 1 내지 6 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 소정 원소는 실리콘 원소를 포함하고, 상기 박막은 실리콘막을 포함한다.
(부기 10)
본 발명의 또 다른 형태에 따르면,
기판에 대해 실리콘 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과,
상기 기판에 대해 실리콘 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 포함하는 사이클을, 상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하여, 소정 횟수 행함으로써, 상기 기판 상에, 실리콘막을 형성하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 11)
본 발명의 또 다른 형태에 따르면,
기판에 대해 실리콘 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 실리콘 및 상기 할로겐기를 포함하는 제1층을 형성하는 공정과,
상기 기판에 대해 실리콘 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 갖고,
상기 사이클을 소정 횟수 행하는 공정에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 실리콘으로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 실리콘과 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 실리콘이 상기 제1층에 있어서의 실리콘과 결합하는 온도로 함으로써, 상기 기판 상에, 실리콘막을 형성하는 반도체 장치의 제조 방법이 제공된다.
(부기 12)
부기 10 또는 11의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료는, 그 조성식 중에(1분자 중에) 1개의 아미노기를 포함한다.
(부기 13)
부기 10 또는 11의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료는 모노아미노실란을 포함한다.
(부기 14)
본 발명의 또 다른 형태에 따르면,
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 공정과,
상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 갖고,
상기 사이클을 소정 횟수 행하는 공정에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 기판 처리 방법이 제공된다.
(부기 15)
본 발명의 또 다른 형태에 따르면,
기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과,
상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 포함하는 사이클을, 상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하여, 소정 횟수 행함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 공정을 갖는 기판 처리 방법이 제공된다.
(부기 16)
본 발명의 또 다른 형태에 따르면,
기판을 수용하는 처리실과,
상기 처리실 내의 기판에 대해, 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계와,
상기 처리실 내의 기판에 대해, 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계와,
상기 처리실 내의 기판을 가열하는 히터와,
상기 처리실 내의 기판에 대해 상기 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 처리와, 상기 기판에 대해 상기 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 처리를 포함하는 사이클을 소정 횟수 행하고, 그때, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 히터를 제어하는 제어부를 갖는 기판 처리 장치가 제공된다.
(부기 17)
본 발명의 또 다른 형태에 따르면,
기판을 수용하는 처리실과,
상기 처리실 내의 기판에 대해, 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계와,
상기 처리실 내의 기판에 대해, 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계와,
상기 처리실 내의 기판을 가열하는 히터와,
상기 처리실 내의 기판에 대해 상기 제1 원료를 공급하는 처리와, 상기 처리실 내의 상기 기판에 대해 상기 제2 원료를 공급하는 처리를 포함하는 사이클을, 상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하여, 소정 횟수 행함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 히터를 제어하는 제어부를 갖는 기판 처리 장치가 제공된다.
(부기 18)
본 발명의 또 다른 형태에 따르면,
기판 처리 장치의 처리실 내의 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 순서와,
상기 처리실 내의 상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 순서를 포함하는 사이클을 소정 횟수 행하는 순서를 컴퓨터에 실행시키고,
상기 사이클을 소정 횟수 행하는 순서에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 프로그램이 제공된다.
(부기 19)
본 발명의 또 다른 형태에 따르면,
기판 처리 장치의 처리실 내의 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서와,
상기 처리실 내의 상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 순서를 포함하는 사이클을, 상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하여, 소정 횟수 행함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 순서를 컴퓨터에 실행시키는 프로그램이 제공된다.
(부기 20)
본 발명의 또 다른 형태에 따르면,
기판 처리 장치의 처리실 내의 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 순서와,
상기 처리실 내의 상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 순서를 포함하는 사이클을 소정 횟수 행하는 순서를 컴퓨터에 실행시키고,
상기 사이클을 소정 횟수 행하는 순서에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
(부기 21)
본 발명의 또 다른 형태에 따르면,
기판 처리 장치의 처리실 내의 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서와,
상기 처리실 내의 상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 순서를 포함하는 사이클을, 상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하여, 소정 횟수 행함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
121 : 컨트롤러(제어부)
200 : 웨이퍼(기판)
201 : 처리실
202 : 처리로
203 : 반응관
207 : 히터
231 : 배기관
232a : 제1 가스 공급관
232b : 제2 가스 공급관
232c : 제3 가스 공급관
232d : 제4 가스 공급관

Claims (12)

  1. 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 공정과,
    상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행하는 공정을 갖고,
    상기 사이클을 상기 소정 횟수 행하는 공정에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 기판의 온도를 350℃ 이상 450℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 원료는, 1분자 중에 1개의 아미노기를 포함하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 소정 원소는 반도체 원소 또는 금속 원소를 포함하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 소정 원소는 실리콘을 포함하고, 상기 박막은 실리콘막을 포함하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제2 원료는 모노아미노실란을 포함하는 반도체 장치의 제조 방법.
  8. 제6항에 있어서,
    상기 제1 원료는 클로로실란을 포함하고, 상기 제2 원료는 모노아미노실란을 포함하는 반도체 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 기판의 온도를 300℃ 이상 450℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  10. 제6항에 있어서,
    상기 기판의 온도를 350℃ 이상 450℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  11. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대해, 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계와,
    상기 처리실 내의 기판에 대해, 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내의 기판에 대해 상기 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 처리와, 상기 기판에 대해 상기 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 처리를 포함하는 사이클을 소정 횟수 행하고, 그때, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 히터를 제어하는 제어부를 갖는 기판 처리 장치.
  12. 기판 처리 장치의 처리실 내의 기판에 대해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급함으로써, 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하는 순서와,
    상기 처리실 내의 상기 기판에 대해 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급함으로써, 상기 제1층을 개질하여 제2층을 형성하는 순서를 포함하는 사이클을 소정 횟수 행하는 순서를 컴퓨터에 실행시키고,
    상기 사이클을 상기 소정 횟수 행하는 순서에서는, 상기 기판의 온도를, 상기 제2 원료에 있어서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리되는 온도이며, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 할로겐기와 반응하여 상기 제1층으로부터 상기 할로겐기를 제거함과 함께, 분리된 상기 리간드가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 것을 저해하는 온도이며, 또한 상기 제2 원료에 있어서의 상기 리간드가 분리된 상기 소정 원소가 상기 제1층에 있어서의 상기 소정 원소와 결합하는 온도로 함으로써, 상기 기판 상에, 상기 소정 원소 단체로 구성되는 박막을 형성하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020130107938A 2012-09-14 2013-09-09 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR101615419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-203675 2012-09-14
JP2012203675A JP6022272B2 (ja) 2012-09-14 2012-09-14 半導体装置の製造方法、基板処理装置およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067962A Division KR101582773B1 (ko) 2012-09-14 2015-05-15 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Publications (2)

Publication Number Publication Date
KR20140035830A true KR20140035830A (ko) 2014-03-24
KR101615419B1 KR101615419B1 (ko) 2016-04-25

Family

ID=50274911

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130107938A KR101615419B1 (ko) 2012-09-14 2013-09-09 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR1020150067962A KR101582773B1 (ko) 2012-09-14 2015-05-15 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150067962A KR101582773B1 (ko) 2012-09-14 2015-05-15 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (4)

Country Link
US (2) US9472397B2 (ko)
JP (1) JP6022272B2 (ko)
KR (2) KR101615419B1 (ko)
TW (1) TWI536463B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5959307B2 (ja) * 2011-06-22 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9605343B2 (en) 2013-11-13 2017-03-28 Asm Ip Holding B.V. Method for forming conformal carbon films, structures conformal carbon film, and system of forming same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP6086942B2 (ja) * 2015-06-10 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
JP6560991B2 (ja) 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6561001B2 (ja) 2016-03-09 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6585551B2 (ja) 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6751631B2 (ja) * 2016-09-13 2020-09-09 東京エレクトロン株式会社 基板の凹部をタングステンで充填する方法
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
JP6777624B2 (ja) 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN112823410B (zh) * 2019-09-18 2024-04-02 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
CN114836730B (zh) * 2021-12-30 2024-01-02 长江存储科技有限责任公司 氧化膜的原子层沉积方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251758B1 (en) 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US7119016B2 (en) * 2003-10-15 2006-10-10 International Business Machines Corporation Deposition of carbon and nitrogen doped poly silicon films, and retarded boron diffusion and improved poly depletion
JP4213616B2 (ja) * 2004-03-31 2009-01-21 大日本印刷株式会社 液晶パネル用ベースフィルム、液晶パネル用機能フィルム、機能フィルムの製造方法、および機能フィルムの製造装置
US8530361B2 (en) * 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
JP2008053683A (ja) 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US20110042686A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd. Substrates and methods of fabricating doped epitaxial silicon carbide structures with sequential emphasis
JP5467007B2 (ja) 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
KR20110104218A (ko) * 2010-03-16 2011-09-22 서동학 용액공정용 펜타센 유도체 및 이들의 제조방법과 이를 이용한 유기박막 트렌지스터
JP5651451B2 (ja) 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101226876B1 (ko) * 2010-04-01 2013-01-28 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 아미노-금속 및 할로겐화 금속 전구체의 조합을 사용한 금속 질화물 함유 필름 퇴적
JP5374638B2 (ja) * 2010-04-09 2013-12-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
US20140080321A1 (en) 2014-03-20
TWI536463B (zh) 2016-06-01
US9607827B2 (en) 2017-03-28
JP6022272B2 (ja) 2016-11-09
KR101615419B1 (ko) 2016-04-25
JP2014060227A (ja) 2014-04-03
US9472397B2 (en) 2016-10-18
TW201411733A (zh) 2014-03-16
KR20150059732A (ko) 2015-06-02
US20150179427A1 (en) 2015-06-25
KR101582773B1 (ko) 2016-01-05

Similar Documents

Publication Publication Date Title
KR101582773B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101611680B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101527465B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101639490B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101398334B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101559816B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20130065610A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20130065606A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20130103444A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독가능한 기록 매체
KR101476550B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20140034071A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20130065589A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 4