KR20150124414A - 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법 - Google Patents

전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법 Download PDF

Info

Publication number
KR20150124414A
KR20150124414A KR1020150059683A KR20150059683A KR20150124414A KR 20150124414 A KR20150124414 A KR 20150124414A KR 1020150059683 A KR1020150059683 A KR 1020150059683A KR 20150059683 A KR20150059683 A KR 20150059683A KR 20150124414 A KR20150124414 A KR 20150124414A
Authority
KR
South Korea
Prior art keywords
period
pwm signal
power conversion
voltage command
voltage
Prior art date
Application number
KR1020150059683A
Other languages
English (en)
Inventor
다이스케 가타야마
히로시 다카기
Original Assignee
가부시키가이샤 야스카와덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 야스카와덴키 filed Critical 가부시키가이샤 야스카와덴키
Publication of KR20150124414A publication Critical patent/KR20150124414A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H02M2001/0009—
    • H02M2001/0048—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

전력 변환 장치가 제공된다. 상기 전력 변환 장치는, 부하에 전압을 출력하는 전력 변환부와, 전압 지령에 따라 생성된 PWM 신호를 상기 전력 변환부에 출력하는 제어부를 구비한다. 상기 전력 변환부는, 상기 PWM 신호를 기초로 구동되는 복수의 스위칭 소자를 갖는다. 상기 제어부는, 제로 전압이 출력되는 기간인 제 1 기간과, 비 제로 전압이 출력되는 제 2 기간이 상기 전압 지령에 따라 조정되도록, 상기 PWM 신호를 생성한다. 상기 제어부는, 상기 전압 지령의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 설정된 상기 PWM 신호를 상기 전력 변환부에 출력 가능하다.

Description

전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법{POWER CONVERTER, CONTROL DEVICE, AND POWER CONVERTER CONTROL METHOD}
개시된 실시 형태는, 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법에 관한 것이다.
종래, 인버터 등의 전력 변환 장치에 있어서, 캐리어 신호와 전압 지령을 비교하여 PWM(Pulse Width Modulation) 신호를 생성하고, 이러한 PWM 신호에 의해 스위칭 소자를 제어하는 기술이 알려져 있다.
이러한 전력 변환 장치에 있어서, 캐리어 주파수를 낮추어 PWM 제어를 행하는 것에 의해, 스위칭 손실을 저감하는 기술이 알려져 있다. 예컨대, 일본 특허 공개 제 2011-109739호 공보에는, 높은 캐리어 주파수와 낮은 캐리어 주파수를 출력 전압의 왜곡의 크기에 따라 전환하는 것에 의해, 스위칭 손실을 저감하는 기술이 개시되어 있다.
그렇지만, 캐리어 주파수를 낮추면, PWM 제어의 제어 주기가 길어지기 때문에, 전압 지령의 생성으로부터 그 전압 지령에 근거한 출력 전압이 부하(예컨대, 교류 전동기)에 출력될 때까지의 데드 타임(dead time)(지연 시간)이 길어진다. 이것은, 공간 벡터를 이용한 PWM 제어의 경우도 마찬가지이다.
실시 형태의 한 형태는, 상기를 감안하여 이루어진 것으로, 전압 지령이 출력될 때까지의 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있는 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법을 제공하는 것을 목적으로 한다.
실시 형태의 한 형태와 관련되는 전력 변환 장치는, 전원과 부하의 사이에서 전력을 변환하기 위한 전력 변환 장치이다. 상기 전력 변환 장치는, 상기 부하에 전압을 출력하는 전력 변환부와, 전압 지령에 따라 생성된 PWM 신호를 상기 전력 변환부에 출력하는 제어부를 구비한다. 상기 전력 변환부는, 상기 PWM 신호를 기초로 구동되는 복수의 스위칭 소자를 갖는다. 상기 제어부는, 제로 전압이 출력되는 기간인 제 1 기간과, 비 제로 전압이 출력되는 기간인 제 2 기간이 상기 전압 지령에 따라 조정되도록, 상기 PWM 신호를 생성한다. 상기 제어부는, 상기 전압 지령의 1개의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 설정된 상기 PWM 신호를 상기 전력 변환부에 출력 가능하다.
실시 형태의 다른 형태와 관련되는 제어 장치는, 전력 변환부를 제어하기 위한 제어 장치이다. 상기 제어 장치는, 전압 지령을 생성하는 지령 생성부와, 제로 전압을 출력하는 제 1 기간과 비 제로 전압을 출력하는 제 2 기간을 상기 전압 지령에 따라 조정되도록, PWM 신호를 생성하여 전력 변환부에 출력하는 신호 생성부를 구비한다. 상기 신호 생성부는, 상기 전압 지령의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 설정된 상기 PWM 신호를 상기 전력 변환부에 출력 가능하다.
실시 형태의 또 다른 형태와 관련되는 전력 변환 장치의 제어 방법은, 전압 지령을 생성하는 지령 생성 공정과, 제로 전압을 출력하는 제 1 기간과 비 제로 전압을 출력하는 제 2 기간이 상기 전압 지령에 따라 조정되도록 PWM 신호를 생성하여 전력 변환부에 출력하는 신호 생성 공정을 포함한다. 상기 신호 생성 공정은, 상기 전압 지령의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 상기 PWM 신호를 생성한다.
실시 형태의 한 형태에 의하면, 전압 지령이 출력될 때까지의 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
도 1(a)는 제 1 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 1(b)는 제 1 실시 형태와 관련되는 전력 변환 장치의 PWM 제어 모드 중 제 1 모드의 설명도이다.
도 1(c)는 제 1 실시 형태와 관련되는 전력 변환 장치의 PWM 제어 모드 중 제 2 모드의 설명도이다.
도 2는 제 1 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 3(a)는 제 1 모드의 설명도이다.
도 3(b)는 전압 지령이 양인 경우의 제 2 모드의 설명도이다.
도 3(c)는 출력 전압 지령이 양인 경우의 제 3 모드의 설명도이다.
도 4는 도 2에 나타내는 비교부의 구성예를 나타내는 도면이다.
도 5는 도 2에 나타내는 제어부의 처리의 흐름의 일례를 나타내는 플로차트이다.
도 6은 제 2 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 7은 단상 전력 변환 셀의 구성예를 나타내는 도면이다.
도 8은 제 3 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 9(a)는 제 1 모드의 설명도이다.
도 9(b)는 제 1 모드의 일례를 나타내는 설명도이다.
도 9(c)는 제 1 모드의 다른 예를 나타내는 설명도이다.
도 10은 제 4 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 11(a)는 제 1 모드의 설명도이다.
도 11(b)는 제 1 모드의 설명도이다.
도 12는 제 4 실시 형태와 관련되는 다른 전력 변환부의 구성예를 나타내는 도면이다.
도 13은 제 5 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 14는 공간 벡터의 설명도이다.
도 15(a)는 제 1 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
도 15(b)는 제 2 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
도 15(c)는 제 2 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 다른 관계를 나타내는 도면이다.
도 16은 도 13에 나타내는 제어부의 처리의 흐름의 일례를 나타내는 플로차트이다.
도 17은 제 6 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 18은 공간 벡터법의 설명도이다.
도 19는 전압 지령 벡터와 공간 벡터의 대응예를 나타내는 도면이다.
도 20(a)는 제 1 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
도 20(b)는 제 2 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
도 21은 제 7 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
도 22는 PWM 신호의 각각에 대한 반전 시간의 연산 방법의 설명도이다.
도 23은 제 8 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법의 실시 형태를 상세하게 설명한다. 본원이 개시하는 각 실시 형태와 관련되는 전력 변환 장치의 제어부에 관한 설명은, 동 실시 형태와 관련되는 제어 장치의 일례에 관한 설명이기도 하다. 또한, 본원이 개시하는 각 실시 형태와 관련되는 전력 변환 장치의 제어부 및 그 구성 요소의 동작 및 처리의 흐름에 관한 설명은, 동 실시 형태와 관련되는 전력 변환 장치의 제어 방법의 일례에 관한 설명이기도 하다. 또, 이하에 나타내는 실시 형태에 의해 이 발명이 한정되는 것은 아니다.
[1. 제 1 실시 형태]
도 1(a)는 제 1 실시 형태와 관련되는 전력 변환 장치의 구성예를 나타내는 도면이다. 도 1(a)에 나타내는 바와 같이, 제 1 실시 형태와 관련되는 전력 변환 장치(1)는, 전원(2)으로부터 공급되는 전력을 소정의 전력으로 변환하여 부하(3)에 출력한다. 예컨대, 전원(2)이 직류 전원이고, 부하(3)가 교류 전동기인 경우, 전력 변환 장치(1)는, 전원(2)으로부터 공급되는 직류 전력을 교류 전력으로 변환하여 부하(3)에 출력한다. 또, 전원(2)은, 예컨대, 교류 전원이더라도 좋고, 부하(3)는, 예컨대, 전력 계통이더라도 좋다.
[1. 1. 전력 변환 장치(1)]
전력 변환 장치(1)는, 부하(3)에 전압을 출력하는 전력 변환부(10)와, 전압 지령에 의해 생성된 PWM 신호를 전력 변환부(10)에 출력하는 제어부(20)를 구비한다.
전력 변환부(10)는, PWM 신호(예컨대, 제어부(20)로부터 출력된 PWM 신호)를 기초로 구동되는 복수의 스위칭 소자를 갖고, 전원(2)과 부하(3)의 사이에 접속된다. 전력 변환부(10)는, 예컨대 단상 또는 복수의 상을 갖는 교류 전압을, 전력 변환부(10)와 부하(3)의 사이에 마련되는 출력선(5a, 5b)을 거쳐서 부하(3)에 출력한다.
제어부(20)는, 제로 전압이 출력되는 기간인 제 1 기간과, 비 제로 전압이 출력되는 기간인 제 2 기간이 전압 지령에 의해 조정되도록, 상기 PWM 신호를 생성한다. 또한, 제어부(20)는, 전압 지령의 갱신 주기 내에, 1개의 제 1 기간과 1개의 제 2 기간이 존재하도록 설정된 PWM 신호를 전력 변환부(10)에 출력 가능하다. 예컨대, 제어부(20)는, 전압 지령의 갱신 주기마다, 1개의 제 1 기간과 1개 이상의 제 2 기간이 조합된 PWM 신호를 출력한다.
제어부(20)는, 지령 생성부(21)와, PWM 신호 생성부(22)를 구비한다. 지령 생성부(21)는, 전압 지령을 생성하여 PWM 신호 생성부(22)에 출력한다. 전압 지령은, 그 전압치 등이 PWM 신호의 생성에 참조되는 신호이다. 예컨대, 여기서 개시되는 전압 지령은, 참조 전압으로도 간주될 수 있고, 전력 변환부(10)로부터 출력되는 교류 전압의 1개 또는 복수의 상에 각각 대응하는 단수 또는 복수의 상전압 지령을 포함할 수 있다.
단, 본 실시예와 관련되는 전압 지령은, 편의를 위해 단상 교류 전압인 경우를 기초로 설명한다. 지령 생성부(21)는 전압 지령의 전압치를 유지 또는 변경하는 것이 가능하고, 예컨대, 소정의 갱신 주기마다, 1개 또는 복수의 소정 조건에 근거하여 전압 지령의 전압치를 갱신한다.
PWM 신호 생성부(22)는, 전압 지령에 근거하여 PWM 신호를 생성하고, 이러한 PWM 신호를 전력 변환부(10)에 출력한다. PWM 신호 생성부(22)는, PWM 제어 모드로서 제 1 모드와 제 2 모드를 갖고, 소정 조건에 근거하여, 제 1 모드 및 제 2 모드 중 어느 한쪽을 선택한다.
예컨대, PWM 신호 생성부(22)는, 전력 변환부(10)의 온도가 소정치 미만인 경우에, 제 1 모드를 선택하고, 전력 변환부(10)의 온도가 소정치 이상인 경우에, 제 2 모드를 선택한다. 제 2 모드는, 제 1 모드에 비하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수는 1/2이고, 전력 변환부(10)에 있어서의 스위칭 손실을 저감할 수 있다.
도 1(b) 및 도 1(c)는 각각 제 1 모드 및 제 2 모드의 설명도이다. 도 1(b)에 나타내는 바와 같이, PWM 신호 생성부(22)는, 제 1 모드에 있어서, 전압 지령의 갱신 주기 Ts마다, 제 1 기간 T1, 제 2 기간 T2 및 제 1 기간 T1의 차례로 이행하도록 설정되는 패턴의 PWM 신호를 반복하여 전력 변환부(10)에 출력한다. 제 1 기간 T1은, 전력 변환부(10)의 출력선(5a, 5b)을 거쳐서 제로 전압이 출력되는 기간이고, 제 2 기간 T2는, 출력선(5a, 5b)을 거쳐서 비 제로 전압이 출력되는 기간이다.
제 1 모드에서는, 캐리어 신호의 피크(산) 및 바텀(골짜기)의 타이밍이 제 1 기간 T1에 포함되고, PWM 신호 생성부(22)는, 이러한 타이밍을 갱신 타이밍 TR로 하여 캐리어 신호와 비교하는 전압 지령을 갱신한다.
한편, 도 1(c)에 나타내는 바와 같이, PWM 신호 생성부(22)는, 제 2 모드에 있어서, 갱신 주기 Ts 내에 1개의 제 1 기간 T1과 1개의 제 2 기간 T2가 존재하고, 제 1 기간 T1의 뒤에 제 2 기간 T2가 되도록 설정되는 제 1 패턴의 PWM 신호와, 갱신 주기 Ts 내에 1개의 제 1 기간 T1과 1개의 제 2 기간 T2가 존재하고, 제 2 기간 T2의 뒤에 제 1 기간 T1이 되도록 설정되는 제 2 패턴의 PWM 신호를 전압 지령의 갱신 주기 Ts마다 교대로 순서를 전환하여 전력 변환부(10)에 출력한다.
제 2 모드에서는, 캐리어 신호의 피크 및 바텀의 타이밍이 제 1 기간 T1 또는 제 2 기간 T2에 교대로 포함되게 되어 있고, PWM 신호 생성부(22)는, 이러한 타이밍을 갱신 타이밍 TR로 하여 캐리어 신호와 비교하는 전압 지령을 갱신한다. 캐리어 신호의 피크는, 캐리어 신호의 파형 중 값이 최대가 되는 위치를 나타내고, 캐리어 신호의 바텀은, 캐리어 신호의 파형 중 값이 최소가 되는 위치를 나타낸다.
도 1(b) 및 도 1(c)에 나타내는 바와 같이, PWM 신호 생성부(22)는, 제 2 모드에 있어서, 제 1 모드와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 1/2로 할 수 있고, 이것에 의해, 전력 변환부(10)에 있어서의 스위칭 손실이 저감된다.
또한, PWM 신호 생성부(22)는, PWM 제어 모드가 제 1 모드인 경우와 제 2 모드인 경우에, 전압 지령의 갱신 타이밍 TR은 동일하고, 전압 지령의 갱신 주기 Ts는 변하지 않는다. 그 때문에, 전압 지령이 전압으로서 부하(3)에 출력될 때까지의 데드 타임의 증가를 억제할 수 있다.
또, 여기서는, PWM 제어 모드로서 제 1 모드와 제 2 모드를 갖고, 제어부와 같은 전력 변환 장치의 구성 요소가 그 어느 쪽으로도 동작 가능한 것으로서 설명하지만, 제 2 모드를 실행하는 것에 의해, 전압 지령이 출력될 때까지의 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다. 따라서, 전력 변환 장치(1)는, 제 2 모드만을 실행하는 것이더라도 좋다. 이것은, 후술하는 다른 실시 형태와 관련되는 전력 변환 장치에 있어서도 마찬가지이다.
이하, 제 1 실시 형태와 관련되는 전력 변환 장치(1)의 전력 변환부(10) 및 제어부(20)의 구성예에 대하여, 더 상세하게 설명한다. 또, 이하에 있어서는, 전력 변환부(10)가 직류 전압을 단상 교류 전압으로 변환하여 출력하고, 제어부(20)가 캐리어 비교법에 의해 PWM 신호를 생성하는 예에 대하여 설명한다.
[1. 2. 전력 변환부(10)]
도 2는 전력 변환부(10) 및 제어부(20)의 구성예를 나타내는 도면이다. 도 2에 나타내는 바와 같이, 전력 변환부(10)는, 입력 단자 Tp, Tn과, 출력 단자 Ta, Tb와, 단상 인버터 회로(13)와, 게이트 구동 회로(11)와, 전류 검출부(12)와, 온도 검출부(18)를 구비한다.
입력 단자 Tp는 전원(2)의 양극에 접속되고, 입력 단자 Tn은 전원(2)의 음극에 접속된다. 출력 단자 Ta, Tb는 부하(3)에 접속된다. 전원(2)은 직류 전원이고, 부하(3)는, 예컨대, 단상 교류 전동기이다.
단상 인버터 회로(13)는, 스위칭 소자 Q1~Q4와, 콘덴서 C1을 구비한다. 스위칭 소자 Q1~Q4는, 브리지 접속되고, 출력 단자 Ta, Tb를 통해서 부하(3)에 접속된다. 각 스위칭 소자 Q1~Q4에는, 보호용 정류 소자가 병렬로 접속된다. 스위칭 소자 Q1~Q4는, 예컨대, IGBT(Insulated Gate Bipolar Transistor)나 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor) 등의 반도체 소자이다.
게이트 구동 회로(11)는, 제어부(20)로부터 출력되는 PWM 신호 L1, L2, R1, R2를 증폭하여, 스위칭 소자 Q1~Q4의 게이트에 출력한다. 이것에 의해, 전력 변환부(10)는, 전원(2)으로부터 입력 단자 Tp, Tn을 통해서 입력된 직류 전압을, 스위칭 소자 Q1~Q4의 스위칭에 의해 교류 전압으로 변환하고, 변환 후의 교류 전압을 출력 단자 Ta, Tb로부터 부하(3)에 출력한다.
전류 검출부(12)는, 전력 변환부(10)와 부하(3)의 사이에 흐르는 전류(이하, 출력 전류 I라고 기재한다)를 검출한다. 전류 검출부(12)는, 예컨대, 자전 변환 소자인 홀 소자를 이용한 전류 센서이다. 온도 검출부(18)는, 예컨대, 전력 변환부(10) 내 또는 전력 변환부(10)의 주변의 온도(이하, 검출 온도 Tc라고 기재한다)를 검출한다.
[1. 3. 제어부(20)]
제어부(20)는, 도 2에 나타내는 바와 같이, 지령 생성부(21)와, PWM 신호 생성부(22)를 구비한다. 지령 생성부(21)는, 전류 지령 생성기(23)와, 전류 제어기(24)를 구비하고, PWM 신호 생성부(22)는, 캐리어 신호 생성부(30)와, 모드 전환부(31)와, 지령 갱신부(32)와, 시프트부(33)와, 비교부(34)를 구비한다.
전류 지령 생성기(23)는, 전류 지령 I*를 생성한다. 전류 제어기(24)는, 전류 지령 I*와 출력 전류 I의 편차가 제로가 되도록 전압 지령 V*를 생성한다.
캐리어 신호 생성부(30)는, 캐리어 신호 Vc1, Vc2를 생성하여 출력한다. 캐리어 신호 Vc1과 캐리어 신호 Vc2는, 서로 양음이 반전된 신호이다. 또, 캐리어 신호 Vc1, Vc2는, 삼각파 신호이지만, 예컨대, 톱니파 형상의 신호이더라도 좋다.
모드 전환부(31)는, 모드 신호 Sm을 시프트부(33)에 출력하고, 1개 또는 복수의 미리 설정된 조건에 근거하여, 제 1 모드와 제 2 모드를 전환한다. 예컨대, 모드 전환부(31)는, 검출 온도 Tc가 소정치 미만인 경우에, 제 1 모드를 나타내는 모드 신호 Sm을 시프트부(33)에 출력하고, 검출 온도 Tc가 소정치 이상인 경우에, 제 2 모드를 나타내는 모드 신호 Sm을 시프트부(33)에 출력한다.
지령 갱신부(32)는, 캐리어 신호 Vc1, Vc2와 전압 지령 V*를 입력한다. 지령 갱신부(32)는, 캐리어 신호 Vc1, Vc2의 피크 및 바텀의 타이밍을 갱신 타이밍 TR로 하여, 이러한 갱신 타이밍 TR마다, 비교부(34)에 출력하는 전압 지령 V*를 갱신한다. 이것에 의해, 지령 갱신부(32)는, 갱신 타이밍 TR 후에 지령 생성부(21)에 의해 생성된 전압 지령 V*를 다음의 갱신 타이밍 TR에 비교부(34)에 출력할 수 있다.
여기서 개시되는 시프트부는, 캐리어 신호의 피크값 및 바텀값 중 적어도 한쪽에 근거하여, 비교부에 의해 비교되는 1개 또는 복수의 전압 지령을 1개 또는 복수의 캐리어 신호에 대하여 상대적으로 시프트 가능하다.
예컨대, 본 실시 형태와 관련되는 시프트부(33)는, 모드 전환부(31)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, 지령 갱신부(32)로부터 취득한 캐리어 신호 Vc1, Vc2를 시프트하지 않고 그대로 캐리어 신호 Vc1', Vc2'로서 출력한다.
한편, 시프트부(33)는, 모드 전환부(31)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, 지령 갱신부(32)에 의해 갱신된 전압 지령 V*에 근거하여 캐리어 신호 Vc1, Vc2를 시프트하고, 캐리어 신호 Vc1', Vc2'로서 출력한다. 예컨대, 시프트부(33)는, 캐리어 신호 Vc1, Vc2 중 어느 한쪽을 피크값 또는 바텀값과 일치하도록 시프트하고, 다른 쪽을 역방향으로 시프트한다.
비교부(34)는, 캐리어 신호 Vc1', Vc2'와 전압 지령 V*를 비교하여 그 비교의 결과를 기초로 PWM 신호 L1, L2, R1, R2를 생성한다. 비교부(34)는, 생성한 PWM 신호 L1, L2, R1, R2를 게이트 구동 회로(11)에 출력한다.
여기서, 캐리어 신호 Vc1, Vc2, 캐리어 신호 Vc1', Vc2' 및 전압 지령 V*의 관계에 대하여 도 3(a)~도 3(c)를 참조하여 구체적으로 설명한다.
도 3(a)는 제 1 모드의 설명도이다. 도 3(a)에 나타내는 바와 같이, PWM 신호 생성부(22)의 비교부(34)는, 제 1 모드에 있어서, 캐리어 신호 Vc1, Vc2와 동일한 값의 캐리어 신호 Vc1', Vc2'와 전압 지령 V*를 비교하고, PWM 신호 L1, L2, R1, R2를 생성한다. 이것에 의해, PWM 신호 생성부(22)는, 제 1 기간 T1, 제 2 기간 T2 및 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 전압 지령 V*의 갱신 주기 Ts마다 반복하여 출력한다.
도 3(b)는 전압 지령 V*가 양인 경우의 제 2 모드의 설명도이다. PWM 신호 생성부(22)의 시프트부(33)는, 전압 지령 V*가 양이고, 또한, PWM 제어 모드가 제 2 모드인 경우, 캐리어 신호 Vc1, Vc2의 피크값 Vp와 갱신된 전압 지령 V*의 차분 ΔVcp를 구한다.
시프트부(33)는, 캐리어 신호 Vc1로부터 차분 ΔVcp를 감산하여 캐리어 신호 Vc1'를 생성하고, 캐리어 신호 Vc2에 차분 ΔVcp를 가산하여 캐리어 신호 Vc2'를 생성한다. 비교부(34)는, 지령 갱신부(32)에 의해 갱신된 전압 지령 V*와, 시프트부(33)로부터 출력되는 캐리어 신호 Vc1', Vc2'를 비교하고, 비교 결과를 PWM 신호 L1, L2, R1, R2로서 출력한다.
또, 도 3(b)에 나타내는 예에서는, PWM 신호 생성부(22)는, 캐리어 신호 Vc2의 바텀이 제 2 기간 T2 내가 되도록 하지만, 캐리어 신호 Vc2의 바텀이 제 1 기간 T1 내가 되도록 할 수도 있다. 이 경우, PWM 신호 생성부(22)는, 캐리어 신호 Vc1'와 전압 지령 V*의 비교에 의해 PWM 신호 L1, L2를 생성하고, 캐리어 신호 Vc2'와 전압 지령 V*의 비교에 의해 PWM 신호 R1, R2를 생성한다.
도 3(c)는 전압 지령 V*가 음인 경우의 제 2 모드의 설명도이다. PWM 신호 생성부(22)의 시프트부(33)는, 전압 지령 V*가 음이고, 또한, PWM 제어 모드가 제 2 모드인 경우, 캐리어 신호 Vc1, Vc2의 바텀값 Vb와 갱신된 전압 지령 V*의 차분 ΔVcb를 구한다.
시프트부(33)는, 캐리어 신호 Vc1에 차분 ΔVcb를 가산하여 캐리어 신호 Vc1'를 생성하고, 캐리어 신호 Vc2로부터 차분 ΔVcb를 감산하여 캐리어 신호 Vc2'를 생성한다. 비교부(34)는, 지령 갱신부(32)에 의해 갱신된 전압 지령 V*와, 시프트부(33)로부터 출력되는 캐리어 신호 Vc1', Vc2'를 비교하고, 비교 결과를 PWM 신호 L1, L2, R1, R2로서 출력한다.
또, 도 3(c)에 나타내는 예에서는, PWM 신호 생성부(22)는, 캐리어 신호 Vc2의 바텀이 제 1 기간 T1 내가 되도록 하지만, 캐리어 신호 Vc2의 바텀이 제 2 기간 T2 내가 되도록 할 수도 있다. 이 경우, PWM 신호 생성부(22)는, 캐리어 신호 Vc1'와 전압 지령 V*의 비교에 의해 PWM 신호 L1, L2를 생성하고, 캐리어 신호 Vc2'와 전압 지령 V*의 비교에 의해 PWM 신호 R1, R2를 생성한다.
이와 같이, PWM 신호 생성부(22)는, 제 2 모드에 있어서, 1개의 갱신 주기 Ts 중에 제 1 기간 T1, 제 2 기간 T2의 차례로 이행하는 제어 패턴의 PWM 신호와 1개의 갱신 주기 Ts 중에 제 2 기간 T2, 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 전압 지령 V*의 갱신 주기 Ts마다 교대로 출력한다. 그 때문에, PWM 신호 생성부(22)는, 제 2 모드에 있어서, 도 1(b)에 나타내는 바와 같이, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수는 1/2로 할 수 있고, 이것에 의해, 전력 변환부(10)에 있어서의 스위칭 손실이 저감된다.
또한, PWM 신호 생성부(22)는, 어느 모드에 있어서도, 전압 지령 V*의 갱신 주기 Ts는 바꾸지 않기 때문에, 전압 지령 V*가 전압으로서 부하(3)에 출력될 때까지의 데드 타임의 증가를 억제할 수 있다. 또한, 데드 타임의 증가를 억제할 수 있기 때문에, 데드 타임이 증가하는 경우에 비하여, 전류 제어기(24)의 이득을 높여서 전류 제어를 높은 응답성으로 하는 것이 가능하게 된다.
도 4는 비교부(34)의 구성예를 나타내는 도면이다. 도 4에 나타내는 바와 같이, 비교부(34)는, 비교기(41, 42)와, NOT 회로(43, 44)를 구비한다. 비교기(41)는, 전압 지령 V*와 캐리어 신호 Vc1'를 비교하고, 전압 지령 V*가 캐리어 신호 Vc1' 이상인 경우에, High 레벨의 신호를 출력하고, 전압 지령 V*가 캐리어 신호 Vc1' 미만인 경우에, Low 레벨의 신호를 출력한다.
비교기(42)는, 전압 지령 V*와 캐리어 신호 Vc2'를 비교하고, 전압 지령 V*가 캐리어 신호 Vc2' 이상인 경우에, High 레벨의 신호를 출력하고, 전압 지령 V*가 캐리어 신호 Vc2' 미만인 경우에, Low 레벨의 신호를 출력한다. NOT 회로(43)는, 비교기(41)의 출력을 반전하여 출력하고, NOT 회로(44)는, 비교기(42)의 출력을 반전하여 출력한다.
비교부(34)는, 비교기(41)의 출력을 PWM 신호 R1로서 출력하고, NOT 회로(43)의 출력을 PWM 신호 R2로서 출력한다. 또한, 비교부(34)는, 비교기(42)의 출력을 PWM 신호 L1로서 출력하고, NOT 회로(44)의 출력을 PWM 신호 L2로서 출력한다.
또, 비교부(34)의 구성은, 도 4에 나타내는 구성으로 한정되지 않고, 예컨대, 4개의 비교기를 마련하고, 이러한 4개의 비교기로부터 PWM 신호 L1, L2, R1, R2를 출력하는 구성이더라도 좋다.
[1. 4. 제어부(20)의 처리]
여기서, 제어부(20)의 처리의 흐름의 일례를 설명한다. 도 5는 제어부(20)의 처리의 흐름의 일례를 나타내는 플로차트이다.
도 5에 나타내는 바와 같이, 제어부(20)의 지령 생성부(21)는, 전압 지령 V*를 생성한다(단계 S11). 다음으로, 제어부(20)의 PWM 신호 생성부(22)는, 전압 지령 V*의 갱신 타이밍 TR인지 여부를 판정한다(단계 S12). 전압 지령 V*의 갱신 타이밍 TR이 아니라고 판정한 경우(단계 S12; 아니오), PWM 신호 생성부(22)는, 단계 S12의 처리를 반복하여 행한다.
전압 지령 V*의 갱신 타이밍 TR이라고 판정한 경우(단계 S12; 예), PWM 신호 생성부(22)는, 제 2 모드인지 여부를 판정한다(단계 S13). PWM 신호 생성부(22)는, 예컨대, 전압 지령 V*가 소정치 미만인 경우에, 제 2 모드라고 판정한다.
제 2 모드라고 판정한 경우(단계 S13; 예), PWM 신호 생성부(22)는, 전압 지령 V*를 캐리어 신호 Vc1, Vc2에 대하여 상대적으로 시프트한다(단계 S14). 예컨대, PWM 신호 생성부(22)는, 캐리어 신호 Vc1, Vc2의 피크값 Vp(또는 바텀값 Vb)와 전압 지령 V*의 차분 ΔVcp(또는 차분 ΔVcb)에 따라, 캐리어 신호 Vc1, Vc2를 시프트한다. 이것에 의해, 전압 지령 V*가 캐리어 신호 Vc1, Vc2에 대하여 상대적으로 시프트된다.
단계 S14의 처리가 종료된 경우, 또는, 단계 S13에 있어서, 제 2 모드가 아니라고 판정한 경우(단계 S13; 아니오), PWM 신호 생성부(22)는, 전압 지령 V*와 캐리어 신호 Vc1', Vc2'를 비교하고, PWM 신호 L1, L2, R1, R2를 생성한다(단계 S15).
한편, 본 실시 형태와 관련되는 전력 변환 장치의 제어 방법은, 예컨대, 지령 생성 공정과 신호 생성 공정을 포함하고, 전술한 제어부(20) 및/또는 그 구성 요소의 처리의 흐름에 대응한다. 구체적으로, 단계 S11의 처리의 흐름은 지령 생성 공정의 일례 또는 구성 요소이고, 단계 S12~단계 S15의 처리의 흐름은 신호 생성 공정의 일례 또는 구성 요소이다.
또, 제어부(20)는, 본 실시 형태와 관련되는 제어 장치의 일례이기도 하고, 예컨대, CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory), 입출력 포트 등을 갖는 마이크로컴퓨터나 각종 회로를 포함한다. 이러한 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21) 및 PWM 신호 생성부(22)의 제어를 실현한다. 또, 지령 생성부(21) 및 PWM 신호 생성부(22) 중 적어도 한쪽 또는 전부를 ASIC(Application Specific Integrated Circuit)나 FPGA(Field Programmable Gate Array) 등의 하드웨어로 구성할 수도 있다.
이상과 같이, 제 1 실시 형태와 관련되는 전력 변환 장치(1)는, 전압 지령 V*의 갱신 주기 Ts마다, 1개의 제 1 기간 T1과 1개 이상의 제 2 기간 T2가 조합된 PWM 신호를 전력 변환부(10)에 출력한다. 이것에 의해, 전력 변환 장치(1)는, 지령 생성부(21)로부터 출력된 전압 지령 V*가 전력 변환부(10)로부터 전압(전압 지령 V*에 따른 전압)으로서 출력될 때까지의 데드 타임의 증가를 저감할 수 있다.
[2. 제 2 실시 형태]
다음으로, 제 2 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 2 실시 형태와 관련되는 전력 변환 장치는, 직류 전압을 3상 교류 전압으로 변환하여 출력하는 직렬 다중 전력 변환 장치인 점에서, 제 1 실시 형태와 관련되는 전력 변환 장치(1)와 상이하다. 또, 이하에 있어서는, 전력 변환 장치(1)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 6은 제 2 실시 형태와 관련되는 전력 변환 장치(1A)의 구성예를 나타내는 도면이다. 이러한 전력 변환 장치(1A)는, 전력 변환 셀부(9)와, 전류 검출부(12A)와, 지령 생성부(21A)를 구비하고, 부하(3A)(예컨대, 3상 교류 전동기나 전력 계통)에 3상 교류 전력을 출력한다.
도 6에 나타내는 바와 같이, 전력 변환 셀부(9)는, 9개의 단상 전력 변환 셀(15a~15i)(이하, 단상 전력 변환 셀(15)로 총칭하는 경우가 있다)을 구비한다. 단상 전력 변환 셀(15)은, 부하(3A)의 U상, V상 및 W상의 각각에 대응하여 3개씩 마련된다.
구체적으로는, 단상 전력 변환 셀(15a~15c)의 출력이 직렬로 접속되어 구성된 단상 전력 변환 셀군의 한 단이 중성점 N에 접속되고, 다른 단이 부하(3A)의 U상에 접속된다. 또한, 단상 전력 변환 셀(15d~15f)의 출력이 직렬로 접속되어 구성된 단상 전력 변환 셀군의 한 단이 중성점 N에 접속되고, 다른 단이 부하(3A)의 V상에 접속된다. 또한, 단상 전력 변환 셀(15g~15i)의 출력이 직렬로 접속되어 구성된 단상 전력 변환 셀군의 한 단이 중성점 N에 접속되고, 다른 단이 부하(3A)의 W상에 접속된다.
전류 검출부(12A)는, 전력 변환 셀부(9)와 부하(3A)의 U상, V상 및 W상의 사이에 흐르는 상전류 Iu, Iv, Iw(이하, 출력 상전류 Iuvw라고 기재한다)를 검출한다. 전류 검출부(12A)는, 예컨대, 자전 변환 소자인 홀 소자를 이용한 전류 센서이다.
도 7은 단상 전력 변환 셀(15)의 구성예를 나타내는 도면이다. 도 7에 나타내는 바와 같이, 단상 전력 변환 셀(15)은, 전력 변환부(10A)와, 제어부(17)와, 온도 검출부(18)를 구비한다. 전력 변환부(10A)는, 게이트 구동 회로(11)와, 단상 인버터 회로(13)를 구비한다. 또, 온도 검출부(18)는, 9개의 단상 전력 변환 셀(15a~15i)에 대하여 1개이더라도 좋다.
이러한 단상 전력 변환 셀(15)은, 입력 단자 Td(입력 단자 Tp, Tn)와 출력 단자 Ta, Tb를 갖고, 전원(2)으로부터 입력 단자 Td에 입력되는 직류 전압을 단상 교류 전압으로 변환하여 출력 단자 Ta, Tb로부터 출력한다.
예컨대, 전력 변환부(10A)는, 단상 전력 변환 셀(15a~15c)의 출력 전압을 가산한 전압을 부하(3A)의 U상에 출력하고, 단상 전력 변환 셀(15d~15f)의 출력 전압을 가산한 전압을 부하(3A)의 V상에 출력하고, 단상 전력 변환 셀(15g~15i)의 출력 전압을 가산한 전압을 부하(3A)의 W상에 출력한다.
제어부(17)는, PWM 신호 생성부(22)를 구비한다. 이러한 PWM 신호 생성부(22)는, 지령 생성부(21A)로부터 출력되는 후술하는 상전압 지령에 근거하여, PWM 신호 L1, L2, R1, R2를 생성한다.
지령 생성부(21A)는, 전류 지령 생성기(23A)와, 전류 제어기(24A)를 구비한다. 전류 지령 생성기(23A)는, 상전류 지령 Iuvw*를 생성한다. 상전류 지령 Iuvw*는, 상전류 지령 Iu*, Iv*, Iw*를 포함한다. 전류 제어기(24A)는, 상전류 지령 Iuvw*와 출력 상전류 Iuvw의 편차가 제로가 되도록 상전압 지령 Vuvw*를 생성한다. 상전압 지령 Vuvw*는, U상, V상 및 W상의 전압 지령인 상전압 지령 Vu*, Vv*, Vw*를 포함한다.
지령 생성부(21A)는, 상전압 지령 Vu*를 전압 지령 V*로서 단상 전력 변환 셀(15a~15c)에 출력하고, 상전압 지령 Vv*를 전압 지령 V*로서 단상 전력 변환 셀(15d~15f)에 출력하고, 상전압 지령 Vw*를 전압 지령 V*로서 단상 전력 변환 셀(15g~15h)에 출력한다.
이상과 같이, 제 2 실시 형태와 관련되는 전력 변환 장치(1A)의 단상 전력 변환 셀(15a~15i)은, 각각 PWM 신호 생성부(22)를 갖고 있다. 따라서, 제 1 실시 형태와 관련되는 전력 변환 장치(1)와 마찬가지로, 제 2 모드에 있어서, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 1/2로 할 수 있고, 이것에 의해, 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
또, 지령 생성부(21A)의 처리의 흐름은, 도 5에 나타내는 단계 S11의 처리의 흐름과 동일하고, 제어부(17)의 처리의 흐름은, 도 5에 나타내는 단계 S12~S15의 처리의 흐름과 동일하기 때문에, 이 이상의 상세한 설명을 생략한다.
한편, 본 실시 형태와 관련되는 전력 변환 장치의 제어 방법은, 예컨대, 지령 생성 공정과 신호 생성 공정을 포함하고, 전술한 제어부(17) 및/또는 그 구성 요소의 처리의 흐름에 대응한다. 구체적으로, 지령 생성부(21A)의 처리의 흐름은 지령 생성 공정의 일례 또는 구성 요소이고, 제어부(17)의 처리의 흐름은 신호 생성 공정의 일례 또는 구성 요소이다.
또한, 지령 생성부(21A) 및 PWM 신호 생성부(22)는, 본 실시 형태와 관련되는 제어 장치의 구성 요소의 일례이기도 하고, 제어부(20)와 마찬가지로, 마이크로컴퓨터나 각종 회로를 포함하고, 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21A) 및 PWM 신호 생성부(22)의 제어를 실현한다. 또, 지령 생성부(21A) 및 PWM 신호 생성부(22)의 일부 또는 전부를 ASIC나 FPGA 등의 하드웨어로 구성할 수도 있다.
[3. 제 3 실시 형태]
다음으로, 제 3 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 3 실시 형태와 관련되는 전력 변환 장치는, 직류 전압을 3상 교류 전압으로 변환하여 출력하는 점에서, 제 1 실시 형태와 관련되는 전력 변환 장치(1)와 상이하다. 또, 이하에 있어서는, 전력 변환 장치(1, 1A)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 8은 제 3 실시 형태와 관련되는 전력 변환 장치(1B)의 구성예를 나타내는 도면이다. 이러한 전력 변환 장치(1B)는, 전력 변환부(10B)와 제어부(20B)를 구비하고, 부하(3A)에 3상 교류 전력을 출력한다. 이하, 전력 변환부(10B)와 제어부(20B)의 구성예에 대하여 상세하게 설명한다.
[3. 1. 전력 변환부(10B)]
도 8에 나타내는 바와 같이, 전력 변환부(10B)는, 입력 단자 Tp, Tn과, 출력 단자 Tu, Tv, Tw와, 3상 2레벨 인버터 회로(13B)와, 게이트 구동 회로(11B)와, 전류 검출부(12A)와, 온도 검출부(18)를 구비한다. 출력 단자 Tu, Tv, Tw는, 각각 부하(3A)의 U상, V상 및 W상에 접속된다.
3상 2레벨 인버터 회로(13B)는, 스위칭 소자 Q11~Q16과, 콘덴서 C1을 구비한다. 스위칭 소자 Q11~Q16은, 3상 브리지 접속되고, 출력 단자 Tu, Tv, Tw를 통해서 부하(3A)에 접속된다. 각 스위칭 소자 Q11~Q16에는, 보호용 정류 소자가 병렬로 접속된다. 스위칭 소자 Q11~Q16은, 예컨대, IGBT나 MOSFET 등의 반도체 소자이다.
게이트 구동 회로(11B)는, 제어부(20B)로부터 출력되는 PWM 신호 PA, PB, PC에 근거하여, 게이트 신호 S1~S6을 생성한다. 예컨대, 게이트 구동 회로(11B)는, PWM 신호 PA, PB, PC를 증폭한 신호를 각각 게이트 신호 S1, S3, S5로서 스위칭 소자 Q11, Q13, Q15에 출력한다. 또한, 게이트 구동 회로(11B)는, PWM 신호 PA, PB, PC를 반전하여 증폭한 신호를 게이트 신호 S2, S4, S6으로서 스위칭 소자 Q12, Q14, Q16에 출력한다.
이것에 의해, 전력 변환부(10B)는, 전원(2)으로부터 입력 단자 Tp, Tn을 통해서 입력된 직류 전압을, 스위칭 소자 Q11~Q16의 스위칭에 의해 3상 교류 전압으로 변환하고, 변환 후의 3상 교류 전압을 출력 단자 Tu, Tv, Tw로부터 출력선(6a~6c)을 통해서 부하(3A)에 출력한다.
[2. 2. 제어부(20B)]
제어부(20B)는, 도 8에 나타내는 바와 같이, 지령 생성부(21A)와, PWM 신호 생성부(22B)를 구비한다. PWM 신호 생성부(22B)는, 캐리어 신호 생성부(30B)와, 모드 전환부(31B)와, 지령 갱신부(32B)와, 시프트부(33B)와, 비교부(34B)를 구비한다.
캐리어 신호 생성부(30B)는, 캐리어 신호 Vc를 출력한다. 이러한 캐리어 신호 Vc는, 삼각파 신호이지만, 예컨대, 톱니파 형상의 신호이더라도 좋다.
모드 전환부(31B)는, 모드 신호 Sm을 시프트부(33B)에 출력하고, 제 1 모드와 제 2 모드를 전환한다. 모드 전환부(31B)는, 예컨대, 검출 온도 Tc가 소정치 미만인 경우에, 제 1 모드를 나타내는 모드 신호 Sm을 시프트부(33B)에 출력하고, 검출 온도 Tc가 소정치 이상인 경우에, 제 2 모드를 나타내는 모드 신호 Sm을 시프트부(33B)에 출력한다.
지령 갱신부(32B)는, 캐리어 신호 Vc와 상전압 지령 Vuvw*를 입력한다. 지령 갱신부(32B)는, 캐리어 신호 Vc의 피크 및 바텀의 타이밍을 갱신 타이밍 TR로 하고, 이러한 갱신 타이밍 TR마다, 비교부(34B)에 출력하는 상전압 지령 Vuvw*를 갱신한다. 이것에 의해, 지령 갱신부(32B)는, 갱신 타이밍 TR 후에 지령 생성부(21A)에 의해 생성된 상전압 지령 Vuvw*를 다음의 갱신 타이밍 TR에 비교부(34B)에 출력할 수 있다.
시프트부(33B)는, 모드 전환부(31B)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, 지령 갱신부(32B)로부터 취득한 상전압 지령 Vuvw*를 시프트하지 않고 그대로 상전압 지령 Vuvw1*로서 출력한다. 상전압 지령 Vuvw1*는, U상, V상 및 W상의 전압 지령인 상전압 지령 Vu1*, Vv1*, Vw1*를 포함한다.
한편, 시프트부(33B)는, 모드 전환부(31B)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, 지령 갱신부(32B)에 의해 갱신된 상전압 지령 Vuvw*와 캐리어 신호 Vc에 근거하여, 상전압 지령 Vuvw*를 시프트하고, 상전압 지령 Vuvw1*로서 출력한다.
비교부(34B)는, 캐리어 신호 Vc와 상전압 지령 Vu1*, Vv1*, Vw1*를 각각 비교하여 그 비교의 결과를 기초로 PWM 신호 PA, PB, PC를 생성한다.
예컨대, 캐리어 신호 Vc의 전압치가 상전압 지령 Vu1*의 전압치 이상인 경우, 비교부(34B)는 Low 레벨의 PWM 신호 PA를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vu1*의 전압치 미만인 경우, 비교부(34B)는 High 레벨의 PWM 신호 PA를 출력한다.
마찬가지로, 캐리어 신호 Vc의 전압치가 상전압 지령 Vv1*의 전압치 이상인 경우, 비교부(34B)는 Low 레벨의 PWM 신호 PB를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vv1*의 전압치 미만인 경우, 비교부(34B)는 High 레벨의 PWM 신호 PB를 출력한다.
또한, 캐리어 신호 Vc의 전압치가 상전압 지령 Vw1*의 전압치 이상인 경우, 비교부(34B)는 Low 레벨의 PWM 신호 PC를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vw1*의 전압치 미만인 경우, 비교부(34B)는 High 레벨의 PWM 신호 PC를 출력한다.
비교부(34B)는, 생성한 PWM 신호 PA, PB, PC를 게이트 구동 회로(11B)에 출력한다.
여기서, 캐리어 신호 Vc, 상전압 지령 Vuvw* 및 상전압 지령 Vuvw1*의 관계에 대하여 도 9(a)~도 9(b)를 참조하여 구체적으로 설명한다. 도 9(a)는 제 1 모드의 설명도이다.
도 9(a)에 나타내는 바와 같이, PWM 신호 생성부(22B)의 비교부(34B)는, 제 1 모드에 있어서, 상전압 지령 Vu*, Vv*, Vw*와 동일한 값의 상전압 지령 Vu1*, Vv1*, Vw1*와 캐리어 신호 Vc를 비교하고, PWM 신호 PA, PB, PC를 생성한다. 이것에 의해, PWM 신호 생성부(22B)는, 제 1 기간 T1, 제 2 기간 T2 및 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 상전압 지령 Vuvw*의 갱신 주기 Ts마다 반복하여 출력한다.
도 9(b)는 제 2 모드의 일례를 나타내는 설명도이다. 본 실시 형태와 관련되는 PWM 신호 생성부의 시프트부는, 복수의 상전압 지령 중 최대의 상전압 지령이 캐리어 신호의 피크값이 되도록 상전압 지령을 시프트 가능하거나, 또는 복수의 상전압 지령 중 최소의 상전압 지령이 캐리어 신호의 바텀값이 되도록 상기 상전압 지령을 시프트 가능하다.
예컨대, PWM 신호 생성부(22B)의 시프트부(33B)는, 모드 신호 Sm이 제 2 모드를 나타내는 경우, 도 9(b)에 나타내는 바와 같이, 상전압 지령 Vu*, Vv*, Vw* 중 최대의 상전압 지령과 캐리어 신호 Vc의 피크값 Vp(도 9(a) 참조)의 차분 ΔVc1을 구한다.
시프트부(33B)는, 상전압 지령 Vu*, Vv*, Vw*에 각각 차분 ΔVc1을 가산하여 상전압 지령 Vu1*, Vv1*, Vw1*를 생성한다. 비교부(34B)는, 상전압 지령 Vu1*, Vv1*, Vw1*와 캐리어 신호 Vc를 비교하고, 비교 결과를 PWM 신호 PA, PB, PC로서 출력한다.
도 9(c)는 제 2 모드의 다른 예를 나타내는 설명도이다. 도 9(c)에 나타내는 바와 같이, PWM 신호 생성부(22B)의 시프트부(33B)는, 모드 신호 Sm이 제 2 모드를 나타내는 경우, 상전압 지령 Vu*, Vv*, Vw* 중 최소의 상전압 지령과 캐리어 신호 Vc의 바텀값 Vb(도 9(a) 참조)의 차분 ΔVc2를 구한다.
시프트부(33B)는, 상전압 지령 Vu*, Vv*, Vw*로부터 각각 차분 ΔVc2를 감산하여 상전압 지령 Vu1*, Vv1*, Vw1*를 생성한다. 비교부(34B)는, 상전압 지령 Vu1*, Vv1*, Vw1*와 캐리어 신호 Vc를 비교하고, 비교 결과를 PWM 신호 PA, PB, PC로서 출력한다.
이와 같이, 제 3 실시 형태와 관련되는 PWM 신호 생성부(22B)는, 캐리어 신호 Vc의 피크값 Vp 또는 바텀값 Vb에 근거하여 상전압 지령 Vu*, Vv*, Vw*를 각각 캐리어 신호 Vc에 대하여 상대적으로 시프트하여 캐리어 신호 Vc와 비교한다.
이것에 의해, PWM 신호 생성부(22B)는, 제 2 모드에 있어서, 1개의 갱신 주기 Ts 중에 제 1 기간 T1, 제 2 기간 T2의 차례로 이행하는 제어 패턴의 PWM 신호와 1개의 갱신 주기 Ts 중에 제 2 기간 T2, 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 전압 지령 Vuvw*의 갱신 주기 Ts마다 교대로 출력할 수 있다.
그 때문에, PWM 신호 생성부(22B)는, 제 2 모드에 있어서, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 2/3로 할 수 있고, 이것에 의해, 전력 변환부(10B)에 있어서의 스위칭 손실이 저감된다. 또한, PWM 신호 생성부(22B)는, 어느 모드에 있어서도, 상전압 지령 Vuvw*의 갱신 주기 Ts를 바꾸지 않기 때문에, 상전압 지령 Vu*, Vv*, Vw*가 U상, V상 및 W상의 출력 전압으로서 부하(3A)에 출력될 때까지의 데드 타임의 증가를 억제할 수 있다. 또한, 데드 타임의 증가를 억제할 수 있기 때문에, 데드 타임이 증가하는 경우에 비하여, 전류 제어기(24A)의 이득을 높여서 전류 제어를 높은 응답성으로 하는 것이 가능하게 된다.
또, PWM 신호 생성부(22B)의 시프트부(33B)는, 모드 신호 Sm이 제 2 모드를 나타내는 경우, 예컨대, 전력 변환 장치(1B)가 기동될 때마다, 도 9(b)에 나타내는 처리와 도 9(c)에 나타내는 처리를 교대로 전환할 수도 있다.
제어부(20B)의 처리의 흐름은, 도 5에 나타내는 처리의 흐름과 동일하기 때문에, 이 이상의 상세한 설명을 생략한다.
한편, 본 실시 형태와 관련되는 전력 변환 장치의 제어 방법은, 예컨대, 지령 생성 공정과 신호 생성 공정을 포함하고, 전술한 제어부(20B) 및/또는 그 구성 요소의 처리의 흐름에 대응한다. 구체적으로, 도 5에 나타나는 단계 S11의 처리의 흐름은 지령 생성 공정의 일례 또는 구성 요소이고, 도 5에 나타나는 단계 S12~단계 S15의 처리의 흐름은 신호 생성 공정의 일례 또는 구성 요소이다.
또한, 제어부(20B)는, 본 실시 형태와 관련되는 제어 장치의 일례이기도 하고, 제어부(20)와 마찬가지로, 마이크로컴퓨터나 각종 회로를 포함하고, 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21A) 및 PWM 신호 생성부(22B)의 제어를 실현한다. 또, 지령 생성부(21A) 및 PWM 신호 생성부(22B)의 일부 또는 전부를 ASIC나 FPGA 등의 하드웨어로 구성할 수도 있다.
[4. 제 4 실시 형태]
다음으로, 제 4 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 4 실시 형태와 관련되는 전력 변환 장치는, 3레벨의 직류 전압을 3상 교류 전압으로 변환하는 점에서, 제 3 실시 형태와 관련되는 전력 변환 장치(1B)와 상이하다. 또, 이하에 있어서는, 전력 변환 장치(1B)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 10은 제 4 실시 형태와 관련되는 전력 변환 장치(1C)의 구성예를 나타내는 도면이다. 이러한 전력 변환 장치(1C)는, 전력 변환부(10C)와 제어부(20C)를 구비하고, 부하(3A)에 3상 교류 전력을 출력한다. 이하, 전력 변환부(10C)와 제어부(20C)의 구성예에 대하여 상세하게 설명한다.
[4. 1. 전력 변환부(10C)]
본 실시 형태와 관련되는 전력 변환부는 다레벨 출력으로 구성될 수 있다. 다시 말해, 전력 변환부는, 다레벨을 갖는 전압을 출력하도록 구성될 수 있다. 도 10에 나타내는 바와 같이, 전력 변환부(10C)는, 입력 단자 Tp, Tn과, 출력 단자 Tu, Tv, Tw와, 다레벨 인버터 회로(예컨대, 3상 3레벨 인버터 회로(13C))와, 게이트 구동 회로(11C)와, 전류 검출부(12A)와, 온도 검출부(18)를 구비한다.
3상 3레벨 인버터 회로(13C)는, 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44와, 콘덴서 C21, C22와, 다이오드 D21~D26을 구비하고, 출력 단자 Tu, Tv, Tw를 통해서 부하(3A)에 접속된다. 각 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44에는, 보호용 정류 소자가 병렬로 접속된다. 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44는, 예컨대, IGBT나 MOSFET 등의 반도체 소자이다.
게이트 구동 회로(11C)는, 제어부(20C)로부터 출력되는 PWM 신호 PA, PB, PC에 근거하여, 게이트 신호 PA1~PA4, PB1~PB4, PC1~PC4를 생성한다. 또, 이하, 게이트 구동 회로(11C)에 있어서, PWM 신호 PA에 의해 게이트 신호 PA1~PA4를 생성하는 예를 설명한다.
게이트 구동 회로(11C)는, 예컨대, PWM 신호 PA가 High 레벨인 경우, 게이트 신호 PA1, PA2를 High 레벨로 하고, 게이트 신호 PA3, PA4를 Low 레벨로 한다. 이것에 의해, 3상 3레벨 인버터 회로(13C)는, 전원(2)의 직류 전압(이하, 전원 전압 Vdc라고 기재한다)을 U상의 출력 단자 Tu로부터 출력한다.
또한, 게이트 구동 회로(11C)는, 예컨대, PWM 신호 PA가 Low 레벨인 경우, 게이트 신호 PA3, PA4를 High 레벨로 하고, 게이트 신호 PA1, PA2를 Low 레벨로 한다. 이것에 의해, 3상 3레벨 인버터 회로(13C)는, 제로 전위(그라운드 전위)를 U상의 출력 단자 Tu로부터 출력한다.
또한, 게이트 구동 회로(11C)는, 예컨대, PWM 신호 PA가 Middle 레벨인 경우, 게이트 신호 PA2, PA3을 High 레벨로 하고, 게이트 신호 PA1, PA4를 Low 레벨로 한다. 이것에 의해, 3상 3레벨 인버터 회로(13C)는, 전원 전압 Vdc의 1/2의 전압(Vdc/2)을 U상의 출력 단자 Tu로부터 출력한다.
게이트 구동 회로(11C)는, PWM 신호 PB, PC에 대해서도, PWM 신호 PA와 마찬가지로, 게이트 신호 PB1~PB4, PC1~PC4를 생성한다. 이것에 의해, 전력 변환부(10C)는, 전원(2)으로부터 입력 단자 Tp, Tn을 통해서 입력된 직류 전압을, 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44의 스위칭에 의해 3상 교류 전압으로 변환하고, 출력 단자 Tu, Tv, Tw로부터 출력선(6a~6c)을 통해서 부하(3)에 출력한다.
[4. 2. 제어부(20C)]
제어부(20C)는, 도 10에 나타내는 바와 같이, 지령 생성부(21C)와, PWM 신호 생성부(22C)를 구비한다. 지령 생성부(21C)는, 전류 지령 생성기(23A)와, 전류 제어기(24C)와, 전압 지령 생성부(25C)를 구비한다.
전류 제어기(24C)는, 상전류 지령 Iuvw*와 출력 상전류 Iuvw의 편차가 제로가 되도록 전압 지령 벡터 Vs*를 생성한다. 전압 지령 생성부(25C)는, 전압 지령 벡터 Vs*로부터 상전압 지령 Vuvwpn*를 생성하여 출력한다. 본 실시 형태와 관련되는 상전압 지령은, 각각의 상에 대하여 제 1 상전압 지령 및 제 2 상전압 지령을 포함한다. 따라서, 복수의 상을 갖는 교류 전압의 경우, 복수의 제 1 상전압 지령과 복수의 제 2 상전압 지령이 존재할 수 있다. 예컨대, 상전압 지령 Vuvwpn*는, U상, V상 및 W상의 상마다의 제 1 상전압 지령 Vup*, Vvp*, Vwp*와 제 2 상전압 지령 Vun*, Vvn*, Vwn*를 포함한다. 전압 지령 생성부(25C)는, 예컨대, 공지의 다이폴라 변조(예컨대, 일본 특허 공개 평 05-211775호 공보 참조)에 의해, 전압 지령 벡터 Vs*로부터 상전압 지령 Vuvwpn*를 생성한다.
PWM 신호 생성부(22C)는, 캐리어 신호 생성부(30B)와, 모드 전환부(31B)와, 지령 갱신부(32C)와, 시프트부(33C)와, 비교부(34C)를 구비한다.
지령 갱신부(32C)는, 캐리어 신호 Vc와 상전압 지령 Vuvwpn*를 입력한다. 지령 갱신부(32C)는, 캐리어 신호 Vc의 피크 및 바텀의 타이밍을 갱신 타이밍 TR로 하고, 이러한 갱신 타이밍 TR마다, 비교부(34C)에 출력하는 상전압 지령 Vuvwpn*를 갱신한다. 이것에 의해, 지령 갱신부(32C)는, 갱신 타이밍 TR 후에 전압 지령 생성부(25C)에 의해 생성된 상전압 지령 Vuvwpn*를 다음의 갱신 타이밍 TR에 비교부(34C)에 출력할 수 있다.
시프트부(33C)는, 모드 전환부(31B)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, 지령 갱신부(32C)로부터 취득한 상전압 지령 Vuvwpn*를 시프트하지 않고 그대로 상전압 지령 Vuvwpn1*로서 출력한다. 상전압 지령 Vuvwpn1*는, U상, V상 및 W상의 상마다의 제 1 상전압 지령 Vup1*, Vvp1*, Vwp1*와 제 2 상전압 지령 Vun1*, Vvn1*, Vwn1*를 포함한다.
한편, 시프트부(33C)는, 모드 전환부(31B)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, 지령 갱신부(32C)에 의해 갱신된 상전압 지령 Vuvwpn*와 캐리어 신호 Vc에 근거하여, 상전압 지령 Vuvwpn*를 시프트하고, 상전압 지령 Vuvwpn1*로서 출력한다.
비교부(34C)는, 캐리어 신호 Vc와 상전압 지령 Vup1*, Vvp1*, Vwp1*, Vun1*, Vvn1*, Vwn1*를 각각 비교하여 PWM 신호 PA, PB, PC를 생성한다.
예컨대, 캐리어 신호 Vc의 전압치가 상전압 지령 Vup1*의 전압치 이상인 경우, 비교부(34C)는 Low 레벨의 PWM 신호 PA를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vup1*의 전압치와 상전압 지령 Vun1*의 전압치의 사이인 경우, 비교부(34C)는 Middle 레벨의 PWM 신호 PA를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vun1*의 전압치 미만인 경우, 비교부(34C)는 High 레벨의 PWM 신호 PA를 출력한다.
마찬가지로, 캐리어 신호 Vc의 전압치가 상전압 지령 Vvp1*의 전압치 이상인 경우, 비교부(34C)는 Low 레벨의 PWM 신호 PB를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vvp1*의 전압치와 상전압 지령 Vvn1*의 전압치의 사이인 경우, 비교부(34C)는 Middle 레벨의 PWM 신호 PB를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vvn1*의 전압치 미만인 경우, 비교부(34C)는 High 레벨의 PWM 신호 PB를 출력한다.
또한, 캐리어 신호 Vc의 전압치가 상전압 지령 Vwp1*의 전압치 이상인 경우, 비교부(34C)는 Low 레벨의 PWM 신호 PC를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vwp1*의 전압치와 상전압 지령 Vwn1*의 전압치의 사이인 경우, 비교부(34C)는 Middle 레벨의 PWM 신호 PC를 출력하고, 캐리어 신호 Vc의 전압치가 상전압 지령 Vwn1*의 전압치 미만인 경우, 비교부(34C)는 High 레벨의 PWM 신호 PC를 출력한다.
비교부(34C)는, 생성한 PWM 신호 PA, PB, PC를 게이트 구동 회로(11C)에 출력한다.
여기서, 캐리어 신호 Vc, 상전압 지령 Vuvwpn* 및 상전압 지령 Vuvwpn1*의 관계에 대하여, 도 11(a), 도 11(b)를 참조하여 구체적으로 설명한다. 도 11(a)는 제 1 모드의 설명도이다.
도 11(a)에 나타내는 바와 같이, PWM 신호 생성부(22C)의 비교부(34C)는, 제 1 모드에 있어서, 상전압 지령 Vup*, Vvp*, Vwp*, Vun*, Vvn*, Vwn*와 동일한 값의 상전압 지령 Vup1*, Vvp1*, Vwp1*, Vun1*, Vvn1*, Vwn1*와 캐리어 신호 Vc를 비교하고, PWM 신호 PA, PB, PC를 생성한다.
이것에 의해, PWM 신호 생성부(22C)는, 제 1 기간 T1, 제 2 기간 T2, 제 1 기간 T1, 제 2 기간 T2 및 제 1 기간 T1의 차례로 이행하도록 설정되는 제어 패턴의 PWM 신호를 상전압 지령 Vuvwpn*의 갱신 주기 Ts마다 반복하여 출력한다.
도 11(b)는 제 2 모드의 일례를 나타내는 설명도이다. 　본 실시 형태와 관련되는 PWM 신호 생성부의 시프트부는, 복수의 제 1 상전압 지령 중 최대의 제 1 상전압 지령이 캐리어 신호 Vc의 피크값이 되도록 복수의 제 1 상전압 지령을 시프트하고, 복수의 제 2 상전압 지령 중 최소의 상전압 지령이 캐리어 신호의 바텀값이 되도록 상기 복수의 제 2 상전압 지령을 시프트한다.
구체적으로, PWM 신호 생성부(22C)의 시프트부(33C)는, 도 11(b)에 나타내는 바와 같이, 상전압 지령 Vup1*, Vvp1*, Vwp1* 중 최대의 상전압 지령과 캐리어 신호 Vc의 피크값 Vp(도 11(a) 참조)의 차분 ΔVc3을 구한다. 시프트부(33C)는, 상전압 지령 Vup*, Vvp*, Vwp*에 각각 차분 ΔVc3을 가산하여 상전압 지령 Vup1*, Vvp1*, Vwp1*를 생성한다.
또한, 시프트부(33C)는, 상전압 지령 Vun*, Vvn*, Vwn* 중 최소의 상전압 지령과 캐리어 신호 Vc의 바텀값 Vb(도 11(a) 참조)의 차분 ΔVc4를 구한다. 시프트부(33C)는, 상전압 지령 Vun*, Vvn*, Vwn*로부터 각각 차분 ΔVc4를 감산하여 상전압 지령 Vun1*, Vvn1*, Vwn1*를 생성한다.
비교부(34C)는, Vup1*, Vvp1*, Vwp1*, Vun1*, Vvn1*, Vwn1*와 캐리어 신호 Vc를 비교하고, 비교 결과를 PWM 신호 PA, PB, PC로서 출력한다. 이것에 의해, PWM 신호 생성부(22C)는, 제 2 기간 T2, 제 1 기간 T1 및 제 2 기간 T2의 차례로 이행하도록 설정되는 제어 패턴의 PWM 신호를 상전압 지령 Vuvwpn*의 갱신 주기 Ts마다 반복하여 출력하는 것이 가능하게 된다.
이와 같이, 제 4 실시 형태와 관련되는 PWM 신호 생성부(22C)는, 캐리어 신호 Vc의 피크값 Vp 또는 바텀값 Vb에 근거하여 상전압 지령 Vup*, Vvp*, Vwp*, Vun*, Vvn*, Vwn*를 각각 캐리어 신호 Vc에 대하여 상대적으로 시프트하여 캐리어 신호 Vc와 비교한다.
이것에 의해, PWM 신호 생성부(22C)는, 제 2 모드에 있어서, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 2/3로 할 수 있고, 이것에 의해, 전력 변환부(10C)에 있어서의 스위칭 손실이 저감된다. 또한, PWM 신호 생성부(22C)는, 어느 모드에 있어서도, 상전압 지령 Vuvwpn*의 갱신 주기 Ts는 바꾸지 않기 때문에, 상전압 지령 Vuvw*가 U상, V상 및 W상의 출력 전압으로서 부하(3A)에 출력될 때까지의 데드 타임의 증가를 억제할 수 있다. 또한, 데드 타임의 증가를 억제할 수 있기 때문에, 데드 타임이 증가하는 경우에 비하여, 전류 제어기(24A)의 이득을 높여서 전류 제어를 높은 응답성으로 하는 것이 가능하게 된다.
제어부(20C)의 처리의 흐름은, 도 5에 나타내는 처리의 흐름과 동일하기 때문에, 이 이상의 상세한 설명을 생략한다.
한편, 본 실시 형태와 관련되는 전력 변환 장치의 제어 방법은, 예컨대, 지령 생성 공정과 신호 생성 공정을 포함하고, 전술한 제어부(20C) 및/또는 그 구성 요소의 처리의 흐름에 대응한다. 구체적으로, 도 5에 나타나는 단계 S11의 처리의 흐름은 지령 생성 공정의 일례 또는 구성 요소이고, 도 5에 나타나는 단계 S12~단계 S15의 처리의 흐름은 신호 생성 공정의 일례 또는 구성 요소이다.
또한, 제어부(20C)는, 본 실시 형태와 관련되는 제어 장치의 일례이기도 하고, 제어부(20)와 마찬가지로, 마이크로컴퓨터나 각종 회로를 포함하고, 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21C) 및 PWM 신호 생성부(22C)의 제어를 실현한다. 또, 지령 생성부(21C) 및 PWM 신호 생성부(22C)의 일부 또는 전부를 ASIC나 FPGA 등의 하드웨어로 구성할 수도 있다.
또, 전력 변환부(10C)는, 도 10에 나타내는 예로 한정되지 않는다. 도 12는 제 4 실시 형태와 관련되는 다른 전력 변환부(10C)의 구성예를 나타내는 도면이다. 도 12에 나타내는 전력 변환부(10C)는, 다레벨 출력으로 구성되어 있고, 구체적으로는, 게이트 구동 회로(11C')와, 전류 검출부(12A)와, 다레벨 인버터 회로(예컨대, 3상 2레벨 인버터 회로(13C'))를 구비한다.
3상 2레벨 인버터 회로(13C')는, 도 12에 나타내는 바와 같이, 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44와, 콘덴서 C21, C22를 구비한다. 각 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44에는, 보호용 정류 소자가 병렬로 접속된다.
게이트 구동 회로(11C')는, 제어부(20C)로부터 출력되는 PWM 신호 PA, PB, PC에 근거하여, 게이트 신호 PA1~PA3, PB1~PB3, PC1~PC3을 생성한다. 또, 이하, 게이트 구동 회로(11C')에 있어서, PWM 신호 PA에 의해 게이트 신호 PA1~PA3을 생성하는 예를 설명한다.
게이트 구동 회로(11C')는, 예컨대, PWM 신호 PA가 High 레벨인 경우, 게이트 신호 PA1을 High 레벨로 하고, 게이트 신호 PA2, PA3을 Low 레벨로 한다. 이것에 의해, 3상 3레벨 인버터 회로(13C')는, 전원 전압 Vdc를 U상의 출력 단자 Tu로부터 출력한다.
또한, 게이트 구동 회로(11C')는, 예컨대, PWM 신호 PA가 Low 레벨인 경우, 게이트 신호 PA3을 High 레벨로 하고, 게이트 신호 PA1, PA2를 Low 레벨로 한다. 이것에 의해, 3상 3레벨 인버터 회로(13C')는, 제로 전위를 U상의 출력 단자 Tu로부터 출력한다.
또한, 게이트 구동 회로(11C')는, 예컨대, PWM 신호 PA가 Middle 레벨인 경우, 게이트 신호 PA3을 High 레벨로 하고, 게이트 신호 PA1, PA3을 Low 레벨로 한다. 이것에 의해, 3상 3레벨 인버터 회로(13C')는, 전원 전압 Vdc의 1/2의 전압(Vdc/2)을 U상의 출력 단자 Tu로부터 출력한다.
게이트 구동 회로(11C')는, PWM 신호 PB, PC에 대해서도, PWM 신호 PA와 마찬가지로, 게이트 신호 PB1~PB3, PC1~PC3을 생성한다. 이것에 의해, 전력 변환부(10C)는, 전원(2)으로부터 입력 단자 Tp, Tn을 통해서 입력된 직류 전압을, 스위칭 소자 Q21~Q24, Q31~Q34, Q41~Q44의 스위칭에 의해 3상 교류 전압으로 변환하고, 출력 단자 Tu, Tv, Tw로부터 출력선(6a~6c)을 통해서 부하(3)에 출력한다.
[5. 제 5 실시 형태]
다음으로, 제 5 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 5 실시 형태와 관련되는 전력 변환 장치는, 공간 벡터법에 의해 PWM 신호를 생성하는 점에서, 제 3 실시 형태와 관련되는 전력 변환 장치(1B)와 상이하다. 또, 이하에 있어서는, 전력 변환 장치(1B)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 13은 제 5 실시 형태와 관련되는 전력 변환 장치(1D)의 구성예를 나타내는 도면이다. 이러한 전력 변환 장치(1D)는, 전력 변환부(10B)와 제어부(20D)를 구비하고, 부하(3A)에 3상 교류 전력을 출력한다. 이하, 제어부(20D)의 구성예에 대하여 상세하게 설명한다.
제어부(20D)는, 도 13에 나타내는 바와 같이, 지령 생성부(21D)와, PWM 신호 생성부(22D)를 구비한다. 지령 생성부(21D)는, 전류 지령 생성기(23A)와, 전류 제어기(24D)를 구비한다. 전류 제어기(24D)는, 상전류 지령 Iuvw*와 출력 상전류 Iuvw의 편차가 제로가 되도록 전압 지령 벡터 Vs*(전압 지령의 일례)를 생성한다.
PWM 신호 생성부(22D)는, 모드 전환부(31D)와, 선택부(35)와, 연산부(36)와, 변경부(37)와, 생성부(38)를 구비한다.
모드 전환부(31D)는, 모드 신호 Sm을 연산부(36)에 출력하고, 제 1 모드와 제 2 모드를 전환한다. 모드 전환부(31D)는, 예컨대, 검출 온도 Tc가 소정치 미만인 경우에, 제 1 모드를 나타내는 모드 신호 Sm을 연산부(36)에 출력하고, 검출 온도 Tc가 소정치 이상인 경우에, 제 2 모드를 나타내는 모드 신호 Sm을 연산부(36)에 출력한다.
선택부(35)는, 전압 지령 벡터 Vs*에 근거하여, 갱신 주기 Ts마다, 복수의 전압 벡터로부터 2개 이상(예컨대, 2개)의 제로 전압 벡터와 1개 이상(예컨대, 2개)의 비 제로 전압 벡터의 조합을 선택한다. 도 14는 공간 벡터법의 설명도이다. 또, θv는, 전압 벡터 V1로부터 전압 지령 벡터 Vs*까지의 위상각이다.
도 14에는, 제로 전압 벡터 V0, V7과 비 제로 전압 벡터 V1~V6을 포함하는 8개의 전압 벡터가 나타내어진다. 선택부(35)는, 예컨대, 전압 지령 벡터 Vs*가 인접하는 2개의 비 제로 전압 벡터 V1, V2와, 제로 전압 벡터 V0, V7을 선택한다.
이 경우, 선택부(35)는, 예컨대, 전압 벡터 V0, V1, V2, V7의 차례로 선택하는 패턴(이하, 제 1 선택 패턴이라고 기재한다)과, 제 1 선택 패턴의 역순인 전압 벡터 V7, V2, V1, V0의 차례로 선택하는 패턴(이하, 제 2 선택 패턴이라고 기재한다)을 갱신 주기 Ts마다 교대로 전환한다.
또, 도 14에 있어서, 예컨대, V1(100)은, 전압 벡터 V1에 의한 U상, V상 및 W상의 상태를 나타내고, U상의 위쪽의 스위칭 소자 Q11이 온이 되고, V상과 W상의 아래쪽의 스위칭 소자 Q14, Q16이 온이 되는 상태를 나타낸다.
연산부(36)(출력 기간 연산부라고도 불린다)는, 선택부(35)에 의해 선택된 전압 벡터의 출력 기간을 연산한다. 예컨대, 선택부(35)가 비 제로 전압 벡터 V1, V2를 선택한 경우, 연산부(36)는, 예컨대, 하기 식 (1), (2)를 연산하는 것에 의해, 비 제로 전압 벡터 V1의 출력 기간 t1과, 비 제로 전압 벡터 V2의 출력 기간 t2를 구한다. 여기서, Vmax는 전압 지령의 최대값을 의미한다.
[수학식 1]
Figure pat00001
Figure pat00002
또한, 연산부(36)는, 비 제로 전압 벡터 V1, V2의 출력 기간 t1, t2의 합계를 갱신 주기 Ts로부터 감산한 기간(=Ts-t1-t2)을 2개로 분할하는 것에 의해, 제로 전압 벡터 V0의 출력 기간 t0과, 제로 전압 벡터 V7의 출력 기간 t7을 구한다.
연산부(36)는, 선택부(35)에 의해 선택된 차례로 전압 벡터의 출력 기간의 정보를 변경부(37)에 출력한다. 예컨대, 선택부(35)에 의해, 제 1 선택 패턴의 전압 벡터 V0, V1, V2, V7이 선택된 경우, 연산부(36)는, 출력 기간 t0, t1, t2, t7의 차례로 출력 기간의 정보를 출력한다.
변경부(37)는, 모드 전환부(31D)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, 연산부(36)로부터 취득한 출력 기간의 정보를 그대로 출력한다. 변경부(37)는, 예컨대, 연산부(36)로부터 출력 기간 t0, t1, t2, t7의 정보를 취득한 경우, 이러한 출력 기간 t0, t1, t2, t7의 정보를 그대로 출력한다.
한편, 변경부(37)는, 모드 전환부(31D)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, 연산부(36)에 의해 연산된 출력 기간 중 2개 이상의 제로 전압 벡터의 출력 기간을, 해당 2개 이상의 제로 전압 벡터의 출력 기간의 합계 기간에 상당하는 1개의 제로 전압 벡터의 출력 기간으로 바꾸도록, 2개 이상의 제로 전압 벡터의 출력 기간을 변경한다.
예컨대, 변경부(37)는, 연산부(36)로부터 출력 기간 t0, t1, t2, t7의 정보를 취득한 경우, 출력 기간 t0, t7을 가산하여, 가산 결과를 출력 기간 t0, t7의 어느 한쪽의 출력 기간으로 하고, 다른 쪽의 출력 기간을 0으로 한다. 이것에 의해, 출력되는 제로 전압 벡터가 2개로부터 1개로 변경된다.
변경부(37)는, 가산 결과를 출력 기간 t0의 출력 기간으로 한 경우, 출력 기간 t0, t1, t2의 정보를 출력하고, 가산 결과를 출력 기간 t7의 출력 기간으로 한 경우, 출력 기간 t1, t2, t7의 정보를 출력한다.
생성부(38)(생성 회로라고도 불린다)는, 변경부(37)로부터 출력되는 출력 기간의 정보에 근거하여, PWM 신호 PA, PB, PC를 생성한다. 구체적으로, 본 실시 형태와 관련되는 생성부는, 1개의 제로 전압 벡터의 출력 기간을 1개의 제 1 기간으로 하고, 1개 이상의 비 제로 전압 벡터의 출력 기간을 1개 이상의 제 2 기간으로 하도록 설정되는 상기 PWM 신호를 생성한다. 생성부(38)는, 생성한 PWM 신호 PA, PB, PC를 전력 변환부(10B)(게이트 구동 회로(11B))에 출력한다.
예컨대, 생성부(38)는, 제 1 모드에 있어서의 출력 기간의 정보로서, 변경부(37)로부터 출력 기간 t0, t1, t2, t7의 정보와 출력 기간 t7, t2, t1, t0의 정보를 차례로 취득한 경우, 도 15(a)에 나타내는 바와 같이, PWM 신호 PA, PB, PC를 생성한다. 도 15(a)는 제 1 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
또한, 생성부(38)는, 제 2 모드에 있어서의 출력 기간의 정보로서, 변경부(37)로부터 출력 기간 t0, t1, t2의 정보와 출력 기간 t2, t1, t0의 정보를 취득한 경우, 도 15(b)에 나타내는 바와 같이, PWM 신호 PA, PB, PC를 생성한다. 도 15(b)는 제 2 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
또한, 생성부(38)는, 제 2 모드에 있어서의 출력 기간의 정보로서, 변경부(37)로부터 출력 기간 t1, t2, t7의 정보와 출력 기간 t7, t2, t1의 정보를 취득한 경우, 도 15(c)에 나타내는 바와 같이, PWM 신호 PA, PB, PC를 생성한다. 도 15(c)는 제 2 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 다른 관계를 나타내는 도면이다.
도 15(b) 및 도 15(c)에 나타내는 바와 같이, 생성부(38)는, 제 2 모드에 있어서, 변경부(37)에 의해 변경된 출력 기간 t0 또는 출력 기간 t7을 제 1 기간 T1로 하고, 1개 이상의 비 제로 전압 벡터의 출력 기간(예컨대, 도 15(b) 및 도 15(c)에 나타내는 2개의 비 제로 전압 벡터 V1, V2의 출력 기간 t1, t2)을 2개의 제 2 기간 T2로 한 PWM 신호 PA, PB, PC를 생성한다.
이것에 의해, 전력 변환 장치(1D)는, 제 2 모드에 있어서, 전력 변환 장치(1B)와 마찬가지로, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 2/3로 할 수 있으므로, 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
또, 상술에 있어서는, 선택부(35)에 있어서, 전압 지령 벡터 Vs*의 순번을 설정했지만, 생성부(38)에 의해 전압 벡터의 순번을 설정하더라도 좋다. 이 경우, 생성부(38)는, 예컨대, 전압 지령 벡터 Vs*와 모드 신호 Sm에 근거하여, 전압 벡터의 순번을 설정한다.
여기서, 제어부(20D)의 처리의 흐름의 일례를 설명한다. 도 16은 제어부(20D)의 처리의 흐름의 일례를 나타내는 플로차트이다.
도 16에 나타내는 바와 같이, 제어부(20D)의 지령 생성부(21D)는, 전압 지령 벡터 Vs*를 생성한다(단계 S21). 다음으로, 제어부(20D)의 PWM 신호 생성부(22D)는, 전압 지령 벡터 Vs*의 갱신 타이밍 TR인지 여부를 판정한다(단계 S22).
전압 지령 벡터 Vs*의 갱신 타이밍 TR이라고 판정한 경우(단계 S22; 예), PWM 신호 생성부(22D)는, 전압 지령 벡터 Vs*에 근거하여, 전압 벡터를 선택한다(단계 S23). PWM 신호 생성부(22D)는, 선택한 전압 벡터의 출력 기간을 연산한다(단계 S24).
다음으로, PWM 신호 생성부(22D)는, 제 2 모드인지 여부를 판정한다(단계 S25). PWM 신호 생성부(22D)는, 예컨대, 전압 지령 V*가 소정치 미만인 경우에, 제 2 모드라고 판정한다.
제 2 모드라고 판정한 경우(단계 S25; 예), PWM 신호 생성부(22D)는, 복수의 제로 전압 벡터의 출력 기간을 1개의 제로 전압 벡터의 출력 기간으로 한다(단계 S26).
단계 S26의 처리가 종료된 경우, 또는, 단계 S25에 있어서, 제 2 모드가 아니라고 판정한 경우(단계 S25; 아니오), PWM 신호 생성부(22D)는, 전압 벡터의 출력 기간에 근거하여, PWM 신호 PA, PB, PC를 생성한다(단계 S27).
한편, 본 실시 형태와 관련되는 전력 변환 장치의 제어 방법은, 예컨대, 지령 생성 공정과 신호 생성 공정을 포함하고, 전술한 제어부(20D) 및/또는 그 구성 요소의 처리의 흐름에 대응한다. 구체적으로, 단계 S21의 처리의 흐름은 지령 생성 공정의 일례 또는 구성 요소이고, 단계 S22~단계 S27의 처리의 흐름은 신호 생성 공정의 일례 또는 구성 요소이다.
또, 제어부(20D)는, 본 실시 형태와 관련되는 제어 장치의 일례이기도 하고, 제어부(20)와 마찬가지로, 마이크로컴퓨터나 각종 회로를 포함하고, 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21D) 및 PWM 신호 생성부(22D)의 제어를 실현한다. 또, 지령 생성부(21D) 및 PWM 신호 생성부(22D)의 일부 또는 전부를 ASIC나 FPGA 등의 하드웨어로 구성할 수도 있다.
[6. 제 6 실시 형태]
다음으로, 제 6 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 6 실시 형태와 관련되는 전력 변환 장치는, 공간 벡터법에 의해 PWM 신호를 생성하는 점에서, 제 4 실시 형태와 관련되는 전력 변환 장치(1C)와 상이하다. 또, 이하에 있어서는, 전력 변환 장치(1C, 1D)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 17은 제 6 실시 형태와 관련되는 전력 변환 장치(1E)의 구성예를 나타내는 도면이다. 이러한 전력 변환 장치(1E)는, 전력 변환부(10C)와 제어부(20E)를 구비하고, 부하(3A)에 3상 교류 전력을 출력한다. 이하, 제어부(20E)의 구성예에 대하여 상세하게 설명한다.
제어부(20E)는, 도 17에 나타내는 바와 같이, 지령 생성부(21D)와, PWM 신호 생성부(22E)를 구비한다. PWM 신호 생성부(22E)는, 모드 전환부(31D)와, 선택부(35E)와, 연산부(36E)와, 변경부(37E)와, 생성부(38E)를 구비한다.
선택부(35E)는, 전압 지령 벡터 Vs*(전압 지령의 일례)에 근거하여, 갱신 주기 Ts마다, 27종류의 전압 벡터로부터 3개의 제로 전압 벡터와 4개의 비 제로 전압 벡터의 조합을 선택한다. 도 18은 공간 벡터법의 설명도이다.
도 18에는, 3개의 제로 전압 벡터 Op, Om, On과, 24개의 비 제로 전압 벡터 a(1)~a(3), b(1)~b(3), ap(1)~ap(3), an(1)~an(3), bp(1)~bp(3), bn(1)~bn(3), z(1)~z(6)이 나타내어진다.
도 19는 전압 지령 벡터 Vs*와 공간 벡터의 대응예를 나타내는 도면이다. 전압 지령 벡터 Vs*가 도 19에 나타내는 상태인 경우, 선택부(35E)는, 예컨대, 전압 지령 벡터 Vs*가 인접하는 4개의 비 제로 전압 벡터 ap, an, bp, bn과, 3개의 제로 전압 벡터 Op, Oo, On을 선택한다.
이 경우, 선택부(35E)는, On→an→bn→Oo→ap→bp→Op의 차례로 전압 벡터를 선택하는 패턴(이하, 제 1 선택 패턴이라고 기재한다)과, 제 1 선택 패턴의 역순인 Op→bp→ap→Oo→bn→an→On의 차례로 전압 벡터를 선택하는 패턴(이하, 제 2 선택 패턴이라고 기재한다)을 갱신 주기 Ts마다 교대로 전환한다.
또, 도 19에 있어서, 예컨대, PPO는, 전압 벡터 ap(1)의 U상, V상 및 W상의 출력 상태를 나타내고, U상 및 V상의 위쪽의 스위칭 소자 Q21, Q22, Q31, Q32가 온이 되고, W상의 중앙측의 스위칭 소자 Q42, Q43이 온이 되는 상태를 나타낸다.
연산부(36E)(출력 기간 연산부라고도 불린다)는, 선택부(35E)에 의해 선택된 차례로 전압 벡터의 출력 기간의 정보를 변경부(37E)에 출력한다. 예컨대, 선택부(35E)에 의해, 제 1 선택 패턴의 전압 벡터가 선택된 경우, 연산부(36E)는, 전압 벡터 On, an, bn, Oo, ap, bp, Op의 차례로 출력 기간의 정보를 출력한다.
연산부(36E)는, 선택부(35E)에 의해 선택된 전압 벡터의 출력 기간을 연산한다. 예컨대, 선택부(35E)가 비 제로 전압 벡터 ap, an, bp, bn을 선택한 경우, 연산부(36E)는, 각 비 제로 전압 벡터 ap, an, bp, bn의 출력 기간 tap, tan, tbp, tbn을 구한다.
또한, 연산부(36E)는, 출력 기간 tap, tan, tbp, tbn의 합계를 갱신 주기 Ts로부터 감산한 기간(=Ts-tap-tan-tbp-tbn)을 3개로 분할하는 것에 의해, 제로 전압 벡터 Op, Oo, On의 출력 기간 top, too, ton을 구한다.
변경부(37E)는, 모드 전환부(31D)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, 연산부(36E)로부터 취득한 출력 기간의 정보를 그대로 출력한다. 변경부(37E)는, 예컨대, 연산부(36E)로부터 출력 기간 ton, tan, tbn, too, tap, tbp, top의 정보를 취득한 경우, 이러한 출력 기간 ton, tan, tbn, too, tap, tbp, top의 정보를 그대로 출력한다.
한편, 변경부(37E)는, 모드 전환부(31D)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, 연산부(36E)에 의해 연산된 출력 기간 중 3개 이상의 제로 전압 벡터의 출력 기간을, 그 3개 이상의 제로 전압 벡터의 출력 기간의 합계 기간에 상상하는 1개의 제로 전압 벡터의 출력 기간으로 바꾸도록, 2개 이상의 제로 전압 벡터의 출력 기간을 변경한다.
예컨대, 변경부(37E)는, 연산부(36E)로부터 출력 기간 ton, tan, tbn, too, tap, tbp, top의 정보를 취득한 경우, 출력 기간 ton, too, top를 가산하여, 가산 결과를 새로운 출력 기간 too로 하고, 출력 기간 ton, top를 0으로 한다. 이것에 의해, 출력되는 제로 전압 벡터가 3개로부터 1개로 변경된다.
변경부(37E)는, 상술한 바와 같이, 가산 결과를 새로운 출력 기간 too의 출력 기간으로 한 경우, 출력 기간 tan, tbn, too, tap, tbp의 정보를 차례로 출력한다.
생성부(38E)(생성 회로라고도 불린다)는, 변경부(37E)로부터 출력되는 출력 기간의 정보에 근거하여, PWM 신호 PA, PB, PC를 생성한다. 생성부(38E)는, 생성한 PWM 신호 PA, PB, PC를 전력 변환부(10C)(게이트 구동 회로(11C))에 출력한다.
예컨대, 생성부(38E)는, 제 1 모드에 있어서의 출력 기간의 정보로서, 변경부(37E)로부터 출력 기간 ton, tan, tbn, too, tap, tbp, top의 정보와 출력 기간 top, tbp, tap, too, tbn, tan, ton의 정보를 차례로 취득한 경우, 도 20(a)에 나타내는 바와 같이, PWM 신호 PA, PB, PC를 생성한다. 도 20(a)는 제 1 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
또한, 생성부(38E)는, 제 2 모드에 있어서의 출력 기간의 정보로서, 변경부(37E)로부터 출력 기간 tan, tbn, too, tap, tbp의 정보와 출력 기간 tbp, tap, too, tbn, tan의 정보를 취득한 경우, 도 20(b)에 나타내는 바와 같이, PWM 신호 PA, PB, PC를 생성한다. 도 20(b)는 제 2 모드에 있어서의 전압 벡터, 출력 기간 및 PWM 신호의 관계를 나타내는 도면이다.
도 20(b)에 나타내는 바와 같이, 생성부(38E)는, 제 2 모드에 있어서, 변경부(37E)에 의해 변경된 출력 기간 too를 제 1 기간 T1로 하고, 4개의 비 제로 전압 벡터 an, bn, ap, bp의 출력 기간 tan, tbn, tap, tbp를 4개의 제 2 기간 T2로 하는 PWM 신호 PA, PB, PC를 생성한다.
이것에 의해, 전력 변환 장치(1E)는, 제 2 모드에 있어서, 전력 변환 장치(1C)와 마찬가지로, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 2/3로 할 수 있으므로, 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
또, 상술에 있어서는, 선택부(35E)에 있어서, 전압 지령 벡터 Vs*의 순번을 설정했지만, 생성부(38E)에 의해 전압 벡터의 순번을 설정하더라도 좋다. 이 경우, 생성부(38E)는, 예컨대, 전압 지령 벡터 Vs*와 모드 신호 Sm에 근거하여, 전압 벡터의 순번을 설정한다.
제어부(20E)의 처리의 흐름은, 도 16에 나타내는 처리의 흐름과 동일하기 때문에, 이 이상의 상세한 설명을 생략한다.
한편, 본 실시 형태와 관련되는 전력 변환 장치의 제어 방법은, 예컨대, 지령 생성 공정과 신호 생성 공정을 포함하고, 제어부(20E) 및/또는 그 구성 요소의 처리의 흐름에 대응한다. 구체적으로, 도 16에 나타나는 단계 S21의 처리의 흐름은 지령 생성 공정의 일례 또는 구성 요소이고, 도 16에 나타나는 단계 S22~S27의 처리의 흐름은 신호 생성 공정의 일례 또는 구성 요소이다.
또한, 제어부(20E)는, 본 실시 형태와 관련되는 제어 장치의 일례이기도 하고, 제어부(20)와 마찬가지로, 마이크로컴퓨터나 각종 회로를 포함하고, 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21D) 및 PWM 신호 생성부(22E)의 제어를 실현한다. 또, 지령 생성부(21D) 및 PWM 신호 생성부(22E)의 일부 또는 전부를 ASIC나 FPGA 등의 하드웨어로 구성할 수도 있다.
[7. 제 7 실시 형태]
다음으로, 제 7 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 7 실시 형태와 관련되는 전력 변환 장치는, PWM 신호 생성부로부터 출력되는 PWM 신호에 대하여 상태 반전 처리를 실시하는 것에 의해, 1개의 제 1 기간 T1을 설정한 PWM 신호를 생성하는 점에서, 제 3 실시 형태와 관련되는 전력 변환 장치(1B)와 상이하다. 또, 이하에 있어서는, 전력 변환 장치(1B)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 21은 제 6 실시 형태와 관련되는 전력 변환 장치(1F)의 구성예를 나타내는 도면이다. 이러한 전력 변환 장치(1E)는, 전력 변환부(10B)와 제어부(20F)를 구비하고, 부하(3A)에 3상 교류 전력을 출력한다. 이하, 제어부(20F)의 구성예에 대하여 상세하게 설명한다.
제어부(20F)는, 도 21에 나타내는 바와 같이, 지령 생성부(21A)와, PWM 신호 생성부(22F)와, 모드 전환부(26)와, 상태 반전부(27)를 구비한다.
PWM 신호 생성부(22F)는, 캐리어 신호 생성부(30B)와, 지령 갱신부(32B)와, 비교부(34B)와, 반전 시간 연산부(39)를 구비한다. 이러한 PWM 신호 생성부(22F)는, 캐리어 신호 생성부(30B), 지령 갱신부(32B) 및 비교부(34B)에 의해, 제 3 실시 형태와 관련되는 PWM 신호 생성부(22B)가 제 1 모드로 동작한 경우와 동일한 PWM 신호 PA, PB, PC를 생성한다.
반전 시간 연산부(39)는, 캐리어 신호 Vc의 피크값 Vp 및 바텀값 Vb와 상전압 지령 Vu*, Vv*, Vw*에 근거하여, PWM 신호 PA, PB, PC의 상태를 판정하고, PWM 신호 PA, PB, PC의 각각에 대한 반전 시간을 연산한다.
도 22는 PWM 신호 PA, PB, PC의 각각에 대한 반전 시간의 연산 방법의 설명도이다. 여기서는, 캐리어 신호 Vc가 피크로부터 바텀으로 이행 하는 기간 Ts1과, 캐리어 신호 Vc가 바텀으로부터 피크로 이행하는 기간 Ts2로 나누어 설명한다.
기간 Ts1에 있어서, 반전 시간 연산부(39)는, 캐리어 신호 Vc의 피크값 Vp와 상전압 지령 Vu*의 차분 ΔVu1을 연산하고, 이러한 차분 ΔVu1에 근거하여 제로 전압(NNN)의 출력 기간 t0을 연산한다. 또한, 반전 시간 연산부(39)는, 상전압 지령 Vu*와 상전압 지령 Vv*의 차분 ΔVv1을 연산하고, 이러한 차분 ΔVv1에 근거하여 비 제로 전압(PNN)의 출력 기간 t1을 연산한다.
또한, 반전 시간 연산부(39)는, 상전압 지령 Vv*와 상전압 지령 Vw*의 차분 ΔVw1을 연산하고, 이러한 차분 ΔVw1에 근거하여 비 제로 전압(PPN)의 출력 기간 t2를 연산한다. 또한, 반전 시간 연산부(39)는, 출력 기간 t0, t1, t2로부터 제로 전압 벡터(PPP)의 출력 기간 t7을 연산한다.
반전 시간 연산부(39)는, 출력 기간 t7을 이용하여 PWM 신호 PA에 대한 반전 시간 RA를 시간 t11로부터 시간 t12까지의 사이로 하고, 출력 기간 t1을 이용하여 PWM 신호 PB에 대한 반전 시간 RB를 시간 t12로부터 시간 t13까지의 사이로 한다. 또한, 반전 시간 연산부(39)는, 출력 기간 t2를 이용하여 PWM 신호 PC에 대한 반전 시간 RC를 시간 t13으로부터 시간 t14까지의 사이로 한다.
기간 Ts2에 있어서, 반전 시간 연산부(39)는, 캐리어 신호 Vc의 바텀값 Vb와 상전압 지령 Vw*의 차분 ΔVw2를 연산하고, 이러한 차분 ΔVw2에 근거하여 제로 전압(PPP)의 출력 기간 t7을 연산한다. 또한, 반전 시간 연산부(39)는, 상전압 지령 Vw*와 상전압 지령 Vv*의 차분 ΔVv2를 연산하고, 이러한 차분 ΔVv2에 근거하여 비 제로 전압(PPN)의 출력 기간 t2를 연산한다.
또한, 반전 시간 연산부(39)는, 상전압 지령 Vv*와 상전압 지령 Vu*의 차분 ΔVu2를 연산하고, 이러한 차분 ΔVu2에 근거하여 비 제로 전압(PNN)의 출력 기간 t1을 연산한다. 또한, 반전 시간 연산부(39)는, 출력 기간 t7, t2, t1로부터 제로 전압 벡터(NNN)의 출력 기간 t0을 연산한다.
반전 시간 연산부(39)는, 출력 기간 t7을 이용하여 PWM 신호 PA에 대한 반전 시간 RA를 시간 t16으로부터 시간 t17까지의 사이로 하고, 출력 기간 t2를 이용하여 PWM 신호 PB에 대한 반전 시간 RB를 시간 t15로부터 시간 t16까지의 사이로 한다. 또한, 반전 시간 연산부(39)는, 출력 기간 t1을 이용하여 PWM 신호 PC에 대한 반전 시간 RC를 시간 t14로부터 시간 t15까지의 사이로 한다.
모드 전환부(26)는, 모드 전환부(31B)와 마찬가지로, 모드 신호 Sm에 의해 제 1 모드와 제 2 모드를 전환한다. 예컨대, 모드 전환부(26)는, 검출 온도 Tc가 소정치 미만인 경우에, 제 1 모드를 나타내는 모드 신호 Sm을 상태 반전부(27)에 출력하고, 검출 온도 Tc가 소정치 이상인 경우에, 제 2 모드를 나타내는 모드 신호 Sm을 상태 반전부(27)에 출력한다.
상태 반전부(27)는, 모드 전환부(26)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, PWM 신호 생성부(22E)로부터 입력되는 PWM 신호 PA, PB, PC를 그대로 PWM 신호 PA', PB', PC'로서 출력한다.
이것에 의해, 제어부(20F)는, 제 1 기간 T1, 제 2 기간 T2 및 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호 PA', PB', PC'를 상전압 지령 Vuvw*의 갱신 주기 Ts마다 반복하여 출력할 수 있다.
한편, 상태 반전부(27)는, 모드 전환부(26)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, PWM 신호 PA, PB, PC의 각각의 일부를 반전 시간 RA, RB, RC에 근거하여 반전하여 PWM 신호 PA', PB', PC'를 생성하여 출력한다.
예컨대, 상태 반전부(27)는, 시간 t11~t12의 사이와 시간 t16~t17의 사이에 PWM 신호 PA를 반전시켜 PWM 신호 PA'를 생성한다. 또한, 상태 반전부(27)는, 시간 t12~t13의 사이와 시간 t15~t16의 사이에 PWM 신호 PB를 반전시켜 PWM 신호 PB'를 생성한다. 또한, 상태 반전부(27)는, 시간 t13~t14의 사이와 시간 t14~t15의 사이에 PWM 신호 PC를 반전시켜 PWM 신호 PC'를 생성한다.
이것에 의해, 제어부(20F)는, 제 2 모드에 있어서, 1개의 갱신 주기 Ts 중에 제 1 기간 T1, 제 2 기간 T2의 차례로 이행하는 제어 패턴의 PWM 신호와, 1개의 갱신 주기 Ts 중에 제 2 기간 T2, 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 갱신 주기 Ts마다 교대로 출력한다.
이것에 의해, 전력 변환 장치(1F)는, 제 2 모드에 있어서, 전력 변환 장치(1B)와 마찬가지로, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 2/3로 할 수 있으므로, 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
또, 제 4 실시 형태와 관련되는 전력 변환 장치(1C)에 있어서도 전력 변환 장치(1F)와 마찬가지로, 시프트부(33C) 대신에 반전 시간 연산부 및 상태 반전부를 마련하도록 하더라도 좋다. 이 경우, 반전 시간 연산부는, 캐리어 신호 Vc의 피크값 Vp 및 바텀값 Vb와 상전압 지령 Vuvwpn*로부터 각 제로 전압(On, Oo, Op)의 출력 기간 및 각 비 제로 전압(an, bn, ap, ap)의 출력 기간을 연산하고, 이들 출력 기간으로부터 반전 시간 RA, RB, RC를 연산한다. 상태 반전부는, PWM 신호 PA, PB, PC의 각각의 일부를 반전 시간 RA, RB, RC에 근거하여 반전하여 PWM 신호 PA', PB', PC'를 생성하여 출력한다.
또한, 제 1 실시 형태와 관련되는 전력 변환 장치(1)에 있어서도 전력 변환 장치(1F)와 마찬가지로, 시프트부(33) 대신에 반전 시간 연산부 및 상태 반전부를 마련하도록 하더라도 좋다. 이 경우, 반전 시간 연산부는, 캐리어 신호 Vc1의 피크값 Vp 또는 캐리어 신호 Vc2의 바텀값 Vb와 전압 지령 V*로부터 각 제로 전압의 출력 기간 및 각 비 제로 전압의 출력 기간을 연산하고, 이들 출력 기간으로부터 반전 시간을 연산한다. 상태 반전부는, PWM 신호 L1, L2, R1, R2의 각각의 일부를 반전 시간에 근거하여 반전한다.
또, 제어부(20F)는, 본 실시 형태와 관련되는 제어 장치의 일례이기도 하고, 제어부(20)와 마찬가지로, 마이크로컴퓨터나 각종 회로를 포함하고, 마이크로컴퓨터의 CPU는, ROM에 기억되어 있는 프로그램을 읽어내서 실행하는 것에 의해, 지령 생성부(21A), PWM 신호 생성부(22F), 모드 전환부(26) 및 상태 반전부(27)의 제어를 실현한다. 또, 지령 생성부(21A), PWM 신호 생성부(22F), 모드 전환부(26) 및 상태 반전부(27)의 일부 또는 전부를 ASIC나 FPGA 등의 하드웨어로 구성할 수도 있다.
[8. 제 8 실시 형태]
다음으로, 제 8 실시 형태와 관련되는 전력 변환 장치에 대하여 설명한다. 제 8 실시 형태와 관련되는 전력 변환 장치는, 게이트 구동 회로의 출력에 대하여 상태 반전 처리를 실시하는 것에 의해, 1개의 제 1 기간 T1을 설정한 PWM 신호를 생성하는 점에서, 제 7 실시 형태와 관련되는 전력 변환 장치(1F)와 상이하다. 또, 이하에 있어서는, 제 7 실시 형태의 전력 변환 장치(1F)와 동일 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 23은 제 8 실시 형태와 관련되는 전력 변환 장치(1G)의 구성예를 나타내는 도면이다. 도 23에 나타내는 바와 같이, 전력 변환 장치(1G)는, 전력 변환부(10G)와 제어부(20G)를 구비하고, 부하(3A)에 3상 교류 전력을 출력한다. 전력 변환부(10G)는, 3상 2레벨 인버터 회로(13B)와, 전류 검출부(12A)를 구비한다.
제어부(20G)는, 지령 생성부(21A)와, PWM 신호 생성부(22F)와, 모드 전환부(26)와, 게이트 구동 회로(11B)와, 상태 반전부(27G)를 구비한다. PWM 신호 생성부(22F)는, PWM 신호 생성부(22B)가 제 1 모드로 동작한 경우와 동일한 PWM 신호 PA, PB, PC를 생성한다.
상태 반전부(27G)는, 모드 전환부(26)로부터 제 1 모드를 나타내는 모드 신호 Sm이 출력된 경우, 게이트 구동 회로(11B)로부터 입력되는 게이트 신호 S1~S6을 그대로 게이트 신호 S1'~S6'로서 출력한다. 또, 게이트 신호 S1~S6, S1'~S6'는, PWM 신호이지만, PWM 신호 PA, PB, PC와 구별하기 위해, 게이트 신호라고 기재하고 있다.
이것에 의해, 제어부(20G)는, 제 1 기간 T1, 제 2 기간 T2 및 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 상전압 지령 Vuvw*의 갱신 주기 Ts마다 반복하여 출력할 수 있다.
한편, 상태 반전부(27G)는, 모드 전환부(26)로부터 제 2 모드를 나타내는 모드 신호 Sm이 출력된 경우, 게이트 구동 회로(11B)로부터 입력되는 게이트 신호 S1~S6의 각각의 일부를 반전 시간 RA, RB, RC 및 캐리어 신호 Vc에 근거하여 반전하여 게이트 신호 S1'~S6'를 생성하여 출력한다.
예컨대, 상태 반전부(27G)는, 시간 t11~t12의 사이와 시간 t16~t17의 사이에 게이트 신호 S1, S2를 반전시켜 게이트 신호 S1', S2'를 생성한다. 또한, 상태 반전부(27G)는, 시간 t12~t13의 사이와 시간 t15~t16의 사이에 게이트 신호 S3, S4를 반전시켜 게이트 신호 S3', S4'를 생성한다. 또한, 상태 반전부(27G)는, 시간 t13~t14의 사이와 시간 t14~t15의 사이에 게이트 신호 S5, S6을 반전시켜 게이트 신호 S5', S6'를 생성한다.
이것에 의해, 제어부(20G)는, 제 2 모드에 있어서, 1개의 갱신 주기 Ts 중에 제 1 기간 T1, 제 2 기간 T2의 차례로 이행하는 제어 패턴의 PWM 신호와, 1개의 갱신 주기 Ts 중에 제 2 기간 T2, 제 1 기간 T1의 차례로 이행하는 제어 패턴의 PWM 신호를 갱신 주기 Ts마다 교대로 출력한다.
따라서, 전력 변환 장치(1G)는, 제 2 모드에 있어서, 전력 변환 장치(1B)와 마찬가지로, 제 1 모드의 경우와 비교하여, PWM 펄스가 온이 되는 횟수, 다시 말해 스위칭 횟수를 2/3로 할 수 있으므로, 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
또, 상술한 실시 형태와 관련되는 제어부(20, 20B~20G, 17)는, 갱신 주기 Ts를 변경하지 않는 예에 대하여 설명했지만, 예컨대, 모드 전환에 더하여, 출력 전압(또는, 전압 지령)의 주파수에 따라 갱신 주기 Ts를 변경할 수도 있다.
또한, 상술한 실시 형태와 관련되는 제어부(20, 20B~20G, 17)는, 전력 변환 장치(1, 1A~1G)의 온도에 근거하여 모드의 변경을 행했지만, 예컨대, 출력 전압(또는, 전압 지령)의 주파수나 출력 전압의 왜곡에 근거하여 모드의 변경을 행하더라도 좋다.
예컨대, 전력 변환 장치(1, 1A~1G)의 모드 전환부(26, 31, 31B)는, 출력 전압(또는, 전압 지령)의 주파수가 소정치 이상인 경우에 제 1 모드를 선택하고, 출력 전압(또는, 전압 지령)의 주파수가 소정치 미만인 경우에 제 2 모드를 선택한다.
또한, 예컨대, 전력 변환 장치(1, 1A~1G)는, 출력 전압의 왜곡을 검출하는 왜곡 검출부를 구비하고, 모드 전환부(26, 31, 31B)는, 왜곡 검출부가 검출한 출력 전압의 왜곡이 소정치 미만인 경우에 제 1 모드를 선택하고, 출력 전압의 왜곡이 소정치 이상인 경우에 제 2 모드를 선택한다.
또한, 지령 생성부(21, 21A, 21C, 21D)는, 예컨대, 전력 변환부(10, 10A, 10B, 10C, 10G)의 출력 전압의 위상이나 부하(3, 3A)의 위상(전기각)에 동기하여 회전하는 직교 좌표의 dq축 성분의 전압 지령을 이용하여 전압 지령 V*, Vuvw*를 생성할 수도 있다.
또한, PWM 신호 생성부(22, 22B~22G)는, 제 2 모드에 있어서, 캐리어 신호의 바텀 및 피크의 어느 한쪽을 전압 지령의 갱신 타이밍으로 할 수도 있다.
또한, 상술에 있어서는, 제 1 실시 형태와 관련되는 전력 변환 장치(1)는, 단상 인버터 회로(13)에 대한 PWM 신호를 캐리어 비교법에 의해 생성했지만, 제 4 및 제 5 실시 형태의 전력 변환 장치(1C, 1D)와 마찬가지로 공간 벡터법으로 생성하더라도 좋다. 또한, 상술한 실시 형태에서는, 3레벨까지의 인버터 회로에 대한 PWM 신호에 대하여 설명했지만, 3레벨을 넘는 인버터 회로에 대한 PWM 신호에 대해서도 마찬가지로, 1개의 제 1 기간 T1과 1개 이상의 제 2 기간 T2가 조합된 PWM 신호를 출력하는 것에 의해, 데드 타임의 증가를 억제하면서, 스위칭 손실을 저감할 수 있다.
새로운 효과나 변형예는, 당업자에 의해 용이하게 도출할 수 있다. 이 때문에, 본 발명의 보다 광범위한 형태는, 이상과 같이 나타내고 또한 기술한 특정한 상세 및 대표적인 실시 형태로 한정되는 것은 아니다. 따라서, 첨부한 특허 청구의 범위 및 그 균등물에 의해 정의되는 총괄적인 발명의 개념의 정신 또는 범위로부터 일탈하는 일 없이, 여러 가지의 변경이 가능하다.

Claims (15)

  1. 전원과 부하의 사이에서 전력을 변환하기 위한 전력 변환 장치로서,
    상기 부하에 전압을 출력하는 전력 변환부와,
    전압 지령에 따라 생성된 PWM 신호를 상기 전력 변환부에 출력하는 제어부
    를 구비하고,
    상기 전력 변환부는, 상기 PWM 신호를 기초로 구동되는 복수의 스위칭 소자를 갖고,
    상기 제어부는, 제로 전압이 출력되는 기간인 제 1 기간과, 비 제로 전압이 출력되는 제 2 기간이 상기 전압 지령에 따라 조정되도록, 상기 PWM 신호를 생성하고,
    상기 제어부는, 상기 전압 지령의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 설정된 상기 PWM 신호를 상기 전력 변환부에 출력 가능한
    것을 특징으로 하는 전력 변환 장치.
  2. 제 1 항에 있어서,
    상기 제어부는, 상기 PWM 신호를 생성하는 PWM 신호 생성부를 갖고,
    상기 PWM 신호 생성부는, 상기 PWM 신호로서, 상기 갱신 주기 내에 1개의 제 1 기간과 1개의 제 2 기간이 존재하여, 상기 제 1 기간의 뒤에 상기 제 2 기간이 되도록 설정되는 제 1 패턴의 PWM 신호와, 상기 갱신 주기 내에 1개의 제 1 기간과 1개의 제 2 기간이 존재하여, 상기 제 2 기간의 뒤에 상기 제 1 기간이 되도록 설정되는 제 2 패턴의 PWM 신호를 교대로 전환하여 상기 전력 변환부에 출력 가능한
    것을 특징으로 하는 전력 변환 장치.
  3. 제 2 항에 있어서,
    상기 제어부는, 제 1 모드 및 제 2 모드 중 어느 것으로도 동작 가능하고,
    상기 PWM 신호 생성부는, 상기 제 1 모드에서는 상기 제 1 기간, 상기 제 2 기간 및 상기 제 1 기간의 차례로 이행하도록 설정되는 상기 제 3 패턴의 PWM 신호를 상기 갱신 주기마다 반복하여 상기 전력 변환부에 출력하고, 상기 제 2 모드에서는, 상기 제 1 패턴의 PWM 신호와 상기 제 2 패턴의 PWM 신호를 상기 갱신 주기마다 교대로 전환하여 상기 전력 변환부에 출력하고,
    상기 PWM 신호 생성부는, 상기 제 1 모드 및 상기 제 2 모드를 미리 설정된 조건에 근거하여 전환하는 모드 전환부를 갖는
    것을 특징으로 하는 전력 변환 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 전력 변환부에 의해 출력되는 상기 전압은 단상 또는 복수의 상을 갖는 교류 전압이고,
    상기 전압 지령은 상기 상에 각각 대응하는 1개 또는 복수의 상전압 지령을 포함하고,
    상기 제어부는, 상기 상전압 지령을 생성하는 지령 생성부를 더 갖고,
    상기 PWM 신호 생성부는,
    캐리어 신호를 생성하는 캐리어 신호 생성부와,
    상기 상전압 지령과 상기 캐리어 신호를 비교하여 상기 비교의 결과를 기초로 각 상의 상기 PWM 신호를 생성하는 비교부와,
    상기 캐리어 신호 생성부로부터 생성된 상기 캐리어 신호의 피크값 및 바텀값 중 적어도 한쪽에 근거하여, 상기 비교부에 의해 비교되는 상기 상전압 지령을 상기 캐리어 신호에 대하여 상대적으로 시프트 가능한 시프트부
    를 구비하는 것을 특징으로 하는
    전력 변환 장치.
  5. 제 4 항에 있어서,
    상기 시프트부는, 상기 상전압 지령 중 최대의 상전압 지령이 상기 캐리어 신호의 피크값이 되도록 상기 상전압 지령을 시프트하거나, 또는, 상기 상전압 지령 중 최소의 상전압 지령이 상기 캐리어 신호의 바텀값이 되도록 상기 상전압 지령을 시프트 가능한 것을 특징으로 하는 전력 변환 장치.
  6. 제 5 항에 있어서,
    상기 전력 변환부는, 다레벨 출력으로 구성되고,
    상기 지령 생성부는, 상기 상전압 지령으로서, 복수의 상의 각각에 대하여 제 1 상전압 지령과 제 2 상전압 지령을 생성하고, 생성한 복수의 제 1 상전압 지령과 복수의 제 2 상전압 지령을 출력하고,
    상기 시프트부는, 상기 복수의 제 1 상전압 지령 중 최대의 제 1 상전압 지령이 상기 캐리어 신호의 피크값이 되도록 상기 복수의 제 1 상전압 지령을 시프트하고, 상기 복수의 제 2 상전압 지령 중 최소의 상전압 지령이 상기 캐리어 신호의 바텀값이 되도록 상기 복수의 제 2 상전압 지령을 시프트하는
    것을 특징으로 하는 전력 변환 장치.
  7. 제 1 항에 있어서,
    상기 제어부는, PWM 신호를 생성하는 PWM 신호 생성부를 갖고,
    상기 PWM 신호 생성부는, 상기 제 2 기간, 상기 제 1 기간 및 상기 제 2 기간의 차례로 이행하도록 설정되는 패턴의 PWM 신호를, 상기 갱신 주기마다 반복하여 상기 전력 변환부에 출력 가능한 것을 특징으로 하는 전력 변환 장치.
  8. 제 7 항에 있어서,
    상기 제어부는, 제 1 모드 및 제 2 모드 중 어느 것으로도 동작 가능하고,
    상기 PWM 신호 생성부는, 상기 제 1 모드에서는 상기 제 1 기간, 상기 제 2 기간, 상기 제 1 기간, 상기 제 2 기간 및 상기 제 1 기간의 차례로 이행하도록 설정되는 패턴의 PWM 신호를 상기 갱신 주기마다 반복하여 상기 전력 변환부에 출력하고, 상기 제 2 모드에서는, 상기 제 2 기간, 상기 제 1 기간 및 상기 제 2 기간의 차례로 이행하도록 설정되는 패턴의 PWM 신호를 상기 갱신 주기마다 반복하여 상기 전력 변환부에 출력하고,
    상기 PWM 신호 생성부는, 상기 제 1 모드 및 상기 제 2 모드를 미리 설정된 조건에 근거하여 전환하는 모드 전환부를 갖는
    것을 특징으로 하는 전력 변환 장치.
  9. 제 2, 3, 7, 8 항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 전압 지령을 생성하는 지령 생성부를 더 갖고,
    상기 PWM 신호 생성부는,
    상기 전압 지령에 근거하여 복수의 전압 벡터로부터 2개 이상의 제로 전압 벡터와 1개 이상의 비 제로 전압 벡터의 조합을 선택하는 선택부와,
    상기 선택부에 의해 선택된 전압 벡터 각각의 출력 기간을 연산하는 연산부와,
    상기 연산부에 의해 연산된 출력 기간 중 상기 2개 이상의 제로 전압 벡터의 출력 기간이, 상기 2개 이상의 제로 전압 벡터의 합계 출력 기간에 상당하는 1개의 제로 전압 벡터의 출력 기간으로 바꿔지도록, 상기 2개 이상의 제로 전압 벡터의 출력 기간을 변경하는 변경부와,
    상기 1개의 제로 전압 벡터의 출력 기간을 상기 1개의 제 1 기간으로 하고, 상기 1개 이상의 비 제로 전압 벡터의 출력 기간을 상기 1개 이상의 제 2 기간으로 하도록 설정되는 상기 PWM 신호를 생성하는 생성부
    를 구비하는 것을 특징으로 하는
    전력 변환 장치.
  10. 제 1, 2, 3, 7, 8 항 중 어느 한 항에 있어서,
    상기 전력 변환부는, 해당 전력 변환부와 상기 부하의 사이에 마련되는 출력선을 통해서 상기 제로 전압 및 상기 비 제로 전압 중 어느 한쪽을 출력하는 것을 특징으로 하는 전력 변환 장치.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 전압 지령의 갱신 주기마다, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 조합된 상기 PWM 신호를 상기 전력 변환부에 출력하는 것을 특징으로 하는 전력 변환 장치.
  12. 전력 변환부를 제어하기 위한 제어 장치로서,
    전압 지령을 생성하는 지령 생성부와,
    제로 전압을 출력하는 제 1 기간과 비 제로 전압을 출력하는 제 2 기간을 상기 전압 지령에 따라 조정되도록 PWM 신호를 생성하여 전력 변환부에 출력하는 신호 생성부
    를 구비하고,
    상기 신호 생성부는, 상기 전압 지령의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 설정된 상기 PWM 신호를 상기 전력 변환부에 출력 가능한
    것을 특징으로 하는 제어 장치.
  13. 제 12 항에 있어서,
    상기 신호 생성부는, 상기 전압 지령의 갱신 주기마다 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 조합된 상기 PWM 신호를 상기 전력 변환부에 출력하는 것을 특징으로 하는 제어 장치.
  14. 전압 지령을 생성하는 지령 생성 공정과,
    제로 전압을 출력하는 제 1 기간과 비 제로 전압을 출력하는 제 2 기간이 상기 전압 지령에 따라 조정되도록 PWM 신호를 생성하여 전력 변환부에 출력하는 신호 생성 공정
    을 포함하고,
    상기 신호 생성 공정은, 상기 전압 지령의 갱신 주기 내에, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 존재하도록 상기 PWM 신호를 생성하는
    것을 특징으로 하는 전력 변환 장치의 제어 방법.
  15. 제 14 항에 있어서,
    상기 신호 생성 공정은, 상기 전압 지령의 갱신 주기마다, 1개의 상기 제 1 기간과 1개 이상의 상기 제 2 기간이 조합된 상기 PWM 신호를 생성하는 것을 특징으로 하는 전력 변환 장치의 제어 방법.
KR1020150059683A 2014-04-28 2015-04-28 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법 KR20150124414A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014093048A JP6295809B2 (ja) 2014-04-28 2014-04-28 電力変換装置、制御装置および電力変換装置の制御方法
JPJP-P-2014-093048 2014-04-28

Publications (1)

Publication Number Publication Date
KR20150124414A true KR20150124414A (ko) 2015-11-05

Family

ID=53189596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150059683A KR20150124414A (ko) 2014-04-28 2015-04-28 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법

Country Status (6)

Country Link
US (1) US9906168B2 (ko)
EP (1) EP2940853A1 (ko)
JP (1) JP6295809B2 (ko)
KR (1) KR20150124414A (ko)
CN (1) CN105048851A (ko)
TW (1) TW201613247A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026590A (ko) * 2019-09-13 2022-03-04 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101765407B1 (ko) * 2013-05-27 2017-08-07 가부시끼가이샤 도시바 전력 변환 장치 및 전력 변환 장치의 제어 방법
TW201513541A (zh) * 2013-09-26 2015-04-01 Delta Electronics Inc 太陽能發電系統之微逆變器及其操作方法
US9948209B2 (en) * 2015-05-21 2018-04-17 Pacific Power Source, Inc. Digital controller architecture for three-phase AC sources
CN107710585B (zh) * 2015-07-14 2019-08-13 三菱电机株式会社 电力变换装置
DE102015221926A1 (de) * 2015-11-09 2017-05-11 Continental Automotive Gmbh Verfahren zum Steuern eines Halbleiterschalters eines Stromrichters, Verfahren und Vorrichtung zum Betreiben einer elektrischen Maschine
JP6699265B2 (ja) 2016-03-17 2020-05-27 富士電機株式会社 Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置
DE102017207297A1 (de) * 2017-05-02 2018-11-08 Robert Bosch Gmbh Verfahren zur Ansteuerung eines Stromrichters, Steuervorrichtung für einen Stromrichter und Stromrichter
EP3681028A4 (en) * 2017-09-06 2021-04-07 Hitachi Industrial Equipment Systems Co., Ltd. POWER CONVERSION DEVICE
CN107546990B (zh) * 2017-10-17 2019-06-21 国网江苏省电力公司南通供电公司 级联型多电平整流器直流侧电容电压平衡控制方法
CN108123605B (zh) * 2018-01-31 2020-06-26 华为技术有限公司 电源变换电路的控制方法以及相关电源变换电路
EP4002664A1 (en) * 2020-11-11 2022-05-25 Valeo Siemens eAutomotive Germany GmbH Inverter, method for configuring an inverter, method for controlling an inverter and corresponding computer program
CN116054620A (zh) * 2021-10-28 2023-05-02 台达电子工业股份有限公司 功率转换器的控制方法与功率转换器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3232615B2 (ja) 1992-01-30 2001-11-26 三菱電機株式会社 インバータ装置
JPH09140157A (ja) * 1995-11-10 1997-05-27 Sanyo Electric Co Ltd 太陽電池を用いたインバータ装置
JPH1052062A (ja) * 1996-07-31 1998-02-20 Fuji Electric Co Ltd ３レベルインバータの制御装置
JP3674323B2 (ja) * 1998-08-10 2005-07-20 株式会社日立製作所 電力変換器の制御装置
US6324085B2 (en) * 1999-12-27 2001-11-27 Denso Corporation Power converter apparatus and related method
US6847531B2 (en) * 2001-01-02 2005-01-25 General Electric Company System and method for regenerative PWM AC power conversion
JP3841282B2 (ja) * 2002-03-20 2006-11-01 株式会社安川電機 Ｐｗｍインバータ装置
JP4349890B2 (ja) * 2003-11-21 2009-10-21 日立アプライアンス株式会社 モータ制御装置及びこれを用いた機器
JP2011109739A (ja) 2009-11-13 2011-06-02 Hitachi Ltd 電力変換装置
CN102763313B (zh) * 2010-02-17 2014-06-25 丰田自动车株式会社 电源装置
WO2012039094A1 (ja) * 2010-09-24 2012-03-29 富士電機株式会社 電力変換装置およびその制御方法
DE102010042908A1 (de) * 2010-10-26 2012-04-26 Robert Bosch Gmbh Verfahren und Steuereinheit zur pulsweitenmodulierten Steuerung von Schaltelementen eines Pulswechselrichters
JP5494618B2 (ja) * 2011-10-28 2014-05-21 株式会社安川電機 電力変換装置
US8619446B2 (en) * 2012-04-27 2013-12-31 Rockwell Automation Technologies, Inc. Cascaded H-bridge (CHB) inverter level shift PWM with rotation
JP5652454B2 (ja) * 2012-09-28 2015-01-14 株式会社安川電機 電力変換装置
WO2015070058A1 (en) * 2013-11-07 2015-05-14 The University Of North Carolina At Charlotte Control system for electrical energy outputting device
JP6446855B2 (ja) * 2014-06-20 2019-01-09 株式会社安川電機 電力変換装置、状態検出装置および状態検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026590A (ko) * 2019-09-13 2022-03-04 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치

Also Published As

Publication number Publication date
US9906168B2 (en) 2018-02-27
US20150311800A1 (en) 2015-10-29
JP6295809B2 (ja) 2018-03-20
CN105048851A (zh) 2015-11-11
JP2015211595A (ja) 2015-11-24
TW201613247A (en) 2016-04-01
EP2940853A1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
KR20150124414A (ko) 전력 변환 장치, 제어 장치 및 전력 변환 장치의 제어 방법
JP3844060B2 (ja) Ｐｗｍパルス制御方法
JP5598513B2 (ja) 電力系統連系インバータ装置
EP2485381B1 (en) Phase current detection device and inverter circuit using the same
US9362840B2 (en) Power conversion device
JP5163734B2 (ja) ３レベルインバータ装置
KR101379202B1 (ko) Ｎｐｃ 컨버터의 중성점 전위 제어를 위한 밸런스 오프셋 제어장치 및 방법
JP5949932B2 (ja) インバータ装置
US8773870B2 (en) Power converter and method for controlling same
US9001542B2 (en) Current-source power converting apparatus
JP2013162536A (ja) 電力変換装置
JP6331925B2 (ja) マトリクスコンバータ、発電システムおよび電力変換方法
KR20150023414A (ko) 인버터 제어 방법 및 장치
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
JPWO2014167625A1 (ja) 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機
JP2019080465A (ja) 電流検出装置
CA2694507C (en) Method for operation of a converter circuit, and apparatus for carrying out the method
KR102082457B1 (ko) 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치
JP4448294B2 (ja) 電力変換装置
WO2014167719A1 (ja) 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機
US20230396184A1 (en) Power converting apparatus, three-level inverter, control method of power converting apparatus, and control method of three-level inverter
JP6575865B2 (ja) ３レベルインバータの制御方法及び制御装置
JP6546131B2 (ja) 電流形電力変換装置の制御装置
JPWO2017034028A1 (ja) インバータの制御方法
KR101790578B1 (ko) 멀티 레벨 인버터에서 입력측 직류 전압의 언밸런싱과 무관하게 정현파의 전압을 출력시키는 멀티 레벨 인버터의 펄스 폭 변조 장치 및 스위치 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application