KR102082457B1 - 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치 - Google Patents

3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치 Download PDF

Info

Publication number
KR102082457B1
KR102082457B1 KR1020180122620A KR20180122620A KR102082457B1 KR 102082457 B1 KR102082457 B1 KR 102082457B1 KR 1020180122620 A KR1020180122620 A KR 1020180122620A KR 20180122620 A KR20180122620 A KR 20180122620A KR 102082457 B1 KR102082457 B1 KR 102082457B1
Authority
KR
South Korea
Prior art keywords
voltage
phase
output current
pulse width
width modulation
Prior art date
Application number
KR1020180122620A
Other languages
English (en)
Inventor
박정욱
이준혁
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180122620A priority Critical patent/KR102082457B1/ko
Application granted granted Critical
Publication of KR102082457B1 publication Critical patent/KR102082457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 2레벨 3상 전압형 인버터의 소형화 및 고효율화를 위한 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치에 관한 것으로, 3상 지령 상전압(
Figure 112018101290961-pat00250
,
Figure 112018101290961-pat00251
,
Figure 112018101290961-pat00252
)과 동기 좌표계에서의 위치(전기각,
Figure 112018101290961-pat00253
) 및 d-q축 출력 전류(
Figure 112018101290961-pat00254
,
Figure 112018101290961-pat00255
)를 입력으로 받아 옵셋 전압(
Figure 112018101290961-pat00256
)을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
Figure 112018101290961-pat00257
,
Figure 112018101290961-pat00258
,
Figure 112018101290961-pat00259
)과 iPhase 변수를 출력하는 전압 변조부; 상기 전압 변조부의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
Figure 112018101290961-pat00260
,
Figure 112018101290961-pat00261
,
Figure 112018101290961-pat00262
,
Figure 112018101290961-pat00263
,
Figure 112018101290961-pat00264
,
Figure 112018101290961-pat00265
)를 생성하고 2레벨 3상 전압형 인버터로 출력하는 비교기;를 포함하고, 3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 것에 의해 특정 역률 범위에서 DC 링크 커패시터 RMS 전류를 감소시키는 것이다.

Description

3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치{Double Carrier Pulse Width Modulation Device Based on Tracking Maximum Value of Three Phase Output Current}
본 발명은 인버터 장치의 구현에 관한 것으로, 구체적으로 2레벨 3상 전압형 인버터의 소형화 및 고효율화를 위한 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치에 관한 것이다.
인버터(Inverter)는 직류(DC) 전압/전류를 교류(AC) 전압/전류로 변환하는 전력변환 장치로서, 직류 입력 측이 전압원인 전압원 인버터(Voltage Source Inverter)와 직류 입력 측이 전류원인 전류원 인버터(Current Source Inverter)로 분류된다.
이론적으로, 전압원 인버터나 전류원 인버터는 모두 직류를 교류로 변환하는 기능을 수행하지만, 실제로는 회로 구성의 효율성 문제 및 제어 방법의 간편성 등의 이유로 전압원 인버터가 압도적으로 많이 사용되고 있다.
전압원 인버터는 캐리어 기반 펄스 폭 변조(PWM: Pulse-width Modulation) 방법, 공간벡터 제어 방법, 프로그램 PWM 제어 방법 등을 사용하여 출력 전압 및 전류를 제어한다.
3레벨 인버터는 스위칭 소자가 직렬로 연결되어 있어 2레벨 인버터에 비해서 스위치의 전압 내량을 반으로 줄일 수 있으며 고조파를 2배 이상 줄일 수 있어 대용량 시스템 널리 사용되고 있다.
그러나 3레벨 인버터는 직류단 커패시터가 두 개로 나뉘어져 있어 두 커패시터 사이에 전압 불균형이 발생할 수 있다. 이러한 두 개의 커패시터 간 전압 불균형으로 인해서 3레벨 인버터의 출력 전류에 왜곡이 발생할 수 있다. 이는 3레벨 인버터 시스템의 성능을 저하하는 원인으로 작용한다.
이러한 두 커패시터 사이의 전압 불균형으로 인한 3레벨 인버터 시스템의 성능저하는, 복잡한 시스템의 수학적 모델링을 통해 설계된 제어기를 이용하여 해결되거나, 공간 벡터 전압 변조 방법으로 해결되었다.
하지만 복잡한 시스템의 수학적 모델링을 통해 설계된 제어기를 이용하여 해결하는 경우는, 부하에 따라 시스템의 수학적 모델링 성능에 차이가 발생할 수 있으며 제어기의 게인(gain) 등을 구하는 방법이 정확히 명시되어 있지 않아서 사용하는 데 있어 어려움이 있다.
최근 차량의 연비 개선 및 경량화를 위해 차량용 부품의 소형화 및 고효율화 문제가 대두되고 있으며 이와 관련된 많은 연구 및 개발이 진행되고 있다.
이러한 현상은 하이브리드/순수 전기자동차의 개발로 인해 더욱 두드러질 것으로 전망된다.
특히 3상 인버터는 차량 내에서 모터를 구동하기 위해 사용되는 주요 부품이며 3상 인버터의 부품 중 DC 링크 커패시터와 방열 시스템은 인버터에서 많은 부피를 차지하므로, DC 링크 커패시터 부피와 스위칭 손실 감소를 통해 인버터를 소형화하고 고효율화하는 것이 중요하다.
현재 많은 산업에서는 SVPWM을 가장 널리 사용하고 있으며, 추가적인 하드웨어없이 PWM 변경만으로 인버터를 소형화하고 고효율화하려는 연구가 많이 진행되고 있다.
Ext-DCPWM은 DC 링크 커패시터의 부피와 스위칭 손실을 줄일 수 있는 PWM이다. Ext-DCPWM을 사용하면 역률이 높은 경우에 DC 링크 커패시터 RMS 전류가 SVPWM보다 감소한다.
하지만, 역률이 낮아질수록 인버터 입력 전류가 반대로 흐르는 구간이 발생하여 SVPWM에 비해 DC 링크 커패시터 RMS 전류가 감소하는 격차가 줄어들며, 어느 순간 역전된다.
즉, Ext-DCPWM을 사용하면 역률이 낮은 경우에 오히려 DC 링크 커패시터 RMS 전류가 SVPWM보다 커진다
따라서, 보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 줄여 DC 링크 커패시터를 더 효율적으로 사용할 수 있고, 스위칭 손실을 줄여 방열 시스템의 크기를 줄일 수 있도록 하는 새로운 기술의 인버터 개발이 요구되고 있다.
대한민국 등록특허 제10-1047391호 대한민국 공개특허 제10-2011-0119971호 대한민국 등록특허 제10-134328호
본 발명은 종래 기술의 인버터 장치의 문제점을 해결하기 위한 것으로, 2레벨 3상 전압형 인버터의 소형화 및 고효율화를 위한 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치를 제공하는 데 그 목적이 있다.
본 발명은 DC 링크 커패시터의 부피와 스위칭 손실을 줄여 인버터를 소형화하고 고효율화할 수 있도록 한 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치를 제공하는 데 그 목적이 있다.
본 발명은 3상 지령 상전압과 3상 출력 전류의 측정값을 이용하는 방식으로 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있도록 한 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치를 제공하는 데 그 목적이 있다.
본 발명은 3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용하는 방식으로 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있도록 한 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 3상 지령 상전압(
Figure 112018101290961-pat00001
,
Figure 112018101290961-pat00002
,
Figure 112018101290961-pat00003
)과 3상 출력 전류의 측정값(
Figure 112018101290961-pat00004
,
Figure 112018101290961-pat00005
,
Figure 112018101290961-pat00006
)을 입력으로 받아 옵셋 전압(
Figure 112018101290961-pat00007
)을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
Figure 112018101290961-pat00008
,
Figure 112018101290961-pat00009
,
Figure 112018101290961-pat00010
)과 iPhase 변수를 출력하는 전압 변조부; 상기 전압 변조부의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
Figure 112018101290961-pat00011
,
Figure 112018101290961-pat00012
,
Figure 112018101290961-pat00013
,
Figure 112018101290961-pat00014
,
Figure 112018101290961-pat00015
,
Figure 112018101290961-pat00016
)를 생성하고 2레벨 3상 전압형 인버터로 출력하는 비교기;를 포함하고, 3상 지령 상전압과 3상 출력 전류의 측정값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 것에 의해 특정 역률 범위에서 DC 링크 커패시터 RMS 전류를 감소시키는 것을 특징으로 한다.
또 목적을 달성하기 위해 본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 3상 지령 상전압(
Figure 112018101290961-pat00017
,
Figure 112018101290961-pat00018
,
Figure 112018101290961-pat00019
)과 동기 좌표계에서의 위치(전기각,
Figure 112018101290961-pat00020
) 및 d-q축 출력 전류(
Figure 112018101290961-pat00021
,
Figure 112018101290961-pat00022
)를 입력으로 받아 옵셋 전압(
Figure 112018101290961-pat00023
)을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
Figure 112018101290961-pat00024
,
Figure 112018101290961-pat00025
,
Figure 112018101290961-pat00026
)과 iPhase 변수를 출력하는 전압 변조부; 상기 전압 변조부의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
Figure 112018101290961-pat00027
,
Figure 112018101290961-pat00028
,
Figure 112018101290961-pat00029
,
Figure 112018101290961-pat00030
,
Figure 112018101290961-pat00031
,
Figure 112018101290961-pat00032
)를 생성하고 2레벨 3상 전압형 인버터로 출력하는 비교기;를 포함하고, 3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 것에 의해 특정 역률 범위에서 DC 링크 커패시터 RMS 전류를 감소시키는 것을 특징으로 한다.
여기서, 생성된 PWM 신호(
Figure 112018101290961-pat00033
,
Figure 112018101290961-pat00034
,
Figure 112018101290961-pat00035
,
Figure 112018101290961-pat00036
,
Figure 112018101290961-pat00037
,
Figure 112018101290961-pat00038
)에서,
Figure 112018101290961-pat00039
과
Figure 112018101290961-pat00040
는 A상,
Figure 112018101290961-pat00041
와
Figure 112018101290961-pat00042
는 B상,
Figure 112018101290961-pat00043
와
Figure 112018101290961-pat00044
는 C상 각각의 상단 및 하단 스위치에 대응되는 PWM 신호이며,
Figure 112018101290961-pat00045
과
Figure 112018101290961-pat00046
,
Figure 112018101290961-pat00047
와
Figure 112018101290961-pat00048
,
Figure 112018101290961-pat00049
와
Figure 112018101290961-pat00050
는 각각이 서로 상보적인 것을 특징으로 한다.
그리고 비교기는, 삼각 반송파(
Figure 112018101290961-pat00051
) 및 삼각 반송파(
Figure 112018101290961-pat00052
)의 극을 뒤집은 삼각 반송파(
Figure 112018101290961-pat00053
)를 이용하여 PWM 신호를 발생시키는 것을 특징으로 한다.
그리고 비교기에서, 삼각 반송파(
Figure 112018101290961-pat00054
)는 세 극전압 중 두 극전압과 비교되고, 삼각 반송파(
Figure 112018101290961-pat00055
)의 극을 뒤집은 삼각 반송파(
Figure 112018101290961-pat00056
)는 한 극전압과 비교되며, 전압 변조부의 출력인 iPhase가 가리키는 상이 삼각 반송파(
Figure 112018101290961-pat00057
)와 비교되는 것을 특징으로 한다.
그리고 비교기에서, 삼각 반송파(
Figure 112018101290961-pat00058
) 및 삼각 반송파(
Figure 112018101290961-pat00059
)의 극을 뒤집은 삼각 반송파(
Figure 112018101290961-pat00060
)를 이용하여 PWM 신호를 발생시켜 영전압벡터를 사용하지 않거나 사용하는 시간을 줄이는 것을 특징으로 한다.
그리고 인버터 입력 전압값(
Figure 112019103717665-pat00061
)의 절반에 대한 지령전압벡터 크기(
Figure 112019103717665-pat00062
)의 비를 의미하는 전압변조지수(MI)가, 2/3 이상일 때는 지령전압벡터가 연속한 유효전압벡터 세 개로 표현되거나 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 구간이 혼재하고, 전압변조지수(MI)가 2/3 미만일 때는 지령전압벡터가 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 구간만 존재하는 것을 특징으로 한다.
그리고 d-q축 출력 전류값을 이용하기 위하여, 동기 좌표계 상에서의 위치를 이용하여 abc축 좌표계의 3상 출력 전류 측정값
Figure 112018101290961-pat00063
,
Figure 112018101290961-pat00064
,
Figure 112018101290961-pat00065
를 d-q축으로 변환하면
Figure 112018101290961-pat00066
,
Figure 112018101290961-pat00067
로 표현되며 그 관계는,
Figure 112018101290961-pat00068
로 정의되는 것을 특징으로 한다.
그리고
Figure 112018101290961-pat00069
를 정의하여
Figure 112018101290961-pat00070
를 통해 3상 출력 전류 측정값을 직접 비교하지 않고 전류의 절댓값이 가장 큰 상을 판별하고, 옵셋 전압을 구하기 위해 사용되는
Figure 112018101290961-pat00071
의 판별 정확도를 높이는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 다음과 같은 효과가 있다.
첫째, 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치를 제공하여 2레벨 3상 전압형 인버터의 소형화 및 고효율화를 가능하게 한다.
둘째, DC 링크 커패시터의 부피와 스위칭 손실을 줄여 인버터를 소형화하고 고효율화할 수 있도록 한다.
셋째, 3상 지령 상전압과 3상 출력 전류의 측정값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 방식으로 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있도록 한다.
넷째, 3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 방식으로 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있도록 한다.
다섯째, 보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 줄일 수 있어 DC 링크 커패시터를 더 효율적으로 사용할 수 있고, 스위칭 손실을 줄여 방열 시스템의 크기를 줄일 수 있다.
따라서 보다 저렴하고 부피가 작으며 효율적인 인버터 개발이 가능하고, 이를 통해 자동차 부품 산업에서 경제적인 효과를 기대할 수 있다.
도 1은 2레벨 3상 전압원 인버터의 구성도
도 2는 SVPWM 방식으로 인버터 구동 시 인버터 입력 전류와 DC 링크 커패시터 전류의 파형도
도 3은 본 발명의 제 1 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 구성도
도 4는 도 3의 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 동작 알고리즘
도 5는 삼각 반송파와 3상 지령 극전압에 따른 PWM 신호 파형도
도 6은 3상 출력 전류, 3상 지령 상전압, 옵셋 전압을 구하기 위해 사용되는
Figure 112018101290961-pat00072
, 3상 지령 극전압의 파형도와, iPhase를 결정하는 두 가지 방법을 나타낸 표
도 7은 본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 구성도
도 8은 동기 좌표계에서의 위치를 기반으로 전류의 절댓값이 가장 큰 상 추정을 나타낸 파형도
도 9는 도 7의 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 동작 알고리즘
도 10은 본 발명에 따른 인버터 구동 시 인버터 입력 전류와 DC 링크 커패시터 전류의 파형도
도 11은 본 발명에 따른 인버터 구동 시 3상 지령 극전압과 PWM 신호 파형도
도 12a는 전압변조지수가 0.8일 때 세 PWM의 특징 비교 그래프
도 12b는 전압변조지수가 0.4일 때 세 PWM의 특징 비교 그래프
이하, 본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 바람직한 실시 예에 관하여 상세히 설명하면 다음과 같다.
본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 특징 및 이점들은 이하에서의 각 실시 예에 대한 상세한 설명을 통해 명백해질 것이다.
도 1은 2레벨 3상 전압원 인버터의 구성도이고, 도 2는 SVPWM 방식으로 인버터 구동 시 인버터 입력 전류와 DC 링크 커패시터 전류의 파형도이다.
커패시터의 수명과 크기는 일반적으로 커패시터에 흐르는 전류에 의해 결정되며, 이 전류의 RMS 값을 줄이면 커패시터의 수명을 연장하거나 부피를 줄일 수 있다.
정상 상태의 인버터에서 DC 전원으로부터 공급되는 전류(
Figure 112018101290961-pat00073
)는 일정한 값을 유지하는 직류이므로 DC 링크 커패시터에 흐르는 전류(
Figure 112018101290961-pat00074
)는 인버터 입력 전류(
Figure 112018101290961-pat00075
)의 리플 성분에 해당하는 전류이다.
따라서, 인버터 입력 전류의 리플 성분을 줄이면 DC 링크 커패시터 RMS 전류도 줄어든다.
현재 가장 널리 사용되는 PWM 방식인 Space Vector PWM(SVPWM)을 사용했을 때 인버터 입력 전류의 파형은 도 2에서와 같다.
SVPWM은 한 스위칭 주기동안 표 1에서 정의된 공간전압 벡터 여덟 개 중 연속한 유효전압벡터 두 개와 영전압벡터 두 개를 사용하여 지령전압벡터를 표현하는데, 영전압벡터를 사용할 때 인버터 입력 전류값이 0이 된다.
따라서, 영전압벡터를 사용하지 않거나 사용하는 시간을 줄여 지령전압벡터를 표현할 수 있다면 인버터 입력 전류의 리플을 줄일 수 있다.
Figure 112018101290961-pat00076
전압변조지수(Modulation index; MI)는 인버터 입력 전압값(
Figure 112018101290961-pat00077
)의 절반에 대한 지령전압벡터 크기(
Figure 112018101290961-pat00078
)의 비를 의미한다.
Figure 112018101290961-pat00079
현재 전압변조지수에 따라 영전압벡터를 사용하지 않거나 사용하는 시간을 줄여서 인버터 입력 전류의 리플을 줄인 Extended Double Carrier PWM(Ext-DCPWM)이 개발되었지만 역률이 높은 경우로 그 효과가 제한된다.
반면, 본 발명은 보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 줄이기 위한 것이다.
본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 DC 링크 커패시터의 부피와 스위칭 손실을 줄여 인버터를 소형화하고 고효율화할 수 있도록 한 것이다.
본 발명은 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있도록 하기 위하여, 3상 지령 상전압과 3상 출력 전류의 측정값을 이용하는 구성을 포함할 수 있다.
본 발명은 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있도록 하기 위하여, 3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용하는 구성을 포함할 수 있다.
본 발명의 제 1 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치에 관하여 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 구성도이고, 도 4는 도 3의 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 동작 알고리즘이다.
본 발명의 제 1 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 3상 지령 상전압과 3상 출력 전류의 측정값을 이용하는 방식이다.
도 3에서와 같이, 3상 지령 상전압(
Figure 112018101290961-pat00080
,
Figure 112018101290961-pat00081
,
Figure 112018101290961-pat00082
)과 3상 출력 전류의 측정값(
Figure 112018101290961-pat00083
,
Figure 112018101290961-pat00084
,
Figure 112018101290961-pat00085
)을 입력으로 받아 옵셋 전압(
Figure 112018101290961-pat00086
)을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
Figure 112018101290961-pat00087
,
Figure 112018101290961-pat00088
,
Figure 112018101290961-pat00089
)과 iPhase 변수를 출력하는 전압 변조부(30)와, 전압 변조부(30)의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
Figure 112018101290961-pat00090
,
Figure 112018101290961-pat00091
,
Figure 112018101290961-pat00092
,
Figure 112018101290961-pat00093
,
Figure 112018101290961-pat00094
,
Figure 112018101290961-pat00095
)를 생성하고 2레벨 3상 전압형 인버터(32)로 출력하는 비교기(31)를 포함한다.
도 5는 삼각 반송파와 3상 지령 극전압에 따른 PWM 신호 파형도이고, 도 6은 3상 출력 전류, 3상 지령 상전압, 옵셋 전압을 구하기 위해 사용되는
Figure 112018101290961-pat00096
, 3상 지령 극전압의 파형도와 iPhase를 결정하는 두 가지 방법을 나타낸 표이다.
본 발명의 제 1 실시 예에서는 3상 지령 상전압과 3상 출력 전류의 측정값을 이용한 PWM 생성을 위하여 전압 변조부(30)와 비교기(31)를 포함한다.
우선, 전압 변조부(30)의 입력은 3상 지령 상전압(
Figure 112018101290961-pat00097
,
Figure 112018101290961-pat00098
,
Figure 112018101290961-pat00099
)과 3상 출력 전류의 측정값(
Figure 112018101290961-pat00100
,
Figure 112018101290961-pat00101
,
Figure 112018101290961-pat00102
)이고, 출력은 3상 지령 극전압(
Figure 112018101290961-pat00103
,
Figure 112018101290961-pat00104
,
Figure 112018101290961-pat00105
)과 iPhase라는 변수이다. 여기서, iPhase는 A, B, C 중 하나를 가리키는 변수이다.
전압 변조부(30)에서는 여섯 개의 입력을 이용해 옵셋 전압(
Figure 112018101290961-pat00106
)을 구하고 이 옵셋 전압을 이용하여 3상 지령 극전압을 구하는데, 그 방법은 도 4에서와 같다.
그리고 비교기(31)는 전압 변조부(30)의 출력 네 개를 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
Figure 112018101290961-pat00107
,
Figure 112018101290961-pat00108
,
Figure 112018101290961-pat00109
,
Figure 112018101290961-pat00110
,
Figure 112018101290961-pat00111
,
Figure 112018101290961-pat00112
)를 생성하는 역할을 한다.
여기서,
Figure 112018101290961-pat00113
과
Figure 112018101290961-pat00114
는 A상,
Figure 112018101290961-pat00115
와
Figure 112018101290961-pat00116
는 B상,
Figure 112018101290961-pat00117
와
Figure 112018101290961-pat00118
는 C상 각각의 상단 및 하단 스위치에 대응되는 PWM 신호이며,
Figure 112018101290961-pat00119
과
Figure 112018101290961-pat00120
,
Figure 112018101290961-pat00121
와
Figure 112018101290961-pat00122
,
Figure 112018101290961-pat00123
와
Figure 112018101290961-pat00124
는 각각이 서로 상보적이다.
일반적인 비교기에서는 최댓값과 최솟값이 각각
Figure 112018101290961-pat00125
와
Figure 112018101290961-pat00126
인 삼각 반송파 한 개를
Figure 112018101290961-pat00127
과 비교하여
Figure 112018101290961-pat00128
이 삼각 반송파보다 큰 경우
Figure 112018101290961-pat00129
을 on 시키고, 작은 경우 off 시킨다.
Figure 112018101290961-pat00130
과
Figure 112018101290961-pat00131
도 동일한 방법으로 삼각 반송파와 비교하여
Figure 112018101290961-pat00132
와
Figure 112018101290961-pat00133
를 결정한다.
본 발명에서는 Ext-DCPWM과 동일하게 삼각 반송파를 두 개 사용하여 PWM 신호를 발생시키며, 추가된 삼각 반송파(
Figure 112018101290961-pat00134
)는 본래 삼각 반송파(
Figure 112018101290961-pat00135
)의 극을 뒤집은 것이다.
여기서, 일반적인 비교기와 비교 방법은 동일하되
Figure 112018101290961-pat00136
은 세 극전압 중 두 극전압과 비교되고
Figure 112018101290961-pat00137
는 한 극전압과 비교되며, 전압 변조부(30)의 출력인 iPhase가 가리키는 상이
Figure 112018101290961-pat00138
와 비교된다.
도 5에서와 같이 3상 지령 극전압(
Figure 112018101290961-pat00139
,
Figure 112018101290961-pat00140
,
Figure 112018101290961-pat00141
)이 주어졌을 때 삼각 반송파를 한 개만 사용하는 경우 지령전압벡터가 연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 반면, 삼각 반송파를 두 개 사용하는 경우 지령전압벡터가 연속한 유효전압벡터 세 개로 표현되어 영전압벡터를 사용하지 않거나 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되어 삼각 반송파를 한 개 사용할 때보다 영전압벡터를 사용하는 시간이 줄어든다.
이때 MI가 2/3 이상일 때는 지령전압벡터가 연속한 유효전압벡터 세 개로 표현되거나 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 구간이 혼재하고, MI가 2/3 미만일 때는 지령전압벡터가 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 구간만 존재한다.
한편, iPhase는 도 4에서
Figure 112018101290961-pat00142
,
Figure 112018101290961-pat00143
,
Figure 112018101290961-pat00144
와
Figure 112018101290961-pat00145
,
Figure 112018101290961-pat00146
,
Figure 112018101290961-pat00147
에 의해 결정되는 것을 알 수 있다.
iPhase를 결정하는 방법은 도 6에서와 같이 두 가지 방법이 있으며 본 발명에서는 방법 1을 기준으로 설명한다.
본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치에 관하여 설명하면 다음과 같다.
도 7은 본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 구성도이다.
도 8은 동기 좌표계에서의 위치를 기반으로 전류의 절댓값이 가장 큰 상을 추정한 것을 나타낸 파형도이고, 도 9는 도 7의 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치의 동작 알고리즘이다.
본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용한 방식이다.
본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 3상 지령 상전압(
Figure 112018101290961-pat00148
,
Figure 112018101290961-pat00149
,
Figure 112018101290961-pat00150
)과 동기 좌표계에서의 위치(전기각,
Figure 112018101290961-pat00151
) 및 d-q축 출력 전류(
Figure 112018101290961-pat00152
,
Figure 112018101290961-pat00153
)를 입력으로 받아 옵셋 전압(
Figure 112018101290961-pat00154
)을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
Figure 112018101290961-pat00155
,
Figure 112018101290961-pat00156
,
Figure 112018101290961-pat00157
)과 iPhase 변수를 출력하는 전압 변조부(70)와, 전압 변조부(70)의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
Figure 112018101290961-pat00158
,
Figure 112018101290961-pat00159
,
Figure 112018101290961-pat00160
,
Figure 112018101290961-pat00161
,
Figure 112018101290961-pat00162
,
Figure 112018101290961-pat00163
)를 생성하고 2레벨 3상 전압형 인버터(72)로 출력하는 비교기(71)를 포함한다.
본 발명의 제 1 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치에서는 3상 출력 전류값을 직접 비교하기 때문에 전류의 전고조파 왜율이 좋지 않은 경우 각 상들의 전류가 교차하는 구간에서 3상 출력 전류 간의 크기 비교가 제대로 되지 않을 수 있다.
따라서, 본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치에서는 동기 좌표계에서의 위치를 이용하여 이러한 문제를 해결한다.
본 발명의 제 2 실시 예에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 PWM 생성을 위하여 전압 변조부(70)와 비교기(71)로 구성되며, 전압 변조부(70)의 입력은 3상 지령 상전압(
Figure 112018101290961-pat00164
,
Figure 112018101290961-pat00165
,
Figure 112018101290961-pat00166
)과 동기 좌표계에서의 위치(전기각,
Figure 112018101290961-pat00167
) 및 d-q축 출력 전류(
Figure 112018101290961-pat00168
,
Figure 112018101290961-pat00169
)이다.
동기 좌표계 상에서의 위치를 이용하여 abc축 좌표계의 3상 출력 전류 측정값
Figure 112018101290961-pat00170
,
Figure 112018101290961-pat00171
,
Figure 112018101290961-pat00172
를 d-q축으로 변환하면
Figure 112018101290961-pat00173
,
Figure 112018101290961-pat00174
로 표현되며 그 관계는 다음과 같다.
Figure 112018101290961-pat00175
이를 그래프 상에서 살펴보면 도 8과 같다.
여기서,
Figure 112018101290961-pat00176
를 정의하면
Figure 112018101290961-pat00177
를 통해 3상 출력 전류 측정값을 직접 비교하지 않고 전류의 절댓값이 가장 큰 상을 판별할 수 있으며 도 4에서 옵셋 전압을 구하기 위해 사용되는
Figure 112018101290961-pat00178
를 보다 정확하고 쉽게 판별할 수 있다.
도 10은 본 발명에 따른 인버터 구동 시 인버터 입력 전류와 DC 링크 커패시터 전류의 파형도이고, 도 11은 본 발명에 따른 인버터 구동 시 지령 극전압과 PWM 신호 파형도이다.
본 발명에서 구현한 3상 출력 전류 최대치 추종 기반의 PWM 방식으로 인버터를 구동했을 때 인버터 입력 전류와 DC 링크 커패시터 전류는 도 10에서와 같다.
도 2와 비교하면 영전압벡터를 사용하지 않는 구간이 많아 인버터 입력 전류가 0이 되는 구간이 많이 줄어든 것을 확인할 수 있다.
본 발명을 통해 만들어진 3상 지령 극전압과 PWM 신호 파형은 도 11에서와 같고, 스위칭을 하지 않는 구간이 발생하기 때문에 스위칭 손실이 줄어든다.
현재 많은 산업에서는 SVPWM을 가장 널리 사용하고 있으며, 추가적인 하드웨어없이 PWM 변경만으로 인버터를 고효율화하고 소형화 하려는 연구가 많이 진행되고 있다.
Ext-DCPWM은 인버터의 DC 링크 커패시터의 부피와 스위칭 손실을 줄일 수 있는 PWM이다.
Ext-DCPWM을 사용하면 역률이 높은 경우에 DC 링크 커패시터 RMS 전류가 SVPWM보다 감소한다. 하지만 역률이 낮아질수록 인버터 입력 전류가 반대로 흐르는 구간이 발생하여 SVPWM에 비해 DC 링크 커패시터 RMS 전류가 감소하는 격차가 줄어들며, 어느 순간 역전된다. 즉, Ext-DCPWM을 사용하면 역률이 낮은 경우에 오히려 DC 링크 커패시터 RMS 전류가 SVPWM보다 커진다.
반면, 본 발명은 Ext-DCPWM보다 넓은 역률 범위에서 DC 링크 커패시터 RMS 전류를 더욱 많이 감소시킬 수 있다.
도 12a는 전압변조지수가 0.8일 때 세 PWM의 특징 비교 그래프이고, 도 12b는 전압변조지수가 0.4일 때 세 PWM의 특징 비교 그래프이다.
도 12a 및 도 12b는 입력 전압이 60V이고 부하의 임피던스가 1Ω일 때 역률 각에 따른 세 PWM의 DC 링크 커패시터 RMS 전류, 전고조파 왜율 그리고 스위칭 손실을 비교하여 나타낸 것이다.
도 12a 및 도 12b는 각각 전압변조지수가 2/3 이상인 경우와 2/3 미만인 경우를 대표하는 것이다.
도 12a에서와 같이, 전압변조지수가 0.8일 때 Ext-DCPWM에서는 역률 각이 약 35°일 때까지 DC 링크 커패시터 RMS 전류가 SVPWM보다 감소하지만, 본 발명에서는 약 55°일 때까지 더 넓은 역률 범위에서 감소하고 감소하는 폭도 더 크다.
또한, Ext-DCPWM과 본 발명에서는 동일한 스위칭 주파수에서 SVPWM보다 스위칭 횟수가 적어 지기 때문에 스위칭 손실이 감소한다.
도12b에서와 같이 전압변조지수가 0.4일 때는 Ext-DCPWM과 본 발명에 큰 차이가 없다.
이상에서 설명한 바와 같이 본 발명에 따른 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치는 가장 널리 사용되고 있는 SVPWM보다 DC 링크 커패시터 RMS 전류를 감소시켜 DC 링크 커패시터를 효율적으로 사용할 수 있도록 한다.
또한, 스위칭 손실을 감소시켜 인버터의 효율을 개선하고, Ext-DCPWM보다 더욱 넓은 범위의 역률에서 DC 링크 커패시터 RMS 전류를 더 많이 감소시킬 수 있다.
이상에서 설명한 바와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.
그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
30. 전압 변조부
31. 비교기
32. 2레벨 3상 전압형 인버터

Claims (9)

  1. 3상 지령 상전압(
    Figure 112018101290961-pat00179
    ,
    Figure 112018101290961-pat00180
    ,
    Figure 112018101290961-pat00181
    )과 3상 출력 전류의 측정값(
    Figure 112018101290961-pat00182
    ,
    Figure 112018101290961-pat00183
    ,
    Figure 112018101290961-pat00184
    )을 입력으로 받아 옵셋 전압(
    Figure 112018101290961-pat00185
    )을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
    Figure 112018101290961-pat00186
    ,
    Figure 112018101290961-pat00187
    ,
    Figure 112018101290961-pat00188
    )과 iPhase 변수를 출력하는 전압 변조부;
    상기 전압 변조부의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
    Figure 112018101290961-pat00189
    ,
    Figure 112018101290961-pat00190
    ,
    Figure 112018101290961-pat00191
    ,
    Figure 112018101290961-pat00192
    ,
    Figure 112018101290961-pat00193
    ,
    Figure 112018101290961-pat00194
    )를 생성하고 2레벨 3상 전압형 인버터로 출력하는 비교기;를 포함하고,
    3상 지령 상전압과 3상 출력 전류의 측정값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 것에 의해 특정 역률 범위에서 DC 링크 커패시터 RMS 전류를 감소시키는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  2. 3상 지령 상전압(
    Figure 112018101290961-pat00195
    ,
    Figure 112018101290961-pat00196
    ,
    Figure 112018101290961-pat00197
    )과 동기 좌표계에서의 위치(전기각,
    Figure 112018101290961-pat00198
    ) 및 d-q축 출력 전류(
    Figure 112018101290961-pat00199
    ,
    Figure 112018101290961-pat00200
    )를 입력으로 받아 옵셋 전압(
    Figure 112018101290961-pat00201
    )을 구하고, 이 옵셋 전압을 이용하여 3상 지령 극전압(
    Figure 112018101290961-pat00202
    ,
    Figure 112018101290961-pat00203
    ,
    Figure 112018101290961-pat00204
    )과 iPhase 변수를 출력하는 전압 변조부;
    상기 전압 변조부의 출력을 입력으로 받아, 삼각 반송파 두 개와 3상 지령 극전압을 비교하여 PWM 신호(
    Figure 112018101290961-pat00205
    ,
    Figure 112018101290961-pat00206
    ,
    Figure 112018101290961-pat00207
    ,
    Figure 112018101290961-pat00208
    ,
    Figure 112018101290961-pat00209
    ,
    Figure 112018101290961-pat00210
    )를 생성하고 2레벨 3상 전압형 인버터로 출력하는 비교기;를 포함하고,
    3상 지령 상전압과 동기 좌표계에서의 위치 및 d-q축 출력 전류값을 이용하여 3상 지령 극전압을 생성하고 삼각 반송파 두 개로 PWM 신호를 생성하는 것에 의해 특정 역률 범위에서 DC 링크 커패시터 RMS 전류를 감소시키는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 생성된 PWM 신호(
    Figure 112018101290961-pat00211
    ,
    Figure 112018101290961-pat00212
    ,
    Figure 112018101290961-pat00213
    ,
    Figure 112018101290961-pat00214
    ,
    Figure 112018101290961-pat00215
    ,
    Figure 112018101290961-pat00216
    )에서,
    Figure 112018101290961-pat00217
    과
    Figure 112018101290961-pat00218
    는 A상,
    Figure 112018101290961-pat00219
    와
    Figure 112018101290961-pat00220
    는 B상,
    Figure 112018101290961-pat00221
    와
    Figure 112018101290961-pat00222
    는 C상 각각의 상단 및 하단 스위치에 대응되는 PWM 신호이며,
    Figure 112018101290961-pat00223
    과
    Figure 112018101290961-pat00224
    ,
    Figure 112018101290961-pat00225
    와
    Figure 112018101290961-pat00226
    ,
    Figure 112018101290961-pat00227
    와
    Figure 112018101290961-pat00228
    는 각각이 서로 상보적인 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  4. 제 1 항 또는 제 2 항에 있어서, 비교기는,
    삼각 반송파(
    Figure 112018101290961-pat00229
    ) 및 삼각 반송파(
    Figure 112018101290961-pat00230
    )의 극을 뒤집은 삼각 반송파(
    Figure 112018101290961-pat00231
    )를 이용하여 PWM 신호를 발생시키는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  5. 제 1 항 또는 제 2 항에 있어서, 비교기에서,
    삼각 반송파(
    Figure 112018101290961-pat00232
    )는 세 극전압 중 두 극전압과 비교되고,
    삼각 반송파(
    Figure 112018101290961-pat00233
    )의 극을 뒤집은 삼각 반송파(
    Figure 112018101290961-pat00234
    )는 한 극전압과 비교되며, 전압 변조부의 출력인 iPhase가 가리키는 상이 삼각 반송파(
    Figure 112018101290961-pat00235
    )와 비교되는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  6. 제 1 항 또는 제 2 항에 있어서, 비교기에서,
    삼각 반송파(
    Figure 112018101290961-pat00236
    ) 및 삼각 반송파(
    Figure 112018101290961-pat00237
    )의 극을 뒤집은 삼각 반송파(
    Figure 112018101290961-pat00238
    )를 이용하여 PWM 신호를 발생시켜 영전압벡터를 사용하지 않거나 사용하는 시간을 줄이는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    인버터 입력 전압값(
    Figure 112019103717665-pat00239
    )의 절반에 대한 지령전압벡터 크기(
    Figure 112019103717665-pat00240
    )의 비를 의미하는 전압변조지수(MI)가,
    2/3 이상일 때는 지령전압벡터가 연속한 유효전압벡터 세 개로 표현되거나 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 구간이 혼재하고,
    2/3 미만일 때는 지령전압벡터가 불연속한 유효전압벡터 두 개와 영전압벡터 한 개로 표현되는 구간만 존재하는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  8. 제 2 항에 있어서, d-q축 출력 전류값을 이용하기 위하여,
    동기 좌표계 상에서의 위치를 이용하여 abc축 좌표계의 3상 출력 전류 측정값
    Figure 112018101290961-pat00241
    ,
    Figure 112018101290961-pat00242
    ,
    Figure 112018101290961-pat00243
    를 d-q축으로 변환하면
    Figure 112018101290961-pat00244
    ,
    Figure 112018101290961-pat00245
    로 표현되며 그 관계는,
    Figure 112018101290961-pat00246
    로 정의되는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
  9. 제 8 항에 있어서,
    Figure 112018101290961-pat00247
    를 정의하여
    Figure 112018101290961-pat00248
    를 통해 3상 출력 전류 측정값을 직접 비교하지 않고 전류의 절댓값이 가장 큰 상을 판별하고, 옵셋 전압을 구하기 위해 사용되는
    Figure 112018101290961-pat00249
    의 판별 정확도를 높이는 것을 특징으로 하는 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치.
KR1020180122620A 2018-10-15 2018-10-15 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치 KR102082457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180122620A KR102082457B1 (ko) 2018-10-15 2018-10-15 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180122620A KR102082457B1 (ko) 2018-10-15 2018-10-15 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치

Publications (1)

Publication Number Publication Date
KR102082457B1 true KR102082457B1 (ko) 2020-02-27

Family

ID=69647412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122620A KR102082457B1 (ko) 2018-10-15 2018-10-15 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치

Country Status (1)

Country Link
KR (1) KR102082457B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074018A (ko) * 2020-11-27 2022-06-03 연세대학교 산학협력단 3 상 인버터의 제어 방법 및 3 상 인버터의 제어 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134328B1 (ko) 1992-11-16 1998-04-22 루이스 에이. 헥트 광섬유 정렬 장치
KR101047391B1 (ko) 2011-05-02 2011-07-07 신우전원기술 주식회사 3상 공간벡터 펄스폭변조 인버터용 불평형 출력전압 제어기
KR20110119971A (ko) 2010-04-28 2011-11-03 명지대학교 산학협력단 전류원 인버터의 스위칭 제어 장치 및 방법
KR20120066520A (ko) * 2010-12-14 2012-06-22 엘지전자 주식회사 모터 제어 장치 및 이의 제어 방법
JP2014138526A (ja) * 2013-01-18 2014-07-28 Hitachi Appliances Inc インバータ制御装置およびインバータ制御装置を備える圧縮機
JP2016208819A (ja) * 2015-04-14 2016-12-08 エルエス産電株式会社Lsis Co., Ltd. 三相インバータのオフセット電圧生成装置及び三相インバータ制御装置
KR20170070618A (ko) * 2015-12-14 2017-06-22 현대모비스 주식회사 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법
KR20180104842A (ko) * 2017-03-14 2018-09-27 주식회사 비츠로시스 불평형 커패시터 전압을 가지는 3 레벨 npc 인버터 시스템 및 그 제어 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134328B1 (ko) 1992-11-16 1998-04-22 루이스 에이. 헥트 광섬유 정렬 장치
KR20110119971A (ko) 2010-04-28 2011-11-03 명지대학교 산학협력단 전류원 인버터의 스위칭 제어 장치 및 방법
KR20120066520A (ko) * 2010-12-14 2012-06-22 엘지전자 주식회사 모터 제어 장치 및 이의 제어 방법
KR101047391B1 (ko) 2011-05-02 2011-07-07 신우전원기술 주식회사 3상 공간벡터 펄스폭변조 인버터용 불평형 출력전압 제어기
JP2014138526A (ja) * 2013-01-18 2014-07-28 Hitachi Appliances Inc インバータ制御装置およびインバータ制御装置を備える圧縮機
JP2016208819A (ja) * 2015-04-14 2016-12-08 エルエス産電株式会社Lsis Co., Ltd. 三相インバータのオフセット電圧生成装置及び三相インバータ制御装置
KR20170070618A (ko) * 2015-12-14 2017-06-22 현대모비스 주식회사 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법
KR20180104842A (ko) * 2017-03-14 2018-09-27 주식회사 비츠로시스 불평형 커패시터 전압을 가지는 3 레벨 npc 인버터 시스템 및 그 제어 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074018A (ko) * 2020-11-27 2022-06-03 연세대학교 산학협력단 3 상 인버터의 제어 방법 및 3 상 인버터의 제어 장치
KR102483999B1 (ko) * 2020-11-27 2022-12-30 연세대학교 산학협력단 3 상 인버터의 제어 방법 및 3 상 인버터의 제어 장치

Similar Documents

Publication Publication Date Title
KR100611340B1 (ko) 영구 자석 모터 드라이브를 위한 공간 벡터 ｐｗｍ 변조기
Dai et al. Application of a three-level NPC inverter as a three-phase four-wire power quality compensator by generalized 3DSVM
US8773870B2 (en) Power converter and method for controlling same
KR101677784B1 (ko) 회생형 인버터 장치 및 단위 전력 셀을 이용한 인버터 장치
Trabelsi et al. An improved SVPWM method for multilevel inverters
Taïb et al. A fixed switching frequency direct torque control strategy for induction motor drives using indirect matrix converter
Ibrahim et al. Variable switching frequency hybrid PWM technique for switching loss reduction in a three-phase two-level voltage source inverter
EP3082246B1 (en) Systems and methods for controlling inverters
KR102082457B1 (ko) 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치
KR101928001B1 (ko) 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법
Silva et al. Analysis and proposal of capacitor voltage control for an asymmetric cascaded inverter
KR101648002B1 (ko) 3상 3레벨 정류기를 위한 스위칭 신호 발생기 및 스위칭 신호 발생 방법
Papastergiou et al. Comparison of losses in multilevel converters for aerospace applications
Maswood et al. High power multilevel inverter with unity PF front-end rectifier
Jones et al. Decoupled modulation techniques for a four-level five-phase open-end winding drive
Sanka et al. Improved Seven-Level Multilevel DC-Link Inverter with Novel Carrier PWM Technique
JP2023009353A (ja) 三相インバータのマルチパルスｐｗｍ制御法
Gopakumar et al. Neutral-point balancing of neutral-point-clamped three-level inverter with a front end switched rectifier DC source for the full modulation range
Dallagi Study, analysis and simulation of three phase three-level, five-level and seven-level neutral-point-clamped inverters by PSIM
JP6066898B2 (ja) 電力変換装置、および電力変換方法
KR101574468B1 (ko) 3-레벨 npc 인버터의 제어 신호 형성 방법 및 이를 이용한 3-레벨 npc 인버터의 제어 신호 형성 장치
dos Santos et al. Modulated Model Predictive Control (M 2 PC) Applied to Three-Phase Dual-Converter-Based Rectifiers
Nemade et al. Analysis of capacitor current stress in five-level active neutral point clamped converter
Prasad et al. THD reduction in high power V/F drives by using hybrid synchronized Space Vector Pulse Width Modulation
Kahia et al. Multi level hysteresis direct power control strategy for three-level npc rectifier

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant