KR20170070618A - 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법 - Google Patents

3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법 Download PDF

Info

Publication number
KR20170070618A
KR20170070618A KR1020150178356A KR20150178356A KR20170070618A KR 20170070618 A KR20170070618 A KR 20170070618A KR 1020150178356 A KR1020150178356 A KR 1020150178356A KR 20150178356 A KR20150178356 A KR 20150178356A KR 20170070618 A KR20170070618 A KR 20170070618A
Authority
KR
South Korea
Prior art keywords
voltage
command
dpwm
level npc
link capacitor
Prior art date
Application number
KR1020150178356A
Other languages
English (en)
Other versions
KR102430096B1 (ko
KR102430096B9 (ko
Inventor
이봉규
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020150178356A priority Critical patent/KR102430096B1/ko
Publication of KR20170070618A publication Critical patent/KR20170070618A/ko
Application granted granted Critical
Publication of KR102430096B1 publication Critical patent/KR102430096B1/ko
Publication of KR102430096B9 publication Critical patent/KR102430096B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M2001/0006—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

3-레벨 NPC 인버터의 중성점 전압 제어 장치가 제공된다. 이 제어 장치는, 직렬 연결된 제1 직류링크 커패시터와 제2 직류링크 커패시터, 다수의 스위칭 소자 및 클램핑 다이오드를 포함하는 3-레벨 NPC(Neutral Point Clamped) 인버터; 상기 제1 직류링크 커패시터와 제2 직류링크 커패시터의 전압 차를 계산하는 전압 계산부; 상기 전압 차를 0으로 제어하는 출력값에 q축 전류(Iq)의 전류 방향에 따른 부호가 반영된 옵셋전압을 생성하는 옵셋전압 생성부; 상기 3-레벨 NPC 인버터로부터 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 지령 전압 생성부; 및 상기 지령전압의 최대치와 최소치의 사이의 중간전압(Vmid)과 상기 옵셋전압을 비교한 비교 결과치에 따라 상기 각 상의 지령전압을 보정하고, 보정된 지령전압을 이용하여, 상기 다수의 스위칭 소자의 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성하는 DPWM 제어부를 포함한다.

Description

3-레벨 ＮＰＣ 인버터의 중성점 전압 제어장치 및 방법{Device for controlling neutral point voltage of three-level ＮＰＣ Inverter}
본 발명은 3-레벨 ＮＰＣ(Neutral Point Clamped) 인버터의 중성점 전압 제어장치 및 방법에 관한 것으로서, 더욱 상세하게는 DPWM(Discontinuous Pulse Width Modulation)을 이용한 3-레벨 ＮＰＣ 인버터의 중성점 전압 제어장치 및 방법에 관한 것이다.
전기 에너지를 이용하여 주행하는 전기 자동차는 크게 상기 전기 에너지를 저장 및 공급하는 배터리 모듈, 상기 배터리 모듈에서 공급되는 전기 에너지를 변환하는 전력 변환 장치 및 상기 전력 변환 장치에 의해 변환된 전력에 따라 구동하는 모터로 구성된다.
전력 변환 장치는 좁은 의미에서 "인버터"로 불리우기도 하는데, 상기 모터를 구동하는 인버터는 전압 제어 방식에 따라 2-레벨 인버터(2-level inverters)와 3-레벨 인버터(3-level inverters)로 구분할 수 있다.
대용량의 모터를 구동하는 방식에서는, 주로 3-레벨 인버터(3-level inverters)가 사용되고 있으며, 3-레벨 인버터를 제어하기 위한 PWM 방식으로 SVPWM(Space vector PWM) 방식과 DPWM(Discontinuous PWM) 방식이 있다.
이 3-레벨 인버터는 2-레벨 인버터에 비해 절연 게이트형 바이폴라 트랜지스터(Insulated gate bipolar transistor, IGBT)의 전압 정격(voltage rating)을 낮출 수 있고, 출력전압 및 전류의 전체 고조파 왜곡율(Total Harmonic Distortion: THD)가 우수하다는 장점이 있다.
한편, 3-레벨 인버터는 2개의 직류링크 커패시터를 사용하므로 부하상태에 따라 두 커패시터 사이의 중성점(Neutral Point)에 전압 불균형 현상이 발생한다.
상기 중성점(NP)에서 발생하는 전압 불균형은 커패시터 파손, 출력전압전류 THD 증가 등을 유발한다. 따라서, 2개의 DC 링크 커패시터 간의 전압 균형 제어(voltage balancing control)가 필요하다.
중성점에 대한 전압 균형 제어 방식으로, 옵셋전압 인가 방법이 있는데, 이러한 옵셋전압 인가 방법은 SVPWM(Space vector PWM) 방식을 사용하는 3 레벨 NPC 인버터의 중성점 전압 제어에서 사용된다.
그런데 3-레벨 NPC 인버터의 중성점 전압 제어에서 사용되는 옵셋전압 인가 방법에서는 3-레벨 NPC 인버터를 구성하는 스위칭 소자들의 스위칭 시간을 계산하는 연산 과정으로 인해 MCU에서 처리해야 하는 연산량 및 그 연산 처리 시간이 긴 문제점이 있다.
한편, DPWM 방식을 사용하는 3-레벨 NPC 인버터에서는 해당 상전류의 최대치 부근에서 스위칭을 하지 않는 불연속 구간이 존재하기 때문에, 스위칭 손실을 줄일 수 있다.
만일, DPWM 방식을 사용하는 3-레벨 NPC 인버터의 중성점 전압 제어에 옵셋전압 인가 방법을 적용할 수 있다면, 스위칭 손실 저감에 따라 인버터의 효율을 높이는 동시에, 3 레벨 NPC 인버터의 중성점 전압 균형 제어를 효율적으로 제어할 수 있을 것이다.
하지만, DPWM 방식을 사용하는 3-레벨 NPC 인버터에서 MCU에서 처리해야 하는 연산량 및 그 연산 처리 시간을 줄이고, 동시에 옵셋인가 방법을 이용한 중성점 전압 균형 제어를 가능하게 하는 방안이 제시된 바 없는 실정이다.
따라서, 본 발명의 목적은 DPWM 방식을 사용하는 3-레벨 NPC 인버터에서 옵셋인가 방법을 기반으로 중성점 전압 균형 제어가 가능하고, 동시에 연산량 및 연산 처리 시간을 줄일 수 있는 3-레벨 ＮＰＣ 인버터의 중성점 전압 제어장치 및 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일면에 따른 3-레벨 ＮＰＣ 인버터의 중성점 전압 제어장치는, 직렬 연결된 제1 직류링크 커패시터와 제2 직류링크 커패시터, 다수의 스위칭 소자 및 클램핑 다이오드를 포함하는 3-레벨 NPC(Neutral Point Clamped) 인버터; 상기 제1 직류링크 커패시터와 제2 직류링크 커패시터의 전압 차를 계산하는 전압 계산부; 상기 전압 차를 0으로 제어하는 출력값에 q축 전류(Iq)의 전류 방향에 따른 부호가 반영된 옵셋전압을 생성하는 옵셋전압 생성부; 상기 3-레벨 NPC 인버터로부터 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 지령 전압 생성부; 및 상기 지령전압의 최대치와 최소치의 사이의 중간전압(Vmid)과 상기 옵셋전압을 비교한 비교 결과치에 따라 상기 각 상의 지령전압을 보정하고, 보정된 지령전압을 이용하여, 상기 다수의 스위칭 소자의 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성하는 DPWM 제어부를 포함한다.
본 발명의 다른 일면에 따른 3-레벨 NPC 인버터의 중성점 전압 제어 방법은, 상기 제1 직류링크 커패시터와 제2 직류링크 커패시터의 전압 차를 계산하는 단계; 상기 전압 차를 0으로 제어하는 출력값에 q축 전류(Iq)의 전류 방향에 따른 부호가 반영된 옵셋전압을 생성하는 단계; 상기 3-레벨 NPC 인버터로부터 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 단계; 상기 지령전압의 최대치와 최소치의 사이의 중간전압(Vmid)과 상기 옵셋전압을 비교한 비교 결과치를 이용하여 상기 각 상의 지령전압을 보정하는 단계; 및 보정된 지령전압을 이용하여, 상기 다수의 스위칭 소자의 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성하는 단계를 포함한다.
본 발명에 따르면, 옵셋인가 방법을 기반으로 DPWM 방식을 사용하는 3-레벨 NPC 인버터에서의 중성점 전압 균등화 제어를 수행함으로써, 3-레벨 NPC 인버터 내의 스위칭 소자들이 스위칭 시간에 대한 계산 과정을 생략할 수 있고, 그에 따라 연산량 및 연산 시간을 줄일 수 있다.
도 1은 3-레벨 NPC 인버터의 스위칭 상태에 따른 공간 벡터도이다.
도 2는 도 1의 공간 전압 벡터도에서 Sector A에서의 벡터 인가 순서 및 인가 시간을 나타낸 도면이다.
도 3은 도 1의 공간 전압 벡터도에서 Sector A에서의 부하연결 상태를 도시한 도면이다.
도 4는 SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서 중성점 전압 균형 제어를 위한 블록도이다.
도 5는 SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서 옵셋전압 인가 후 벡터 시간 변화와 스위칭 시간 변화를 나타내는 파형도이다.
도 6은 본 발명의 일 실시 예에 따른 DPWM 방식을 사용하는 3-레벨 NPC 인버터의 중성점 전압 제어 장치의 구성도이다.
도 7은 도 5에 도시된 DPM 제어부의 내부 구성을 도시한 블록도이다.
도 8은 본 발명의 일 실시 예에 따른 중성점 전압 균형 제어원리를 설명하는 벡터도이다.
도 9는 본 발명의 일 실시 예에 따른 DPWM 신호 생성부(540)의 동작 과정에서 보정된 지령전압을 생성하는 원리를 설명하기 위한 파형도이다.
도 10은 본 발명의 일 실시 예에 따른 3-레벨 NPC 인버터의 중성점 전압 제어 방법을 도시한 순서도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시 예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
먼저, 본 발명의 이해를 돕기 위해, SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서 중성점 전압 균형 제어를 위해 사용하는 옵셋인가 방법에 대해 설명한 후, 본 발명의 일 실시 예에 따른 DPWM 방식을 사용하는 3-레벨 NPC 인버터에서 중성점 전압 균형 제어를 위해 사용하는 옵셋인가 방법에 대해 상세히 기술한다.
옵셋전압 인가 방법
3-레벨 NPC 인버터는 12개의 스위치 소자로 구성되고, 각 상마다 2개의 스위칭 소자를 턴 온하여 3가자의 +, 0, - 전압을 출력하는 3가지의 스위칭 상태 ('P', 'O' 그리고 'N') 가 존재하며, 이러한 3가지의 스위칭 상태를 조합하면, 27개의 스위칭 상태가 존재한다.
도 1은 3-레벨 NPC 인버터의 스위칭 상태에 따른 공간 벡터도이다.
도 1을 참조하면, 공간 벡터도는 스위칭 상태에 따른 유효한 전압과 무효한 전압을 벡터로 환산하여 도시한 것이다.
SVPWM 방식을 사용하는 3-레벨 NPC 인버터는 스위칭 시간을 계산하는 방식으로 도 1과 같은 공간 전압 벡터도를 기반으로 계산하여 제어된다.
도 2는 도 1의 공간 전압 벡터도에서 Sector A에서의 벡터 인가 순서 및 인가 시간을 나타낸 것으로 직류 링크를 구성하는 상단 커패시터와 하단 커패시터를 전압에 따라 다르게 사용된다.
도 3은 도 1의 공간 전압 벡터도에서 Sector A에서의 부하연결 상태를 도시한 도면이다.
도 3을 참조하면, 3-레벨 NPC 인버터는 도 1의 공간 전압 벡터도와 같이 스위칭 상태에 따라 4가지의 벡터군인 라지 벡터(large vector), 미디어 벡터(medium vector), 스몰 벡터(small vector), 제로 벡터(zero vector)로 총 27가지의 전압 벡터가 존재한다. 도 3의 (a)~(d)는 스몰 벡터, (e)는 미디움 벡터 (f), (g)는 라지 벡터를 나타낸다.
이 중 미디움 벡터 및 라지 벡터는 중성점 전압 불균형에 끼치는 영향은 미미하지만, 도 3의 (a)~(d)의 스몰 벡터의 경우, 하나의 커패시터만 사용하여 방전과 충전을 하기 때문에, 중성점 전압 불균형에 영향을 준다. 따라서, 3-레벨 인버터 제어를 위해서는 DC링크 중성점 전압 균형 제어가 필요하다.
도 4는 SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서 중성점 전압 균형 제어를 위한 블록도이다.
도 4에 도시된 바와 같이, SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서의 중성점 전압 균형 제어에서는, 2개의 직류링크 커패시터 전압 차를 PI제어기(PI)에 입력하고, 상기 전압 차를 0으로 제어하는 출력값을 계산하고, 계산된 출력값을 q축 전류방향(Iq_dir)에 따라 가산하거나 감산하는 옵셋전압을 지령전압(Va, Vb, Vc)에 인가하는 방식으로 중성점 전압 균형 제어를 수행한다.
도 5는 SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서 옵셋전압 인가 후 벡터 시간 변화와 스위칭 시간 변화를 나타내는 파형도이다.
도 5에서, 위쪽 삼각형 상단의 반송파이고, 아래쪽 삼각형 하단의 반송파를 나타낸다. Va, Vb, Vc는 지령전압을 나타낸다. 도 5와 같이, 옵셋전압을 통해 제어하면 PNN, PON과 같은 미디움/라지 벡터의 크기는 변화가 없고 POO, ONN의 크기만 달라지기 때문에 시간의 변화 없이 DC링크 전압 균형 제어가 가능하다.
한편, DPWM 방식을 사용하는 3-레벨 NPC 인버터에서는 SVPWM 방식을 사용하는 3-레벨 NPC 인버터에서 사용하는 옵셋전압 인가 방법으로 3-레벨 NPC 인버터의 중성점 전압을 제어할 수 없다.
SVPWM 방식과 달리 DPWM 방식에서는 스위칭을 하지 않는 불연속 구간(지령전압의 최대치와 최소치 부근)이 존재하기 때문에, 지령전압에 옵셋전압을 인가하면, 상기 불연속 구간에서 스위칭을 하게 되는 경우가 발생한다. 따라서, DPWM 방식을 사용하는 3-레벨 NPC 인버터에서는 다른 방식으로 중성점 전압 균등화 제어가 필요하다.
이하, 도 6 내지 도 10을 참조하여, 본 발명의 일 실시 예에 따른 DPWM 방식을 사용하는 3-레벨 NPC 인버터에서는 다른 방식으로 중성점 전압 균등화 제어에 대해 상세히 설명한다.
도 6은 본 발명의 일 실시 예에 따른 DPWM 방식을 사용하는 3-레벨 NPC 인버터의 중성점 전압 제어 장치의 구성도이고, 도 7은 도 5에 도시된 DPM 제어부의 내부 구성을 도시한 블록도이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 DPWM 방식을 이용한 3-레벨 NPC 인버터의 중성점 전압 제어 장치는 3-레벨 NPC 인버터(100), 전압 계산부(200), 옵셋전압 생성부(300), DPM 제어부(500) 및 지령전압 생성부(600)를 포함한다.
3-레벨 NPC 인버터(100)는 직렬 연결된 제1 및 제2 직류링크 커패시터(110, 120)을 포함한다. 제1 직류링크 커패시터(110)와 제2 직류링크 커패시터(120)의 연결 노드는 중성점(NP)이 된다. 제1 직류링크 커패시터(110)의 전압을 Vdc1이라 하고, 제2 직류링크 커패시터(120)의 전압을 Vdc2라 한다.
또한 3-레벨 NPC 인버터(100)는 12개의 역병렬 다이오드들(D11~D14, D21~D24, D31~D34)과 각각 병렬로 연결된 12개의 스위칭 소자(T11~T14, T21~T24, T31~T34)와 6개의 클램핑 다이오드들(D15, D16, D25, D26, D35, D36)를 포함한다.
12개의 스위칭 소자들(T11~T14, T21~T24, T31~T34)을 3개의 스위칭 소자 그룹들(132, 134, 136)로 구분하는 경우, 제1 스위칭 소자 그룹(132)은 직렬 연결된 4개의 스위칭 소자(T11~T14)를 포함하고, 제2 스위칭 소자 그룹(134)은 직렬 연결된 4개의 스위칭 소자(T21~T24)를 포함한다. 그리고 제3 스위칭 소자 그룹(136)은 직렬 연결된 4개의 스위칭 소자(T31~T34)를 포함한다.
제1 내지 제3 스위칭 소자 그룹들(132, 134, 136)은 배터리 전원의 양의 단자에 연결된 제1 라인(107)과 상기 배터리 전원의 음의 단자에 연결된 제2 라인 사이에 병렬로 연결된다.
편의상, 각 스위칭 소자 그룹 내에서 상기 제1 라인(107)에 직접 연결된 스위칭 소자들(T11, T21, T31)과 상기 제2 라인(109)에 직접 연결된 스위칭 소자들(T14, T24, T34)을 외부 스위칭 소자라 칭하고, 각 스위칭 소자 그룹 내에서 상기 외부 스위칭 소자를 제외한 나머지 스위칭 소자들(T12, T13, T22, T23, T32, T33)을 내부 스위칭 소자라 칭한다.
6개의 클램핑 다이오드들(D15, D16, D25, D26, D35, D36)을 3개의 클램핑 다이오드 그룹들(142, 144, 146)로 구분하는 경우, 제1 클램핑 다이오드 그룹(142)은 직렬 연결된 2개의 클램핑 다이오드들(D15, D16)을 포함하고, 제1 스위칭 소자 그룹(132) 내의 내부 스위칭 소자(T12, T13)와 병렬 연결되고, 제2 클램핑 다이오드 그룹(144)은 직렬 연결된 2개의 클램핑 다이오드들(D25, D26)을 포함하고, 제2 스위칭 소자 그룹(134) 내의 내부 스위칭 소자(T22, T23)와 병렬 연결된다. 그리고 제3 클램핑 다이오드 그룹(146)은 직렬 연결된 2개의 클램핑 다이오드들(D35, D36)을 포함하고, 제3 스위칭 소자 그룹(132) 내의 내부 스위칭 소자(T32, T33)와 병렬 연결된다.
각 클램핑 다이오드 그룹 내의 2개의 클램핑 다이오드들을 연결하는 연결 노드들(N1, N2, N2)은 상기 제1 직류링크 커패시터(110)와 제2 직류링크 커패시터(120)의 연결 노드인 상기 중성점(NP)에 공통으로 연결된다.
3-레벨 NPC 인버터(100)에서는, 각 스위칭 소자 그룹별로 3가지의 스위칭 상태('P', 'O', 'N')가 존재한다.
제1 스위칭 소자 그룹(132)을 예로 들어 설명하면, 스위칭 상태 'P'는 제1 스위칭 소자 그룹(132) 내에서 상위 2개의 스위칭 소자들(T11, T12)이 턴-온이 되는 상태를 나타내며, 이때 폴전압은 Vdc1/2가 된다.
반면 'N'상태는 제1 스위칭 소자 그룹(132) 내에서 하위 2개의 스위칭 소자들(T13, T14)이 턴-온이 되는 상태를 나타내며, 폴전압은 -Vdc2/2가 된다.
스위칭 상태 'O'는 제1 스위칭 소자 그룹(132) 내에서 내부 스위칭 소자(T12, T13)이 턴-온이 되는 상태를 나타내며, 출력단이 클램핑 다이오드를 통해 직류링크 중성점(NP)과 연결되어, 출력 폴전압이 0 이 된다.
따라서 제2 스위칭 소자 그룹(134)과 제3 스위칭 소자 그룹(136)의 스위칭 상태를 모두 고려하면, 3-레벨 NPC 인버터(100)에서는, 모두 27개의 스위칭 상태를 가질 수 있다.
전압 계산부(200)는 제1 직류링크 커패시터(110)의 전압(Vdc1)과 제2 직류링크 커패시터(120)의 전압(Vdc2) 간의 전압 차(Vdc)를 계산한다.
옵셋전압 생성부(300)는 상기 전압 계산부(200)에서 계산된 전압 차(Vdc)를 이용하여 옵셋전압(Voffset)을 생성한다. 구체적으로, 옵셋전압 생성부(300)는 PI 제어부(310), 곱셈부(320)을 포함한다.
PI 제어부(310)는 상기 전압 계산부(200)에 의해 계산된 전압 차(Vdc)를 0으로 제어하는 출력값을 계산하고, 상기 곱셉부(400)는 PI 제어부(300)로부터의 출력값에 q축 전류(Iq)의 전류 방향(Iq_dir)을 곱한 옵셋전압(Voffset)을 생성한다. 따라서, 상기 옵셋전압(Voffset)은 상기 q축 전류(Iq)의 전류 방향(Iq_dir)에 따라 양 또는 음의 부호를 갖는다.
DPWM 제어부(500)는 DPWM 방식에 옵셋전압 인가방식을 적용하여 3-레벨 NPC 인버터(100)의 중성점 전압에 대한 균등 제어가 가능하도록 불연속 구간에 해당하는 양(Positive) 및 음(Negative)의 스위칭 유지 시간을 조정하는 DPWM 신호를 생성한다.
이를 위해, DPWM 제어부(500)는, 도 7에 도시된 바와 같이, 중간전압 생성부(510), 지령전압 보정부(520) 및 DPWM 신호 생성부(530)를 포함한다.
중간전압 생성부(510)는 지령전압 생성부(600)로부터 입력된 각 상(a 상, b 상, c 상)의 지령전압(Va, Vb, Vc)으로부터 중간전압(Vmid)을 생성한다. 구체적으로, 중간전압 생성부(510)는 동일한 시간에서 각 상의 지령전압(Va, Vb, Vc)을 비교하여, 가장 큰 지령전압(Vmax)과 가장 작은 지령전압(Vmin)의 합인 중간전압(Vmid)을 계산한다.
지령전압 보정부(520)는 상기 중간전압 생성부(520)로부터 입력된 상기 중간전압(Vmid)과 상기 곱셈부(400)로부터 입력된 옵셋전압(Voffset)을 비교한 비교 결과치를 계산하고, 계산된 비교 결과치에 따라 각 상의 지령전압(Va, Vb, Vc)을 보정한 보정된 지령전압(Va_ DPWM, Vb_ DPWM, Vc_ DPWM)을 출력한다. 예를 들면, 중간전압(Vmid)과 옵셋전압(Voffset) 간의 차이값을 각 상의 지령전압(Va, Vb, Vc)에 인가하여 보정된 지령전압(Va_ DPWM, Vb_ DPWM, Vc_ DPWM)을 생성한다.
DPWM 신호 생성부(540)는 상기 지령전압 보정부(520)로부터 입력된 보정된 지령전압(Va_DPWM, Vb_ DPWM, Vc_ DPWM)과 캐리어 전압(예컨대, 삼각 펄스)을 비교하여, 그 비교 결과에 따른 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성하고, 생성된 DPWM 신호를 스위칭 소자 그룹들(132, 134, 136) 내의 스위칭 소자들(T11~T14, T21~T24, T31~T34)에 인가한다.
이와 같이, DPWM 신호 생성부(540)는 중간전압(Vmid)과 옵셋전압(Voffset)을 비교한 비교 결과치에 따라 보정된 지령전압(Va_ DPWM, Vb_ DPWM, Vc_ DPWM)으로부터 DPWM 신호를 생성하므로, Positive, Negative의 스위칭 시간을 가변하여 중성점 전압 균등 제어가 가능해진다.
다시 도 6을 참조하면, 지령전압 생성부(600)는 3-레벨 NPC 인버터(100)에서 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압(Va, Vb, Vc)을 생성하는데, 도면에 도시하지는 않았으나, 상기 지령전압 생성부(600)는 3상 전류를 회전 좌표계로 변환하고 상기 회전 좌표계로 변환된 3상 전류의 d(무효)축의 전류를 d축의 지령전압으로 변환하는 d축 지령전압 변환부, 상기 회전좌표계로 변환된 3상 전류의 q축(유효)축의 전류를 q축의 지령전압으로 변환하는 q축 지령전압 변환부, 상기 d축지령전압 변환부의 출력전압 및 상기 q축 지령전압 변환부의 출력전압을 각각 동기 좌표계의 q축 지령전압 및 d축 지령전압으로 변환하는 동기좌표계 변환부, 상기 동기 좌표계의 q축 지령전압 및 d축 지령전압을 고정좌표계의 q축 지령전압 및 d축 지령전압으로 변환하여 출력하는 고정좌표계 변환부, 고정좌표계의 q축 지령전압 및 d축 지령전압을 이용하여 3상 좌표계의 각 상의 지령전압(Va, Vb, Vc)을 구하는 지령전압 계산부를 포함한다.
SVPWM 방식과 달리 DPWM 방식의 경우, 스위칭을 하지 않는 불연속 구간(지령전압이 MAX 또는 MIN값)이 존재하기 때문에, SVPWM 방식에서 중성점 전압에 대한 전압 균형 제어 방식과 같이, 지령전압에 옵셋전압(Voffset)을 인가하면 스위칭을 하지 않는 구간에서 스위칭을 하게 되는 경우가 발생한다.
이러한 문제를 해결하기 위해, SVPWM 방식에서 중성점 전압에 대한 전압 균형 제어 방식과 같이, SV PWM으로부터 출력되는 지령전압과 PI제어기의 출력인 옵셋전압(Voffset)을 합산하는 것이 아니라 본 발명의 일 실시 예에서는, 지령전압의 중간전압(Vmid)과 PI제어기 출력인 옵셋전압(Voffset)을 비교하고, 그 비교 결과가 반영된 보정된 지령전압에 따라 Positive, Negative의 스위칭 시간을 가변함으로써, DPWM 방식을 사용하는 3-레벨 NPC 인버터에서 중성점 전압 제어가 가능해진다.
도 8은 본 발명의 일 실시 예에 따른 중성점 전압 균형 제어원리를 설명하는 벡터도로서, SectorA의 30˚구간(Positive switching region)에서는 Positive 상태, SectorC의 30˚구간(Negative switching region)에서는 Negative상태를 유지하는데 본 발명의 일 실시 예에 따른 전압 균형 제어 시, Positive와 Negative의 스위칭 상태를 변화하여 상단의 제1 직류링크 커패시터(110)의 이용율을 늘리고, 하단의 제2 직류링크 커패시터(120)의 이용률을 늘리므로, DC전압 균형 제어가 가능하다.
도 9는 본 발명의 일 실시 예에 따른 DPWM 신호 생성부(540)의 동작 과정에서 보정된 지령전압을 생성하는 원리를 설명하기 위한 파형도이다.
도 9의 (a)에서는 지령전압 생성부(600)에서 생성한 지령전압(Va, Vb, Vc)을 도시한 것이고, (b)에서는 (a)에 도시한 지령전압(Va, Vb, Vc)으로부터 생성된 Vmid 전압을 도시한 파형도이다.
전술한 바와 같이, 본 발명의 일 실시 예에 따른 (b)의 중간전압(Vmid)과 PI 제어부(300)로부터 생성된 양 또는 음의 부호를 갖는 옵셋전압(Voffset)을 비교하여 보정된 지령전압(Va_DPWM)을 생성하므로, 도 9의 (c)와 같이, Positive, Negative의 스위칭 유지시간에 변화를 주어 중성점 전압에 대한 전압 균등 제어가 가능함을 알 수 있다. 한편, 도 9의 (c)에서는, a 상의 보정된 지령전압(Va_DPWM)의 파형도만이 도시된다.
도 10은 본 발명의 일 실시 예에 따른 3-레벨 NPC 인버터의 중성점 전압 제어 방법을 도시한 순서도로서, 도 6 내지 도 9에서 설명한 내용과 중복되는 내용은 생략하기로 한다.
도 10을 참조하면, 먼저, 상기 제1 직류링크 커패시터(110)와 제2 직류링크 커패시터(120)의 전압 차(Vdc)를 계산한다(S1010).
이어, PI 제어기를 이용하여, 상기 전압 차(Vdc)를 0으로 제어하는 출력값을 생성하고, 상기 출력값에 q축 전류(Iq)의 전류 방향에 따른 부호가 반영된 옵셋전압을 생성한다(S1020).
이어, 상기 3-레벨 NPC 인버터(100)로부터 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압(Va, Vb, Vc)을 생성하고(S1030), 상기 지령전압(Va, Vb, Vc)의 최대치와 최소치의 사이의 중간전압(Vmid)과 상기 옵셋전압을 비교한 비교 결과치를 이용하여 상기 각 상의 지령전압을 보정한다(S1040). 여기서, 상기 중간전압(Vmid)은 동일한 시간에서 각 상의 지령전압(Va, Vb, Vc)을 비교하여, 가장 큰 지령전압(Vmax)과 가장 작은 지령전압(Vmin)의 합으로 계산될 수 있다.
이어, 보정된 지령전압(Va_DPWM, Vb_DPWM, Vc_DPWM)을 이용하여, 상기 다수의 스위칭 소자의 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성한다(S1050).
이상과 같이 본 발명은 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (5)

  1. 직렬 연결된 제1 직류링크 커패시터와 제2 직류링크 커패시터, 다수의 스위칭 소자 및 클램핑 다이오드를 포함하는 3-레벨 NPC(Neutral Point Clamped) 인버터;
    상기 제1 직류링크 커패시터와 제2 직류링크 커패시터의 전압 차를 계산하는 전압 계산부;
    상기 전압 차를 0으로 제어하는 출력값에 q축 전류(Iq)의 전류 방향에 따른 부호가 반영된 옵셋전압을 생성하는 옵셋전압 생성부;
    상기 3-레벨 NPC 인버터로부터 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 지령 전압 생성부; 및
    상기 지령전압의 최대치와 최소치의 사이의 중간전압(Vmid)과 상기 옵셋전압을 비교한 비교 결과치에 따라 상기 각 상의 지령전압을 보정하고, 보정된 지령전압을 이용하여, 상기 다수의 스위칭 소자의 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성하는 DPWM 제어부를 포함하는 3-레벨 NPC 인버터의 중성점 전압 제어 장치.
  2. 제1항에 있어서, 상기 DPWM 제어부는,
    상기 지령전압의 최대치와 최소치의 사이의 중간전압(Vmid)을 생성하는 중간전압 생성부; 및
    상기 중간전압(Vmid)과 상기 옵셋전압을 비교하여 차이값을 생성하고, 상기 차이값을 이용하여 상기 각상의 지령 전압을 상기 보정된 지령전압으로 보정하는 지령전압 보정부를 포함함을 특징으로 하는 3-레벨 NPC 인버터의 중성점 전압 제어 장치.
  3. 제2항에 있어서, 상기 중간전압 생성부는,
    동일한 시간에서 상기 각상의 지령전압을 비교하여, 가장 큰 지령전압과 가장 작은 지령전압을 합산한 상기 중간전압을 생성함을 특징으로 하는 3-레벨 NPC 인버터의 중성점 전압 제어 장치.
  4. 직렬 연결된 제1 직류링크 커패시터와 제2 직류링크 커패시터, 다수의 스위칭 소자 및 클램핑 다이오드를 포함하는 3-레벨 NPC(Neutral Point Clamped) 인버터를 포함하는 3-레벨 NPC 인버터의 중성점 전압 제어 방법에 있어서,
    상기 제1 직류링크 커패시터와 제2 직류링크 커패시터의 전압 차를 계산하는 단계;
    상기 전압 차를 0으로 제어하는 출력값에 q축 전류(Iq)의 전류 방향에 따른 부호가 반영된 옵셋전압을 생성하는 단계;
    상기 3-레벨 NPC 인버터로부터 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 단계;
    상기 지령전압의 최대치와 최소치의 사이의 중간전압(Vmid)과 상기 옵셋전압을 비교한 비교 결과치를 이용하여 상기 각 상의 지령전압을 보정하는 단계; 및
    보정된 지령전압을 이용하여, 상기 다수의 스위칭 소자의 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 조정하는 DPWM 신호를 생성하는 단계를 포함하는 3-레벨 NPC 인버터의 중성점 전압 제어 방법.
  5. 제4항에 있어서, 상기 중간전압은,
    동일한 시간에서 상기 각상의 지령전압을 비교하여, 가장 큰 지령전압과 가장 작은 지령전압을 합산한 전압임을 특징으로 하는 3-레벨 NPC 인버터의 중성점 전압 제어 방법.
KR1020150178356A 2015-12-14 2015-12-14 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법 KR102430096B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150178356A KR102430096B1 (ko) 2015-12-14 2015-12-14 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150178356A KR102430096B1 (ko) 2015-12-14 2015-12-14 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법

Publications (3)

Publication Number Publication Date
KR20170070618A true KR20170070618A (ko) 2017-06-22
KR102430096B1 KR102430096B1 (ko) 2022-08-05
KR102430096B9 KR102430096B9 (ko) 2023-05-11

Family

ID=59282904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150178356A KR102430096B1 (ko) 2015-12-14 2015-12-14 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR102430096B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102082457B1 (ko) * 2018-10-15 2020-02-27 연세대학교 산학협력단 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치
KR20200105223A (ko) * 2019-02-28 2020-09-07 성신전기공업(주) 3상 단방향 정류기의 불연속 변조 제어 방법 및 장치
KR20200127625A (ko) 2019-05-03 2020-11-11 한국전기연구원 3-레벨 anpc 인버터의 고장허용 운전 시 중성점 전압 균형 제어방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130163292A1 (en) * 2011-12-22 2013-06-27 General Electric Company Mid-point voltage control
KR101309290B1 (ko) * 2012-05-10 2013-09-16 아주대학교산학협력단 불연속 펄스폭 변조 방식을 이용한 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어 장치 및 그 방법
KR101379202B1 (ko) * 2012-11-06 2014-03-31 한국전기연구원 Ｎｐｃ 컨버터의 중성점 전위 제어를 위한 밸런스 오프셋 제어장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130163292A1 (en) * 2011-12-22 2013-06-27 General Electric Company Mid-point voltage control
KR101309290B1 (ko) * 2012-05-10 2013-09-16 아주대학교산학협력단 불연속 펄스폭 변조 방식을 이용한 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어 장치 및 그 방법
KR101379202B1 (ko) * 2012-11-06 2014-03-31 한국전기연구원 Ｎｐｃ 컨버터의 중성점 전위 제어를 위한 밸런스 오프셋 제어장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102082457B1 (ko) * 2018-10-15 2020-02-27 연세대학교 산학협력단 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치
KR20200105223A (ko) * 2019-02-28 2020-09-07 성신전기공업(주) 3상 단방향 정류기의 불연속 변조 제어 방법 및 장치
KR20200127625A (ko) 2019-05-03 2020-11-11 한국전기연구원 3-레벨 anpc 인버터의 고장허용 운전 시 중성점 전압 균형 제어방법

Also Published As

Publication number Publication date
KR102430096B1 (ko) 2022-08-05
KR102430096B9 (ko) 2023-05-11

Similar Documents

Publication Publication Date Title
US9048754B2 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
JP6123219B2 (ja) マルチレベル電力変換器
Khoucha et al. A 7-level single DC source cascaded H-bridge multilevel inverters control using hybrid modulation
JP6538544B2 (ja) 自励式無効電力補償装置
Bodo et al. Multi-level space-vector PWM algorithm for seven-phase open-end winding drives
Jones et al. A simple multi-level space vector modulation algorithm for five-phase open-end winding drives
KR20180008860A (ko) 다상 머신용 변조 기법
KR102430096B1 (ko) 3-레벨 ｎｐｃ 인버터의 중성점 전압 제어장치 및 방법
Eloy-Garcia et al. Extended direct power control for multilevel inverters including DC link middle point voltage control
Vu et al. New virtual space vector modultation scheme to eliminate common-mode voltage with balanced neutral-point voltage for three-level NPC Inverters
JP5753742B2 (ja) インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
Laumen et al. Optimized space vector modulation for DC-link balancing in three-level neutral-point-clamped inverters for electric drives
WO2020058171A1 (en) Multi-level inverter
JP2017118635A (ja) 自励式無効電力補償装置
Yue et al. Research on DC capacitor voltage self-balancing space vector modulation strategy of five-level NPC converter
Vaezi et al. A new space vector modulation technique for reducing switching losses in induction motor DTC-SVM scheme
Kazemirova et al. Analytical Solution to Voltage Balance Control in a 3-Level Neutral-Point-Clamped Inverter
Xu et al. Common mode voltage and neutral point potential optimization control for a three-level NPC inverter
Fang et al. Improved virtual space vector modulation for neutral point voltage oscillation and common-mode voltage reduction in neutral point clamped three-level inverter
Vivek et al. A Five-Level Inverter Topology With Extended Linear Modulation Range Till Full Base Speed Irrespective of Load Power Factor
JP2017153277A (ja) 自励式無効電力補償装置
Pan et al. Full-speed control of a novel variable speed drive using four-level hybrid clamped converter
Sangwongwanich et al. Carrier-based realization of arbitrary space-vector PWM methods for three-level inverters
Qashqai et al. A general space-vector modulation technique for multilevel NPC inverter
Tirupathi et al. A 3-phase nine-level inverter topology with improved capacitor voltage balancing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]