JP2011109739A - 電力変換装置 - Google Patents

Abstract

【課題】ＰＷＭ制御電力変換装置は、基本波のゼロクロス付近での通常の搬送波周波数に対し、ピーク付近では搬送波周波数を下げることでスイッチング損失を低減させるが、整流器のような非線形負荷となる場合には、許容を超える大きな電圧ひずみが発生する。
【解決手段】ＰＷＭ制御により交流と直流の変換を行い、負荷に電力を供給する電力変換装置において、交流相電圧の１周期中の少なくとも一部区間でスイッチング数を低減させてＰＷＭ制御を行なう第１のＰＷＭパルス生成部と、交流相電圧の１周期中のスイッチング数が、すくなくとも第１のＰＷＭパルス生成部よりも多いＰＷＭ制御を行なう第２のＰＷＭパルス生成部と、交流の電圧ひずみを検出する電圧ひずみ検出手段を有し、電圧ひずみがあらかじめ設定した値を超過した場合に、第１のＰＷＭパルス生成部によるＰＷＭ制御から、第２のＰＷＭパルス生成部によるＰＷＭ制御に切替える。
【選択図】図１

Description

本発明はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御をする交流／直流または直流／交流の電力変換装置に関する。

無停電電源装置のようなＰＷＭ制御を行う電力変換装置においては、消費電力削減によって環境負荷低減やコスト低減することを目的として、電力変換効率の向上が求められており、スイッチング損失の低減はその手段の一つとされている。スイッチング損失を低減する方法としては、スイッチング数の低減すなわちＰＷＭ制御の搬送波周波数を下げることが有効であり、特許文献１のような方法が提案されている。

特開２００７−９７３８９号公報

電力変換装置における絶縁ゲートバイポーラトランジスタＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のスイッチング損失は、スイッチング数に比例し、スイッチング数を低減することでスイッチング損失を低減することが可能である。然るに、電圧ひずみとの関係では、スイッチング損失と電圧ひずみはトレードオフの関係にあり、スイッチング数を低減すると電圧ひずみが増加してしまう。このため、スイッチング損失と電圧ひずみの問題を共に改善する手法が検討されている。

この点に関して特許文献１のＰＷＭ制御では、２つの異なる搬送波周波数を持つ。しかして電圧ひずみが大きくなる基本波のゼロクロス付近では通常の搬送波周波数（高いほうの搬送波周波数）として、電圧ひずみの発生を抑制する。また、電圧ひずみへの影響が小さいピーク付近では搬送波周波数を下げることで基本波１周期の平均スイッチング数を下げてスイッチング損失を低減させている。この結果として、長期的には電圧ひずみとスイッチング損失の発生をともに低減させることができる。

図２に良く知られた電力変換装置の回路例を示す。電力変換装置２００は、整流素子２１とＩＧＢＴなどの半導体素子２２で構成される変換回路により、直流電源２０の電力を３相交流電力に変換する。その後フイルタリアクトル２３、２４とフイルタコンデンサ２５で構成された平滑回路３０により滑らかな三相交流を得、交流負荷２１０に電力を供給する。この図で、Ｖｕ、Ｖｖ、Ｖｗは、Ｕ相、Ｖ相、Ｗ相の電圧を表している。なお、ＩＧＢＴなどの半導体素子２２は、ＰＷＭ制御されている。

上記のような電力変換装置２００において、ＰＷＭ制御として前述の搬送波周波数を下げるＰＷＭ制御を実施した場合、交流／直流または直流／交流電力変換装置２００に接続される交流負荷２１０が整流器のような非線形負荷である場合には、許容を超える大きな電圧ひずみが発生することが考えられる。

搬送波周波数の低下によって電圧ひずみが一定の範囲を超える場合においては、このような搬送波周波数を下げるＰＷＭ制御を行わず通常のＰＷＭ制御とすることが望ましい。しかしながら、電圧ひずみが許容の範囲内となるかどうかは、電力変換装置に接続される負荷の条件により異なる。このため、装置の設計段階において搬送波周波数を下げるＰＷＭ制御を適用できるか否かの判定をすることは困難である。また設計段階でＰＷＭ制御適用の可否を判定することができたとしても、運転中の負荷条件の変化には対応できない。

本発明においては、ＰＷＭ制御により交流と直流の変換を行い、負荷に電力を供給する電力変換装置において、交流相電圧の１周期中の少なくとも一部区間でスイッチング数を低減させてＰＷＭ制御を行なう第１のＰＷＭパルス生成部と、交流相電圧の１周期中のスイッチング数が、すくなくとも第１のＰＷＭパルス生成部よりも多いＰＷＭ制御を行なう第２のＰＷＭパルス生成部と、交流の電圧ひずみを検出する電圧ひずみ検出手段を有し、電圧ひずみがあらかじめ設定した値を超過した場合に、第１のＰＷＭパルス生成部によるＰＷＭ制御から、第２のＰＷＭパルス生成部によるＰＷＭ制御に切替える。

また、第１のＰＷＭパルス生成部によるＰＷＭ制御から、第２のＰＷＭパルス生成部によるＰＷＭ制御に切替えてから十分な時間経過後に、第２のＰＷＭパルス生成部によるＰＷＭ制御から、第１のＰＷＭパルス生成部によるＰＷＭ制御に再度切替えるのが良い。

本発明によれば、電力変換装置において電圧ひずみに応じてＰＷＭ制御の自動切換えが可能となる。これにより、電圧ひずみの問題とスイッチング損失の問題を高いレベルで同時解決することができる。また、装置設置後の負荷条件の変更にかかわらず、この効果を奏することができる。

本発明の実施例の制御部を示した図である。 本発明の制御対象となる電力変換装置の回路構成を示した図である。 図１のＰＷＭ制御切替判定部１４０の構成例を示した図である。 第１のＰＷＭパルス生成部１２０と、第２のＰＷＭパルス生成部１２１が定める搬送波周波数の関係を示した図である。 本発明装置を、計算機を用いたデジタル制御装置で実現するときのフローチャートを示す図である。 本発明装置の具体的な動作を説明するためのタイムチャートを示す図である。 交流電圧のひずみが多い場合の波形を示した図である。 交流電圧のひずみが少ない場合の波形を示した図である。

本発明の実施例について図１を用いて説明する。

図２に示した交流／直流または直流／交流電力変換装置２００の制御部を図１に示している。この図の制御部では、図２の交流電圧Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）を検出し、交流電圧目標値Ｖｓとの偏差を減算器１００にて求め、この差をなくすべく電圧調整器１１０において比例積分演算を施し、最終的には信号１により図２のＩＧＢＴなどの半導体素子２２のスイッチングタイミングを制御する。

半導体素子２２のスイッチングタイミングを制御するときには、ＰＷＭ制御が実行され、このために電圧調整器１１０の出力が第１のＰＷＭパルス生成部１２０と、第２のＰＷＭパルス生成部１２１に入力される。ここで、第２のＰＷＭパルス生成部１２１は高い搬送波周波数のＰＷＭ制御を行うものであり、第１のＰＷＭパルス生成部１２０は低い搬送波周波数のＰＷＭパルス生成部である。

図４は、第１のＰＷＭパルス生成部１２０と、第２のＰＷＭパルス生成部１２１が定める搬送波周波数の関係を示したものであり、本発明の効果を奏する上ではいくつかの有効な組み合わせとすることが考えられるので、典型的ないくつかの組み合わせについて説明する。

組み合わせ１と２は、第１のＰＷＭパルス生成部１２０として、前記の特許文献１の方式を採用しており、交流電圧Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）の相電圧基本波のゼロクロス付近では高い搬送波周波数ｆ３とし、ピーク付近では低い搬送波周波数ｆ４の装置を想定している。この方式によれば、電圧ひずみが大きくなる基本波のゼロクロス付近では高い搬送波周波数とすることで電圧ひずみの発生を抑制し、電圧ひずみへの影響が小さいピーク付近では低い搬送波周波数として損失を低減することができる。

図４の組み合わせ１では、第１のＰＷＭパルス生成部１２０が、特許文献１の方式を採用する場合に、本発明の第２のＰＷＭパルス生成部１２１としては、前記の特許文献１の方式を採用せず、全期間同じ周波数ｆ５としかつ、周波数ｆ５は第１のＰＷＭパルス生成部１２０のピーク付近の波周波数ｆ４よりも高い周波数としたものである。

また、図４の組み合わせ２では、第１のＰＷＭパルス生成部１２０と第２のＰＷＭパルス生成部１２１が、ともに特許文献１の方式を採用する場合であり、この場合にピーク付近での第１のＰＷＭパルス生成部１２０の搬送波周波数ｆ４を、第２のＰＷＭパルス生成部１２１では、より高い周波数ｆ７にしたものである。また望ましくは、さらにゼロクロス付近での第１のＰＷＭパルス生成部１２０の搬送波周波数ｆ３を第２のＰＷＭパルス生成部１２１では、より高い周波数ｆ６にしたものである。

図4を用いて、第１のＰＷＭパルス生成部１２０と第２のＰＷＭパルス生成部１２１の搬送波周波数の関係を説明したが、本発明においては少なくとも「ピーク付近でのＰＷＭパルス生成部の搬送波周波数は、第２のＰＷＭパルス生成部１２１のほうがより高い周波数である」という関係が保持されれば良い。

本発明では、上記の周波数関係にある2組のＰＷＭパルス生成部１２０．１２１を備えて、これをＰＷＭ制御切替判定部１４０からのスイッチ切替信号２によって、ＰＷＭ制御切替スイッチ１３０で切替える。ＰＷＭ切替判定部１４０の構成例について図３を用いて説明する。

図3のＰＷＭ制御切替判定部１４０においては、図２の交流各相電圧Ｖｕ、Ｖｖ、Ｖｗを３相２相座標変換器３００に入力して、その出力を電圧ひずみ抽出器３１０に入力する。電圧ひずみ抽出器３１０では、ＤＦＴ（Ｄｉｓｃｒｅｔｅ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）や回転座標変換などによって抽出した電圧高調波成分から電圧ひずみ率Ｄ３を算出し、比較器３２０に入力する。なお、ここでＤＦＴ演算による特定次数成分の抽出技術については、例えば特開２００８−３０６８２９号に記載されている。また回転座標変換による特定次数成分の抽出技術については、例えば特開２００８−２４５３４９号に記載されている。これらの技術を本発明に適用することは適宜行ないうることなので、ここでの詳細説明を省略する。比較器３２０はあらかじめ設定した電圧ひずみ設定上限値Ｄ４と計測した電圧ひずみ率Ｄ３を比較する。

タイマ付スイッチ操作部３３０は、比較器３２０で計測した電圧ひずみ率Ｄ３が電圧ひずみ率上限値Ｄ４を超えている時間が設定時間を経過して継続していると判断した場合は、スイッチ切替信号２を変更して、図１のＰＷＭパルス出力１が第１のＰＷＭパルス生成部１２０から第２のＰＷＭパルス生成部１２１の出力となるようＰＷＭ制御切替スイッチを切替える。

本発明装置は以上のように回路構成されており、以下その動作について説明する。動作説明に当り、図1に全体構成を示す本発明装置を、計算機を用いたデジタル制御装置で実現するときのフローチャートを示す図5と、具体的なタイムチャートを示す図6を用いて行なうことにする。図5のフローチャートは、デジタル制御装置における変換器運転の制御周期ごとに実行されるものであり、ステップＳ１００により変換器運転の毎制御周期にトリガがかけられ、以下の各ステップの判断を実行する。

なお、具体説明に入る前に本発明装置の通常の運転状態を説明しておくと、これは、図1において第１のＰＷＭパルス生成部１２０の出力をＰＷＭ制御切替スイッチ１３０で選択して運転するものである。この周波数の高低の関係は、図4に図示し説明したところのものである。この運転状態は、低い搬送波周波数で運転している状態であり、搬送波周波数を下げることで基本波１周期の平均スイッチング数を下げてスイッチング損失を低減させている運転モードである。この運転モードの実現のために、図5のステップＳ１０１では、第１のＰＷＭパルス生成部１２０の出力で変換器のＰＷＭ制御を実行している。またこの状態は、図6のタイムチャート上では時刻ｔ1以前の状態にあり、図3の比較器３２０での判断結果では、計測された電圧ひずみ率Ｄ３は電圧ひずみ率上限値Ｄ４よりも低い値となっており、結果的に第１のＰＷＭパルス生成部１２０の出力が選択されている。

図5ステップＳ１０２は、図3の比較器３２０に相当する処理機能であり、計測された電圧ひずみ率Ｄ３と、電圧ひずみ率上限値Ｄ４の大小関係を比較する。通常の運転状態では、計測された電圧ひずみ率Ｄ３が電圧ひずみ率上限値Ｄ４よりも小さいので、「Ｎｏ」を選択して、以後制御周期ごとにステップＳ１０１と１０２を繰り返し実行する。

これに対し、何らかの理由により交流電圧波形が、通常は図7ｂのようにひずみが少ない状態のところ、図7aのようにひずみが増加したものとする。このとき、図３の比較器３２０では、電圧検出値ＶのひずみＤ３があらかじめ設定した値Ｄ４を超えたことを検出したものとする。この場合に、図5ステップＳ１０２は、計測された電圧ひずみ率Ｄ３が電圧ひずみ率上限値Ｄ４よりも大きいので、「Yes」を選択して、ステップＳ１０３の処理に移る。

この場合に、ステップＳ１０３の処理では、ＰＷＭ制御切替スイッチ１３０を切替えて、第１のＰＷＭパルス生成部１２０の出力から、第２のＰＷＭパルス生成部１２１の出力に変更する。図６のタイムチャートの時刻ｔ１は、計測された電圧ひずみ率Ｄ３が電圧ひずみ率上限値Ｄ４よりも大きいことを検出した時刻を示しており、PWM制御が第２のＰＷＭパルス生成部１２１の出力に切替えられたことがわかる。この結果、図４にその関係を示したように搬送波周波数が上がるので、電圧ひずみD3が低減、抑制され、許容値を超過する状態が時刻ｔ２には改善されたことがわかる。

ところで、ステップＳ１０３の処理に引き続いてステップS１０４が実施されており、ここでは図３のタイマ付スイッチ３３０の機能を実行している。つまり、第２のＰＷＭパルス生成部１２１の出力に切替えられたと同時に、タイマ付スイッチ３３０のタイマ機能が駆動され、所定時間Tの経過を待つ。従って、図６のタイムチャートにおいて、電圧ひずみD3が低減、抑制され、許容値を超過する状態が時刻ｔ２には改善されているが、しばらくの間は、第２のＰＷＭパルス生成部１２１の出力による電圧ひずみ抑制運転が継続されることになる。

この第２のＰＷＭパルス生成部１２１の出力により運転している状態では、搬送波周波数が高いので、電圧ひずみは抑制されているが、スイッチング損失が大きい。このため第２のＰＷＭパルス生成部１２１の出力による運転は、一定期間電圧ひずみD３が設定値D４を下回っていることを条件にして、再度第１のＰＷＭパルス生成部１２０の出力によるＰＷＭ制御に切替えるのが有効である。

なおこの際、ＰＷＭ制御切替判定部１４０内のタイマ付スイッチ操作部３３０のタイマの設定時間Tが短いと、負荷２１０の条件によっては頻繁にＰＷＭ制御が切替わってしまうことが考えられるので、十分な時間に設定する必要がある。従って、実施例では「第２のＰＷＭパルス生成部１２１の出力に切替えられたと同時に、タイマ付スイッチ３３０のタイマ機能が駆動され、所定時間Tの経過を待つ」としたが、必ずしも所定時間Ｔの計測開始のタイミングを第２のＰＷＭパルス生成部１２１の出力に切替えられたと同時にすることを意味しない。要するに、電圧ひずみが解消されて、かつ制御の頻繁な切替を起こさない程度の十分な時間が経過したことが確認できれば良いのであって、計測開始のタイミングに大きな意味はない。

このため、ステップS１０５では、電圧検出値ＶのひずみD３があらかじめ設定した値D４よりも低い状態が所定期間T継続していることを監視しながら、ステップS１０６の処理に移る。

ステップS１０６の処理では、D3とD4の大小関係と、所定期間Tの継続を確認し、所定期間Tの継続時点で、D3がD4よりも小さい状態になっていれば、ステップS１０７においてＰＷＭ制御切替スイッチ１３０を切替えて、第２のＰＷＭパルス生成部１２１の出力から、第１のＰＷＭパルス生成部１２０の出力に戻す処理を行なう。図６の時刻ｔ３がこのタイミングを示す。なお、第２のＰＷＭパルス生成部１２１の出力による変換器運転中は、ステップＳ１０４、１０５、１０６の処理が繰り返し実行されることは言うまでもない。

この切替後には、第１のＰＷＭパルス生成部１２０の出力（スイッチング回数を低減するＰＷＭ制御を施された出力）がＰＷＭパルス信号１として制御部から出力されることで、交流／直流または直流／交流電力変換装置２００のスイッチング損失を低減することができる。

なお、図４において第１のＰＷＭパルス生成部１２０の搬送波周波数と、第２のＰＷＭパルス生成部１２１の搬送波周波数の大小関係について有効な組み合わせを説明したが、いずれの組み合わせにおいても、スイッチング損失の低減と電圧ひずみの抑制を両立させるという効果を奏することができることが明らかである。

この両立は、組み合わせ１と２では、第１のＰＷＭパルス生成部１２０による２周波数方式で実現（ピーク付近ではスイッチング損失の低減、ゼロクロス付近では電圧ひずみの抑制）され、また第２のＰＷＭパルス生成部１２１による運転で電圧ひずみの抑制を図るという形で両立が実現されている。

なお、電圧ひずみの検出において、これは実質的にひずみが検出できるものであれば同様に適用が可能であり、例えば電圧波形に含まれる高調波成分の含有率から電圧ひずみを検出することでも同様の効果が期待できる。

本発明によれば、スイッチング損失の低減と電圧ひずみの抑制を両立させることができるので、電力変換装置として広く活用することができる。

１００：減算器
１１０：電圧調整器
１２０：第１のＰＷＭパルス生成部
１２１：第２のＰＷＭパルス生成部
１３０：ＰＷＭ制御切替スイッチ
１４０：ＰＷＭ制御切替判定部
２００：交流／直流または直流／交流電力変換装置
２１０：負荷
３００：３相２相座標変換器
３１０：電圧ひずみ抽出器
３２０：比較器
３３０：タイマ付スイッチ操作部
Ｖｓ：電圧指令値
Ｖ：電圧検出値
Ｖｕ、Ｖｖ、Ｖｗ：各相電圧
１ ：ＰＷＭパルス出力
Ｄ３ ：電圧ひずみ検出値
Ｄ４ ：電圧ひずみ上限設定値
２ ：スイッチ切替信号

Claims (2)

1. ＰＷＭ制御により交流と直流の変換を行い、負荷に電力を供給する電力変換装置において、
   交流相電圧の１周期中の少なくとも一部区間でスイッチング数を低減させてＰＷＭ制御を行なう第１のＰＷＭパルス生成部と、前記交流相電圧の１周期中のスイッチング数が、すくなくとも前記第１のＰＷＭパルス生成部よりも多いＰＷＭ制御を行なう第２のＰＷＭパルス生成部と、前記交流の電圧ひずみを検出する電圧ひずみ検出手段を有し、該電圧ひずみがあらかじめ設定した値を超過した場合に、前記第１のＰＷＭパルス生成部によるＰＷＭ制御から、前記第２のＰＷＭパルス生成部によるＰＷＭ制御に切替えることを特徴とする電力変換装置。
2. 第１項記載の電力変換装置において、
   前記第１のＰＷＭパルス生成部によるＰＷＭ制御から、前記第２のＰＷＭパルス生成部によるＰＷＭ制御に切替えてから十分な時間経過後に、前記第２のＰＷＭパルス生成部によるＰＷＭ制御から、前記第１のＰＷＭパルス生成部によるＰＷＭ制御に再度切替えることを特徴とする電力変換装置。

Images