JP2024002286A - 電力供給装置 - Google Patents

Abstract

【課題】インバータの出力電流における高調波成分を抑制すること。【解決手段】実施形態に係る電力供給装置であって、交流電源から出力される交流電力を直流電力に変換するコンバータと、キャリア波の半周期ごとに割込み信号を受信し、割込み信号を１より大きい所定の奇数回受信するごとに第１トリガを出力するカウンタと、第１トリガに基づいて、交流電源の系統電圧および相電流と、直流電力の電圧値である直流部電圧の値とを取得し、系統電圧、相電流、および直流部電圧の値に基づいて前記コンバータへの電圧指令を生成し、コンバータに出力する制御回路と、を備える。【選択図】 図２

Description

本発明の実施形態は、電力供給装置に関する。

交流電源を直流に整流する目的のコンバータと変換された直流を逆変換するインバータでモータを駆動するとき、コンバータがダイオード整流の場合、接続された交流電源側に高調波が生じる。同じ交流電源に接続された電気機器や設備においてノイズによる障害が発生する可能性があった。

特開平８－１８２３４７号公報

コンバータへの入力電流における高調波成分を抑制するために、例えば、高調波抑制ユニットを用いることが提案されている。高調波制御ユニットとしてパルス幅変調（ＰＷＭ）コンバータを採用することが可能である。

コンバータへの入力電流における高調波成分を抑制するためには、例えば、コンバータ制御に用いられるキャリア波の半周期ごとに、高調波成分を抑制するための割り込み制御を行うことが望ましい。しかしながら、電力変換装置に搭載されるプロセッサの処理能力による制限により、キャリア波の半周期ごとに高調波成分を抑制するように制御することができない場合があった。そこで、例えば、PWMスイッチングで正弦波出力をするPWMコンバータの場合、プロセッサの処理能力に応じてキャリア周波数の制御に制限がかかり、基本波以外に高調波電流が増加する。そのため、コンバータの出力電流に歪みが生じたり、また、高調波電流を抑制するためにLCフィルタを接続する際に、一般的にカットオフ周波数を基本周波数でのゲインを落とさず、キャリア周波数成分を考慮して設計する必要がある。キャリア周波数が下がると、カットオフ周波数を下げる必要があり、その場合、コンデンサでの漏れ電流制限のため、インダクタンスを大きくする必要があり、フィルタでの電力損失が増加するためにシステム全体のる電力変換効率が低下したりする可能性があった。

この発明の実施形態は、上記事情を鑑みて成されたものであって、その目的とするところは、プロセッサの処理能力を考慮しつつ、高調波成分を抑制する電力変換装置を提供することにある。

実施形態に係る電力供給装置は、交流電源から出力される交流電力を直流電力に変換するコンバータと、キャリア波の半周期ごとに割込み信号を受信し、前記割込み信号を１より大きい所定の奇数回受信するごとに第１トリガを出力するカウンタと、前記第１トリガに基づいて、前記交流電源の系統電圧および相電流と、前記直流電力の電圧値である直流部電圧とを取得し、前記系統電圧、前記相電流、および前記直流部電圧の値に基づいて、前記コンバータへの電圧指令を生成し、前記コンバータに出力する制御回路と、を備えるようにしたものである。

図１は、一実施形態に係る電力変換装置に搭載された電力システム盤の構成例を示す概念図である。 図２は、一実施形態の電力変換装置におけるＰＷＭ制御に用いられるキャリア波、割込み指示信号、および電圧指令の関係の一例を概略的示した図である。 図３は、一実施形態の電力変換装置の制御回路の一構成例を概略的に示すブロック図である。 図４は、一実施形態の電力変換装置の一構成例を概略的に示す図である。 図５は、一実施形態の電力変換装置の動作の一例を説明するためのフローチャートである。

以下、図面を参照しながら電力供給装置について詳細に説明する。なお、以下の実施形態では、同一の番号を付した部分については同様の動作を行うものとして、重ねての説明を省略する。例えば、複数の同一または類似の要素が存在する場合に、各要素を区別せずに説明するために共通の符号を用いることがあるし、各要素を区別して説明するために当該共通の符号に加えて枝番号を用いることもある。

図１は、一実施形態に係る電力変換装置の搭載された電力システム盤の構成例を示す概念図である。
電力システム盤１００は、スイッチ２、ＬＣＬフィルタ３、コンバータ４、およびインバータ５、およびカウンタ６を備える。電力システム盤１００は、三相交流電源１とモータ７との間に接続される。

三相交流電源１は、コンバータ４に直接、またはＬＣＬフィルタ３を通じてコンバータ４に三相交流電流を供給する。

スイッチ２は、三相交流電源１からコンバータ４へ交流電力を供給する経路において、三相交流電源１とコンバータ４との電気的接続状態を切り替える。例えば、スイッチ２は、モータ７を駆動させる場合にオンになり、モータ７を停止させる場合にオフになるように動作可能である。

ＬＣＬフィルタ３は、三相交流電源１から出力された交流電流（または交流電圧）の高調波成分を抑制する。ＬＣＬフィルタ３は、高調波成分が抑制された三相交流電流をコンバータ４に出力する。

コンバータ４は、主回路４１および制御回路４２を備える。

主回路４１は、ＬＣＬフィルタ３を介して、三相交流電源１から出力された交流電流が入力される。主回路４１は、複数のスイッチング素子（図示せず）を備える。主回路４１のスイッチング素子は、制御回路４２から受信するゲート指令に基づいて動作し、供給された交流電流を直流電流に変換する。主回路４１は、生成した直流電流をインバータ５に出力する。

制御回路４２は、少なくとも１つのプロセッサと、プロセッサにより実行されるプログラムが記録されたメモリとを備えた演算回路である。制御回路４２は、ソフトウエアにより、又は、ソフトウエアとハードウエアとの組み合わせにより、主回路４１を制御することができる。

制御回路４２は、カウンタ６からのトリガに応じて、主回路４１に入力される各相電流と、三相交流電源１からの系統電圧と、主回路４１が出力する直流電圧との値を取得する。また、制御回路４２は、取得した相電流、系統電圧、および直流電圧の値に基づいて電圧指令を生成し、生成した電圧指令に基づくゲート指令を主回路４１に出力する。

インバータ５は、コンバータ４から供給された直流電圧から交流電圧を生成する。インバータ５は、生成した交流電圧を負荷であるモータ７に出力する。なお、インバータ５は、直流電圧から交流電圧を生成することが可能なインバータであればよい。インバータ５は、例えば負荷が発電機として動作する場合には、負荷から供給された交流電圧を直流電圧電流に変換してコンバータ４へ供給可能な双方向三相交流インバータである。

カウンタ６は、キャリア生成部から割込み指示信号を受信する。カウンタ６には、キャリア生成部（図示せず）が生成したキャリア波の半周期ごとに割込み指示信号が入力される。カウンタ６は、割込み指示信号が入力された回数をカウントし、１より大きい所定の奇数回、例えば、２ｎ＋１（ｎは、正の整数）回、割込み指示信号を受信するごとにトリガを制御回路４２に出力する。例えばｎ＝１のときには、カウンタ６は、１回目のトリガを出力した後に、３回の割込み指示信号を受信すると２回目のトリガを出力し、２回目のトリガを出力した後に、３回の割り込み指示信号を受信すると３回目のトリガを出力する。カウンタ６は、トリガを出力した後に、カウントした値をゼロにリセットしてもよい。カウンタ６は、キャリア生成部に含まれていてもよい。

図２は、一実施形態の電力変換装置におけるＰＷＭ制御に用いられるキャリア波、割込み指示信号、および電圧指令の関係の一例を概略的示した図である。
この例では、キャリア波は例えば半周期が５０μ秒の三角波であり、キャリア周波数は１０ｋＨｚである。ここで、キャリア波のキャリア周波数は、固定の周波数であって良い。図示しないキャリア生成部は、キャリア波の半周期ごと、すなわち三角波のピーク（山および谷）ごとに、カウンタ６に割込み指示信号を出力する。カウンタ６は、割込み指示信号の受信回数をカウントする。カウンタ６は、カウント値が所定の奇数回となるごとに、トリガを制御回路４２に出力する。

図２の例では、制御回路４２は、このキャリア波の１．５周期（１５０μ秒）の間に後述する電力変換手順により、電圧指令を生成する。そして、制御回路４２は、次のトリガを受信する、すなわち、カウンタ６がトリガを出すタイミングで、電圧指令をコンバータ４１２に出力する。このように、制御回路４２は、トリガに応じて電圧指令を生成し、次のトリガを受け取るタイミングで電圧指令をコンバータ４１２に出力する。

図３は、一実施形態の電力変換装置の制御回路の一構成例を概略的に示すブロック図である。
主回路４１は、検出部４１１、コンバータ４１２、スイッチング素子４１３、および平滑コンデンサ４１４を備える。

検出部４１１は、ＬＣＬフィルタ３を介して交流電源１からコンバータ４１２に入力される相電流の値（若しくは電流相当値）を検出する電流検出器である。検出部４１１で検出された値（少なくとも二相の相電流値）は、制御回路４２に供給される。

コンバータ４１２は、ＬＣＬフィルタ３から出力された三相交流電流を直流電流に変換し、インバータ５に出力する。

スイッチング素子４１３は、例えば平滑コンデンサ４１４の初期充電を行う際に使用してよい。スイッチング素子４１３は抵抗器と並列に接続され、平滑コンデンサ４１４の初期充電を行うときにオフされて、コンバータ４１２から抵抗器を介して平滑コンデンサ４１４へ充電電流を供給する。

平滑コンデンサ４１４は、コンバータ４１２の正側直流端子と負側直流端子との間に接続されている。なお、平滑コンデンサ４１４の電圧（直流部電圧Ｖｄｃ）の値は電圧検出器により検出され、後述する直流電圧制御部（ＡＶＲ：Automatic Voltage Regulator）４２０６および直流電圧補償部４２１４に供給される。

制御回路４２は、第１ＵＶＷ／ｄｑ変換部４２０１、二乗和平方根部４２０２、ＵＶ／ＯＶ検出部４２０３、ＰＬＬ（Phase Locked Loop）制御部４２０４、第１減算機４２０５、直流電圧制御部４２０６、リミッタ４２０７、第２ＵＶＷ／ｄｑ変換部４２０８、第２減算機４２０９、第３減算機４２１０、ｑ軸電流制御部（ＡＣＲ：Auto Current Regulator）４２１１、ｄ軸電流制御部（ＡＣＲ）４２１２、ｄｑ／ＵＶＷ変換部４２１３、直流電圧補償部４２１４、過変調処理部４２１５、デッドタイム補償部４２１６、およびＰＷＭ生成部４２１７、を備える。

第１ＵＶＷ／ｄｑ変換部４２０１は、トリガが入力されたタイミングで、三相交流電源１が出力した系統電圧Ｖｇｒｉｄ＿ｕ、Ｖｇｒｉｄ＿ｖ、Ｖｇｒｉｄ＿ｗの値を取得する。なお、第１ＵＶＷ／ｄｑ変換部４２０１は、系統電圧Ｖｇｒｉｄ＿ｕ、Ｖｇｒｉｄ＿ｖ、Ｖｇｒｉｄ＿ｗの値のうちの少なくとも二相の値を取得すればよい。第１ＵＶＷ／ｄｑ変換部４２０１は、後述する電源位相θに基づいて系統電圧Ｖｇｒｉｄ＿ｕ、Ｖｇｒｉｄ＿ｖ、Ｖｇｒｉｄ＿ｗの値をベクトル座標変換し、ｄ－ｑ回転座標系である、ｄ軸系統電圧Ｖｇｒｉｄ＿ｄ値およびｑ軸系統電圧Ｖｇｒｉｄ＿ｑ値を演算する。第１ＵＶＷ／ｄｑ変換部４２０１は、演算したｄ軸系統電圧Ｖｇｒｉｄ＿ｄおよびｑ軸系統電圧Ｖｇｒｉｄ＿ｑの値を二乗和平方根部４２０２に出力する。さらに、第１ＵＶＷ／ｄｑ変換部４２０１は、ｑ軸系統電圧Ｖｇｒｉｄ＿ｑの値をＰＬＬ制御部４２０４に出力する。

二乗和平方根部４２０２は、ｄ軸系統電圧Ｖｇｒｉｄ＿ｄおよびｑ軸系統電圧Ｖｇｒｉｄ＿ｑの値それぞれを二乗して和を取り、当該二乗和の平方根、すなわち二乗和平方根を算出する。そして、その算出結果をＵＶ／ＯＶ検出部４２０３に出力する。

ＵＶ／ＯＶ検出部４２０３は、二乗和平方根部４２０２で算出された二乗和平方根に基づいて、系統電圧の過電圧（ＯＶ）および不足電圧（ＵＶ）を検出する。そして、ＵＶ／ＯＶ検出部４２０３は、検出結果をＧＢ（Gate Block）として出力する。系統電圧がＵＶ（不足電圧）または０Ｖ（過電圧）の場合、ＵＶ／ＯＶ検出部４２０３の出力値ＧＢは、保護回路（図示せず）を動作させてコンバータ４１２の主回路に供給されるゲート指令を遮断する。ゲート指令が遮断されると、コンバータ４１２の出力が停止される。

ＰＬＬ制御部４２０４は、同定部として動作する。例えば、ＰＬＬ制御部４２０４は、ｑ軸系統電圧Ｖｇｒｉｄ＿ｑに対してＰＬＬ制御することで電源位相θを同定する。ＰＬＬ制御部４２０４により同定された電源位相θを用いて、後述する第１ＵＶＷ／ｄｑ変換部４２０１、第２ＵＶＷ／ｄｑ変換部４２０８、およびｄｑ／ＵＶＷ変換部４２１３がベクトル変換を行うことにより、制御回路４２は、電源周波数変動に追従した制御を行うことが可能となる。

第１減算機４２０５は、直流電圧指令値Ｖｄｃｒｅｆから直流部電圧Ｖｄｃの値を引いた差を出力する。直流電圧指令値Ｖｄｃｒｅｆは、電圧変換装置の上位制御装置から入力される値であってもよく、電圧変換装置内で予め設定された値であってもよく、例えば負荷の駆動状態や系統電源から供給される電力に応じて電圧変換装置内で生成される値であってもよい。

直流電圧制御部４２０６は、カウンタ６からのトリガを受信したタイミングで、第１減算機４２０５から、直流部電圧Ｖｄｃの値と設定直流電圧Ｖｄｃｒｅｆの値との差を取得する。直流電圧制御部４２０６は、直流部電圧Ｖｄｃの値が設定直流電圧Ｖｄｃｒｅｆの値に追従するように（取得した差がゼロとなるように）ｄ軸電流指令値Ｉｄｒｅｆを生成する。

リミッタ４２０７は、直流電圧制御部４２０６で生成されたｄ軸電流指令値Ｉｄｒｅｆの上限値と下限値とを制限して出力する。リミッタ４２０７は、ｄ軸電流指令値Ｉｄｒｅｆが所定の上限値を超えているときには、ｄ軸電流指令値Ｉｄｒｅｆを上限値とする。リミッタ４２０７は、ｄ軸電流指令値Ｉｄｒｅｆが所定の下限値未満であるときには、ｄ軸電流指令値Ｉｄｒｅｆを下限値とする。リミッタ４２０７は、ｄ軸電流指令値Ｉｄｒｅｆを第３減算機４２１０に出力する。

第２ＵＶＷ／ｄｑ変換部４２０８は、トリガが入力されたタイミングで、検出部４１１から、コンバータ４１２に入力される相電流Ｉｕ、Ｉｖ、Ｉｗの値を取得し、電源位相θを用いて、三相固定座標系の相電流Ｉｕ、Ｉｖ、Ｉｗの値をｄｑ回転座標系のｄ軸電流値Ｉｄおよびｑ軸電流値Ｉｑにベクトル座標変換する。第２ＵＶＷ／ｄｑ変換部４２０８は、ｄ軸電流値Ｉｄを第２減算機４２０９に出力し、ｑ軸電流値Ｉｑを第３減算機４２１０に出力する。

ｑ軸電流制御部４２１１は、ｑ軸電流指令値Ｉｑｒｅｆ（図３の例では、ゼロ）とｑ軸電流値Ｉｑとの差を第２減算機４２０９から取得する。ここで、ｑ軸電流指令値Ｉｑｒｅｆをゼロとする理由は、力率＝１制御、すなわち無効電流をゼロにするためである。ｑ軸電流制御部（ＡＣＲ）４２１１は、受信したｄ軸電流指令値Ｉｑｒｅｆとｑ軸電流値Ｉｑとの差がゼロとなるようにｑ軸電流制御を実行し、ｑ軸電圧指令値Ｖｑを生成する。ｑ軸電流制御部４２１１は、ｑ軸電圧指令値Ｖｑをｄｑ／ＵＶＷ変換部４２１３に出力する。

ｄ軸電流制御部４２１２は、ｄ軸電流指令値Ｉｄｒｅｆとｄ軸電流値Ｉｄとの差を第３減算機４２１０から取得する。ｄ軸電流制御部（ＡＣＲ）４２１２は、受信したｄ軸電流指令値Ｉｄｒｅｆとｄ軸電流値Ｉｄとの差に基づいてｄ軸電流制御を実行し、ｄ軸電圧指令値Ｖｄを生成する。ｄ軸電流制御部４２１２は、ｄ軸電圧指令値Ｖｄをｄｑ／ＵＶＷ変換部４２１３に出力する。

ここで、制御回路４２は、ｑ軸電流指令値Ｉｑｒｅｆをゼロとし、ｄ軸電流指令値Ｉｄｒｅｆを直流電圧制御部４２０６の出力値とすることにより、電源力率を略１となるように制御することができる。

ｄｑ／ＵＶＷ変換部４２１３は、電源位相θを用いて、ｄｑ回転座標系のｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑを、ＵＶＷ固定座標系の三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗにベクトル座標変換する。ｄｑ／ＵＶＷ変換部４２１３は、変換した三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗを直流電圧補償部４２１４に出力する。

直流電圧補償部４２１４は、トリガが入力されたタイミングで、直流電圧Ｖｄｃの値を取得する。直流電圧補償部４２１４は、取得した直流電圧Ｖｄｃの値に基づいて、三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗを補償し、補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗを過変調処理部４２１５に出力する。

過変調処理部４２１５は、直流電圧補償部４２１４で補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗに対して過変調処理を行う。過変調処理部４２１５は、高調波を抑制するため、コンバータ４１２の変調率を１以下に制御する。しかしながら、例えば、出力電圧を上昇させる必要がある場合、コンバータ４１２の変調率を１よりも大きくすることがある。このような場合、過変調処理部４２１５は、出力電流波形の歪みを補償する処理を行う。過変調処理部４２１５は、変調された補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗをデッドタイム補償部４２１６に出力する。

デッドタイム補償部４２１６は、過変調処理後の三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗと、相電流Ｉｕ、Ｉｖ、Ｉｗの値とに基づいて、デッドタイム補償処理を行う。デッドタイム補償部４２１６は、デッドタイムを設けることにより発生するコンバータ４１２の出力波形の歪みを補償する。デッドタイム補償部４２１６は、例えば、相電流Ｉｕ、Ｉｖ、Ｉｗの値に基づいて、コンバータ４１２に入力される実際の電圧値を算出する。そして、デッドタイム補償部４２１６は、算出した実際の電圧値と三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗとの差を算出する。そして、この差を次の周期の三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗの補償に使用する。デッドタイム補償部４２１６は、デッドタイム補償処理後の三相電圧指令値Ｖｕ、Ｖｖ、ＶｗをＰＷＭ生成部に出力する。なお、デッドタイム補償部４２１６は、上述したデッドタイム補償値の算出方法に限られず、一般的なデッドタイム補償を行っても構わない。一般的に素子のスイッチング動作遅れ時に上下素子が短絡することを防止するために、デッドタイムを設定する必要があり、そのため実際の電圧が理想の電圧との差が発生するので、デッドタイムを設定する前の理想のPWM波形と、実際の電圧波形の電圧を比較して、その差を次の周期で差分の電圧の補償を行うのが一般的です。

ＰＷＭ生成部４２１７は、三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗとキャリア波とを比較して、コンバータ４１２のスイッチング素子をオン・オフ制御するゲート指令を生成する。なお、ＰＷＭ生成部４２１７は、例えば、生成したゲート指令をバッファに格納しておき、カウンタ６から次にトリガを受けるタイミングで、すなわち、トリガを受信してから２ｎ＋１キャリア周期後、ゲート指令をコンバータ４１２に出力するようにしてよい。

図４は、コンバータ４１２をより詳細にした回路図の一例を示す図である。
図４に示すように、コンバータ４１２は、例えば、６個のスイッチング素子（ＮチャネルＭＯＳＦＥＴ）Ｍ１～Ｍ６を備える。スイッチング素子Ｍ１～Ｍ６の各々は、三相レグの上アームと下アームとに配置されている。例えば、スイッチング素子Ｍ１とスイッチング素子Ｍ２とは、三相レグの一つにおいて直接に接続されている。スイッチング素子Ｍ１とスイッチング素子Ｍ２との接続点であるノードＮ１には、ＬＣＬフィルタ３を介して交流電流（Ｕ相、Ｖ相、Ｗ相のいずれか）が供給される。その他のスイッチング素子Ｍ３～Ｍ６も同様に構成される。

また、スイッチング素子Ｍ１～Ｍ６ゲートには、ＰＷＭ生成部４２１７からのゲート指令が供給される。なお、スイッチング素子Ｍ１～Ｍ６のＮチャネルＭＯＳＦＥＴのソースとドレインとの間にはダイオードが接続されている。

電力変換装置が力行動作を行う場合、すなわち、負荷モータのトルクが正の場合、図面左から右に（交流電源１からコンバータ４１２に）エネルギーが流れる。電力変換装置が回生動作を行う場合、すなわち速度とトルクが逆符号の場合、図面右から左に（コンバータ４１２から交流電源１に）エネルギーが流れる。

（動作）
図５は、図１に示される電力システム盤１００における電力変換手順の一例を示すフローチャートである。
電力変換装置である電力システム盤１００のプロセッサが記憶部に格納されたプログラムを読み出して実行することにより、このフローチャートの動作が実現される。

このフローチャートは、例えば、カウンタ６がキャリア生成部から割込み指示信号を受信することにより開始する。

カウンタ６は、カウントアップを行う（ステップＳＴ１０１）。割込み指示信号を受信すると、カウンタ６は、カウントアップする。例えば、カウンタ６は、カウント０であった場合、カウント１にカウントアップする。

カウンタ６は、カウント＝３であるかどうかを判定する（ステップＳＴ１０２）。カウンタ６のカウントが１または２であった場合、処理は、ステップＳＴ１０１に戻る。すなわち、割込み指示信号を再度受信するまで、カウンタ６は、待機することになる。一方、カウントが３である場合、処理は、ステップＳＴ１０３に進む。

カウンタ６は、カウントを０に戻す（ステップＳＴ１０３）。カウンタ６は、次の割込み指示信号を受信する前にカウントを０に戻す。そして、カウンタ６は、トリガを第１ＵＶＷ／ｄｑ変換部４２０１、直流電圧制御部（ＡＶＲ）４２０６、第２ＵＶＷ／ｄｑ変換部４２０８に出力する。

制御回路４２は、Ａ／Ｄ入力を取得する（ステップＳＴ１０４）。制御回路４２の第１ＵＶＷ／ｄｑ変換部４２０１、第２ＵＶＷ／ｄｑ変換部４２０８、直流電圧制御部（ＡＶＲ）４２０６はそれぞれ、電流または電圧を取得する。例えば、トリガを受信した第１ＵＶＷ／ｄｑ変換部４２０１は、三相交流電源１の系統電圧Ｖｇｒｉｄ＿ｕ、Ｖｇｒｉｄ＿ｖ、Ｖｇｒｉｄ＿ｗの値を取得する。また、トリガを受信した第２ＵＶＷ／ｄｑ変換部４２０８は、検出部４１１から相電流Ｉｕ、Ｉｖ、Ｉｗの値を取得する。さらに、トリガを受信した直流電圧制御部４２０６は、平滑コンデンサ４１４からの直流部電圧Ｖｄｃの値と、設定直流電圧Ｖｄｃｒｅｆの値との差を第１減算機４２０５から取得する。

第１ＵＶＷ／ｄｑ変換部４２０１は、系統電圧Ｖｇｒｉｄ＿ｕ、Ｖｇｒｉｄ＿ｖ、Ｖｇｒｉｄ＿ｗを座標変換する（ステップＳＴ１０５）。第１ＵＶＷ／ｄｑ変換部４２０１は、系統電圧Ｖｇｒｉｄ＿ｕ、Ｖｇｒｉｄ＿ｖ、Ｖｇｒｉｄ＿ｗの値に対して座標変換を実行し、ｄ－ｑ回転座標系のｄ軸系統電圧Ｖｇｒｉｄ＿ｄ値およびｑ軸系統電圧Ｖｇｒｉｄ＿ｑ値を算出する。そして、第１ＵＶＷ／ｄｑ変換部４２０１は、ｄ軸系統電圧Ｖｇｒｉｄ＿ｄおよびｑ軸系統電圧Ｖｇｒｉｄ＿ｑの値を二乗和平方根部４２０２に出力し、ｑ軸系統電圧Ｖｇｒｉｄ＿ｑの値をＰＬＬ制御部４２０４に出力する。

ＰＬＬ制御部４２０４は、系統電圧の電源位相θを同定する（ステップＳＴ１０６）。ＰＬＬ制御部４２０４は、ｑ軸系統電圧Ｖｇｒｉｄ＿ｑをＰＬＬ制御することで三相交流電源１の電源位相θを同定する。ＰＬＬ制御部４２０４は、同定した電源位相θを第１ＵＶＷ／ｄｑ変換部４２０１、第２ＵＶＷ／ｄｑ変換部４２０８、ｄｑ／ＵＶＷ変換部４２１３に出力する。

第２ＵＶＷ／ｄｑ変換部４２０８は、相電流を座標変換する（ステップＳＴ１０７）。第２ＵＶＷ／ｄｑ変換部４２０８は、検出部４１１で検出された相電流Ｉｕ、Ｉｖ、およびＩｗの値を取得し、電源位相θを用いて、三相固定座標系の相電流Ｉｕ、Ｉｖ、およびＩｗの値をｄ－ｑ回転座標系のｄ軸電流値Ｉｄおよびｑ軸電流値Ｉｑにベクトル座標変換する。そして、第２ＵＶＷ／ｄｑ変換部４２０８は、ｑ軸電流値Ｉｑを第２減算機４２０９に出力し、ｄ軸電流値Ｉｄを第３減算機４２１０に出力する。

直流電圧制御部４２０６は、ｄ軸電流指令値Ｉｄｒｅｆを生成する（ステップＳＴ１０８）。直流電圧制御部４２０６は、第１減算機４２０５から受信した差に基づいて、直流部電圧Ｖｄｃの値が設定直流電圧Ｖｄｃｒｅｆの値に一致するようにｄ軸電流指令値Ｉｄｒｅｆを生成する。さらに直流電圧制御部４２０６は、生成したｄ軸電流指令値Ｉｄｒｅｆをリミッタ４２０７に出力する。リミッタ４２０７は、ｄ軸電流指令値Ｉｄｒｅｆが、所定の上限値を超えるときに上限値とし、所定の下限値を下回るときに下限値とする。そして、リミッタ４２０７は、ｄ軸電流指令値Ｉｄｒｅｆを第３減算機４２１０に出力する。

ｑ軸電流制御部４２１１およびｄ軸電流制御部４２１２はそれぞれｑ軸電流指令値およびｄ軸電流指令値の電流制御を実行する（ステップＳＴ１０９）。ｑ軸電流制御部４２１１は、ｑ軸電流指令（例えば、ゼロ）の値とｑ軸電流値Ｉｑとの差を第２減算機４２０９から受け取る。そして、ｑ軸電流制御部４２１１は、受信したｑ軸電流指令値Ｉｑｒｅｆとｑ軸電流値Ｉｑとの差に基づいて電流制御を実行し、ｑ軸電圧指令値Ｖｑを出力する。さらに、ｄ軸電流制御部４２１２は、ｄ軸電流指令である設定直流電流値Ｉｄｒｅｆと直流相電流値Ｉｄとの差を第３減算機４２１０から取得する。そして、ｄ軸電流制御部４２１２は、受信したｄ軸電流指令値とｄ軸電流Ｉｄの値との差に基づいて電流制御を実行し、ｄ軸電圧指令値Ｖｄを生成する。そして、ｄ軸電流制御部４２１２は、ｄ軸電圧指令Ｖｄをｄｑ／ＵＶＷ変換部４２１３に出力する。

制御回路４２は、ＰＷＭ波形を生成する（ステップＳＴ１１０）。制御回路４２のｄｑ／ＵＶＷ変換部４２１３は、ＰＬＬ制御部４２０４から受信する電源位相θを用いて、ｄｑ回転軸座標系のｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値ＶｑをＵＶＷ固定座標系の三相電圧指令値Ｖｕ、Ｖｖ、およびＶｗにベクトル座標変換する。そして、ｄｑ／ＵＶＷ変換部４２１３は、三相電圧指令値Ｖｕ、Ｖｖ、およびＶｗを直流電圧補償部４２１４に出力する。

直流電圧補償部４２１４は、直流部電圧値Ｖｄｃと三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗとの間の差分に基づく補償を実行し、補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗを過変調処理部４２１５に出力する。

過変調処理部４２１５は、例えば、変調率を大きくして補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗの波形を矩形波に変換する。過変調処理部４２１５は、変調された補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗをデッドタイム補償部４２１６に出力する。

デッドタイム補償部４２１６は、補償された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗと、相電流Ｉｕ、Ｉｖ、Ｉｗの値とに基づいてデッドタイム補償処理を行う。デッドタイム補償部４２１６は、このデッドタイム補償量を三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗに加算し、デッドタイム補償後の電圧指令値Ｖｕ、Ｖｖ、Ｖｗを算出する。デッドタイム補償部４２１６は、補償後の電圧指令値Ｖｕ、Ｖｖ、ＶｗをＰＷＭ生成部４２１７に出力する。また、デッドタイム補償部４２１６は、デッドタイムが短くなるように電圧指令値Ｖｕ、Ｖｖ、Ｖｗを補償してもよい。デッドタイムを短くすることにより、高調波成分の２次、４次を下げるという効果がある。

ＰＷＭ生成部４２１７は、デッドタイム補償部４２１６から供給された電圧指令値と、キャリア波とに基づいて、コンバータ４１２の電圧指令（ゲート指令）を生成する。ＰＷＭ生成部４２１７は、例えば、生成した電圧指令をバッファに格納しておき、次にトリガを受けるタイミングで電圧指令をコンバータ４１２に出力する。

（実施形態の作用効果）
以上説明した実施形態によれば、電力変換装置である電力システム盤１００に配置されたプロセッサの処理能力を考慮して、制御回路４２は、キャリア波の半周期が所定の奇数回経過するごとに、主回路のアナログデータを取得し、コンバータ４１２の電圧指令を演算する。このことにより、インバータの出力電流に含まれる高調波成分を抑制するように制御可能である。

例えば、キャリア波の２周期ごと、すなわちキャリア波の奇数番目の谷ごとにカウンタ６がトリガを出力し、制御回路４２が取得した電流値および電圧値に基づいて電圧指令を生成すると、インバータの出力電流に含まれる偶数次高調波成分を抑制することが出来なかった。そこで、制御割込みの周期をキャリア波の１周期ごと、すなわちキャリア波の谷ごとにカウンタ６がトリガを出力し、制御回路４２が取得した電流値および電圧値に基づいて電圧指令を生成したところ、やはり、インバータの出力電流に含まれる偶数次高調波成分を抑制することが出来なかった。

本願発明者らは、上記偶数次高調波成分が生じる要因として、制御回路４２の割込み周期である制御周期（キャリア波周期×２）、または、キャリア波のボトム（谷）のタイミングのみにおける電流検出に起因する可能性がある、との考察結果を得た。

なお、例えば制御周期をキャリア波周期×２としたときに、制御回路４２の割込みはキャリア波のボトム（谷）で実行される。このとき、仮にデッドタイム短くしていくシミュレーションを行ったところ、偶数次の高調波レベルが下がった。また、制御周期をキャリア波周期×２としたときには、２相制御よりも３相制御の方が偶数次の高調波レベルが下がった。また、系統の電圧検出を、仮に系統インピーダンス前の理想正弦波部としても、偶数次の高調波が発生した。これらの結果から、偶数次の高調波は、系統電圧検出に起因するのもではなく、デッドタイム、およびデッドタイム補償に起因する電流ゼロクロス付近の電流の振る舞いに対する、電流検出時のキャリア波の山／谷検出の偏りに起因するものと考えられる。２相制御で偶数次の高調波の発生が顕著となる要因として、３相制御に比較して、２相制御の方が、ＩＧＢＴのスイッチングのタイミングがよりキャリアピークに近くなる、ことが考えられる。このことから、コンバータ４１２の制御は、キャリア波の山と谷とのタイミングでの電圧値および電流値を取得し、割込み制御を行うことが必要条件である。

本願発明者らは上記考察のもと、コンバータ４１２の制御周期をキャリア半周期×３としてシミュレーションを行ったところ、インバータの出力電流に含まれる高調波成分を抑制することができた。

すなわち、本実施形態によれば、プロセッサの処理能力を考慮しつつ、高調波成分を抑制する電力変換装置を提供することにある。

また、デッドタイム補償部４２１６でデッドタイムを短くするように制御することにより、高調波成分の２次、４次等を抑制することが可能となる。

［他の実施形態］
なお、この発明は上記実施形態に限定されるものではない。例えば、実施形態では、三相交流電源１を用いる例を示したが、二相電源を用いる、すなわち、２相制御で本実施形態を実行することも可能である。この場合、第１ＵＶＷ／ｄｑ変換部４２０１は、２相の系統電圧を受信し、第２ＵＶＷ／ｄｑ変換部４２０８は、２相の相電流を受信することになる。

また、上述の実施形態では、制御回路４２の割込み周期（制御周期）をキャリア半周期×Ｎとして、Ｎ＝（２ｎ＋１）（ｎ＝１、２、３…）としているが、例えば、インバータの出力電流の高調波含有率や、演算負荷を検出して最適なｎを決定してもよい。

要するに、この発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施しても良く、その場合組み合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。

１００…電力システム盤
１…三相交流電源
２…スイッチ
３…ＬＣＬフィルタ
４…コンバータ
４１…主回路
４１１…検出部
４１２…コンバータ
４１３…スイッチング素子
４１４…平滑コンデンサ
４２…制御回路
４２０１…ＵＶＷ／ｄｑ変換部
４２０２…二乗和平方根部
４２０３…ＵＶ／ＯＶ検出部
４２０４…ＰＬＬ制御部
４２０５…減算機
４２０６…直流電圧制御部
４２０７…リミッタ
４２０８…ＵＶＷ／ｄｑ変換部
４２０９…減算機
４２１０…減算機
４２１１…ｑ軸電流制御部
４２１２…ｄ軸電流制御部
４２１３…ｄｑ／ＵＶＷ変換部
４２１４…直流電圧補償部
４２１５…過変調処理部
４２１６…デッドタイム補償部
４２１７…ＰＷＭ生成部
５…インバータ
６…カウンタ
７…モータ

Claims (5)

1. 交流電源から出力される交流電力を直流電力に変換するコンバータと、
   キャリア波の半周期ごとに割込み信号を受信し、前記割込み信号を１より大きい所定の奇数回受信するごとに第１トリガを出力するカウンタと、
   前記第１トリガに基づいて、前記交流電源の系統電圧および相電流の値と、前記直流電力の電圧値である直流部電圧の値とを取得し、前記系統電圧、前記相電流、および前記直流部電圧の値に基づいて、前記コンバータへの電圧指令を生成し、前記コンバータに出力する制御回路と、
   を備える電力供給装置。
2. 前記制御回路は、前記第１トリガを受信した後の前記割込み信号を前記所定の奇数回受信した際に出力される第２トリガを受信するタイミングで前記コンバータに前記電圧指令を出力する、請求項１に記載の電力供給装置。
3. 前記カウンタは、前記割込み信号を３回受信するごとにトリガを出力する、請求項１または２に記載の電力供給装置。
4. 前記制御回路は、
   ベクトル座標変換された電圧値をＰＬＬ制御することによって系統電源の位相を同定する同定部と、
   前記系統電源の位相を用いて、固定座標系の前記系統電圧の値を回転座標系の電圧値にベクトル座標変換する第１変換部と、
   前記系統電源の位相を用いて、固定座標系の前記相電流の値を回転座標系の電流値にベクトル座標変換する第２変換部と、
   を備える、請求項１または２に記載の電力供給装置。
5. 前記制御回路は、前記直流部電圧の値と、設定直流電圧の値との差を取得し、前記差に基づいてｄ軸電流指令値を生成する直流電圧制御部をさらに備え、
   前記制御回路は、前記ｄ軸電流指令値と、前記回転座標系の電流値との間の差を受信し、ｄ軸電圧指令値を生成するｄ軸電流制御部と、
   ゼロであるｑ軸電流指令値と、前記回転座標系の電流値との間の差を受信し、ｑ軸電圧指令値を生成するｑ軸電流制御部と、をさらに備える、請求項４に記載の電力供給装置。