KR20150102669A - 플라즈마 처리장치 - Google Patents

플라즈마 처리장치 Download PDF

Info

Publication number
KR20150102669A
KR20150102669A KR1020140107869A KR20140107869A KR20150102669A KR 20150102669 A KR20150102669 A KR 20150102669A KR 1020140107869 A KR1020140107869 A KR 1020140107869A KR 20140107869 A KR20140107869 A KR 20140107869A KR 20150102669 A KR20150102669 A KR 20150102669A
Authority
KR
South Korea
Prior art keywords
sample
sintered body
plasma
electrostatic chuck
chamber
Prior art date
Application number
KR1020140107869A
Other languages
English (en)
Other versions
KR101613950B1 (ko
Inventor
다쿠미 단도
고헤이 사토
히로미치 가와사키
아키타카 마키노
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20150102669A publication Critical patent/KR20150102669A/ko
Application granted granted Critical
Publication of KR101613950B1 publication Critical patent/KR101613950B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • H01J37/32724Temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • H01J37/32678Electron cyclotron resonance

Abstract

처리의 수율을 향상시킨 플라즈마 처리장치를 제공한다.
진공 용기 내부에 배치되며 그 내측의 공간이 감압되는 처리실과, 이 처리실 내에 배치되며 그 상면에 처리 대상의 시료가 재치되는 시료대를 가지고, 이 시료대의 상방의 상기 처리실 내에 공급된 처리용 가스를 사용하여 플라즈마를 형성하여 상기 시료를 처리하는 플라즈마 처리장치로서, 상기 시료대는, 내부에 냉매가 유통하는 유로를 가지며 상기 시료의 처리중에 고주파 전력이 공급되는 금속제의 블록 및 이 블록 상에 배치되며 상기 시료가 놓여져 정전 흡착되는 정전 척을 구비하고, 상기 정전 척이, 상기 시료를 흡착하는 전력이 공급되는 막 형상의 전극과, 이 전극을 사이에 두고 상하로부터 접합된 판 형상의 상부 소결체 및 하부 소결체를 구비하고, 상부 소결체의 유전율보다 하부 소결체의 유전율이 높은 플라즈마 처리장치.

Description

플라즈마 처리장치{PLASMA PROCESSING APPARATUS}
본 발명은, 진공 용기 내부의 처리실 내에 배치된 반도체 웨이퍼 등의 기판 형상의 시료의 상면에 배치된 처리 대상의 막 구조를 당해 처리실 내에 형성한 플라즈마를 사용하여 가공하는 플라즈마 처리장치에 관련된 것으로, 특히 처리실 내에 배치된 시료대 상면의 유전체제(誘電體製)의 재치(載置)면에 상기 시료를 놓고 정전기에 의해 흡착하고 유지하여 처리하는 것에 관한 것이다.
반도체 디바이스의 미세화 트렌드에 따라, 시료의 에칭 처리에 있어서 요구되는 처리의 정밀도는 점점 엄격해지고 있다. 이러한 요구를 실현하기 위해서는, 플라즈마 처리, 예를 들면 에칭 처리중에 있어서의 웨이퍼의 표면의 온도를 처리 에 적합한 범위의 값으로 하는 소위 온도의 제어를 더욱 양호한 정밀도로 실시하는 것이 중요해진다.
또한, 최근에는, 복수의 단계로 구성되는 처리 대상의 막의 처리중에 있어서, 시료인 웨이퍼를 처리실 밖으로 일단 반출하지 않고 에칭 단계 동안 온도를 변경하는 것이 요구되고 있고, 이 요구의 실현을 위하여 시료의 온도를 고속으로 또한 치밀하게 조절하는 기술이 요구되고 있다. 이러한 플라즈마 처리장치에 있어서, 시료의 플라즈마에 면한 표면의 온도를 조절하기 위하여, 종래부터 시료의 이면과 접하는 시료대 상면의 온도를 소정의 값의 범위로 조절하는 것이 행하여져 왔다.
이러한 시료대의 종래 기술의 구성은, 예를 들면, 금속제의 원통형 또는 원형의 부재의 상부에 시료대가 놓여지는 재치면을 구성하는 정전 척을 구비한 구조로 되어 있다. 정전 척은, 그 유전체 재료로 구성된 막 형상 또는 정전기력을 형성할 수 있을 만큼 작은 두께의 원판 형상의 부재의 상면에 웨이퍼를 부재 내부에 배치된 전극에 공급된 직류 전력을 사용하여 형성한 정전기력에 의해 흡착하여 유지하고, 이 상태에서 이들 웨이퍼와 막 상면의 사이에 열전달용 매체로서 He 가스를 공급하여 양자간의 열전달을 촉진하고 있다. 이러한 구성에 있어서는, 정전 척에 의한 정전 흡착력의 크기가, 시료대-웨이퍼 간의 열통과 특성에 지배적으로 영향을 주게 된다.
즉, 정전 척에 의한 정전 흡착력의 변화에 의해 처리 대상의 시료인 웨이퍼의 온도가 변화하게 된다. 한편, 정전 척의 상면을 구성하는 유전체제의 부재 상면은, 웨이퍼가 그 위에 놓여있지 않은 상태에서는, 처리실 내의 공간 또는 그 내부에 공급되는 가스나 미립자, 나아가서는 웨이퍼가 놓여있지 않은 상태에서 처리실 내 표면의 클리닝 목적으로 형성되는 플라즈마에 노출되어 있고, 이 때문에 정전 척 상면은 웨이퍼의 처리의 매수나 처리(운전의) 시간이 증대됨에 따라 그 형상이 변화되어, 결과적으로 웨이퍼와 정전 척의 상면 사이의 접촉 면적, 나아가서는 정전 흡착력이 변화되는 경우가 있다. 이 문제의 저감을 위하여, 플라즈마에 노출됨으로써 전극 표면의 미세 형상이 변화된 경우에도 흡착력의 변화가 적은 흡착 방식으로서, 정전기력을 형성하는 방식으로서 표면을 구성하는 유전체의 재료로서 순도가 높은 세라믹스를 사용하는 쿨롬 방식이 제안되어 있다.
또, 예를 들면 정전 척의 유전체의 재료로서의 세라믹스로서 알루미나(Al203)를 사용한 경우, 불소계의 가스를 사용한 플라즈마에 노출된 경우, 당해 알루미나의 부재가 플라즈마와의 상호 작용에 의해 깎여 처리 챔버 내에 이물을 발생시키게 된다. 이물의 발생량을 저감시키고 이 과제의 해결하는 수단으로서, 상기의 정전 척 상부의 유전체의 재료로서 세라믹스의 소결체를 사용하는 것을 생각할 수 있다. 즉, 이러한 정전 척의 실현을 위한 세라믹스 막의 형성 방법으로서는 용사(溶射) 등에 의한 것이 알려져 있었지만, 세라믹스의 결정끼리 더욱 치밀하게 결합시킨 소결체를 사용함으로써, 플라즈마에 대한 소모량을 저감시켜 이물의 발생량을 억제할 수 있다.
이러한 종래의 기술의 예로서는, 예를 들면, 특허문헌 1에 개시와 같이, 전극 블록 상에 정전 흡착 부재인 정전 흡착 소결체를 복수로 분할하여 배치하고, 정전흡착 부재가 고정된 전극 블록 상에 절연재의 피막을 용사에 의해 형성하고, 절연재를 연마함으로써 정전 흡착 소결체를 노출시키는 것이 알려져 있다. 본 종래 기술에 의하면, 소결체의 물성값으로 정전 흡착 특성을 결정할 수 있고, 작은 부재의 소결체의 조합에 의해 정전 흡착면을 형성할 수 있다.
또, 특허문헌 2에는, 정전 흡착막으로서 질화알루미늄의 소결체를 사용한 것이 개시되어 있다. 본 종래기술에 의하면, 표면의 질화알루미늄과 동시에 복수의 소결체를 고온화로 동시에 압착하고, 또한 소결판의 체적 저항률을 「흡착면측 < 그 외의 부분」으로 함으로써, 흡착력의 균일화를 도모하고 있다. 이것에 의해, 웨이퍼가 대구경화되어도 확실한 흡착력을 확보하고, 또한 고온에서의 처리가 가능한 정전 척을 저렴하게 제공할 수 있다.
일본 특허 공개 평9-148420호 공보 일본 특허 공개 평3-31640호 공보
상기의 종래 기술에서는, 다음 점에 대하여 고려가 불충분했기 때문에 문제가 생기고 있었다. 즉, 특허문헌 1은, 시료의 설치면에 소결체와 용사막이 혼재된 구조로 되어 있어, 이물의 발생을 억제하는 것이 곤란하다. 이 때문에, 시료의 처리 수율이 손상되고 있었던 것에 대하여, 상기 종래 기술에서는 고려되고 있지 않았다.
또, 특허문헌 2의 구성을 채용한 경우에는, 시료와 접하는 재표면에 질화알루미늄의 소결체를 사용하고 있기 때문에, 쿨롬 방식에 의한 흡착을 할 수 없다. 소결체의 체적 저항률에 대하여 흡착면측 부분의 체적 저항률값 < 그 외의 부분의 체적 저항률값으로 하고 있다. 이 때문에, 시료인 웨이퍼의 직경이 금후 더욱 커진 경우에, 소결체의 강도를 유지하면서 큰 직경의 웨이퍼를 유지할 수 있는 정전 흡착력을 발생시키기 위한 구성에 대하여, 상기 종래 기술에서는 고려되어 있지 않고, 웨이퍼의 처리의 온도를 원하는 범위로 조절할 수 없게 되어 처리의 수율이 손상될 우려가 있었다.
본 발명의 목적은, 처리의 수율을 향상시킨 플라즈마 처리장치를 제공하는 것에 있다.
상기의 목적은, 진공 용기 내부에 배치되며 그 내측의 공간이 감압되는 처리실과, 이 처리실 내에 배치되며 그 상면에 처리 대상의 시료가 재치되는 시료대를 가지고, 이 시료대의 상방의 상기 처리실 내에 공급된 처리용 가스를 사용하여 플라즈마를 형성하여 상기 시료를 처리하는 플라즈마 처리장치로서, 상기 시료대는, 내부에 냉매가 유통하는 유로를 가지며 상기 시료의 처리중에 고주파 전력이 공급되는 금속제의 블록 및 이 블록 상에 배치되며 상기 시료가 놓여져 정전 흡착되는 정전 척을 구비하고, 상기 정전 척이, 상기 시료를 흡착하는 전력이 공급되는 막 형상의 전극과, 이 전극을 사이에 두고 상하로부터 접합된 판 형상의 상부 소결체 및 하부 소결체를 구비하고, 상부 소결체의 유전율보다 하부 소결체의 유전율이 높은 것에 의해 달성된다.
도 1은 본 발명의 실시예에 따른 플라즈마 처리장치의 구성의 개략을 모식적으로 설명하는 종단면도이다.
도 2는 도 1에 나타내는 실시예에 따른 시료대의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 3은 도 2에 나타내는 시료대의 소결체의 구성의 개략을 모식적으로 나타낸 종단면도이다.
도 4는 도 1에 나타내는 실시예에 따른 소결체의 임피던스의 특성을 모식적으로 나타내는 그래프이다.
도 5는 도 2에 나타내는 실시예의 변형예에 관련된 시료대의 구성의 개략을 모식적으로 나타내는 종단면도이다.
이하, 본 발명의 실시 형태를 도면을 사용하여 설명한다.
세라믹스 소결체로 형성된 정전 척을 전극 블록 상에 설치하는 경우에는, 예를 들면, 이하와 같은 공정으로 제작된다.
(1) 세라믹스의 그린 시트에 정전 흡착용 내부 전극을 인쇄 등으로 패터닝하고, 다른 그린 시트로 내부 전극을 피복하고, 고온·고압화로 소결한다.
(2) 세라믹스를 소정의 두께, 평면도가 얻어지기까지 연마한다. 평면 연마 후에, 필요에 따라 표면 형상 가공을 행한다.
(3) 상기 제작한 정전 척을 전극 블록 상에 접착제를 사용하여 설치, 고정한다. 필요에 따라 처리 가공을 행한다. 전극 블록 내부에는 냉매 유로가 형성되어 있다.
이러한 공정을 거쳐 소결체를 정전 흡착막으로 하는 시료대가 완성된다. 이때, 세라믹스가 두꺼울수록, 가공시나 핸들링 시의 균열 리스크를 저감시킬 수 있다. 즉, 시료대를 안정적으로 제조하기 위해서는, 세라믹스 소결체를 두껍게 설계해야 한다. 그러나, 일방에서 세라믹스층을 두껍게 하면, 소결체 부재에 있어서의 임피던스가 증가하여, 전극 블록에 고주파 전력을 인가했을 때 소결체가 저항 성분이 되어, 고주파 전류를 저해한다.
이것에 의해, 플라즈마 에칭 중에 웨이퍼 상에 형성되는 시스에 고주파 전압이 가해지기 어려워져, 에칭 성능을 저하시키는 폐해가 발생한다. 금후, 웨이퍼 직경은 φ300mm로부터 φ450mm로 대구경화함에 따라, 상기 정전 척용 소결체의 제조 난이도도 더욱 높아지는 것이 예상되며, 제조시의 수율과 에칭 성능의 트레이드 오프의 과제가 점점 현재화(顯在化)되는 것을 예상할 수 있다. 웨이퍼 직경의 대구경화에 따른 상기 트레이드 오프에 대한 예로서는 이하의 것을 생각할 수 있다.
분체를 소결하여 제작하는 세라믹스의 중에는 다수의 결함(크랙)이 존재한다. 세라믹스의 파괴는 면 내의 최약점에서 발생하기 때문에, 세라믹스의 면적이 커질수록 그 강도는 저하하는 경향이 있어, 파괴의 확률은 높아진다.
φ300mm로부터 φ450mm로 대구경화한 경우, 면적은 2.25배가 되기 때문에 파괴의 확률은 단순히 2.25배 이상이 된다. 또한 면적 확대에 따른 세라믹스 전체에서 균질하고 또한 치밀한 소결을 실시하는 것도 곤란해지기 때문에, 파괴의 확률은 더욱 높아진다.
이에 대하여, 세라믹스의 파괴를 막기 위해서는 외력에 대하여 세라믹스 내에 발생하는 응력을 억제할 필요가 있어, 세라믹스의 두께를 증가시켜야 한다. 여기서, 예로서 전극 블록의 상면을 선반(旋盤)으로 가공한 경우에는 평면 중심부가 오목 형상이 되기 때문에, 그 후 정전 척 기능을 가지는 세라믹스판을 설치하여 부착· 마무리 가공을 행할 때에는 「원주로 지지한 등분포 하중을 받는 원판」의 응력 모델이 된다.
이 경우, 세라믹스 내에 발생하는 최대 응력은 세라믹스 반경의 제곱에 비례하고, 세라믹스 두께의 제곱에 반비례한다. φ300mm로부터 φ450mm로 대구경화했을 때에는 상기한 바와 같이 파괴 확률이 4.5배, 즉 허용 응력이 1/4.5가 된다고 가정하면, 세라믹스 두께는 3.2배로 증가시킬 필요가 있다. 세라믹스의 면적이 2.25배 증가에 대하여 두께가 3.2배 증가된 경우에는, 세라믹스의 정전 용량은 약 0.7배가 되고, 임피던스는 약 1.4배가 된다. 임피던스를 억제하기 위하여 세라믹스 두께를 저하시킨 경우에는, 제조시의 처리의 수율이 저하하여, 공업 제품으로서 안정적인 제조가 곤란해질 우려가 있다.
본 발명의 실시 형태에서는, 진공 처리실 내에 시료대가 설치되어, 상기 진공 처리실 내에 도입된 처리 가스를 플라즈마화하고, 당해 플라즈마로 상기 시료대에 재치된 피가공 시료의 표면 처리를 행하는 플라즈마 처리장치에 있어서, 시료대는 열교환 매체의 유로를 가지는 전극 블록 상에, 정전 흡착층을 접착함으로써 구성되어 있고, 정전 흡착층은 2층의 소결체를 접합함으로써 형성되며, 상기 소결체의 접합면에 내부 전극이 설치되고, 시료를 설치하는 소결체의 유전율보다, 그 밖의 소결체 쪽이 높은 유전율을 가지고 있다.
또, 정전 흡착층은 2층의 소결체를 접합함으로써 형성되며, 상기 소결체의 접합면에 내부 전극이 설치되고, 시료를 설치하는 소결체의 유전율보다, 그 밖의 소결체쪽이 높은 유전율을 가지며, 또한 시료를 설치하는 소결체의 두께보다, 그 밖의 소결체 쪽이 두껍게 되어 있다.
이러한 실시 형태에 의하면, 상부 소결체와 그 하방에 배치되는 하부 소결체를 구비한 정전 흡착층의 하부 소결체 재료의 유전율을 상부 소결체보다 높게 함으로써, 하부 소결체는 두께를 증가시켜도 임피던스를 낮게 억제하고 있다. 즉 상부 및 하부 소결체가 접합되어 구성된 정전 흡착층의 두께를 처리 및 제조에 적합한 범위의 것으로 하고, 이들의 소결체의 상하 방향에 관한 합계의 임피던스를 처리에 적합한 범위의 것으로 하고 있다. 즉, 웨이퍼 시스에 RF 전압을 효율적으로 인가하는 것 및 처리의 높은 수율을 실현하는 것을 양립시키고 있다.
또, 하부 소결체 재료의 유전율을 높이는 수단의 예로서는, 금속 분말 등을 첨가하는 것을 생각할 수 있다. 또한, 웨이퍼의 이면과 접하는 상부 소결체를 금속 분말 등의 불순물을 포함하지 않는 세라믹스 또는 복수의 세라믹스의 혼합물로서 구성함으로써, 상부 소결체를 정전 흡착막으로 하는 쿨롬 방식에 의한 정전 흡착이 실현 가능해지고, 시료대의 표면이 플라즈마에 노출되었을 때 발생하는 웨이퍼 온도의 시간 경과적 변화나 이물의 발생을 억제된다.
이하, 본 발명의 실시예에 대하여 도 1 내지 4를 사용하여 설명한다.
도 1은, 본 발명의 실시예에 따른 플라즈마 처리장치의 구성의 개략을 모식적으로 설명하는 종단면도이다. 특히, 처리실 내의 가스의 입자를 여기하여 플라즈마를 처리실 내에 형성하기 위하여 마이크로파(30)의 전계와 자계에 의한 ECR(Electron Cyclotron Resonance)을 사용하는 마이크로파 ECR 플라즈마 에칭 장치의 구성을 나타낸 도면이다.
본 예의 플라즈마 처리장치는, 플라즈마(33)가 형성되는 처리실(23)을 내부에 가지는 원통 형상을 구비한 진공 용기와 그 상방 및 측방 주위에 배치되며 플라즈마(33)를 처리실(23) 내에 형성하기 위한 전계 또는 자계를 발생하는 수단을 포함하는 플라즈마 형성부와, 진공 용기의 하방에 배치되며, 처리실(23) 내부의 플라즈마(33)나 가스, 처리실(23) 내에 형성되는 반응 생성물 등의 입자를 배기하는 수단으로서 터보 분자 펌프(28) 등의 진공 펌프를 구비한 배기 장치를 구비하고 있다. 처리실(23) 내의 하방에는, 시료(4)가 그 상면에 놓여져 정전기에 의해 흡착, 유지되는 시료대(101)가 배치되어 있다.
처리실(23)은, 진공 용기의 내부에 배치되며 플라즈마(33)가 형성되는 원통형을 구비한 공간으로서, 원통 형상의 부재인 처리실벽(21)에 의해 둘러싸인 공간이다. 처리실(23)의 상방에는 진공 용기 상부를 구성하며 처리실벽(21)의 상단에 놓여진 유전체(본 예에서는 석영 유리)에 의해 구성된 처리실 덮개(22)가 시일 부재를 사이에 두고 놓여져 배치되고, 처리실(23)의 내부와 외부인 플라즈마 처리장치가 설치되는 지점의 분위기가 기밀하게 구획된다.
처리실벽(21)의 상부에는 가스 도입관(24)이 배치되며, 에칭 처리를 행하기 위한 처리 가스(25)가 처리실(23)의 상부로서 시료대(101)의 상방으로부터 가스 도입관(24)의 개구를 통하여 처리실(23) 내에 공급된다. 가스 도입관(24)은, 도시 생략한 가스원인 탱크에 가스 공급관을 개재하여 연결되고, 가스 공급관 상에는 처리 가스(25)의 유량, 속도를 조절하는 유량 조절기 및 관로의 개폐를 행하는 밸브가 구비되어 있다. 처리실(23)의 하부로서, 시료대(101)의 하방의 진공 용기의 바닥면에는, 터보 분자 펌프(28)와 연결된 배기구(26)가 배치되고, 그 동작에 의해 배기구(26)를 통하여 처리실(23)로 도입된 처리 가스(25)나 에칭에 의해 생긴 반응 생성물이 배기된다.
배기구(26)와 진공 펌프의 일종인 터보 분자 펌프(28) 사이를 연결하는 배기 경로 상에는 내부를 흐르는 당해 배기의 흐름 방향을 가로지르는 축 주위에 회전하여 배기의 유로 단면적을 증감시키는 판(플랩) 형상을 가진 압력 조절 밸브(27)가 배치되어 있고, 압력 조절 밸브(27)에 의해 유로의 개도(開度)를 증감함으로써 처리실(23)로부터의 배기의 유량, 속도가 조절되고, 당해 배기와 처리실(23)로 공급되는 처리 가스(25)의 유량, 속도와의 밸런스에 의해, 처리실(23) 내의 압력이 처리에 적합한 범위 내의 값(2~5Pa)으로 조절된다.
처리실(23)의 상측의 진공 용기의 상방에는, 플라즈마 형성부를 구성하는 전계의 형성 장치가 배치되어 있다. 본 예에서는, 내부를 처리실(23) 또는 그 상방에 배치된 처리실 덮개(22)를 향하여 마이크로파(30)(의 전계)가 전파(傳播)되는 도파관(31)을 구비하고 있다. 도파관(31)은, 원통형의 단면을 가지고 상하 방향으로 연장하여 일방의 단부(도면상에서는 하단)가 처리실 덮개(22)의 상면과 대향하여 배치된 원통부와 당해 원통부의 타단(도면상에서는 상단)과 그 일단부가 연결되어 수평 방향(도면상에서는 좌우 방향)으로 연장하여 단면이 직사각형 형상인 직사각형부를 구비하고, 직사각형부의 타단(도면상에서는 좌단)에는 마이크로파(30)(의 전계)를 발진하여 형성하는 마그네트론 등의 마이크로파 발진기(29)가 배치되어 있다. 마이크로파 발진기(29)에 의해 생성된 마이크로파(30)는, 직사각형부 및 원통부를 통하여 하방을 향하여 전파된 후, 처리실 덮개(22)의 상방에 배치되고 처리실(23)의 직경과 동등하며 원통부보다 큰 직경을 가진 원통형의 공동(空洞)부 내로 도입되고, 당해 공동부에서 공진되어 형성된 소정의 모드의 전계가 처리실(23)의 상부의 처리실 덮개(22)를 투과하여 처리실(23) 내로 상방으로부터 도입된다.
또한, 처리실 덮개(22)의 상측과 처리실벽(21)의 외측 주위에는 처리실(23)을 둘러싸며 자계의 발생기인 솔레노이드 코일(32)이 배치되어 있고, 생성된 자계가 처리실(23) 내로 도입되어 처리실 덮개(22)를 투과하여 도입된 마이크로파(30)의 전계와의 상호 작용에 의해, 처리실(23) 내에 공급된 처리 가스(25)의 원자 또는 분자가 여기되어 시료대(101) 상방의 공간(방전 공간) 내에 플라즈마(33)가 형성된다. 이 플라즈마(33)에 의해 형성된 이온 등의 하전 입자 및 반응성이 높은 입자(활성종)를 시료(4)의 상면에 배치된 막 구조의 처리 대상의 막과 상호 작용시킴으로써 에칭하는 플라즈마 에칭 처리가 행하여진다.
본 실시예에서는 반도체 웨이퍼인 시료(4) 또는 시료대(101)의 온도를 처리 에 적합한 범위의 값이 되도록 조절하기 위하여, 시료대(101)를 구성하는 금속제의 원통 또는 원판 형상의 부재인 기재(基材)의 내부에 배치된 냉매 유로(6)에 온도 조절 유닛(34)에 의해 온도의 조절이 이루어진 냉매를 공급하고 있다. 칠러 유닛 등의 온도 조절 유닛(34)과 연결된 온도가 소정의 범위의 값으로 된 물이나 플루오리너트(fluorinert) 등의 냉매는, 시료대(101)의 기재 내부의 나선 형상 또는 중심축 주위에 다중으로 배치된 동심 형상의 냉매 유로(6)의 입구에 냉매 공급관을 통하여 유입되고, 냉매 유로(6) 내를 통류하면서 기재, 나아가서는 시료(4)와 열교환 함으로써 온도를 증대시켜 냉매 유로(6)의 출구로부터 유출된다. 유출된 냉매는 냉매 배출관을 통하여 온도 조절 유닛(34)으로 되돌아가 다시 그 온도가 소정의 범위 내의 값으로 냉각되고, 다시 냉매 공급관을 통하여 시료대(101)로 공급되어 순환한다.
도 2는, 도 1에 나타내는 실시예에 따른 시료대의 구성의 개략을 모식적으로 나타내는 종단면도이다. 본 도면에 있어서, 도 1에 나타낸 냉매의 온도를 조절하는 온도 조절 유닛(34)과 이것과 시료대(101)의 사이를 연결하는 냉매의 공급관 및 배출관, 나아가서는 직류 전력이 공급되어 유전체제의 부재를 사이에 두고 시료(4)와의 사이에 정전기력을 형성하는 막 형상의 전극 및 직류 전력을 공급하는 전원은 생략되어 있다.
본 예에 있어서, 시료대(101)는, 원통형 또는 원판 형상을 가지고 도전체(본 예에서는 금속)제의 기재를 구성하며 내부에 열교환 매체가 내부를 유통하여 순환하는 냉매 유로(6)를 내부에 구비한 전극 블록(1)과, 당해 전극 블록(1)의 원형의 상면 상방에 있어서 전기적으로 절연 특성을 나타내는 제1 접착층(2)을 통하여 배치된 원판 형상을 가지며 정전 흡착 기능을 가지는 소결체(3)를 구비하고 있다. 정전 척을 구성하는 소결체(3)의 상면은 시료(4)의 재치면을 구성하고 그 위에는 시료(4)가 재치되어 정전 흡착력에 의해 유지된다.
전극 블록(1)은, 도전체의 부재로서 고주파 전원(5)과 전기적으로 접속되어 고주파 전력이 인가된다. 시료(4)가 소결체(3)의 상면에 정전 흡착되어 처리되는 동안, 전극 블록(1)에는 고주파 전원으로부터의 고주파(본 예에서는 4MHz)의 전력이 공급되고, 정전 척 상에 유지된 시료(4)의 상면 상방에 플라즈마(33)의 전위에 따라 바이어스 전위가 형성된다. 이 바이어스 전위와 플라즈마(33)의 전위차에 의해, 플라즈마(33) 중의 이온 등의 하전 입자가 시료(4)의 상면에 유인되고 이것을 처리 대상의 막에 충돌시켜, 당해 막의 에칭 처리를 촉진시킨다.
이러한 하전 입자의 충돌에 의해 가열된 시료(4)의 온도를 처리에 적합한 온도의 범위로 유지(본 예에서는 냉각)하기 위하여, 전극 블록(1) 내부의 냉매 유로(6)에 냉매가 공급되어 전극 블록(1), 나아가서는 시료(4)가 냉각된다. 시료(4)의 온도는, 플라즈마(33)로부터 시료(4), 정전 척을 통하여 전극 블록(1)에 공급되는 입열량과 전력 블록(1)으로부터 냉매로 전달되는 배열량의 밸런스에 의해 정해지므로, 공급되는 냉매의 온도나 순환의 양을 조절함으로써, 시료(4)의 온도를 원하는 범위 내의 값으로 실현할 수 있다.
또, 본 예에서는, 시료대(101) 상부를 구성하는 정전 척의 소결체(3) 상에 시료(4)를 정전 흡착하여 유지한 상태에서, 소결체(3)의 표면과 시료(4)의 이면 사이에 열 전달매체로서 He 가스가 공급된다. 이것에 의해, 시료대(101)와 시료(4) 사이의 열통과를 촉진하여 시료(4)의 온도의 조절의 정밀도, 효율이 향상된다. 상기한 바와 같이, 시료대(101)의 정전 척, 특히 소결체(3) 상면의 시료(4)에 대한 정전 흡착력이 열통과의 특성, 효율에 영향을 주기 때문에, 당해 정전 흡착력이 변화되면 시료(4)의 온도도 마찬가지로 변화되게 된다.
도 3은, 도 2에 나타내는 시료대의 소결체의 구성의 개략을 모식적으로 나타낸 종단면도이다. 도 3의 (a)는, 소결체(3)의 내부에 배치되며 정전 흡착용 직류 전력이 공급되는 내부 전극(7)이 내장되고, 당해 내부 전극(7)의 상방에 제1 소결체(3-1)를, 하방에 제2 소결체(3-2)를 배치하고, 내부 전극(7)이 이들 제1 소결체(3-1), 제2 소결체(3-2)의 사이에 위치하고 이들의 내측에 배치된 정전 척(102)의 예이다.
상기한 바와 같이, 정전 흡착력의 변화가 시료(4)의 온도의 변화에 영향을 주기 때문에, 제1 소결체(3-1)의 상면인 시료 재치면이 플라즈마(33) 중의 하전 입자나 반응성이 높은 활성종 등에 노출되어 표면이 상호 작용을 받아 형상이 변화된 경우에도, 정전 흡착력의 변화를 억제할 수 있는 것이 요구되고 있고, 이 달성을 위하여 본 예에서는 쿨롬 방식을 사용하고 있다. 본 예에서의 쿨롬 방식에서는, 제1 소결체(3-1)를 구성하는 유전체의 재료로서 높은 저항률을 가지는 것, 예를 들면, 불순물의 함유율이 매우 작은 세라믹스, 예를 들면 순 알루미나 또는 이것을 포함한 복수의 세라믹스 혼합물을 사용하고 있다.
또한, 제1 소결체(3-1)로서 알루미나를 사용한 경우, 불소계의 반응 활성종에 노출되면 그 표면의 부분이 상호작용에 의해 깎인 결과, 처리 챔버 내에 이물을 발생시켜 처리 대상의 시료(4)를 오염시킬 우려가 있다. 이 때문에, 본 예에서는, 정전 척(102)은, 내부 전극(7)을 내장하고 이것을 피복하는 유전체를 소성하여 형성한 소결체(3)로 하고 있다.
종래로부터, 정전 척용 유전체제의 부재를 형성하는 기술로서 용사 등의 기술이 사용되어 왔다. 한편, 본 예에서는, 세라믹스의 결정끼리 더욱 치밀하게 결합시킨 부재인 소결체(3)를 사용함으로써, 반응 활성종이나 하전 입자에 노출되는 유전체 재료의 소모를 저감시키고, 이물의 발생을 억제하여 처리의 수율을 향상시킬 수 있다.
또한, (a)에 있어서 제1 소결체(3-1)와 제2 소결체(3-2)를 일체로서 소성하여 형성하는 것이 곤란한 경우에는, (b)와 같은 구성을 채용해도 된다. 즉, 도 3의 (b)는, 정전 흡착용의 내부 전극(7)을 제1 소결체(3-1)와 제2 소결체(3-2)의 사이에 둔 구성으로서, 미리 따로따로 소성하여 형성한 제1 소결체(3-1)와 제2 소결체(3-2)를, 제2 접착층(8)을 사이에 두고 접착하여 형성한 정전 척(102)의 예이다.
본 예에서는, 접착층(8)은 제2 소결체(3-2)의 상면 전체에 걸쳐 도포되어 배치되고, 내부 전극(7)은, 제1 소결체(3-1)의 하면에 용사 또는 도포 등의 종래 알려진 기술을 사용하여 배치된다. 이후, 제1 소결체(3-1)와 제2 소결체(3-2)는 내부 전극(7) 및 접착층(8)을 사이에 두고 접합되어 일체로 형성된다.
여기서, 본 실시예에서는, 소결체로 형성된 정전 척(102)의 제조의 수율을 향상시키기 위하여, 정전 척(102)을 두껍게 하는 것이 바람직하다. 즉, 제1 소결체(3-1)와 제2 소결체(3-2)의 총 두께가 두꺼울수록, 가공 시나 핸들링 시의 균열 리스크를 저감시킬 수 있어, 수율을 향상시킬 수 있다.
그러나, 일방에서 소결체를 두껍게 하면, 정전 척(102)에 있어서의 임피던스가 증가하고, 전극 블록(1)에 고주파 전력을 인가했을 때 정전 척(102)이 저항 성분이 되어, 고주파 전류를 저해한다. 이것에 의해, 플라즈마(33) 중의 하전 입자를 처리를 원하는 정밀도, 속도로 실시하는데 충분한 만큼 충돌시킬 수 있는 바이어스 전위를 시료(4)의 상면 상방에 형성하는 것이 곤란해질 우려가 있다. 이 때문에, 정전 척(102)에 있어서의 제조의 수율과 시료(4)의 처리 성능을 양립시키기 위한 치수의 범위를 설정할 필요가 있다.
도 4는, 도 1에 나타내는 실시예에 따른 소결체의 임피던스의 특성을 모식적으로 나타내는 그래프이다. 도 4의 (a)에 나타내는 바와 같이, 상기한 바와 같이, 정전 척(102)에 있어서의 소결체 부분에 있어서 두께에 따라 임피던스가 증가한다. 한편, 도 4의 (b)에 나타내는 바와 같이, 소결체의 유전율의 증가에 따라 임피던스는 감소한다.
이것으로부터, 발명자들은, 제2 소결체(3-2)의 유전율을 높게 하여 제2 소결체(3-2)에 있어서 원하는 수율을 얻는데 충분한 재료의 강도가 되는 것으로서 원하는 처리의 성능이 얻어지는 만큼 임피던스를 낮게 억제할 수 있는 두께의 치수의 범위가 존재한다는 지견을 얻었다. 본 실시예에 따른 발명은, 이 지견을 기초로 하여 얻어진 것이다.
본 예에 있어서, 제2 소결체(3-2)는 그 유전율을 제1 소결체(3-1)의 것보다 높게 되어 있다. 유전율을 높이기 위한 수단의 예로서는, 본 예에서는, 유전체 재료에 금속 분말 등을 첨가하여 균일하게 분산시킨 것을 소성하여 형성하였다.
본 실시예에서는, 제2 소결체(3-2)를 구성하는 부재는, 유전체의 재료에 금속에 의한 첨가물의 입자가 면 방향 및 두께 방향에 대하여 전체에 걸쳐 균일하게 배치됨으로써, 제2 소결체(3-2)는 체적 저항률이 첨가되기 전의 동일 재료, 동일 치수의 것에 비하여 상대적으로 저하되어 있다. 이것에 의해, 제2 소결체(3-2)의 고주파 전력에 대한 임피던스의 증대를 억제하고, 시료(4) 상방의 바이어스 전위와 플라즈마(33)의 전위의 차이의 저감을 억제하여, 처리의 레이트를 원하는 것으로 실현할 수 있다.
시료(4)의 이면과 접하는 제1 소결체(3-1)는, 상기한 바와 같이 쿨롬 방식의 흡착이 바람직하기 때문에, 금속 분말 등의 불순물을 포함하지 않는 알루미나 등의 세라믹스 또는 복수 종류의 세라믹스의 혼합물에 의해 구성된다. 이 때문에, 상기 실시예에서는, 제2 소결체(3-2)의 유전율이 제1 소결체(3-1)의 유전율보다 높아진다.
본 예에 있어서, 첨가물의 존재에 의해 제2 소결체(3-2)를 통한 내부 전극(7)로부터의 직류 전력의 전류가 리크(누설)될 우려도 있다. 본 예에서는, 제2 소결체(3-2)와 전극 블록(1)의 사이에 절연성 재료에 의해 구성된 제1 접착층(2)이 배치되고, 이것에 의해 양자가 절연되어 리크 전류의 흐름이 억제된다.
이러한 유전율을 가지는 유전체를 재료로서 사용한 제2 소결체(3-2)의 두께는, 제1 소결체(3-1)와 접합되어 일체로 된 정전 척(102)의 강도를 제조의 수율을 손상시키는 것을 억제할 수 있을 만큼 높은 것으로 되어 있다. 한편, 내부 전극(7)을 사이에 두고 상방에 배치된 제1 소결체(3-1)는, 시료(4)의 처리에 적합한 만큼의 흡착력을 발생시킬 수 있는 정전기를 형성하는 것이 요구되고 있고, 이 요구의 실현에는 유전율이 보다 작은 것 또는 그 두께가 작은 것이 바람직하다.
즉, 제1 소결체(3-1)는 정전 흡착력을 확보하는(쿨롬력을 높이는) 관점에서 보면 얇게 설계하는 것이 바람직하기 때문에, 제조상의 수율과 흡착 또는 처리 성능의 발휘를 양립시킬 수 있는 정전 척(102)의 총 두께는, 제1 소결체(3-1), 제2 소결체(3-2)의 두께의 값 또는 이들 비율의 적절한 선택에 의해 실현된다. 본 실시예에서는, 제2 소결체(3-2)의 두께가 제1 소결체(3-1)의 두께보다 크게 되어 있다.
이상의 구성에 의해, 제1 소결체(3-1)로 흡착력의 경시 변화와 이물의 발생을 억제하고, 제2 소결체(3-2)로 제조 수율과 처리 성능의 양립을 달성하고 있다. 또, 웨이퍼 직경이 증대되어 대구경화된 경우에 정전 척(102)의 제조 난이도도 더욱 향상되는 것이 예상되며, 본 발명에 의한 제조시의 수율과 처리 성능의 양립 수단은, 유용하다고 생각된다.
이하, 본 실시예의 변형예에 대해서 도 5를 사용하여 설명한다. 도 5는, 도 2에 나타내는 실시예의 변형예에 관련된 시료대의 구성의 개략을 모식적으로 나타내는 종단면도이다. 이하의 설명에서는, 본 도면의 도 2에 나타내는 실시예와 동등한 구성에 관해서는 설명을 생략하고 있다.
본 도면에 나타내는 본 변형예에 관련된 시료대(101)의 구성과 도 2에 나타내는 실시예의 차이는, 정전 척(102)의 하방에서 전극 블록(1)의 상방에 있어서 이들을 사이에 두고 배치된, 금속제의 전도체(9) 및 그 하방에 배치된 절연체(10) 및 그 외주에 배치되어 전극 블록(1)과 전도체(9)를 접합하는 도전성의 접착층(11)을 구비한 점이다. 또, 시료(4)의 온도를 실시예보다 더욱 넓은 범위로, 혹은 고속 또는 치밀하게 조절하는 경우에, 도시 생략한 직류 전원으로부터의 전력이 조절되면서 공급되어 발열하는 히터 엘리먼트를 절연체(10)의 내부에 배치해도 된다.
또, 히터 엘리먼트를 더 효과적으로 동작시키기 위하여, 히터 엘리먼트는 절연체(10)의 내부에 있어서, 두께 방향에 대하여 중심보다 높은, 즉 상대적으로 상방의 전도체(9)에 가까운 위치에 배치해도 된다. 이 구성에 의해, 히터 엘리먼트가 시료(4)에 상대적으로 근접하여 거리가 작아지고, 시료(4)에 대한 히터의 가열에 의한 온도 조절의 효율이 높아진다. 본 예의 히터 엘리먼트의 재료로서는, 금속, 예를 들면 스테인리스 또는 텅스텐이 사용된다.
원판 형상을 가진 절연체(10)의 상방으로서 소결체(3) 또는 접착층(2)의 하방에는, 절연체(10) 상면과 접하여 원판 형상을 가지고 소결체(3)와 동일하거나 또는 동일다고 볼 수 있을 정도로 근사(近似)한 직경을 가지며 높은 도전성 및 열전도성을 가진 금속제의 전도체(9)가 배치된다. 전도체(9)가 배치됨으로써, 전극 블록(1)에 공급된 고주파 전력이 절연체(10)를 통과하여 상방으로 전달될 때, 내부에 금속제의 히터 엘리먼트가 그 전달 경로에 존재함으로써 통과하는 고주파 전력의 크기가 절연체(10)의 상면의 면내 방향에 대하여 증감의 분포가 발생하는 경우에도, 전도체(9)에 고주파 전력이 유입되기 때문에 이러한 분포가 저감되어 고주파 전력의 크기는 전도체(9)의 상면에 있어서 보다 균일하게 가까운 것이 된다.
즉, 도전체(9)는, 고주파 전력 또는 이것에 의한 바이어스 전위의 분포를 정전 척(102) 또는 시료(4)의 면 방향에 대하여 균일하게 근접시키는 기능을 가지고 있다. 또, 전도체(9)를 히터 엘리먼트의 유무에 상관없이 열확산판(균열판)으로서 기능시켜도 되고, 정전 척(102) 또는 시료(4)의 면 방향에 대하여 열전달의 특성(예를 들면, 열전달율)을 보다 균일하게 근접시키는 것이 열전도율이 높은 재료를 선택함으로써 정전 척(102) 또는 시료(4)의 면 방향에 대하여 열전달의 특성(예를 들면, 열전달율)을 더욱 균일하게 근접시킬 수 있다.
또, 전도체(9)의 상방에는 전기적으로 절연성을 가지는 제1 접착층(2)을 사이에 두고 정전 흡착 기능을 가지며 정전 척(102)을 구성하는 소결체(3)가 배치되고, 양자가 접합되어 있다. 상기한 바와 같이, 소결체(3)의 상면은 시료(4)의 재치면으로서 시료(4)가 재치되며 소결체(3) 내부에 배치된 내부 전극(7)에 공급되는 직류 전력에 의해 형성되는 정전기에 의해 소결체(3) 상부를 구성하는 제1 소결체(3-1)의 상면에 흡착되어 유지된다.
또, 실시예와 마찬가지로, 전극 블록(1)은 고주파 전원(5)이 전기적으로 접속되어 있고, 처리중에 당해 고주파 전원(5)으로부터 고주파 전력이 공급됨으로써, 시료대(101) 상부의 제1 소결체(3-1) 또는 시료(4)의 상방에 바이어스 전위를 형성하고 플라즈마(33) 중의 하전 입자를 시료(4)에 유인하여 에칭 처리가 촉진된다.
또, 도 2의 실시예와 마찬가지로, 이온 등의 플라즈마(33) 중의 하전 입자가 충돌함으로써 가열된 시료(4)를 냉각하기 위하여, 전극 블록(1) 내부의 냉매 유로(6)에 냉매가 공급되어, 전극 블록(1) 나아가서는 정전 척(102) 또는 시료(4)가 냉각된다. 시료(4)의 온도는 하전 입자로부터의 입열량, 히터 엘리먼트의 발열량, 및 냉매에 대한 배열량의 밸런스로 결정된다.
여기서, 상기 구성에서는 전극 블록(1)에 고주파 전력을 인가했을 때 절연체(10)가 저항 성분이 되어, 고주파 전류를 저해한다. 이 때문에, 원하는 처리의 레이트를 실현할 수 있을 만큼의 양의 플라즈마(33) 중의 하전 입자를 시료(4)에 충돌시키는 것이 곤란해질 우려가 있다.
본 예에서는, 도전체(9)의 직경보다 작은 직경을 가지는 원판 형상의 절연체(10)의 외주측의 위치에 절연체(10)를 둘러싸며 링 형상으로 배치되어 도전성을 가지는 접속층(11)이 배치되어 있다. 접속층(11)은 전극 블록(1)의 상면의 외주측 부분과 전도체(9)의 외주측 부분을 접속하여 접합하고 있고, 전극 블록(1)에 공급된 고주파 전력이 이것을 통하여 전도체(9)에 공급되어 공급의 도중에서의 손실이 저감된다.
또, 접속층(11)은, 전도체(9) 또는 전극 블록(1)의 상면의 외주연보다 내측에 배치되어 있다, 즉, 접속층(11)의 외주연의 위치가 전도체(9) 또는 전극 블록(1)의 상면의 외주연보다 내측에 인입되어 있어도 된다. 이 경우, 도전성을 가지는 접속층(11)이 처리실(23) 또는 그 내측에 형성되는 플라즈마(33)나 처리 가스(25)에 직접적으로 노출되는 것을 억제하기 위하여, 별도의 절연성의 재료에 의한 접착층을 접속층(11)의 외주연부의 외주측에 배치하여 플라즈마 등에 대하여 이것을 피복해도 된다. 또한, 접속층(11)을 배치하는 것이 실장상 곤란한 경우에는, 전도체(9)와 고주파 전원(5)을 전기적으로 접속하여 전도체(9)에 고주파 전력을 직접적으로 공급하도록 해도 된다.
본 예의 구성은 실시예와 마찬가지로, 첨가물을 혼합함으로써 제2 소결체(3-2)의 유전율을 제1 소결체(3-1)보다 크게 하여, 정전 척(102) 또는 소결체(3) 전체에 있어서의 임피던스를 억제하고 있다. 이 때문에, 에칭 중에 시료(4) 상에 형성되는 시스에 고주파 전원(5)으로부터 공급된 고주파 전력이 효율적으로 인가된다.
또, 이것에 의해, 플라즈마(33) 중으로 부터 하전 입자인 이온을 효율적으로 시료(4)에 충돌시키는 것이 가능해져, 반응 활성종(라디칼)과 하전 입자(이온)의 상호작용에 의해 양호한 에칭 성능이 얻어진다.
또, 에칭 처리가 완료한 후에는 시료(4)가 처리실(23)로부터 반출되어, 처리실(23) 내벽의 클리닝이 실시된다. 이 클리닝 시에는, 시료대(101) 상면에 웨이퍼가 놓여 있지 않으면, 시료대(101) 상면을 구성하는 소결체(3)의 상면이 직접 플라즈마에 노출되지만, 시료(4)의 흡착면인 소결체(3)의 상면을 구성하는 제1 소결체(3-1)는 소결체로 구성되어 있고, 또한 쿨롬 흡착 방식을 채용하고 있기 때문에, 흡착력의 경시 변화 및 이물의 발생을 억제하는 것이 가능하다.
이상 실시예에서 설명한 발명은, 상기의 플라즈마 처리장치에 한정되지 않으며, 애싱 장치, 스퍼터 장치, 이온 주입장치, 레지스트 도포장치, 플라즈마 CVD 장치, 플랫 패널 디스플레이 제조장치, 태양 전지 제조장치 등, 정밀한 웨이퍼 온도 관리를 필요로 하는 다른 장치에도 전용이 가능하다.
1…전극 블록 2… 제1 접착층
3…소결체 3-1…제1 소결체
3-2…제2 소결체 4…시료
5…고주파 전원 6…냉매 유로
7…내부 전극 8…제2 접착층
9…전도체 10…절연체
11…접속층 21…처리실벽
22…처리실 덮개 23…처리실
24…가스 도입관 25…처리 가스
26…배기구 27…압력 조절 밸브
28…터보 분자 펌프 29…마이크로파 발진기
30…마이크로파 31…도파관
32…솔레노이드 코일 33…플라즈마
34…온도 조절 유닛 101…시료대
102…정전 척

Claims (6)

  1. 진공 용기 내부에 배치되며 그 내측의 공간이 감압되는 처리실과, 이 처리실 내에 배치되며 그 상면에 처리 대상의 시료가 재치되는 시료대를 가지고, 이 시료대의 상방의 상기 처리실 내에 공급된 처리용 가스를 사용하여 플라즈마를 형성하여 상기 시료를 처리하는 플라즈마 처리장치로서,
    상기 시료대는, 내부에 냉매가 유통하는 유로를 가지며 상기 시료의 처리중에 고주파 전력이 공급되는 금속제의 블록 및 이 블록 상에 배치되며 상기 시료가 놓여져 정전 흡착되는 정전 척을 구비하고,
    상기 정전 척이, 상기 시료를 흡착하는 전력이 공급되는 막 형상의 전극과, 이 전극을 사이에 두고 상하로부터 접합된 판 형상의 상부 소결체 및 하부 소결체를 구비하고, 상부 소결체의 유전율보다 하부 소결체의 유전율이 높은 플라즈마 처리장치.
  2. 제1항에 있어서,
    상기 상부 소결체의 체적 저항률이 상기 하부 소결체의 체적 저항률보다 크게 이루어진 플라즈마 처리장치.
  3. 제1항 또는 제2항에 있어서,
    상기 상부 소결체의 두께보다 상기 하부 소결체의 두께가 크게 이루어진 플라즈마 처리장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 상부 소결체가 순 세라믹스에 의해 구성된 플라즈마 처리장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 블록의 상방에서 상기 정전 척의 하방에 배치된 막 형상의 히터와, 이 히터의 상방이며 상기 정전 척의 하방에 상기 블록과 절연되어 배치되고 상기 히터보다 큰 직경을 가지며 열전도성을 가지는 판 형상 부재를 구비한 플라즈마 처리장치.
  6. 제5항에 있어서,
    상기 히터가 상기 판 형상 부재와 상기 블록의 상면을 사이에 두고 배치된 절연층의 내부에 배치된 플라즈마 처리장치.
KR1020140107869A 2014-02-28 2014-08-19 플라즈마 처리장치 KR101613950B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-037691 2014-02-28
JP2014037691A JP6277015B2 (ja) 2014-02-28 2014-02-28 プラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20150102669A true KR20150102669A (ko) 2015-09-07
KR101613950B1 KR101613950B1 (ko) 2016-04-20

Family

ID=54007100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140107869A KR101613950B1 (ko) 2014-02-28 2014-08-19 플라즈마 처리장치

Country Status (4)

Country Link
US (1) US20150248994A1 (ko)
JP (1) JP6277015B2 (ko)
KR (1) KR101613950B1 (ko)
TW (1) TWI564958B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592340B2 (ja) * 2015-11-18 2019-10-16 アズビル株式会社 ポジショナ
JP6924618B2 (ja) 2017-05-30 2021-08-25 東京エレクトロン株式会社 静電チャック及びプラズマ処理装置
JP6811144B2 (ja) 2017-05-30 2021-01-13 東京エレクトロン株式会社 プラズマ処理装置の静電チャックを運用する方法
US11664261B2 (en) * 2017-09-29 2023-05-30 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device
CN116581081A (zh) * 2017-09-29 2023-08-11 住友大阪水泥股份有限公司 静电卡盘装置
JP7149739B2 (ja) * 2018-06-19 2022-10-07 東京エレクトロン株式会社 載置台及び基板処理装置
US11037765B2 (en) * 2018-07-03 2021-06-15 Tokyo Electron Limited Resonant structure for electron cyclotron resonant (ECR) plasma ionization
KR20210018517A (ko) * 2018-07-07 2021-02-17 어플라이드 머티어리얼스, 인코포레이티드 고 rf 전력 프로세스를 위한 반도체 처리 장치
JP7134020B2 (ja) * 2018-08-17 2022-09-09 東京エレクトロン株式会社 バルブ装置、処理装置、および制御方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE95513T1 (de) * 1988-04-26 1993-10-15 Toto Ltd Verfahren zur herstellung dielektrischer keramik fuer elektrostatische haltevorrichtungen.
JPH04367247A (ja) * 1991-06-14 1992-12-18 Kyocera Corp セラミック製静電チャック
JPH05299494A (ja) * 1992-04-22 1993-11-12 Fujitsu Ltd 静電吸着装置
JPH07130826A (ja) * 1993-11-01 1995-05-19 Anelva Corp 静電チャック
US5801915A (en) * 1994-01-31 1998-09-01 Applied Materials, Inc. Electrostatic chuck having a unidirectionally conducting coupler layer
US6693789B2 (en) * 2000-04-05 2004-02-17 Sumitomo Osaka Cement Co., Ltd. Susceptor and manufacturing method thereof
US20030010292A1 (en) * 2001-07-16 2003-01-16 Applied Materials, Inc. Electrostatic chuck with dielectric coating
JP2004319700A (ja) 2003-04-15 2004-11-11 Nhk Spring Co Ltd 静電チャック
JP4467453B2 (ja) * 2004-09-30 2010-05-26 日本碍子株式会社 セラミックス部材及びその製造方法
JP5084155B2 (ja) * 2005-03-11 2012-11-28 日本碍子株式会社 アルミナ焼結体及びその製造方法、並びに、このアルミナ焼結体を用いた静電チャック及びその製造方法
US20080062609A1 (en) * 2006-08-10 2008-03-13 Shinji Himori Electrostatic chuck device
US8284538B2 (en) * 2006-08-10 2012-10-09 Tokyo Electron Limited Electrostatic chuck device
JP2008091353A (ja) * 2006-09-07 2008-04-17 Ngk Insulators Ltd 静電チャック
JP5203612B2 (ja) * 2007-01-17 2013-06-05 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5029089B2 (ja) * 2007-03-26 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
JP5201527B2 (ja) * 2008-03-28 2013-06-05 東京エレクトロン株式会社 静電チャック、及びその製造方法
US7929269B2 (en) * 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
US8619406B2 (en) * 2010-05-28 2013-12-31 Fm Industries, Inc. Substrate supports for semiconductor applications
JP5618638B2 (ja) * 2010-06-07 2014-11-05 株式会社日立ハイテクノロジーズ プラズマ処理装置または試料載置台
JP5876992B2 (ja) * 2011-04-12 2016-03-02 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP6052169B2 (ja) * 2011-04-27 2016-12-27 住友大阪セメント株式会社 静電チャック装置
JP5957812B2 (ja) * 2011-06-21 2016-07-27 住友大阪セメント株式会社 静電チャック装置
US9916998B2 (en) * 2012-12-04 2018-03-13 Applied Materials, Inc. Substrate support assembly having a plasma resistant protective layer

Also Published As

Publication number Publication date
TW201533795A (zh) 2015-09-01
TWI564958B (zh) 2017-01-01
US20150248994A1 (en) 2015-09-03
KR101613950B1 (ko) 2016-04-20
JP6277015B2 (ja) 2018-02-07
JP2015162618A (ja) 2015-09-07

Similar Documents

Publication Publication Date Title
KR101613950B1 (ko) 플라즈마 처리장치
JP5270310B2 (ja) 静電チャック及び基板処理装置
US7331307B2 (en) Thermally sprayed member, electrode and plasma processing apparatus using the electrode
KR101835435B1 (ko) 플라즈마 처리 장치
US10741368B2 (en) Plasma processing apparatus
US20050042881A1 (en) Processing apparatus
JP4615464B2 (ja) プラズマ処理装置用電極アッセンブリ及びプラズマ処理装置
JP2007005491A (ja) 電極アッセンブリ及びプラズマ処理装置
JP2003309168A (ja) 静電吸着ホルダー及び基板処理装置
TWI717631B (zh) 電漿處理裝置
JP2007123796A (ja) プラズマ処理室用構造物、プラズマ処理室、及びプラズマ処理装置
KR101898079B1 (ko) 플라즈마 처리 장치
US20070215284A1 (en) Plasma processing apparatus and electrode assembly for plasma processing apparatus
JP2019140155A (ja) プラズマ処理装置
JP6469985B2 (ja) プラズマ処理装置
JP5654083B2 (ja) 静電チャック及び基板処理装置
JP2010045170A (ja) 試料載置電極
TW201933474A (zh) 半導體製造裝置用之零件及半導體製造裝置
JP4355159B2 (ja) 静電吸着ホルダー及び基板処理装置
JP2011171763A (ja) 電極アッセンブリ及びプラズマ処理装置
US20220157576A1 (en) Plasma processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 4