JPH07130826A

JPH07130826A - 静電チャック

Info

Publication number: JPH07130826A
Application number: JP27358193A
Authority: JP
Inventors: Yutaka Nogami; 裕野上
Original assignee: Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 1993-11-01
Filing date: 1993-11-01
Publication date: 1995-05-19

Abstract

(57)【要約】【目的】被吸着物を静電チャックから脱離させた場合
それを従来より容易にできかつ所望の耐電圧を有する静
電チャックを提供する。【構成】静電チャック４０の、被吸着物１５を置くた
めの誘電体層部分４３を、下側誘電体層４３ａとこの上
に積層された最表面の誘電体層４３ｂとで構成する。最
表面の誘電体層を被抵抗が１０¹¹Ωｃｍより大きい材料
で構成する。下側誘電体層を比抵抗が１０⁸Ωｃｍ以上
かつ前記最表面の誘電体層の比抵抗より小さな比抵抗を
有する材料で構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、被吸着物（例えば半
導体基板や導体基板）を静電気によって吸着する静電チ
ャックに関するものである。

【０００２】

【従来の技術】静電力を利用して目的物を保持する装置
は、静電チャックと称され、種々の分野で利用されてい
る。例えば半導体装置の製造プロセスにおいても、半導
体基板等の被吸着物を静電チャックによって保持する試
みがなされている（例えば、特公平３−５１１０１号公
報、文献Ｉ「応用機械工学」８９年５月号ｐｐ．１２８
−１３３。）。

【０００３】図３（Ａ）及び（Ｂ）は、従来の静電チャ
ックの典型的な２つの例を説明するための断面図であ
る。

【０００４】まず、図３（Ａ）は、特公平３−５１１０
１号公報に開示された静電チャックと基本的に同じ構造
を有する静電チャックの説明に供する断面図である。た
だし、ここでは、バイアス印加で使用されるプラズマ処
理装置に組み込める態様を示してある。この従来の第１
の例の静電チャック１０は、導電性材料で構成された例
えば円板状の電極１１とその表面に形成された誘電体層
１３とを具えている。誘電体層１３上に被吸着物１５と
しての例えばシリコンウエハが置かれる。また、この場
合は、プラズマ処理装置での使用を考慮しているため、
電極１１は、支持体としての機能を有しかつ導電性を有
した電極ベース１７上に設けられている。さらに、プラ
ズマ処理時においてＲＦパワーを被吸着物１５に集中さ
せるために、電極１１の周囲に絶縁性材料で構成された
リング（絶縁リング）１９が設けられている。さらに、
電極ベース１７にＲＦ電源２１及びＤＣ電源２３が接続
されている。ただし、ＤＣ電源２３にＲＦ電源２１側か
らＲＦパワーが及ぶことを防止するために、ＤＣ電源２
３はローパスフィルタ２５を介して電極ベース１７と接
続されている。

【０００５】次に、図３（Ｂ）は、上記文献Ｉ（特に文
献Ｉ中の表１のタイプＡの欄）に開示された静電チャッ
クと基本的に同じ構造を有する静電チャックの説明に供
する断面図である。ただし、この場合も、バイアス印加
で使用されるプラズマ処理装置に組み込める態様を示し
てある。なお、図３（Ｂ）において図３（Ａ）に示した
構成成分と同様な構成成分は図３（Ａ）で用いた番号と
同じ番号を付してある。この従来の第２の例の静電チャ
ック３０は、円板状の電極３１とこの電極３１が埋め込
まれている誘電体層３３とを具える。それ以外は、図３
（Ａ）を用いて説明したものと同様な構成となってい
る。

【０００６】このような静電チャック１０（３０）で
は、電極１１（３１）と被吸着物１５との間に所定電圧
を印加して両者の間にクーロン力を生じさせ、この力に
よって被吸着物を誘電体層１３（３３）側に固定してい
る。なお、図３（Ａ）、（Ｂ）の各構成では、上記電圧
印加はＤＣ電源２３によって行える。この際、被吸着物
１５はプラズマを介してＤＣ電源２３のアースに電気的
に接続されて上記電圧印加のための電気的な系が構成さ
れる。

【０００７】

【発明が解決しようとする課題】ところで、上述のよう
な静電チャックでは、誘電体層１３（３３）の絶縁抵抗
が低いほど電荷の蓄積及び除去が迅速になされるので吸
着力の応答特性が良好になりかつ残留吸着力の問題を低
減できることが知られている。その反面、誘電体層１３
（３３）の絶縁抵抗が低いほど吸着物に流れる電流（即
ち漏れ電流）が増すことが知られている。また、この漏
れ電流が大きいと半導体装置の製造プロセスにおいては
問題になることが知られている。たとえば、ＭＯＳ−Ｉ
Ｃ用ウエハを静電チャックで吸着する場合はこの漏れ電
流大きいとＭＯＳ素子を破壊する場合がある等である
（いずれも上記文献Ｉの第１３１頁）。このように、静
電チャックの誘電体層の比抵抗は、吸着力の応答特性と
漏れ電流との関係を考慮した場合、トレードオフの関係
にあるのである。そこで、上記文献Ｉには、現在市販さ
れている静電チャックの誘電体層（１３）３３の絶縁抵
抗値は、ρ＝１０¹³（Ωｃｍ）程度であると記載され、
また、被吸着物（例えば半導体素子）に損傷を与えない
誘電体層１３（３３）の絶縁抵抗値の下限（文献Ｉでは
上限とあるがこれは誤記と思われる。）は、ρ＝１０¹¹
（Ωｃｍ）程度であろうと記載されている。

【０００８】しかしながら、誘電体層１３（３３）の比
抵抗をたとえ上記例示範囲の最低値の１０¹¹Ωｃｍとし
たとしても、蓄積電荷の除去に時間を要し、このため、
被吸着物１５（たとえばシリコンウエハ）を静電チャッ
ク１０（３０）から離脱させるに要する時間が長くなる
ので装置のスループットが低下し易いという問題点があ
った。

【０００９】さらに、従来の静電チャック１０（３０）
はいずれも誘電体層１３（３３）が単層であるため、誘
電体層１３（３３）の品質の良否が静電チャックの特
性、耐久性に大きく影響する。具体的にいえば、たとえ
ば、電極１１をアルミニウムで構成しこの電極１１を陽
極酸化して電極表面にアルマイト層を形成し、このアル
マイト層をもって誘電体層１３を構成する場合では、陽
極酸化を行う前の電極１１に対する前処理、陽極酸化で
得られた皮膜の微細孔を封じるためなされる封孔処理お
のおのの処理条件のばらつきや、陽極酸化に使用する薬
品の組成ばらつき、状態ばらつきによって、誘電体層１
３の品質が変動し易い。さらに、電極１１のエッジ部に
はアルマイト層が形成されにくいので電極１１のエッジ
部上の誘電体層部分の厚さは他の部分より薄くなり易い
ため、ここの耐電圧が低くなる。これらのことから、従
来の静電チャックでは特性や耐久性の劣化が生じ易い。

【００１０】この発明はこのような点に鑑みなされたも
のであり従ってこの発明の目的は、吸着処理後の被吸着
物の静電チャックからの離脱が従来に比べ容易で、か
つ、所望の耐電圧を有した静電チャックを提供すること
にある。

【００１１】

【課題を解決するための手段】この目的の達成を図るた
め、この発明の静電チャックによれば、静電チャック
の、被吸着物を置くための誘電体層部分を、少なくとも
２層の誘電体層で構成し、かつ、これら誘電体層のうち
の最表面の誘電体層の厚さ、誘電率、面積及び比抵抗を
それぞれｄ、ε、Ｓ及びρと表したとき、該最表面の誘
電体層の下記の（１）式で示される電荷蓄積の時定数τ
が、被吸着物をプロセス上の理由から当該静電チャック
に吸着させておきたい時間（以下、「プロセス時間」と
略称する。）に比べ大きくなるように、該最表面の誘電
体層を構成し（好ましくは該最表面の誘電体層の比抵抗
は１０¹¹Ωｃｍ以上とする。）、該最表面の誘電体層よ
り下層の誘電体層を、その比抵抗が１０⁸Ωｃｍ以上か
つ前記最表面の誘電体層の比抵抗より小さな比抵抗を有
するものとしてあることを特徴とする。

【００１２】 τ＝ＣＲ＝（εＳ／ｄ）・（ρｄ／Ｓ）＝ερ ・・・（１）ここで、時定数τがプロセス時間より大きくなるように
する場合のその程度は、たとえばこの静電チャックが使
用されるプロセスがいかなるものか、及び、最表面の誘
電体層及び誘電体層の各々の比抵抗がどういう関係とす
るか等を考慮し決定すれば良い。これに限られないが、
時定数τをプロセス時間に比べ少なくとも１桁オーダー
程度長くするのが良いと考える。

【００１３】また、ここでいうプロセス時間とは、静電
チャックをプラズマ処理装置用とする場合でいえば、プ
ラズマ処理に当たって被吸着物（半導体ウエハ）を静電
チャックに吸着させておく必要がある時間のこと、静電
チャックを露光装置用とする場合でいえば被吸着物（半
導体ウエハ）を露光ステージに固定しておきたい時間の
こと、等である。

【００１４】また、この発明において、最表面の誘電体
層より下層の誘電体層部分の比抵抗を論じるに当たり１
０⁸Ωｃｍという値を述べているのは、吸着力の応答特
性と漏れ電流とのトレードオフ関係を考慮したことによ
る。つまり、最表面の誘電体層がもしピンホール損傷な
どを受けた場合でも、最表面の誘電体層より下層の誘電
体層が比抵抗１０⁸Ωｃｍ以上のものであると漏れ電流
は被吸着物を損傷しない程度に抑えられると考えられる
からである。具体例でいうと、最表面の誘電体層より下
層の誘電体層の大きさを６インチφ、その厚さを１０ｍ
ｍとし、この誘電体層表裏間に１ＫＶの電圧を印加した
とすると、この誘電体層での漏れ電流は、この誘電体層
の比抵抗が１０⁸Ωｃｍであるとすると、約２ｍＡとな
る。この漏れ電流は、半導体装置用の静電チャックとし
て実用上許される範囲内になると考えられるためであ
る。一方、最表面の誘電体層より下層の誘電体層が比抵
抗１０⁸Ωｃｍ程度であると蓄積電荷も迅速に除去でき
ると考えられ、被吸着物の静電チャックからの離脱も迅
速にできると考えられるためである。

【００１５】

【作用】この発明によれば、誘電体層部分を少なくとも
２層の誘電体層で構成したので、最表面の誘電体層とそ
れより下層の誘電体層とで機能を分離できる。具体的に
は、この発明では、最表面の誘電体層の電荷蓄積の時定
数τ（上記（１）式のごとく該最表面の誘電体層の比抵
抗及び誘電率で決定されるもの）をプロセス時間に比べ
大きくしてあるので、プロセス時間中に最表面の誘電体
層に蓄積される電荷量はこのような考慮をしない場合に
比べ少なくなる。また、最表面の誘電体層より下層の誘
電体層の比抵抗は最表面の誘電体層のそれより小さく
（ただし１０⁸Ωｃｍよりは大きく）してあるので、プ
ロセス時間中に発生する電荷は、主に、最表面の誘電体
層より下層の誘電体層表面及び被吸着物の裏面に蓄積さ
れるようになる。さらにまた、被吸着物を静電チャック
から外す処理がなされた時は、蓄積されていた電荷は、
最表面の誘電体層より下層の誘電体層が比抵抗が小さい
ので速く除去されるから、被吸着物の静電チャックから
の離脱が従来より容易になる。

【００１６】また、漏れ電流は最表面の誘電体層及びそ
れより下層の誘電体層の合成抵抗により規定できる。ま
た、もし最表面の誘電体層がピンホールなどの損傷を受
けても、最表面の誘電体層より下層の誘電体層の比抵抗
が少なくとも１０⁸Ωｃｍであるのでこの層により漏れ
電流は規定され、また、静電チャックの耐電圧も充分に
確保される。

【００１７】また、このような電荷蓄積における単位面
積当たりの蓄積電荷量σは、誘電体層の厚さ、誘電率及
び静電チャツクに印加する電圧をそれぞれｄ、ε及びＶ
とすると、周知の通り、σ＝εＶ／ｄで表され、また、
静電吸着力Ｆは、周知の通り、Ｆ＝σ²／２εで表され
る。したがって、誘電体層の厚さｄを調整することによ
り、この誘電体層に蓄積される電荷量とこの静電チャッ
クでの静電吸着力の調整も可能である。

【００１８】

【実施例】以下、実施例として、この発明をバイアス印
加で使用するプラズマ処理装置に組み込む静電チャック
に応用した例を、説明する。この説明をいくつかの図面
を参照して行う。しかしながら、説明に用いる図はこの
発明を理解できる程度に各構成成分の寸法、形状及び配
置関係を概略的に示してあるにすぎない。

【００１９】図１は、実施例の静電チャック４０の説明
に供する断面図である。この実施例の静電チャック４０
は、導電性材料で構成された電極４１を具える。さら
に、被吸着物１５を置くための誘電体層部分としてこの
場合は２層の誘電体層４３ａ及び４３ｂであって後述の
所定の条件を満たす２層の誘電体層４３ａ，４３ｂで構
成した誘電体層部分４３を具える。以下、説明の都合
上、誘電体層部分４３のうちの表面側の誘電体層４３ｂ
を最表面の誘電体層４３ｂと称し、電極４１側の誘電体
層４３ａを下側誘電体層４３ａと称する。

【００２０】また、この場合、プラズマ処理装置での使
用を考慮しているため、電極４１は、支持体としての機
能を有しかつ導電性を有した電極ベース１７上に設けて
ある。さらに、プラズマ処理においてＲＦパワーを被吸
着物１５に集中させるために、電極４１の周囲に絶縁性
材料で構成されたリング（絶縁リング）１９を設けてあ
る。また、電極ベース１７にＲＦ電源２１及びＤＣ電源
２３を接続してある。ただし、ＤＣ電源２３にＲＦ電源
２１側からＲＦパワーが及ぶことを防止するため、ＤＣ
電源２３はローパスフィルタ２５を介して電極ベース１
７と接続してある。この構成の場合、被吸着物１５はプ
ラズマを介してアースに電気的につながれる。そして、
ＤＣ電源２３をオンすると電極４１及び被吸着物１５間
にクーロン力が生じるので、被吸着物１５は誘電体層４
３ａ側に固定される。ただし、電極ベース１７、絶縁リ
ング１９、ＲＦ電源２１、ＤＣ電源２３及びローパスフ
ィルタ２５は、バイアス印加で使用されるプラズマ処理
装置を考慮したためのものであるから、他の装置にこの
発明の静電チャックを応用する場合はこれらは必ずしも
必須のものでないことは理解されたい。ただし、被吸着
物１５と電極４１との間に所定電圧を印加するための手
段はこの発明の実施に当たり用意することになる。

【００２１】なお、以下の説明の都合上、静電チャック
４０、電極ベース１７、絶縁リング１９、ＲＦ電源２
１、ＤＣ電源２３及びローパスフィルタ２５で構成され
る部分を、プラスマ処理装置に適した静電チャック装置
５０と称することにする。

【００２２】ここで、電極４１は任意好適な導電性材料
で構成でき、また、その形状も任意のものとできる。こ
こでは、電極４１の形状は円形状としている。

【００２３】また、下側誘電体層４３ａは、その比抵抗
が１０⁸Ωｃｍ以上かつ最表面の誘電体層４３ａの比抵
抗より小さな比抵抗を有する材料であれば任意好適なも
ので構成できる。ただし、蓄積電荷の除去を迅速にする
ことを考えるなら、なるべく１０⁸Ωｃｍに近い側の比
抵抗の下側誘電体層４３ａとするのが好適である。たと
えば、ＴｉＯ₂を適当量（例えば２〜３％）含んだＡｌ
₂Ｏ₃は下側誘電体層４３ａの構成材料として挙げられ
る。なお、この例の下側誘電体層４３ａは、電極４１を
内蔵する構成としている。しかし、下側誘電体層４３ａ
は、電極４１を内蔵する態様ではなく、電極４１上に形
成された状態のものとしても良い。

【００２４】また、最表面の誘電体層４３ｂは、その厚
さ、誘電率、面積及び比抵抗をそれぞれｄ、ε、Ｓ及び
ρと表したとき、最表面の誘電体層４３ａの下記の
（１）式で示される電荷蓄積の時定数τが、被吸着物１
５をプロセス上の理由で当該静電チャック４０に吸着さ
せておきたい時間（プロセス時間）に比べ大きくなるよ
うな構成（ただし、比抵抗は１０⁸Ωｃｍより大きいも
のとする。）としてある。

【００２５】 τ＝ＣＲ＝（εＳ／ｄ）・（ρｄ／Ｓ）＝ερ ・・・（１）この最表面の誘電体層４３ｂの構成材料は任意好適なも
のとできる。たとえば、高純度アルミナ（比抵抗＞１０
¹⁴Ωｃｍ）、透光性アルミナ（比抵抗＞１０¹⁵Ωｃ
ｍ）、単結晶サファイヤ（比抵抗＞１０¹⁶Ωｃｍ）、ボ
ロンアイトライド（ＢＮ：比抵抗＞１０¹⁴Ωｃｍ）、ア
ルミニウムナイトライド（ＡｌＮ：＞１０¹³Ωｃｍ）、
炭化珪素燒結体（たとえば日立化成セラミックス（株）
のヘキサロイ（商品名）：比抵抗＞１０¹⁰Ωｃｍ）など
は、最表面の誘電体層４３ｂの構成材料として好適であ
る。なお、下側誘電体層４３ａ及び最表面の誘電体層４
３ｂはこれに限られないが例えばスパッタ法等の公知の
成膜方法により形成できる。

【００２６】この発明の静電チャックの等価回路図は図
２に示したようなものと考えることができる。この図２
においてＲ_aは下側誘電体層４３ａの抵抗成分、Ｒ_bは
最表面の誘電体層４３ｂの抵抗成分である。下側誘電体
層４３ａの比抵抗、厚さ及び面積をそれぞれρ_a、ｄ_a
及びＳ_aとし、最表面の誘電体層４３ｂの比抵抗、厚さ
及び面積をそれぞれρ_b、ｄ_b及びＳ_bとしたとき、こ
れらＲ_a、Ｒ_bは、Ｒ_a＝（ρ_a・ｄ_a）／Ｓ_aであ
り、Ｒ_b＝（ρ_b・ｄ_b）／Ｓ_bである。この等価回路
図を参照してこの発明の静電チャックの動作を説明す
る。ただし、プロセス時間などは以下のように仮定する
ものとする。

【００２７】いまプロセス時間を１分とし、最表面の誘
電体層４３ｂの時定数τを前記プロセス時間の１０倍の
１０分＝６００秒に設定することを考える。ここで、最
表面の誘電体層４３ｂの比誘電率が１０であり、真空の
誘電率が８．８５４×１０^-12Ｆｍ^-1であるとすると、
上記（１）式を満足するためには、最表面の誘電体層４
３ｂの比抵抗ρ_bは、（１）式中のρをρ_bと置き換え
て、 τ＝ερ_b＝１０×８．８５４×１０^-12×ρ_b＝６００ ρ_b＝６００／（１０×８．８５４×１０^-12）［Ωｍ］＝６．８×１０¹⁴Ωｃｍとなる。ここで下側誘電体層４３ａの比抵抗ρ_aをたと
えば１０⁸〜１０¹⁰Ωｃｍと仮定したなら、この最表面
の誘電体層４３ｂの比抵抗６．８×１０¹⁴Ωｃｍは下側
誘電体層４３ａのそれに比べ充分に大きい。したがっ
て、ＤＣ電源２３（図１参照）をオンすると下側誘電体
層４３ａの容量Ｃ_aが先ず充電される。すなわち、ＤＣ
電源２３（図１参照）をオンすると下側誘電体層４３ａ
の表面に電荷が先ず蓄積される。しかし、ρ_b＞＞ρ_a
なので最表面の誘電体層４３ｂの容量Ｃ_bにはプロセス
時間内には電荷はほとんど蓄積されない。また、ＤＣ電
源２３をオンすると被吸着物１５の裏面には、下側誘電
体層４３ａの表面に生じた電荷と反対の極性の電荷が蓄
積される。被吸着物１５と下側誘電体層４３ａとの間に
生じるクーロン力により被吸着物は静電チャック４０に
吸着される。

【００２８】また、被吸着物１５を静電チャック４０よ
り離脱するためにＤＣ電源２３をオフすると、下側誘電
体層４３ａの比抵抗が１０⁸〜１０¹⁰Ωｃｍであるの
で、こ誘電体層４３ａの放電時定数は上記（１）式よ
り、８．８５４×１０^-5秒〜８．８５４×１０^-3秒とな
るから、下側誘電体層４３ｂに主に蓄積されていた電荷
は迅速に除去される。このため、被吸着物１５を静電チ
ャック４０より迅速に離脱させることができる。

【００２９】また、下側誘電体層４３ａの比抵抗が１０
⁸〜１０¹⁰Ωｃｍであるので、万一最表面の誘電体層４
３ｂの損傷が生じてもこの下側誘電体層４３ａにより漏
れ電流を規定できかつ耐電圧も確保できる。

【００３０】なお、上記プラズマ処理装置に適した静電
チャック装置５０を有するプラズマ処理装置は以下に説
明するように使用できる。先ず、図示を省略したプラズ
マ処理容器内に周知の方法によりプラズマを生成する。
このプラズマ生成法には、電極ベース１７にＲＦパワー
を容量結合により直接供給する方法も含まれる。次に、
ＲＦ電源２１及びＤＣ電源２３によりＲＦバイアスパワ
ー及びＤＣバイアスをそれぞれ印加する。このＤＣバイ
アスにより静電チャック４０は被吸着物１５を吸着す
る。所定のプラズマ処理がなされる。被吸着物１５を静
電チャック４０より離脱するには、ＲＦ電源２１及びＤ
Ｃ電源２３をオフする。なお、被吸着物１５の静電チャ
ック４０からの離脱速度を早めるために、必要ならば、
緩和放電を所要時間続行して静電チャック４０の蓄積電
荷の除去を促進させても良い。

【００３１】上述においては、この発明の静電チャック
の実施例について説明したがこの発明は上述の実施例に
限られない。

【００３２】例えば上述の実施例ではこの発明をプラズ
マ処理装置に応用する例を示したが、この発明は露光装
置用ステージやウエハ搬送用ステージ等の半導体製造プ
ロセス中のの種々のプロセスやそこで使用される装置に
応用できる。また、半導体分野以外の分野にも応用でき
る。また、上述の実施例では誘電体層部分４３を２層の
誘電体４３ａ，４３ｂで構成していたが、必要によって
は３層以上の誘電体で構成しても良い。

【００３３】

【発明の効果】上述した説明からも明らかなように、こ
の発明の静電チャックは、被吸着物を置くための誘電体
層部分を、所定の条件の少なくとも２層の誘電体層で構
成したので、最表面の誘電体層とそれ以外の誘電体層と
で機能を分離できる。このため、吸着力の応答特性と漏
れ電流との両特性を考慮した静電チャツクを実現できる
ので、被吸着物の静電チャックからの離脱が従来より容
易でかつ従来と少なくとも同等の耐久性を示す静電チャ
ックを提供できる。

【図面の簡単な説明】

【図１】実施例の静電チャックの説明図であり、ＲＦ電
力印加で使用されるプラズマ処理装置に応用した例を示
した図である。

【図２】実施例の静電チャックの説明図であり、その等
価回路を示した図である。

【図３】（Ａ）及び（Ｂ）は従来の静電チャックの説明
図であり、ＲＦ電力印加で使用されるプラズマ処理装置
に応用した例を示した図である。

【符号の説明】

１５：被吸着物１７：電極ベース１９：絶縁リング２１：ＲＦ電源２３：ＤＣ電源２５：ローパスフィルタ４０：実施例の静電チャック４１：電極４３：誘電体層部分４３ａ：下側誘電体層４３ｂ：最表面の誘電体層５０：プラズマ処理装置に適した静電チャック装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年１０月２１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】

【発明が解決しようとする課題】ところで、上述のよう
な静電チャックでは、誘電体層１３（３３）の絶縁抵抗
が低いほど電荷の蓄積及び除去が迅速になされるので吸
着力の応答特性が良好になりかつ残留吸着力の問題を低
減できることが知られている。その反面、誘電体層１３
（３３）の絶縁抵抗が低いほど吸着物に流れる電流（即
ち漏れ電流）が増すことが知られている。また、この漏
れ電流が大きいと半導体装置の製造プロセスにおいては
問題になることが知られている。たとえば、ＭＯＳ−Ｉ
Ｃ用ウエハを静電チャックで吸着する場合はこの漏れ電
流が大きいとＭＯＳ素子を破壊する場合がある等である
（いずれも上記文献Ｉの第１３１頁）。このように、静
電チャックの誘電体層の比抵抗は、吸着力の応答特性と
漏れ電流との関係を考慮した場合、トレードオフの関係
にあるのである。そこで、上記文献Ｉには、現在市販さ
れている静電チャックの誘電体層（１３）３３の絶縁抵
抗値は、ρ＝１０¹³（Ωｃｍ）程度であると記載され、
また、被吸着物（例えば半導体素子）に損傷を与えない
誘電体層１３（３３）の絶縁抵抗値の下限（文献Ｉでは
上限とあるがこれは誤記と思われる。）は、ρ＝１０¹¹
（Ωｃｍ）程度であろうと記載されている。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】 τ＝ＣＲ＝（εＳ／ｄ）・（ρｄ／Ｓ）＝ερ ・・・（１）この最表面の誘電体層４３ｂの構成材料は任意好適なも
のとできる。たとえば、高純度アルミナ（比抵抗＞１０
¹⁴Ωｃｍ）、透光性アルミナ（比抵抗＞１０¹⁵Ωｃ
ｍ）、単結晶サファイヤ（比抵抗＞１０¹⁶Ωｃｍ）、ボ
ロンナイトライド（ＢＮ：比抵抗＞１０¹⁴Ωｃｍ）、ア
ルミニウムナイトライド（ＡｌＮ：比抵抗＞１０¹³Ωｃ
ｍ）、炭化珪素燒結体（たとえば日立化成セラミックス
（株）のヘキサロイ（商品名）：比抵抗＞１０¹⁰Ωｃ
ｍ）などは、最表面の誘電体層４３ｂの構成材料として
好適である。なお、下側誘電体層４３ａはバルク材で作
り、その上の最表面の誘電体層４３ｂはこれに限られな
いが例えばスパッタ法又はＣＶＤ法等の公知の成膜方法
により形成できる。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/31

Claims

【特許請求の範囲】

【請求項１】静電チャックの、被吸着物を置くための
誘電体層部分を、少なくとも２層の誘電体層で構成し、
かつ、これら誘電体層のうちの最表面の誘電体層の厚さ、誘電
率、面積及び比抵抗をそれぞれｄ、ε、Ｓ及びρと表し
たとき、該最表面の誘電体層の下記の（１）式で示され
る電荷蓄積の時定数τが、被吸着物をプロセス上の理由
で当該静電チャックに吸着させておきたい時間に比べ大
きくなるように、該最表面の誘電体層を構成し、該最表面の誘電体層より下層の誘電体層を、その比抵抗
が１０⁸Ωｃｍ以上かつ前記最表面の誘電体層の比抵抗
より小さな比抵抗を有するものとしてあることを特徴と
する静電チャック。 τ＝ＣＲ＝（εＳ／ｄ）・（ρｄ／Ｓ）＝ερ ・・・（１）