JP5574962B2 - プラズマ処理装置およびプラズマ処理方法 - Google Patents

プラズマ処理装置およびプラズマ処理方法 Download PDF

Info

Publication number
JP5574962B2
JP5574962B2 JP2010520877A JP2010520877A JP5574962B2 JP 5574962 B2 JP5574962 B2 JP 5574962B2 JP 2010520877 A JP2010520877 A JP 2010520877A JP 2010520877 A JP2010520877 A JP 2010520877A JP 5574962 B2 JP5574962 B2 JP 5574962B2
Authority
JP
Japan
Prior art keywords
pulse
current
positive
bias
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010520877A
Other languages
English (en)
Other versions
JPWO2010008006A1 (ja
Inventor
博之 牧野
勝 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2010520877A priority Critical patent/JP5574962B2/ja
Publication of JPWO2010008006A1 publication Critical patent/JPWO2010008006A1/ja
Application granted granted Critical
Publication of JP5574962B2 publication Critical patent/JP5574962B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)

Description

本発明はプラズマを用いて基板を処理するプラズマ処理装置およびプラズマ処理方法に関する。
プラズマ処理装置の一例として、プラズマによりイオン打ち込みを行う装置は下記の２つのタイプが知られている。
タイプ１：レジストパターン等の基板依存性を軽減するため高周波交流によるバイアス電圧印加を行う（特許文献１参照）。
タイプ２：パルス電源による正のバイアス電圧印加を行なう（特許文献２参照）。
タイプ１は、バイアス電圧が低い場合に良く用いられるが、交流電圧を印加するので、ウェハに余分なエネルギーが注入され、ウェハの熱負荷が大きくなる。
タイプ２は、イオン打ち込みに関係無い正電位分を制御出来、ウェハの熱負荷を下げることが出来る。
ところで、イオン打ち込み装置には、真空容器内で基板を保持し基板の温度管理を行うために静電チャック（以下、ＥＳＣと略称することがある）が備えられるが、ＥＳＣの種類により、バイアスを印加する方法が異なる。すなわち、ＥＳＣには、容量性のもので電流を流さないもの｛ＣＲ型（クーロン型）｝と、微弱電流を流すもの｛ＪＲ型（ジャンセン・ラーベック型）｝とが存在する。
ＣＲ型のＥＳＣを使用する場合はイオンの打ち込み電流は基板抵抗に影響されず上下のコンデンサにより、容量成分で流れる。一方、ＪＲ型のＥＳＣを使用する場合にはイオンの打ち込み電流は基板抵抗により左右される。しかし、基板にレジストマスク（レジストパターン）等の電流を流さないものが存在すると、ＥＳＣとの接触箇所により電流が基板の周方向に流れ、イオン打ち込みの均一性に影響を及ぼす。一般的には、ＣＲ型のＥＳＣを用いた方がレジストマスク等の影響を受け難く、安定してイオン打ち込みの均一性を得ることが出来る。
パルス電源を用いイオン打ち込みを目的とするイオン打ち込み装置のバイアス印加はパラメータとして周波数、デューティ比、電圧の三種類が存在する。しかし、これらのパラメータは現状では特に最適化されることも無く、実際に試験を行って好ましい値を決定しており、非効率的である。
パルス電源を用いてイオン打ち込みを行う場合には、ＪＲ型のＥＳＣを用いることが多い。その理由は、ＣＲ型のＥＳＣでは直流電流を流すことが難しいためである。この場合、パルス電源の周波数としては、１０ｋＨｚ以下が用いられる。周波数の上限値は、イオンの追随可能な周波数(約１ＭＨｚ以下)が上限値として考えられるが、ＪＲ型のＥＳＣにおいても高周波(１０ｋＨｚ以上）ではコンデンサの容量成分の電流が主体となる。
国際公開第２００６／１０７０４４号パンフレット 特開２００１−３５８１２９
先述のように、バイアス電圧電源として直流電源を用い、微弱電流を流すＪＲ型のＥＳＣを使用して基板抵抗成分で電流を流す場合、基板上にレジストマスクのような絶縁体が存在すると、電流がその部分では流れないため、イオン打ち込みは絶縁体のパターン（例えばレジストパターン）に依存しイオン打ち込みを均一にすることが難しい。
一方、バイアス電圧電源として交流電源を用い、ＣＲ型のＥＳＣを使用した場合、基板全体が絶縁体の上に存在するため、抵抗性の電流は発生せず、容量性の電流が流れることから、絶縁体のパターンに対する依存性が小さい。しかし、交流電源を使用すると正負同等の電圧が印加されるため基板に余分な熱負荷が発生し、電圧を高くすると無視出来ない程の熟負荷となる。
以上のような問題点に鑑みて、本発明の課題は、基板への無駄な熟負荷を軽減し、均一性良く処理を行うことの出来るプラズマ処理装置およびプラズマ処理方法を提供することにある。
本発明によるプラズマ処理装置は、基板への無駄な熟負荷を軽減して均一性良く処理を行うために、パルス電源で正負両極性を持つパルスを印加できるようにすると共に、パルスの周波数、パルス幅、印加電圧の少なくとも１つの最適化を行うことが出来るようにしたものである。
本発明の第１の態様によれば、プラズマを用いて真空容器内で基板を処理するプラズマ処理装置であって、前記基板を保持するための静電チャックと、正負両極性を持つパルスをバイアス電圧として印加するためのパルス電源と、前記パルスの正負両極それぞれについて制御する制御手段と、を含むことを特徴とするプラズマ処理装置が提供される。
上記の態様によるプラズマ処理装置においては、前記真空容器内のプラズマ抵抗値を計測する計測手段を更に備え、前記制御手段は、正バイアスパルスの印加時間を、前記静電チャックに起因するあらかじめ知られているコンデンサ容量と前記計測手段で計測されたプラズマ抵抗値の積以下とすることが好ましい。
上記の態様によるプラズマ処理装置においてはまた、パルス印加中の電流を計測する電流計測手段を更に備え、前記制御手段は、前記電流計測手段から計測された電流値を受け、正バイアスパルス印加時に計測された電流の時間積分値と同等の電流の時間積分値になるように正バイアスパルス印加後に逆バイアスパルスを印加することにより、正バイアスパルスの印加によって前記基板あるいは静電チャックに残留する電荷のデチャージを行うことが好ましい。
本発明の第２の態様によれば、プラズマを用いて基板を処理するプラズマ処理方法であって、前記基板を静電チャックで保持し、正負両極性を持つパルスをバイアス電圧として印加し、前記パルスの正負両極それぞれについて制御することを特徴とするプラズマ処理方法が提供される。
上記の態様によるプラズマ処理方法においては、第２のプラズマ抵抗値を計測し、正バイアスパルスの印加時間を、前記静電チャックに起因するあらかじめ知られているコンデンサ容量と計測されたプラズマ抵抗値の積以下とすることが好ましい。
上記の態様によるプラズマ処理方法においてはまた、パルス印加中の電流を計測し、正バイアスパルス印加時に計測された電流の時間積分値と同等の電流の時間積分値になるように正バイアスパルス印加後に逆バイアスパルスを印加することにより、正バイアスパルスの印加によって前記基板あるいは静電チャックに残留する電荷のデチャージを行うようにしても良い。
上記の態様によるプラズマ処理方法においては更に、正バイアスパルスの１パルス当たりの電圧を多段階に変化させても良いし、正バイアスパルス印加後の逆バイアスパルスの印加を不連続としても良い。
本発明によれば、パルス電源で正負両極性を持つパルスを印加できるようにすると共に、正逆それぞれのバイアスパルスについて最適化を行うことが出来るようにしたことにより、基板への無駄な熟負荷を軽減して均一性良くイオン打ち込み等の処理を行うことが出来る。
本発明が適用されるプラズマ処理装置の一例として、プラズマを用いたイオン打ち込み装置の概略構成を示した図である。 図１に示したイオン打ち込み装置において、処理される基板上にレジストマスクのような絶縁体が存在する場合の問題点を説明するための図である。 図１に示した基板ホルダに印加されるパルスによるバイアス電圧について説明するための波形図である。 図１に示した基板ホルダに印加される正バイアスおよび逆バイアス電圧と電流との関係を示した特性図である。 図３に示したパルスによるバイアス電圧の他の例を示した波形図である。
図１を参照して、本発明が適用されるプラズマ処理装置の一例として、プラズマを用いたイオン打ち込み装置について説明する。
真空容器１０には、その内部を真空に排気するための真空ポンプ２０が真空バルブ２１を介して接続されている。真空容器１０にはまた、その内部にキャリアガスを導入するためのキャリアガス源３０、処理ガスを導入するための処理ガス源３２がそれぞれガスバルブ３１、３３を介して接続されている。真空容器１０は電気的にアースに接続されている。真空容器１０外にはプラズマ生成のためのプラズマ発生用コイル４１が設置され、真空容器１０内には処理される基板５０、および基板５０を保持するための基板ホルダ６０が内蔵されている。
基板ホルダ６０には、バイアス電位を発生させるためのバイアス用電源７０が接続されている。プラズマ発生用コイル４１にはプラズマ発生電源４０が接続されている。基板ホルダ６０には静電チャック（ＥＳＣ)６１が設置されている。静電チャック６１は多くの場合、チャック機能に加えて基板温度管理機能を持つ。静電チャック６１は静電チャック用電源６２に接続されている。なお、基板ホルダ６０は絶縁板６３を介して真空容器１０内に設けられ、真空容器１０とは電気的に絶縁されている。
ところで、プラズマ処理の中には、基板５０に対してイオン打ち込みを目的とする処理が存在し、例えば、エッチングやドーピング等を挙げることが出来る。このイオン打ち込みを行うのは、基板ホルダ６０に加わる電圧によるイオンの加速であり、単純には基板ホルダ６０にバイアス電圧を印加する。
通常、このバイアス電圧電源には交流と直流がある。先述した通り、バイアス電圧電源として直流電源を用い、微弱電流を流すＪＲ型の静電チャックを使用して基板抵抗成分で電流を流す場合、図２に示す通り、基板５０上に絶縁体（例えば、レジストマスク５５や誘電体膜）が存在すると、電流がその部分では流れないため、イオン打ち込みは絶縁体のパターン（例えばレジストパターン）に依存しイオン打ち込みを均一にすることは難しい。
一方、バイアス電圧電源として交流電源を用い、ＣＲ型の静電チャックを使用した場合、基板全体が絶縁体の上に存在するため、抵抗性の電流は流れず、容量性の電流が流れることから、絶縁体のパターンに対する依存性は小さい。しかし、交流電源を使用すると正負同等の電圧が印加されるため基板に余分な熱負荷が発生し、電圧を高くすると無視出来ない程の熟負荷となる。
そこで、本発明では、バイアス用電源７０として正負両極性を持つパルスを印加でき、しかも正負両極それぞれのパルスを自由に調節出来るパルス電源を用い、これを制御する制御部１００を備える。
このようなパルス電源のパラメータには、パルスの周波数、パルス幅、印加電圧が存在し、印加電圧は必要なイオン打ち込みエネルギーにより決定される。本発明はこれらのパラメータのうち、特にパルス幅を、バイアス用電源７０に接続した制御部１００により自動的に設定できるようにしており、以下にこれについて説明する。
パルス電源の周波数は、イオンの追随可能な速度以下でなければならないので概ね１ＭＨｚ以下となる。バイアス電圧として高周波パルス電圧を印加することにより、絶縁体（基板５０、静電チャック６１)にはコンデンサ効果により容量性の電流が流れ、電荷が飽和するまでの間にバイアス電圧は基板５０に均一性良く印加される。ここで、静電チャック６１を誘電体と見なした場合の静電容量Ｃは、以下の式で表される。
Ｃ＝（ε０×Ｓ）／ｄ
上記式において、ε０は誘電体の誘電率、Ｓは静電チャック６１の面積、ｄは静電チャック６１の厚さであり、電圧Ｖを印加した場合の電荷Ｑは、Ｑ＝Ｃ×Ｖで表される。ここで、電流が流れる時間（時定数）τは、ここでは外部回路やプラズマに起因するプラズマ抵抗値Ｒにより決定され、τ＝Ｒ×Ｃで表される。
一般的に、プラズマはコンデンサ成分やコイル成分を持つ非線形質のものであるが、ここでは単純な抵抗と仮定して扱う。このプラズマ抵抗値Ｒはプラズマ密度の関数Ｒ（Ｎｅ）となると考えられる。
パルスによるバイアス電圧の印加時間は、パルス幅ｔｐとなり、ｔｐ≦τ（＝Ｒ×Ｃ）の条件を満たす間、バイアス電圧は均等にかかることになる。逆に言えば、時定数τ以上にバイアス電圧を印加しても熱負荷の増加を招くのみでイオン打ち込み電圧としては意味の無いものになる。
これによりプラズマ密度に対応した最適なパルス幅を設定することが可能となる。例えば、プラズマ抵抗値をその都度計測する抵抗計測機構を搭載することが可能であり、この抵抗計測機構で計測された抵抗値を制御部１００に入力することにより、制御部１００で最適パルス幅を計算して自動的に設定することが可能となる。抵抗計測機構としては、例えばプラズマ密度を計測してプラズマ抵抗値を推測するプローブ計測器１１０を用いることができる。
具体例として、絶縁体（レジストマスク５５や誘電体膜等）のパターン等の依存性を軽減するため、基板を絶縁物上に搭載する構成とする。この場合、絶縁物はＣＲ型の静電チャックとするが、電源周波数が１０ｋＨｚ以上であれば静電チャックが絶縁体となるのでＪＲ型も使用できる。多くの場合、静電チャックの静電容量Ｃは数十ｎＦから数ｎＦ程度のものである。これは、静電容量Ｃが大きすぎると正バイアスを０とした場合の残留容量が大きく、静電チャックのデチャック性能が悪化するからである。プラズマ源を電子密度Ｎｅが１０１１〜１０１３／ｃｍ３のプラズマを発生させるもの｛例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＳＷＰ（Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）、ＨＷＰ（Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）、ＣＣＰ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、平行平板等｝とした場合、先述の様にプラズマを単純抵抗と見なした場合、プラズマ抵抗値は１０ｋΩ〜１ＭΩ程度となる。このプラズマにパルスによるバイアス電圧を印加する。
ここで、先述した通り時定数τ＝Ｒ×Ｃである。つまり、パルス幅が時定数τを超えると無駄にバイアス電圧をかけているだけとなる（デューティ比を５０％で考えた場合の周波数５０ｋＨｚ〜５０Ｈｚとなる）。
以上のように、正バイアスパルスの印加時間、つまりパルス幅ｔｐは、ｔｐ≦τ（＝Ｒ×Ｃ）の条件を満たすようにされる。
次に、逆バイアスについて説明する。単純にパルスによる片極のみの打ち込みを行うだけでは、電荷が基板５０、静電チャック６１に残留することが考えられる。この残留した電荷は、パルス電位を０とした後、基板５０内を通りプラズマ内の電子と共に消滅するが、今度は、絶縁物材料および基板材料の抵抗Ｒｉｎｓにより決まる時間(Ｒｉｎｓ×Ｃ)だけ、電荷は抜け切れない。通常、この抵抗Ｒｉｎｓは極めて大きく、この時間(Ｒｉｎｓ×Ｃ)経過より先に再度バイアス電圧を印加した場合、基板５０、静電チャック６１内に残った電荷分だけバイアス電圧を印加出来る時間（電荷量）は減少する。この状態を何度も繰り返すと残留電荷量が増え続けてゆき、やがてバイアス電圧は有効に作用しなくなる。
このような状態を軽減するため、逆バイアス電圧を印加する方法がある。この場合のパルスイメージを図３に示す。図３ではバイアス電圧を印加電圧Ｖ−、逆バイアス電圧をデチャージ電圧Ｖ＋で示しており、バイアス電圧Ｖ−印加時に静電チャックに残留する電荷量をＱ−とする。この電荷量Ｑ−を０とする様に逆バイアス電圧Ｖ＋を印加することとし、逆バイアス電圧Ｖ＋印加時の電荷量をＱ＋と表す。この時のバイアス電圧Ｖ−と電流ｉ−および逆バイアス電圧Ｖ＋と電流ｉ＋はプラズマの特性で決まり、一般的なイメージとしては、図４に示す通りとなる。
バイアス用電源７０のラインに電流計測機構１２０を設けて逆バイアス印加時に流れる電流ｉ＋を計測し、制御部１００により、計測した電流を時間で積算した値（電流の時間積分値）が電荷量Ｑ−と同等かそれ以上になるように逆バイアスを印加させると効率良くバイアス電圧Ｖ−を印加することが出来る。そして、次の数１の条件式で逆バイアス電圧Ｖ＋の印加時間ｔ2を決定することが出来る。
Figure 0005574962
実際には電流ｉ＋を調整することはできないので、制御部１００において図４の特性から電流ｉ＋に対応する逆バイアス電圧Ｖ＋を推測し、推測した値の逆バイアス電圧を印加させる。
なお、上記の条件式における電荷量Ｑ−に代えて、正バイアスパルス印加時の電流ｉ−を上記電流計測機構１２０で計測し、制御部１００において、計測した電流ｉ−の時間積分値を実測値として用いることで制御が容易になる。つまり、逆バイアスパルス電圧Ｖ＋の印加時間ｔ2を以下の数２の式により決定することが出来る。
Figure 0005574962
上記数２の式において、ｔ1は正バイアスパルス印加時間で、先述した通り時定数τ（＝Ｒ×Ｃ）以下であり、τを超える場合はτとする。
以上のように、正バイアスパルス印加時に計測された電流ｉ−の時間積分値と同等の電流ｉ＋の時間積分値になるように、逆バイアス電圧Ｖ＋を決めたうえで時間ｔ2だけ逆バイアスパルスを印加するようにされる。但し、電荷量Ｑ＋がＱ−を超えるとその分だけ次に印加するバイアス電圧は下がることとなる。
図５に示すように、パルス電源によっては、正のバイアスパルス印加時間ｔ1とこの後の負の逆バイアスパルス印加時間ｔ2の間が連続でない場合が存在するが、基本的には同様の考え方で良い。
図３、図５のバイアスパルスを印加する場合、制御部１００で設定可能なパラメータは、バイアス電圧（印加電圧）Ｖ−、逆バイアス電圧（デチャージ電圧）Ｖ＋、正のバイアスパルス印加時間（印加時パルス幅）ｔ1、逆バイアスパルス印加時間（デチャージ時パルス幅）ｔ2である。
また、パルス電圧を多段階に変化させた場合においても実際に流れ込んだ電流ｉ−と時間(正負それぞれの電圧の印加時間)の積分値を使うことが望ましい。
以上説明してきた本発明の実施形態によれば以下の効果が得られる。
１．ＣＲ型の静電チャックを用いることにより、基板上の絶縁体のパターン依存性の少ないイオン打ち込みが可能なプラズマ処理装置および処理方法を提供することができる。勿論、パルス電源周波数の高い場合にはＪＲ型の静電チャックも適用可能である。
２．無駄な熱負荷発生の少ないプラズマ処理装置および処理方法を提供することができる。
３．正負両極性のパルス電圧を発生するバイアス用電源における周波数、デューティ比、印加電圧のパラメータを自動設定出来るプラズマ処理装置を提供することができる。
４．確実なバイアス電圧の印加可能なプラズマ処理装置を提供することができる。
以上、本発明を、好ましい実施形態について説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。例えば、上記実施形態では、静電チャックとして、チャック機能に加えて基板温度管理機能を持つものを用いたが、基板温度管理機能を持たない静電チャックが用いられても良い。
１０ 真空容器
２０ 真空ポンプ
２１ 真空バルブ
３０ キャリアガス源
３１、３３ ガスバルブ
３２ 処理ガス源
４０ プラズマ発生用コイル
４１ プラズマ発生電源
５０ 基板
５５ レジストマスク
６０ 基板ホルダ
６１ 静電チャック
６３ 絶縁板
７０ バイアス用電源
１００ 制御部
１１０ プローブ計測器
１２０ 電流計測機構

Claims (6)

  1. プラズマを用いて真空容器内で基板を処理するプラズマ処理装置であって、
    前記基板を保持するための静電チャックと、
    正負両極性を持つパルスをバイアス電圧として印加するためのパルス電源と、
    前記パルスの正負両極それぞれについて制御する制御手段と、
    パルス印加中のバイアス電流を計測する電流計測手段と、を備え、
    前記制御手段は、前記電流計測手段から計測された電流値を受け、正バイアスパルス印加時に計測された電流の時間積分値と同等の電流の時間積分値になるように正バイアスパルス印加後に逆バイアスパルスを印加することにより、正バイアスパルスの印加によって前記基板あるいは静電チャックに残留する電荷のデチャージを行うことを特徴とするプラズマ処理装置。
  2. 前記パルス電源の周波数が１０ｋＨｚを超えるものであることを特徴とする請求項１に記載のプラズマ処理装置。
  3. プラズマを用いて基板を処理するプラズマ処理方法であって、
    前記基板を静電チャックで保持し、
    正負両極性を持つパルスをバイアス電圧として印加し、
    前記パルスの正負両極それぞれについて制御するようにし、この制御に際しては、パルス印加中のバイアス電流を計測し、正バイアスパルス印加時に計測された電流の時間積分値と同等の電流の時間積分値になるように正バイアスパルス印加後に逆バイアスパルスを印加することにより、正バイアスパルスの印加によって前記基板あるいは静電チャックに残留する電荷のデチャージを行うことを特徴とするプラズマ処理方法。
  4. 前記パルスの周波数を１０ｋＨｚを超えるものとすることを特徴とする請求項３に記載のプラズマ処理方法。
  5. 正バイアスパルスの１パルス当たりの電圧を多段階に変化させることを特徴とする請求項３に記載のプラズマ処理方法。
  6. 正バイアスパルス印加後の逆バイアスパルスの印加を不連続とすることを特徴とする請求項３に記載のプラズマ処理方法。
JP2010520877A 2008-07-16 2009-07-15 プラズマ処理装置およびプラズマ処理方法 Expired - Fee Related JP5574962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010520877A JP5574962B2 (ja) 2008-07-16 2009-07-15 プラズマ処理装置およびプラズマ処理方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008185016 2008-07-16
JP2008185016 2008-07-16
JP2010520877A JP5574962B2 (ja) 2008-07-16 2009-07-15 プラズマ処理装置およびプラズマ処理方法
PCT/JP2009/062776 WO2010008006A1 (ja) 2008-07-16 2009-07-15 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2010008006A1 JPWO2010008006A1 (ja) 2012-01-05
JP5574962B2 true JP5574962B2 (ja) 2014-08-20

Family

ID=41550408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010520877A Expired - Fee Related JP5574962B2 (ja) 2008-07-16 2009-07-15 プラズマ処理装置およびプラズマ処理方法

Country Status (5)

Country Link
US (1) US8366833B2 (ja)
JP (1) JP5574962B2 (ja)
KR (1) KR101283360B1 (ja)
TW (1) TWI390582B (ja)
WO (1) WO2010008006A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013740B2 (ja) * 2012-02-03 2016-10-25 東京エレクトロン株式会社 離脱制御方法及びプラズマ処理装置の制御装置
GB201321463D0 (en) * 2013-12-05 2014-01-22 Oxford Instr Nanotechnology Tools Ltd Electrostatic clamping method and apparatus
US9530626B2 (en) * 2014-07-25 2016-12-27 Tokyo Electron Limited Method and apparatus for ESC charge control for wafer clamping
JP6442242B2 (ja) * 2014-11-17 2018-12-19 株式会社日立ハイテクノロジーズ プラズマ処理装置
US10811296B2 (en) * 2017-09-20 2020-10-20 Applied Materials, Inc. Substrate support with dual embedded electrodes
US10510575B2 (en) * 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
KR102277822B1 (ko) * 2019-07-09 2021-07-14 세메스 주식회사 기판 처리 장치
KR20210006682A (ko) 2019-07-09 2021-01-19 세메스 주식회사 기판 처리 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130826A (ja) * 1993-11-01 1995-05-19 Anelva Corp 静電チャック
JPH0817808A (ja) * 1994-04-27 1996-01-19 Anelva Corp プラズマ処理方法および装置並びに基板脱離方法及び印加電圧の制御装置
JPH11330217A (ja) * 1998-05-12 1999-11-30 Ulvac Corp 静電チャックプレート表面からの基板離脱方法
JP2000049216A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp プラズマ処理装置および当該装置で用いられる静電チャック吸着方法
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
WO2002059954A1 (fr) * 2001-01-25 2002-08-01 Tokyo Electron Limited Appareil de gravure par plasma et procede de gravure par plasma
JP2003077904A (ja) * 1996-03-01 2003-03-14 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2007073568A (ja) * 2005-09-05 2007-03-22 Hitachi High-Technologies Corp プラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273610A (en) * 1992-06-23 1993-12-28 Association Institutions For Material Sciences, Inc. Apparatus and method for determining power in plasma processing
TW293231B (ja) 1994-04-27 1996-12-11 Aneruba Kk
US6902683B1 (en) 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
TW335517B (en) * 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
US7100532B2 (en) * 2001-10-09 2006-09-05 Plasma Control Systems, Llc Plasma production device and method and RF driver circuit with adjustable duty cycle
US7169255B2 (en) * 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
CN101156503A (zh) 2005-04-04 2008-04-02 松下电器产业株式会社 等离子体处理方法和系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130826A (ja) * 1993-11-01 1995-05-19 Anelva Corp 静電チャック
JPH0817808A (ja) * 1994-04-27 1996-01-19 Anelva Corp プラズマ処理方法および装置並びに基板脱離方法及び印加電圧の制御装置
JP2003077904A (ja) * 1996-03-01 2003-03-14 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JPH11330217A (ja) * 1998-05-12 1999-11-30 Ulvac Corp 静電チャックプレート表面からの基板離脱方法
JP2000049216A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp プラズマ処理装置および当該装置で用いられる静電チャック吸着方法
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
WO2002059954A1 (fr) * 2001-01-25 2002-08-01 Tokyo Electron Limited Appareil de gravure par plasma et procede de gravure par plasma
JP2007073568A (ja) * 2005-09-05 2007-03-22 Hitachi High-Technologies Corp プラズマ処理装置

Also Published As

Publication number Publication date
WO2010008006A1 (ja) 2010-01-21
TWI390582B (zh) 2013-03-21
KR101283360B1 (ko) 2013-07-08
US8366833B2 (en) 2013-02-05
TW201009879A (en) 2010-03-01
KR20110016486A (ko) 2011-02-17
US20110097510A1 (en) 2011-04-28
JPWO2010008006A1 (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5574962B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP6986113B2 (ja) 修正された周期的電圧関数を電気ノードに提供するための装置およびコンピュータ読み取り可能な記憶媒体
KR102195550B1 (ko) 플라즈마 처리 장치
US12112925B2 (en) Plasma processing apparatus
KR102224595B1 (ko) 플라즈마 프로세싱 동안 기판에서의 전압 파형을 제어하기 위한 시스템들 및 방법들
US9831064B2 (en) Plasma processing apparatus
US20200090905A1 (en) Ion energy bias control with plasma-source pulsing
US10056230B2 (en) Power supply system, plasma processing apparatus and power supply control method
KR101761493B1 (ko) 스위칭 모드 이온 에너지 분포 시스템을 교정하기 위한 시스템 및 방법
US8149562B2 (en) System for decharging a wafer or substrate after dechucking from an electrostatic chuck
CN111819664A (zh) 控制方法和等离子体处理装置
US20150076112A1 (en) Method and Apparatus for Controlling Substrate DC-Bias and Ion Energy and Angular Distribution During Substrate Etching
TWI847069B (zh) 用於控制離子能量分佈的裝置及方法
KR100838750B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
TWI846014B (zh) 電壓脈衝的時域多工
US20230298857A1 (en) Systems and Methods for Extracting Process Control Information from Radiofrequency Supply System of Plasma Processing System
KR101952563B1 (ko) 스위칭 모드 이온 에너지 분포 시스템을 제어하는 방법
JP2012138581A (ja) プラズマ処理装置およびプラズマ処理方法
JP2011060984A (ja) プラズマ処理装置及びプラズマ処理方法
US20240242945A1 (en) Additional stray capacitor as another tuning knob for 1-supply ev source
KR20000022281A (ko) 웨이퍼 처리 시스템에서 반도체 웨이퍼를 클램핑하고디클램핑하는 방법과 장치.
TW202435562A (zh) 電壓脈衝的時域多工

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5574962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees