KR20210018517A - 고 rf 전력 프로세스를 위한 반도체 처리 장치 - Google Patents

고 rf 전력 프로세스를 위한 반도체 처리 장치 Download PDF

Info

Publication number
KR20210018517A
KR20210018517A KR1020217003457A KR20217003457A KR20210018517A KR 20210018517 A KR20210018517 A KR 20210018517A KR 1020217003457 A KR1020217003457 A KR 1020217003457A KR 20217003457 A KR20217003457 A KR 20217003457A KR 20210018517 A KR20210018517 A KR 20210018517A
Authority
KR
South Korea
Prior art keywords
conductive
mesh
rod
semiconductor processing
conductive rod
Prior art date
Application number
KR1020217003457A
Other languages
English (en)
Inventor
준 마
지안 리
데이비드 에이치. 쿠아치
아미트 쿠마르 반살
주안 카를로스 로차
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210018517A publication Critical patent/KR20210018517A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일부 실시예들에서, 반도체 프로세스 장치는 메시를 포함하는 전도성 지지부, 전도성 로드를 포함하는 전도성 샤프트, 및 복수의 연결 엘리먼트들을 포함한다. 복수의 연결 엘리먼트들은 메시에 병렬로 결합되고 단일 접합부에서 로드에 연결된다. 복수의 연결 엘리먼트들은 RF 전류의 확산을 도와, 기판의 국소적인 발열을 줄여, 보다 균일한 막 증착을 야기한다. 추가로, 단일 RF 로드에 병합 및 결합되는 연결 엘리먼트들의 사용은 더 낮은 온도들에서 RF 전류를 전도할 수 있는 재료들로 로드가 만들어질 수 있게 한다.

Description

고 RF 전력 프로세스를 위한 반도체 처리 장치
[0001] 본 명세서에서 설명되는 실시예들은 일반적으로 고주파 전력 디바이스들을 이용하는 반도체 처리 장치들에 관한 것으로, 보다 구체적으로는 RF(radio frequency) 전력 발생 및/또는 전달 장비를 이용하는 반도체 처리 장치들에 관한 것이다.
[0002] 반도체 처리 장치들은 통상적으로, 프로세스 챔버를 포함하는데, 프로세스 챔버는 프로세스 챔버의 처리 영역 내에서 지지되는 웨이퍼 또는 기판 상에 다양한 증착, 에칭, 또는 열 처리 단계들을 수행하도록 구성된다. 웨이퍼 상에 형성된 반도체 디바이스들의 크기가 감소함에 따라, 증착, 에칭 및/또는 열 처리 단계들 동안 열 균일성에 대한 필요성이 크게 증가한다. 처리 도중 웨이퍼의 작은 온도 변화들은 웨이퍼 상에서 수행되는 이러한 흔히 온도 의존적인 프로세스들의 WIW(within-wafer) 균일성에 영향을 미칠 수 있다.
[0003] 통상적으로, 반도체 처리 장치들은 웨이퍼 처리 챔버의 처리 영역 내에 배치되는 온도 제어 웨이퍼 지지부를 포함한다. 웨이퍼 지지부는 온도 제어 지지 플레이트와 지지 플레이트에 결합되는 샤프트를 포함할 것이다. 프로세스 챔버에서 처리 중에 지지 플레이트 상에 웨이퍼가 배치된다. 샤프트는 통상적으로 지지 플레이트의 중앙에 장착된다. 지지 플레이트 내부에는, RF 에너지를 처리 챔버의 처리 영역에 분배하는, 몰리브덴(Mo)과 같은 재료들로 만들어진 전도성 메시가 있다. 전도성 메시는 통상적으로 금속 함유 연결 엘리먼트에 납땜되는데, 금속 함유 연결 엘리먼트는 통상적으로 RF 정합 및 RF 발생기 또는 접지에 연결된다.
[0004] 전도성 메시에 제공되는 RF 전력이 높아짐에 따라, 연결 엘리먼트들을 통과하는 RF 전류도 높아지게 될 것이다. 금속 함유 연결 엘리먼트를 전도성 메시에 결합하는 각각의 납땜 조인트는 유한 저항을 가지며, 이는 RF 전류로 인해 열을 생성할 것이다. 이에 따라, 전도성 메시가 금속 함유 연결 엘리먼트에 납땜되는 지점에서, 줄 발열(Joule heating)로 인해 급격한 온도 상승이 있다. 전도성 메시와 연결 엘리먼트 사이에 형성된 조인트에서 생성된 열은 조인트 근처의 지지 플레이트에 더 고온 영역을 생성할 것이며, 이는 지지 플레이트의 지지면에 걸쳐 불균일한 온도를 야기할 것이다.
[0005] 추가로, 전도성 메시에 직접 RF 연결 엘리먼트를 납땜하는 어려움으로 인해 RF 연결 엘리먼트의 재료 선택이 제한적이다. 통상적으로, 연결 엘리먼트는 니켈(Ni)로 만들어지는데, 이는 Ni이 전도성 메시를 형성하는 데 사용되는 몰리브덴(Mo)에 납땜될 수 있기 때문이다. 그러나 Ni는 낮은 온도들에서 RF 전류를 전도하기에는 좋지 않다. Ni의 퀴리점 온도 아래에서는, Ni가 강자성이고 따라서 불량한 RF 전도체여서, RF 전력 전달 효율을 낮춘다.
[0006] 이에 따라, 프로세스 챔버 내의 기판 지지부 내에 배치된 전도성 전극에 RF 전력을 전달하는 프로세스를 개선함으로써 프로세스 챔버 내의 지지 플레이트에 걸친 온도 변화를 감소시키는 것이 당해 기술분야에 필요하다. 추가로, 전도성 전극에 RF 전력을 전달하는 효율을 개선하는 방법이 필요하다.
[0007] 본 명세서에서 설명되는 하나 이상의 실시예들은 단일 RF 로드(rod)에 연결된 연결 엘리먼트들에 결합된 RF 메시를 갖는 반도체 처리 장치를 제공한다.
[0008] 일 실시예에서, 반도체 처리 장치는 메시를 포함하는 열 전도성 기판 지지부; 전도성 로드를 포함하는 열 전도성 샤프트; 및 전도성 로드를 메시에 전기적으로 결합하도록 구성되는 연결 어셈블리를 포함하며, 연결 어셈블리는 제1 단부 및 제2 단부를 각각 포함하는 복수의 연결 엘리먼트들 ― 복수의 연결 엘리먼트들 각각의 제1 단부들은 전도성 메시의 서로 다른 부분에 결합됨 ―; 및 전도성 플레이트를 포함하고, 전도성 플레이트는 전도성 로드의 제1 단부 및 복수의 연결 엘리먼트들의 제2 단부들 각각에 결합된다.
[0009] 다른 실시예에서, 반도체 처리 장치는 메시를 포함하는 열 전도성 기판 지지부; 전도성 로드를 포함하는 열 전도성 샤프트; 및 전도성 로드를 메시에 전기적으로 결합하도록 구성되는 연결 어셈블리를 포함하며, 연결 어셈블리는 제1 단부 및 제2 단부를 각각 포함하는 복수의 연결 엘리먼트들 ― 복수의 연결 엘리먼트들 각각의 제1 단부들은 전도성 메시의 서로 다른 부분에 결합됨 ―; 및 전도성 플레이트를 포함하고, 전도성 플레이트는 전도성 로드의 제1 단부 및 복수의 연결 엘리먼트들의 제2 단부들 각각에 결합된다. 전도성 로드는 제1 길이를 갖는 제1 재료 및 제2 길이를 갖는 제2 재료를 포함하며, 제2 재료는 제1 재료와 전도성 플레이트 사이에 배치되고 제1 재료와 전도성 플레이트에 결합된다.
[0010] 또 다른 실시예에서, 처리 챔버는 챔버 본체; RF 발생기; 메시를 포함하는 열 전도성 기판 지지부; 전도성 로드를 포함하는 열 전도성 샤프트; 및 전도성 로드를 메시에 전기적으로 결합하도록 구성되는 연결 어셈블리를 포함하며, 연결 어셈블리는 제1 단부 및 제2 단부를 각각 포함하는 복수의 연결 엘리먼트들 ― 복수의 연결 엘리먼트들 각각의 제1 단부들은 전도성 메시의 서로 다른 부분에 결합됨 ―; 및 전도성 플레이트를 포함하고, 전도성 플레이트는 전도성 로드의 제1 단부 및 복수의 연결 엘리먼트들의 제2 단부들 각각에 결합된다. 전도성 로드는 제1 길이를 갖는 제1 재료 및 제2 길이를 갖는 제2 재료를 포함하며, 제2 재료는 제1 재료와 전도성 플레이트 사이에 배치되고 제1 재료와 전도성 플레이트에 결합되며, 제2 재료는 실온에서 강자성이고, 열 전도성 기판 지지부는 360℃보다 높은 제1 작동 온도 범위를 가지며, 열 전도성 기판 지지부가 자신의 제1 작동 온도 범위 내의 온도로 유지될 때 전도성 로드의 모든 제2 재료의 온도는 제2 재료의 퀴리 온도보다 높다.
[0011] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0012] 도 1은 본 개시내용의 실시예들에 따른 처리 챔버의 측단면도이다.
[0013] 도 2a는 도 1의 반도체 처리 장치의 측단면도이다.
[0014] 도 2b는 종래 기술에서 기판의 표면을 따라 측정된 온도 프로파일의 개략적인 예시이다.
[0015] 도 2c는 본 개시내용의 실시예들에 따른 기판의 표면을 따라 측정된 온도 프로파일의 개략적인 예시이다.
[0016] 도 2d는 도 1에 도시된 반도체 처리 장치의 사시도이다.
[0017] 도 3a는 도 1에 도시된 반도체 처리 장치의 측단면도이다.
[0018] 도 3b는 본 개시내용의 실시예들에 따른 전도성 로드의 표면을 따라 측정된 온도 프로파일의 개략적인 예시이다.
[0019] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 가리키는 데, 가능한 경우, 동일한 참조 부호들이 사용되었다. 한 실시예의 엘리먼트들 및 특징들은 추가 언급 없이 다른 실시예들에 유리하게 포함될 수 있다는 것이 고려된다.
[0020] 다음 설명에서는, 본 개시내용의 실시예들의 보다 철저한 이해를 제공하도록 다수의 특정 세부사항들이 제시된다. 그러나 본 개시내용의 실시예들 중 하나 이상은 이러한 특정 세부사항들 중 하나 이상 없이 실시될 수 있음이 당해 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다. 다른 경우들에는, 본 개시내용의 실시예들 중 하나 이상을 불명료하게 하는 것을 피하기 위해, 잘 알려진 특징들은 설명되지 않았다.
[0021] 본 명세서에서 설명되는 실시예들은 일반적으로, 반도체 처리 챔버의 처리 영역에 배치된 웨이퍼 상에서 고 RF(radio frequency) 전력 프로세스들을 수행하도록 구성되는 반도체 처리 장치들에 관한 것이다. 반도체 처리 장치는 기판 지지 엘리먼트에 배치되는 RF 전력 공급 메시(RF powered mesh)를 포함하며, RF 전력 공급 메시는 RF 전력 공급 메시에 RF 에너지를 전달하도록 구성되는 연결 어셈블리에 결합된다. 일부 실시예들에서, 연결 어셈블리(즉, 도 1의 연결 어셈블리(134))는 한 단부는 RF 전력 공급 메시에 그리고 다른 단부는 단일 RF 로드에 연결되는 복수의 연결 엘리먼트들을 포함한다. 복수의 연결 엘리먼트들은 원하는 양의 RF 전류의 흐름에 의해 생성된 부하를 공유하고 이를 RF 전력 공급 메시로 분배하는 데 사용될 수 있다. 따라서 복수의 연결 엘리먼트들의 구성은, RF 전력 공급 메시로의 RF 전력의 전달에 의해 생성되는 발생 열을 확산시키고 연결 엘리먼트들이 RF 전력 공급 메시에 연결되는 지점들에서의 국소적인 발열을 줄이는 데 도움이 될 것이다. 이는 웨이퍼의 보다 균일한 막 증착, 에칭 또는 열 처리를 야기한다.
[0022] 또한, 연결 어셈블리는 RF 로드가 메시에 직접 연결되는 대신에 복수의 연결 엘리먼트들에 연결될 수 있게 한다. 이에 따라, RF 로드의 재료 선택은 전달된 RF 전류를 RF 전력 공급 메시에 보다 효율적으로 전도할 수 있는 보다 광범위한 재료들을 포함할 수 있다. RF 전류들을 전도하는 능력이 향상됨에 따라, RF 효율도 또한 향상되며, 이는 감소된 줄 발열을 야기하고, 처리 중에 더 작은 RF 전력 전달 컴포넌트들 및 디바이스들이 사용될 수 있게 하며, 향상된 프로세스 제어 및 효율을 가능하게 할 것이다.
[0023] 도 1은 본 개시내용의 실시예들에 따른 처리 챔버의 측단면도이다. 예로서, 도 1의 처리 챔버(100)의 실시예는 PECVD(plasma-enhanced chemical vapor deposition) 시스템에 관해 설명되지만, 본 명세서에서 제공되는 본 개시내용의 기본 범위를 벗어나지 않으면서 다른 플라즈마 증착, 플라즈마 에칭 또는 유사한 플라즈마 처리 챔버들을 포함하는 임의의 다른 타입의 웨이퍼 처리 챔버가 사용될 수 있다. 처리 챔버(100)는 반도체 처리 장치(108)와 처리 영역(110)을 함께 둘러싸는 벽들(102), 바닥(104) 및 챔버 덮개(106)를 포함할 수 있다. 반도체 처리 장치(108)는 일반적으로, 웨이퍼 처리에 사용되는 페디스털 히터를 포함할 수 있는 기판 지지 엘리먼트이다. 페디스털 히터는 세라믹 재료(예컨대, AlN, BN 또는 Al2O3 재료)와 같은 유전체 재료로 형성될 수 있다. 벽들(102) 및 바닥(104)은 알루미늄 또는 스테인리스 스틸과 같은 전기 및 열 전도성 재료를 포함할 수 있다.
[0024] 처리 챔버(100)는 반도체 처리 장치(108)에 결합될 수 있는 가스 소스(112) 및 RF(radio frequency) 발생기(142)를 더 포함할 수 있다. 가스 소스(112)는 챔버 덮개(106)를 통과하는 가스 튜브(114)를 통해 처리 챔버(100)에 결합될 수 있다. 가스 튜브(114)는 배킹 플레이트(backing plate)(116)에 결합되어, 처리 가스가 배킹 플레이트(116)를 통과하고 배킹 플레이트(116)와 가스 분배 샤워헤드(122) 사이에 형성된 플리넘(plenum)(118)으로 들어가게 할 수 있다. 가스 분배 샤워헤드(122)는 서스펜션(120)에 의해 배킹 플레이트(116)에 인접하게 제자리에 유지될 수 있어, 가스 분배 샤워헤드(122), 배킹 플레이트(116) 및 서스펜션(120)이 함께, 간혹 샤워헤드 어셈블리로 지칭되는 어셈블리를 형성한다. 동작 중에, 가스 소스(112)로부터 처리 챔버(100)에 도입된 처리 가스는 플리넘(118)을 채우고 가스 분배 샤워헤드(122)를 통과하여 처리 영역(110)에 균일하게 들어갈 수 있다. 대안적인 실시예들에서는, 가스 분배 샤워헤드(122)에 추가하여 또는 그 대신에 벽들(102) 중 하나 이상에 부착되는 (도시되지 않은) 유입구들 및/또는 노즐들을 통해 프로세스 가스가 처리 영역(110)으로 도입될 수 있다.
[0025] 반도체 처리 장치(108)는 RF 전력 공급 메시(이하 메시(132))를 포함하는 열 전도성 기판 지지부(130)를 포함할 수 있는데, 메시(132)는 기판 지지부(130) 내에 매립된다. 기판 지지부(130)는 또한, 기판 지지부(130)에 결합되는 전도성 샤프트(126)의 적어도 일부 내에 배치된 전기 전도성 로드(128)를 포함한다. 기판(124)(또는 웨이퍼)은 처리 중에 열 전도성 지지부(130)의 상단에 포지셔닝될 수 있다. 일부 실시예들에서, RF 발생기(142)는 하나 이상의 송신 라인들(144)(하나가 도시됨)을 통해 전도성 로드(128)에 결합될 수 있다. 적어도 하나의 실시예에서, RF 발생기(142)는 약 200㎑ 내지 약 81㎒, 이를테면 약 13.56㎒ 내지 약 40㎒의 주파수에서 메시(132)에 RF 전류를 제공할 수 있다. RF 발생기(142)에 의해 생성된 전력은 처리 영역(110) 내의 가스를 플라즈마 상태로 에너지화(또는 "여기")하여, 예를 들어 플라즈마 증착 프로세스 동안 기판(124)의 표면 상에 층을 형성하도록 작용한다.
[0026] 전도성 로드(128)는 연결 어셈블리(134)를 통해 메시(132)에 연결된다. 연결 어셈블리(134)는 복수의 연결 엘리먼트들(136)(예컨대, 도 1 및 도 2a에는 3개가 도시됨), 연결 접합부들(138) 및 전도성 플레이트(140)를 포함할 수 있다. 연결 엘리먼트들(136)의 제1 단부들은 각각, 연결 접합부들(138)에서 평행하게 메시(132)에 물리적 및 전기적으로 결합될 수 있다. 연결 엘리먼트들(136) 각각의 제1 단부는 메시(132)에 납땜될 수 있다. 연결 엘리먼트들(136)의 제2 단부들은 각각 전도성 플레이트(140)의 제1 면(150)에 결합될 수 있다. 연결 엘리먼트들(136)은 전도성 플레이트(140)에 납땜될 수 있지만, 다른 결합 방법들에 의해서도 또한 전도성 플레이트(140)에 용접 또는 결합될 수 있다. 전도성 로드(128)는 단일 연결 접합부(154)에서 전도성 플레이트(140)의 제2 면(152)에 연결될 수 있다. 마찬가지로, 전도성 로드(128)는 전도성 플레이트(140)에 납땜될 수 있지만, 다른 결합 방법들에 의해서도 또한 결합될 수 있다. 도 2a - 도 2c와 관련하여 보다 상세히 설명되는 바와 같이, 연결 어셈블리(134)는 전도성 로드(128)를 통해 제공된 RF 전류를 연결 엘리먼트들(136) 각각에 분배하는 이점을 제공한다. 이 구성은 RF 전류를 확산시키는 작용을 하며, 이에 따라 연결 접합부들(138) 각각에서의 줄 발열(예컨대, I2R 발열)을 감소시켜, 기판 지지부(130)의 표면 온도를 보다 균일하게 하는데, 이는 예를 들어, 기판(124)에 걸쳐 형성된 보다 균일하게 증착된 막 층으로 해석될 것이다. 일 실시예에서, 연결 엘리먼트들(136)은 니켈(Ni), Ni 함유 합금, 또는 다른 유사한 재료들로 만들어진다. 전도성 플레이트(140)는 니켈(Ni), 몰리브덴(Mo) 또는 텅스텐(W)과 같은 임의의 전도성, RF 전달 및 프로세스 호환 재료로 제작될 수 있다. 전도성 플레이트(140)는 원형 형상, 직사각형 형상, 삼각형 형상, 또는 연결 엘리먼트들(136) 및 전도성 로드(128)를 지지하도록 크기가 정해진 임의의 다른 적절한 형상일 수 있다. 전도성 플레이트(140)는 전도성 로드(128)로부터 제공된 RF 전력을 연결 엘리먼트들(136) 각각에 전달할 적절한 두께(예컨대, 0.5㎜ - 5㎜)를 가져야 한다.
[0027] 기판 지지부(130) 내에는 메시(132), 선택적인 바이어싱 전극(146), 및 가열 엘리먼트(148)가 매립된다. 기판 지지부(130) 내에 선택적으로 형성되는 바이어싱 전극(146)은 (도시되지 않은) 개별 RF 연결을 통해 기판(124) 및 처리 영역(110)에 RF "바이어스"를 개별적으로 제공하는 작용을 할 수 있다. 가열 엘리먼트(148)는 하나 이상의 저항성 가열 엘리먼트들을 포함할 수 있으며, 하나 이상의 저항성 가열 엘리먼트들은 이들을 통한 AC 전력의 전달에 의해 처리 중에 기판(124)에 열을 제공하도록 구성된다. 바이어싱 전극(146) 및 가열 엘리먼트(148)는 Mo, W 또는 다른 유사한 재료들과 같은 전도성 재료들로 만들어질 수 있다.
[0028] 메시(132)는 또한, 처리 중에 기판 지지부(130)의 지지면(130A)에 대해 기판(124)에 적절한 유지력을 제공하는 데 도움이 되는 정전 척킹 전극으로서 작용할 수 있다. 앞서 언급한 바와 같이, 메시(132)는 몰리브덴(Mo), 텅스텐(W), 또는 다른 유사한 재료들과 같은 내화성 금속으로 만들어질 수 있다. 일부 실시예들에서, 메시(132)는 기판(124)이 안착되는 지지면(130A)으로부터 일정 거리(DT)(도 1 참조)에 매립된다. DT는 1㎜ 미만과 같이 매우 작을 수 있다. 따라서 메시(132)에 걸친 온도의 변화들은 지지면(130A) 상에 배치된 기판(124)의 온도의 변화들에 크게 영향을 미칠 것이다. 메시(132)로부터 지지면(130A)으로 전달되는 열은 도 1에서 H 화살표들로 표현된다.
[0029] 따라서 각각의 연결 엘리먼트(136)에 의해 제공된 RF 전류의 양을 나누어 메시(132)에 분배하고 분산시키고, 이에 따라 연결 접합부들(138)에 대해 연결 엘리먼트(136)에서 생성되는 추가 온도 상승을 최소화하는 것은 종래의 연결 기술들에 비해 메시(132)에 걸쳐 보다 균일한 온도를 야기할 것이며, 이는 도 2b와 함께 아래에서 추가 논의된다. 본 명세서에서 설명되는 연결 어셈블리(134)의 사용으로 인해 메시(132)에 걸친 보다 균일한 온도는 지지면(130A) 및 기판(124)에 걸쳐 보다 균일한 온도를 생성할 것이다.
[0030] 도 2a는 도 1의 반도체 처리 장치(108)의 측단면도이다. 도시된 바와 같이, 전도성 로드(128)는 DR로 표현된 지름을 갖고, 연결 엘리먼트들(136) 각각은 DC로 표현된 지름을 갖는다. 일부 실시예들에서, 연결 엘리먼트들(136) 각각은 전도성 로드(128)보다 더 작은 지름을 갖는다. 당해 기술분야에서 통상의 지식을 가진 자는, RF 에너지가 주로 전도성 엘리먼트의 표면 영역을 통해 전도되고 이에 따라, 일반적으로 RF 전도체의 전류 전달 면적의 대부분은 주로 RF 전도 엘리먼트의 둘레 길이에 의해 통제될 것임을 이해할 것이다. RF 전력이 RF 전도체를 통해 전달될 때 전달된 RF 전력이 RF 전도체로 침투할 수 있는 스킨 깊이의 감소로 인해, 전달된 RF 전력의 주파수가 증가함에 따라 RF 전도체의 전류 전달 면적의 대부분이 또한 감소된다. 일례로, 원형 단면 형상을 가진 로드의 경우, 그 로드의 스킨 깊이와 표면 사이의 RF 전류 전달 면적(Aca)은 단면적(Ao)에서 로드의 스킨 깊이 너머의 전류 전달 면적(Ana)을 뺀 것과 같을 것이고, 여기서 Ao는 π·Do 2/4와 같고, Ana는 π·Dna 2/4와 같으며, 여기서 Do는 로드의 바깥 지름이고, Dna는 로드의 스킨 깊이 아래 면적의 지름이다(즉, Dna = Do - 2·δ이며, 여기서 δ는 스킨 깊이이다). 스킨 깊이는 식 δ = (ρ/(πfμrμo))0.5으로 근사화될 수 있으며, 여기서 ρ는 매질의 Ω·m 단위의 저항률이고, f는 헤르츠(㎐) 단위의 구동 주파수이며, μr은 재료의 상대 유전율이고, μo은 자유 공간의 유전율이다. 스킨 깊이는 전류 밀도가 매질의 표면에서의 그 밀도 값의 대략 1/e(약 37%)에 도달하는 지점을 의미한다. 따라서 매질에서의 전류의 대부분은 매질의 표면과 매질의 스킨 깊이 사이에서 흐른다. 일례로, 13.56㎒에서 순수 니켈 재료에 대한 스킨 깊이는 40㎒의 주파수에서 대략 1.46마이크로미터(㎛) 및 0.85㎛가 될 것이다. 따라서 로드가 8㎜의 바깥 지름(Do)을 갖고, 13.56㎒에서 구동되는 RF 소스에 의해 전력을 공급받는 일례에서, 로드의 스킨 깊이 위의 전류 전달 면적(Aca)은 단지 약 3.8 × 10-2㎟에 불과할 것이다.
[0031] 그러나 본 개시내용에서 설명되는 실시예들은 일반적으로, 조합된 모든 연결 엘리먼트들(136)의 표면들과 스킨 깊이들 사이의 전류 전달 면적들의 합이 전도성 로드(128)의 표면과 스킨 깊이 사이의 전류 전달 면적보다 더 큰 기판 지지부(130) 구성을 포함할 것이다. 이는 연결 엘리먼트들(136)과 메시(132) 간의 계면을 통해 RF 에너지의 대부분을 전도할 더 넓은 면적을 생성하는 이점을 제공하는데, 이는 줄 발열로 인해, 연결 접합부들(138)에서 그리고 또한 연결 엘리먼트들(136) 내에서 생성된 열을 도 2b에 도시된 종래의 단일 로드 연결 구성에 비해 감소시킬 것이다. 예를 들어, 전도성 로드(128)의 DR이 6㎜(앞서 설명한 식들에 따라 DR = Do)인 경우, 대략 1.46㎛의 스킨의 깊이 값을 사용하면, Dna는 대략 5.997㎜(즉, Dna = 6㎜ - 2(.00146㎜))이다. 이는 전도성 로드(128)에 대해 대략 2.8 × 10-2㎟의 Aca(즉, Aca = π(6㎜)2/4) - (π(5.997㎜)2/4)로 이어지는데, 이는 아래에서 Aca1로 지칭된다. 비교해 보면, 각각의 연결 엘리먼트(136)의 Dc가 3㎜(즉, Dc = Do)인 경우, 대략 1.46㎛의 스킨의 깊이 값을 사용하면, Dna는 대략 2.997㎜(즉, Dna = 3㎜ - 2(.00146㎜))이다. 이는 각각의 연결 엘리먼트(136)에 대해 대략 1.4 × 10-2㎟의 Aca(즉, Aca = π(3㎜)2/4) - (π(2.997㎜)2/4)로 이어지는데, 이는 아래에서 Aca2로 지칭된다. 따라서 3개의 연결 엘리먼트들(136)을 포함하는 연결 어셈블리의 경우, 연결 엘리먼트들(136)의 전체 RF 전도성 면적 대 전도성 로드(128)의 RF 전도성 면적의 비(즉, 3 × Aca2/Aca1)는 약 1.5가 될 것이다. 따라서 연결 엘리먼트들(136) 각각의 표면과 스킨 깊이 사이의 전류 전달 면적의 합이 전도성 로드(128)보다 더 크기 때문에, 도 2b에 도시된 단일 로드 연결 구성에서보다 연결 접합부들(138) 각각에서 줄 발열이 더 적다.
[0032] 더 작은 지름의 연결 엘리먼트들은 더 작은 단면적 그리고 이에 따라 연결 접합부들(138) 각각에서 더 작은 접촉 면적을 갖기 때문에, 본 명세서에 개시된 연결 엘리먼트 구성들은 또한 종래의 설계들에 비해 이점을 제공한다. 연결 엘리먼트들(136)의 더 작은 단면적은 연결 엘리먼트들(136)을 통한 RF 전력의 전달로 인해 연결 엘리먼트들(136)에서 생성된 임의의 열을 열 전도하는 연결 엘리먼트들(136) 각각의 능력을 감소시킬 것이다. 감소된 열 전도 능력은 또한, 기판 지지부(130) 내에서 열을 보다 균일하게 확산시켜, 지지면(130A) 및 기판(124)에 걸쳐 보다 균일한 온도 분포를 생성하는 데 도움이 될 것이다. 전도성 로드(128)의 DR이 6㎜와 같고 메시(132)의 DC가 3㎜와 같은 위의 이전 예에 따라, 3 연결 엘리먼트(136) 전도성 어셈블리 구성의 경우, 3개의 연결 엘리먼트들(136)의 열 전도 면적들 대 전도성 로드(128) 면적의 비는 약 0.75가 될 것이다.
[0033] 본 명세서에 개시된 전도성 어셈블리 구성들을 사용하는 효과를 예시하기 위한 노력으로, 도 2b는 종래 기술에서 종래의 기판 지지부(206)의 기판 지지 표면(206A)과 기판(202)에 걸쳐 형성되는 온도 프로파일의 개략적인 예시로서 제공되고, 도 2c는 본 개시내용의 하나 이상의 실시예들에 따라 지지면(130A)과 기판(124)에 걸쳐 형성되는 온도 프로파일의 개략적인 예시로서 제공된다. 도 2b에 도시된 바와 같이, RF 전류는 종래 기술의 전도성 로드(208)를 통해 전달된다. 이 RF 전류는 I1 값으로 표현된다. 종래 기술의 전도성 로드(208)는 종래 기술의 전도성 샤프트(210) 내에 배치되고 종래 기술의 단일 접합부(212)에서 종래 기술의 메시(204)에 직접 연결된다. 따라서 전류는 전부 종래 기술의 전도성 로드(208)로부터 종래 기술의 단일 접합부(212)로 흐른다. 전도성 로드들은 유한 전기 임피던스를 가지며, 이는 종래 기술의 전도성 로드(208)를 통한 RF 전류의 전달로 인해 열을 생성할 것이다. 이에 따라, RF 전력을 전도할 수 있는 감소된 표면적으로 인해 종래 기술의 연결 접합부(212)에 제공되는 열의 급격한 증가가 있다. H 화살표들로 도시된 바와 같이, 종래 기술의 전도성 기판 지지부(206)를 통해 기판(202)으로 위쪽으로 열이 흐를 때, 종래 기술의 접합부(212) 위의 기판(202) 위치에서의 온도는 그래프(200)로 도시된 바와 같이 중앙 영역에서 급등하여, 불균일한 막 층을 야기한다.
[0034] 이에 반해, 도 2c에 도시된 바와 같이, 본 개시내용은 전도성 로드(128)를 통해 생성된 전류(I1)를 연결 엘리먼트들(136) 각각으로 확산시키는 이점을 제공한다. 연결 엘리먼트들(136) 각각을 통하는 전류는 I2로 표현된다. 일부 실시예들에서, 연결 엘리먼트들(136) 각각을 통하는 전류(I2)는 동일할 수 있다. 따라서 적어도 하나의 실시예에서, 연결 엘리먼트들(136)은 (여기에 도시된) 3개의 엘리먼트들을 포함할 수 있다. 그러나 연결 엘리먼트들(136)은 4개 이상을 포함하는 임의의 수의 다수의 엘리먼트들을 포함할 수 있다. 연결 엘리먼트들(136)을 통하는 전류(I2)는 전도성 로드(128)를 통하는 전류(I1)보다 적어도 3배 더 적을 수 있다. 이에 따라, 전류(I2)가 메시(132)에 걸쳐 다수의 분산 지점들에서 그리고 더 낮은 크기로 연결 접합부들(138)로 흘러, 생성된 양의 열을 기판(124)에 걸쳐 확산시키는 것을 도와, 그래프(214)에 의해 도시된 바와 같이, 임의의 한 지점에서 열 증가를 훨씬 적게 생성한다. 이는 막 층의 균일성을 향상시키도록 작용한다. 기판 지지부(130)의 메시(132)에 걸친 연결 접합부들(138)의 확산은 반도체 처리 장치(108)의 일 실시예의 사시도를 제공하는 도 2d에 가장 잘 도시되어 있다. 도시된 바와 같이, 연결 접합부들(138) 각각은 비교적 서로 멀리 떨어지게 확산되어, 지지면(130A)에 걸쳐 전류 및 생성된 열을 넓게 분배하여, 기판(124)에 걸쳐 균일한 열 확산을 야기할 수 있다.
[0035] 도 3a는 도 1에 도시된 바와 같은 연결 어셈블리(134)의 단면도이고, 도 3b는 본 개시내용의 실시예들에 따른 전도성 로드(128)를 따르는 온도의 개략적인 예시이다. 전도성 로드(128)는 2개 이상의 직렬 연결된 재료들을 포함할 수 있으며, 따라서 복합 전도성 로드 구조를 형성할 수 있다. 일 실시예에서, 전도성 로드(128)는 제1 길이(302)를 갖는 제1 재료(300) 및 제2 길이(306)를 갖는 제2 재료(304)를 포함한다. 정상 처리 중에 제1 길이를 따라 겪게 되는 온도는 제1 재료(300)의 퀴리 온도보다 낮은 온도들에 있고, 정상 처리 중에 제2 재료의 제2 길이(306)를 따라 겪게 되는 온도는 제2 재료의 퀴리 온도보다 높은 온도들에 있도록, 제1 재료(300)가 기판 지지부(130) 내에 포지셔닝될 수 있다. 도 3a에 도시된 바와 같이, 제2 재료(304)는 연결 어셈블리(134)와 제1 재료(300) 사이에 배치된다. 전도성 로드(128)의 온도는 도 3a에서 TC로 표현된 지점에서 제2 재료(304)의 퀴리 온도와 일치한다. 도 3b의 그래프(308)는 전도성 로드(128)의 길이 전체에 걸쳐 온도가 어떻게 변화하는지를 보여준다. 일부 재료들은 이들의 퀴리점 온도보다 높은 온도에서 그들의 자기 특성들을 잃고, 이에 따라 재료가 강자성에서 상자성으로 변화한다.
[0036] 그래프(308)에 의해 도시된 바와 같이, 기판 지지부(130)가 정상 동작하는 동안 온도는 일반적으로 가열 엘리먼트들(148) 가까이에서 가장 높지만, 온도는 일반적으로 가열 엘리먼트들(148)로부터 멀어짐에 따라 하강한다. 예를 들어, 가열 엘리먼트들(148) 근처의 연결 엘리먼트들(136)의 온도에 대응하는 제1 지점들(310)에서, 온도는 예를 들어, 350-900℃의 온도와 같이 높다. 제2 지점(312)에서는 가열 엘리먼트(148)로부터 더 멀리 떨어져, 온도는 제1 지점들(310)에서의 값들보다 훨씬 더 낮은 값으로 떨어진다. 제2 지점(312)에서의 온도는 가열 엘리먼트들(148)로부터 제2 지점(312)까지의 거리, 전도성 로드 재료의 열 전도율, 및 전도성 로드(128) 상의 제2 지점을 둘러싸는 열 환경에 좌우될 것이다. 전도성 로드(128)의 온도에 또한 대응하는, 제3 지점(314)에서는 가열 엘리먼트들(148)로부터 훨씬 더 멀리 떨어져, 온도는 훨씬 더 떨어진다.
[0037] 일부 실시예들에서, 제2 재료(304)는 자신의 퀴리점(TC)보다 높은 온도에 도달하고, 이에 따라 퀴리점보다 높은 제2 재료(304)의 모든 영역들이 강자성에서 상자성으로 변화한다. 강자성 재료들은 불량한 RF 전도체들이며, 따라서 RF 효율을 떨어뜨린다. 따라서 일부 실시예들에서, 제2 재료(304)의 퀴리점 미만일 온도에 있는 전도성 로드(128) 부분들에 대해서는, 비강자성인 또는 훨씬 더 낮은 퀴리점을 갖고 이에 따라, 제2 재료(304)보다 더 낮은 온도에서 더 나은 RF 전도체인 제1 재료(300)로 대체하거나 제1 재료(300)를 사용하는 것이 바람직하다. 일 실시예에서, 제2 재료(304)는 자신의 퀴리 온도보다 높은 상자성인 재료, 이를테면 Ni이다(예컨대, 퀴리 온도 = 627°K(354℃)). 제1 재료(300)는 Ti와 같은 비강자성 재료일 수 있다. 일부 실시예들에서, 기판 지지부(130)가 자신의 정상 작동 범위에서 작동될 때, 복합 전도성 로드(128) 내에서 제2 재료(304)를 따라 그리고 제1 재료(300)와 제2 재료(304) 사이의 접합부를 포함하는 모든 지점들의 온도가 제2 재료(304)의 퀴리점보다 높도록 기판 지지부(130)의 전도성 로드(128)를 설계하는 것이 바람직하다. 일례로, 기판 지지부(130)의 정상 작동 범위는 350-900℃이고, 따라서 전도성 로드(128)에 걸친 온도는 기판 지지부의 온도 설정점과 실온(예컨대, 25℃) 사이이다. 일례로, 기판 지지부(130)의 정상 작동 범위는 350℃보다 높은데, 이를테면 360℃보다 높거나, 400℃보다 높거나, 450℃보다 높거나, 심지어 500℃보다 높다. 유사한 특성들을 가진 다른 유사한 재료들이 사용될 수 있으며, 이러한 실시예들은 제한으로서 해석되지 않아야 한다. 전도성 로드(128)를 따라 이러한 길이들로 이러한 재료들을 사용하는 것은 RF 효율을 향상시키고 전력 손실을 감소시켜, 증착 및 스루풋을 개선하는 이점들을 제공한다.
[0038] 전술한 내용은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 기본 범위를 벗어나지 않으면서 본 개시내용의 다른 실시예들 및 추가 실시예들이 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (15)

  1. 메시를 포함하는 열 전도성 기판 지지부;
    전도성 로드(rod)를 포함하는 열 전도성 샤프트; 및
    상기 전도성 로드를 상기 메시에 전기적으로 결합하도록 구성되는 연결 어셈블리를 포함하며,
    상기 연결 어셈블리는,
    제1 단부 및 제2 단부를 각각 포함하는 복수의 연결 엘리먼트들 ― 상기 복수의 연결 엘리먼트들 각각의 제1 단부들은 전도성 메시의 서로 다른 부분에 결합됨 ―; 및
    전도성 플레이트를 포함하고,
    상기 전도성 플레이트는 상기 전도성 로드의 제1 단부 및 상기 복수의 연결 엘리먼트들의 제2 단부들 각각에 결합되는,
    반도체 처리 장치.
  2. 제1 항에 있어서,
    상기 복수의 연결 엘리먼트들 각각의 전기 전도 면적의 합은 상기 전도성 로드의 전기 전도 면적보다 적어도 더 크고,
    상기 복수의 연결 엘리먼트들 각각 및 상기 전도성 로드의 전기 전도 면적은 전원으로부터의 RF 주파수 전류의 전달에 기초하여 결정되는,
    반도체 처리 장치.
  3. 제1 항에 있어서,
    상기 전도성 로드의 제2 단부에 결합되는 RF 발생기를 더 포함하는,
    반도체 처리 장치.
  4. 제3 항에 있어서,
    상기 RF 발생기에 의해 생성된 전류는 상기 복수의 연결 엘리먼트들 각각을 통해 동일하게 확산되는,
    반도체 처리 장치.
  5. 제4 항에 있어서,
    상기 복수의 연결 엘리먼트들 각각을 통하는 전류는 상기 RF 발생기에 의해 생성된 전류보다 적어도 3배 더 적은,
    반도체 처리 장치.
  6. 메시를 포함하는 열 전도성 기판 지지부;
    전도성 로드를 포함하는 열 전도성 샤프트; 및
    상기 전도성 로드를 상기 메시에 전기적으로 결합하도록 구성되는 연결 어셈블리를 포함하며,
    상기 연결 어셈블리는,
    제1 단부 및 제2 단부를 각각 포함하는 복수의 연결 엘리먼트들 ― 상기 복수의 연결 엘리먼트들 각각의 제1 단부들은 전도성 메시의 서로 다른 부분에 결합됨 ―; 및
    전도성 플레이트를 포함하고,
    상기 전도성 플레이트는 상기 전도성 로드의 제1 단부 및 상기 복수의 연결 엘리먼트들의 제2 단부들 각각에 결합되며,
    상기 전도성 로드는 제1 길이를 갖는 제1 재료 및 제2 길이를 갖는 제2 재료를 포함하고,
    상기 제2 재료는 상기 제1 재료와 상기 전도성 플레이트 사이에 배치되고 상기 제1 재료와 상기 전도성 플레이트에 결합되는,
    반도체 처리 장치.
  7. 제6 항에 있어서,
    상기 제2 재료는 실온에서 강자성인,
    반도체 처리 장치.
  8. 제6 항에 있어서,
    상기 제1 재료는 Ti이고 상기 제2 재료는 Ni인,
    반도체 처리 장치.
  9. 제6 항에 있어서,
    상기 열 전도성 기판 지지부는 360℃보다 높은 제1 작동 온도 범위를 가지며, 상기 열 전도성 기판 지지부가 상기 열 전도성 기판 지지부의 제1 작동 온도 범위 내의 온도로 유지될 때 상기 전도성 로드의 모든 제2 재료의 온도는 상기 제2 재료의 퀴리(Curie) 온도보다 높은,
    반도체 처리 장치.
  10. 제6 항에 있어서,
    상기 복수의 연결 엘리먼트들 각각의 전기 전도 면적의 합은 상기 전도성 로드의 전기 전도 면적보다 적어도 더 크고,
    상기 복수의 연결 엘리먼트들 각각 및 상기 전도성 로드의 전기 전도 면적은 전원으로부터의 RF 주파수 전류의 전달에 기초하여 결정되는,
    반도체 처리 장치.
  11. 제6 항에 있어서,
    상기 반도체 처리 장치에 결합된 RF 발생기를 더 포함하며,
    상기 RF 발생기에 의해 생성된 전류는 상기 복수의 연결 엘리먼트들 각각을 통해 동일하게 확산되는,
    반도체 처리 장치.
  12. 챔버 본체;
    RF 발생기;
    메시를 포함하는 열 전도성 기판 지지부;
    전도성 로드를 포함하는 열 전도성 샤프트; 및
    상기 전도성 로드를 상기 메시에 전기적으로 결합하도록 구성되는 연결 어셈블리를 포함하며,
    상기 연결 어셈블리는,
    제1 단부 및 제2 단부를 각각 포함하는 복수의 연결 엘리먼트들 ― 상기 복수의 연결 엘리먼트들 각각의 제1 단부들은 전도성 메시의 서로 다른 부분에 결합됨 ―; 및
    전도성 플레이트를 포함하고,
    상기 전도성 플레이트는 상기 전도성 로드의 제1 단부 및 상기 복수의 연결 엘리먼트들의 제2 단부들 각각에 결합되며,
    상기 전도성 로드는 제1 길이를 갖는 제1 재료 및 제2 길이를 갖는 제2 재료를 포함하고,
    상기 제2 재료는 상기 제1 재료와 상기 전도성 플레이트 사이에 배치되고 상기 제1 재료와 상기 전도성 플레이트에 결합되며,
    상기 제2 재료는 실온에서 강자성이고,
    상기 열 전도성 기판 지지부는 360℃보다 높은 제1 작동 온도 범위를 가지며, 상기 열 전도성 기판 지지부가 상기 열 전도성 기판 지지부의 제1 작동 온도 범위 내의 온도로 유지될 때 상기 전도성 로드의 모든 제2 재료의 온도는 상기 제2 재료의 퀴리 온도보다 높은,
    처리 챔버.
  13. 제12 항에 있어서,
    상기 복수의 연결 엘리먼트들 각각의 전기 전도 면적의 합은 상기 전도성 로드의 전기 전도 면적보다 적어도 더 크고,
    상기 복수의 연결 엘리먼트들 각각 및 상기 전도성 로드의 전기 전도 면적은 전원으로부터의 RF 주파수 전류의 전달에 기초하여 결정되는,
    처리 챔버.
  14. 제12 항에 있어서,
    상기 RF 발생기에 의해 생성된 전류는 상기 복수의 연결 엘리먼트들 각각을 통해 동일하게 확산되는,
    처리 챔버.
  15. 제14 항에 있어서,
    상기 복수의 연결 엘리먼트들 각각을 통하는 전류는 상기 RF 발생기에 의해 생성된 전류보다 적어도 3배 더 적은,
    처리 챔버.
KR1020217003457A 2018-07-07 2019-06-10 고 rf 전력 프로세스를 위한 반도체 처리 장치 KR20210018517A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862694974P 2018-07-07 2018-07-07
US62/694,974 2018-07-07
PCT/US2019/036420 WO2020013938A1 (en) 2018-07-07 2019-06-10 Semiconductor processing apparatus for high rf power process

Publications (1)

Publication Number Publication Date
KR20210018517A true KR20210018517A (ko) 2021-02-17

Family

ID=69101266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003457A KR20210018517A (ko) 2018-07-07 2019-06-10 고 rf 전력 프로세스를 위한 반도체 처리 장치

Country Status (7)

Country Link
US (2) US20200013586A1 (ko)
JP (1) JP2021529440A (ko)
KR (1) KR20210018517A (ko)
CN (1) CN112204722A (ko)
SG (1) SG11202010340WA (ko)
TW (1) TW202018885A (ko)
WO (1) WO2020013938A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220166861A (ko) * 2021-04-01 2022-12-19 엔지케이 인슐레이터 엘티디 웨이퍼 지지대 및 rf 로드

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021024858A1 (ja) * 2019-08-08 2021-02-11 日本碍子株式会社 半導体製造装置用部材
WO2022209619A1 (ja) * 2021-04-01 2022-10-06 日本碍子株式会社 ウエハ支持台及びｒｆロッド

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6616767B2 (en) * 1997-02-12 2003-09-09 Applied Materials, Inc. High temperature ceramic heater assembly with RF capability
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
US6104596A (en) * 1998-04-21 2000-08-15 Applied Materials, Inc. Apparatus for retaining a subtrate in a semiconductor wafer processing system and a method of fabricating same
KR20030028296A (ko) * 2001-09-28 2003-04-08 학교법인 한양학원 플라즈마 화학기상증착 장치 및 이를 이용한 탄소나노튜브제조방법
US9275887B2 (en) * 2006-07-20 2016-03-01 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
JP5896595B2 (ja) * 2010-10-20 2016-03-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ２層ｒｆ構造のウエハ保持体
US9123762B2 (en) * 2010-10-22 2015-09-01 Applied Materials, Inc. Substrate support with symmetrical feed structure
US8618446B2 (en) * 2011-06-30 2013-12-31 Applied Materials, Inc. Substrate support with substrate heater and symmetric RF return
JP6277015B2 (ja) * 2014-02-28 2018-02-07 株式会社日立ハイテクノロジーズ プラズマ処理装置
KR102498784B1 (ko) * 2014-12-11 2023-02-09 어플라이드 머티어리얼스, 인코포레이티드 고온 rf 애플리케이션들을 위한 정전 척
US10497606B2 (en) * 2015-02-09 2019-12-03 Applied Materials, Inc. Dual-zone heater for plasma processing
US10049862B2 (en) * 2015-04-17 2018-08-14 Lam Research Corporation Chamber with vertical support stem for symmetric conductance and RF delivery
JP6655310B2 (ja) * 2015-07-09 2020-02-26 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN108885973B (zh) * 2016-03-25 2023-09-08 应用材料公司 具有强化的rf功率传输的陶瓷加热器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220166861A (ko) * 2021-04-01 2022-12-19 엔지케이 인슐레이터 엘티디 웨이퍼 지지대 및 rf 로드

Also Published As

Publication number Publication date
TW202018885A (zh) 2020-05-16
JP2021529440A (ja) 2021-10-28
CN112204722A (zh) 2021-01-08
US20220181120A1 (en) 2022-06-09
WO2020013938A1 (en) 2020-01-16
SG11202010340WA (en) 2021-01-28
US20200013586A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US20220181120A1 (en) Semiconductor processing apparatus for high rf power process
TWI582897B (zh) 靜電吸盤及晶圓處理裝置
CN105751540B (zh) 用于半导体处理的具有平面加热器区域的加热板
JP2022550482A (ja) 基板支持体のための一体化された電極及び接地面
TWI540672B (zh) 靜電吸持裝置
CN110235237A (zh) 晶圆支撑台
JP5117146B2 (ja) 加熱装置
KR101929278B1 (ko) 정전 척
US20200066565A1 (en) Electrostatic chuck and wafer etching device including the same
KR101814554B1 (ko) 에지전극이 내장된 정전척 및 그 제조방법
US11984305B2 (en) Substrate pedestal for improved substrate processing
US20210066039A1 (en) Semiconductor processing apparatus with improved uniformity
CN111883473B (zh) 静电吸盘及晶片处理装置