KR20150043143A - 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20150043143A
KR20150043143A KR20130122213A KR20130122213A KR20150043143A KR 20150043143 A KR20150043143 A KR 20150043143A KR 20130122213 A KR20130122213 A KR 20130122213A KR 20130122213 A KR20130122213 A KR 20130122213A KR 20150043143 A KR20150043143 A KR 20150043143A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
capacitor
light emitting
Prior art date
Application number
KR20130122213A
Other languages
English (en)
Other versions
KR102211966B1 (ko
Inventor
김현태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130122213A priority Critical patent/KR102211966B1/ko
Priority to US14/316,887 priority patent/US9412800B2/en
Publication of KR20150043143A publication Critical patent/KR20150043143A/ko
Application granted granted Critical
Publication of KR102211966B1 publication Critical patent/KR102211966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치를 개시한다.
본 발명의 박막 트랜지스터 어레이 기판은, 굴곡을 갖는 활성층과, 상기 활성층 상부에 상기 활성층의 채널 영역과 중첩하는 게이트 전극을 포함하는 구동 박막 트랜지스터; 상기 구동 박막 트랜지스터의 게이트 전극을 제1전극으로 하고, 상기 제1전극 상부에 상기 제1전극과 중첩하게 형성된 제2전극을 포함하는 커패시터; 수직 방향으로 연장되되 상기 커패시터 상부에서 분리되어 상기 분리된 구동 전압선 각각이 상기 커패시터 제2전극의 가장자리에 각각 연결된 구동 전압선; 및 상기 커패시터 상부의 상기 구동 전압선이 분리된 영역의 일부에 형성되고 상부에 비아홀이 위치하는 제1 연결 배선;을 포함할 수 있다.

Description

박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치{SUBSTRATE FORMED THIN FILM TRANSISTOR ARRAY AND ORGANIC LIGHT EMITTING DISPLAY}
본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목받고 있다. 유기 발광 표시 장치는 기판 상에 배치된 다수의 신호선에 연결된 화소 회로 및 화소 회로와 연결된 유기발광소자를 포함한다.
본 발명은 고해상도 표시 장치의 화소 내 라인 제약을 최소화할 수 있는 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판은, 굴곡을 갖는 활성층과, 상기 활성층 상부에 상기 활성층의 채널 영역과 중첩하는 게이트 전극을 포함하는 구동 박막 트랜지스터; 상기 구동 박막 트랜지스터의 게이트 전극을 제1전극으로 하고, 상기 제1전극 상부에 상기 제1전극과 중첩하게 형성된 제2전극을 포함하는 커패시터; 수직 방향으로 연장되되 상기 커패시터 상부에서 분리되어 상기 커패시터 제2전극의 가장자리에 각각 연결된 구동 전압선; 및 상기 커패시터 상부의 상기 구동 전압선이 분리된 영역의 일부에 형성되고 상부에 비아홀이 위치하는 제1 연결 배선;을 포함할 수 있다.
상기 제1 연결 배선은 상기 구동 전압선과 평행하게 배치된 제1부분과, 상기 비아홀이 위치하고 상기 제1부분보다 넓은 폭을 갖는 제2부분을 구비할 수 있다.
상기 기판은, 상기 구동 박막 트랜지스터의 문턱 전압을 보상하는 보상 박막 트랜지스터; 및 상기 커패시터의 제1전극과 상기 보상 박막 트랜지스터를 연결하는 제2 연결 배선;을 포함 수 있다.
상기 제2 연결 배선은 상기 커패시터 제1전극의 가장자리와 연결될 수 있다.
상기 구동 전압선, 상기 제1 연결 배선 및 상기 제2 연결 배선은 동일층에 형성될 수 있다.
상기 제1 연결 배선의 상기 제2부분은 상기 커패시터의 제2전극과 중첩하여 상기 커패시터의 제3전극으로서 형성될 수 있다.
상기 기판은, 상기 활성층을 덮는 제1절연막; 상기 커패시터의 제1전극을 덮는 제2절연막; 상기 커패시터의 제2전극을 덮는 제3절연막; 및 상기 제1 연결 배선을 덮는 제4절연막;을 더 포함할 수 있다.
상기 기판은, 상기 제1 연결 배선의 제1부분의 일단과 연결되고, 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 구동 전류를 상기 구동 박막 트랜지스터에서 유기발광소자로 전달하는 발광 제어 박막 트랜지스터;를 더 포함할 수 있다.
상기 유기발광소자의 화소 전극은 상기 비아홀을 매우며 상기 제1 연결 배선과 연결될 수 있다.
수평 방향으로 인접하는 화소들의 상기 커패시터 제2전극이 상호 연결되고, 이에 따라 상기 구동 전압선은 메쉬 구조를 가질 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치는, 굴곡을 갖는 활성층과, 상기 활성층 상부에 상기 활성층의 채널 영역과 중첩하는 게이트 전극을 포함하는 구동 박막 트랜지스터; 상기 구동 박막 트랜지스터의 게이트 전극을 제1전극으로 하고, 상기 제1전극 상부에 상기 제1전극과 중첩하게 형성된 제2전극을 포함하는 커패시터; 수직 방향으로 연장되되 상기 커패시터 상부에서 분리되어 상기 커패시터 제2전극의 가장자리에 각각 연결된 구동 전압선; 상기 커패시터 상부의 상기 구동 전압선이 분리된 영역의 일부에 형성되고 상부에 비아홀이 위치하는 제1 연결 배선; 및 상기 구동 박막 트랜지스터로부터 구동 전류를 전달받아 발광하는 유기발광소자;를 포함할 수 있다.
상기 제1 연결 배선은 상기 구동 전압선과 평행하게 배치된 제1부분과, 상기 비아홀이 위치하고 상기 제1부분보다 넓은 폭을 갖는 제2부분을 구비할 수 있다.
상기 유기발광표시장치는, 상기 구동 박막 트랜지스터의 문턱 전압을 보상하는 보상 박막 트랜지스터; 및 상기 커패시터의 제1전극과 상기 보상 박막 트랜지스터를 연결하는 제2 연결 배선;을 포함할 수 있다.
상기 제2 연결 배선은 상기 커패시터 제1전극의 가장자리와 연결될 수 있다.
상기 구동 전압선, 상기 제1 연결 배선 및 상기 제2 연결 배선은 동일층에 형성될 수 있다.
상기 제1 연결 배선은 상기 커패시터의 제2전극과 중첩하여 상기 커패시터의 제3전극으로서 형성될 수 있다.
상기 유기발광표시장치는, 상기 활성층을 덮는 제1절연막; 상기 커패시터의 제1전극을 덮는 제2절연막; 상기 커패시터의 제2전극을 덮는 제3절연막; 및 상기 제1 연결 배선을 덮는 제4절연막;을 더 포함할 수 있다.
상기 유기발광표시장치는, 상기 제1 연결 배선의 제1부분의 일단과 연결되고, 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 구동 전류를 상기 구동 박막 트랜지스터에서 상기 유기발광소자로 전달하는 발광 제어 박막 트랜지스터;를 더 포함할 수 있다.
상기 유기발광소자의 화소 전극은 상기 비아홀을 매우며 상기 제1 연결 배선과 연결될 수 있다.
수평 방향으로 인접하는 화소들의 상기 커패시터 제2전극이 상호 연결되고, 이에 따라 상기 구동 전압선은 메쉬 구조를 가질 수 있다.
본 발명의 유기 발광 표시 장치는 동일층에 배치된 복수의 라인들 간의 간격을 확보하여 라인 간 쇼트 불량을 최소화하여 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 등가 회로도이다.
도 2는 도 1에 도시된 화소를 나타낸 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 등가 회로도이다.
도 4는 도 3에 도시된 화소를 나타낸 개략적인 평면도이다.
도 5 및 도 6은 도 4의 A-A' 및 B-B'를 따라 절단한 단면도이다.
도 7은 도 4의 데이터 배선을 나타낸 도면이다.
도 8은 본 발명의 비교예에 따른 화소를 도시한 평면도이다.
도 9는 도 8의 데이터 배선을 나타낸 도면이다.
도 10은 본 발명의 실시예에 따른 화소를 나타낸 개략적인 평면도이다.
도 11은 도 10의 C-C'를 따라 절단한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 등가 회로도이다.
도 1에 도시된 화소(1)는 n번째 행 라인에 포함된 복수의 화소 중 하나로서, n번째 행 라인에 대응하는 주사선(SLn)과 n번째 행 라인 이전의 n-1번째 행 라인에 대응하는 주사선(SLn-1)에 각각 연결되어 있다. 본 발명의 실시예에 따른 화소(1)는 해당 화소 라인에 대응하는 주사선과 그 이전 화소 라인의 주사선에 연결되어 있으나, 이에 반드시 제한되는 것은 아니며, 복수의 주사선 중 두 개의 주사선에 연결될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(1)는 복수의 박막 트랜지스터(T1 내지 T6) 및 커패시터(Cst)를 포함하는 화소 회로(2)를 포함한다. 그리고 화소(1)는 화소 회로(2)를 통해 구동 전류를 전달받아 발광하는 유기발광소자(organic light emitting diode, OLED)를 포함한다.
박막 트랜지스터는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)를 포함한다.
화소(1)는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1 주사 신호(Sn)를 전달하는 제1 주사선(SLn), 초기화 박막 트랜지스터(T4)에 이전 주사 신호인 제2 주사 신호(Sn-1)를 전달하는 제2 주사선(SLn-1), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(ELn), 제1 주사선(SLn)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(DLm), 제1 전원전압(ELVDD)을 전달하며 데이터선(DLm)과 거의 평행하게 형성되어 있는 구동 전압선(PL), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하며 제2 주사선(SLn-1)과 거의 평행하게 형성되어 있는 초기화 전압선(VL)을 포함한다.
구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 커패시터(Cst)의 제1전극(Cst1)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(PL)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광소자(OLED)에 구동 전류(Ioled)를 공급한다.
스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)은 제1 주사선(SLn)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DLm)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(PL)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 제1 주사선(SLn)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온되어 데이터선(DLm)으로 전달된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 제1 주사선(SLn)에 연결되어 있다. 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 커패시터(Cst)의 제1 전극(Cst1), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 보상 박막 트랜지스터(T3)는 제1 주사선(SLn)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 제2 주사선(SLn-1)과 연결되어 있다. 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(VL)과 연결되어 있다. 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)은 커패시터(Cst)의 제1전극(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 초기화 박막 트랜지스터(T4)는 제2 주사선(SLn-1)을 통해 전달받은 제2 주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1 발광 제어 박막 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(ELn)과 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(PL)과 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있다.
제2 발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(ELn)과 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 유기발광소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)는 발광 제어선(ELn)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 제1 전원전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동 전류(Ioled)가 흐르게 된다.
커패시터(Cst)의 제2전극(Cst2)은 구동 전압선(PL)과 연결되어 있다. 커패시터(Cst)의 제1전극(Cst1)은 구동 박막 트랜지스터(T1)의 게이트 전극(G1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및, 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)에 함께 연결되어 있다.
유기발광소자(OLED)의 캐소드(cathode) 전극은 제2 전원전압(ELVSS)과 연결되어 있다. 유기발광소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Ioled)를 전달받아 발광함으로써 화상을 표시한다. 제1 전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2 전원전압(ELVSS)은 제1 전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다.
도 2는 도 1에 도시된 화소를 나타낸 개략적인 평면도이다.
도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 화소(1)는 제1 주사 신호(Sn), 제2 주사 신호(Sn-1), 발광 제어 신호(En) 및 초기화 전압(Vint)을 각각 인가하며 행 방향을 따라 형성되어 있는 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(EMLn) 및 초기화 전압선(VL)을 포함하고, 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn) 및 초기화 전압선(VL) 모두와 교차하고 있으며 화소에 데이터 신호(Dm) 및 제1 전원전압(ELVDD)을 각각 인가하는 데이터선(DLm) 및 구동 전압선(PL)을 포함한다.
본 발명의 일 실시예에 따른 표시 장치의 화소(1)에는 복수의 박막 트랜지스터(T1 내지 T6) 및 커패시터(Cst)가 형성되어 있으며, 도시하지 않았지만 비아홀(VIA)에 대응되는 영역에 유기발광소자(OLED)가 형성될 수 있다.
복수의 박막 트랜지스터(T1 내지 T6)는 활성층(112)을 따라 형성되어 있으며, 활성층(112)은 다양한 형상으로 굴곡되어 형성되어 있다. 이러한 활성층(112)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
구동 박막 트랜지스터(T1)는 게이트 전극(G1), 소스 전극(S1) 및 드레인 전극(D1)을 포함한다. 소스 전극(S1)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D1)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G1)은 채널 영역과 중첩한다. 게이트 전극(G1)은 컨택홀들(41, 42)을 통해 제2 연결 부재(130)에 의해 커패시터(Cst)의 제1전극(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3), 및 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)과 연결된다. 구동 박막 트랜지스터(T1)의 활성층은 굴곡되어 있다. 도 2의 예에서는 구동 박막 트랜지스터(T1)의 활성층이 'ㄹ' 형상으로 배치되어 있다.
이와 같이, 굴곡된 활성층을 형성함으로써, 좁은 공간 내에 길게 활성층을 형성할 수 있다. 따라서, 구동 박막 트랜지스터(T1)의 활성층은 채널 영역을 길게 형성할 수 있으므로 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 따라서, 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기발광소자(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 박막 트랜지스터(T1)의 활성층은 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
스위칭 박막 트랜지스터(T2)는 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2)을 포함한다. 소스 전극(S2)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D2)은 활성층에서 불순물이 도핑된 드레인 영역(D2)에 해당한다. 게이트 전극(G2)은 채널 영역과 중첩한다. 소스 전극(S2)은 컨택홀(43)을 통해 데이터선(DLm)과 연결된다. 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)과 연결되어 있다. 게이트 전극(G2)은 제1 주사선(SLn)의 일부에 의해 형성된다.
보상 박막 트랜지스터(T3)는 게이트 전극(G3), 소스 전극(S3) 및 드레인 전극(D3)을 포함한다. 소스 전극(S3)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D3)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G3)은 채널 영역과 중첩하고, 제1 주사선(SLn)의 일부에 의해 형성된다.
초기화 박막 트랜지스터(T4)는 게이트 전극(G4), 소스 전극(S4) 및 드레인 전극(D4)을 포함한다. 소스 전극(S4)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D4)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 소스 전극(S4)은 컨택홀(45)을 통해 제3 연결 부재(140)에 의해 초기화 전압선(VL)과 연결될 수 있다. 게이트 전극(G4)은 채널 영역과 중첩한다. 게이트 전극(G4)은 제2 주사선(SLn-1)의 일부에 의해 듀얼 게이트 전극으로 형성되어 누설 전류(leakage current)를 방지한다.
제1 발광 제어 박막 트랜지스터(T5)는 게이트 전극(G5), 소스 전극(S5) 및 드레인 전극(D5)을 포함한다. 소스 전극(S5)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D5)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G5)은 채널 영역과 중첩한다. 소스 전극(S5)은 컨택홀(44)을 통해 구동 전압선(PL)과 연결될 수 있다. 게이트 전극(G5)은 발광 제어선(ELn)의 일부에 의해 형성된다.
제2 발광 제어 박막 트랜지스터(T6)는 게이트 전극(G6), 소스 전극(S6) 및 드레인 전극(D6)을 포함한다. 소스 전극(S6)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D6)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G6)은 채널 영역과 중첩한다. 드레인 전극(D6)은 컨택홀(46)을 통해 제1 연결 부재(120) 및 비아홀(VIA)을 통해 유기발광소자(OLED)의 애노드 전극과 연결된다. 게이트 전극(G6)은 발광 제어선(ELn)의 일부에 의해 형성된다.
커패시터(Cst)의 제1전극(Cst1)은 컨택홀(41)과 연결된 연결 부재(120)에 의해 보상 박막 트랜지스터(T3)의 드레인 전극(D3), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)과 함께 연결되어 있다. 커패시터(Cst)의 제1전극(Cst1)은 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 역할을 동시에 한다. 커패시터(Cst)의 제2전극(Cst2)은 컨택홀들(47, 48)을 통해 구동 전압선(PL)과 연결되어, 구동 전압선(PL)으로부터 제1 전원전압(ELVDD)을 인가받는다.
커패시터(Cst)의 제1전극(Cst1)은 인접한 화소와 분리되어 사각 형상으로 형성되어 있으며, 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 제1 내지제2 발광 제어 박막 트랜지스터(T1)의 게이트 전극(G1 내지 G6)과 동일한 물질로 동일한 층에 형성되어 있다.
커패시터(Cst)의 제2전극(Cst2)은 인접한 화소와 연결되어 있으며, 초기화 전압선(VL)과 동일한 물질로 동일한 층에 형성되어 있다. 커패시터(Cst)의 제2전극(Cst2)은 제1전극(Cst1) 전체와 중첩하고, 구동 박막 트랜지스터(T1)와 수직으로 중첩하는 구조를 갖는다. 굴곡 형태를 가지는 구동 박막 트랜지스터(T1)의 활성층에 의해 줄어든 커패시터(Cst)의 영역을 확보하기 위해 구동 박막 트랜지스터(T1)의 활성층과 중첩하여 커패시터(Cst)를 형성함으로써, 고해상도에서도 커패시턴스의 확보가 가능하다.
데이터선(DLm)은 화소의 좌측 또는 우측에 수직 방향(세로 방향)으로 배치된다. 데이터선(DLm)은 컨택홀(43)을 통해 스위칭 박막 트랜지스터(T2)와 연결된다.
구동 전압선(PL)은 화소의 좌측 또는 우측에 수직 방향으로 데이터선(DLm)에 근접하게 배치된다. 구동 전압선(PL)은 구동 박막 트랜지스터(T1) 및 커패시터(Cst)가 형성된 영역을 가로지르지 않고 끊어져 있다. 즉, 구동 전압선(PL)은 수직 방향으로 연장되되 커패시터(Cst) 상부에서 분리되어, 커패시터(Cst) 상부에는 라인이 지나가지 않는 추가 공간이 형성될 수 있다. 분리에 의해 커패시터(Cst)의 상측에 위치한 구동 전압선(PL)의 일부는 컨택홀(47)을 통해 커패시터(Cst)의 제2전극(Cst2)의 상부 가장자리에 연결되고, 커패시터(Cst)의 하측에 위치한 구동 전압선(PL)의 나머지 일부는 컨택홀(48)을 통해 커패시터(Cst)의 제2전극(Cst2)의 하부 가장자리에 연결된다. 커패시터(Cst)의 제2전극(Cst2)은 수평 방향으로 인접하는 화소들 간에 서로 연결되어 있기 때문에, 구동 전압선(PL)은 수직 방향 및 수평 방향으로 상호 연결되는 메쉬 구조를 가질 수 있다. 또한 구동 전압선(PL)은 컨택홀(44)을 통해 제1 발광 제어 박막 트랜지스터(T5)와 연결된다.
제1 연결 부재(120)는 컨택홀(46)을 통해 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)과 연결되고, 비아홀(VIA)을 통해 유기발광소자(OLED)의 애노드 전극과 연결된다. 이에 따라 제1 연결 부재(120)는 유기발광소자(OLED)를 구동 박막 트랜지스터(T1) 및 제2 발광 제어 박막 트랜지스터(T6)를 유기발광소자(OLED)와 연결할 수 있다.
제1 연결 부재(120)는 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)이 형성된 영역부터 구동 박막 트랜지스터(T1) 및 커패시터(Cst)가 형성된 영역까지 연장된다. 제1 연결 부재(120)는 구동 전압선(PL)과 평행하게 배치된 제1부분(121)과 구동 전압선(PL)이 분리된 영역의 일부에 형성된 제2부분(122)을 구비한다. 제1부분(121)은 대략 직선 형태를 갖고, 제2부분(122)은 대략 사각 형상을 가지며, 제2부분(122)은 제1부분(121)의 폭보다 넓은 폭을 갖는다. 비아홀(VIA)은 제1 연결 부재(120)의 제2부분(122)에 위치되어, 구동 박막 트랜지스터(T1) 및 커패시터(Cst)와 수직으로 일부 중첩한다. 제1 연결 부재(120)의 제1부분(121)은 동일층에 인접하게 배치된 구동 전압선(PL)과의 쇼트를 방지할 정도의 충분한 거리를 가지는 폭을 갖는다. 제1 연결 부재(120)의 제2부분(122)은 동일층에 형성된 데이터선(DLm)과의 쇼트를 방지할 정도의 충분한 거리를 두고 커패시터(Cst) 상부에 배치된다.
제2 연결 부재(130)는 커패시터(Cst)의 제1전극(Cst1)의 가장자리, 예를 들어, 제1전극(Cst1)의 일 코너에서 컨택홀(41)을 통해 커패시터(Cst)의 제1전극(Cst1)과 연결된다. 제2 연결 부재(130)는 컨택홀(42)을 통해 보상 박막 트랜지스터(T3)의 드레인 전극(D3)과 연결된다. 이에 따라, 제2 연결 부재(130)는 커패시터(Cst)를 보상 박막 트랜지스터(T3) 및 초기화 박막 트랜지스터(T4)를 연결할 수 있다.
제3 연결 부재(140)는 컨택홀(45)을 통해 초기화 박막 트랜지스터(T4)의 소스 전극(S4) 및 초기화 전압선(PL)을 연결할 수 있다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 등가 회로도이다.
도 3에 도시된 실시예는, 도 1에 도시된 실시예와 비교하여 제7 박막 트랜지스터(T7)가 추가된 것만을 제외하고 실질적으로 동일하므로, 반복되는 설명은 생략한다.
도 3에 도시된 화소(3)는 n번째 행 라인에 포함된 복수의 화소 중 하나로서, n번째 행 라인에 대응하는 주사선(SLn)과 n번째 행 라인 이전의 n-1번째 행 라인에 대응하는 주사선(SLn-1)에 각각 연결되어 있다. 본 발명의 실시예에 따른 화소(3)는 해당 화소 라인에 대응하는 주사선과 그 이전 화소 라인의 주사선에 연결되어 있으나, 이에 반드시 제한되는 것은 아니며, 복수의 주사선 중 두 개의 주사선에 연결될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(3)는 복수의 박막 트랜지스터(T1 내지 T7) 및 커패시터(Cst)를 포함하는 화소 회로(4)를 포함한다. 그리고 화소(3)는 화소 회로(4)를 통해 구동 전류를 전달받아 발광하는 유기발광소자(OLED)를 포함한다.
박막 트랜지스터는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5), 제2 발광 제어 박막 트랜지스터(T6) 및 바이패스 박막 트랜지스터(T7)를 포함한다.
화소(3)는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1 주사 신호(Sn)를 전달하는 제1 주사선(SLn), 초기화 박막 트랜지스터(T4)에 이전 주사 신호인 제2 주사 신호(Sn-1)를 전달하는 제2 주사선(SLn-1), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(ELn), 제1 주사선(SLn)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(DLm), 제1 전원전압(ELVDD)을 전달하며 데이터선(DLm)과 거의 평행하게 형성되어 있는 구동 전압선(PL), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하며 제2 주사선(SLn-1)과 거의 평행하게 형성되어 있는 초기화 전압선(VL), 및 바이패스 박막 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(BPL)을 포함한다.
바이패스 박막 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(BPL)과 연결되어 있고, 바이패스 박막 트랜지스터(T7)의 소스 전극(S7)은 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6) 및 유기발광소자(OLED)의 애노드 전극과 함께 연결되어 있고, 바이패스 박막 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(VL) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 게이트 전극(G7)은 활성층의 채널 영역과 중첩한다.
바이패스 박막 트랜지스터(T7)는 바이패스 제어선(BPL)으로부터 바이패스 신호(BP)를 전달받는다. 바이패스 신호(BP)는 바이패스 박막 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압이다. 바이패스 박막 트랜지스터(T7)는 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 박막 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Ioled)의 일부는 바이패스 전류(Ibp)로 바이패스 박막 트랜지스터(T7)를 통해 빠져나가게 한다.
블랙 영상을 표시하는 구동 박막 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 유기발광소자(OLED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 실시예에 따른 유기 발광 표시 장치의 바이패스 박막 박막 트랜지스터(T7)는 구동 박막 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 유기발광소자(OLED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 구동 박막 트랜지스터(T1)의 최소 전류란 구동 박막 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 구동 박막 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 구동 박막 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어, 10pA 이하의 전류)가 유기발광소자(OLED)에 전달되어 블랙 휘도의 영상으로 표현된다.
블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 유기발광소자(OLED)의 구동 전류(Ioled)는 바이패스 박막 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 전류로서, 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 박막 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
도 4는 도 3에 도시된 화소를 나타낸 개략적인 평면도이다.
도 4에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(3)는 제1 주사 신호(Sn), 제2 주사 신호(Sn-1), 발광 제어 신호(En), 초기화 전압(Vint) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 초기화 전압선(VL) 및 바이패스 제어선(BPL)을 포함하고, 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 초기화 전압선(VL) 및 바이패스 제어선(BPL) 모두와 교차하고 있으며 화소에 데이터 신호(Dm) 및 제1 전원전압(ELVDD)을 각각 인가하는 데이터선(DLm) 및 구동 전압선(PL)을 포함한다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(3)에는 복수의 박막 트랜지스터(T1 내지 T7) 및 커패시터(Cst)가 형성되어 있으며, 도시하지 않았지만 비아홀(VIA)에 대응되는 영역에 유기발광소자(OLED)가 형성될 수 있다.
복수의 박막 트랜지스터(T1 내지 T7)는 활성층(112)을 따라 형성되어 있으며, 활성층(112)은 다양한 형상으로 굴곡되어 형성되어 있다. 이러한 활성층(112)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
제7 박막 트랜지스터(T7)는 게이트 전극(G7), 소스 전극(S7) 및 드레인 전극(D7)을 포함한다. 소스 전극(S7)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D7)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G7)은 바이패스 제어선(BLP)과 연결되어 있다. 소스 전극(S7)은 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)과 직접 연결되어 있다. 드레인 전극(D7)은 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)과 직접 연결되어 있다.
도 5 및 도 6은 도 4의 A-A' 및 B-B'를 따라 절단한 단면도이다. 도 7은 도 4의 데이터 배선을 나타낸 도면이다.
이하에서는, 구동 박막 트랜지스터(T1) 및 커패시터(Cst)를 중심으로 설명하겠으며, 그 외 박막 트랜지스터들(T2 내지 T7)은 구동 박막 트랜지스터(T1)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다. 도 5 내지 도 7의 실시예는 도 2에 도시된 화소(1)에도 동일하게 적용될 수 있다.
도 5 및 도 6을 함께 참조하면, 박막 트랜지스터 어레이 기판(이하, '기판'이라 함) 상에 버퍼층(101)을 형성한다. 기판(100)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(100)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다. 버퍼층(101)은 선택에 의해 생략할 수 있다.
버퍼층(101) 상부에는 활성층(112)이 형성된다. 활성층(112)은 반도체를 포함할 수 있고, 산화물 반도체로 형성될 수 있다. 활성층(112)은 기판(100) 상에 반도체층을 증착시키고, 활성층 패턴에 따라 반도체층을 패터닝 및 결정화시켜 형성된다. 이때 반도체층을 먼저 패터닝한 후 결정화시킬 수 있고, 반대로 반도체층을 먼저 결정화시킨 후 패터닝하는 것도 가능하다. 결정화는 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법, ASLS(advanced sequential lateral solidification)법 등 다양한 방법에 의해 수행될 수 있다. 활성층(112)을 따라 박막 트랜지스터가 형성된다.
활성층(112)이 형성된 기판(100) 상에는 제1절연막(102)이 형성된다. 제1절연막은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
제1절연막(102) 상부에는 구동 박막 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 제1전극(Cst1), 발광 제어선(ELn)을 포함하는 제1 게이트 배선이 형성된다. 제1 게이트 배선은 그 외 박막 트랜지스터(T2 내지 T7)의 게이트 전극(G2 내지 G7), 제1 주사선(SLn), 제2 주사선(SLn-1), 바이패스 제어선(BPL)을 더 포함한다.
제1 게이트 배선은 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 구리(Cu), 또는 이들의 합금 등과 같은 금속 물질을 포함하여 단일층 또는 복수층 구조로 형성할 수 있다.
제1 게이트 배선이 형성된 기판(100) 상의 활성층(112)에 불순물을 도핑하여, 각 박막 트랜지스터(T1 내지 T7)의 활성층에 불순물이 도핑되지 않은 채널 영역, 채널 영역의 양 옆으로 불순물이 도핑된 소스 영역 및 드레인 영역을 형성한다. 소스 영역 및 드레인 영역은 각각 소스 전극 및 드레인 전극에 해당한다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 도핑은 제2절연막(103) 형성 후에 수행될 수도 있다.
도 5 및 도 6에는 활성층(112)에서 구동 박막 트랜지스터(T1)의 채널 영역과 제2 발광 제어 박막 트랜지스터(T6)의 드레인 영역(드레인 전극)의 일부가 도시되어 있다.
제1 게이트 배선 상부에 제2절연막(103)이 형성된다. 제2절연막(103)은 커패시터(Cst)의 유전체로서의 기능도 한다. 제2절연막(103)은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
제2절연막(103) 상부에 커패시터(Cst)의 제2전극(Cst2)을 포함하는 제2 게이트 배선을 형성한다. 제2 게이트 배선은 초기화 전압선(VL)을 더 포함한다. 제2 게이트 배선은 제1 게이트 배선과 유사하게 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 구리(Cu), 또는 이들의 합금 등과 같은 금속 물질을 포함하여 단일층 또는 복수층 구조로 형성할 수 있다.
제2 게이트 배선이 형성된 기판(100) 상에 제3절연막(104)이 형성된다. 제3절연막(104)은 제1절연막(102) 및 제2절연막(103)과 마찬가지로, 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
제3절연막(104)이 형성된 기판(100) 상에 구동 전압선(PL), 제1 및 제2 연결 부재(120, 130)를 포함하는 데이터 배선이 형성된다. 데이터 배선은 도 7에 도시된 바와 같이, 구동 전압선(PL), 제1 및 제2 연결 부재(120, 130) 외에 데이터선(DLm)과 제3 연결 부재(140)를 더 포함한다.
구동 전압선(PL)은 컨택홀들(47, 48)을 통해 커패시터(Cst)의 제2전극(Cst2)과 연결된다. 제1 연결 부재(120)는 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)을 비아홀(VIA)을 통해 연결되는 화소 전극(미도시)에 의해 유기발광소자(OLED)와 연결할 수 있다. 제2 연결 부재(130)는 컨택홀(41)을 통해 커패시터(Cst)의 제1전극(Cst1) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 연결된다.
구동 전압선(PL)은 커패시터(Cst)를 지나가는 영역이 제거되어 있으나, 커패시터(Cst)의 제2전극(Cst2)의 양쪽 가장자리에 연결되어 되어 있기 때문에, 메쉬 구조를 가질 수 있으며, 커패시터(Cst) 상부에 추가 공간을 형성할 수 있다. 커패시터(Cst) 상부의 추가 공간에는 제1 연결 부재(120)가 위치함으로써, 데이터 배선들 간의 수평 방향 간격을 충분히 확보할 수 있다.
데이터 배선은 제1 게이트 배선 및 제2 게이트 배선과 유사하게, 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 구리(Cu), 또는 이들의 합금 등과 같은 금속 물질을 포함하여 단일층 또는 복수층 구조로 형성할 수 있다. 예를 들어, 데이터 배선은 Ti/Al/Ti의 3중층 구조로 형성될 수 있다.
제3절연막(104) 상부에는 데이터 배선을 덮는 보호막(105)이 형성된다. 보호막(105)에는 비아홀(VIA)이 형성된다. 보호막(105) 상부에는 비아홀(VIA)을 덮으며 유기발광소자(OLED)의 애노드 전극(화소 전극)이 형성된다.
화소 전극의 가장자리 및 보호막(105) 위에는 화소 정의막이 형성되고, 화소 정의막은 화소 전극을 드러내는 화소 개구부를 가진다. 화소 정의막은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 유기물 또는 실리카 계열의 무기물 등으로 만들 수 있다. 화소 개구부로 노출된 화소 전극 위에는 유기 발광층이 형성되고, 유기 발광층 상에는 캐소드 전극(공통 전극)이 기판(100) 전면에 형성된다. 이와 같이, 화소 전극, 유기 발광층 및 공통 전극을 포함하는 유기발광소자(OLED)가 형성된다. 여기서, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극이 캐소드 전극이 되고, 공통 전극이 애노드 전극이 될 수도 있다.
도 8은 본 발명의 비교예에 따른 화소를 도시한 평면도이고, 도 9는 도 8에서 데이터 배선을 나타낸 도면이다.
도 8을 참조하면, 화소(5)는 제1 주사 신호(Sn), 제2 주사 신호(Sn-1), 발광 제어 신호(En), 초기화 전압(Vint) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 초기화 전압선(VL) 및 바이패스 제어선(BPL)을 포함하고, 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 초기화 전압선(VL) 및 바이패스 제어선(BPL) 모두와 교차하고 있으며 화소(5)에 데이터 신호(Dm) 및 제1 전원전압(ELVDD)을 각각 인가하는 데이터선(DLm) 및 구동 전압선(PL)을 포함한다.
본 발명의 비교예에 따른 유기 발광 표시 장치의 화소(5)에는 복수의 박막 트랜지스터(T1 내지 T7) 및 커패시터(Cst)가 형성되어 있으며, 도시하지 않았지만 비아홀(VIA)에 대응되는 영역에 유기발광소자(OLED)가 형성될 수 있다.
도 8에 도시된 복수의 박막 트랜지스터(T1 내지 T7) 및 커패시터(Cst)는 도 4에 도시된 복수의 박막 트랜지스터(T1 내지 T7) 및 커패시터(Cst)와 동일하게 형성되므로 이에 대한 상세한 설명은 생략하고, 이하에서는 도 4에 도시된 화소와 다른 구조를 중심으로 설명하겠다.
도 8 및 도 9를 참조하면, 활성층(112), 활성층(112) 상부에 제1 게이트 배선들, 제1 게이트 배선들 상부에 제2 게이트 배선들, 제2 게이트 배선들 상부에 데이터 배선들이 형성된다. 활성층(112)과 제1 게이트 배선들 사이, 제1 게이트 배선들과 제2 게이트 배선들 사이 및 제2 게이트 배선들과 데이터 배선들 사이에는 각각 절연막이 형성된다. 데이터 배선들 상부에는 보호막이 형성될 수 있다.
제1 게이트 배선들은 복수의 박막 트랜지스터(T2 내지 T7)의 게이트 전극(G1 내지 G7), 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 바이패스 제어선(BPL)을 포함한다. 제2 게이트 배선들은 커패시터(Cst)의 제2전극(Cst2)을 포함한다. 데이터 배선들은 데이터선(DLm), 구동 전압선(PL), 제1 내지 제3 연결 부재(12, 13, 14)를 포함한다.
도시되지 않았으나, 제1비아홀(VH1)을 덮으며 유기발광소자(OLED)의 화소 전극(애노드 전극)이 형성되어 제2 발광 제어 박막 트랜지스터(T6)와 유기발광소자(OLED)가 연결된다. 그리고, 제2비아홀(VH2)을 덮으며 제1 및 제2 주사선(SLn, SLn-1)과 평행한 방향으로 초기화 전압선(VL)이 형성되어 초기화 박막 트랜지스터(T4)와 초기화 전압선(VL)이 연결된다.
제1 연결 부재(12)는 대략 사각 형상을 갖고, 컨택홀(46)을 통해 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)과 연결되고, 컨택홀(46)과 인접한 영역에 형성되는 비아홀(VIA)을 통해 유기발광소자(OLED)의 애노드 전극과 연결된다.
구동 전압선(PL)은 데이터선(DLm)과 평행하게 커패시터(Cst)를 가로지르며 끊김 없이 수직 방향으로 형성되고, 컨택홀(49)을 통해 커패시터(Cst)의 제2전극(Cst2)과 연결된다.
제2 연결 부재(13)는 커패시터(Cst)의 제2전극(Cst2)의 대략 중앙부에 형성된 개구(OP)에 대응하는 영역에서 커패시터(Cst)의 제1전극(Cst1)과 컨택홀(41)을 통해 연결되고, 대략 직선 형태로 수직 방향으로 연장되어 컨택홀(42)를 통해 보상 박막 트랜지스터(T3)의 드레인 전극(D3)과 연결된다.
제3 연결 부재(13)는 대략 사각 형상을 갖고, 컨택홀(45)을 통해 초기화 박막 트랜지스터(T4)의 소스 전극(S4)과 연결된다.
도 8 및 도 9의 비교예에서는, 제1 취약 포인트 영역(WP1)에서 동일층에 인접하게 배치된 제1 연결 부재(12)와 구동 전압선(PL) 간의 간격(d1), 및 제2 취약 포인트 영역(WP2)에서 동일층에 인접하게 배치된 제2 연결 부재(13)와 구동 전압선(PL) 간의 간격(d2)이 좁아, 제1 취약 포인트 영역(WP1)과 제2 취약 포인트 영역(WP2)에서 라인 간의 쇼트 불량이 빈번하게 발생할 수 있다.
이에 비해, 본 발명의 실시예에서는 도 7에 도시된 바와 같이, 커패시터(Cst) 영역을 지나가는 구동 전압선(PL)의 일부를 제거하고, 제1 연결 부재(120)의 폭이 좁은 제1부분(121)을 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)과 연결하고, 폭이 넓은 제2부분(122)을 구동 전압선(PL)이 제거된 커패시터(Cst) 상부에 배치한다. 이에 따라 도 9에 도시된 제1 취약 포인트 영역(WP1)이 도 7에 도시된 바와 같이 커패시터(Cst)가 형성된 제3 취약 포인트 영역(WP3)으로 이동되고, 제3 취약 포인트 영역(WP3)에서 제1 연결 부재(120)와 인접한 구동 전압선(PL) 및 데이터선(DLm) 간의 간격(d3, d4)은 도 9에 도시된 비교예에서 간격(d1)에 비해 넓어질 수 있다.
또한 본 발명의 실시예에서는 도 7에 도시된 바와 같이, 도 9에 도시된 제2 취약 포인트 영역(WP2)에 대응하는 영역인 제4 취약 포인트 영역(WP4)에서 보상 박막 트랜지스터(T3)의 드레인 전극(D3)과 커패시터(Cst)의 제1전극(Cst1)을 연결하는 제2 연결 부재(130)의 길이(l2)는 제2 취약 포인트 영역(WP2)에서 제2 연결 부재(13)의 길이(l1) 보다 짧게 형성한다. 이를 위해 비교예의 도 8에 도시된 바와 같이 커패시터(Cst)의 제2전극(Cst2)에 개구를 형성하지 않고, 도 4에 도시된 바와 같이 본 발명의 실시예에에서는 보상 박막 트랜지스터(T3)와 인접한 제2전극(Cst2)의 외곽 일부를 제거하고, 제2전극(Cst2)이 제거된 영역 하부에 위치한 제1전극(Cst1)의 가장자리 일부와 제2 연결 부재(130)를 연결한다. 이에 따라 제4 취약 포인트 영역(WP2)이 도 9에 도시된 제2 취약 포인트 영역(WP2)에 비해 축소될 수 있다.
본 발명의 실시예에서는 수직 방향으로 연장된 구동 전압선(PL)의 일부, 즉 커패시터(Cst)와 중첩하는 구동 전압선(PL)의 일부를 제거함으로써 추가 공간을 확보한다. 이에 따라, 비교예의 제1 취약 포인트 영역(WP1)의 위치를 제3 취약 포인트 영역(WP3)으로 이동시켜 동일층에 형성된 인접하는 라인 간의 간격을 확대하여 수평 방향의 제약을 최소화하고, 비교예의 제2 취약 포인트 영역(WP2)에 대응하는 제4 취약 포인트 영역(WP4)을 축소시킬 수 있다. 이로써 본 발명의 실시예에서는 라인 간의 쇼트 불량을 줄일 수 있다.
도 10은 본 발명의 실시예에 따른 화소를 나타낸 개략적인 평면도이다. 도 11은 도 10의 C-C'를 따라 절단한 단면도이다.
도 10에 도시된 화소(6)는 도 4에 도시된 화소(3)와 비교하여 제1 연결 부재(120)가 커패시터(Cst)의 제3전극(Cst3)의 기능을 함께하는 것을 제외하고 실질적으로 동일하므로, 반복되는 설명은 생략한다.
도 10 및 도 11을 함께 참조하면, 구동 전압선(PL)은 구동 박막 트랜지스터(T1) 및 커패시터(Cst) 상부를 지나가지 않고 분리되어, 커패시터(Cst) 상부에는 라인이 지나가지 않는 추가 공간이 형성될 수 있다. 분리에 의해 커패시터(Cst)의 상측에 위치한 구동 전압선(PL)은 컨택홀(47)을 통해 커패시터(Cst)의 제2전극(Cst2)의 상부 가장자리에 연결되고, 커패시터(Cst)의 하측에 위치한 구동 전압선(PL)은 컨택홀(48)을 통해 커패시터(Cst)의 제2전극(Cst2)의 하부 가장자리에 연결된다. 커패시터(Cst)의 제2전극(Cst2)은 수평 방향으로 인접하는 화소들 간에 서로 연결되어 있기 때문에, 구동 전압선(PL)은 수직 방향 및 수평 방향으로 상호 연결되는 메쉬 구조를 가질 수 있다. 또한 구동 전압선(PL)은 컨택홀(44)을 통해 제1 발광 제어 박막 트랜지스터(T5)와 연결된다. 도 11에서는 활성층(112)에서 구동 박막 트랜지스터(T1)의 활성층의 채널 영역을 도시하고 있다.
제1 연결 부재(120)는 컨택홀(46)을 통해 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D4)과 연결되고, 비아홀(VIA)을 통해 유기발광소자(OLED)의 애노드 전극과 연결된다. 이에 따라 제1 연결 부재(120)는 유기발광소자(OLED)를 구동 박막 트랜지스터(T1) 및 제2 발광 제어 박막 트랜지스터(T6)를 유기발광소자(OLED)와 연결할 수 있다.
제1 연결 부재(120)는 구동 전압선(PL)과 평행하게 배치된 제1부분(121)과 구동 전압선(PL)이 분리된 영역의 일부에 형성된 제2부분(122)을 구비한다. 제1부분(121)은 대략 직선 형태를 갖고, 제2부분(122)은 대략 다각 형상을 가지며, 제2부분(122)은 제1부분(121)보다 넓은 폭과 면적을 갖는다. 비아홀(VIA)은 제1 연결 부재(120)의 제2부분(122)에 대응하여 형성되어, 구동 박막 트랜지스터(T1) 및 커패시터(Cst) 상부의 일부에 위치한다. 제1 연결 부재(120)의 제1부분(121)은 동일층에 인접하게 배치된 구동 전압선(PL)과의 쇼트를 방지할 정도의 충분한 거리를 가지는 폭을 갖는다. 제1 연결 부재(120)의 제2부분(122)은 커패시터(Cst)의 제1전극(Cst1) 및 제2전극(Cst2)과 최대한 중첩(ovelap)하도록 형성됨으로써 커패시터(Cst)의 제3전극(Cst3)으로 함께 기능 하도록 한다. 이에 따라 커패시터(Cst)는 3중 전극 구조를 가짐으로써 커패시턴스를 증가시킬 수 있다.
제2 연결 부재(130)는 커패시터(Cst)의 제1전극(Cst1)의 가장자리, 예를 들어, 제1전극(Cst1)의 일 코너에서 컨택홀(41)을 통해 커패시터(Cst)의 제1전극(Cst1)과 연결된다. 제2 연결 부재(130)는 컨택홀(42)을 통해 보상 박막 트랜지스터(T3)의 드레인 전극(D3)과 연결된다. 이에 따라, 제2 연결 부재(130)는 커패시터(Cst)를 보상 박막 트랜지스터(T3) 및 초기화 박막 트랜지스터(T4)를 연결할 수 있다.
제3 연결 부재(140)는 컨택홀(45)을 통해 초기화 박막 트랜지스터(T4)의 소스 전극(S4) 및 초기화 전압선(PL)을 연결할 수 있다.
본 발명의 실시예에서는 화소에 6개의 박막 트랜지스터(thin film transistor, TFT)와 1개의 커패시터(capacitor)를 구비하는 6Tr-1Cap 구조 또는 7개의 박막 트랜지스터(thin film transistor, TFT)와 1개의 커패시터(capacitor)를 구비하는 7Tr-1Cap 구조의 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 표시 장치는 하나의 화소에 복수 개의 박막 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (20)

  1. 굴곡을 갖는 활성층과, 상기 활성층 상부에 상기 활성층의 채널 영역과 중첩하는 게이트 전극을 포함하는 구동 박막 트랜지스터;
    상기 구동 박막 트랜지스터의 게이트 전극을 제1전극으로 하고, 상기 제1전극 상부에 상기 제1전극과 중첩하게 형성된 제2전극을 포함하는 커패시터;
    수직 방향으로 연장되되 상기 커패시터 상부에서 분리되어 상기 커패시터 제2전극의 가장자리에 각각 연결된 구동 전압선; 및
    상기 커패시터 상부의 상기 구동 전압선이 분리된 영역의 일부에 형성되고 상부에 비아홀이 위치하는 제1 연결 배선;을 포함하는 박막 트랜지스터 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 연결 배선은 상기 구동 전압선과 평행하게 배치된 제1부분과, 상기 비아홀이 위치하고 상기 제1부분보다 넓은 폭을 갖는 제2부분을 구비하는, 박막 트랜지스터 어레이 기판.
  3. 제1항에 있어서,
    상기 구동 박막 트랜지스터의 문턱 전압을 보상하는 보상 박막 트랜지스터; 및
    상기 커패시터의 제1전극과 상기 보상 박막 트랜지스터를 연결하는 제2 연결 배선;을 포함하는 박막 트랜지스터 어레이 기판.
  4. 제3항에 있어서,
    상기 제2 연결 배선은 상기 커패시터 제1전극의 가장자리와 연결된 박막 트랜지스터 어레이 기판.
  5. 제3항에 있어서,
    상기 구동 전압선, 상기 제1 연결 배선 및 상기 제2 연결 배선은 동일층에 형성된, 박막 트랜지스터 어레이 기판.
  6. 제2항에 있어서,
    상기 제1 연결 배선의 상기 제2부분은 상기 커패시터의 제2전극과 중첩하여 상기 커패시터의 제3전극으로서 형성되는, 박막 트랜지스터 어레이 기판.
  7. 제1항에 있어서,
    상기 활성층을 덮는 제1절연막;
    상기 커패시터의 제1전극을 덮는 제2절연막;
    상기 커패시터의 제2전극을 덮는 제3절연막; 및
    상기 제1 연결 배선을 덮는 제4절연막;을 더 포함하는, 박막 트랜지스터 어레이 기판.
  8. 제2항에 있어서,
    상기 제1 연결 배선의 제1부분의 일단과 연결되고, 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 구동 전류를 상기 구동 박막 트랜지스터에서 유기발광소자로 전달하는 발광 제어 박막 트랜지스터;를 더 포함하는, 박막 트랜지스터 어레이 기판.
  9. 제8항에 있어서,
    상기 유기발광소자의 화소 전극이 상기 비아홀을 매우며 상기 제1 연결 배선과 연결되는, 박막 트랜지스터 어레이 기판.
  10. 제1항에 있어서,
    수평 방향으로 인접하는 화소들의 상기 커패시터 제2전극이 상호 연결되어 상기 구동 전압선이 메쉬 구조를 갖는, 박막 트랜지스터 어레이 기판.
  11. 굴곡을 갖는 활성층과, 상기 활성층 상부에 상기 활성층의 채널 영역과 중첩하는 게이트 전극을 포함하는 구동 박막 트랜지스터;
    상기 구동 박막 트랜지스터의 게이트 전극을 제1전극으로 하고, 상기 제1전극 상부에 상기 제1전극과 중첩하게 형성된 제2전극을 포함하는 커패시터;
    수직 방향으로 연장되되 상기 커패시터 상부에서 분리되어 상기 커패시터 제2전극의 가장자리에 각각 연결된 구동 전압선;
    상기 커패시터 상부의 상기 구동 전압선이 분리된 영역의 일부에 형성되고 상부에 비아홀이 위치하는 제1 연결 배선; 및
    상기 구동 박막 트랜지스터로부터 구동 전류를 전달받아 발광하는 유기 발광 소자;를 포함하는 유기 발광 표시 장치.
  12. 제11항에 있어서,
    상기 제1 연결 배선은 상기 구동 전압선과 평행하게 배치된 제1부분과, 상기 비아홀이 위치하고 상기 제1부분보다 넓은 폭을 갖는 제2부분을 구비하는, 유기 발광 표시 장치.
  13. 제11항에 있어서,
    상기 구동 박막 트랜지스터의 문턱 전압을 보상하는 보상 박막 트랜지스터; 및
    상기 커패시터의 제1전극과 상기 보상 박막 트랜지스터를 연결하는 제2 연결 배선;을 포함하는 유기 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제2 연결 배선은 상기 커패시터 제1전극의 가장자리와 연결된 유기 발광 표시 장치.
  15. 제13항에 있어서,
    상기 구동 전압선, 상기 제1 연결 배선 및 상기 제2 연결 배선은 동일층에 형성된, 박막 트랜지스터 어레이 기판.
  16. 제11항에 있어서,
    상기 제1 연결 배선은 상기 커패시터의 제2전극과 중첩하여 상기 커패시터의 제3전극으로서 형성되는, 유기 발광 표시 장치.
  17. 제11항에 있어서,
    상기 활성층을 덮는 제1절연막;
    상기 커패시터의 제1전극을 덮는 제2절연막;
    상기 커패시터의 제2전극을 덮는 제3절연막; 및
    상기 제1 연결 배선을 덮는 제4절연막;을 더 포함하는, 유기 발광 표시 장치.
  18. 제12항에 있어서,
    상기 제1 연결 배선의 제1부분의 일단과 연결되고, 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 구동 전류를 상기 구동 박막 트랜지스터에서 상기 유기발광소자로 전달하는 발광 제어 박막 트랜지스터;를 더 포함하는, 유기 발광 표시 장치.
  19. 제18항에 있어서,
    상기 유기발광소자의 화소 전극이 상기 비아홀을 매우며 상기 제1 연결 배선과 연결되는, 유기 발광 표시 장치.
  20. 제11항에 있어서,
    수평 방향으로 인접하는 화소들의 상기 커패시터 제2전극이 상호 연결되어 상기 구동 전압선이 메쉬 구조를 갖는, 유기 발광 표시 장치.
KR1020130122213A 2013-10-14 2013-10-14 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 KR102211966B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130122213A KR102211966B1 (ko) 2013-10-14 2013-10-14 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US14/316,887 US9412800B2 (en) 2013-10-14 2014-06-27 Thin film transistor array substrate and organic light-emitting display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130122213A KR102211966B1 (ko) 2013-10-14 2013-10-14 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150043143A true KR20150043143A (ko) 2015-04-22
KR102211966B1 KR102211966B1 (ko) 2021-02-15

Family

ID=52808908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130122213A KR102211966B1 (ko) 2013-10-14 2013-10-14 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9412800B2 (ko)
KR (1) KR102211966B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130895A (ko) * 2015-05-04 2016-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치
US10347188B2 (en) 2016-06-14 2019-07-09 Samsung Display Co., Ltd. Display device having a driving voltage line
US11315957B2 (en) 2018-07-31 2022-04-26 Lg Display Co., Ltd. Light emitting display apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150019592A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 화소, 화소 구동 방법 및 이를 이용한 표시장치
KR102396288B1 (ko) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102373536B1 (ko) 2015-01-27 2022-03-11 삼성디스플레이 주식회사 비사각형 디스플레이
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102500271B1 (ko) * 2015-08-19 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6738041B2 (ja) * 2016-04-22 2020-08-12 天馬微電子有限公司 表示装置及び表示方法
KR102305442B1 (ko) * 2017-03-30 2021-09-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR20190107229A (ko) 2018-03-07 2019-09-19 삼성디스플레이 주식회사 화소 및 이를 이용한 표시 장치
CN108878488B (zh) * 2018-06-26 2020-12-04 上海天马有机发光显示技术有限公司 一种显示面板和显示装置及显示面板的制作方法
CN108598139B (zh) * 2018-06-26 2021-04-30 武汉天马微电子有限公司 显示面板及显示装置
US10846458B2 (en) 2018-08-30 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Engineering change order cell structure having always-on transistor
KR20200111873A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 표시 장치
KR20210066963A (ko) * 2019-11-28 2021-06-08 삼성디스플레이 주식회사 표시 장치
CN113196374B (zh) 2019-11-29 2023-01-10 京东方科技集团股份有限公司 显示基板及显示装置
JP7453254B2 (ja) 2019-11-29 2024-03-19 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
US11974473B2 (en) 2019-11-29 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof and display device
WO2021103504A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN211044994U (zh) * 2019-12-10 2020-07-17 京东方科技集团股份有限公司 像素驱动电路、显示面板
WO2021168728A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示面板及其制造方法和显示装置
CN114270429B (zh) * 2020-03-16 2023-12-22 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295997A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体記憶装置
JPH1079439A (ja) * 1996-09-04 1998-03-24 Seiko Epson Corp 半導体装置
US20030222589A1 (en) * 2002-01-18 2003-12-04 Mitsuaki Osame Light-emitting device
KR100635511B1 (ko) * 2005-09-30 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
US20080308797A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
KR20100042932A (ko) * 2008-10-17 2010-04-27 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022447A (ko) 2006-09-06 2008-03-11 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101971925B1 (ko) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295997A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体記憶装置
JPH1079439A (ja) * 1996-09-04 1998-03-24 Seiko Epson Corp 半導体装置
US20030222589A1 (en) * 2002-01-18 2003-12-04 Mitsuaki Osame Light-emitting device
US20080308797A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
KR100635511B1 (ko) * 2005-09-30 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR20100042932A (ko) * 2008-10-17 2010-04-27 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130895A (ko) * 2015-05-04 2016-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20220099520A (ko) * 2015-05-04 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치
US10347188B2 (en) 2016-06-14 2019-07-09 Samsung Display Co., Ltd. Display device having a driving voltage line
US11315957B2 (en) 2018-07-31 2022-04-26 Lg Display Co., Ltd. Light emitting display apparatus

Also Published As

Publication number Publication date
US20150102303A1 (en) 2015-04-16
US9412800B2 (en) 2016-08-09
KR102211966B1 (ko) 2021-02-15

Similar Documents

Publication Publication Date Title
KR102211966B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102117614B1 (ko) 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
KR102528294B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102500271B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20230189593A1 (en) Display apparatus
KR102550732B1 (ko) 표시장치
KR102253445B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
EP3591705B1 (en) Display device
KR102642198B1 (ko) 유기발광 디스플레이 장치
KR102061791B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102103960B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20140108023A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102358573B1 (ko) 표시장치
KR102313855B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101973164B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR102410525B1 (ko) 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR20170040861A (ko) 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR20200031749A (ko) 표시장치
KR102285394B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101443153B1 (ko) 유기전계 발광소자
KR102057584B1 (ko) 유기발광표시장치, 그의 리페어 방법 및 구동 방법
KR20180003721A (ko) 표시 장치
KR102096057B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR102323359B1 (ko) 디스플레이 장치
KR102129036B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right