KR20150033385A

KR20150033385A - 적층형 인덕터

Info

Publication number: KR20150033385A
Application number: KR20130113336A
Authority: KR
Inventors: 이형섭
Original assignee: 삼성전기주식회사
Priority date: 2013-09-24
Filing date: 2013-09-24
Publication date: 2015-04-01
Also published as: US20150084729A1

Abstract

본 발명은, 인덕턴스 값을 미세하게 조절하기 위하여, 복수 개의 세라믹 시트가 적층되어 이루어진 세라믹 본체; 상기 세라믹 시트를 사이에 두고 적층된 내부전극; 상기 세라믹 본체의 상면과 하면 중 적어도 어느 일면에 구비된 더미 패턴; 및 상기 세라믹 본체의 양 단부에 구비된 외부단자;를 포함하는, 적층형 인덕터를 제공한다.

Description

적층형 인덕터{MULTILAYER TYPE INDUCTOR}

본 발명은 적층형 인덕터에 관한 것으로, 보다 상세하게는, 인덕턴스의 미세 조절이 가능한 적층형 인덕터에 관한 것이다.

인덕터 소자는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로, 주로 전자기기 내 DC-DC 컨버터와 같은 전원회로에 사용되며, 또한 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 폭넓게 사용되고 있다.

한편, IT 기술의 발전과 더불어 전자기기의 소형화 및 박막화가 가속화되어 가고 있으며, 이와 함께 소형, 박형 소자에 대한 시장 요구도 증가하고 있다. 이러한 요구에 따라 박막 구조의 인덕터 소자가 제시되고 있다.

박막 구조의 인덕터 소자 중 하나로서, 일면에 코일 패턴의 내부전극이 도금된 세라믹 시트를 다수 매 적층하여 제조하는 적층형 적층형 인덕터가 널리 사용되고 있다. 이러한 적층형 인덕터에서 상기 내부전극은 세라믹 시트 적층체의 양 단부에 구비되는 외부단자와 접속하여 외부전원을 인가받게 된다(공개특허공보 제 10-2008-0106123호).

이러한 적층형 인덕터는 인덕터를 구성하고 있는 소재, 즉 세라믹 시트의 특성(투자율)과 내부전극의 층간 접속으로 이루어지는 코일의 내부면적, 그리고 적층된 내부전극의 층수 등에 의하여 인덕턴스 값이 결정되는데, 최근, 제품의 소형화에 따라 인덕터 소자의 사이즈가 점점 작아지고 있어 요구되는 인덕턴스 값을 정확히 맞추는 것이 어려워지고 있는 실정이다.

적층형 인덕터에서 인덕터스 값을 조절하는 일반적인 방법으로, 세라믹 시트를 구성하는 페라이트(Ferite) 재료의 조성을 변화시켜 원하는 인덕턴스의 값을 구현하는 방법이 있으나, 페라이트의 경우 주파수가 낮은 저주파 영역에서는 일정한 투자율을 가지지만, 주파수가 높아지는 고주파 영역에서는 투자율이 급격히 감소하게 된다. 따라서, 이러한 페라이트의 불안정한 투자율로 인하여 고주파 대역에서의 동작이 요구되는 인덕터 소자에서는 이러한 방식의 인덕턴스 조절은 부적합하다.

따라서, 고주파용 적층형 인덕터에서는 내부전극의 적층수나 코일의 내부면적을 조절하는 것에 의하여 인덕턴스 값을 조절해야 하는데, 내부전극의 적층수에 따른 인덕턴스 값의 변화율을 나타낸 도 7을 참조하면, 내부전극의 층수가 증가함에 따라 인덕턴스 값의 변동폭은 점점 커지므로, 예컨대 5층 이상의 다층 인덕터 소자에서는 인덕턴스의 세밀한 조절이 어렵다.

한편, 특허문헌(공개특허공보 제 10-1999-0000614호)에서는, 내부전극의 형상을 변화시켜(즉, 코일의 내부면적을 변화시켜) 원하는 인덕턴스 값을 구현할 수 있는 적층형 인덕터를 제시하고 있다.

그러나, 이 경우 모든 층수의 내부전극의 형상을 변화시키므로 인덕턴스의 변화폭이 클 것으로 예상되며, 또한, 요구되는 인덕턴스 값이 여러 개일 경우 각각의 인덕턴스 값에 맞추어 내부전극의 형상을 개별적으로 변화시켜야 하므로 공정 수율의 저하와 생산 단가의 증가를 피할 수 없을 것으로 보인다.

특허문헌 1: 공개특허공보 제 10-2008-0106123호 특허문헌 2: 공개특허공보 제 10-1999-0000614호

본 발명은 보다 간소하고 효율적인 방법으로 인덕턴스를 조절하기 위해 안출된 것으로, 자속의 흐름을 막는 수단을 구비함으로써 보다 세밀하게 인덕턴스 값을 조절할 수 있는 적층형 인덕터를 제공하는데 본 발명의 목적이 있다.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 복수 개의 세라믹 시트가 적층되어 이루어진 세라믹 본체; 상기 세라믹 시트를 사이에 두고 적층된 내부전극; 상기 세라믹 본체의 상면과 하면 중 적어도 어느 일면에 구비된 더미 패턴; 및 상기 세라믹 본체의 양 단부에 구비된 외부단자;를 포함하는, 적층형 인덕터를 제공한다.

여기서, 상기 더미 패턴은 상기 세라믹 본체의 상면 또는 하면에서 상기 내부전극에서 발생하는 자속이 통과하는 위치에 구비되는, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴은 상기 내부전극과 수직선상으로 대향하는 지점과 인접하는 부위에 구비되는, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴의 면적은 조절하고자 하는 인덕턴스 값에 따라 가변하는, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴은 사각형, 삼각형, 원형 중 어느 하나의 형상으로 이루어지는, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴은 복수 개로 구성되는, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴의 재질로는 구리(Cu) 또는 은(Ag)을 사용하는, 적층형 인덕터를 제공한다.

한편, 또 다른 실시예로서 본 발명은, 복수 개의 세라믹 시트가 적층되어 이루어진 세라믹 본체와, 상기 세라믹 시트를 사이에 두고 적층된 복수 개의 내부전극, 그리고 상기 세라믹 본체의 양 단부에 구비된 외부단자를 포함하는 적층형 인덕터에 있어서, 상기 세라믹 본체는, 상기 내부전극이 내설된 용량부와, 상기 세라믹 시트의 적층만으로 이루어지며 상기 용량부의 상,하부에 위치하는 상부 마진부 및 하부 마진부로 구성되고, 상기 상부 마진부 및 하부 마진부 중 적어도 어느 한 곳에 더미 패턴이 내설된, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴은 동일층에 복수 개로 구비되는, 적층형 인덕터를 제공한다.

또한, 상기 더미 패턴은 복수 개로 구성되고, 상기 복수 개의 더미 패턴은 서로 층을 달리하여 구비되는, 적층형 인덕터를 제공한다.

본 발명의 적층형 인덕터에 따르면, 보다 간소한 구조로 원하는 인덕턴스 값을 조절할 수 있어 종래에 비해 생산 단가를 절감할 수 있으며, 또한 수율을 크게 향상시킬 수 있다.

그리고, 더미 패턴의 면적에 따라 조절하고자 하는 인덕턴스 값이 결정되므로 인덕턴스 값의 보다 세밀한 조절이 가능하고, 이에 따라, 종래 내부전극의 적층수나 코일의 내부면적의 차이로 구현할 수 없는 인덕턴스 값을 구현할 수 있다는 장점이 있다.

도 1은 본 발명에 따른 적층형 인덕터의 외관 사시도
도 2는 도 1의 I-I’선의 단면도
도 3은 본 발명에 포함된 더미 패턴의 면적 변화를 예시한 평면도
도 4는 본 발명에 포함된 더미 패턴의 길이에 따른 인덕턴스 값 변화율을 나타낸 그래프
도 5는 본 발명의 다른 실시예에 따른 적층형 인덕터의 단면도
도 6은 본 발명의 또 다른 실시예에 따른 적층형 인덕터의 단면도
도 7은 내부전극의 적층수에 따른 인덕턴스 값의 변화율을 나타낸 그래프

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 또한, 본 명세서에서 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.

도 1은 본 발명에 따른 적층형 인덕터의 외관 사시도이고, 도 2는 도 1의 I-I’선의 단면도이다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 한편, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.

도 1 및 도 2를 참조하면, 본 발명에 따른 적층형 인덕터(100)는, 기본적으로 내부전극(120)이 내설된 세라믹 본체(110)와, 상기 세라믹 본체(110)의 양 단부에 구비된 한 쌍의 외부단자(130)로 구성될 수 있다.

상기 세라믹 본체(110)는 소정의 칩 사이즈, 예컨대 2012(2.0mm×1.2mm×1.2mm), 1005(1.0mm×0.5mm×0.5mm), 0603(0.6mm×0.3mm×0.3mm), 0402(0.4mm×0.2mm×0.2mm) 사이즈에 상응하는 크기로 제작되는 세라믹 소재의 육면체로서, Fe-Ni-Zn 산화물계, Fe-Ni-Zn-Cu 산화물계, 또는 Fe, Ni, Fe-Ni(Permalloy) 등의 금속계 페라이트를 주성분으로 하는 복수 개의 세라믹 시트(111)가 두께 방향으로 적층된 후 가압·소결되어 완성될 수 있다. 따라서, 인접하는 세라믹 시트(111) 사이는 그 경계를 구별할 수 없을 정도로 일체화되어 상기 세라믹 본체(110)를 형성할 수 있다.

상기 내부전극(120)은 전기전도성이 우수한 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd, Pt 중에서 선택되는 어느 하나 이상의 재질로 이루어지는 코일 패턴의 금속배선으로, 적어도 하나 이상의 세라믹 시트(111)를 사이에 두고 적층될 수 있다.

상기 내부전극(120)은 세라믹 시트(111) 위에 스크린 인쇄 기법을 사용하여 금속 페이스트를 코일 패턴에 따라 인쇄함으로써 형성될 수 있고, 각 층의 내부전극은 그 사이의 세라믹 시트(111)를 관통하는 도전성 비아(도면 미도시)를 통해 층간 전기적으로 접속되어 나선상(螺旋狀)으로 주회하는 코일 구조를 형성한다.

상기 내부전극(120) 중 최상층 및 최하층에 적층된 내부전극(120)은 각각 상기 외부단자(130)와 연결되어 외부전압을 인가받는다. 즉, 최상층에 적층된 내부전극(120)의 단부는 세라믹 본체(110)의 일 측면까지 연장되어 상기 한 쌍의 외부단자(130) 중 어느 하나와 접속하고, 최하층에 적층된 내부전극(120)의 단부는 세라믹 본체(110)의 타 측면까지 연장되어 나머지 다른 하나의 외부단자(130)와 접속한다.

이와 같이 입,출력 단자가 되는 한 쌍의 외부단자(130)와 전기적으로 접속하는 상기 내부전극(120)은 이를 통해 외부로부터 전압을 인가받게 되고, 이에 따라, 코일 구조를 이루는 내부전극(120)으로 전류가 흐르게 되면 세라믹 본체(110) 외부까지 통과하는 개자로(開磁路) 구조의 자속이 형성된다.

이때, 본 발명은 이와 같이 형성되는 자속의 일부를 가로막는 더미 패턴(140)을 상기 세라믹 본체(110)의 상면과 하면 중 적어도 어느 일면에 구비함으로써 인덕턴스 값을 미세하게 조절하는 것을 특징으로 한다. 즉, 본 발명은 상기 더미 패턴(140)에 의한 자속 흐름의 차단으로 인덕턴스 값이 저하되는 것을 이용하여 인덕턴스 값을 조절하는 것으로 동작할 수 있다.

여기서, 상기 세라믹 본체(110)의 상면과 하면은 세라믹 시트(111)의 적층면과 대향하는 면으로 상기 내부전극(120)에서 발생하는 자속이 통과하는 면이 되고, 상기 더미 패턴(140)은 세라믹 본체(110)의 상면 또는 하면을 통과하는 자속을 차단하게 된다.

따라서, 더미 패턴(140)은 세라믹 본체(110)의 상면 또는 하면 중에서도 특히, 상기 내부전극에서 발생하는 자속이 통과하는 위치에 구비되는 것을 특징으로 할 수 있으며, 자속은 내부전극(120)의 주위로 형성되므로 보다 효과적인 자속 차단을 위해, 상기 내부전극(120)과 수직선상으로 대향하는 지점과 인접하는 부위에 구비되도록 하는 것이 바람직하다.

이처럼, 본 발명에서 상기 더미 패턴(140)은 자속의 흐름을 차단하기 위한 용도로 사용되므로, 상기 더미 패턴(140)을 구성하는 재질로는 자속의 흐름을 차단할 수 있는 것이면 특별히 제한되지 않으나, 공정의 용이성을 위해 상기 내부전극(120)과 같은 재질, 예컨대, 구리(Cu)나 은(Ag)을 사용할 수 있다.

한편, 상기 더미 패턴(140)에 의해 차단되는 자속량은 더미 패턴(140)의 면적에 비례하게 되고, 따라서, 상기 더미 패턴(140)의 면적은 도 3(a) 내지 도 3(c)에 도시된 것처럼, 조절하고자 하는 인덕턴스 값에 따라 가변될 수 있다.

도 4는 더미 패턴(140)의 길이(도 3의 A)에 따른 인덕턴스 값 변화율을 나타낸 그래프로서, 동일 턴수를 가지는 1005(1.0mm×0.5mm×0.5mm) 사이즈의 인덕터 소자를 이용하여 더미 패턴(140)의 길이(A), 즉 면적을 변경하면서 인덕턴스 값 변화를 확인한 결과이다.

도 4를 참조하면, 상기 더미 패턴(140)의 면적이 커질수록 인덕턴스 값이 낮아지는 것을 알 수 있고, 구체적으로, 최소 0.3%에서 최대 7.8%까지 인덕턴스 값이 변화하는 것을 볼 수 있다. 즉, 상기 더미 패턴(140)의 면적이 커질수록 더미 패턴(140)에 의해 차단되는 자속량이 증가하게 되어 인덕턴스 값이 저하되는 것이다.

따라서, 본 발명에서는 요구되는 인덕턴스 값을 초과하도록 내부전극(120)을 충분히 적층한 다음, 더미 패턴(140)의 면적을 서서히 증가시켜 요구되는 인덕턴스 값에 맞추는 것이 가능하고, 그 결과, 내부전극의 층수나 코일의 내부면적을 조절하는 것으로 인덕턴스 값을 조절하는 종래 방식에 비해 보다 세밀하게 인덕턴스 값을 조절할 수 있게 된다.

지금까지 살펴본 바와 같이, 본 발명의 적층형 인덕터(100)에서 인덕턴스 값은 상기 더미 패턴(140)의 면적에 의해 조절되므로, 더미 패턴(140)의 다양한 변형예로서 상기 더미 패턴(140)은 그 형상을 다양하게 제작할 수 있다. 예컨대, 상기 더미 패턴(140)은 사각형, 삼각형, 원형 중 어느 하나의 형상을 가지도록 제작될 수 있다.

또한, 상기 더미 패턴(140)은 복수 개로 구성할 수도 있고, 이때, 복수 개로 구성되는 더미 패턴(140)의 총 면적은 도 4를 참조하여 조절하고자 하는 인덕턴스 값에 따라 적절하게 설정할 수 있다.

이제, 본 발명의 다른 실시예에 따른 적층형 인덕터를 살펴보기로 한다.

도 5는 본 발명의 다른 실시예에 따른 적층형 인덕터의 단면도로서, 본 발명의 다른 실시예에 따른 적층형 인덕터(200)는, 도 2의 적층형 인덕터(100)와 동일 기능 및 구조의 세라믹 본체(210)와 내부전극(220), 그리고 외부단자(230)를 포함할 수 있다. 그리고, 상기 세라믹 본체(210)는 구제척으로, 내부전극(220)이 내설된 용량부(210a)와, 상기 용량부(210a)의 상,하부에 위치하는 상부 마진부(210b) 및 하부 마진부(210c)로 구성될 수 있다.

상기 상부 마진부(210b) 및 하부 마진부(210c)는 세라믹 시트(211)의 적층만으로 이루어지며, 본 발명의 다른 실시예에 따른 적층형 인덕터(200)는 상부 마진부(210b)와 하부 마진부(210c) 중 적어도 어느 한 곳에 더미 패턴(240)이 내설된 것을 특징으로 한다.

즉, 상기 더미 패턴(240)은 상부 마진부(210b) 또는 하부 마진부(210c)를 구성하는 세라믹 시트(211) 사이에 개재될 수 있으며, 상기 내부전극(220)에서 발생하는 자속 일부를 가로막는 지점에 위치하여 자속을 차단하는 기능을 한다. 그리고, 보다 효과적인 자속 차단을 위해, 상기 내부전극(220)과 수직선상으로 대향하는 지점과 인접하는 부위에 구비될 수 있다.

상기 더미 패턴(240)에 의해 차단되는 자속량은 상기 더미 패턴(240)의 면적에 의해 결정되므로, 상기 더미 패턴(240)은 상기 상부 마진부(210b) 또는 하부 마진부(210c)에서 어떠한 높이에 적층되더라도 무방하며, 그 형상 역시 사각형, 삼각형, 원형 등 다양한 형상으로 제작될 수 있다.

또한, 상기 더미 패턴(240)은 복수 개로 구성될 수 있다. 이때, 복수 개의 더미 패턴(240)은 모두 동일층에 구비되거나, 이와 달리 도 6에 도시된 것처럼, 서로 층을 달리하면서 구비될 수도 있다.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

100,200: 본 발명의 적층형 인덕터 110,210: 세라믹 본체
111,211: 세라믹 시트 120,220: 내부전극
130,230: 외부단자 140,240: 더미 패턴

Claims

복수 개의 세라믹 시트가 적층되어 이루어진 세라믹 본체;
상기 세라믹 시트를 사이에 두고 적층된 내부전극;
상기 세라믹 본체의 상면과 하면 중 적어도 어느 일면에 구비된 더미 패턴; 및
상기 세라믹 본체의 양 단부에 구비된 외부단자;를 포함하는, 적층형 인덕터.
제 1 항에 있어서,
상기 더미 패턴은 상기 세라믹 본체의 상면 또는 하면에서 상기 내부전극에서 발생하는 자속이 통과하는 위치에 구비되는, 적층형 인덕터.
제 1 항에 있어서,
상기 더미 패턴은 상기 내부전극과 수직선상으로 대향하는 지점과 인접하는 부위에 구비되는, 적층형 인덕터.
제 1 항에 있어서,
상기 더미 패턴의 면적은 조절하고자 하는 인덕턴스 값에 따라 가변하는, 적층형 인덕터.
제 1 항에 있어서,
상기 더미 패턴은 사각형, 삼각형, 원형 중 어느 하나의 형상으로 이루어지는, 적층형 인덕터.
제 1 항에 있어서,
상기 더미 패턴은 복수 개로 구성되는, 적층형 인덕터.
제 1 항에 있어서,
상기 더미 패턴의 재질로는 구리(Cu) 또는 은(Ag)을 사용하는, 적층형 인덕터.
복수 개의 세라믹 시트가 적층되어 이루어진 세라믹 본체와, 상기 세라믹 시트를 사이에 두고 적층된 복수 개의 내부전극, 그리고 상기 세라믹 본체의 양 단부에 구비된 외부단자를 포함하는 적층형 인덕터에 있어서,
상기 세라믹 본체는, 상기 내부전극이 내설된 용량부와, 상기 세라믹 시트의 적층만으로 이루어지며 상기 용량부의 상,하부에 위치하는 상부 마진부 및 하부 마진부로 구성되고, 상기 상부 마진부 및 하부 마진부 중 적어도 어느 한 곳에 더미 패턴이 내설된, 적층형 인덕터.
제 8 항에 있어서,
상기 더미 패턴은 동일층에 복수 개로 구비되는, 적층형 인덕터.
제 8 항에 있어서,
상기 더미 패턴은 복수 개로 구성되고, 상기 복수 개의 더미 패턴은 서로 층을 달리하여 구비되는, 적층형 인덕터.