KR20150014577A - 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자 - Google Patents

비휘발성 메모리 트랜지스터 및 이를 포함하는 소자 Download PDF

Info

Publication number
KR20150014577A
KR20150014577A KR1020130089833A KR20130089833A KR20150014577A KR 20150014577 A KR20150014577 A KR 20150014577A KR 1020130089833 A KR1020130089833 A KR 1020130089833A KR 20130089833 A KR20130089833 A KR 20130089833A KR 20150014577 A KR20150014577 A KR 20150014577A
Authority
KR
South Korea
Prior art keywords
ion species
layer
oxide
memory transistor
gate electrode
Prior art date
Application number
KR1020130089833A
Other languages
English (en)
Other versions
KR102074942B1 (ko
Inventor
이명재
조성호
김호정
박영수
서형석
유인경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130089833A priority Critical patent/KR102074942B1/ko
Priority to EP14178404.1A priority patent/EP2833410A3/en
Priority to US14/444,083 priority patent/US9379319B2/en
Priority to CN201410366642.3A priority patent/CN104347520B/zh
Publication of KR20150014577A publication Critical patent/KR20150014577A/ko
Priority to US15/165,372 priority patent/US20160268418A1/en
Application granted granted Critical
Publication of KR102074942B1 publication Critical patent/KR102074942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

비휘발성 메모리 트랜지스터 및 이를 포함하는 소자에 관해 개시되어 있다. 개시된 비휘발성 메모리 트랜지스터는 채널과 게이트전극 사이에 이온종 이동층을 구비할 수 있다. 상기 이온종 이동층 내에서 이온종이 이동됨에 따라, 상기 메모리 트랜지스터의 문턱전압이 변화될 수 있다. 그 결과, 상기 메모리 트랜지스터는 멀티-레벨(multi-level) 특성을 가질 수 있다. 상기 이온종 이동층은 바이폴라 메모리층을 포함할 수 있다. 상기 메모리 트랜지스터는, 예컨대, 시냅스 소자(synapse device)나 뇌신경모사 소자(neuromorphic device)에 적용될 수 있다.

Description

비휘발성 메모리 트랜지스터 및 이를 포함하는 소자{Nonvolatile memory transistor and device including the same}
비휘발성 메모리 트랜지스터 및 이를 포함하는 소자에 관한 것이다.
비휘발성 메모리소자로 플래시 메모리(flash memory)가 많이 사용되고 있다. 플래시 메모리는 터널 절연층(tunnel insulation layer)을 통해 플로팅 게이트(floating gate)에 전자를 채우거나 그로부터 전자를 제거함으로써, 데이터를 저장한다. 그런데, 플래시 메모리는 전자의 터널 주입(tunnel injection)을 이용하기 때문에, 동작전압이 10∼20 V 정도로 높은 단점이 있다. 또한, 플로팅 게이트에 트랩(trap) 되는 전자의 수가 제한적이기 때문에, 멀티-비트(multi-bit) 특성을 구현하기 어려운 문제가 있다. 예컨대, 20∼30 nm 정도의 선폭을 갖는 플로팅 게이트에는 불과 수십 개 정도의 전자가 트랩될 수 있다.
위와 같은 플래시 메모리의 문제점들을 극복하기 위해, 낮은 동작전압을 가지면서 작은 사이즈에서도 충분히 큰 멀티-레벨(multi-level) 특성을 가질 수 있는 비휘발성 소자가 요구된다.
멀티-레벨(multi-level) 혹은 멀티-밸류(multi-value) 특성을 갖는 비휘발성 메모리 트랜지스터를 제공한다.
낮은 동작전압을 갖는 비휘발성 메모리 트랜지스터를 제공한다.
전압 인가에 의해 특성(ex, 문턱전압)이 점진적으로/연속적으로 변화되는 비휘발성 메모리 트랜지스터를 제공한다.
상기 비휘발성 메모리 트랜지스터를 포함하는 소자/회로를 제공한다.
상기 비휘발성 메모리 트랜지스터를 적용한 시냅스 소자(synapse device)를 제공한다.
상기 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자/회로의 동작방법을 제공한다.
일 측면(aspect)에 따르면, 채널요소; 상기 채널요소에 대응하는 위치에 구비된 게이트전극; 상기 채널요소와 상기 게이트전극 사이에 구비된 게이트절연층; 상기 게이트절연층과 상기 게이트전극 사이에 구비된 이온종 이동층; 및 상기 채널요소를 사이에 두고 이격된 소오스 및 드레인;을 포함하고, 상기 게이트전극에 인가된 전압에 따라 상기 이온종 이동층 내에서 이온종이 이동되고, 상기 이온종 이동에 따라 문턱전압이 변화되어 멀티-레벨(multi-level) 특성을 갖는 비휘발성 메모리 트랜지스터가 제공된다.
상기 이온종 이동층은 가변 저항 물질(variable resistance material)을 포함할 수 있다.
상기 이온종 이동층은 바이폴라(bipolar) 메모리층을 포함할 수 있다.
상기 이온종 이동층은 PCMO(PrCaMnO), Ti 산화물, Ta 산화물, Ni 산화물, Zn 산화물, W 산화물, Co 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Cu 산화물, Hf 산화물, Zr 산화물, Al 산화물 및 이들의 혼합물 중 적어도 어느 하나를 포함할 수 있다.
상기 이온종 이동층은, 예컨대, PCMO를 포함할 수 있다.
상기 이온종 이동층은 음(-)의 이온종을 포함할 수 있고, 상기 이온종 이동층 내에서 상기 음(-)의 이온종의 농도가 상기 게이트절연층 측으로 증가할수록 상기 문턱전압이 증가하도록 구성될 수 있다.
상기 이온종 이동층은 양(+)의 이온종을 포함할 수 있고, 상기 이온종 이동층 내에서 상기 양(+)의 이온종의 농도가 상기 게이트절연층 측으로 증가할수록 상기 문턱전압이 감소하도록 구성될 수 있다.
상기 이온종 이동층은 상기 이온종으로 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다.
상기 게이트절연층과 상기 이온종 이동층 사이에 구비된 도전층을 더 포함할 수 있다.
상기 비휘발성 메모리 트랜지스터는 16 레벨 이상의 멀티-레벨(multi-level) 특성을 가질 수 있다.
상기 이온종 이동층은 단층 구조를 가질 수 있다.
상기 이온종 이동층은 다층 구조를 가질 수 있다.
다른 측면에 따르면, 채널요소; 상기 채널요소에 대응하는 위치에 구비된 게이트전극; 상기 채널요소와 상기 게이트전극 사이에 구비된 게이트절연층; 상기 게이트절연층과 상기 게이트전극 사이에 구비된 바이폴라 메모리층; 및 상기 채널요소를 사이에 두고 이격된 소오스 및 드레인;을 포함하는 비휘발성 메모리 트랜지스터가 제공된다.
상기 게이트절연층과 상기 바이폴라 메모리층 사이에 구비된 전극층을 더 포함할 수 있다.
다른 측면에 따르면, 전술한 비휘발성 메모리 트랜지스터를 포함하는 시냅스 소자(synapse device)가 제공된다.
상기 비휘발성 메모리 트랜지스터의 게이트전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결될 수 있고, 상기 비휘발성 메모리 트랜지스터의 소오스는 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결될 수 있다.
복수의 상기 비휘발성 메모리 트랜지스터가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다.
상기 시냅스 소자는 복수의 제1 배선; 및 상기 복수의 제1 배선과 교차하는 복수의 제2 배선;을 포함할 수 있고, 상기 복수의 제1 배선과 상기 복수의 제2 배선의 교차점 각각에 상기 비휘발성 메모리 트랜지스터가 구비될 수 있다.
상기 복수의 제1 배선은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결될 수 있고, 상기 복수의 제2 배선은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결될 수 있다.
다른 측면에 따르면, 전술한 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)가 제공된다.
상기 뇌신경모사 소자는 상기 시냅스 소자와 연결된 CMOS(complementary metal-oxide-semiconductor) 뉴런 회로를 더 포함할 수 있다.
다른 측면에 따르면, 전술한 비휘발성 메모리 트랜지스터의 동작방법에 있어서, 상기 게이트전극에 전압을 인가하여 상기 이온종 이동층 내에서 이온종을 이동시키는 단계; 및 상기 비휘발성 메모리 트랜지스터를 턴-온(turn-on) 시키는 단계;를 포함하는 비휘발성 메모리 트랜지스터의 동작방법이 제공된다.
상기 이온종을 이동시키는 단계에서 상기 이온종 이동층에 인가하는 전압은 약 ±5.0 V 이내의 저전압일 수 있다.
멀티-레벨(multi-level) 특성을 갖는 비휘발성 메모리 트랜지스터를 구현할 수 있다. 저전압으로 동작될 수 있는 비휘발성 메모리 트랜지스터를 구현할 수 있다. 저전압 영역에서 동작되면서 작은 사이즈로도 충분히 많은 멀티-레벨(multi-level) 특성을 나타내는 비휘발성 메모리 트랜지스터를 구현할 수 있다.
상기 비휘발성 메모리 트랜지스터를 이용하여 다양한 전자소자 및 논리소자를 구현할 수 있다. 예컨대, 상기 비휘발성 메모리 트랜지스터를 이용하여 시냅스 소자 및 뇌신경모사 소자(neuromorphic device)를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터를 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 비휘발성 메모리 트랜지스터를 보여주는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 비휘발성 메모리 트랜지스터를 보여주는 단면도이다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터에 사용될 수 있는 이온종 이동층의 저항 변화 특성을 측정하기 위한 셀 구조를 보여주는 단면도이다.
도 5 및 도 6은 도 4의 구조에서 이온종 이동층의 인가 전압에 따른 저항 변화 특성을 보여주는 그래프이다.
도 7 및 도 8은 도 4의 구조에 대한 전압 스윕(voltage sweep)에 따른 전류 변화를 보여주는 그래프이다.
도 9a 내지 도 9c는 이온종 이동층의 다양한 이온 분포를 예시적으로 보여주는 단면도이다.
도 10은 도 9a 내지 도 9c의 이온 분포 변화에 따른 이온종 이동층의 정전위(electrostatic potential) 변화를 보여주는 그래프이다.
도 11은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터의 이온종 이동층의 이온종 이동에 따른 문턱전압 변화를 보여주는 그래프이다.
도 12는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터의 이온종 이동층의 이온종 이동에 따른 문턱전압 변화를 보여주는 시뮬레이션 결과이다.
도 13은 종래의 SRAM(static random access memory)으로 16 레벨의 소자를 구성한 예를 보여주는 회로도이다.
도 14는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터를 시냅스 소자에 적용하는 경우를 보여주는 개념도이다.
도 15는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터를 포함하는 시냅스 소자를 보여주는 단면도이다.
도 16은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터를 포함하는 시냅스 어레이 소자를 보여주는 회로도이다.
도 17은 본 발명의 실시예에 따른 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)를 보여주는 사시도이다.
도 18은 도 17의 CMOS(complementary metal-oxide-semiconductor) 뉴런 회로의 구성을 예시적으로 보여주는 회로도이다.
이하, 본 발명의 실시예들에 따른 비휘발성 메모리 트랜지스터, 이를 포함하는 소자 및 이들의 동작방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터(MT1)를 보여주는 단면도이다.
도 1을 참조하면, 채널요소(C1)가 구비되고, 채널요소(C1)에 대응하는 게이트전극(G1)이 구비될 수 있다. 채널요소(C1)와 게이트전극(G1) 사이에 게이트절연층(GI1)이 구비될 수 있다. 게이트절연층(GI1)과 게이트전극(G1) 사이에 이온종 이동층(ionic species moving layer or ionic species movable layer)(M1)이 구비될 수 있다. 채널요소(C1) 상에 게이트절연층(GI1), 이온종 이동층(M1) 및 게이트전극(G1)이 순차로 구비될 수 있다. 또한, 채널요소(C1)를 사이에 두고 서로 이격된 소오스(S1) 및 드레인(D1)이 구비될 수 있다. 소오스(S1) 및 드레인(D1)은 채널요소(C1)의 양단에 접촉될 수 있다. 소오스(S1), 드레인(D1) 및 채널요소(C1)는 기판(SUB1) 내에 구비될 수 있다. 예컨대, 게이트전극(G1) 양측의 기판(SUB1) 영역 내에 소정의 불순물을 주입하여 소오스(S1) 및 드레인(D1)을 형성할 수 있고, 소오스(S1)와 드레인(D1) 사이의 기판(SUB1) 영역이 채널요소(채널영역)(C1)으로 정의될 수 있다. 기판(SUB1)은, 예컨대, 실리콘(Si) 기판일 수 있다.
이온종 이동층(M1)은 소정의 이온종(ionic species)을 가질 수 있다. 예컨대, 상기 이온종은 산소 이온(oxygen ion) 및/또는 산소 공공(oxygen vacancy)을 포함할 수 있다. 이온종 이동층(M1)의 양단(상하 양단) 사이에 인가된 전압에 따라, 이온종 이동층(M1) 내에서 상기 이온종이 이동될 수 있다. 상기 이온종의 이동에 따라, 본 실시예에 따른 비휘발성 메모리 트랜지스터(MT1)의 문턱전압이 변화될 수 있다. 이와 관련해서, 비휘발성 메모리 트랜지스터(MT1)는 멀티-레벨(multi-level) 특성을 가질 수 있다. 예컨대, 비휘발성 메모리 트랜지스터(MT1)는 16 레벨 이상의 멀티-레벨(multi-level) 특성을 가질 수 있다.
이온종 이동층(M1)은 저항성(resistive) 메모리 물질을 포함할 수 있다. 이 경우, 이온종 이동층(M1)은 산화물 저항체(oxide resistor)를 포함할 수 있다. 상기 산화물 저항체는 금속 산화물 저항체일 수 있고, 인가 전압에 따라 저항이 변하는 가변 저항 물질(variable resistance material)일 수 있다. 상기 가변 저항 물질은 바이폴라(bipolar) 메모리 물질일 수 있다. 구체적인 예로, 이온종 이동층(M1)은 PCMO(PrCaMnO), Ti 산화물, Ta 산화물, Ni 산화물, Zn 산화물, W 산화물, Co 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Cu 산화물, Hf 산화물, Zr 산화물, Al 산화물 및 이들의 혼합물 중 적어도 어느 하나를 포함할 수 있다. 이 물질들은 형성 조건에 따라 유니폴라(unipolar) 또는 바이폴라(bipolar) 특징을 가질 수 있다. 본 실시예에서는 위 물질들의 바이폴라(bipolar) 특징을 이용할 수 있다. 또한, 상기한 물질들은 그 조성비에 따라 특성이 크게 변화될 수 있다. 따라서, 위 물질들은 저항 변화 특성 및/또는 바이폴라 특성을 나타낼 수 있는 조성비를 갖는 것으로 해석되어야 한다. 일례로, Al 산화물의 경우, Al2O3와 같이 화학양론적 조성을 갖는 산화물은 유전체(절연체) 특성을 갖고, 저항 변화 특성 및/또는 바이폴라 특성을 나타내지 않을 수 있다. 따라서, 상기한 Al 산화물은 저항 변화 특성 및/또는 바이폴라 특성을 나타낼 수 있는 비화학양론적 조성을 갖는 것으로 해석될 수 있다. 이는 전술한 다른 물질에 대해서도 유사하게 적용될 수 있다. 한편, 이온종 이동층(M1)의 두께는 10∼100nm 정도, 예컨대, 20∼80nm 정도일 수 있다.
도 1에서 게이트전극(G1)에 인가된 전압과 기판(SUB1)의 몸체부(body)에 인가된 전압의 차이(이하, 전압차)에 의해 이온종 이동층(M1)의 상하 양단 사이에 전압이 인가될 수 있다. 상기 전압차에 해당하는 전압은 게이트절연층(GI1)과 이온종 이동층(M1)에 분산되어 인가될 수 있다. 이온종 이동층(M1)에 인가된 전압에 의해 이온종 이동층(M1) 내에서 이온종이 이동될 수 있다. 기판(SUB1)의 몸체부(body)에 소정의 전압이 일정하게 인가되고 있다고 가정하면, 게이트전극(G1)에 인가된 전압에 의해 이온종 이동층(M1) 내에서 이온종이 이동된다고 할 수 있다. 다른 측면에서 설명하면, 이온종 이동층(M1)의 상하 양단 사이에 인가된 전기장(electric field)에 의해 이온종 이동층(M1)의 이온종이 이동될 수 있다. 상기 전기장은 게이트전극(G1)에 인가된 전압에 의해 발생할 수 있다.
본 발명의 다른 실시예에 따르면, 게이트절연층(GI1)과 이온종 이동층(M1) 사이에 "도전층"을 더 구비시킬 수 있다. 그 일례가 도 2에 도시되어 있다.
도 2를 참조하면, 비휘발성 메모리 트랜지스터(MT2)는 게이트절연층(GI1)과 이온종 이동층(M1) 사이에 구비된 도전층(E1)을 더 포함할 수 있다. 도전층(E1)은 일종의 전극층일 수 있고, 금속이나 금속화합물 등으로 형성될 수 있다. 이온종 이동층(M1)은 두 개의 전극(E1, G1) 사이에 구비된 것으로 볼 수 있다. 이와 같이 도전층(E1)을 구비시킨 경우, 이온종 이동층(M1)에 대한 전압 인가(또는 전기장 인가)가 용이해질 수 있다. 따라서, 이온종 이동층(M1)의 이온종 이동이 용이해질 수 있다.
도 1 및 도 2의 이온종 이동층(M1) 내에서 이온종(예컨대, 산소 이온 및/또는 산소 공공)이 이동함에 따라, 이온종 이동층(M1)의 정전위(electrostatic potential)가 달라질 수 있고, 그에 따라, 비휘발성 메모리 트랜지스터(MT1, MT2)의 문턱전압이 변화될 수 있다. 다시 말해, 이온종 이동층(M1) 내에서 이온종이 이동함에 따라, 이온종 이동층(M1)의 이온종 분포가 변화되고, 채널요소(C1)에 대한 이온종 이동층(M1)의 전기적 영향이 변화될 수 있다. 그 결과, 비휘발성 메모리 트랜지스터(MT1, MT2)의 문턱전압이 변화될 수 있다. 상기 이온종이 음(-)의 이온종인 경우, 이온종 이동층(M1) 내에서 상기 음(-)의 이온종의 농도가 게이트절연층(GI1) 측으로 증가할수록 문턱전압은 증가할 수 있다. 상기 이온종이 양(+)의 이온종인 경우, 이온종 이동층(M1) 내에서 상기 양(+)의 이온종의 농도가 게이트절연층(GI1) 측으로 증가할수록 문턱전압은 감소할 수 있다. 이온종 이동층(M1) 내에서 상기 이온종의 이동은 점진적으로(continuous-like or gradually) 그리고 가역적으로 이루어질 수 있다. 따라서, 비휘발성 메모리 트랜지스터(MT1, MT2)의 문턱전압도 점진적으로 그리고 가역적으로 변화될 수 있다. 다른 측면에서 설명하면, 이온종 이동층(M1)의 상하 양단 사이에 인가된 전기장(electric field)에 의해 이온종 이동층(M1)의 이온종이 이동할 수 있고, 그 결과, 이온종 이동층(M1) 내에 내부 전계(internal electric field)가 유발 또는 변화될 수 있다. 이온종 이동에 따라, 상기 내부 전계의 세기도 달라질 수 있다. 상기 내부 전계는 점진적으로 그리고 가역적으로 변화될 수 있다. 이러한 내부 전계의 변화에 의해 비휘발성 메모리 트랜지스터(MT1, MT2)의 문턱전압이 변화될 수 있다. 또한, 상기 이온종의 이동에 따라, 이온종 이동층(M1)의 소정 영역의 캐패시턴스(capacitance)가 변화될 수 있고, 이러한 캐패시턴스의 변화에 의해 문턱전압이 변화되는 것으로 여길 수도 있다. 이온종 이동층(M1)의 이온종 이동에 따른 문턱전압의 변화에 대해서는 추후에 보다 상세히 설명한다.
본 발명의 다른 실시예에 따르면, 도 1 및 도 2의 구조에서 이온종 이동층(M1)을 다층 구조로 형성할 수 있다. 그 일례가 도 3에 도시되어 있다. 도 3은 도 2의 이온종 이동층(M1)이 다층 구조를 갖는 경우이다.
도 3을 참조하면, 비휘발성 메모리 트랜지스터(MT3)는 다층 구조의 이온종 이동층(M2)을 포함할 수 있다. 이온종 이동층(M2)은, 예컨대, 이중층 구조를 가질 수 있다. 이 경우, 이온종 이동층(M2)은 제1 물질층(10) 및 제2 물질층(20)을 포함할 수 있다. 제1 물질층(10) 내에 산소 이온 및/또는 산소 공공(vacancy)이 존재할 수 있다. 이러한 제1 물질층(10)은 제2 물질층(20)에 대하여 "산소공급층"(oxygen supplying layer)으로 작용할 수 있다. 제1 물질층(10)은 "산소저장층"(oxygen reservoir layer)이라고 할 수도 있다. 제2 물질층(20)은 제1 물질층(10)과 유사하게 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다. 제2 물질층(20)은 제1 물질층(10)과 산소 이온 및/또는 산소 공공(vacancy)을 주고 받으며, 이온종 이동층(M1)의 저항 변화를 유도하는 층일 수 있다. 이런 점에서, 제2 물질층(20)은 "산소교환층"(oxygen exchange layer)이라 할 수 있다. 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높을 수 있다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터에 사용될 수 있는 이온종 이동층의 저항 변화 특성을 측정하기 위한 셀 구조를 보여준다.
도 4를 참조하면, 이온종 이동층(M10)이 두 전극(이하, 제1 및 제2 전극)(E10, E20) 사이에 구비되어 있다. 이온종 이동층(M10)은 다량의 산소 이온을 가질 수 있다. 산소 이온은 제1 및 제2 전극(E10, E20) 사이에 인가된 전압에 의해 이동할 수 있다. 예컨대, 제1 전극(E10)에 양(+)의 전압이 인가되고, 제2 전극(E20)에 음(-)의 전압이 인가되면, 산소 이온들은 제1 전극(E10) 측으로 어느 정도 이동할 수 있다. 반대로, 제1 전극(E10)에 음(-)의 전압이 인가되고, 제2 전극(E20)에 양(+)의 전압이 인가되면, 산소 이온들은 제2 전극(E20) 측으로 어느 정도 이동할 수 있다. 만약, 동일한 전압 신호가 반복해서 두 전극(E10, E20) 사이에 인가되면, 상기 신호가 인가된 횟수만큼 산소 이온들이 어느 한 방향으로 점진적으로(누적하여) 이동할 수 있다. 이온종 이동층(M10)의 산소 공공(vacancy)(미도시)은 산소 이온과 반대 방향으로 이동할 수 있다. 산소 이온은 음(-)의 전하를 갖는다고 할 수 있고, 산소 공공은 양(+)의 전하를 갖는다고 할 수 있다.
도 5 및 도 6은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터에 사용될 수 있는 이온종 이동층의 인가 전압에 따른 저항 변화 특성을 보여주는 그래프이다. 도 5 및 도 6은 도 4의 구조에 대한 전압-전류 특성 변화를 보여준다. 도 5는 도 4의 이온종 이동층(M10)이 PCMO층인 경우이고, 도 6은 도 4의 이온종 이동층(M10)이 TaOx층인 경우이다. 도 5는 온/오프(ON/OFF) 동작, 즉, 세트/리세트(set/reset) 동작을 반복하면서 측정한 결과를 보여주고, 도 6은 한 번의 온/오프(ON/OFF) 스윕(sweep) 동작에 대한 결과를 보여준다.
도 5를 참조하면, 저항 변화 그래프의 커런트(current) 레벨이 여러 개로 나눠지는 것을 확인할 수 있다. 이는 이온종 이동층(M10)이 멀티-레벨 특성을 가질 수 있다는 것을 의미한다. 또한, PCMO층의 저항 변화는 약 ±4.0 V 이내의 범위 내에서 이루어지는 것을 알 수 있다.
도 6을 참조하면, TaOx층의 저항 변화가 ±2.5V 이내의 전압 범위 내에서 이루어지는 것을 알 수 있다. 이는 이온종 이동층(M10)의 저항 변화가 ±2.5 V 이내의 저전압 범위에서 이루어질 수 있음을 의미한다.
도 7 및 도 8은 도 4의 구조에 대한 전압 스윕(voltage sweep)에 따른 전류 변화를 보여주는 그래프이다. 도 7은 두 전극(E10, E20) 사이의 전압을 1.9 V 에서 2.4 V 로 증가시키면서 전류 변화를 측정한 결과이고, 도 8은 두 전극(E10, E20) 사이의 전압을 -0.8 V 에서 -1.6 V 로 증가(절대값 증가)시키면서 전류 변화를 측정한 결과이다.
도 7 및 도 8을 참조하면, 전압 스윕(voltage sweep)에 따라 전류가 점진적으로 감소하거나 증가하는 것을 알 수 있다. 이는 전압 스윕(voltage sweep) 방향에 따라, 도 4 구조의 저항이 점차 증가하거나 감소할 수 있음을 의미한다.
도 9a 내지 도 9c는 이온종 이동층(M10)의 다양한 이온 분포를 예시적으로 보여주는 단면도이다. 도 9a에서 도 9c로 갈수록 산소 이온이 위쪽으로(즉, 상면측으로) 축적되는 것을 알 수 있다. 이온종 이동층(M10) 내에서 산소 이온의 분포가 달라진다는 것은 소정 영역에서 산소 이온의 밀도가 변화된다는 것을 의미한다. 이온종 이동층(M10)에 인가된 전압에 따라, 이온종 이동층(M10)의 이온 분포가 점진적으로 변화될 수 있다.
도 10은 도 9a 내지 도 9c의 이온 분포 변화에 따른 이온종 이동층(M10)의 정전위(electrostatic potential) 변화를 보여주는 그래프이다. 도 10의 (a), (b), (c) 그래프는 각각 도 9a, 도 9b 및 도 9c에 대응된다. 도 10의 결과로부터, 이온 분포 변화에 따라 정전위가 점진적으로 변화되는 것을 확인할 수 있다.
도 11은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터의 이온종 이동층의 이온종 이동에 따른 문턱전압 변화를 보여주는 그래프이다.
도 11을 참조하면, 이온종 이동층(도 1 및 도 2의 M1)의 채널영역에 가까운 부분(여기서는, 하단부)에 산소 이온이 많아질수록 문턱전압은 양(+)의 방향으로 점진적으로 증가할 수 있다. 이는 이온종 이동층(M1)의 채널영역에 가까운 부분에 산소 이온이 많아질수록 채널영역에 양(+)의 전하가 축적될 수 있고, 결과적으로, n-채널을 형성하는데 더 높은 전압이 요구되기 때문이다. 도 11에서 산소 이온의 다소(많고 적음)는 산소 공공의 다소(많고 적음)와 반대이다. 그러므로, 이온종 이동층(M1)의 채널영역에 가까운 부분(여기서는, 하단부)에 산소 공공의 양이 적어질수록 문턱전압은 양(+)의 방향으로 점진적으로 증가할 수 있다. 산소 이온이나 산소 공공이 점진적으로 이동함에 따라, 문턱전압도 그에 대응하여 점진적으로 변화될 수 있고, 이러한 이온종의 이동 및 문턱전압 변화는 "비휘발성"을 가질 수 있다. 즉, 전압을 인가하여 이온종을 이동시키면, 상기 전압을 제거하여도, 최종 상태가 지속적으로 유지될 수 있다.
도 12는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터의 이온종 이동층의 이온종 이동에 따른 문턱전압 변화를 보여주는 시뮬레이션(simulation) 결과이다. 양(+)의 이온종을 채널영역 쪽으로 이동시키면서 또는 게이트전극 쪽으로 이동시키면서 게이트전압(Vg)-드레인전류(Id) 특성을 평가하였다.
도 12를 참조하면, 양(+)의 이온종(즉, positive charge)이 게이트전극에 가까이 이동할수록 메모리 트랜지스터의 문턱전압은 점차 증가하였다. 양(+)의 이온종이 채널영역에 가까이 이동할수록 문턱전압은 점차 감소하였다. 이러한 결과는 도 11의 그래프와 유사하다. 또한, 도 12의 그래프에서는 소정의 게이트전압, 예컨대, 1V의 게이트전압에서 멀티-레벨(multi-level)의 드레인전류가 출력되는 것을 알 수 있다. 문턱전압의 변화에 따라, 멀티-레벨의 드레인전류가 출력될 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터는 낮은 동작전압(예컨대, 약 ±5.0 V 이내의 동작전압)을 가지면서 동시에 작은 사이즈에서도 충분히 큰 멀티-레벨(multi-level) 특성을 나타낼 수 있다. 즉, 도 5 및 도 6에서 설명한 바와 같이, 이온종 이동층의 저항 변화는 약 ±4.0 V 이내 또는 약 ±2.5 V 이내의 저전압 범위에서 이루어질 수 있으므로, 상기 비휘발성 메모리 트랜지스터는 낮은 전압 범위에서 동작될 수 있다. 또한, 이온종 이동층의 이온종을 점진적으로 이동시킴으로써, 도 11 및 도 12에서 설명한 바와 같이, 메모리 트랜지스터의 문턱전압이 점진적으로 변화되기 때문에, 16 레벨 이상의 멀티-레벨(multi-level) 특성을 용이하게 구현할 수 있다.
플래시 메모리의 경우, 전자의 터널 주입(tunnel injection)을 이용하기 때문에, 동작전압이 10∼20 V 정도로 높은 단점이 있다. 또한, 플로팅 게이트에 트랩(trap) 되는 전자의 수가 제한적이기 때문에, 멀티-비트(multi-bit) 특성을 구현하기 어려운 문제가 있다. 그러나, 본 발명의 실시예에 따르면, 상기한 플래시 메모리의 문제점들을 극복하고, 저전압 영역에서 동작되면서 작은 사이즈로도 충분히 큰 멀티-레벨(multi-level) 특성을 나타내는 비휘발성 소자를 구현할 수 있다.
도 13은 종래의 SRAM(static random access memory)으로 16 레벨(4 bit)의 소자를 구성한 예를 보여주는 회로도이다.
도 13을 참조하면, 종래의 SRAM으로 16 레벨(4 비트)의 소자를 구성하려면, 16개의 SRAM이 필요하고, 이와 더불어 주변회로(미도시)가 요구된다. 그리고, 각각의 SRAM은 6개의 트랜지스터를 포함한다. 따라서, 종래의 SRAM으로 16 레벨(4 비트)의 소자를 구성하려면, 최소 96개의 트랜지스터가 요구된다.
그러나, 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터는, 하나의 트랜지스터만으로 16 레벨 이상의 멀티-레벨을 구현할 수 있다. 따라서, 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터를 사용하여 소정의 회로를 구성할 경우, 필요한 단위 소자의 수를 획기적으로 줄일 수 있고, 회로의 구성을 단순화할 수 있으며, 전체 시스템의 사이즈를 크게 줄일 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터는 다양한 전자장치 및 논리소자 등에 여러 가지 목적으로 사용될 수 있다. 특히, 상기 비휘발성 메모리 트랜지스터는 시냅스(synapse) 소자/회로에 적용될 수 있다. 시냅스는 뇌신경 세포 간을 연결하는 연접부로, 학습과 기억에 중요한 역할을 한다. 시냅스를 통해 전달 신호가 흐를 때마다 시냅스가 강화되는 것과 마찬가지로, 본 실시예의 비휘발성 메모리 트랜지스터의 게이트전극에 전압이 가해지면 이온종 이동층의 전기적 특성이 변화되면서 트랜지스터의 문턱전압이 점진적으로(누적하여) 변화될 수 있다. 또한, 문턱전압의 변화는 "비휘발성"을 가질 수 있다. 따라서, 본 발명의 실시예들에 따른 비휘발성 메모리 트랜지스터는 시냅스 소자/회로에 적용될 수 있다. 상기 비휘발성 메모리 트랜지스터는 16 레벨 이상의 멀티-레벨 특성을 가질 수 있고, 또한 저전압 범위에서 동작할 수 있기 때문에, 이를 이용하여 시냅스 소자/회로를 구성할 경우, 소자/회로의 크기를 크게 줄일 수 있고 소비 전력을 낮출 수 있다. 또한, 저전압에서 동작되기 때문에, 신뢰성을 높일 수 있다.
도 14는 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터(MT10)를 시냅스 소자에 적용하는 경우를 보여주는 개념도이다.
도 14를 참조하면, 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron) 사이의 연결부인 시냅스를 회로적으로 구성할 때, 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터(MT10)를 적용할 수 있다. 프리-뉴런(pre-neuron)은 프리-스파이크(pre-spike) 신호를 시냅스에 입력할 수 있고, 시냅스는 소정의 시냅틱 신호(synaptic signal)를 포스트-뉴런(post-neuron)으로 전달할 수 있으며, 포스트-뉴런(post-neuron)은 포스트-스파이크(post-spike) 신호를 발생할 수 있다. 시냅스가 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron)을 연결하는 것과 유사하게, 비휘발성 메모리 트랜지스터(MT10)는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)와 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)를 연결하는 역할을 할 수 있다. 이러한 구성을 회로적으로 도시하면 도 15와 같을 수 있다.
도 15를 참조하면, 비휘발성 메모리 트랜지스터(MT10)의 게이트전극(G1)은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)에 연결될 수 있다. 비휘발성 메모리 트랜지스터(MT10)의 소오스(S1)는 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)로부터 프리-스파이크(pre-spike) 신호가 게이트전극(G1)에 인가될 수 있고, 소오스(S1)를 통해 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로부터 포스트-스파이크(post-spike) 신호가 발생할 수 있다. 한편, 트랜지스터(MT10)의 드레인(D1)에는 소정의 전압(VDS)이 일정하게 인가될 수 있다. 즉, 소정의 정전압(constant voltage)(VDS)이 드레인(D1)에 인가될 수 있다.
게이트전극(G1)에 프리-스파이크(pre-spike) 신호가 반복해서 인가됨에 따라, 트랜지스터(MT10)의 문턱전압이 양(+)의 방향 또는 음(-)의 방향으로 점진적으로 변화될 수 있고, 문턱전압의 변화가 소정의 임계점을 넘어가면, 프리-스파이크(pre-spike) 신호에 의해 트랜지스터(MT10)가 턴-온(turn-on) 될 수 있다. 이때, 소오스(S1)를 통해 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로 흐를 수 있다.
도 16은 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터(MT10)를 적용한 시냅스 어레이 소자를 보여주는 회로도이다.
도 16을 참조하면, 복수의 비휘발성 메모리 트랜지스터(MT10)가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다. 복수의 제1 배선(W1)이 배열될 수 있고, 이와 교차하는 복수의 제2 배선(W2)이 배열될 수 있으며, 제1 배선(W1)과 제2 배선(W2)의 교차점에 메모리 트랜지스터(MT10)가 구비될 수 있다. 복수의 제1 배선(W1)은 메모리 트랜지스터(MT10)의 게이트전극에 연결될 수 있고, 복수의 제2 배선은 메모리 트랜지스터(MT10)의 소오스에 연결될 수 있다. 제1 배선(W1)은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)에 연결될 수 있고, 제2 배선(W2)은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)에 연결될 수 있다. 한편, 메모리 트랜지스터(MT10)의 드레인에는 소정의 전압(VDS)이 인가될 수 있다.
프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)로부터 제1 배선(W1)을 통해 메모리 트랜지스터(MT10)의 게이트전극에 프리-스파이크(pre-spike) 신호가 인가될 수 있다. 메모리 트랜지스터(MT10)의 소오스를 통해 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로부터 포스트-스파이크(post-spike) 신호가 발생할 수 있다.
도 17은 본 발명의 실시예에 따른 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)를 예시적으로 보여주는 사시도이다.
도 17을 참조하면, 뇌신경모사 소자(neuromorphic device)는 CMOS 뉴런 회로(complementary metal-oxide-semiconductor neuron circuit)(100)와 이와 연결된 시냅스 소자(200)를 포함할 수 있다. CMOS 뉴런 회로(100)는 소정의 기판(예컨대, Si 기판)에 구비될 수 있다. CMOS 뉴런 회로(100)는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit) 및 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit) 등을 포함할 수 있다. 시냅스 소자(200)는 본 발명의 실시예에 따른 것으로, 예컨대, 도 16에서 설명한 바와 같은 어레이 구조를 가질 수 있다. 편의상, 여기서는, 시냅스 소자(200)를 단순하게 도시하였다. 도 17의 뇌신경모사 소자(neuromorphic device)의 구조는 예시적인 것이고, 이는 매우 다양하게 변화될 수 있다.
도 17의 CMOS 뉴런 회로(100)는, 예컨대, 도 18에 도시된 바와 같은 회로 구성을 가질 수 있다. CMOS 뉴런 회로(100)의 구성은 잘 알려진바, 이에 대한 자세한 설명은 생략한다.
본 발명의 실시예들에 따른 비휘발성 메모리 트랜지스터는 다양한 전자소자, 논리소자 등에 적용될 수 있다. 예컨대, 전술한 바와 같이, 상기 비휘발성 메모리트랜지스터는 시냅스 소자(synapse device)에 적용될 수 있고, 상기 시냅스 소자는 뇌신경모사 소자(neuromorphic device)에 적용될 수 있다. 이와 관련된 응용 분야로는 동시통역 등이 있을 수 있다. 또한, 상기 비휘발성 메모리 트랜지스터는 하나의 단위 유닛으로 멀티-레벨(multi-level)을 동시에 연산하는 멀티-밸류 로직(multi-valued logic)에 응용될 수 있다. 이 경우, 연산 속도를 증가시킬 수 있고, 소자의 사이즈를 감소시킬 수 있다. 멀티-밸류(multi-value)를 필요로 하는 회로 구성에 있어서, 하이브리드(hybrid) CMOS/multi-value circuits으로 아날로그 컴퓨테이션(analog computation)을 수행하는 소자에 이용 가능하다. 또한, 인공지능(artificial intelligence) 기능을 갖는 회로 또는 칩, 신경 네트워크(neural network)로 동작하는 회로 또는 칩, 기존 디지털 방식의 정보 처리 한계를 극복하기 위한 기술, 뉴런과 같은(neuron-like) 동작이 가능한 회로 또는 칩, 메모리와 스위칭이 동시에 가능한 소자 등에 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터를 적용할 수 있다.
한편, 본 발명의 실시예에 다른 비휘발성 메모리 트랜지스터의 동작방법을 간략히 정리하면 다음과 같다. 상기 비휘발성 메모리 트랜지스터의 동작방법은 게이트전극에 전압을 인가하여 이온종 이동층 내에서 이온종을 이동시키는 단계와, 상기 비휘발성 메모리 트랜지스터를 턴-온(turn-on) 시키는 단계를 포함할 수 있다. 이때, 상기 이온종을 이동시키는 단계에서 상기 이온종 이동층에 인가하는 전압은 약 ±5.0 V 이내의 저전압일 수 있다. 보다 구체적으로 설명하면, 도 1 내지 도 3 및 도 14의 구조에서 게이트전극(G1)에 소정의 전압을 인가하여 이온종 이동층(M1, M2) 내에서 이온종을 이동시킬 수 있다. 이러한 이온종 이동에 의해 메모리 트랜지스터(MT1, MT2, MT3, MT10)의 문턱전압이 변화될 수 있다. 상기 전압을 게이트전극(G1)에 반복해서 인가하여, 상기 문턱전압을 점진적으로 변화시킬 수 있다. 예컨대, 상기 문턱전압을 양(+)의 방향 또는 음(-)의 방향으로 점진적으로 변화시킬 수 있다. 상기 문턱전압의 변화가 소정의 임계점을 넘어가면, 상기 전압에 의해 메모리 트랜지스터(MT1, MT2, MT3, MT10)가 턴-온(turn-on) 될 수 있다. 이에 따라, 소오스(S1)를 통해 소정의 신호(전류/전압 신호)가 출력될 수 있다. 그러나 여기서 설명한 동작방법은 예시적인 것이고, 적용 분야 및 목적에 따라 다양하게 변화될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 3의 비휘발성 메모리 트랜지스터의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 게이트절연층(GI1)과 게이트전극(G1) 사이에 이온종 이동층(M1, M2) 및 도전층(E1) 이외에 다른 물질층이 더 구비될 수 있고, 소오스/드레인(S1, D1) 및 채널요소(C1)의 구성도 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한, 도 15 내지 도 17의 시냅스 소자 및 이를 포함하는 장치의 구성도 다양하게 변형될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
<도면의 주요 부분에 대한 부호의 설명>
C10 : 채널요소(채널영역) D1 : 드레인
E1 : 도전층 E10, E20 : 전극
G1 : 게이트전극 GI1 : 게이트절연층
M1, M2, M10 : 이온종 이동층 MT1, MT2, MT3 : 메모리 트랜지스터
N1, N10 : 프리-시냅틱 회로 N2, N20 : 포스트-시냅틱 회로
S1 : 소오스 SUB1 : 기판
100 : CMOS 뉴런 회로 200 : 시냅스 소자

Claims (23)

  1. 채널요소;
    상기 채널요소에 대응하는 위치에 구비된 게이트전극;
    상기 채널요소와 상기 게이트전극 사이에 구비된 게이트절연층;
    상기 게이트절연층과 상기 게이트전극 사이에 구비된 이온종 이동층; 및
    상기 채널요소를 사이에 두고 이격된 소오스 및 드레인;을 포함하고,
    상기 게이트전극에 인가된 전압에 따라 상기 이온종 이동층 내에서 이온종이 이동되고, 상기 이온종 이동에 따라 문턱전압이 변화되어 멀티-레벨(multi-level) 특성을 갖는 비휘발성 메모리 트랜지스터.
  2. 제 1 항에 있어서,
    상기 이온종 이동층은 가변 저항 물질(variable resistance material)을 포함하는 비휘발성 메모리 트랜지스터.
  3. 제 1 항에 있어서,
    상기 이온종 이동층은 바이폴라(bipolar) 메모리층을 포함하는 비휘발성 메모리 트랜지스터.
  4. 제 1 내지 3 항 중 어느 한 항에 있어서,
    상기 이온종 이동층은 PCMO(PrCaMnO), Ti 산화물, Ta 산화물, Ni 산화물, Zn 산화물, W 산화물, Co 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Cu 산화물, Hf 산화물, Zr 산화물, Al 산화물 및 이들의 혼합물 중 적어도 어느 하나를 포함하는 비휘발성 메모리 트랜지스터.
  5. 제 4 항에 있어서,
    상기 이온종 이동층은 PCMO를 포함하는 비휘발성 메모리 트랜지스터.
  6. 제 1 항에 있어서,
    상기 이온종 이동층은 음(-)의 이온종을 포함하고, 상기 이온종 이동층 내에서 상기 음(-)의 이온종의 농도가 상기 게이트절연층 측으로 증가할수록 상기 문턱전압이 증가하도록 구성된 비휘발성 메모리 트랜지스터.
  7. 제 1 항에 있어서,
    상기 이온종 이동층은 양(+)의 이온종을 포함하고, 상기 이온종 이동층 내에서 상기 양(+)의 이온종의 농도가 상기 게이트절연층 측으로 증가할수록 상기 문턱전압이 감소하도록 구성된 비휘발성 메모리 트랜지스터.
  8. 제 1 항에 있어서,
    상기 이온종 이동층은 상기 이온종으로 산소 이온 및/또는 산소 공공(vacancy)을 포함하는 비휘발성 메모리 트랜지스터.
  9. 제 1 항에 있어서,
    상기 게이트절연층과 상기 이온종 이동층 사이에 구비된 도전층을 더 포함하는 비휘발성 메모리 트랜지스터.
  10. 제 1 항에 있어서,
    상기 비휘발성 메모리 트랜지스터는 16 레벨 이상의 멀티-레벨(multi-level) 특성을 갖는 비휘발성 메모리 트랜지스터.
  11. 제 1 항에 있어서,
    상기 이온종 이동층은 단층 구조를 갖는 비휘발성 메모리 트랜지스터.
  12. 제 1 항에 있어서,
    상기 이온종 이동층은 다층 구조를 갖는 비휘발성 메모리 트랜지스터.
  13. 채널요소;
    상기 채널요소에 대응하는 위치에 구비된 게이트전극;
    상기 채널요소와 상기 게이트전극 사이에 구비된 게이트절연층;
    상기 게이트절연층과 상기 게이트전극 사이에 구비된 바이폴라 메모리층; 및
    상기 채널요소를 사이에 두고 이격된 소오스 및 드레인;을 포함하는 비휘발성 메모리 트랜지스터.
  14. 제 13 항에 있어서,
    상기 게이트절연층과 상기 바이폴라 메모리층 사이에 구비된 전극층을 더 포함하는 비휘발성 메모리 트랜지스터.
  15. 청구항 1에 기재된 비휘발성 메모리 트랜지스터를 포함하는 시냅스 소자(synapse device).
  16. 제 15 항에 있어서,
    상기 비휘발성 메모리 트랜지스터의 게이트전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결되고,
    상기 비휘발성 메모리 트랜지스터의 소오스는 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결된 시냅스 소자.
  17. 제 15 항에 있어서,
    복수의 상기 비휘발성 메모리 트랜지스터가 복수의 열 및 복수의 행을 이루도록 배열된 시냅스 소자.
  18. 제 17 항에 있어서, 상기 시냅스 소자는,
    복수의 제1 배선; 및
    상기 복수의 제1 배선과 교차하는 복수의 제2 배선;을 포함하고,
    상기 복수의 제1 배선과 상기 복수의 제2 배선의 교차점 각각에 상기 비휘발성 메모리 트랜지스터가 구비된 시냅스 소자.
  19. 제 18 항에 있어서,
    상기 복수의 제1 배선은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결되고,
    상기 복수의 제2 배선은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결된 시냅스 소자.
  20. 청구항 15 내지 19 중 어느 하나에 기재된 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device).
  21. 제 20 항에 있어서,
    상기 시냅스 소자와 연결된 CMOS 뉴런 회로를 더 포함하는 뇌신경모사 소자.
  22. 청구항 1의 비휘발성 메모리 트랜지스터의 동작방법에 있어서,
    상기 게이트전극에 전압을 인가하여 상기 이온종 이동층 내에서 이온종을 이동시키는 단계; 및
    상기 비휘발성 메모리 트랜지스터를 턴-온(turn-on) 시키는 단계;를 포함하는 비휘발성 메모리 트랜지스터의 동작방법.
  23. 제 22 항에 있어서,
    상기 이온종을 이동시키는 단계에서 상기 이온종 이동층에 인가하는 전압은 ±5.0 V 이내의 전압인 비휘발성 메모리 트랜지스터의 동작방법.
KR1020130089833A 2013-07-29 2013-07-29 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자 KR102074942B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130089833A KR102074942B1 (ko) 2013-07-29 2013-07-29 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
EP14178404.1A EP2833410A3 (en) 2013-07-29 2014-07-24 Nonvolatile memory transistor, device including the same and method of operating the transistor
US14/444,083 US9379319B2 (en) 2013-07-29 2014-07-28 Nonvolatile memory transistor and device including the same
CN201410366642.3A CN104347520B (zh) 2013-07-29 2014-07-29 非易失性存储器晶体管和包括该存储器晶体管的设备
US15/165,372 US20160268418A1 (en) 2013-07-29 2016-05-26 Nonvolatile memory transistor and device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089833A KR102074942B1 (ko) 2013-07-29 2013-07-29 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자

Publications (2)

Publication Number Publication Date
KR20150014577A true KR20150014577A (ko) 2015-02-09
KR102074942B1 KR102074942B1 (ko) 2020-02-10

Family

ID=51220481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089833A KR102074942B1 (ko) 2013-07-29 2013-07-29 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자

Country Status (4)

Country Link
US (2) US9379319B2 (ko)
EP (1) EP2833410A3 (ko)
KR (1) KR102074942B1 (ko)
CN (1) CN104347520B (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029949A (ko) 2015-09-08 2017-03-16 명지대학교 산학협력단 도파민 결합 나노입자를 포함하는 저항변화 복합재료 및 이를 사용한 기억소자
KR20170029950A (ko) 2015-09-08 2017-03-16 명지대학교 산학협력단 코티솔 결합 나노입자를 포함하는 저항변화 복합재료 및 이를 사용한 기억소자
KR20170080441A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 서로 다른 폭들을 갖는 게이팅 라인들을 포함하는 뉴로모픽 소자
US9773802B2 (en) 2015-09-18 2017-09-26 Samsung Electronics Co., Ltd. Method of fabricating synapse memory device
KR20180035251A (ko) * 2016-09-28 2018-04-06 포항공과대학교 산학협력단 가중치 소자 및 이의 방법
KR20180127153A (ko) * 2017-05-19 2018-11-28 서울대학교산학협력단 뉴런 회로와 시냅스 소자 어레이가 결합된 신경계 모방 집적회로 및 그 제조방법
KR20180135316A (ko) * 2017-06-12 2018-12-20 삼성전자주식회사 이차원 물질을 포함하는 비휘발성 메모리 소자 및 이를 포함하는 장치
KR20190046116A (ko) 2017-10-25 2019-05-07 한양대학교 산학협력단 3차원 구조의 시냅스 소자 및 이의 제조 방법
KR102018792B1 (ko) * 2018-03-13 2019-09-05 서강대학교 산학협력단 터널링 전계효과 시냅스 소자와 그의 동작방법
KR20190133532A (ko) * 2018-05-23 2019-12-03 포항공과대학교 산학협력단 트랜스포즈가 가능한 가중치 셀 및 이의 어레이
KR20200130015A (ko) * 2019-05-10 2020-11-18 성균관대학교산학협력단 시냅스 소자 및 이의 제조 방법
KR20210027995A (ko) 2019-09-03 2021-03-11 서울대학교산학협력단 더블 게이트를 갖는 반도체 소자 및 뉴럴 네트워크 내 타겟 반도체 소자의 시냅스 가중치를 설정하는 방법
KR102301330B1 (ko) * 2020-09-17 2021-09-13 성균관대학교산학협력단 인공 시냅스 소자 및 이의 제조방법
KR20230034035A (ko) * 2021-09-02 2023-03-09 경북대학교 산학협력단 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015015452A1 (de) * 2015-12-02 2017-06-08 Forschungszentrum Jülich GmbH Verfahren zum Planarisieren von Nanostrukturen
FR3045938B1 (fr) * 2015-12-22 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre cointegrant un transistor fet et un point memoire rram
US10679122B2 (en) * 2015-12-30 2020-06-09 SK Hynix Inc. Neuromorphic device
US10199472B2 (en) * 2015-12-30 2019-02-05 SK Hynix Inc. Neuromorphic device including gating lines with different widths
US9735202B1 (en) * 2016-02-16 2017-08-15 Sandisk Technologies Llc Implementation of VMCO area switching cell to VBL architecture
KR102058579B1 (ko) * 2016-06-03 2019-12-24 서울대학교 산학협력단 뉴런 모방 소자 및 회로
US10892330B2 (en) * 2016-07-06 2021-01-12 International Business Machines Corporation FET based synapse network
CN106374044B (zh) * 2016-11-02 2019-06-11 杭州潮盛科技有限公司 半导体结构及其制备方法
CN108154226B (zh) * 2016-12-06 2021-09-03 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
JPWO2018163005A1 (ja) * 2017-03-10 2020-01-23 株式会社半導体エネルギー研究所 タッチパネルシステム、電子機器および半導体装置
JP6773621B2 (ja) 2017-09-15 2020-10-21 株式会社東芝 演算装置
KR102250003B1 (ko) * 2017-10-18 2021-05-11 한양대학교 산학협력단 막, 멀티레벨 소자, 멀티레벨 소자의 제조방법, 멀티레벨 소자의 구동방법
CN107910331B (zh) * 2017-11-17 2020-07-28 南方科技大学 非易失存储器单元及其制备方法
US11361215B2 (en) 2017-11-29 2022-06-14 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
CN109102071B (zh) * 2018-08-07 2020-12-11 中国科学院微电子研究所 一种神经元电路以及神经网络电路
CN109473548A (zh) * 2018-10-19 2019-03-15 南开大学 基于p3ht纳米线的三端仿生突触电子器件
US11444207B2 (en) 2018-12-12 2022-09-13 International Business Machines Corporation Lithium drifted thin film transistors for neuromorphic computing
CN110310678A (zh) * 2019-06-04 2019-10-08 上海新储集成电路有限公司 一种智能芯片
US11527717B2 (en) 2019-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell having a low forming voltage
CN111180582B (zh) * 2020-02-12 2021-12-21 福州大学 一种基于驻极体的突触晶体管及其制备方法
CN111709521B (zh) * 2020-06-28 2021-07-09 南京大学 基于可调同质结场效应器件的人工突触电路及实现方法
US11404638B2 (en) * 2020-07-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-doped data storage structure configured to improve resistive memory cell performance
CN111833945B (zh) * 2020-07-30 2021-12-07 中国电子科技集团公司第五十八研究所 一种浮栅型flash突触器件结构
KR102330851B1 (ko) * 2020-09-08 2021-11-24 국민대학교산학협력단 시냅틱 트랜지스터 및 이의 제조 방법
US20220215264A1 (en) * 2021-01-07 2022-07-07 PassiveLogic, Inc. Heterogenous Neural Network
JP2022129104A (ja) * 2021-02-24 2022-09-05 株式会社東芝 不揮発性メモリデバイス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188350A (ja) * 2001-06-22 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法
US20060223251A1 (en) * 2005-03-03 2006-10-05 Kazunori Isogai Field effect transistor and an operation method of the field effect transistor
KR100744566B1 (ko) * 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법
JP2007528616A (ja) * 2004-03-10 2007-10-11 ナノシス・インコーポレイテッド ナノ対応可能なメモリデバイスおよび異方性電荷運搬アレイ
KR20100007467A (ko) * 2008-07-14 2010-01-22 광주과학기술원 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법
KR20120021539A (ko) * 2010-08-06 2012-03-09 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001145A (ko) 2000-06-26 2002-01-09 박종섭 반도체 소자의 트랜지스터 제조 방법
US6847071B2 (en) * 2001-06-06 2005-01-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US6831325B2 (en) 2002-12-20 2004-12-14 Atmel Corporation Multi-level memory cell with lateral floating spacers
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR100833903B1 (ko) 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
CN102265397B (zh) * 2008-12-23 2014-10-29 惠普开发有限公司 忆阻设备以及制造和使用所述忆阻设备的方法
KR101133707B1 (ko) 2009-09-02 2012-04-13 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
US8437174B2 (en) * 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
KR101920709B1 (ko) 2010-07-30 2018-11-22 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8351242B2 (en) * 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8971091B2 (en) * 2010-11-19 2015-03-03 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
KR101849268B1 (ko) 2011-05-13 2018-04-18 한국전자통신연구원 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법
KR20120139082A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
KR101285903B1 (ko) 2011-09-27 2013-07-23 한양대학교 산학협력단 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188350A (ja) * 2001-06-22 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法
JP2007528616A (ja) * 2004-03-10 2007-10-11 ナノシス・インコーポレイテッド ナノ対応可能なメモリデバイスおよび異方性電荷運搬アレイ
US20060223251A1 (en) * 2005-03-03 2006-10-05 Kazunori Isogai Field effect transistor and an operation method of the field effect transistor
KR100744566B1 (ko) * 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법
KR20100007467A (ko) * 2008-07-14 2010-01-22 광주과학기술원 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법
KR20120021539A (ko) * 2010-08-06 2012-03-09 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029949A (ko) 2015-09-08 2017-03-16 명지대학교 산학협력단 도파민 결합 나노입자를 포함하는 저항변화 복합재료 및 이를 사용한 기억소자
KR20170029950A (ko) 2015-09-08 2017-03-16 명지대학교 산학협력단 코티솔 결합 나노입자를 포함하는 저항변화 복합재료 및 이를 사용한 기억소자
US9773802B2 (en) 2015-09-18 2017-09-26 Samsung Electronics Co., Ltd. Method of fabricating synapse memory device
KR20170080441A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 서로 다른 폭들을 갖는 게이팅 라인들을 포함하는 뉴로모픽 소자
KR20180035251A (ko) * 2016-09-28 2018-04-06 포항공과대학교 산학협력단 가중치 소자 및 이의 방법
KR20180127153A (ko) * 2017-05-19 2018-11-28 서울대학교산학협력단 뉴런 회로와 시냅스 소자 어레이가 결합된 신경계 모방 집적회로 및 그 제조방법
KR20180135316A (ko) * 2017-06-12 2018-12-20 삼성전자주식회사 이차원 물질을 포함하는 비휘발성 메모리 소자 및 이를 포함하는 장치
KR20190046116A (ko) 2017-10-25 2019-05-07 한양대학교 산학협력단 3차원 구조의 시냅스 소자 및 이의 제조 방법
KR102018792B1 (ko) * 2018-03-13 2019-09-05 서강대학교 산학협력단 터널링 전계효과 시냅스 소자와 그의 동작방법
KR20190133532A (ko) * 2018-05-23 2019-12-03 포항공과대학교 산학협력단 트랜스포즈가 가능한 가중치 셀 및 이의 어레이
KR20200130015A (ko) * 2019-05-10 2020-11-18 성균관대학교산학협력단 시냅스 소자 및 이의 제조 방법
KR20210027995A (ko) 2019-09-03 2021-03-11 서울대학교산학협력단 더블 게이트를 갖는 반도체 소자 및 뉴럴 네트워크 내 타겟 반도체 소자의 시냅스 가중치를 설정하는 방법
KR102301330B1 (ko) * 2020-09-17 2021-09-13 성균관대학교산학협력단 인공 시냅스 소자 및 이의 제조방법
KR20230034035A (ko) * 2021-09-02 2023-03-09 경북대학교 산학협력단 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법

Also Published As

Publication number Publication date
EP2833410A3 (en) 2015-03-04
US20150028278A1 (en) 2015-01-29
US20160268418A1 (en) 2016-09-15
CN104347520B (zh) 2018-11-13
US9379319B2 (en) 2016-06-28
EP2833410A2 (en) 2015-02-04
KR102074942B1 (ko) 2020-02-10
CN104347520A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
KR102074942B1 (ko) 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
US11983622B2 (en) High-density neuromorphic computing element
US9431099B2 (en) Neuromorphic device with excitatory and inhibitory functionalities
US6531371B2 (en) Electrically programmable resistance cross point memory
US10103162B2 (en) Vertical neuromorphic devices stacked structure and array of the structure
CN110275694A (zh) 用于产生积项和的装置及其操作方法
US8507968B2 (en) Memristive transistor memory
JP2019179499A (ja) 半導体装置及び積和演算装置
US11024748B2 (en) Nonvolatile memory device including two-dimensional material and apparatus including the nonvolatile memory device
US20120001143A1 (en) Switchable Junction with Intrinsic Diode
TWI783457B (zh) 頂峰阻障記憶體及選擇器裝置以及製造其之方法
US11804556B2 (en) Ferroelectric-assisted tunneling selector device
KR20180115995A (ko) 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법
KR102619356B1 (ko) 단위 시냅스를 위한 커패시터 소자, 단위 시냅스 및 커패시터 기반의 시냅스 어레이
KR20170080473A (ko) 뉴로모픽 장치
US20230282275A1 (en) Ferroelectric-based synaptic device and method of operating the synaptic device, and 3d synaptic device stack using the synaptic devices
KR102645343B1 (ko) 3차원 시냅스 소자 스택 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 시냅스 소자 스택의 제조 방법
US20230014841A1 (en) Three-dimensional array device
KR102456357B1 (ko) 시냅스 모방 소자 및 어레이
Halter et al. Crossbar operation of BiFeO
JP2022182534A (ja) 可変容量素子、メモリ、デバイス及び可変容量素子の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant