KR20140096982A - 표시 패널의 제조 방법, 표시 패널 및 표시 장치 - Google Patents

표시 패널의 제조 방법, 표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR20140096982A
KR20140096982A KR1020137000032A KR20137000032A KR20140096982A KR 20140096982 A KR20140096982 A KR 20140096982A KR 1020137000032 A KR1020137000032 A KR 1020137000032A KR 20137000032 A KR20137000032 A KR 20137000032A KR 20140096982 A KR20140096982 A KR 20140096982A
Authority
KR
South Korea
Prior art keywords
layer
chemical vapor
vapor deposition
conductive layer
forming
Prior art date
Application number
KR1020137000032A
Other languages
English (en)
Inventor
다카시 오사코
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20140096982A publication Critical patent/KR20140096982A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

원하는 영역에 정확하고 또한 효율적으로 봉지층을 형성할 수 있는 표시 패널의 제조 방법을 제공하기 위해서, TFT 기판(111) 상의 상이한 영역에 형성된 표시부(101) 및 단자부(114)를 구비한 표시 패널(100)의 제조 방법으로서, 상기 TFT 기판(111) 상에 표시부(101)를 형성하는 표시부 형성 공정과, 상기 TFT 기판(111) 상의 상기 단자부(114)가 형성되는 영역에, 도전성 금속 산화물 또는 금속으로 이루어지는 도전층(114d)을 형성하는 도전층 형성 공정과, 상기 표시부(101)를 덮음과 함께 상기 도전층(114d)의 적어도 상면에 접하며, 또한, 상기 도전층(114d)의 상면이 변질되도록, 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층(118a)을 형성하는 화학 증착층 형성 공정과, 상기 화학 증착층(118a)의 상기 도전층(114d) 상의 부분을 벗겨 내어 제거하는 제거 공정을 포함하는, 제조 방법으로 한다.

Description

표시 패널의 제조 방법, 표시 패널 및 표시 장치{METHOD FOR MANUFACTURING DISPLAY PALEL, DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은, 표시 패널의 제조 방법, 표시 패널 및 표시 장치에 관한 것이다.
종래부터, 기판 상의 중앙 영역에 표시부가 형성되며, 당해 기판 상의 외주 영역에 단자부가 형성된 표시 패널에 있어서, 표시부를 덮도록 SiN(질화 실리콘)으로 이루어지는 봉지층을 화학 증착(CVD)법에 의해 형성하고, 표시부가 수분이나 가스 등에 의해 열화되는 것을 방지하는 것이 행해지고 있다. 이 경우, 봉지층은 표시부의 전체를 덮고 있을 필요가 있지만, 그 봉지층에 의해 단자부까지가 덮여 버리면, 단자부와 그 단자부에 접속되는 배선 단자의 도통성이 나빠져 버린다. 그래서, 봉지층을 형성할 때에는, 예를 들면 마스크에 의한 선택 성막을 행함으로써 봉지층이 단자부 상에 형성되는 것을 방지하고 있다.
그런데, 봉지층을 화학 증착법에 의해 원하는 영역에만 정확하게 형성하는 것은 용이하지 않아, 표시부를 완전하게 덮고 또한 단자부는 덮지 않도록 하기 위해서는, 표시부 형성 영역과 단자부 형성 영역의 사이에 폭이 넓은 간극 영역을 설치하여, 봉지층의 외주연이 단자부에 걸리지 않도록 할 필요가 있다. 그러나, 간극 영역의 폭이 넓으면 표시 패널의 사이즈가 커지기 때문에 바람직하지 않다.
그래서, 특허 문헌 1에 개시된 제조 방법에서는, 도 13(a)에 나타낸 바와 같이, 기판(901) 상에, 하부 전극(902), 유기 발광층(903) 및 상부 전극(904) 등으로 구성되는 표시부(905)를 형성함과 함께, 하부 전극(902)의 단자부에 상당하는 영역에, 보호 래미네이트(906)가 붙은 ACF(이방도전성 접착 시트)(907)를 붙여, 도 13(b)에 나타낸 바와 같이, 표시부(905) 및 ACF(907)를 덮도록 SiN층(908)을 형성하고, 도 13(c)에 나타낸 바와 같이, 보호 래미네이트(906)를 박리함으로써, SiN층(908)의 보호 래미네이트(906) 상의 부분을 벗겨 내어 봉지층(909)을 완성시키고 있다. 이와 같이 하면, ACF(907)가 봉지층(909)에 의해 덮이지 않기 때문에, ACF(907)와 배선 단자의 도통성이 나빠지지 않는다.
일본국 특허공개 2003-208975호 공보
그러나, 특허 문헌 1에 개시된 제조 방법에서는, SiN층(908)을 형성하기 전에 ACF(907)를 붙여야 하기 때문에, 하부 전극(902), 유기 발광층(903) 및 상부 전극(904)을 순차적으로 적층시킨 후에, 일단 적층 공정을 중단하고, 챔버로부터 기판(901)을 꺼내 ACF(907)를 붙이고, 그 후 챔버로 기판(901)을 되돌려, 적층 공정을 재개하여, SiN층(908)을 형성해야 되기 때문에, 적층 공정이 번잡해진다. 또, 챔버로부터 기판(901)을 출납하기 때문에, 기판(901)에 먼지 등이 부착될 우려도 있어, 이것을 방지하기 위한 대책도 필요하게 된다. 그 때문에, 표시 패널을 효율적으로 제조할 수 없다.
본 발명은 상기의 문제점을 감안하여 이루어진 것으로, 원하는 영역에 정확하고 또한 효율적으로 봉지층을 형성할 수 있는 표시 패널의 제조 방법 및 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명의 다른 목적은, 그러한 봉지층을 가지는 표시 패널 및 표시 장치를 제공하는 것에 있다.
본 발명의 일 양태에 관련된 표시 장치의 제조 방법은, 기판 상의 상이한 영역에 형성된 표시부 및 단자부를 구비한 표시 패널의 제조 방법으로서, 상기 기판 상에 표시부를 형성하는 표시부 형성 공정과, 상기 기판 상의 상기 단자부를 형성할 예정인 영역에, 도전성 금속 산화물 또는 금속으로 이루어지는 도전층을 형성하는 도전층 형성 공정과, 상기 표시부를 덮음과 함께 상기 도전층의 적어도 상면에 접하며, 또한, 상기 도전층의 상면이 변질되도록, 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층을 형성하는 화학 증착층 형성 공정과, 상기 화학 증착층의 상기 도전층 상의 부분을 벗겨 내어 제거하는 제거 공정을 포함한다.
또한, 본원에 있어서 벗겨 낸다는 것은 기계적인 박리를 의미하며, 화학적인 박리는 포함되지 않는다. 또, 기계적인 박리 중에서도 연마와 같은 것은 포함되지 않는다. 벗겨 내는 일례로서는, 박리하는 부분을 어느 정도 층형상 혹은 막형상으로 유지하면서 기계적으로 박리하는 것을 들 수 있다.
본 발명의 일 양태에 관련된 표시 장치의 제조 방법은, 표시부를 덮음과 함께 도전층의 적어도 상면에 접하며, 또한, 상기 도전층의 상면이 변질되도록, 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층을 형성하는 화학 증착층 형성 공정과, 상기 화학 증착층의 상기 도전층 상의 부분을 벗겨 내어 제거하는 제거 공정을 포함하기 때문에, 화학 증착층의 제거 후에 남은 부분으로 구성되는 봉지층은, 원하는 영역에 정확하게 형성된다. 또, 표시부를 형성하는 도중에 ACF를 붙일 필요도 없기 때문에, 효율적으로 봉지층을 형성할 수 있다.
도 1은 본 발명의 일 양태에 관련된 표시 장치의 전체 구성을 나타낸 도이다.
도 2는 표시 패널과 배선판의 접속의 양태를 설명하기 위한 사시도이다.
도 3은 도 2에 나타낸 A-A선을 따른 단면도이다.
도 4는 본 발명의 일 양태에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다.
도 5는 본 발명의 일 양태에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다.
도 6은 실험용의 기판을 이용하여 표면 상태를 확인했을 때의 전자현미경 사진이다.
도 7은 도 6에 나타낸 선분 D를 따른 단면의 전자현미경 사진이다.
도 8은 도 7에 나타낸 2점 쇄선 E, F로 둘러싼 부분을 확대한 전자현미경 사진이다.
도 9는 화학 증착층 및 원자층 퇴적막이 도통성에 미치는 영향에 대한 실험 결과를 나타낸 도이다.
도 10은 점착 테이프의 상태가 박리성에 주는 영향에 대한 실험 결과를 나타낸 도이다.
도 11은 변형예 1에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다.
도 12는 변형예 2에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다.
도 13은 종래의 표시 패널의 제조 방법을 설명하기 위한 공정도이다.
이하, 본 발명의 일 양태에 관련된 표시 패널의 제조 방법, 표시 장치의 제조 방법, 표시 패널 및 표시 장치에 대해서, 도면을 참조하면서 설명한다. 또한, 각 도면에서의 부재의 축척은 실제의 것과 동일하다고는 할 수 없다.
[본 발명의 일 양태의 개요]
본 발명의 일 양태에 관련된 표시 패널의 제조 방법은, 기판 상의 상이한 영역에 형성된 표시부 및 단자부를 구비한 표시 패널의 제조 방법으로서, 상기 기판 상에 표시부를 형성하는 표시부 형성 공정과, 상기 기판 상의 상기 단자부를 형성할 예정인 영역에, 도전성 금속 산화물 또는 금속으로 이루어지는 도전층을 형성하는 도전층 형성 공정과, 상기 표시부를 덮음과 함께 상기 도전층의 적어도 상면에 접하며, 또한, 상기 도전층의 상면이 변질되도록, 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층을 형성하는 화학 증착층 형성 공정과, 상기 화학 증착층의 상기 도전층 상의 부분을 벗겨 내어 제거하는 제거 공정을 포함한다.
본 발명의 일 양태에 관련된 표시 패널의 제조 방법의 특정의 국면에서는, 상기 도전층은 도전성 금속 산화물로 이루어지며, 상기 화학 증착층 형성 공정에는, 상기 도전층의 상면의 상기 도전성 금속 산화물을, 환원성 가스에 의해 환원하여 변질시키는 공정이 포함된다.
본 발명의 일 양태에 관련된 표시 패널의 제조 방법의 특정의 국면에서는, 또한, 상기 화학 증착층 형성 공정 후, 상기 제거 공정 전에, 상기 화학 증착층의 상기 도전층 상의 부분에, 점착 테이프를 붙이는 점착 테이프 접착 공정을 포함하고, 상기 제거 공정에서는, 상기 점착 테이프를 박리함으로써, 상기 화학 증착층의 상기 도전층 상의 부분을 벗겨 내어 제거한다.
본 발명의 일 양태에 관련된 표시 패널의 제조 방법의 특정의 국면에서는, 또한, 상기 화학 증착층 형성 공정 후, 상기 제거 공정 전에, 원자층 퇴적법에 의해 상기 화학 증착층 상에 원자층 퇴적막을 형성하는 원자층 퇴적막 형성 공정을 포함한다.
본 발명의 일 양태에 관련된 표시 패널의 제조 방법의 특정의 국면에서는, 또한, 상기 원자층 퇴적막 형성 공정 후, 상기 제거 공정 전에, 상기 원자층 퇴적막의 상기 도전층 상의 부분에, 점착 테이프를 붙이는 점착 테이프 접착 공정을 포함하고, 상기 제거 공정에서는, 상기 점착 테이프를 박리함으로써, 상기 화학 증착층의 상기 도전층 상의 부분 및 상기 원자층 퇴적막의 상기 도전층 상의 부분을 벗겨 내어 제거한다.
본 발명의 일 양태에 관련된 표시 패널의 제조 방법의 특정의 국면에서는, 상기 도전성 금속 산화물은, ITO 또는 IZO이다.
본 발명의 일 양태에 관련된 표시 패널의 제조 방법의 특정의 국면에서는, 상기 환원성 가스는, SiN 또는 SiH4이다.
본 발명의 일 양태에 관련된 표시 패널은, 기판 상의 상이한 영역에 형성된 표시부 및 단자부를 구비한 표시 패널이며, 상기 표시부는, 화학 증착법에 의해 형성된 무기 화합물로 이루어지는 봉지층에 의해 덮여 있고, 상기 단자부는, 도전성 금속 산화물 또는 금속으로 이루어지며, 상기 봉지층에 의해 덮여 있지 않고, 또한, 상기 단자부의 상면의 적어도 일부가 상기 화학 증착법에 의해 변질되어 있다.
본 발명의 일 양태에 관련된 표시 장치는, 상기 기재된 표시 패널을 구비한다.
[표시 장치]
도 1은, 본 발명의 일 양태에 관련된 표시 장치의 전체 구성을 나타낸 도이다. 도 1에 나타낸 바와 같이, 본 발명의 일 양태에 관련된 표시 장치(1)는, 표시 패널(100)과, 구동 제어부(200)와, 배선판(300)을 구비한다. 표시 패널(100)은, 예를 들면, 일렉트로 루미네센스 효과를 이용한 유기 EL패널이다. 구동 제어부(200)는, 4개의 구동 회로(210)와, 제어 회로(220)로 구성되어 있다. 배선판(300)은, 예를 들면, 플렉서블 배선판이며, 구동 회로(210)로서의 IC가 탑재되어 있다.
도 2는, 표시 패널과 배선판의 접속의 양태를 설명하기 위한 사시도이다. 도 2에 나타낸 바와 같이, 표시 패널(100)의 중앙 영역에 표시부(101)가 형성되어 있으며(도 2에 있어서 2점 쇄선으로 둘러싼 부분), 중앙 영역을 둘러싸는 외주 영역에는, 외주 영역의 4변 모두에, 각각 복수의 단자부(114)(도 5 참조)가 형성되어 있다.
배선판(300)은, 예를 들면, 폴리이미드제의 베이스 필름(310)에, 구리 등에 의해 도전 패턴(도시하지 않음)을 형성한 것이며, 베이스 필름(310)의 표시 패널(100)측의 단부의 하면(TFT 기판(111)과 대향하는 측의 주면)에는, 각 단자부(114)와 대응한 위치에, 상기 도전 패턴과 전기적으로 접속된 배선 단자(320)(도 3 참조)가 복수 형성되어 있다.
TFT 기판(111)의 외주 영역에는, 4변 모두에 각각 베이스 필름(310)의 표시 패널(100)측의 단부가, ACF(이방성 도전 접착 필름)(400)을 통하여 접착되어 있다. 이 ACF(400)에 의해, 표시 패널(100)의 각 단자부(114)와 그에 대응하는 배선판(300)의 배선 단자(320)가 전기적으로 접속되어 있다.
또한, 단자부(114)는, 반드시 TFT 기판(111)의 외주 영역의 4변 모두에 형성되어 있을 필요는 없으며, 1변에만 형성되어 있어도 되고, 2변 혹은 3변에 형성되어 있어도 된다. 그리고, 구동 회로(210) 및 배선판(300)은, 단자부(114)가 형성되어 있는 변에만 접착되어 있으면 된다.
[표시 패널]
도 3은, 도 2에 나타낸 A-A선을 따른 단면도이다. 도 3에 나타낸 바와 같이, 표시 패널(100)은, 예를 들면, 디바이스 기판(110)과, CF(Color Filter) 기판(120)을 구비한다. 디바이스 기판(110) 및 CF기판(120)은 대향 배치되어 붙여져 있다.
디바이스 기판(110)의 윗쪽에는, 시일 부재(102a)를 통하여 CF기판(120)이 배치되며, 디바이스 기판(110)과 CF기판(120)의 사이에는 수지층(102b)이 충전된다. 시일 부재(102a) 및 수지층(102b)은, 치밀한 수지 재료(예를 들면 실리콘계 수지, 아크릴계 수지 등)로 이루어지며, 디바이스 기판(110)의 표시부(101)를 봉지하여 유기 발광층(116)이 수분이나 가스 등에 접촉되는 것을 방지하고 있다.
TFT 기판(111)의 상면(CF기판(120)측의 주면. 이하의 설명에서는, 디바이스 기판(110)을 구성하는 각 층에 대해서도, CF기판(120)측의 면을 상면이라고 칭한다.)에는, 매트릭스 형상으로 배치된 복수의 화소로 구성되는 표시부(101)가 형성되어 있으며, 그들 각 화소가 출사하는 R(적색), G(녹색) 또는 B(청색)의 광이 CF기판(120)을 투과하여, 표시 패널(100)의 정면에 컬러 화상이 표시된다. 그리고, TFT 기판(111)의 상면의 표시부(101)를 둘러싸는 영역에 단자부(114)가 설치되어 있다. 또한, 여기에서는 CF기판(120)이 설치되는 경우로 설명했지만, CF기판은 반드시 설치될 필요는 없다.
＜디바이스 기판＞
디바이스 기판(110)은, TFT 기판(111)과, EL(Electro Luminescence) 기판(124)으로 이루어지며, EL기판(124)은, TFT 기판(111)의 상면에, 평탄화막(112), 하부 전극(113), 컨택트홀(113X), 애노드 링(113Y), 뱅크(115), 유기 발광층(116), 전자 수송층(116X), 상부 전극(117), 봉지층(118), 및 보호막(119) 등을 가지는 적층 구조이며, 디바이스 기판(110)의 표시부(101)를 구성하는 각 화소는, 하부 전극(113), 유기 발광층(116), 전자 수송층(116X), 상부 전극(117)으로 구성되는 탑 이미션형의 유기 EL소자로 구성되어 있다.
TFT 기판(111)은, 예를 들면, 기판(111a)의 상면에, TFT층(111b)을 형성한 구조이다. TFT층(111b)에는, SD 배선(111c) 및 패시베이션막(111d) 등이 포함된다. 기판(111a)은, 예를 들면, 무알칼리 유리, 소다 유리, 무형광 유리, 인산계 유리, 붕산계 유리, 석영, 아크릴계 수지, 스티렌계 수지, 폴리카보네이트계 수지, 에폭시계 수지, 폴리에틸렌, 폴리에스테르, 실리콘계 수지, 알루미나 등의 절연성 재료로 이루어지는 베이스 기판의 상면에, 복수의 TFT 및 그 인출 전극을 소정 패턴으로 형성한 구조이다. 패시베이션막(111d)은, SiO(산화 실리콘) 또는 SiN으로 이루어지는 박막이며, SD 배선(111c)을 피복하여, 이들을 보호하고 있다.
평탄화막(112)은, 예를 들면, 폴리이미드계 수지 또는 아크릴계 수지 등의 절연 재료로 이루어지며, 패시베이션막(111d)의 상면의 단차를 평탄화하고 있다. 또한, 평탄화막(112)은 반드시 필요하지는 않다.
하부 전극(113)은, 컨택트홀(113X)을 통하여 TFT층(111b)와 전기적으로 접속되어 있다. 또한, 하부 전극(113)은, 예를 들면, 금속층과 금속 산화물층의 2층 구조여도 된다. 금속층은, 예를 들면, Ag(은), APC(은, 팔라듐, 구리의 합금), ARA(은, 루비듐, 금의 합금), MoCr(몰리브덴과 크롬의 합금), NiCr(니켈과 크롬의 합금) 등의 광반사성 도전 재료로 이루어지고, 각 화소에 대응한 영역에 매트릭스 형상으로 형성되어 있다. 금속 산화물층은, 예를 들면, ITO(산화 인듐주석), IZO(산화 인듐아연) 등의 도전 재료로 이루어지며, 금속층 상에 금속층을 피복하도록 형성되어 있다.
단자부(114)는, 예를 들면, 금속층(114a)과 금속 산화물층(114b)의 2층 구조이다. 금속층(114a)은, 예를 들면, SD 배선(111c)의 일부로 구성되어 있으며, Cr, Mo, Al, Ti, Cu 등의 금속이나, 이들 금속을 포함하는 합금(예를 들면, MoW, MoCr, NiCr 등) 등의 전기 저항이 낮고 프로세스 안정성이 높은 도전 재료로 이루어지며, TFT 기판(111)의 외주 영역의 4변 모두에, TFT 기판(111)의 외주연을 따라 복수개씩 간격을 두고 형성되어 있다. 금속 산화물층(114b)은, 예를 들면, ITO, IZO 등의 광투과성 재료로 이루어지고, 각 금속층(114a) 상에 각 금속층(114a)을 피복하도록 형성되어 있다. 또한, 금속 산화물층(114b)의 표면에는, 금속 산화물이 변질된 물질(후술하는 데미지층(114e)의 잔사)이 부착되어 있다.
뱅크(115)는, 예를 들면, 절연성의 유기 재료(예를 들면 아크릴계 수지, 폴리이미드계 수지, 노볼락형 페놀 수지 등)로 이루어지며, TFT 기판(111)의 중앙 영역 내에, 하부 전극(113)이 형성된 영역을 피하도록 형성되어 있다. 본 실시의 형태에서는, 뱅크(115)는 격자 구조의 픽셀 뱅크이지만, 뱅크는 스트라이프 구조의 라인 뱅크여도 된다.
유기 발광층(116)은, 뱅크(115)로 규정된 각 화소에 대응한 영역에 형성되어 있으며, 표시 패널(100)의 구동 시에 있어서, 홀과 전자의 재결합에 의해 R, G 또는 B로 발광한다. 유기 발광층(116)은 유기 재료로 구성되어 있으며, 유기 재료로서는, 예를 들면, 일본국 공개특허 평5-163488호 공보에 기재된 옥시노이드 화합물, 페릴렌 화합물, 쿠마린 화합물, 아자쿠마린 화합물, 옥사졸 화합물, 옥사디아졸 화합물, 페리논 화합물, 피로로피롤 화합물, 나프탈렌 화합물, 안트라센 화합물, 플루오렌 화합물, 플루오란텐 화합물, 테트라센 화합물, 피렌 화합물, 코로넨 화합물, 퀴놀론 화합물 및 아자퀴놀론 화합물, 피라졸린 유도체 및 피라졸론 유도체, 로다민 화합물, 크리센 화합물, 페난트렌 화합물, 시클로펜타디엔 화합물, 스틸벤 화합물, 디페닐퀴논 화합물, 스티릴 화합물, 부타디엔 화합물, 디시아노메틸렌피란 화합물, 디시아노메틸렌티오피란 화합물, 플루오레세인 화합물, 피릴륨 화합물, 티아피릴륨 화합물, 셀레나피릴륨 화합물, 테룰로피릴륨 화합물, 방향족 알다디엔 화합물, 올리고페닐렌 화합물, 티옥산텐 화합물, 시아닌 화합물, 아크리딘 화합물, 8-히드록시퀴놀린 화합물의 금속 착체, 2-비피리딘 화합물의 금속 착체, 시프염과 III족 금속의 착체, 옥신 금속 착체, 희토류 착체 등의 형광 물질 등을 들 수 있다.
전자 수송층(116X)은, 예를 들면, 바륨, 프탈로시아닌, 불화 리튬, 또는 이들 혼합물 등으로 이루어지며, 상부 전극(117)으로부터 주입된 전자를 유기 발광층(116)으로 수송하는 기능을 가진다.
상부 전극(117)은, 예를 들면, ITO, IZO 등의 광투과성 도전 재료로 형성된 투명 전극이며, 뱅크(115) 및 유기 발광층(116)의 상면을 덮도록, 표시부(101)의 거의 전체에 걸쳐 형성되어 있다.
봉지층(118)은, 예를 들면, 표시부(101)를 덮어 봉지하고, 유기 발광층(116)이 수분이나 가스 등에 접촉되는 것을 방지하기 위한 층이며, 예를 들면, SiN, SiO, SiON(산질화 실리콘), SiC(탄화 규소), SiOC(탄소 함유 산화 실리콘) 등의 광투과성 재료로 이루어지며, 상부 전극(117) 상에 형성되어 있다.
보호막(119)은, 표시부(101)를 덮어 봉지하고, 유기 발광층(116)이 수분이나 가스 등에 접촉되는 것을 방지하기 위한 막이며, Al2O3(산화 알루미늄), AlN(질화 알루미늄) 등의 광투과성 재료로 이루어지며, 봉지층(118) 상에 형성되어 있다. 봉지층(118) 상에 또한 보호막(119)를 형성함으로써, 예를 들면 봉지층(118)에 핀홀로 불리는 봉지 결함 부분이 존재하는 경우에도, 그 봉지 결함 부분으로부터 봉지층(118) 내에 수분이나 가스 등이 침수되는 것을 방지할 수 있다.
이상과 같이 설명한 EL기판(124)의 적층 구조에 관해서, 하부 전극(113)과 유기 발광층(116)의 사이에는, 홀 수송층, 홀 주입층 등의 다른 층이 1층 또는 복수층 더 형성되어 있어도 된다. 또, 유기 발광층(116)과 상부 전극(117)의 사이에는, 전자 수송층, 전자 주입층 등의 다른 층이 1층 또는 복수층 더 형성되어 있어도 된다.
＜CF기판＞
CF기판(120)은, 유리 기판(121)의 하면(디바이스 기판(110)측의 주면)측에, R, G 또는 B의 컬러 필터(122)와, 블랙 매트릭스층(123)이 형성된 구조이다.
컬러 필터(122)는, R, G 또는 B에 대응하는 파장의 가시광선을 투과하는 투명층이며, 공지된 수지 재료 등으로 이루어지고, 각 화소에 대응한 영역에 형성되어 있다.
블랙 매트릭스층(123)은, 패널 내부로의 외광의 입사를 방지하거나, CF기판(120) 넘어로 내부 부품이 비쳐 보이는 것을 방지하거나, 외광의 반사를 억제하여 표시 패널(100)의 콘트라스트를 향상시킬 목적으로 형성되어 있는 흑색 수지층이며, 예를 들면 광흡수성 및 차광성이 우수한 흑색 안료를 포함하는 자외선 경화 수지 재료로 이루어진다.
[표시 패널 및 표시 장치의 제조 방법]
본 발명의 일 양태에 관련된 표시 패널의 제조 방법을 설명한다. 도 4 및 도 5는, 본 발명의 일 양태에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다.
우선, 도 4(a)에 나타낸 바와 같이, TFT 기판(111) 상의 단자부(114)를 형성할 예정인 영역에, 금속층(114a) 및 도전층(114d)으로 이루어지는 적층체(114c)를 형성한다. 이 적층체(114c)가 후에 단자부(114)가 된다. 구체적으로는, TFT 기판(111)으로부터, 패시베이션막(111d)에서의 단자부 형성 예정 영역의 부분을 제거함으로써, SD 배선(111c)에서의 금속층(114a)에 상당하는 부분을 노출시키고, 그 노출된 부분 상에, 플라즈마 증착 또는 스퍼터링에 의해 도전성을 가지는 금속 산화물로 이루어지는 도전층(114d)을 형성한다.
다음에, 도 4(b)에 나타낸 바와 같이, 예를 들면, 수지를 스핀 코트하여, 포토레지스트/포토 에칭으로 패터닝함으로써, 평탄화막(112)(예를 들면 두께 4μm)을 형성하고, 또한, 컨택트홀(113X)과, 하부 전극(113)과, 애노드 링(113Y)을 형성한다.
하부 전극(113)에 대해서는, 예를 들면, 우선, 진공 증착 또는 스퍼터링에 의해 금속 박막을 형성하고, 당해 금속 박막을 포토레지스트/포토 에칭으로 패터닝함으로써, 금속층을 형성한다. (다음에, 플라즈마 증착 또는 스퍼터링에 의해 도전성을 가지는 금속 산화물 박막을 형성하고, 당해 금속 산화물 박막을 포토레지스트/포토 에칭에 의해 패터닝함으로써, 금속 산화물층을 형성한다.
다음에, 도 4(c)에 나타낸 바와 같이, 뱅크(115), 유기 발광층(116), 전자 수송층(116X), 및 상부 전극(117)을 순차적으로 형성한다.
뱅크(115)는, 예를 들면, 표시부(101)가 형성되는 영역의 전체를 덮도록 뱅크 재료층을 형성하고, 형성한 뱅크 재료층의 일부를 포토레지스트/포토 에칭으로 제거함으로써 형성한다. 또한, 뱅크(115)는, 열방향 및 행방향으로 신장하여 평면 형상이 격자 형상인 픽셀 뱅크여도 되고, 열방향 또는 행방향으로만 신장하는 스트라이프 형상의 라인 뱅크여도 된다.
다음에, 뱅크(115) 사이의 오목부에, 예를 들면, 잉크젯법으로 유기 발광층용 잉크를 충전하고, 충전한 잉크를 분위기 25℃의 감압 하에서 건조하여, 베이크 처리함으로써, 유기 발광층(116)을 형성한다. 또한, 뱅크(115) 및 유기 발광층(116)을 덮도록, ETL 증착으로 전자 수송층(116X)을 형성한다. 또한, 잉크를 뱅크(115) 사이에 충전하는 방법은, 잉크젯법에 한정되지 않고, 디스펜서법, 노즐 코트법, 스핀 코트법, 오목판 인쇄, 볼록판 인쇄 등이어도 된다.
다음에, 뱅크(115) 및 유기 발광층(116)을 덮도록, 상부 전극(117)을 형성한다. 예를 들면, 광투과성의 재료를 증착함으로써, 상부 전극(117)을 형성한다.
이상에 의해, TFT 기판(111) 상에 표시부(101)를 형성하는 표시부 형성 공정과, TFT 기판(111) 상의 단자부(114)가 형성되는 영역에, 도전성 금속 산화물로 이루어지는 도전층(114d)을 형성하는 도전층 형성 공정이 완료된다. 본 실시의 형태에서는, 표시부 형성 공정을 행하기 전에 도전층 형성 공정을 행하고 있지만, 표시부 형성 공정을 행한 후에 도전층 형성 공정을 행해도 되고, 표시부 형성 공정 중의 예를 들면 하부 전극을 형성하는 공정과 동시에 도전층 형성 공정을 행해도 된다.
다음에, 도 4(d)에 나타낸 바와 같이, TFT 기판(111)의 상면측 전체에 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층(118a)을 형성한다(예를 들면 두께 620nm). 그 때, 도전층(114d)의 표면의 노출된 부분, 즉 도전층(114d)의 상면 및 측면이 변질되어, 도전층(114d)의 표면에 데미지층(114e)이 형성된다. 이것에 의해, 표시부(101)를 덮음과 함께 도전층(114d)의 적어도 상면에 접하며, 또한, 도전층(114d)의 상면이 변질되도록, 화학 증착층을 형성하는 화학 증착층 형성 공정이 완료된다. 이 시점에 있어서, 도전층(114d)은, 데미지층(114e)과, 그 내측의 금속 산화물층(114b)으로 구성된다.
화학 증착법은, 구체적으로는, 예를 들면, SiN, SiH4(모노실란) 등의 환원성 가스를 사용한 플라즈마 화학 증착법이다. 화학 증착층(118a)이 형성될 때, 도전층(114d)의 상면 및 측면이 환원 가스에 의해 환원되고 변질되어, 데미지층(114e)이 형성된다.
바람직한 성막 조건은, 예를 들면 SiH4를 환원성 가스로서 사용하는 경우, 성막 온도가 50℃~70℃, 성막 압력이 80Pa~120Pa, RF가 1.1kW~1.7kW, SiH4 유량이 120sccm~180sccm, NH3 유량이 70sccm~100sccm, N2유량이 2800sccm~4200sccm, 성막 시간이 130sec~190sec이다. 환원력이 너무 약하면, 후에 형성되는 봉지층(118)의 봉지성이 불충분해진다. 환원력이 너무 강하면, 봉지층(118)의 박리성이 높아지지만, 표시부(101)가 데미지를 받는다.
다음에, 도 4(e)에 나타낸 바와 같이, TFT 기판(111)의 상면측 전체에, 원자층 퇴적(ALD)법에 의해 원자층 퇴적막(119a)을 형성한다(예를 들면 두께 20nm). 구체적으로는, 예를 들면, TMA(트리메틸알루미늄) 가스 존재 하에서 산소 플라즈마에 의해 Al2O3막을 형성한다. 바람직한 성막 조건은, 성막 온도가 75℃~95℃, 성막 압력이 80Pa~120Pa, RF가 0.8kW~1.2kW, 성막 사이클이 0.12nm/cycle~0.18nm/cycle이다.
여기서, 원자층 퇴적법은, 원자 레벨이 작은 가스를 흡착에 의해 퇴적시키는 방법이기 때문에, 마스크에 의한 선택 성막을 행해도, 마스크의 하측으로 가스가 돌아 들어가 버려, 원하는 영역에 정확하게 성막하는 것이 어렵다. 또, 원자층 퇴적법으로 형성한 원자층 퇴적막(119a)은 치밀하기 때문에, 단자부(114) 상에 존재하고 있으면, 단자부(114)와 배선 단자(320)의 도통을 방해한다. 이에 반해, 본 실시의 형태에 관련된 제조 방법에서는, 후술하는 제거 공정에 의해 화학 증착층(118a)의 원하는 부분만을 정확하게 제거할 수 있기 때문에, 마스크가 불필요하여, 단자부(114) 상에 원자층 퇴적막(119a)이 존재하기 어렵다.
다음에, 도 5(a)에 나타낸 바와 같이, 도전층(114d)의 표면에 데미지층(114e)이 남아 있는 상태로, 도 4(f) 및 도 5(b)에 나타낸 바와 같이, 원자층 퇴적막(119a)의 데미지층(114e) 상의 부분(도전층(114d) 상의 부분이기도 하다)에 점착 테이프(500)를 붙인다. 이것에 의해, 점착 테이프 접착 공정이 완료된다. 또한, 점착 테이프(500)로서는, 예를 들면, ACF 등을 이용할 수 있다.
다음에, 점착 테이프(500)를 박리함으로써, 도 4(g)에 나타낸 바와 같이, 원자층 퇴적막(119a)의 도전층(114d) 상의 부분, 화학 증착층(118a)의 도전층(114d) 상의 부분, 및, 도전층(114d)의 데미지층(114e)을 벗겨 내어 제거하여, 금속 산화물층(114b)을 노출시킨다. 노출되는 것은, 도 5(c)에 있어서 실선 B로 나타낸 점착 테이프(500)가 붙여져 있던 영역이다(도 4(g)에 나타낸 영역 B도 참조). 화학 증착층(118a)의 도전층(114d) 상의 부분의 일부에만 점착 테이프(500)가 붙여진 경우는, 도 3 및 도 5(c)에 나타낸 바와 같이, 화학 증착층(118a)의 도전층(114d) 상의 부분의 일부만이 벗겨 내어져, 금속 산화물층(114b)의 일부만이 노출된다. 이 경우, 점착 테이프(500)가 붙여지지 않고 벗겨 내어지지 않았던 부분에는, 도 3에 나타낸 바와 같이 금속 산화물(114b) 상에 데미지층(114e)이 잔류한다.
또한, 화학 증착층(118a)의 도전층(114d) 상의 부분의 전부에 점착 테이프(500)를 붙이고, 화학 증착층(118a)의 도전층(114d) 상의 부분의 전부를 벗겨 내는 구성이어도 된다.
이것에 의해, 화학 증착층(118a)의 도전층(114d) 상의 부분을 벗겨 내어 제거하는 제거 공정이 완료된다.
원자층 퇴적막(119a)의 도전층(114d) 상의 부분, 및, 화학 증착층(118a)의 도전층(114d) 상의 부분이 제거되기 때문에, 단자부(114)와 배선 단자(320)를 전기적으로 접속했을 때에, 단자부(114)와 배선 단자(320)의 도통성은 양호하다. 또한, 원자층 퇴적막(119a)의 도전층(114d) 상의 부분, 및, 화학 증착층(118a)의 도전층(114d) 상의 부분은, 완전하게 제거되는 것이 바람직하지만, 이들 일부가 잔사로서 도전층(114d) 상에 남아 있어도 된다. 그 경우는, 도전성에 영향을 주지 않을 정도의 잔사인 것이 바람직하다.
제거 공정에서, 데미지층(114e)은, 전부가 제거되어도 되고, 일부만이 제거되어도 되고, 전혀 제거되지 않아도 된다. 데미지층(114e)이 전부 벗겨 내어진 경우는, 단자부(114) 상에는 데미지층(114e)의 잔사는 남지 않는다. 한편, 데미지층(114e)의 일부 만이 벗겨 내어진 경우에는, 단자부(114) 상에 데미지층(114e)의 잔사가 남고, 데미지층(114e)이 전혀 제거되지 않았던 경우는, 단자부(114) 상에 데미지층(114e)이 그대로 남는다. 데미지층(114e)은, 단자부(114) 상에 남아 있어도 도전성의 방해는 되지 않는다. 데미지층(114e)의 일부 혹은 전부가 단자부(114) 상에 남아 있는 경우는, 본 발명에 관련된 제조 방법으로 제조된 표시 패널(100) 및 표시 장치(1)인 것으로 추정할 수 있다.
제거 공정에서는, 도전층(114d)의 표면에 데미지층(114e)이 존재하고 있기 때문에, 점착 테이프(500)와 함께 화학 증착층(118a) 및 원자층 퇴적막(119a)이 TFT 기판(111)측으로부터 벗겨진다. 벗겨지는 것은, 데미지층(114e)과 화학 증착층(118a)의 계면, 혹은, 데미지층(114e)과 금속 산화물층(114b)의 계면, 혹은, 데미지층(114e)의 두께 내에서이며, 이들 부분이 벗겨지기 쉬워져 있기 때문이다.
이들 부분이 벗겨지기 쉬워져 있는 이유로서, 예를 들면, 도전층(114d)의 표면이 화학 증착법에서 사용하는 환원 가스에 노출되면, 도전층(114d)의 표면을 구성하는 금속 산화물의 일부가 환원되어 금속이 되고, 금속 산화물의 일부 소실과 금속의 석출에 의해 도전층(114d)의 표면에 요철이 형성되며, 이 요철에 의해 도전층(114d)과 화학 증착층(118a)의 밀착성이 저하되기 때문이라고 생각된다. 또한, 도전층(114d)의 표면이 변질되어 있는 것은, 예를 들면, ITO로 구성되는 투명했던 금속 산화물층(114b)이, 화학 증착법을 행한 후에는 표면이 백탁되거나 흑화되는 현상으로부터도 확인할 수 있다.
도 6은, 유리 기판 상에 ITO로 이루어지는 도전층을 형성한 실험용 기판에 대해서, 상기 서술한 바와 같이 플라즈마 화학 증착법에 의해 화학 증착층을 형성하고, 원자층 퇴적법에 의해 원자층 퇴적막을 형성한 후, ACF에서 벗겨낸 표면의 전자현미경 사진이다. 도 7은, 도 6에 나타낸 선분 D를 따른 단면의 전자현미경 사진이다. 도 8은, 도 7에 나타낸 2점 쇄선 E, F로 둘러싼 부분을 확대한 전자현미경 사진이다.
도 6 내지 도 8에 나타낸 바와 같이, 제거 공정 후에는, 화학 증착층의 도전층 상의 부분, 및, 원자층 퇴적막의 도전층 상의 부분이, 대부분 제거되어 있는 것을 확인할 수 있다. 또한, 도 7 및 도 8에 있어서, Al2O3로 구성되는 부분이 원자층 퇴적막(119a)에 대응하고, SiN으로 구성되는 부분이 화학 증착층(118a)에 대응하며, ITO로 구성되는 부분이 금속 산화물층(114b)에 대응한다.
이상에 의해, 디바이스 기판(110)이 완성된다.
또한, 도 4에 나타낸 제조 프로세스에서는, CF기판을 붙이는 공정을 생략하여 설명하고 있지만, CF기판을 설치하는 경우에는, 도 4(e)에 나타낸 원자층 퇴적막을 형성하는 공정 후, 도 4(f)에 나타낸 점착 테이프를 붙이는 공정 전에, CF기판을 설치하는 공정을 설치하는 것이 좋다.
[실험]
실험에 의해, 화학 증착층 및 원자층 퇴적막이 도통성에 미치는 영향에 대해서 조사했다. 도 9는, 화학 증착층 및 원자층 퇴적막이 도통성에 미치는 영향에 대한 실험 결과를 나타낸 도이다. 실험에서는, 100mm2의 유리판 상에, ITO층, SiN층 및 Al2O3막을 적절히 적층시킨 적층체를 형성하고, 그들 적층체에 ACF를 통하여 배선판을 접속하여, 테스터로 적층체의 저항값을 측정했다.
ACF는, 도전 입자로서 4μm의 Ni코트 플라스틱 입자가 혼입된 것을 사용했다. ACF를 통한 적층체로의 배선판의 압착은, 열압착 장치를 이용하여, 설정 온도가 250℃, 설정 시간이 15sec, 설정 압력이 120Pa에서 행했다.
도 9에 나타낸 바와 같이, SiN층 및 Al2O3막이 존재하지 않는 경우(실험 1)와 비교해, 2nm의 Al2O3막이 존재하는 경우(실험 2)의 저항값은 약 1.5배였다. 또한, 5nm의 Al2O3막이 존재하는 경우(실험 3)의 저항값은 약 2배이며, 8nm 이상의 Al2O3막이 존재하는 경우(실험 4~6)는 도통하지 않았다. 이 결과로부터, 2nm 이상의 Al2O3막이 존재하면, 도통의 방해가 되는 것을 알 수 있었다.
한편, 20nm의 Al2O3막과 620nm의 SiN층을 형성했다고 해도, 제거 공정을 행한 경우(실험 7)는, 실험 1과 비교해 동일한 정도의 저항값이었다. 이것은, 제거 공정에 의해, SiN층 및 Al2O3막이 제거되었기 때문이다. 또한, 제거 공정을 행하기 전 상태에서는 도통하지 않았다.
다음에, 점착 테이프의 상태가 박리성에 주는 영향에 대해서 조사했다. 도 10은, 점착 테이프의 상태가 박리성에 주는 영향에 대한 실험 결과를 나타낸 도이다. 실험에서는, 100mm2의 유리판 상에, ITO층, SiN층 및 Al2O3막을 적절히 적층시킨 적층체를 형성하고, 그들 적층체로부터 점착 테이프를 이용하여 SiN층 및 Al2O3막을 벗겨 내어 제거하여, 벗겨 낼 때의 박리성을 평가했다. 점착 테이프로서는, ACF를 사용했다. 점착 테이프의 압착은, 상기의 압착 장치를 이용하여, 도 10에 기재된 조건으로 행했다.
도 10에 나타낸 바와 같이, 기본 조건(실험 8)과 비교해, 압착 온도를 높게 하여 ACF를 보다 경화시킨 경우는(실험 9), ACF가 약간 벗겨지기 어려워져, ACF의 잔사가 유리판에 남았지만, 박리성 및 도통성에 대한 영향은 거의 없었다. 또, 압력을 높게 하거나(실험 10), 낮게 하여(실험 11), ACF의 경도를 바꾸어 보았지만, 박리성 및 도통성에 대한 영향은 없었다.
ACF의 경도는 압착 온도와 압착 시간의 곱에 의해 정해지지만, ACF의 수지 경화 상태(접착 강도)를 고려한 조건 범위 내에서는, 고온 조건인 경우를 제외하고, 박리성은 양호했다. 또한, 고온 조건의 경우는, ACF와 원자층 퇴적막(119a)의 계면, 혹은, TFT 기판(111)과 금속층(114a)의 계면에서, 박리될 우려가 있다.
마지막으로, 도전 입자가 혼입되어 있지 않은 ACF를 사용한 경우(실험 12)와, 도전 입자가 혼입되어 있는 ACF를 사용한 경우(실험 8)를 비교하면, 박리성 및 도통성에 차이는 없었다. 이것으로부터, 도전성이 확보되고 있는 것은, 도전 입자가 SiN층 및 Al2O3막에 크랙을 발생시켜 벗겨지기 쉽게 하는 것이 아니라, 데미지층의 계면에 의해, SiN층 및 Al2O3막이 제거되어 있기 때문인 것을 확인할 수 있었다.
[변형예]
이상, 본 발명의 일 양태에 관련된 표시 패널의 제조 방법, 표시 장치의 제조 방법, 표시 패널 및 표시 장치를 구체적으로 설명해 왔지만, 상기 실시의 형태는, 본 발명의 구성 및 작용·효과를 알기 쉽게 설명하기 위해서 이용한 예이며, 본 발명의 내용은, 상기의 실시의 형태에 한정되지 않는다. 예를 들면, 이하와 같은 변형예를 생각할 수 있다.
도 11은, 변형예 1에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다. 변형예 1에 관련된 표시 패널의 제조 방법은, 보호막을 형성하지 않는 점에 있어서, 보호층을 형성하는 상기 실시의 형태에 관련된 표시 패널의 제조 방법과 상이하다. 그 이외에 대해서는 기본적으로 상기 실시 형태에 관련된 표시 패널의 제조 방법과 동일하다. 따라서, 차이점에 대해서만 상세하게 설명하고, 그 외의 구성에 대해서는 설명을 생략 또는 간략한다. 또한, 상기 실시의 형태에 관련된 표시 패널과 완전히 동일한 부재에는, 상기 실시의 형태에 관련된 표시 패널과 동일한 부호를 이용하여 설명한다.
변형예 1에 관련된 표시 패널의 제조 방법에서는, 도 4(d)에 나타낸 바와 같이, 화학 증착법에 의해 화학 증착층(118a)을 형성한 후에는, 원자층 퇴적막(119a)을 형성하지 않고, 도 11(a)에 나타낸 바와 같이, 화학 증착층(118a)의 도전층(114d) 상의 부분에 점착 테이프(500)를 붙인다. 이것에 의해, 점착 테이프 접착 공정이 완료된다.
다음에, 점착 테이프(500)를 박리함으로써, 도 11(b)에 나타낸 바와 같이, 화학 증착층(118a)의 도전층(114d) 상의 부분, 및, 도전층(114d)의 데미지층(114e)을 벗겨 내어 제거하여, 금속 산화물층(114b)을 노출시킨다. 이것에 의해, 화학 증착층(118a)의 도전층(114d) 상의 부분을 벗겨 내어 제거하는 제거 공정이 완료된다.
이상에 의해, 디바이스 기판(610)이 완성된다.
또한, CF기판을 설치하는 경우에는, 도 4(d)에 나타낸 바와 같은 화학 증착층을 형성하는 공정 후, 도 11(a)에 나타낸 점착 테이프를 붙이는 공정 전에, CF기판을 설치하는 공정을 설치하는 것이 좋다.
이와 같이, 본 발명에 관련된 표시 패널의 제조 방법에 있어서, 원자층 퇴적막 형성 공정은 불가결하지 않다.
도 12는, 변형예 2에 관련된 표시 패널의 제조 방법을 설명하기 위한 공정도이다. 변형예 2에 관련된 표시 패널의 제조 방법은, 금속층 만으로 구성되는 단자부를 형성하는 점에 있어서, 금속층과 금속 산화물층으로 구성되는 단자부를 형성하는 상기 실시의 형태에 관련된 표시 패널의 제조 방법과 상이하다. 그 이외에 대해서는 기본적으로 상기 실시 형태에 관련된 표시 패널의 제조 방법과 동일하다. 따라서, 차이점에 대해서만 상세하게 설명하고, 그 외의 구성에 대해서는 설명을 생략 또는 간략한다. 또한, 상기 실시 형태에 관련된 표시 패널과 완전히 동일한 부재에는, 상기 실시 형태에 관련된 표시 패널과 동일한 부호를 이용하여 설명한다.
변형예 2에 관련된 표시 패널의 제조 방법에서는, 우선, 도 12(a)에 나타낸 바와 같이, 패시베이션막(111d)에서의 단자부 형성 예정 영역의 부분을 제거함으로써, SD 배선(111c)에서의 금속층(714a)에 상당하는 부분을 노출시킨 TFT 기판(111)을 준비한다. TFT 기판(111)의 SD 배선(111c)에서의 단자부(714)를 형성할 예정인 영역이 도전층(714a)이다.
다음에, 도 12(b)에 나타낸 바와 같이, 예를 들면, 수지를 스핀 코트하여, 포토레지스트/포토 에칭으로 패터닝함으로써, 평탄화막(112)(예를 들면 두께 4μm)을 형성하고, 또한, 금속층으로 이루어지는 하부 전극(113) 등을 형성한다. 하부 전극(113)은, 예를 들면, 우선, 진공 증착 또는 스퍼터링에 의해 금속 박막을 형성하고, 당해 금속 박막을 포토레지스트/포토 에칭으로 패터닝함으로써 형성한다.
다음에, 도 12(c)에 나타낸 바와 같이, 뱅크(115), 유기 발광층(116), 전자 수송층(116X) 및 상부 전극(117)을 순차적으로 형성한다.
이상에 의해, TFT 기판(111) 상에 표시부를 형성하는 표시부 형성 공정과, TFT 기판(111) 상의 단자부(714)가 형성되는 영역에, 금속으로 이루어지는 도전층(714a)을 형성하는 도전층 형성 공정이 완료된다.
다음에, 도 12(d)에 나타낸 바와 같이, TFT 기판(111)의 상면측 전체에 플라즈마 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층(118a)을 형성한다. 그 때, 도전층(714a)의 표면의 노출된 부분, 즉 도전층(714a)의 상면 및 측면이 변질되어, 도전층(714a)의 표면에 데미지층(714b)이 형성된다. 이것에 의해, 표시부를 덮음과 함께 도전층(714a)의 적어도 상면에 접하며, 또한, 도전층(714a)의 상면이 변질되도록, 화학 증착층을 형성하는 화학 증착층 형성 공정이 완료된다. 이 시점에 있어서, 도전층(714a)은, 데미지층(714b)과, 그 내측의 금속으로 이루어지는 단자부(714)로 구성된다.
다음에, 도 12(e)에 나타낸 바와 같이, TFT 기판(111)의 상면측 전체에, 원자층 퇴적법에 의해 원자층 퇴적막(119a)을 형성한다.
다음에, 도 12(f)에 나타낸 바와 같이, 원자층 퇴적막(119a)의 데미지층(714b) 상의 부분(도전층(714a) 상의 부분이기도 하다)에 점착 테이프(500)를 붙인다. 이것에 의해, 점착 테이프 접착 공정이 완료된다.
다음에, 점착 테이프(500)를 박리함으로써, 도 12(g)에 나타낸 바와 같이, 원자층 퇴적막(119a)의 도전층(714a) 상의 부분, 화학 증착층(118a)의 도전층(714a) 상의 부분, 및, 도전층(714a)의 데미지층(714b)을 벗겨 내어 제거하여, 단자부(714)를 노출시킨다. 이것에 의해, 화학 증착층(118a)의 도전층(714a) 상의 부분을 벗겨 내어 제거하는 제거 공정이 완료된다.
제거 공정에서는, 도전층(714a)의 표면에 데미지층(714b)이 존재하고 있기 때문에, 점착 테이프(500)와 함께 화학 증착층(118a) 및 원자층 퇴적막(119a)이 TFT 기판(111)측으로부터 벗겨진다. 벗겨지는 것은, 데미지층(714b)과 화학 증착층(118a)의 계면, 혹은, 데미지층(714b)과 단자부(714)의 계면, 혹은, 데미지층(714b) 내에서이며, 이들 부분이 벗겨지기 쉬워져 있기 때문이다. 이들 부분이 벗겨지기 쉬워지는 이유로서, 예를 들면, 도전층(714a)의 표면이 플라즈마 화학 증착법에서 사용하는 플라즈마에 의해 데미지를 받기 때문이라고 생각된다.
이상에 의해, 디바이스 기판(710)이 완성된다.
또한, 도 12에 나타낸 제조 프로세스에서는, CF기판을 붙이는 공정을 생략하여 설명하고 있지만, CF기판을 설치하는 경우에는, 도 12(e)에 나타낸 원자층 퇴적막을 형성하는 공정 후, 도 12(f)에 나타낸 점착 테이프를 붙이는 공정 전에, CF기판을 설치하는 공정을 설치하는 것이 좋다.
이와 같이, 본 발명에 관련된 표시 패널의 제조 방법에서는, 도전층 형성 공정에서는, 금속으로 이루어지는 도전층을 형성해도 된다.
그 외의 변형예로서, 원자층 퇴적막 상에, 1층 또는 복수층을 형성해도 된다. 그 경우에도, 제거 공정을 행함으로써, 도전층 상의 부분을 벗겨 낼 수 있다. 또, 화학 증착층을 벗겨 내는 방법으로서는, 점착 테이프를 이용하는 방법에 한정되지 않고, 예를 들면, 레이저 리무브 등의 방법으로 벗겨 내어도 된다.
<산업 상의 이용 가능성>
본 발명에 관련된 표시 패널 및 표시 장치는, 예를 들면, 가정용 혹은 공공 시설, 혹은 업무용의 각종 표시 장치, 텔레비젼 장치, 휴대형 전자기기용 디스플레이 등에 적합하게 이용 가능하다.
1: 표시 장치 100: 표시 패널
101: 표시부 111 TFT: 기판
114, 714: 단자부 114c, 714a: 도전층
118a: 화학 증착층 119a: 원자층 퇴적막
500: 점착 테이프

Claims (7)

  1. 기판 상의 상이한 영역에 형성된 표시부 및 단자부를 구비한 표시 패널의 제조 방법으로서,
    상기 기판 상에 표시부를 형성하는 표시부 형성 공정과,
    상기 기판 상의 상기 단자부를 형성할 예정인 영역에, 도전성 금속 산화물 또는 금속으로 이루어지는 도전층을 형성하는 도전층 형성 공정과,
    상기 표시부를 덮음과 함께 상기 도전층의 적어도 상면에 접하며, 또한, 상기 도전층의 상면이 변질되도록, 화학 증착법에 의해 무기 화합물로 이루어지는 화학 증착층을 형성하는 화학 증착층 형성 공정과,
    상기 화학 증착층의 상기 도전층 상의 부분을 벗겨 내어 제거하는 제거 공정을 포함하는, 표시 패널의 제조 방법.
  2. 청구항 1에 있어서,
    상기 도전층은 도전성 금속 산화물로 이루어지며,
    상기 화학 증착층 형성 공정에는, 상기 도전층의 상면의 상기 도전성 금속 산화물을, 환원성 가스에 의해 환원하여 변질시키는 공정이 포함되는, 표시 패널의 제조 방법.
  3. 청구항 1에 있어서,
    상기 화학 증착층 형성 공정 후, 상기 제거 공정 전에, 상기 화학 증착층의 상기 도전층 상의 부분에, 점착 테이프를 붙이는 점착 테이프 접착 공정을 더 포함하고,
    상기 제거 공정에서는, 상기 점착 테이프를 박리함으로써, 상기 화학 증착층의 상기 도전층 상의 부분을 벗겨 내어 제거하는, 표시 패널의 제조 방법.
  4. 청구항 1에 있어서,
    상기 화학 증착층 형성 공정 후, 상기 제거 공정 전에, 원자층 퇴적법에 의해 상기 화학 증착층 상에 원자층 퇴적막을 형성하는 원자층 퇴적막 형성 공정을 더 포함하는, 표시 패널의 제조 방법.
  5. 청구항 4에 있어서,
    상기 원자층 퇴적막 형성 공정 후, 상기 제거 공정 전에, 상기 원자층 퇴적막의 상기 도전층 상의 부분에, 점착 테이프를 붙이는 점착 테이프 접착 공정을 더 포함하고,
    상기 제거 공정에서는, 상기 점착 테이프를 박리함으로써, 상기 화학 증착층의 상기 도전층 상의 부분 및 상기 원자층 퇴적막의 상기 도전층 상의 부분을 벗겨 내어 제거하는, 표시 패널의 제조 방법.
  6. 청구항 1에 있어서,
    상기 도전성 금속 산화물은 ITO 또는 IZO인, 표시 패널의 제조 방법.
  7. 청구항 2에 있어서,
    상기 환원성 가스는 SiN 또는 SiH4인, 표시 패널의 제조 방법.
KR1020137000032A 2011-11-22 2011-11-22 표시 패널의 제조 방법, 표시 패널 및 표시 장치 KR20140096982A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006491 WO2013076758A1 (ja) 2011-11-22 2011-11-22 表示パネルの製造方法、表示パネルおよび表示装置

Publications (1)

Publication Number Publication Date
KR20140096982A true KR20140096982A (ko) 2014-08-06

Family

ID=48427352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000032A KR20140096982A (ko) 2011-11-22 2011-11-22 표시 패널의 제조 방법, 표시 패널 및 표시 장치

Country Status (5)

Country Link
US (1) US8956965B2 (ko)
JP (1) JP5909841B2 (ko)
KR (1) KR20140096982A (ko)
CN (1) CN103222340B (ko)
WO (1) WO2013076758A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
JP6021773B2 (ja) * 2013-09-27 2016-11-09 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及びその製造方法
CN103560209A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 有机发光二极管装置以及其制造方法
JP2015122148A (ja) * 2013-12-20 2015-07-02 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN104022233B (zh) 2014-05-28 2016-01-06 京东方科技集团股份有限公司 一种有机发光显示面板的封装方法和有机发光显示面板
WO2016067159A1 (en) * 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device
TWI696108B (zh) * 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
KR101747264B1 (ko) 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
EP3561893B1 (en) 2018-04-26 2022-06-15 Canon Kabushiki Kaisha Organic device and method of manufacturing the same
CN113597817B (zh) * 2019-03-28 2024-01-02 夏普株式会社 显示装置及显示装置的制造方法
CN111785847B (zh) * 2020-07-03 2022-08-09 昆山国显光电有限公司 一种显示面板及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP4341124B2 (ja) * 1999-11-25 2009-10-07 ソニー株式会社 半導体装置の製造方法
JP4556282B2 (ja) * 2000-03-31 2010-10-06 株式会社デンソー 有機ｅｌ素子およびその製造方法
JP4374765B2 (ja) * 2000-11-09 2009-12-02 株式会社デンソー 有機ｅｌ素子の製造方法
JP2003208975A (ja) 2002-01-11 2003-07-25 Denso Corp 有機ｅｌ素子の製造方法
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP4006456B2 (ja) * 2005-08-25 2007-11-14 トッキ株式会社 有機ｅｌディスプレイの製造方法
JP4696796B2 (ja) * 2005-09-07 2011-06-08 株式会社豊田自動織機 有機エレクトロルミネッセンス素子の製造方法
JP2007080569A (ja) * 2005-09-12 2007-03-29 Toyota Industries Corp 有機エレクトロルミネッセンス素子の製造方法
JP4934394B2 (ja) * 2006-10-12 2012-05-16 株式会社 日立ディスプレイズ 表示装置
JP2009049001A (ja) * 2007-07-20 2009-03-05 Canon Inc 有機発光装置及びその製造方法
US7931516B2 (en) * 2007-07-20 2011-04-26 Canon Kabushiki Kaisha Organic light-emitting apparatus and method of producing the same
JP5690280B2 (ja) 2009-10-15 2015-03-25 パナソニック株式会社 表示パネル装置及びその製造方法
CN102474939B (zh) 2009-11-04 2015-03-04 松下电器产业株式会社 显示面板装置及其制造方法
US20120107996A1 (en) * 2010-10-30 2012-05-03 Applied Materials, Inc. Surface treatment process performed on a transparent conductive oxide layer for solar cell applications
KR101184434B1 (ko) * 2010-12-15 2012-09-20 한국과학기술연구원 색변환 발광시트 및 이의 제조 방법

Also Published As

Publication number Publication date
CN103222340B (zh) 2016-03-30
WO2013076758A1 (ja) 2013-05-30
JP5909841B2 (ja) 2016-04-27
US8956965B2 (en) 2015-02-17
CN103222340A (zh) 2013-07-24
US20130130491A1 (en) 2013-05-23
JPWO2013076758A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
KR20140096982A (ko) 표시 패널의 제조 방법, 표시 패널 및 표시 장치
KR101663840B1 (ko) 유기 ｅｌ 장치 및 그 제조 방법
KR20180054983A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10290687B2 (en) Lighting apparatus using organic light emitting diode and method of fabricating the same
US20160164030A1 (en) Method for producing flexible display device, and flexible display device
US8780568B2 (en) Flexible display device
KR102084395B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR20070026154A (ko) 유기 ｅｌ 소자의 제조 방법, 유기 ｅｌ 소자 및 유기 ｅｌ패널
JP6868904B2 (ja) 有機ｅｌ表示パネルの製造方法
KR20130018501A (ko) 유기 발광 표시 장치의 제조 방법
US20180198096A1 (en) Method for manufacturing display device
JP2007329448A (ja) 有機発光ディスプレイ装置
US20120206066A1 (en) El display panel, el display device provided with el display panel, organic el display device, and method for manufacturing el display panel
JP2006202722A (ja) 有機ｅｌ表示装置の製造方法
EP2887397A1 (en) Organic electroluminescence device and method for manufacturing the same
JP2013131339A (ja) 有機発光装置及びその製造方法
KR102042532B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8350471B2 (en) EL display panel, EL display device provided with EL display panel, organic EL display device, and method for manufacturing EL display panel
WO2013047622A1 (ja) 表示装置及び表示装置の製造方法
JP5553518B2 (ja) 画像表示装置
JP2011034931A (ja) 有機ｅｌ表示装置
JP2011150828A (ja) 有機ｅｌ装置およびその製造方法
KR20130018007A (ko) 유기발광소자 제조방법
JP2014026780A (ja) 有機ｅｌ表示装置
JP2010257694A (ja) 画像表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right